TW202347605A - 用於降低電阻的單元電路中的溝槽電源軌以及相關電力分配網路和製造方法 - Google Patents

用於降低電阻的單元電路中的溝槽電源軌以及相關電力分配網路和製造方法 Download PDF

Info

Publication number
TW202347605A
TW202347605A TW111144662A TW111144662A TW202347605A TW 202347605 A TW202347605 A TW 202347605A TW 111144662 A TW111144662 A TW 111144662A TW 111144662 A TW111144662 A TW 111144662A TW 202347605 A TW202347605 A TW 202347605A
Authority
TW
Taiwan
Prior art keywords
trench
rail
contact
metal layer
trench contact
Prior art date
Application number
TW111144662A
Other languages
English (en)
Inventor
穆斯塔法 貝達歐格魯
中澤 王
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202347605A publication Critical patent/TW202347605A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種積體電路包括溝槽電源軌，該溝槽電源軌用於減少電源軌中的電阻或者避免由於金屬軌道的尺寸隨著技術節點尺寸的減少而減少從而導致電源軌的電阻增加。溝槽電源軌形成在單元電路之間的隔離區中。隔離區中的單元隔離溝槽提供附加體積，在該附加體積中設置有用於形成溝槽電源軌的附加金屬材料以增加其橫截面積。溝槽電源軌通過通孔層延伸到包括信號互連器的金屬層。溝槽電源軌在寬度方向上延伸出通孔層中的單元隔離溝槽，以在沒有垂直互連通路（通孔）的情況下耦接到相鄰單元電路的溝槽接觸部。高K介電層可以選擇性地將溝槽電源軌與單元電路隔離。

Description

用於降低電阻的單元電路中的溝槽電源軌以及相關電力分配網路和製造方法
本公開內容的領域總體上涉及積體電路（IC）中的電源軌，並且具體地涉及到標準單元電路（cell circuit）的電源電壓和接地連接的分配。
電子設備中使用的積體電路（IC）不斷趨向於尺寸更小，以將更多功能融入到更小的體積中、降低功耗並且降低成本。整合到單個晶粒中的電路可以包括在半導體表面上的數百萬個電晶體。IC中的電晶體被實現為標準單元中的標準單元電路，該標準單元在半導體表面上具有均勻佈局以增加面積效率。電晶體透過設置在半導體表面上方的金屬層中的信號互連器而被互連，以形成期望電路。相應金屬層通過通孔層在垂直方向上彼此分開。通孔層中的垂直互連通路（通孔）提供相應金屬層中的金屬互連器之間的垂直連接。
電力作為電源電壓電源軌上的電源電壓（例如，V DD）和電力分配網路的接地電壓電源軌上的接地電壓（例如，V SS）而被提供給標準單元電路。電源電壓電源軌和接地電壓電源軌形成在金屬化層中，該金屬化層還包括在標準單元之間傳送信號的信號互連器。電源軌延伸超出給定單元電路，並且延伸到多個相鄰單元電路以向這樣的電路供電。因此，由於電流分流，流過電源軌的總電流大於信號互連器中的電流位準。為了減少由於焦耳加熱（例如，“I 2R降”）導致的電源軌中的功率損耗，電源軌的橫截面比信號互連器的橫截面更大。由於其中形成有電源軌的金屬化層具有均勻厚度，因此透過使電源軌比信號互連器更寬，可以獲取更大的橫截面。然而，電源軌的寬度會影響IC的總面積。
電源電壓電源軌上的電源電壓與接地電壓電源軌上的接地電壓之間的電壓波動分佈到標準單元。電源對地電壓的這種波動（例如，雜訊）會導致標準單元電路不正確地操作，從而導致IC中的軟錯誤。在電力分配網路中的電源電壓電源軌與接地電壓電源軌之間提供去耦電容器以減少這種雜訊。由於去耦電容器提供的雜訊保護的頻率隨著軌中電阻的增加而降低，並且無線設備中需要針對高頻雜訊的保護，因此優選具有高品質因數的大電容（例如，具有較低的串聯電阻）的去耦電容器。然而，去耦電容器可能需要更多的面積來實現更大的電容，這也會影響IC的總面積。
具體實施方式中公開的示例性方面包括用於降低電阻的單元電路中的溝槽電源軌和相關電力分配網路。還公開了製造溝槽電源軌的相關方法。積體電路（IC）包括形成在半導體基底上的電路單元中的單元區域中的單元電路（也稱為“單元”）。電路單元可以是標準單元，其包括用於形成P型金屬氧化物半導體（PMOS）和N型金屬氧化物電晶體（NMOS）的P型材料擴散區和N型材料擴散區，PMOS和NMOS用於形成邏輯電路。電路單元中的單元電路透過相鄰電路單元之間的隔離區中的單元隔離溝槽彼此隔離，但是單元電路透過在半導體基底上方的金屬層中的金屬軌道中水平延伸的信號互連器彼此耦接。金屬層還可以包括用於向單元電路提供電力的電源軌。在示例性方面，為了減少電路單元中的電源軌的電阻或者避免由於金屬軌道的尺寸隨著技術節點尺寸的減少而減少從而導致電源軌的電阻增加，在電源軌軌道和單元隔離溝槽中形成電源軌作為溝槽電源軌。單元隔離溝槽提供附加體積，在該附加體積中設置有用於形成電源軌的附加金屬材料以增加其橫截面積，從而降低其電阻。溝槽電源軌還延伸穿過在電源軌軌道與單元隔離溝槽之間的通孔層。電源軌延伸出通孔層中的單元隔離溝槽，以耦接到相鄰電路單元的溝槽接觸部。結果，在第一金屬層與溝槽接觸部之間的通孔層中不需要垂直互連通路（通孔）來將電源軌耦接到溝槽接觸部。在一些示例性方面，諸如氧化鉿、氧化鋯或氧化鋁等高K介電層被設置在（一個或多個）溝槽接觸部與電源軌之間的單元隔離溝槽中，以將電源軌與在單元隔離溝槽的任一側的一個或兩個電路單元隔離。
在其他示例性方面，IC的電力分配網路中的溝槽去耦電容器包括耦接到電源電壓的至少第一溝槽軌以及耦接到接地電壓的至少第二溝槽軌。第一溝槽軌和第二溝槽軌透過高K介電層彼此分開。在一些示例中，去耦電容器的溝槽軌延伸穿過第一金屬層、通孔層，並且進入半導體基底上的單元隔離溝槽層中。設置在電路單元之間的一個或多個溝槽去耦電容器減少了電力分配網路中的雜訊。
在示例性方面，本文中公開了一種積體電路（IC）。該IC包括第一單元電路，第一單元電路包括設置在第一金屬層中的第一溝槽接觸部，第一溝槽接觸部在第一方向上沿著第一縱軸延伸。該IC包括第二單元電路，第二單元包括設置在第一金屬層中的第二溝槽接觸部，第二溝槽接觸部在第一方向上沿著第二縱軸延伸。該IC還包括在第一溝槽接觸部的第一端與第二溝槽接觸部的第二端之間的隔離區中的單元隔離溝槽。該IC包括在第二方向上與第一金屬層相鄰的第二金屬層，第二金屬層的第一厚度在第二方向上延伸。該IC還包括在第一金屬層與第二金屬層之間的通孔層，通孔層的第二厚度在第二方向上延伸。該IC還包括在單元隔離溝槽中的溝槽電源軌，溝槽電源軌在第三方向上沿著第三縱軸延伸，溝槽電源軌的厚度包括第二金屬層的第一厚度、通孔層的第二厚度和第一金屬層中的第三厚度。
在另一示例性方面，公開了一種IC。該IC包括第一電源軌和第二電源軌，第一電源軌和第二電源軌在第一金屬層中在第一方向上延伸。該IC還包括去耦電容器，該去耦電容器包括在第一方向上延伸的第一溝槽電容器軌。該去耦電容器還包括在第一方向上延伸、並且與第一溝槽電容器軌相鄰的第二溝槽電容器軌。該去耦電容器還包括設置在第一溝槽電容器軌與第二溝槽電容器軌之間的第一介電層。該去耦電容器還包括在第一金屬層中在第二方向上延伸、並且將第一溝槽電容器軌耦接到第一電源軌的第一溝槽接觸部。該去耦電容器還包括在第一金屬層中在第二方向上延伸、並且將第二溝槽電容器軌耦接到第二電源軌的第二溝槽接觸部。
在另一示例性方面，公開了一種製造積體電路（IC）的方法。該方法包括形成第一單元電路，第一單元電路包括設置在第一金屬層中的第一溝槽接觸部，第一溝槽接觸部在第一方向上沿著第一縱軸延伸；以及形成第二單元電路，第二單元電路包括設置在第一金屬層中的第二溝槽接觸部，第二溝槽接觸部在第一方向上沿著第二縱軸延伸。該方法還包括在第一溝槽接觸部的第一端與第二溝槽接觸部的第二端之間的隔離區中形成單元隔離溝槽；以及形成在第二方向上與第一金屬層相鄰的第二金屬層，第二金屬層的第一厚度在第二方向上延伸。該方法還包括在第一金屬層與第二金屬層之間形成通孔層，通孔層的第二厚度在第二方向上延伸；以及在單元隔離溝槽中形成溝槽電源軌，溝槽電源軌在第三方向上沿著第三縱軸延伸，溝槽電源軌的厚度包括第二金屬層的第一厚度、通孔層的第二厚度和第一金屬層中的第三厚度。
現在參考圖式，描述了本公開內容的若干示例性方面。“示例性”一詞在本文中用於表示“作為示例、實例或說明”。本文中描述為“示例性”的任何方面不必被解釋為優選於或優於其他方面。
具體實施方式中公開的示例性方面包括用於降低電阻的單元電路中的溝槽電源軌和相關電力分配網路。還公開了製造溝槽電源軌的相關方法。積體電路（IC）包括形成在半導體基底上的電路單元中的單元區域中的單元電路（也稱為“單元”）。電路單元可以是標準單元，其包括用於形成P型金屬氧化物半導體（PMOS）和N型金屬氧化物電晶體（NMOS）的P型材料擴散區和N型材料擴散區，PMOS和NMOS用於形成邏輯電路。電路單元中的單元電路透過相鄰的電路單元之間的隔離區中的單元隔離溝槽彼此隔離，但是單元電路透過在半導體基底上方的金屬層中的金屬軌道中水平延伸的信號互連器彼此耦接。金屬層還可以包括用於向單元電路提供電力的電源軌。在示例性方面，為了減少電路單元中的電源軌的電阻或者避免由於金屬軌道的尺寸隨著技術節點尺寸的減少而減少從而導致電源軌的電阻增加，在電源軌軌道和單元隔離溝槽中形成電源軌作為溝槽電源軌。單元隔離溝槽提供附加體積，在該附加體積中設置有用於形成電源軌的附加金屬材料以增加其橫截面積，從而降低其電阻。溝槽電源軌還延伸穿過在電源軌軌道與單元隔離溝槽之間的通孔層。電源軌延伸出通孔層中的單元隔離溝槽，以耦接到相鄰電路單元的溝槽接觸部。結果，在第一金屬層與溝槽接觸部之間的通孔層中不需要垂直互連通路（通孔）來將電源軌耦接到溝槽接觸部。在一些示例性方面，高K介電層被設置在（一個或多個）溝槽接觸部與電源軌之間的單元隔離溝槽中，以將電源軌與單元隔離溝槽的任一側的一個或兩個電路單元隔離。
在描述圖2A至圖15所示的示例性方面之前，圖1A和圖1B分別提供了積體電路（IC）100的俯視佈局圖和橫截面側視圖，以在以下第一單元電路102和第二單元電路104（“單元電路102、104”）的特徵描述中參考。這裡根據需要示出了第一單元電路102和第二單元電路104的有限數目的特徵。單元電路102、104可以是透過金屬層108中的信號互連器106互連的標準單元電路。單元電路102、104在電源軌110上接收電源電壓V DD和參考電壓V SS中的一者。單元電路102、104各自還包括半導體基底114的擴散區112以形成電晶體116。信號互連器106可以被配置為將相應的單元電路102、104中的電晶體116與IC 100上的其他單元電路（未示出）耦接，以實現期望的電路功能。
擴散區112是鰭型擴散區112，鰭型擴散區112也可以是半導體基底114上的諸如奈米片等閘極全環繞設備。閘極118和閘極120（例如，多晶矽閘極）被設置在擴散區112的溝槽區122上以控制（例如，允許或不允許）電流流過擴散區112，並且電壓V SD可以透過溝槽接觸部126提供給擴散區112的源極/汲極區124。例如，電晶體116可以用作由閘極118上的電壓V GATE控制的開關，以允許提供給溝槽接觸部126的電壓V SD被傳遞到擴散區112的汲極/源極區128。電壓V SD可以在信號互連器106中的一個信號互連器上接收（例如，從外部電路），或者，如在圖1所示的示例中，可以是從電源軌110接收的電源電壓（例如，V DD）或參考電壓（例如，V SS）。
參考圖1A中的佈局圖，信號互連器106和電源軌110在金屬層108中在X軸方向上延伸。電源軌110與在第一單元電路102與第二單元電路104之間的隔離區130交疊。擴散區112在半導體基底114上在X軸方向上延伸，並且與在Y軸方向上延伸的閘極118和溝槽接觸部126相交。閘極118設置在半導體基底114上，並且在Z軸方向上在擴散區112之上延伸。單元電路102中的溝槽接觸部126形成在金屬層132中並且耦接到擴散區112。溝槽接觸部126透過在半導體基底114上的層間介電材料（ILD）138中的溝槽136中沉積金屬134（例如，銅）而被形成。與閘極118（其透過閘極介電層140與擴散區112電隔離）形成對照，溝槽接觸部126直接耦接到擴散區112以提供到源極/汲極區124的電連接。金屬層132中的溝槽接觸部126透過垂直互連通路（通孔）142耦接到金屬層108中的信號互連器106，垂直互連通路（通孔）142形成在位於金屬層108與金屬層132之間的通孔層144中。
隨著技術從一個技術節點發展到下一技術節點，單元電路102、104的一些特徵變得更小，同時其他特徵則成為這樣的減少的瓶頸。例如，設置在金屬層108中的信號互連器106各自在這裡所示的示例中在Y軸方向上以及在X軸方向上具有基於金屬軌道間距P 106的寬度W 106，並且寬度W 106在每個新一代中減少。因此，信號互連器106的橫截面積A 106減少，這導致信號互連器106中的電阻增加。類似地，通孔的寬度W 142在X軸方向和Y軸方向上都減少，這增加了金屬層108與金屬層132之間的連接部的電阻。
由於電源軌110用於為多個單元電路102、104供電，這可能需要比信號互連器106中的信號大得多的電流，因此電源軌110的橫截面積大於信號互連器106，以降低電阻。由於信號互連器106和電源軌110形成在具有厚度T 108的同一金屬層108中，因此電源軌110的寬度W 110大於信號互連器106的寬度W 106，以增加電源軌110橫截面積A 110。然而，從一個技術節點到下一技術節點，甚至寬度尺寸W 110也減少，從而減少了橫截面積A 110並且導致電源軌110的電阻R 110增大。
如上所述，電源軌110與在第一單元電路102與第二單元電路104之間的隔離區130交疊。隔離區130基於在第一單元電路102中的溝槽接觸部126的端部146與第二單元電路104中的溝槽接觸部150的端部148之間的最小尖端到尖端距離D T2T。最小尖端到尖端距離D T2T基於製造公差的設計規則，以減少單元電路102、104之間的短路缺陷。此外，溝槽接觸部126在Y軸方向上從擴散區112延伸，以到達電源軌110下方的著陸區A VIA，從而用於通孔142將電源軌110耦接到溝槽接觸部126。因此，隔離區130和溝槽接觸部著落區A VIA是單元電路102、104的難以減少的方面。
圖2A和圖2B分別是IC 200的佈局圖和橫截面側視圖，該IC 200包括第一單元電路202和第二單元電路204（“單元電路202、204”），第一單元電路202和第二單元電路204包括形成在半導體基底210中的電晶體208的擴散區206。單元電路202的電晶體208透過金屬層214中的信號互連器212並且透過通孔216耦接到第二單元電路204並且耦接到外部電路（未示出）。通孔216中的一個通孔在金屬層220中的第一溝槽接觸部218與金屬層214之間延伸。示例性溝槽電源軌222沿著單元電路202、204之間的隔離區224延伸。溝槽電源軌具有跨隔離區224延伸的寬度W 222B（例如，在Y軸方向上）和從金屬層214延伸到單元隔離溝槽226中的高度H 222（例如，在Z軸方向上），以減少溝槽電源軌222中的電阻並且在沒有通孔216的情況下向單元電路202、204提供電力。如下面進一步描述的，溝槽電源軌222可以形成在單元隔離溝槽226中、通孔層230中和金屬層214中的所有金屬層220中，作為在程序的單個階段中形成的單片金屬層。溝槽電源軌222可以是IC 200內的電力分配網路（未示出）的一部分，並且減少溝槽電源軌222的電阻可以改善IC 200的品質因數（Q因數）。
單元電路202、204形成在電路單元231中，並且透過隔離區224中的單元隔離溝槽226彼此隔離。單元電路202、204可以透過在半導體基底210上方的金屬層214中的金屬軌道228中水平延伸（例如，在X軸、Y軸平面中）的信號互連器212彼此耦接。單元隔離溝槽226提供附加體積，在該附加體積中為溝槽電源軌222設置有金屬以增加其橫截面積A 222。與現有電源軌（諸如圖1中的電源軌110，其限於金屬層108的厚度T 108）相比，採用本文中公開的溝槽電源軌222可以降低向單元電路202、204提供電力時的電阻，並且避免由於金屬軌道228的寬度隨著新技術節點的減少而減少從而導致的電阻增加。溝槽電源軌222延伸穿過通孔層230，其中通孔216形成在金屬層214與其中形成有第一溝槽接觸部218的金屬層220之間。溝槽電源軌222在通孔層230中在Y軸方向上延伸出單元隔離溝槽226，以耦接到第一單元電路202的第一溝槽接觸部218和第二單元電路204的第二溝槽接觸部219，這些溝槽接觸部在溝槽電源軌222的相對側。結果，不需要通孔216來將第一溝槽接觸部218耦接到溝槽電源軌222。高K介電層232可以設置在溝槽接觸部218、219與溝槽電源軌220之間的單元隔離溝槽226中，以將溝槽電源軌224與溝槽接觸部218和219中的一者或兩者隔離。如圖2B所示，高K介電層232可以設置在第二溝槽接觸部219上，以將第二溝槽接觸部219與溝槽電源軌222電隔離，但是高K介電層232未設置在第一溝槽接觸部218上，因此溝槽電源軌222可以向第一溝槽接觸部218提供電源電壓V DD和參考電壓V SS（例如，接地或0伏）中的一者。
進一步參考圖2A和圖2B，單元電路202、204對應於圖1中的單元電路102、104，除非如下所述。第一單元電路202包括在金屬層214中並且在Y軸方向上沿著第一縱軸A1延伸的第一溝槽接觸部218。第二單元電路204包括設置在金屬層220中並且在Y軸方向上沿著第二縱軸A2延伸的第二溝槽接觸部219。軸線A1可以與軸線A2共線。單元隔離溝槽226設置在第一溝槽接觸部218的端部234與第二溝槽接觸部219的第二端部236之間的隔離區224中。金屬層220在Z軸方向上與金屬層214相鄰，並且金屬層214具有在Z軸方向上延伸的厚度T 214。通孔層230在金屬層220與金屬層214之間，並且具有在Z軸方向上延伸的厚度T 230。溝槽電源軌222在X軸方向上沿著縱軸A3延伸，溝槽電源軌222的厚度T222包括金屬層214的厚度T 214、通孔層230的厚度T 230和單元隔離溝槽226中的金屬層中的厚度T 226。
例如，溝槽電源軌222可以提供電源電壓V DD或參考（例如，接地）電壓V SS。在Y軸方向上延伸穿過隔離區224並且具有高度H 222的溝槽電源軌222為電流提供了大的橫截面積A 222，以向單元電路202、204提供電力。如圖2B所示，溝槽電源軌222在Y軸方向上延伸到第一溝槽接觸部218的與通孔層230相鄰的一側的表面238上並且延伸到第二溝槽接觸部219的與通孔層230相鄰的一側的表面240上。除了分別與溝槽接觸部218、219的端面242和244接觸之外，溝槽電源軌222可以直接設置到表面238、240中的一者、兩者的大面積上或者未設置在任何一者上。以這種方式，溝槽接觸部218、219具有與溝槽電源軌222的低電阻電接觸。替代地，溝槽電源軌222可以間接地設置在第一溝槽接觸部218和/或第二溝槽接觸部219上，這包括設置在高K介電層232上，高K介電層232可以選擇性地設置在溝槽接觸部218、219的表面238、240、242和244上。
由於溝槽電源軌222可以直接設置在溝槽接觸部218的端部234上，因此不需要通孔著陸區。因此，溝槽接觸部218不需要如圖1中的溝槽接觸部126那樣在Y軸方向上從擴散區206延伸得那麼遠。溝槽電源軌222使得第一單元電路202在Y軸方向上的尺寸能夠減少，同時仍然保持滿足製造設計規則所需要的最小尖端到尖端距離D T2T（在端部234與端部236之間）。此外，儘管現有電源軌可能由於通孔橫截面積變小而具有增加的電阻，但是示例性溝槽電源軌222避免了對通孔的需要，並且從而避免了新技術節點中的對應電阻。
更詳細地，設置在第一溝槽接觸部218的端部234與第二溝槽接觸部219的端部236之間的溝槽電源軌222在Y軸方向上在金屬層220中具有小於或等於尖端到尖端距離D T2T的第一寬度W 222A。這裡，寬度W 222A小於尖端到尖端距離D T2T，因為高K介電層232形成在第二溝槽接觸部219上。由於溝槽電源軌222延伸到表面238、240上，所以通孔層230中的溝槽電源軌222在Y軸方向上的寬度W 222B大於尖端到尖端距離D T2T。溝槽電源軌222在金屬層214中在Y軸方向上也具有第二寬度W 222B。第二寬度W 222B可以由形成在層間介電材料（ILD）248中的電源軌溝槽246的寬度W 306確定，如下面進一步描述的。第二寬度W 222B還取決於高K介電層232的圖案化。
圖3是IC 300的橫截面側視圖，IC 300包括與圖2中IC 200中的單元電路202和204相對應的單元電路302和304，不同之處在於，圖3中在單元電路302和304之間的隔離區308中的溝槽電源軌306耦接到單元電路304，而未耦接到單元電路302。提供圖3以示出與圖2所示不同的高K介電層310的圖案，以示出溝槽電源軌306可以被配置為耦接到在隔離區308的任一側的單元電路302和304中的一個單元電路。
圖4是IC 400的另一示例的橫截面側視圖，其中溝槽電源軌402耦接到在隔離區408的兩側的單元電路404和406。在這點上，高K介電層410可以形成在溝槽412中（例如，透過沉積），並且被圖案化以去除溝槽接觸部414和/或溝槽接觸部416上的高K介電層410的部分。圖4包括在圖案化之後留在隔離區408中的高K介電層410的剩餘部分418。
圖5是與圖2B、圖3和圖4相對應的IC 500的橫截面側視圖，其中溝槽電源軌502透過高K介電層506與溝槽接觸部504隔離，並且透過高K介電層506與溝槽接觸部508隔離，溝槽接觸部504和溝槽接觸部508位於隔離區510相對側。提供圖5以示出，不依賴於用於到溝槽接觸部504和508的連接的通孔的溝槽電源軌502可以被佈線通過在單元電路512和514之間的隔離區510，而未電耦接到單元電路512和514。
圖6是在很多方面與圖2B中的IC 200相對應的IC 600的橫截面側視圖，但其被提供以說明上述溝槽電源軌602可以用在IC 600中，IC 600包括耦接到形成在半導體基底608上的平面擴散區606的溝槽接觸部604。
圖7是與圖2B相對應的IC 700的橫截面側視圖，其被提供以說明上述溝槽電源軌702可以用於IC 700，包括耦接到形成在半導體基底708上的閘極全環繞（GAA）擴散區706的溝槽接觸部704。
圖8是IC 800的俯視圖，IC 800包括用於向多個單元電路804提供電源電壓V DD的溝槽電源軌802和用於向多個單元電路804提供參考電壓V SS的溝槽電源軌806。單元電路804可以是圖2中的任何單元電路202、204。在示例性方面，IC 800包括耦接到溝槽電源軌802和806的去耦電容器808和810，以減少IC 800中的電源電壓V DD與參考電壓V SS之間的雜訊。多個單元電路804設置在電路單元區域814的陣列812中。溝槽電源軌804沿著隔離區816和818在X軸方向上延伸，並且溝槽電源軌806沿著隔離區820延伸。單元電路804可以透過溝槽接觸部822耦接到溝槽電源軌802和806。
去耦電容器808和810形成在溝槽電源軌806與溝槽電源軌802中的一個溝槽電源軌之間的兩個電路單元區域814中。在一些示例中，IC 800可以包括更多或更少的去耦電容器808和820。去耦電容器808和810各自包括耦接到溝槽電源軌806的第一溝槽電容器軌824，以提供參考電壓V SS。去耦電容器808和810各自還包括耦接到溝槽電源軌802中的一個溝槽電源軌的第二溝槽電容器軌826，以提供電源電壓V DD。在去耦電容器808和810中的每個去耦電容器中，第一溝槽電容器軌824和第二溝槽電容器軌826在Y軸方向上以交替順序設置，高K介電層828設置在相鄰的溝槽電源軌之間。在第一溝槽電容器軌824與第二溝槽電容器軌826之間形成電容，並且這種電容減少了雜訊，諸如相對於參考電壓V SS的電源電壓V DD中的電壓尖峰，這可能導致單元電路804不正確地操作。位於單元電路804附近的去耦電容器808、810可以提供比在IC 800外部的去耦器更高級別的雜訊保護（例如，高Q因數）。儘管去耦電容器808、810各自包括兩個第一溝槽電容器軌824和兩個第二溝槽電容器軌826，但去耦電容器808、810在這點上不受限制，並且可以包括更多或更少的第一溝槽電容器軌824和第二溝槽電容器軌826。
圖9是IC 900的橫截面側視圖，IC 900包括去耦電容器902，包括在電路單元區域908和910之間的隔離區906中的溝槽電源軌904。去耦電容器902還包括在電路單元區域908中與溝槽電源軌904相鄰設置的溝槽電容器軌912。在圖9的橫截面視圖中，溝槽接觸部914通過隔離區906從電路單元區域908延伸（例如，在Y軸方向上）到電路單元區域910，以將電源電壓V DD和參考電壓V SS中的一者從溝槽電容器軌912耦接到電路單元區域910中的單元電路（未示出）。電路單元區域908包括耦接到溝槽接觸部914的擴散區（例如，鰭）918，但是擴散區918可以用於或可以不用於單元電路中，因為去耦電容器902佔據電路單元區域908。
溝槽電源軌904和溝槽電容器軌912中的每個溝槽電容器軌設置在包括信號互連器924的金屬層922中、設置在包括通孔928的通孔層926中、並且設置在其中形成有溝槽接觸部914的金屬層930中（例如，在X軸方向上在溝槽接觸部914的任一側）。高K介電層932設置在位於側壁934與溝槽電容器軌912之間的溝槽電源軌904的側壁933上。在溝槽電源軌904的側壁934與溝槽電容器軌912之間的高K介電層932處產生電容。去耦電容器902的電容部分地取決於由側壁934的高度H 934以及溝槽電容器軌912和溝槽電源軌904的長度（未示出）所限定的面積。此外，高K介電層932在溝槽電源軌904與溝槽接觸部914之間延伸，增加了去耦電容器902的電容。
圖10是IC 1000的橫截面側視圖，IC 1000包括去耦電容器1002，去耦電容器1002包括耦接到電源電壓V DD和參考電壓V SS中的第一者的第一溝槽電容器軌1006、以及耦接到參考電壓V SS和電源電壓V DD中的另一者的第二溝槽電容器軌1008。第一溝槽電容器軌1006和第二溝槽電容器軌1008交錯，並且高K介電層1010設置在相鄰的軌之間，以在去耦電容器1002中提供高電容。第一溝槽電容器軌1006和第二溝槽電容器軌1008形成在電路單元區域1012和隔離區1014中，隔離區1014在電路單元區域1012與電路單元區域1016之間。第一溝槽電容器軌1006和第二溝槽電容器軌1008設置在金屬層1022、通孔層1024和其中形成有溝槽接觸部1028的金屬層1026中。形成具有大Z軸尺寸的第一溝槽電容器軌1006和第二溝槽電容器軌1008增加了相鄰軌之間的表面積，從而增加了電容。此外，更大的Z軸尺寸增加了第一溝槽電容器軌1006和第二溝槽電容器軌1008的橫截面積，以獲取低電阻（例如，以實現高Q因數）。去耦電容器1002不限於圖10所示的第一溝槽電容器軌1006和第二溝槽電容器軌1008，並且可以包括比所示的更多或更少的第一溝槽電容器軌1006和第二溝槽電容器軌1008。
參考圖10，去耦電容器1002包括在X軸方向上延伸的第一溝槽電容器軌1006（1）。第一溝槽電容器軌1006在Z軸方向上具有在金屬層1022與金屬層1026之間延伸的軌厚度T1006。去耦電容器1002包括第二溝槽電容器軌1008（1），第二溝槽電容器軌1008（1）也在X軸方向上延伸，在Z軸方向上具有厚度T1008。去耦電容器1002包括在金屬層1022、通孔層1024和金屬層1026中在第一溝槽電容器軌1006（1）與第二溝槽電容器軌1008（1）之間的高K介電層1027。溝槽接觸部1028在金屬層1026中在Y軸方向上延伸，並且將第一溝槽電容器軌1006（1）耦接到第一溝槽電源軌（參見圖8），以提供電源電壓V DD和參考電壓V SS中的一者。第二溝槽接觸部（圖10中未示出，但從圖8中可以理解）也在金屬層1026中在Y軸方向上延伸，並且將第二溝槽電容器軌1008（1）耦接到溝槽電源軌，以提供電源電壓V DD和參考電壓V SS中的另一者。
在一些示例中，去耦電容器1002還包括在第一溝槽電容器軌1006（1）與第二溝槽電容器軌1008（1）之間的另一第一溝槽電容器軌1006（2）。第一溝槽電容器軌1006（2）耦接到第二溝槽接觸部（未示出）。去耦電容器1002還包括在第一溝槽電容器軌1006（1）與另一第一溝槽電容器軌1006（2）之間的另一第二溝槽電容器軌1008（2）。另一第二溝槽電容器軌1008（2）耦接到溝槽接觸部1028。高K介電層1030設置在另一第一溝槽電容器軌1006（2）與另一第二溝槽電容器軌1008（2）之間，並且高K介電層1032設置在另一第一溝槽電容器軌1006（2）與第二溝槽電容器軌1008（1）之間。在這些示例中，高K介電層1027設置在第一溝槽電容器軌1006（1）與另一第二溝槽電容器軌1008（2）之間。此外，高K介電層1034設置在另一第一溝槽電容器軌1006（1）與未示出的第二溝槽接觸部之間，並且高K介電層1036設置在另一第二溝槽電容器軌1008（1）與溝槽接觸部1028之間。
圖11是示出圖2A和圖2B中的IC 200的製造方法的流程圖。該方法包括形成第一單元電路202，第一單元電路202包括設置在第一金屬層220中的第一溝槽接觸部218，第一溝槽接觸部218在第一方向（Y軸方向）上沿著第一縱軸A1延伸（方塊1102）。該方法還包括形成第二單元電路204，第二單元電路204包括設置在第一金屬層220中的第二溝槽接觸部219，第二溝槽接觸部219在第一方向上沿著第二縱軸A2延伸（方塊1104）。該方法還包括在位於第一溝槽接觸部218的第一端234與第二溝槽接觸部219的第二端236之間的隔離區224中形成單元隔離溝槽226（方塊1106）。該方法還包括形成在第二方向（Z軸方向）上與第一金屬層220相鄰的第二金屬層214，第二金屬層214的第一厚度T 214在第二方向（Z軸方向）上延伸（方塊1108）。該方法包括在第一金屬層220與第二金屬層214之間形成通孔層230，通孔層230的第二厚度T 230在第二方向（Z軸方向）上延伸（方塊1110）。該方法還包括形成溝槽電源軌222，溝槽電源軌222在第三方向（X軸）上沿著第三縱軸A3延伸，溝槽電源軌222的厚度T 222包括第二金屬層214的所述第一厚度T 214、通孔層230的第二厚度T 230和第一金屬層224中的第三厚度T 220。
圖12A至圖12E是圖2中的IC 200的製造階段的橫截面側視圖，並且圖13A至圖13E是描述與圖12A至圖12E所示的製造階段相對應的方法的流程圖的對應方塊。如果圖12A至圖12E的特徵對應於圖2A和圖2B的特徵，則圖12A至圖12E的這樣的特徵如圖2A和圖2B中進行標記。
圖12A是單元電路202、204的第一製造階段的橫截面側視圖，示出了用於金屬層214和通孔216中的信號互連器212的犧牲預留位置1202。用於形成第一單元電路202和第二單元電路204的程序包括在第一電路單元202中的半導體基底210上形成至少一個擴散區206，並且在第二電路單元204中的半導體基底210上形成至少一個擴散區。該程序還包括在第一單元電路202中的擴散區206上形成第一溝槽接觸部218，並且在第二單元電路204中的擴散區206上形成第二溝槽接觸部219。該程序還包括在半導體基底210上、第一溝槽接觸部218上和第二溝槽接觸部219上形成ILD 248，其中ILD 248的厚度包括金屬層214的厚度T 214和通孔層230的厚度T 230。在圖13A中，形成如圖12A所示的犧牲預留位置1202的方法包括在ILD 248中形成溝槽圖案1204並且在金屬層214中形成信號互連器212，溝槽圖案1204對應於通孔層230中的通孔216（方塊1302）。該方法還包括用犧牲材料1206填充溝槽圖案1204（方塊1304）。犧牲材料可以是軟遮罩，諸如非晶矽、旋塗碳或旋塗玻璃。單元電路202、204包括擴散區206和溝槽接觸部218、219。
圖12B是第二製造階段的橫截面側視圖，其中在單元電路202、204之間的隔離區224中形成用於溝槽電源軌222的電源軌溝槽246，並且在電源軌溝槽246中形成高K介電層232。在圖13B中，如圖12B所示的形成溝槽電源軌222的方法還包括在ILD 248中形成電源軌溝槽246，這包括去除在第一溝槽接觸部218的端部234與第二溝槽接觸部219的端部236之間的第二金屬層220中的單元隔離溝槽226中的ILD 248（方塊1306）。該方法還包括去除隔離區中的通孔層230和第一金屬層214中的ILD 248以暴露第一溝槽接觸部218的第一表面238和第二溝槽接觸部219的第二表面240（方塊1308）。該方法還包括在電源軌溝槽246中形成高K介電層232（方塊1310）。
圖12C是第三製造階段的橫截面側視圖，其中去除犧牲預留位置1202。在圖13C中，如圖12C所示形成溝槽電源軌222的方法還包括從ILD 248中的溝槽圖案1204去除犧牲材料1206（方塊1312）。
圖12D是第四製造階段的橫截面側視圖，其中對高K介電層進行圖案化。在圖13D中，圖12D所示的階段的方法包括從第一溝槽接觸部218的第一表面238和第二溝槽接觸部219的第二表面240選擇性地去除高K介電層232（方塊1314）。從第一溝槽接觸部218的第一表面238和第二溝槽接觸部219的第二表面240選擇性地去除高K介電層232可以包括以下中的任一項：
1）從第一溝槽接觸部218的第一表面238去除高K介電層232，但不從第二溝槽接觸部219的第二表面240去除高K介電層232；
2）從第一溝槽接觸部218的第一表面238去除高K介電層232，並且從第二溝槽接觸部219的第二表面240去除高K介電層232；以及
3）不從第一溝槽接觸部218的第一表面238去除高K介電層232，並且不從第二溝槽接觸部219的第二表面240去除高K介電層232。
選擇性地去除高K介電層232可以包括施加遮罩（未示出），以去除高K介電層232的未被遮罩覆蓋的部分。
圖12E是第五製造階段的橫截面側視圖，其中形成了信號互連器212和溝槽電源軌222。在圖13E中，如圖12E所示形成溝槽電源軌222、形成通孔層230和形成第二金屬層的方法包括在電源軌溝槽246和ILD 248中的每個溝槽圖案1204中設置金屬1208（方塊1316）。設置金屬1208可以涉及施加遮罩並且執行金屬化，其中金屬（例如，銅）被形成或沉積在電源軌溝槽246和溝槽圖案1204中。
圖14示出了包括由一個或多個IC 1402形成的射頻（RF）元件的示例性無線通訊設備1400；如圖2A至圖7和圖12E所示，根據本文中公開的任何方面，任何IC 1402都可以包括具有增加的橫截面的溝槽電源軌，以減少電阻並且消除到電源軌的通孔。例如，無線通訊設備1400可以包括任何以上提及的設備或被設置在以上提及的設備中。如圖14所示，無線通訊設備1400包括收發器1404和資料處理器1406。資料處理器1406可以包括用於儲存資料和程式碼的記憶體。收發器1404包括支援雙向通信的發射器1408和接收器1410。通常，無線通訊設備1400可以包括用於任何數目的通信系統和頻帶的任何數目的發射器1408和/或接收器1410。收發器1404的全部或一部分可以在一個或多個類比IC、RFIC、混合信號IC等上實現。
發射器1408或接收器1410可以用超外差架構或直接轉換架構來實現。在超外差架構中，信號在RF與基頻之間以多階段進行頻率轉換，例如，在一個階段中從RF轉換到中頻（IF），然後在另一個階段中從IF轉換到基頻。在直接轉換架構中，信號在一個階段中在RF與基頻之間進行頻率轉換。超外差和直接轉換架構可以使用不同的電路區塊和/或具有不同的要求。在圖14中的無線通訊設備1400中，發射器1408和接收器1410用直接轉換架構實現。
在傳輸路徑中，資料處理器1406處理待傳輸的資料並且將I和Q類比輸出信號提供給發射器1408。在示例性無線通訊設備1400中，資料處理器1406包括數位類比轉換器（DAC）1412（1）、1412（2）以將由資料處理器1406產生的數位信號轉換成I和Q類比輸出信號（例如，I和Q輸出電流）以便進一步處理。
在發射器1408內，低通濾波器1414（1）、1414（2）分別對I和Q類比輸出信號進行濾波，以去除由先前的數位類比轉換引起的不需要的信號。放大器（AMP） 1416（1）、1416（2）分別放大來自低通濾波器1414（1）、1414（2）的信號，並且提供I和Q基頻信號。升頻器1418使用透過混頻器1420（1）、1420（2）來自TX LO信號產生器1422的I和Q傳輸（TX）本地振盪器（LO）信號對I和Q基頻信號升頻，以提供升頻信號1424。濾波器1426對升頻信號1424進行濾波以去除由升頻引起的不需要的信號以及接收頻帶中的雜訊。功率放大器（PA）1428放大來自濾波器1426的升頻信號1424以獲取期望的輸出功率位準並且提供發射RF信號。發射RF信號透過雙工器或開關1430被路由，並且透過天線1432發射。
在接收路徑中，天線1432接收由基地台傳輸的信號並且提供接收的RF信號，該RF信號透過雙工器或開關1430被路由並且提供給低雜訊放大器（LNA）1434。雙工器或開關1430被設計為以特定接收（RX）到TX雙工器頻率分開進行操作，使得RX信號與TX信號隔離。接收的RF信號由LNA 1434放大並且由濾波器1436濾波以獲取期望的RF輸入信號。降頻混頻器1438（1）和1438（2）將濾波器1436的輸出與來自RX LO信號產生器1440的I和Q RX LO信號（即，LO_I和LO_Q）進行混頻以產生I和Q基頻信號。I和Q基頻信號由AMP 1442（1）、1442（2）放大，並且進一步由低通濾波器1444（1）、1444（2）濾波以獲取I和Q類比輸入信號，這些I和Q類比輸入信號提供給資料處理器1406。在該示例中，資料處理器1406包括類比數位轉換器（ADC）1446（1）、1446（2）以將類比輸入信號轉換為數位信號以由資料處理器1406進一步處理。
在圖14的無線通訊設備1400中，TX LO信號產生器1422產生用於升頻的I和Q TX LO信號，而RX LO信號產生器1440產生用於降頻的I和Q RX LO信號。每個LO信號是具有特定基頻的週期信號。TX鎖相迴路（PLL）電路1448從資料處理器1406接收時序資訊，並且產生用於調節來自TX LO信號產生器1422的TX LO信號的頻率和/或相位的控制信號。類似地，RX PLL電路1450從資料處理器1406接收時序資訊，並且產生用於調節來自RX LO信號產生器1440的RX LO信號的頻率和/或相位的控制信號。
無線通訊設備1400可以被設置在任何基於處理器的設備中或整合到任何基於處理器設備中，每個無線通訊設備1400可以各自包括根據本文中公開的任何方面的IC，該IC包括具有增加的橫截面的溝槽電源軌，以減少電阻並且消除到電源軌的通孔，如圖2A至圖7和圖12E所示。示例（而非限制）包括機上盒、娛樂單元、導航設備、通信設備、固定位置資料單元、移動位置資料單元，全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、對話發起協定（SIP）電話、平板電腦、平板手機、伺服器、電腦、可攜式電腦、行動計算裝置、可穿戴計算設備（例如，智慧手錶、健康或健身追蹤器、眼鏡等）、桌上型電腦、個人數位助理（PDA）、顯示器、電腦顯示器、電視、調諧器、收音機、衛星收音機、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視頻播放機、數位視訊光碟（DVD）播放機、可攜式數位視訊播放機、機動車輛、車輛組件、航空電子系統、無人機和多旋翼飛行器。
在這點上，圖15示出了基於處理器的系統1500的示例，系統1500包括根據本文中公開的任何方面的IC，該IC包括具有增加的橫截面的3D電源軌，以減少電阻並且消除到電源軌的通孔，如圖2A至圖7和圖12E所示。在該示例中，基於處理器的系統1500包括一個或多個中央處理器單元（CPU）1502，CPU 1502也可以稱為CPU或處理器核心，CPU 1502各自包括一個或多個處理器1504。（一個或多個）CPU 1502可以具有耦接到（一個或多個）處理器1504以用於快速存取臨時儲存的資料的快取記憶體1506。（一個或多個）CPU 1502耦接到系統匯流排1508，並且可以相互耦接基於處理器的系統1500中包括的主設備和從設備。眾所周知，（一個或多個）CPU 1502透過經由系統匯流排1508交換位址、控制和資料資訊來與這些其他設備通信。例如，（一個或多個）CPU 1502可以將匯流排事務請求傳送到作為從設備的示例的記憶體控制器1510。儘管未在圖15中示出，但是可以提供多個系統匯流排1508，其中每個系統匯流排1508構成不同的結構。
其他主設備和從設備可以連接到系統匯流排1508。如圖15所示，這些設備可以包括記憶體系統1512，記憶體系統1512包括記憶體控制器1510和一個或多個記憶體陣列1514、一個或多個輸入裝置1516、一個或多個輸出設備1518、一個或多個網路周邊設備1520以及一個或多個顯示器控制器1522。輸出設備1518和網路周邊設備1520中的任何一者可以包括根據本文中公開的任何方面的IC，該IC包括具有增加的橫截面的溝槽電源軌，以減少電阻並且消除到電源軌的通孔，如圖2A至圖7和圖12E所示。（一個或多個）輸入裝置1516可以包括任何類型的輸入裝置，包括但不限於輸入鍵、開關、語音處理器等。（一個或多個）輸出設備1518可以包括任何類型的輸出設備，包括但不限於音訊、視頻、其他可視指示符等。（一個或多個）網路周邊設備1520可以是被配置為允許與網路1524進行資料交換的任何設備。網路1524可以是任何類型的網路，包括但不限於有線或無線網路、專用或公共網路、區域網路（LAN）、無線區域網路（WLAN）、廣域網路（WAN）、BLUETOOTH™網路和互聯網。（一個或多個）網路周邊設備1520可以被配置為支援期望的任何類型的通信協定。
（一個或多個）CPU 1502還可以被配置為透過系統匯流排1508存取（一個或多個）顯示器控制器1522以控制發送到一個或多個顯示器1526的資訊。（一個或多個）顯示器控制器1522向（一個或多個）顯示器1526發送資訊以經由一個或多個視頻處理器1528進行顯示，視頻處理器1528將待顯示的資訊處理成適合於（一個或多個）顯示器1526的格式。（一個或多個）顯示器1526可以包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、等離子顯示器、發光二極體（LED）顯示器等。
本領域技術人員將進一步瞭解的是，結合本文中公開的各方面而描述的各種說明性邏輯區塊、模組、電路和演算法可以被實現為電子硬體、儲存在記憶體或另一電腦可讀媒體中並且由處理器或其他處理設備執行的指令、或兩者的組合。例如，本文中描述的主設備和從設備可以用在任何電路、硬體元件、IC、或IC晶片中。本文中公開的記憶體可以是任何類型和大小的記憶體，並且可以被配置為儲存期望的任何類型的資訊。為了清楚地說明這種可互換性，上面已經在功能方面對各種說明性的元件、區塊、模組、電路和步驟進行了總體描述。如何實現這樣的功能取決於特定應用、設計選擇和/或強加於整個系統的設計限制。技術人員可以針對每個特定應用以不同方式實現所描述的功能，但是這樣的實現決策不應當被解釋為導致脫離本公開內容的範圍。
結合本文中公開的各方面而描述的各種說明性邏輯區塊、模組和電路可以用被設計為執行本文中描述的功能的處理器、數位訊號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯設備、離散閘或電晶體邏輯、離散硬體元件或其任何組合來實現或執行。處理器可以是微處理器，但是在替代方案中，處理器可以是任何常規處理器、控制器、微控制器或狀態機。處理器還可以被實現為計算設備的組合（例如，DSP和微處理器的組合、多個微處理器、一個或多個微處理器結合DSP核心、或任何其他這樣的配置）。
本文中公開的各方面可以被實施為硬體和儲存在硬體中的指令，並且可以駐留在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式設計ROM（EPROM）、電可擦除可程式設計ROM（EEPROM）、暫存器、硬碟、抽取式磁碟、CD-ROM或本領域已知的任何其他形式的電腦可讀媒體中。示例性儲存媒體耦接到處理器，使得處理器可以從儲存媒體讀取資訊和向儲存媒體寫入資訊。在替代方案中，儲存媒體可以是處理器的組成部分。處理器和儲存媒體可以駐留在ASIC中。ASIC可以駐留在遠端站中。在替代方案中，處理器和儲存媒體可以作為離散元件駐留在遠端站、基地台或伺服器中。
還應當注意的是，描述在本文中的任何示例性方面中描述的操作步驟以提供示例和討論。所描述的操作可以以除所示順序之外的很多不同順序來執行。此外，在單個操作步驟中描述的操作實際上可以在很多不同的步驟中執行。另外，在示例性方面中討論的一個或多個操作步驟可以組合。應當理解的是，流程圖中示出的操作步驟可以進行很多不同的修改，這對於本領域技術人員來說是很清楚的。本領域技術人員還將理解的是，資訊和信號可以使用各種不同技術和技藝中的任何一種來表示。例如，在整個以上描述中可以參考的資料、指令、命令、資訊、信號、位元、符號和晶片可以由電壓、電流、電磁波、磁場或粒子、光場或粒子或其任何組合來表示。
提供對本公開內容的先前描述是為了使得本領域技術人員能夠製作或使用本發明。對於本領域技術人員來說，對本公開內容的各種修改是很清楚的，並且本文中定義的一般原理可以應用於其他變型。因此，本發明不旨在限於本文中描述的示例和設計，而是符合與本文中公開的原理和新穎特徵相一致的最寬範圍。
以下編號條款中描述實施方式示例： 1. 一種積體電路（IC），包括： 第一單元電路，包括設置在第一金屬層中的第一溝槽接觸部，該第一溝槽接觸部在第一方向上沿著第一縱軸延伸； 第二單元電路，包括設置在該第一金屬層中的第二溝槽接觸部，該第二溝槽接觸部在該第一方向上沿著第二縱軸延伸； 單元隔離溝槽，在該第一溝槽接觸部的第一端與該第二溝槽接觸部的第二端之間的隔離區中； 第二金屬層，在第二方向上與該第一金屬層相鄰，該第二金屬層的第一厚度在該第二方向上延伸； 通孔層，在該第一金屬層與該第二金屬層之間，該通孔層的第二厚度在該第二方向上延伸；以及 溝槽電源軌，在該單元隔離溝槽中，該溝槽電源軌在第三方向上沿著第三縱軸延伸，該溝槽電源軌的厚度包括該第二金屬層的該第一厚度、該通孔層的該第二厚度和該第一金屬層中的第三厚度。 2. 根據條款1所述的IC，其中： 該第一縱軸與該第二縱軸共線；並且 設置在該第一溝槽接觸部的該第一端與該第二溝槽接觸部的該第二端之間的該溝槽電源軌包括在該第一方向上的第一寬度，該第一寬度小於或等於該第一溝槽接觸部的該第一端與該第二溝槽接觸部的該第二端之間的尖端到尖端距離。 3. 根據條款2該的IC，其中： 該第一溝槽接觸部包括與該通孔層相鄰的第一表面； 該第二溝槽接觸部包括與該通孔層相鄰的第二表面； 在該通孔層中在該第一方向上的該溝槽電源軌的第二寬度大於該尖端到尖端距離；並且 該溝槽電源軌在該第一表面和該第二表面上。 4. 根據條款3所述的IC，其中該溝槽電源軌包括在該第二金屬層中在該第一方向上的該第二寬度。 5. 根據條款3至4中任一項所述的IC，其中該溝槽電源軌與該第一溝槽接觸部直接接觸，並且透過介電層與該第二溝槽接觸部分開。 6. 根據條款3至4中任一項所述的IC，其中該溝槽電源軌與該第一溝槽接觸部和該第二溝槽接觸部直接接觸。 7. 根據條款3至4中任一項所述的IC，其中該溝槽電源軌透過介電層與該第一溝槽接觸部分開，並且透過該介電層與該第二溝槽接觸部分開。 8. 根據條款1至7中任一項所述的IC，其中該溝槽電源軌包括單片金屬層。 9. 根據條款1至8中任一項所述的IC，其中： 該第一單元電路還包括第一電晶體的第一擴散區，並且該第一擴散區直接耦接到該第一溝槽接觸部；並且 該第二單元電路還包括第二電晶體的第二擴散區，並且該第二擴散區直接耦接到該第三溝槽接觸部。 10. 一種積體電路（IC），包括： 第一電源軌和第二電源軌，各自在第一金屬層中在第一方向上延伸；以及 去耦電容器，包括： 第一溝槽電容器軌，在該第一方向上延伸； 第二溝槽電容器軌，在該第一方向上延伸、並且與該第一溝槽電容器軌相鄰； 第一介電層，被設置在該第一溝槽電容器軌與該第二溝槽電容器軌之間； 第一溝槽接觸部，在該第一金屬層中在第二方向上延伸、並且將該第一溝槽電容器軌耦接到該第一電源軌；以及 第二溝槽接觸部，在該第一金屬層中在該第二方向上延伸、並且將該第二溝槽電容器軌耦接到該第二電源軌。 11. 根據條款10所述的IC，該去耦電容器還包括： 第三溝槽電容器軌，在該第一方向上延伸，該第三溝槽電容器軌被設置在該第一溝槽電容器軌與該第二溝槽電容器軌之間，並且耦接到該第二溝槽接觸部； 第四溝槽電容器軌，在該第一方向上延伸，該第四溝槽電容器軌被設置在該第三溝槽電容器軌與該第二溝槽電容器軌之間，並且耦接到該第一溝槽接觸部； 第二介電層，被設置在該第三溝槽電容器軌與該第四溝槽電容器軌之間；以及 第三介電層，被設置在該第四溝槽電容器軌與該第二溝槽電容器軌之間； 其中該第一介電層被設置在該第一溝槽電容器軌與該第三溝槽電容器軌之間。 12. 根據條款10至11中任一項所述的IC，其中該去耦電容器被設置在該第一電源軌與該第二電源軌之間。 13. 一種製造積體電路（IC）的方法，該方法包括： 形成第一單元電路，該第一單元電路包括設置在第一金屬層中的第一溝槽接觸部，該第一溝槽接觸部在第一方向上沿著第一縱軸延伸； 形成第二單元電路，該第二單元電路包括設置在該第一金屬層中的第二溝槽接觸部，該第二溝槽接觸部在該第一方向上沿著第二縱軸延伸； 在位於該第一溝槽接觸部的第一端與該第二溝槽接觸部的第二端之間的隔離區中形成單元隔離溝槽； 形成在第二方向上與該第一金屬層相鄰的第二金屬層，該第二金屬層的第一厚度在該第二方向上延伸； 在該第一金屬層與該第二金屬層之間形成通孔層，該通孔層的第二厚度在該第二方向上延伸；以及 在該單元隔離溝槽中形成溝槽電源軌，該溝槽電源軌在第三方向上沿著第三縱軸延伸，該溝槽電源軌的厚度包括該第二金屬層的該第一厚度、該通孔層的該第二厚度和該第一金屬層中的第三厚度。 14. 根據條款13所述的方法，其中形成該第一單元電路和該第二單元電路還包括： 在半導體基底上形成第一擴散區； 在該半導體基底上形成第二擴散區； 在該第一擴散區上形成該第一溝槽接觸部； 在該第二擴散區上形成該第二溝槽接觸部； 在該半導體基底上、該第一溝槽接觸部上和該第二溝槽接觸部上形成層間介電材料（ILD）； 在該ILD中形成溝槽圖案並且在該第二金屬層中形成信號互連器，該溝槽圖案對應於該通孔層中的通孔；以及 用犧牲材料填充該溝槽圖案。 15. 根據條款14所述的方法，其中形成該溝槽電源軌還包括： 去除該第二金屬層中的該隔離區中的該ILD；以及 去除該隔離區中的該通孔層中以及該第一金屬層中的該ILD，以暴露該第一溝槽接觸部的第一表面和該第二溝槽接觸部的第二表面；以及 形成用於該溝槽電源軌的介電層。 16. 根據條款15所述的方法，還包括： 從該ILD中的該溝槽圖案去除該犧牲材料；以及 從該第一溝槽接觸部的所暴露的第一表面和該第二溝槽接觸部的所暴露的第二表面選擇性地去除該介電層。 17. 根據條款16所述的方法，其中從該第一溝槽接觸部的所暴露的第一表面和該第二溝槽接觸部的所暴露的第二表面選擇性地去除該介電層還包括：從該第一溝槽接觸部的所暴露的第一表面去除該介電層但是不從該第二溝槽接觸部的所暴露的第二表面去除該介電層。 18. 根據條款16所述的方法，其中從該第一溝槽接觸部的所暴露的第一表面和該第二溝槽接觸部的所暴露的第二表面選擇性地去除該介電層還包括：從該第一溝槽接觸部的所暴露的第一表面去除該介電層並且從該第二溝槽接觸部的所暴露的第二表面去除該介電層。 19. 根據條款16所述的方法，其中從該第一溝槽接觸部的所暴露的第一表面和該第二溝槽接觸部的所暴露的第二表面選擇性地去除該介電層還包括：不從該第一溝槽接觸部的所暴露的第一表面去除該介電層並且不從該第二溝槽接觸部的所暴露的第二表面去除該介電層。
A1:第一縱軸 A 106:橫截面積 A 110:橫截面積 A2:第二縱軸 A 222:橫截面積 A3:第三縱軸 D T2T:最小尖端到尖端距離 H 222:高度 H 934:高度 P 106:金屬軌道間距 R 110:電阻 T 108:厚度 T 1006:軌厚度 T 214:厚度 T 230:厚度 W 106:寬度 W 110:寬度 W 142:寬度 W 222A:寬度 W 222B:寬度 100:積體電路（IC） 102:單元電路 104:單元電路 106:信號互連器 108:金屬層 110:電源軌 112:擴散區 114:半導體基底 116:電晶體 118:閘極 120:閘極 122:溝槽區 126:溝槽接觸部 128:汲極/源極區 130:隔離區 132:金屬層 134:金屬 136:溝槽 138:層間介電材料（ILD） 140:閘極介電層 142:垂直互連通路（通孔） 144:通孔層 146:端部 148:端部 150:溝槽接觸部 200:IC 202:第一單元電路 204:第二單元電路 206:擴散區 208:電晶體 210:半導體基底 212:信號互連器 214:金屬層 216:通孔 218:第一溝槽接觸部 219:第二溝槽接觸部 220:溝槽電源軌 222:溝槽電源軌 224:隔離區 226:單元隔離溝槽 228:金屬軌道 230:通孔層 231:電路單元 232:高K介電層 234:端部 236:第二端部 238:表面 240:表面 242:端面 244:端面 246:電源軌溝槽 248:ILD 300:IC 302:單元電路 304:單元電路 306:溝槽電源軌 308:隔離區 310:高K介電層 400:IC 402:溝槽電源軌 404:單元電路 406:單元電路 408:隔離區 410:高K介電層 412:溝槽 414:溝槽接觸部 416:溝槽接觸部 418:剩餘部分 500:IC 502:溝槽電源軌 504:溝槽接觸部 506:高K介電層 508:溝槽接觸部 510:隔離區 512:單元電路 514:單元電路 600:IC 602:溝槽電源軌 604:溝槽接觸部 606:平面擴散區 608:半導體基底 700:IC 702:溝槽電源軌 704:溝槽接觸部 706:閘極全環繞（GAA）擴散區 708:半導體基底 800:IC 802:溝槽電源軌 804:單元電路 806:溝槽電源軌 808:去耦電容器 810:去耦電容器 812:陣列 814:電路單元區域 816:隔離區 818:隔離區 820:隔離區 822:溝槽接觸部 824:第一溝槽電容器軌 826:第二溝槽電容器軌 828:高K介電層 900:IC 902:去耦電容器 904:溝槽電源軌 906:隔離區 908:電路單元區域 910:電路單元區域 912:溝槽電容器軌 914:溝槽接觸部 918:擴散區 922:金屬層 924:信號互連器 926:通孔層 928:通孔 930:金屬層 932:高K介電層 934:側壁 1000:IC 1002:去耦電容器 1006:第一溝槽電容器軌 1006(1):第一溝槽電容器軌 1006(2):第一溝槽電容器軌 1008:第二溝槽電容器軌 1008(1):第二溝槽電容器軌 1008(2):第二溝槽電容器軌 1012:電路單元區域 1014:隔離區 1016:電路單元區域 1022:金屬層 1024:通孔層 1026:金屬層 1027:高K介電層 1028:溝槽接觸部 1030:高K介電層 1032:高K介電層 1034:高K介電層 1036:高K介電層 1100:方法 1102:步驟 1104:步驟 1106:步驟 1108:步驟 1110:步驟 1302:步驟 1304:步驟 1306:步驟 1308:步驟 1310:步驟 1312:步驟 1314:步驟 1316:步驟 1400:無線通訊設備 1402:IC 1404:收發器 1406:資料處理器 1408:發射器 1410:接收器 1412(1):數位類比轉換器（DAC） 1412(2):DAC 1414(1):低通濾波器 1414(2):低通濾波器 1416(1):放大器（AMP） 1416(2):AMP 1418:升頻器 1420(1):混頻器 1420(2):混頻器 1422:TX LO信號產生器 1424:升頻信號 1426:濾波器 1428:功率放大器（PA） 1430:雙工器或開關 1432:天線 1434:低雜訊放大器（LNA） 1436:濾波器 1438(1):降頻混頻器 1438(2):降頻混頻器 1440:RX LO信號產生器 1442(1):AMP 1442(2):AMP 1444(1):低通濾波器 1444(2):低通濾波器 1446(1):類比數位轉換器（ADC） 1446(2):ADC 1448:TX鎖相迴路（PLL）電路 1450:RX PLL電路 1500:系統 1502:中央處理器單元（CPU） 1504:處理器 1506:快取記憶體 1508:系統匯流排 1510:記憶體控制器 1512:記憶體系統 1514:記憶體陣列 1516:輸入裝置 1518:輸出設備 1520:網路周邊設備 1522:顯示器控制器 1524:網路 1526:顯示器 1528:視頻處理器
圖1A和圖1B分別是佈局圖和橫截面側視圖，示出了在單元電路（例如，標準單元）中的金屬層中的金屬軌道中並且在與電路單元之間的隔離區交疊的金屬層中的電源軌軌道中的信號互連器；
圖2A和圖2B分別是積體電路（IC）的佈局圖和橫截面側視圖，該IC包括電路單元和示例性溝槽電源軌，該電路單元包括耦接到設置在金屬層中的信號互連器的擴散區，該溝槽電源軌跨相鄰的電路單元之間的隔離區延伸，以減少電阻並且耦接到沒有通孔的單元電路；
圖3是電路單元之間的隔離區中的溝槽電源軌的橫截面側視圖，其中單元電路耦接到溝槽電源軌的第二側；
圖4是電路單元之間的隔離區中的溝槽電源軌的橫截面側視圖，其中單元電路耦接到溝槽電源軌的兩側；
圖5是電路單元之間隔離區中的溝槽電源軌的橫截面側視圖，其中單元電路未耦接到溝槽電源軌；
圖6是與圖2B相對應的IC的橫截面側視圖，但該IC包括耦接到平面擴散區的溝槽電源軌和溝槽接觸部；
圖7是與圖2B相對應的IC的橫截面側視圖，但該IC包括耦接到閘極全環繞（GAA）擴散區的溝槽電源軌和溝槽接觸部；
圖8是積體電路的俯視佈局圖，該積體電路包括設置在電路單元之間的隔離區中的溝槽電源軌以及耦接到溝槽電源軌以降低電源電壓中的雜訊的去耦電容器，去耦電容器包括電路單元區域中的多個相鄰溝槽軌；
圖9是IC的橫截面側視圖，該IC包括去耦電容器，該去耦電容器包括在電路單元之間的隔離區中的溝槽電源軌和設置在電路單元區域中的相鄰溝槽軌；
圖10是IC的橫截面側視圖，該IC包括去耦電容器，該去耦電容器包括在電路單元區域中和在電路單元之間的隔離區中的多個相鄰溝槽電容器軌；
圖11是示出圖2B所示的IC的製造方法的流程圖；
圖12A是電路單元的第一製造階段的橫截面側視圖，示出了金屬層中的信號互連器的犧牲預留位置，並且圖13A是描述對應製造階段的流程圖的第一方塊；
圖12B是第二製造階段的橫截面側視圖，其中在電路單元之間的隔離區中形成用於溝槽電源軌的溝槽，並且在溝槽中形成有高K介電層，並且圖13B是描述對應製造階段的流程圖的第一方塊；
圖12C是其中去除犧牲預留位置的第三製造階段的橫截面側視圖，並且圖13C是描述對應製造階段的流程圖的第一方塊；
圖12D是其中對高K介電層進行圖案化的第四製造階段的橫截面側視圖，並且圖13D是描述對應製造階段的流程圖的第一方塊；以及
圖12E是其中在金屬化程序中形成信號互連器和溝槽電源軌的第五製造階段的橫截面側視圖，並且圖13E是描述對應製造階段的流程圖的第一方塊；
圖14是示例性無線通訊設備的方塊圖，該無線通訊設備包括射頻（RF）模組，該RF模組包括IC，該IC包括具有增加的橫截面的溝槽電源軌，以減少電阻並且消除到電源軌的通孔，如圖2A至圖7和圖12E所示；以及
圖15是示例性的基於處理器的系統的方塊圖，該系統可以包括根據本文中公開的任何方面的IC，該IC包括具有增加的橫截面積的溝槽電源軌，以減少電阻並且消除通孔，如圖2A至圖7和圖12E所示。
A222:橫截面積
DT2T:最小尖端到尖端距離
H222:高度
T214:厚度
T230:厚度
W222A:寬度
W222B:寬度
200:IC
210:半導體基底
212:信號互連器
214:金屬層
216:通孔
218:第一溝槽接觸部
219:第二溝槽接觸部
220:溝槽電源軌
222:溝槽電源軌
224:隔離區
226:單元隔離溝槽
228:金屬軌道
230:通孔層
232:高K介電層
234:端部
236:第二端部
238:表面
240:表面
242:端面
244:端面
246:電源軌溝槽
248:ILD

Claims (19)

  1. 一種積體電路（IC），包括： 第一單元電路，包括設置在第一金屬層中的第一溝槽接觸部，所述第一溝槽接觸部在第一方向上沿著第一縱軸延伸； 第二單元電路，包括設置在所述第一金屬層中的第二溝槽接觸部，所述第二溝槽接觸部在所述第一方向上沿著第二縱軸延伸； 單元隔離溝槽，在位於所述第一溝槽接觸部的第一端與所述第二溝槽接觸部的第二端之間的隔離區中； 第二金屬層，在第二方向上與所述第一金屬層相鄰，所述第二金屬層的第一厚度在所述第二方向上延伸； 通孔層，在所述第一金屬層與所述第二金屬層之間，所述通孔層的第二厚度在所述第二方向上延伸；以及 溝槽電源軌，在所述單元隔離溝槽中，所述溝槽電源軌在第三方向上沿著第三縱軸延伸，所述溝槽電源軌的厚度包括所述第二金屬層的所述第一厚度、所述通孔層的所述第二厚度和所述第一金屬層中的第三厚度。
  2. 根據請求項1所述的IC，其中： 所述第一縱軸與所述第二縱軸共線；並且 設置在所述第一溝槽接觸部的所述第一端與所述第二溝槽接觸部的所述第二端之間的所述溝槽電源軌包括在所述第一方向上的第一寬度，所述第一寬度小於或等於所述第一溝槽接觸部的所述第一端與所述第二溝槽接觸部的所述第二端之間的尖端到尖端距離。
  3. 根據請求項2所述的IC，其中： 所述第一溝槽接觸部包括與所述通孔層相鄰的第一表面； 所述第二溝槽接觸部包括與所述通孔層相鄰的第二表面； 在所述通孔層中在所述第一方向上的所述溝槽電源軌的第二寬度大於所述尖端到尖端距離；並且 所述溝槽電源軌在所述第一表面和所述第二表面上。
  4. 根據請求項3所述的IC，其中所述溝槽電源軌包括在所述第二金屬層中在所述第一方向上的所述第二寬度。
  5. 根據請求項3所述的IC，其中所述溝槽電源軌與所述第一溝槽接觸部直接接觸，並且透過介電層與所述第二溝槽接觸部分開。
  6. 根據請求項3所述的IC，其中所述溝槽電源軌與所述第一溝槽接觸部和所述第二溝槽接觸部直接接觸。
  7. 根據請求項3所述的IC，其中所述溝槽電源軌透過介電層與所述第一溝槽接觸部分開，並且透過所述介電層與所述第二溝槽接觸部分開。
  8. 根據請求項1所述的IC，其中所述溝槽電源軌包括單片金屬層。
  9. 根據請求項1所述的IC，其中： 所述第一單元電路還包括第一電晶體的第一擴散區，並且所述第一擴散區直接耦接到所述第一溝槽接觸部；並且 所述第二單元電路還包括第二電晶體的第二擴散區，並且所述第二擴散區直接耦接到所述第三溝槽接觸部。
  10. 一種積體電路（IC），包括： 第一電源軌和第二電源軌，各自在第一金屬層中在第一方向上延伸；以及 去耦電容器，包括： 第一溝槽電容器軌，在所述第一方向上延伸； 第二溝槽電容器軌，在所述第一方向上延伸、並且與所述第一溝槽電容器軌相鄰； 第一介電層，被設置在所述第一溝槽電容器軌與所述第二溝槽電容器軌之間； 第一溝槽接觸部，在所述第一金屬層中在第二方向上延伸、並且將所述第一溝槽電容器軌耦接到所述第一電源軌；以及 第二溝槽接觸部，在所述第一金屬層中在所述第二方向上延伸、並且將所述第二溝槽電容器軌耦接到所述第二電源軌。
  11. 根據請求項10所述的IC，所述去耦電容器還包括： 第三溝槽電容器軌，在所述第一方向上延伸，所述第三溝槽電容器軌被設置在所述第一溝槽電容器軌與所述第二溝槽電容器軌之間，並且耦接到所述第二溝槽接觸部； 第四溝槽電容器軌，在所述第一方向上延伸，所述第四溝槽電容器軌被設置在所述第一溝槽電容器軌與所述第二溝槽電容器軌之間，並且耦接到所述第一溝槽接觸部； 第二介電層，被設置在所述第三溝槽電容器軌與所述第四溝槽電容器軌之間；以及 第三介電層，被設置在所述第四溝槽電容器軌與所述第二溝槽電容器軌之間； 其中所述第一介電層被設置在所述第一溝槽電容器軌與所述第三溝槽電容器軌之間。
  12. 根據請求項10所述的IC，其中所述去耦電容器被設置在所述第一電源軌與所述第二電源軌之間。
  13. 一種製造積體電路（IC）的方法，所述方法包括： 形成第一單元電路，所述第一單元電路包括設置在第一金屬層中的第一溝槽接觸部，所述第一溝槽接觸部在第一方向上沿著第一縱軸延伸； 形成第二單元電路，所述第二單元電路包括設置在所述第一金屬層中的第二溝槽接觸部，所述第二溝槽接觸部在所述第一方向上沿著第二縱軸延伸； 在位於所述第一溝槽接觸部的第一端與所述第二溝槽接觸部的第二端之間的隔離區中形成單元隔離溝槽； 形成在第二方向上與所述第一金屬層相鄰的第二金屬層，所述第二金屬層的第一厚度在所述第二方向上延伸； 在所述第一金屬層與所述第二金屬層之間形成通孔層，所述通孔層的第二厚度在所述第二方向上延伸；以及 在所述單元隔離溝槽中形成溝槽電源軌，所述溝槽電源軌在第三方向上沿著第三縱軸延伸，所述溝槽電源軌的厚度包括所述第二金屬層的所述第一厚度、所述通孔層的所述第二厚度和所述第一金屬層中的第三厚度。
  14. 根據請求項13所述的方法，其中形成所述第一單元電路和所述第二單元電路還包括： 在半導體基底上形成第一擴散區； 在所述半導體基底上形成第二擴散區； 在所述第一擴散區上形成所述第一溝槽接觸部； 在所述第二擴散區上形成所述第二溝槽接觸部； 在所述半導體基底上、所述第一溝槽接觸部上和所述第二溝槽接觸部上形成層間介電材料（ILD）； 在所述ILD中形成溝槽圖案並且在所述第二金屬層中形成信號互連器，所述溝槽圖案對應於所述通孔層中的通孔；以及 用犧牲材料填充所述溝槽圖案。
  15. 根據請求項14所述的方法，其中形成所述溝槽電源軌還包括： 去除所述第二金屬層中的所述隔離區中的所述ILD；以及 去除所述隔離區中的所述通孔層中以及所述第一金屬層中的所述ILD，以暴露所述第一溝槽接觸部的第一表面和所述第二溝槽接觸部的第二表面；以及 形成用於所述溝槽電源軌的介電層。
  16. 根據請求項15所述的方法，還包括： 從所述ILD中的所述溝槽圖案去除所述犧牲材料；以及 從所述第一溝槽接觸部的所暴露的第一表面和所述第二溝槽接觸部的所暴露的第二表面選擇性地去除所述介電層。
  17. 根據請求項16所述的方法，其中從所述第一溝槽接觸部的所暴露的第一表面和所述第二溝槽接觸部的所暴露的第二表面選擇性地去除所述介電層還包括：從所述第一溝槽接觸部的所暴露的第一表面去除所述介電層，但是不從所述第二溝槽接觸部的所暴露的第二表面去除所述介電層。
  18. 根據請求項16所述的方法，其中從所述第一溝槽接觸部的所暴露的第一表面和所述第二溝槽接觸部的所暴露的第二表面選擇性地去除所述介電層還包括：從所述第一溝槽接觸部的所暴露的第一表面去除所述介電層，並且從所述第二溝槽接觸部的所暴露的第二表面去除所述介電層。
  19. 根據請求項16所述的方法，其中從所述第一溝槽接觸部的所暴露的第一表面和所述第二溝槽接觸部的所暴露的第二表面選擇性地去除所述介電層還包括：不從所述第一溝槽接觸部的所暴露的第一表面去除所述介電層，並且不從所述第二溝槽接觸部的所暴露的第二表面去除所述介電層。
TW111144662A 2022-01-26 2022-11-22 用於降低電阻的單元電路中的溝槽電源軌以及相關電力分配網路和製造方法 TW202347605A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/648,981 2022-01-26
US17/648,981 US20230238325A1 (en) 2022-01-26 2022-01-26 Trench power rail in cell circuits to reduce resistance and related power distribution networks and fabrication methods

Publications (1)

Publication Number Publication Date
TW202347605A true TW202347605A (zh) 2023-12-01

Family

ID=84688976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111144662A TW202347605A (zh) 2022-01-26 2022-11-22 用於降低電阻的單元電路中的溝槽電源軌以及相關電力分配網路和製造方法

Country Status (3)

Country Link
US (1) US20230238325A1 (zh)
TW (1) TW202347605A (zh)
WO (1) WO2023146696A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041148B2 (en) * 2013-06-13 2015-05-26 Qualcomm Incorporated Metal-insulator-metal capacitor structures
US10734384B1 (en) * 2019-01-23 2020-08-04 Qualcomm Incorporated Vertically-integrated two-dimensional (2D) semiconductor slabs in complementary field effect transistor (CFET) cell circuits, and method of fabricating

Also Published As

Publication number Publication date
US20230238325A1 (en) 2023-07-27
WO2023146696A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
CN110036478B (zh) 采用电耦合到金属分流器的电压轨以减少或避免电压降的增加的标准单元电路
US10497702B2 (en) Metal-oxide semiconductor (MOS) standard cells employing electrically coupled source regions and supply rails to relax source-drain tip-to-tip spacing between adjacent MOS standard cells
TWI742103B (zh) 採用高長寬比電壓軌以降低電阻之標準單元電路與其製造方法
US10651122B1 (en) Integrated circuit (IC) interconnect structure having a metal layer with asymmetric metal line-dielectric structures supporting self-aligned vertical interconnect accesses (VIAS)
US11152347B2 (en) Cell circuits formed in circuit cells employing offset gate cut areas in a non-active area for routing transistor gate cross-connections
US11437335B2 (en) Integrated circuit (IC) packages employing a thermal conductive package substrate with die region split, and related fabrication methods
TW202347605A (zh) 用於降低電阻的單元電路中的溝槽電源軌以及相關電力分配網路和製造方法
TW202303890A (zh) 積體電路晶粒的互連層上的層間媒體中的深溝槽電容器及相關方法
TW202303936A (zh) 包括具有寬度減小的折疊指狀結構的雙邊井接頭單元的靜態隨機存取記憶體（ｓｒａｍ）陣列電路
US11942414B2 (en) Integrated circuits (ICs) employing directly coupled metal lines between vertically-adjacent interconnect layers for reduced coupling resistance, and related methods
TW202406075A (zh) 採用多圖案金屬化以優化金屬互連間距用於改進性能的積體電路（ｉｃｓ）以及相關製作方法
US11658250B2 (en) Metal-oxide semiconductor (MOS) capacitor (MOSCAP) circuits and MOS device array bulk tie cells for increasing MOS device array density
US20240107665A1 (en) Providing a lower inductance path in a routing substrate for a capacitor, and related electronic devices and fabrication methods
US11295991B2 (en) Complementary cell circuits employing isolation structures for defect reduction and related methods of fabrication
TW202324650A (zh) 帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極／汲極觸點以及相關製造方法
US20230085846A1 (en) Three-dimensional (3d) metal-insulator-metal capacitor (mimcap) including stacked vertical metal studs for increased capacitance density and related fabrication methods
US20230061693A1 (en) Three-dimensional (3d) interconnect structures employing via layer conductive structures in via layers and related fabrication methods
TW202410471A (zh) 堆疊互補場效應電晶體（ｃｆｅｔ）及其製造方法
EP4302329A2 (en) Integrated circuits (ics) with multi-row columnar die interconnects and ic packages including high density die-to-die (d2d) interconnects