TW202324650A - 帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極／汲極觸點以及相關製造方法 - Google Patents

帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極／汲極觸點以及相關製造方法 Download PDF

Info

Publication number
TW202324650A
TW202324650A TW111116284A TW111116284A TW202324650A TW 202324650 A TW202324650 A TW 202324650A TW 111116284 A TW111116284 A TW 111116284A TW 111116284 A TW111116284 A TW 111116284A TW 202324650 A TW202324650 A TW 202324650A
Authority
TW
Taiwan
Prior art keywords
gate
sidewall
source
inner spacer
drain
Prior art date
Application number
TW111116284A
Other languages
English (en)
Inventor
鈞勁 包
海寧 楊
徐裕錫
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202324650A publication Critical patent/TW202324650A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公開了帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極/汲極觸點。亦公開了製造源極/汲極觸點及簡縮內部間隔件的相關方法。在相鄰電晶體之閘極之側壁上形成的內部間隔件被簡縮，以減少內部間隔件在源極/汲極區域上佔據的空間量，從而增加了源極/汲極觸點之臨界尺寸。簡縮內部間隔件從閘極之頂部延伸到側壁之一部分上方，以提供洩漏電流保護，但是不完全延伸到半導體基板。因此，源極/汲極觸點之臨界尺寸可以從第一閘極上的側壁延伸到第二閘極上的側壁。在帶有簡縮內部間隔件的閘極之間形成的源極/汲極觸點具有與源極/汲極區域接觸的更大表面面積，從而提供了降低的接觸電阻。

Description

帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極/汲極觸點以及相關製造方法
本公開內容的領域大體上係關於電晶體端子觸點，並且更具體地係關於設置在半導體基板上的閘極之間的源極/汲極觸點。
積體電路（IC）包括有效地組織在半導體基板上以將IC面積最小化的電晶體。隨著每一代新工藝，電晶體之尺寸趨向於變得更小，以使得更多的電晶體可以安裝在IC的給定面積中，或者給定數量的電晶體可以安裝在更小面積中。隨著電晶體結構的尺寸及相鄰電晶體之間的距離變得更小，新的挑戰出現了。
電晶體可以被形成在半導體基板之擴散區域中。電晶體包括在擴散區域中的通道上形成的閘極。電晶體之源極及/或汲極（“源極/汲極”）被設置在相鄰電晶體之閘極之間的擴散區域中。觸點可以在擴散區域的源極/汲極上被形成，以連接電路中的源極/汲極。然而，源極/汲極的寬度隨著閘極之間的空間變小而變窄。加劇這個問題的是，在其中可以形成觸點的空間亦被設置在兩個閘極之兩側上的絕緣側壁及內部間隔件所佔據。側壁使閘極與觸點絕緣，內部間隔件減少了通過側壁的洩漏電流。在內部間隔件之間用於形成與源極/汲極的觸點的剩餘距離是有限的。隨著閘極之間的空間變窄，源極/汲極上的觸點之寬度減小，這增加了接觸電阻並影響IC的性能及功耗。
本文所公開的各態樣包括帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極/汲極觸點。亦公開了製造源極/汲極觸點及簡縮內部間隔件的相關方法。在半導體基板上的相鄰電晶體之閘極以閘極間距分開。由電晶體共用的源極/汲極區域位於閘極之間的空間中。該空間被每個閘極上的側壁之厚度及由設置在每個側壁上的內部間隔件部分地佔據。內部間隔件減少了閘極與形成在源極/汲極區域上的源極/汲極觸點之間的洩漏電流。這樣的空間寬度隨著新工藝的閘極間距的減小而減小，這減小了在其中可以形成源極/汲極觸點的面積之臨界尺寸。在示例性態樣中，簡縮形成在閘極之側壁上的內部間隔件，以減少內部間隔件佔據的空間量，並增加源極/汲極觸點之臨界尺寸。例如，簡縮內部間隔件從閘極之頂部在側壁之一部分上方延伸，以提供洩漏電流保護，但不向下延伸側壁之整個高度以接觸半導體基板。以這種方式作為示例，設置在半導體基板上的源極/汲極觸點之臨界尺寸是從第一閘極上的側壁到第二閘極上的側壁測量的。在帶有簡縮內部間隔件的閘極之間形成的源極/汲極觸點具有與源極/汲極區域接觸的更大表面面積，從而提供了降低的接觸電阻。
在示例性態樣中，本文公開了一種積體電路（IC），該積體電路（IC）包括位於半導體基板上的第一電晶體及第二電晶體。第一電晶體包括在第一通道區域上的第一閘極，並且第一閘極包括頂部及第一側。第二電晶體包括在第二通道區域上的第二閘極，並且第二閘極包括頂部及第二側。IC進一步包括位於第一閘極和第二閘極之間的源極/汲極區域、被設置在第一閘極之第一側上的第一側壁及被設置在第二閘極之第二側上的第二側壁。IC進一步包括被設置在第一側壁上的第一內部間隔件及被設置在第二側壁上的第二內部間隔件。IC包括被設置在源極/汲極區域上的源極/汲極觸點，源極/汲極觸點與第一內部間隔件、第二內部間隔件、第一側壁及第二側壁直接接觸。
在另一個示例性態樣中，公開了一種製造源極/汲極觸點之方法。該方法包括：在第一電晶體之第一閘極之第一側上形成第一側壁，並且在第二電晶體之第二閘極之第二側上形成第二側壁。該方法包括：在第一側壁上形成第一內部間隔件，並且在第二側壁上形成第二內部間隔件。該方法進一步包括：在第一閘極和第二閘極之間的第一電晶體及第二電晶體之源極/汲極區域上形成源極/汲極觸點，源極/汲極觸點與第一內部間隔件、第二內部間隔件、第一側壁及第二側壁直接接觸。
現在參考圖式，描述了本公開內容的若干示例性態樣。詞語“示例性”在本文中被用來意指“用作示例、實例或說明”。本文中被描述為“示例性”的任何態樣不一定被解釋為優於或優先於其他態樣。
本文所公開的各態樣包括帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極/汲極觸點。亦公開了製造源極/汲極觸點及簡縮內部間隔件的相關方法。在半導體基板上的相鄰電晶體之閘極以閘極間距分開。由電晶體共用的源極/汲極區域位於閘極之間的空間中。該空間被每個閘極上的側壁厚度及被設置在每個側壁上的內部間隔件部分地佔據。內部間隔件減少了閘極與形成在源極/汲極區域上的源極/汲極觸點之間的洩漏電流。這樣的空間寬度隨著新工藝的閘極間距的減小而減小，這減小了在其中可以形成源極/汲極觸點的面積之臨界尺寸。在示例性態樣中，簡縮形成在閘極側壁上的內部間隔件，以減少內部間隔件佔據的空間量並增加源極/汲極觸點之臨界尺寸。例如，簡縮內部間隔件從閘極之頂部、在側壁之一部分上方延伸，以提供洩漏電流保護，但不向下延伸側壁之整個高度以接觸半導體基板。以這種方式作為示例，被設置在半導體基板上的源極/汲極觸點之臨界尺寸是從第一閘極上的側壁到第二閘極上的側壁測量的。在帶有簡縮內部間隔件的閘極之間形成的源極/汲極觸點具有與源極/汲極區域接觸的更大表面面積，從而提供了降低的接觸電阻。
在半導體基板上盡可能彼此靠近地形成電晶體，以使面積效率最大化。金屬氧化物半導體（MOS）場效應電晶體（FET）（MOSFET）是IC中常用的一種電晶體。每個MOSFET包括形成在通道區域的相對側上的源極及汲極。通過通道區域的電流由施加到被設置在通道區域上的閘極的電壓來控制，並且亦由施加在源極和汲極之間的電壓來控制。圖1A是包括在其中形成電晶體106的擴散區域104A及104B的半導體基板102之區段100的平面視圖（例如頂視圖）的圖示。圖1B是沿著圖1A中的X-X'線截取的橫截面圖示。圖1C是沿著圖1A中的Y-Y'線截取的橫截面圖示。如圖1A的平面視圖中所見，閘極110是在半導體基板102上、彼此平行形成並以閘極間距P分開的線性結構。半導體基板102之區域108可以是在閘極110之一側上的第一電晶體106之源極或汲極，該區域108亦可以是相鄰的第二電晶體106之源極或汲極。因此，這樣的區域108在本文中亦被稱為源極/汲極區域108。
半導體基板102可以包括形成在平坦表面或一個或多個鰭片112上的擴散區域104A及104B（參見圖1C）。在先閘極或後閘極製程中，在半導體基板102上形成閘極110。在任一情況下，存在側壁114，其位於每個閘極110之任一側上以減少閘極110和閘極110任一側上的源極/汲極區域108之間的洩漏電流。作為示例，將源極/汲極觸點116形成在兩個閘極110之間的半導體基板102之源極/汲極區域108上，用於將源極/汲極區域108連接到電路（未示出）。源極/汲極觸點116通過側壁114而與閘極110分開。然而，由於諸如蝕刻之類的用於形成側壁114的方法，側壁114之厚度可能在更靠近半導體基板102之閘極110之底部118B處較厚並且在閘極110之頂部118T處較薄。因此，由側壁114提供的對洩漏電流的保護隨著側壁114更遠離半導體基板102變得更薄而降低。
在圖1A-圖1C中所示的傳統示例中，將內部間隔件120形成在每個側壁114上以提供對洩漏電流的附加保護。如圖1C中所示，內部間隔件120在整個側壁114上、從閘極110之頂部118T延伸到底部118B，其中內部間隔件120與半導體基板102接觸。內部間隔件120在源極/汲極觸點116之前被形成。閘極110之間的空間122部分地被側壁114及內部間隔件120佔據，使得在空間122中保留用於源極/汲極觸點116的臨界尺寸CD 1。隨著閘極110之閘極間距P減小，臨界尺寸CD 1變窄，使得源極/汲極觸點116具有與源極/汲極區域108的非常小的接觸面積CA 1。由於源極/汲極觸點116和源極/汲極區域108之間的接觸電阻R 1（未示出）與面積CA 1成反比，所以接觸電阻R 1隨著臨界尺寸CD 1同閘極間距P的減小而增加。
圖2A-圖2C包括示例性電路200的圖示，該示例性電路200包括源極/汲極觸點201，其中通過在半導體基板206上的閘極204A和204B之間採用簡縮內部間隔件202來增加臨界尺寸CD 2。閘極204A及204B可以分別被用來控制電晶體205A及電晶體205B之操作。圖2A是包括源極/汲極觸點201及閘極204A及204B的電路200的平面視圖。圖2B是沿著圖2A中的X-X'線截取的截面圖示，並且圖2C是沿著圖2A中的Y-Y'線截取的截面圖示。
半導體基板206及閘極204A及204B對應於圖1A-圖1C中的半導體基板102及閘極110。此外，圖2A-圖2C包括被設置在閘極204A之第一側S 1上的第一側壁208A及被設置在閘極204B之第二側S 2上的第二側壁208B。側壁208A及208B可以被統稱為側壁208並且側壁208對應於圖1A-圖1C中的側壁114。例如，側壁208可以由矽硼碳氮化物（SiBCN）來形成，但不限於此。然而，如圖2A-圖2C中所圖示，源極/汲極觸點201及簡縮內部間隔件202與源極/汲極觸點116及內部間隔件120不同。這些差異允許圖2B中的臨界尺寸CD 2大於圖1B中的臨界尺寸CD 1，與接觸電阻R 1相比，它減小了接觸電阻R 2（未示出）。
如圖2B及圖2C中所示，簡縮內部間隔件202在Z軸（例如，高度）方向上被簡縮。如上面所討論的，由於形成側壁208的方法，側壁208朝向閘極204A及204B之頂部210T比靠近底部210B更薄。側壁208在減少洩漏電流方面的有效性隨著側壁208朝向頂部210T變薄而降低，因此簡縮內部間隔件202在高度上被簡縮，主要覆蓋側壁208較薄的地方。具體地，閘極204A及204B具有閘極高度H 204，其是從頂部210T到底部210B的距離。側壁208在閘極204A之第一側S 1上及在閘極204B之第二側S 2上延伸閘極高度H 204。不是在整個閘極高度H 204上（包括側壁208在底部210B附近最厚的地方）上設置用於洩漏電流保護的內部間隔件，簡縮內部間隔件202具有小於閘極高度H 204的高度H 202。簡縮內部間隔件202可以是從閘極204A及204B之頂部210T朝向半導體基板206延伸的氮化矽（SiN）層。簡縮內部間隔件202之高度H 202是在Z軸方向上、從簡縮內部間隔件202之頂部邊緣212T到底部邊緣212B的距離。簡縮內部間隔件之頂部邊緣212T對應於閘極204A及204B之頂部210T。
在一些示例中，簡縮內部間隔件202之高度H 202在閘極高度H 204的百分之三十五（35％）和百分之六十五（65％）之間。因此，最靠近底部210B的側壁208的35％和65％之間（即，側壁208最厚的地方）可能不會被簡縮內部間隔件202覆蓋。
換言之，簡縮內部間隔件202沒有完全延伸到閘極204A及204B之底部210B。因此，在閘極204A和204B之間的源極/汲極區域214上不設置簡縮內部間隔件202，其為源極/汲極觸點201留下更多的面積可用來接觸源極/汲極區域214。在這方面，源極/汲極觸點201從閘極204A之第一側S 1上的第一側壁208A延伸到閘極204B之第二側S 2上的第二側壁208B。在一些示例中，源極/汲極觸點201與第一側壁208A及第二側壁208B接觸。在這種上下文中，表述“與……接觸”可以指的是間接接觸或直接接觸。間接接觸是其中可以在源極/汲極觸點201和側壁208之間設置一個或多個附加層。直接接觸意味著在源極/汲極觸點201和側壁208之間沒有中間層。結果，增加了源極/汲極觸點201之臨界尺寸CD 2，減小了源極/汲極觸點201和源極/汲極區域214之間的接觸電阻R2。
簡縮內部間隔件202之高度H 202可以基於閘極204A及204B之組件。閘極204A及204B中的每一個可以包括金屬閘極結構216及被設置在金屬閘極結構216之頂部220上的介電帽218。金屬閘極結構216具有從頂部220到半導體基板206的高度H 216。介電帽218具有從介電帽218之頂部222到金屬閘極結構216之頂部220的高度H 218。在一些示例中，介電帽218之頂部222是閘極204A之頂部210T。高度H 202、H 204、H 216及H 218是在圖2A-圖2C中的Z軸方向（例如，垂直）上測量的距離。
源極/汲極觸點201由觸點材料224形成，觸點材料224是導電材料，其例如可以是諸如銅、鈷或鎢之類的金屬。觸點材料224被設置在側壁208之間以及在側壁208上從半導體基板206到簡縮內部間隔件202之頂部邊緣212T。觸點材料224亦從底部邊緣212B到頂部邊緣212T而被設置在簡縮內部間隔件202上。
源極/汲極觸點201之臨界尺寸CD 2在第一軸（例如，X軸）方向上被測量。源極/汲極觸點201亦在源極/汲極區域214上在第二軸（例如，Y軸）方向（正交於X軸方向）上、從第一端部226延伸到第二端部228。如圖2C中所示，半導體基板206之源極/汲極區域214可以包括鰭片232。在每個鰭片232上的在源極/汲極區域214和源極/汲極觸點201之間的接觸面積CA 2基於臨界尺寸CD 2及鰭片232在Y軸方向上的寬度尺寸W 232。圖2C亦示出了在端部226及228處的氧化物層230上形成簡縮內部間隔件202。源極/汲極觸點201亦在端部226及228處與氧化物層230接觸。
側壁208可以是矽硼碳氮化物（SiBCN）。例如，金屬閘極結構216可以包括高K介電層、功函數層（例如，用於N通道金屬氧化物半導體（NMOS）電晶體的氮化鈦（TiN）/氮化鉭（TaN）/碳化鈦鋁（TiAlC）或者用於P通道金屬氧化物半導體（PMOS）電晶體的TiN/TaN/TiN/TiAlC）及鎢（W）金屬閘極。例如，介電帽218可以包括SiN。氧化物層230可以是二氧化矽（SiO 2）。本文列出的材料是在本文所公開的示例中可以採用的材料的非限制性示例。
圖3A及圖3B至圖8A及圖8B圖示了製造圖2A-圖2C中的源極/汲極觸點201及簡縮內部間隔件202的製造階段300-800。圖9是製造圖2A-圖2C中的源極/汲極觸點201及簡縮內部間隔件202的方法900的流程圖，如圖3A及圖3B至圖8A及圖8B中所圖示。與圖2A-圖2C中所示的特徵相對應的圖3A及圖3B至圖8A及圖8B中所示的特徵被標記為如圖2A-圖2C中所標記的那樣。
圖3A及圖3B是分別對應於圖2B及圖2C的透視圖的第一製造階段300中的橫截面側視圖。圖3A圖示了製造階段300，其中閘極204A及204B被設置在半導體基板206上。實現第一製造階段300包括：在第一電晶體205A之第一閘極204A之第一側S 1上形成第一側壁208A及在第二電晶體205B之第二閘極204B之第二側S 2上形成第二側壁208B。第一側壁208A在第一閘極204A之第一側S 1上，並且第二側壁208B在第二閘極204B之第二側S 2上。氧化物層230被設置在第一閘極204A和第二閘極204B之間。閘極204A及204B中的每一個閘極包括被設置在金屬閘極結構216上的介電帽218及被設置在閘極204A及204B以及氧化物層230上的隔離層302（圖2A-圖2C中未示出）。如圖3B中所示，在該示例中的源極/汲極區域214包括鰭片232之區域。
圖4A及圖4B是第二製造階段400中的截面側視圖，其中第一閘極204A和第二閘極204B之間的隔離層302之一部分已經被去除。此外，閘極204A和204B之間的氧化物層230已經減小了與在頂部210T下方的高度H 202相對應的厚度。氧化物層230已從閘極204A之第一側S 1上的側壁208之部分402中及從閘極204B之第二側S 2上的側壁208之部分404中被去除。氧化物層230從閘極204A之頂部210T沿著第一側壁208A向下被去除到一個點，在該點處，側壁208之厚度防止去往源極/汲極觸點201的不可接受的洩漏電流。在側壁208在去除氧化物層230之後被暴露的情況下，側壁208可能太薄而不能防止不可接受的洩漏電流。
通過首先施加遮罩層（蝕刻停止層），隔離層302及氧化物層230之部分之去除被限制在閘極204A和204B之間。然後可以通過例如以已知速率去除氧化物層230的定時蝕刻製程來降低氧化物層230的高度。降低氧化物層230的高度包括在氧化物層230中形成在閘極204A和204B之間（例如，與之平行）延伸的溝槽406。保留在源極/汲極區域214上的氧化物層230具有這樣的厚度，該厚度對應於圖2A-圖2C中所示的簡縮內部間隔件202之高度H 202和閘極高度H 204之間的差值。
圖5A及圖5B是第三製造階段500中的橫截面側視圖，其中內部間隔件層502被設置在閘極204A之第一側S 1上的第一側壁208A上並且被設置在閘極204B之第二側S 2上的第二側壁208B上。內部間隔件層502可以是共形層，其亦被設置（例如，沉積）在氧化物層230及隔離層302上。
圖6A及圖6B是第四製造階段600中的橫截面側視圖，其中內部間隔件層502被減薄。例如，使內部間隔件層502變薄可以包括從水平表面去除內部間隔件層502的各向異性蝕刻製程。在減薄內部間隔件層502的製程中，將內部間隔件層502從氧化物層230中去除，並且亦去除在隔離層302之頂部上的內部間隔件層502。然而，在側壁208上，第一側壁208A上的內部間隔件層502之厚度被減小但是並未被完全去除，從而在第一側壁208A上形成第一簡縮內部間隔件202。減薄內部間隔件層502亦減小了第二側壁208B上的內部間隔件層502之厚度，以在第二側壁208B上形成第二簡縮內部間隔件202。增加內部間隔件層502及減小內部間隔件層502之厚度的製程亦在溝槽406之兩端處的氧化物層230上形成簡縮內部間隔件層202（見圖6B）。
圖7A及圖7B是第五製造階段700中的橫截面側視圖，其中從第一閘極204A和第二閘極204B之間的源極/汲極區域214中去除氧化物層230。可以通過自對準接觸蝕刻來去除氧化物層230。側壁208保留在閘極204A及204B之側S 1及S 2上，而簡縮內部間隔件202保留在側壁208上。去除氧化物層230留下從第一側壁208A到第二側壁208B暴露的源極/汲極區域214，從而為源極/汲極觸點201之臨界尺寸CD 2創造了空間。簡縮內部間隔件202從頂部210T向下延伸到側壁208。
圖8A及圖8B是第六製造階段800中的橫截面側視圖，其中觸點材料224被設置或被沉積在第一及第二閘極204A和204B之間的源極/汲極區域214上。通過將觸點材料224設置在側壁208上直到簡縮內部間隔件202以及亦設置在簡縮內部間隔件202上直到閘極204A及204B之頂部210T，形成源極/汲極觸點201。觸點材料224亦被設置在溝槽406之長度上，並且被設置在氧化物層230及溝槽406之兩端處的簡縮內部隔離件202上。隨後，製造階段800包括平坦化源極/汲極觸點201以去除隔離層302，使得源極/汲極觸點201被減小到第一閘極204A及第二閘極204B之高度。平坦化處理可以包括化學機械拋光（CMP）製程。
因此，由於在半導體基板之表面處不存在內部間隔件層，源極/汲極觸點201和源極/汲極區域214之間的接觸面積CA 2被增加。增加接觸面積CA 2以降低接觸電阻，相比傳統方法，通過在每個閘極204A及204B之側壁208上採用簡縮內部間隔件202，提高了源極/汲極觸點201之性能。
圖9是製造源極/汲極觸點201及簡縮內部間隔件202的方法900的流程圖。該方法包括：在第一電晶體205A之第一閘極204A之第一側S 1上形成第一側壁208A，並且在第二電晶體205B之第二閘極204B之第二側S 2上形成第二側壁208B（方塊902）。該方法包括：在第一側壁208A上形成第一簡縮內部間隔件202，並且在第二側壁208B上形成第二簡縮內部間隔件202（方塊904）。該方法亦包括：在第一閘極204A和第二閘極204B之間的第一及第二電晶體（205A、205B）之源極/汲極區域214上形成源極/汲極觸點201，源極/汲極觸點201從第一側壁208A延伸到第二側壁208B（方塊906）。
圖10圖示了包括由一個或多個積體電路（IC）1002形成的射頻（RF）組件的示例性無線通信裝置1000，其中任何IC 1002可以包括：在第一電晶體之第一閘極及第二電晶體之第二閘極上的側壁上的示例性簡縮內部間隔件，以及被設置在閘極之間並且具有從側壁到側壁延伸的臨界尺寸以減小接觸電阻的源極/汲極觸點，如圖2A-圖2C及圖8A-圖8B中的任一個所圖示，並且根據本文所公開的任何態樣。如圖10中所示，無線通信裝置1000包括收發器1004及資料處理器1006。資料處理器1006可以包括用於儲存資料及程式碼的記憶體。收發器1004包括支援雙向通信的發射器1008及接收器1010。通常，無線通信裝置1000可以包括用於任何數量的通信系統及頻帶的任何數量的發射器1008及/或接收器1010。收發器1004的全部或一部分可以被實現在一個或多個類比IC、RFIC、混合信號IC等上。
發射器1008或接收器1010可以用超外差架構或直接轉換架構來實現。在超外差架構中，在RF和基帶之間分多個階段對信號進行頻率轉換，例如，在一個階段中從RF到中頻（IF），然後在另一階段中從IF到基帶。在直接轉換架構中，在一個階段中在RF和基帶之間對信號進行頻率轉換。超外差及直接轉換架構可以使用不同的電路塊及/或具有不同的要求。在圖10的無線通信裝置1000中，發射器1008及接收器1010以直接轉換架構來實現。
在發射路徑中，資料處理器1006處理要被發射的資料並向發射器1008提供I及Q類比輸出信號。在示例性無線通信裝置1000中，資料處理器1006包括數位類比轉換器（DAC）1012（1）、1012（2），用於將資料處理器1006所生成的數位信號轉換成I及Q類比輸出信號，例如I及Q輸出電流，以供進一步處理。
在發射器1008內，低通濾波器1014（1）、1014（2）分別對I及Q類比輸出信號進行濾波，以去除由先前的數位類比轉換所引起的不期望的信號。放大器（AMP）1016（1）、1016（2）分別放大來自低通濾波器1014（1）、1014（2）的信號，並提供I及Q基帶信號。升頻轉換器1018通過混頻器1020（1）、1020（2）利用來自TX LO信號產生器1022的I及Q發射（TX）本地振盪器（LO）信號對I及Q基帶信號進行升頻轉換，以提供升頻轉換信號1024。濾波器1026對升頻轉換信號1024進行濾波以去除由頻率升頻轉換所引起的不期望的信號以及接收頻帶中的雜訊。功率放大器（PA）1028放大來自濾波器1026的升頻轉換信號1024以獲得期望的輸出功率位準並提供發射RF信號。發射RF信號通過雙工器或開關1030進行路由並經由天線1032發射。
在接收路徑中，天線1032接收由基地台發射的信號並提供接收到的RF信號，該RF信號通過雙工器或開關1030進行路由並提供給低雜訊放大器（LNA）1034。雙工器或開關1030被設計為以特定的接收（RX）到TX雙工器頻率分離操作，以使得RX信號與TX信號隔離。接收到的RF信號由LNA 1034放大並由濾波器1036濾波，以獲得期望的RF輸入信號。降頻轉換混頻器1038（1）、1038（2）將濾波器1036之輸出與來自RX LO信號產生器1040的I及Q RX LO信號（即，LO_I及LO_Q）進行混頻以生成I及Q基帶信號。I及Q基帶信號由AMP 1042（1）、1042（2）放大並進一步由低通濾波器1044（1）、1044（2）濾波以獲得I及Q類比輸入信號，這些信號被提供給資料處理器1006。在該示例中，資料處理器1006包括類比數位轉換器（ADC）1046（1）、1046（2），用於將類比輸入信號轉換成數位信號以由資料處理器1006進一步處理。
在圖10的無線通信裝置1000中，TX LO信號產生器1022生成被用於頻率升頻轉換的I及Q TX LO信號，而RX LO信號產生器1040生成被用於頻率降頻轉換的I及Q RX LO信號。每個LO信號都是帶有特定基頻的週期性信號。TX鎖相迴路（PLL）電路1048接收來自資料處理器1006的時序資訊，並生成用於調整來自TX LO信號產生器1022的TX LO信號之頻率及/或相位的控制信號。類似地，RX PLL電路1050接收來自資料處理器1006的時序資訊，並生成用於調整來自RX LO信號產生器1040的RX LO信號之頻率及/或相位的控制信號。
如圖2A-圖2C及圖8A-圖8B中的任一個所圖示並且根據本文所公開的任何態樣，每個無線通信裝置1000都包括：在第一電晶體之第一閘極及第二電晶體之第二閘極上的側壁上的示例性簡縮內部間隔件、以及設置在閘極之間並且具有從側壁到側壁延伸的臨界尺寸以減小接觸電阻的源極/汲極觸點，該無線通信裝置1000可以被提供到或被整合到任何基於處理器的裝置中。示例包括但不限於機上盒、娛樂單元、導航裝置、通信裝置、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）裝置、行動電話、蜂巢電話、智慧型電話、會話發起協定（SIP）電話、平板電腦、平板電話、伺服器、電腦、可攜式電腦、行動計算裝置、可穿戴計算裝置（例如，智慧手錶、健康或健身追蹤器、眼鏡等）、桌上型電腦、個人數位助理（PDA）、監視器、電腦顯示器、電視、調諧器、收音機、衛星收音機、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊光碟（DVD）播放機、可攜式數位視訊播放機、汽車、交通工具組件、航空電子系統、無人機及多旋翼飛行器。
在這方面，圖11圖示了包括IC的基於處理器的系統1100的示例，該IC包括：在第一電晶體之第一閘極及第二電晶體之第二閘極上的側壁上的示例性簡縮內部間隔件，以及被設置在閘極之間並且具有從側壁到側壁延伸的臨界尺寸以減小接觸電阻的源極/汲極觸點，如圖2A-圖2C及圖8A-圖8B中的任一個所圖示，並且根據本文所公開的任何態樣。在該示例中，基於處理器的系統1100包括一個或多個中央處理器單元（CPU）1102，其亦可以被稱為CPU或處理器核心，每個都包括一個或多個處理器1104。（諸）CPU 1102可以具有耦合到（諸）處理器1104的快取記憶體1106，用於快速存取臨時儲存的資料。作為示例，（諸）處理器1104可以包括：在第一電晶體之第一閘極及第二電晶體之第二閘極上的側壁上的示例性簡縮內部間隔件、以及被設置在閘極之間並具有從側壁到側壁延伸的臨界尺寸以減小接觸電阻的源極/汲極觸點，如圖2A-圖2C及圖8A-圖8B中的任一個所圖示，並且根據本文所公開的任何態樣。（諸）CPU 1102耦合到系統匯流排1108並且可以將包括在基於處理器的系統1100中的主裝置及從裝置相互耦合。眾所周知，（諸）CPU 1102通過在系統匯流排1108上交換位址、控制及資料資訊來與這些其他裝置通信。例如，（諸）CPU 1102可以將匯流排交易請求傳送到作為從裝置之示例的記憶體控制器1110。儘管圖11中未圖示，但是可以提供多個系統匯流排1108，其中每個系統匯流排1108構成不同的結構。
其他主裝置及從裝置可以連接到系統匯流排1108。如圖11中所圖示，這些裝置可以包括記憶體系統1112，作為示例，該記憶體系統1112包括記憶體控制器1110及一個或多個記憶體陣列1114、一個或多個輸入裝置1116、一個或多個輸出裝置1118、一個或多個網路周邊裝置1120、以及一個或多個顯示控制器1122。記憶體系統1112、一個或多個輸入裝置1116、一個或多個輸出裝置1118、一個或多個網路周邊裝置1120及一個或多個顯示控制器1122中的每一個可以包括：在第一電晶體之第一閘極及第二電晶體之第二閘極上的側壁上的示例性簡縮內部間隔件、以及被設置在閘極之間並且具有從側壁到側壁延伸的臨界尺寸以減小接觸電阻的源極/汲極觸點，如圖2A-圖2C及圖8A-圖8B中的任一個所圖示，並且根據本文所公開的任何態樣。（諸）輸入裝置1116可以包括任何類型的輸入裝置，包括但不限於輸入鍵、開關、語音處理器等。（諸）輸出裝置1118可以包括任何類型的輸出裝置，包括但不限於不限於音訊、視訊、其他視覺指示器等。（諸）網路周邊裝置1120可以是被組態以允許與網路1124交換資料的任何裝置。網路1124可以是任何類型的網路，包括但不限於有線或無線網路、私有或公共網路、區域網路（LAN）、無線區域網路（WLAN）、廣域網路（WAN）、BLUE TOOTH™網路及網際網路。（諸）網路周邊裝置1120可以被組態以支援所期望的任何類型的通信協定。
（諸）CPU 1102亦可以被組態以通過系統匯流排1108存取（諸）顯示控制器1122，以控制發送到一個或多個顯示器1126的資訊。（諸）顯示控制器1122將資訊發送到（諸）顯示器1126，以經由一個或多個視訊處理器1128來顯示，視訊處理器1128將要被顯示的資訊處理成適合於（諸）顯示器1126的格式。（諸）顯示器1126可以包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、電漿顯示器、發光二極體（LED）顯示器等。（諸）顯示控制器1122、（諸）顯示器1126及/或（諸）視訊處理器1128可以包括：在第一電晶體之第一閘極及第二電晶體之第二閘極上的側壁上的示例性簡縮內部間隔件，以及被設置在閘極之間並且具有從側壁到側壁延伸的臨界尺寸以減小接觸電阻的源極/汲極觸點，如圖2A-圖2C及圖8A-圖8B中的任一個所圖示，並且根據本文所公開的任何態樣。
本領域技術人員將進一步瞭解，結合本文所公開的各態樣描述的各種說明性邏輯塊、模組、電路及演算法可以被實現為電子硬體、儲存在記憶體或另一電腦可讀媒體中並由處理器或其他處理裝置執行的指令、或兩者的組合。作為示例，本文所描述的主裝置及從裝置可以被用在任何電路、硬體組件、IC或IC晶片中。本文所公開的記憶體可以是任何類型及大小的記憶體，並且可以被組態以儲存所期望的任何類型的資訊。為了清楚地說明這種可互換性，各種說明性組件、塊、模組、電路及步驟根據它們的功能性已經在上面大體上進行了描述。如何實現這種功能性取決於特定應用、設計選擇及/或施加在整個系統上的設計約束。熟練的技術人員可以針對每個特定應用以不同的方式實現所描述的功能性，但是這樣的實現決策不應被解釋為導致背離本公開內容的範疇。
結合本文所公開的各態樣描述的各種說明性邏輯塊、模組及電路可以用被設計來旨在履行所述功能的處理器、數位信號處理器（DSP）、特定應用積體電路（ASIC）、現場可程式化閘陣列（FPGA）或其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或其任何組合來實現或履行。處理器可以是微處理器，但是在替代方案中，處理器可以是任何慣用處理器、控制器、微控制器或狀態機。處理器亦可以被實現為計算裝置的組合，例如DSP及微處理器的組合、多個微處理器、一個或多個微處理器與DSP核心結合、或者任何其他這樣的組態。
本文所公開的各態樣可以被體現在硬體及儲存在硬體中的指令中，並且可以駐留在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式化ROM（EPROM）、電可抹除可程式化ROM（EEPROM）、暫存器、硬碟、卸除式磁碟、CD-ROM或本領域已知的任何其他形式的電腦可讀媒體。示例性儲存媒體耦合到處理器，使得處理器可以從儲存媒體讀取資訊及將資訊寫入儲存媒體。在替代方案中，儲存媒體可以被整合到處理器中。處理器及儲存媒體可以駐留在ASIC中。ASIC可以駐留在遠端站台中。在替代方案中，處理器及儲存媒體可以作為離散組件駐留在遠端站台、基地台或伺服器中。
亦應注意，在本文的任何示例性態樣中描述的操作步驟被描述以提供示例及討論。所描述的操作可以以除了所圖示的順序之外的許多不同順序來履行。此外，在單個操作步驟中描述的操作實際上可以在多個不同步驟中被履行。此外，可以組合示例性態樣中討論的一個或多個操作步驟。應當理解，在流程圖中圖示的操作步驟可以進行許多不同的修改，這對於本領域技術人員來說是顯而易見的。本領域技術人員亦將理解，可以使用多種不同科技及技術中的任何一種來表示資訊及信號。例如，在整個以上描述中可以引用的資料、指令、命令、資訊、信號、位元、符元及碼片可以由電壓、電流、電磁波、磁場或粒子、光場或粒子或其任何組合來表示。
提供本公開內容的前述描述以使得本領域的任何技術人員能夠製作或使用本公開內容。對於本領域的技術人員來說，對本公開內容的各種修改將是顯而易見的，並且本文定義的一般原理可以被應用於其他變型。因此，本公開內容不旨在限於本文描述的示例及設計，而是要被賦予與本文所公開的原理及新穎特徵一致的最廣泛的範疇。
在以下編號的條款中描述了實施示例： 1.     一種積體電路（IC），包含： 第一電晶體，位於半導體基板上，第一電晶體包含在第一通道區域上的第一閘極，第一閘極包含頂部及第一側； 第二電晶體，位於半導體基板上，第二電晶體包含在第二通道區域上的第二閘極，第二閘極包含頂部及第二側； 源極/汲極區域，位於第一閘極和第二閘極之間； 第一側壁，被設置在第一閘極之第一側上； 第二側壁，被設置在第二閘極之第二側上； 第一內部間隔件，被設置在第一側壁上； 第二內部間隔件，被設置在第二側壁上；以及 源極/汲極觸點，被設置在源極/汲極區域上，源極/汲極觸點與第一內部間隔件、第二內部間隔件、第一側壁及第二側壁直接接觸。 2.     如條款1之IC，其中： 第一側包含從第一閘極之頂部到半導體基板的閘極高度； 第二側包含從第二閘極之頂部到半導體基板的閘極高度； 第一側壁在第一閘極之第一側上延伸閘極高度； 第二側壁在第二閘極之第二側上延伸閘極高度； 第一內部間隔件包含在第一側壁上距第一閘極之頂部的第一高度，第一高度小於閘極高度；並且 第二內部間隔件包含在第二側壁上距第二閘極之頂部的第一高度。 3.     如條款2之IC，其中： 在從第一閘極之頂部到半導體基板的方向上，第一內部間隔件之第一高度在閘極高度的35％和65％之間；並且 在從第一閘極之頂部到半導體基板的方向上，第二內部間隔件之第一高度在閘極高度的35％和65％之間。 4.     如條款1至3中任一項之IC，其中： 源極/汲極觸點與位於第一內部間隔件和半導體基板之間的第一側壁直接接觸；並且 源極/汲極觸點與位於第二內部間隔件和半導體基板之間的第二側壁直接接觸。 5.     如條款2或條款3之IC，其中： 第一閘極及第二閘極中的每一個包含： 金屬閘極結構，該金屬閘極結構包含金屬閘極結構之頂部；以及 介電帽，被設置在金屬閘結構之頂部上，介電帽包含從介電帽之頂部到金屬閘結構之頂部的第二高度，其中介電帽之頂部包含每個閘極之頂部；並且 第一內部間隔件及第二內部間隔件中的每一個包含：頂部邊緣及底部邊緣，第一高度包含大於或等於第二高度的、從頂部邊緣到底部邊緣的距離。 6.     如條款5之IC，其中第一內部間隔件及第二內部間隔件中的每一個之底部邊緣被設置在金屬閘極結構之頂部和半導體基板之間。 7.     如條款5或條款6之IC，其中： 源極/汲極觸點與從第一內部間隔件之底部邊緣到半導體基板的第一側壁直接接觸；並且 源極/汲極觸點與從第二內部間隔件之底部邊緣到半導體基板的第二側壁直接接觸。 8.     如條款5至7中任一項之IC，其中： 源極/汲極觸點被從第一內部間隔件之底部邊緣到頂部邊緣地設置在第一內部間隔件上；並且 源極/汲極觸點被從第二內部間隔件之底部邊緣到頂部邊緣地設置在第二內部間隔件上。 9.     如條款1至8中任一項之IC，其中半導體基板包含鰭片。 10.   如條款1至9中任一項之IC，其中第一內部間隔件及第二內部間隔件包含氮化矽（SiN）。 11.   如條款1至10中任一項之IC，被整合到射頻（RF）前端模組中。 12.   如條款1至11中任一項之IC，被整合到從由如下組成的組中選擇的裝置中：機上盒；娛樂單元；導航裝置；通信裝置；固定位置資料單元；行動位置資料單元；全球定位系統（GPS）裝置；行動電話；蜂巢電話；智慧型電話；會話發起協定（SIP）電話；平板電腦；平板電話；伺服器；電腦；可攜式電腦；行動計算裝置；可穿戴計算裝置；桌上型電腦；個人數位助理（PDA）；監視器；電腦顯示器；電視；調諧器；收音機；衛星收音機；音樂播放機；數位音樂播放機；可攜式音樂播放機；數位視訊播放機；視訊播放機；數位視訊光碟（DVD）播放機；可攜式數位視訊播放機；汽車；交通工具組件；航空電子系統；無人機；以及多旋翼飛行器。 13.   一種製造源極/汲極觸點之方法，該方法包含： 在第一電晶體之第一閘極之第一側上形成第一側壁，並且在第二電晶體之第二閘極之第二側上形成第二側壁； 在第一側壁上形成第一內部間隔件，並且在第二側壁上形成第二內部間隔件；以及 在第一閘極和第二閘極之間的第一電晶體及第二電晶體之源極/汲極區域上形成源極/汲極觸點，源極/汲極觸點與第一內部間隔件、第二內部間隔件、第一側壁及第二側壁直接接觸。 14.   如條款13之方法，其中在第一側壁上形成第一內部間隔件，並且在第二側壁上形成第二內部間隔件進一步包含：將第一側壁和第二側壁之間的氧化物層之厚度減小第一高度。 15.   如條款14之方法，進一步包含：在第一側壁、第二側壁及氧化物層上設置內部間隔件層。 16.   如條款15之方法，進一步包含：蝕刻內部間隔件層，包含： 從氧化物層上去除內部間隔件層；以及 減小在第一側壁上的內部間隔件層之厚度，以形成第一內部間隔件，並且減小在第二側壁上的內部間隔件層之厚度，以形成第二內部間隔件。 17.   如條款16之方法，其中： 減小第一側壁和第二側壁之間的氧化物層之厚度進一步包含：在氧化物層中形成溝槽；並且 在第一側壁、第二側壁及氧化物層上設置內部間隔件層進一步包含：在溝槽之端部處的氧化物層上設置內部間隔件層。 18.   如條款17之方法，進一步包含： 從該第一側壁向該第二側壁延伸地在該源極/汲極區域上設置該源極/汲極觸點之觸點材料；以及 拋光源極/汲極觸點之頂部。 19.   如條款18之方法，其中佈置觸點材料包含：將觸點材料佈置在第一內部間隔件、第一側壁、第二側壁及第二內部間隔件上。
100:（半導體基板之）區段 102:半導體基板 104A、104B:擴散區域 106:電晶體 108:（半導體基板之）區域 110:閘極 P:閘極間距 112:鰭片 114:側壁 116:源極/汲極觸點 CA 1接觸面積 118B:（閘極之）底部 118T:（閘極之）頂部 120:內部間隔件 122:空間 CD 1臨界尺寸 200:電路 201:源極/汲極觸點 202:簡縮內部間隔件 H 202:（簡縮內部間隔件之）高度 204A:第一閘極 204B:第二閘極 H 204:閘極高度 S 1:第一側 S 2:第二側 205A:第一電晶體 205B:第二電晶體 206:半導體基板 208A:第一側壁 208B:第二側壁 210B:（閘極之）底部 210T:（閘極之）頂部 212B:（簡縮內部間隔件之）底部邊緣 212T:（簡縮內部間隔件之）頂部邊緣 214:源極/汲極區域 CA 2:接觸面積 216:金屬閘極結構 H 216:（金屬閘極結構之）高度 218:介電帽 H 218:（介電帽之）高度 220:（金屬閘極結構之）頂部 222:（介電帽之）頂部 224:觸點材料 CD 2:臨界尺寸 226:第一端部 228:第二端部 230:氧化物層 232:鰭片 W 232:寬度尺寸 300:第一製造階段 302:隔離層 400:第二製造階段 402、404:（側壁之）部分 406:溝槽 500:第三製造階段 502:內部間隔件層 600:第四製造階段 700:第五製造階段 800:第六製造階段 900:方法 902、904、906:方塊 1000:無線通信裝置 1002:積體電路（IC） 1004:收發器 1006:資料處理器 1008:發射器 1010:接收器 1012（1）、1012（2）:數位類比轉換器（DAC） 1014（1）、1014（2）:低通濾波器 1016（1）、1016（2）:放大器（AMP） 1018:升頻轉換器 1020（1）、1020（2）:混頻器 1022:發射（TX）本地振盪器（LO）信號產生器 1024:升頻轉換信號 1026:濾波器 1028:功率放大器（PA） 1030:雙工器或開關 1032:天線 1034:低雜訊放大器（LNA） 1036:濾波器 1038（1）、1038（2）:混頻器 1040:接收（RX）本地振盪器（LO）信號產生器 1042（1）、1042（2）:放大器（AMP） 1044（1）、1044（2）:低通濾波器 1046（1）、1046（2）:類比數位轉換器（ADC） 1048:發射（TX）鎖相迴路（PLL）電路 1050:接收（RX）鎖相迴路（PLL）電路 1100:基於處理器的系統 1102:中央處理器單元（CPU） 1104:處理器 1106:快取記憶體 1108:系統匯流排 1110:記憶體控制器 1112:記憶體系統 1114:記憶體陣列 1116:輸入裝置 1118:輸出裝置 1120:網路周邊裝置 1122:顯示控制器 1124:網路 1126:顯示器 1128:視訊處理器
圖1A是半導體基板之部分的平面圖的圖示，半導體基板包括設置在積體電路（IC）的半導體基板之擴散區域中的閘極之間的源極/汲極區域上的慣用觸點。
圖1B是從閘極之端視圖所見的圖1A中的觸點之橫截面側視圖的圖示，該觸點被設置在閘極之間並且包括側壁及完整的內部間隔件。
圖1C是從閘極之橫截面視圖所見的圖1A中的觸點之橫截面側視圖的圖示，該觸點包括被設置在側壁上、並從閘極之頂部延伸到半導體基板之擴散區域的內部間隔件。
圖2A是示例性觸點之平面圖的圖示，該觸點通過在IC的半導體基板上的閘極上採用簡縮內部間隔件而帶有增加的臨界尺寸。
圖2B是從閘極之端視圖所見的圖2A中的觸點之橫截面側視圖的圖示，該圖示帶有用於增加在半導體基板之擴散區域上的閘極之間的臨界尺寸的簡縮內部間隔件。
圖2C是從鰭片之端視圖所見的圖2A中的觸點之橫截面側視圖的圖示，該圖示帶有被設置在包括鰭片的半導體基板之擴散區域上的用於增加的臨界尺寸的簡縮內部間隔件。
圖3A及圖3B是在圖2A-圖2C中的源極/汲極觸點及簡縮內部間隔件之製造之第一階段中彼此正交的橫截面側視圖。
圖4A及圖4B是在圖2A-圖2C中的源極/汲極觸點及簡縮內部間隔件之製造之第二階段中彼此正交的橫截面側視圖。
圖5A及圖5B是在圖2A-圖2C中的源極/汲極觸點及簡縮內部間隔件之製造之第三階段中彼此正交的橫截面側視圖。
圖6A及圖6B是在圖2A-圖2C中的源極/汲極觸點及簡縮內部間隔件之製造之第四階段中彼此正交的橫截面側視圖。
圖7A及圖7B是在圖2A-圖2C中的源極/汲極觸點及簡縮內部間隔件之製造之第五階段中彼此正交的橫截面側視圖。
圖8A及圖8B是在圖2A-圖2C中的源極/汲極觸點及簡縮內部間隔件之製造之第六階段中彼此正交的橫截面側視圖。
圖9是圖示了製造圖2A-圖2C及8A-圖8B中的源極/汲極觸點及簡縮內部間隔件之方法的流程圖。
圖10是包括射頻（RF）模組的示例性無線通信裝置的方塊圖，射頻（RF）模組包括IC裸晶，IC裸晶包括電晶體，電晶體帶有源極/汲極觸點及用於閘極之間的更大臨界尺寸的簡縮內部間隔件，如圖2A-圖2C及圖8A-圖8B中所圖示；以及
圖11是示例性基於處理器的系統的方塊圖，該系統包括示例性IC裸晶，該IC裸晶包括電晶體，該電晶體帶有源極/汲極觸點及用於閘極之間的更大臨界尺寸的簡縮內部間隔件，如圖2A-圖2C及8A-圖8B中所圖示並且根據本文所公開的任何態樣。
200:電路
201:源極/汲極觸點
202:簡縮內部間隔件
H202:(簡縮內部間隔件之)高度
H204:閘極高度
206:半導體基板
208A:第一側壁
208B:第二側壁
210B:(閘極之)底部
210T:(閘極之)頂部
212B:(簡縮內部間隔件之)底部邊緣
212T:(簡縮內部間隔件之)頂部邊緣
216:金屬閘極結構
H216:(金屬閘極結構之)高度
218:介電帽
H218:(介電帽之)高度
220:(金屬閘極結構之)頂部
222:(介電帽之)頂部
224:觸點材料
230:氧化物層

Claims (19)

  1. 一種積體電路（IC），包含： 第一電晶體，位於半導體基板上，該第一電晶體包含在第一通道區域上的第一閘極，該第一閘極包含頂部及第一側； 第二電晶體，位於該半導體基板上，該第二電晶體包含在第二通道區域上的第二閘極，該第二閘極包含頂部及第二側； 源極/汲極區域，位於該第一閘極和該第二閘極之間； 第一側壁，被設置在該第一閘極之該第一側上； 第二側壁，被設置在該第二閘極之該第二側上； 第一內部間隔件，被設置在該第一側壁上； 第二內部間隔件，被設置在該第二側壁上；以及 源極/汲極觸點，被設置在該源極/汲極區域上，該源極/汲極觸點與該第一內部間隔件、該第二內部間隔件、該第一側壁及該第二側壁直接接觸。
  2. 如請求項1之積體電路，其中： 該第一側包含從該第一閘極之該頂部到該半導體基板的閘極高度； 該第二側包含從該第二閘極之該頂部到該半導體基板的閘極高度； 該第一側壁在該第一閘極之該第一側上延伸該閘極高度； 該第二側壁在該第二閘極之該第二側上延伸該閘極高度； 該第一內部間隔件包含在該第一側壁上距該第一閘極之該頂部的第一高度，該第一高度小於該閘極高度；並且 該第二內部間隔件包含在該第二側壁上距該第二閘極之該頂部的該第一高度。
  3. 如請求項2之積體電路，其中： 在從該第一閘極之該頂部到該半導體基板的方向上，該第一內部間隔件之該第一高度在該閘極高度的35％和65％之間；並且 在從該第一閘極之該頂部到該半導體基板的方向上，該第二內部間隔件之該第一高度在該閘極高度的35％和65％之間。
  4. 如請求項1之積體電路，其中： 該源極/汲極觸點與位於該第一內部間隔件和該半導體基板之間的該第一側壁直接接觸；並且 該源極/汲極觸點與位於該第二內部間隔件和該半導體基板之間的該第二側壁直接接觸。
  5. 如請求項2之積體電路，其中： 該第一閘極及該第二閘極中的每一個包含： 金屬閘極結構，該金屬閘極結構包含該金屬閘極結構之頂部；以及 介電帽，被設置在該金屬閘結構之該頂部上，該介電帽包含從該介電帽之頂部到該金屬閘結構之該頂部的第二高度，其中該介電帽之該頂部包含每個閘極之該頂部；並且 該第一內部間隔件及該第二內部間隔件中的每一個包含：頂部邊緣及底部邊緣，該第一高度包含大於或等於該第二高度的、從該頂部邊緣到該底部邊緣的距離。
  6. 如請求項5之積體電路，其中該第一內部間隔件及該第二內部間隔件中的每一個之該底部邊緣被設置在該金屬閘極結構之該頂部和該半導體基板之間。
  7. 如請求項5之積體電路，其中： 該源極/汲極觸點與從該第一內部間隔件之該底部邊緣到該半導體基板的該第一側壁直接接觸；並且 該源極/汲極觸點與從該第二內部間隔件之該底部邊緣到該半導體基板的該第二側壁直接接觸。
  8. 如請求項5之積體電路，其中： 該源極/汲極觸點被從該第一內部間隔件之該底部邊緣到該頂部邊緣地設置在該第一內部間隔件上；並且 該源極/汲極觸點被從該第二內部間隔件之該底部邊緣到該頂部邊緣地設置在該第二內部間隔件上。
  9. 如請求項1之積體電路，其中該半導體基板包含鰭片。
  10. 如請求項1之積體電路，其中該第一內部間隔件及該第二內部間隔件包含氮化矽（SiN）。
  11. 如請求項1之積體電路，被整合到射頻（RF）前端模組中。
  12. 如請求項1之積體電路，被整合到從由如下組成的組中選擇的裝置中：機上盒；娛樂單元；導航裝置；通信裝置；固定位置資料單元；行動位置資料單元；全球定位系統（GPS）裝置；行動電話；蜂巢電話；智慧型電話；會話發起協定（SIP）電話；平板電腦；平板電話；伺服器；電腦；可攜式電腦；行動計算裝置；可穿戴計算裝置；桌上型電腦；個人數位助理（PDA）；監視器；電腦顯示器；電視；調諧器；收音機；衛星收音機；音樂播放機；數位音樂播放機；可攜式音樂播放機；數位視訊播放機；視訊播放機；數位視訊光碟（DVD）播放機；可攜式數位視訊播放機；汽車；交通工具組件；航空電子系統；無人機；以及多旋翼飛行器。
  13. 一種製造源極/汲極觸點之方法，該方法包含： 在第一電晶體之第一閘極之第一側上形成第一側壁，並且在第二電晶體之第二閘極之第二側上形成第二側壁； 在該第一側壁上形成第一內部間隔件，並且在該第二側壁上形成第二內部間隔件；以及 在該第一閘極和該第二閘極之間的該第一電晶體及該第二電晶體之源極/汲極區域上形成源極/汲極觸點，該源極/汲極觸點與該第一內部間隔件、該第二內部間隔件、該第一側壁及該第二側壁直接接觸。
  14. 如請求項13之方法，其中在該第一側壁上形成該第一內部間隔件，並且在該第二側壁上形成該第二內部間隔件進一步包含：將該第一側壁和該第二側壁之間的氧化物層之厚度減小第一高度。
  15. 如請求項14之方法，進一步包含：在該第一側壁、該第二側壁及該氧化物層上設置內部間隔件層。
  16. 如請求項15之方法，進一步包含：蝕刻該內部間隔件層，包含： 從該氧化物層上去除該內部間隔件層；以及 減小在該第一側壁上的該內部間隔件層之厚度，以形成該第一內部間隔件，並且減小在該第二側壁上的該內部間隔件層之厚度，以形成該第二內部間隔件。
  17. 如請求項16之方法，其中： 減小該第一側壁和該第二側壁之間的該氧化物層之厚度進一步包含：在該氧化物層中形成溝槽；並且 在該第一側壁、該第二側壁及該氧化物層上設置該內部間隔件層進一步包含：在該溝槽之端部處的該氧化物層上設置該內部間隔件層。
  18. 如請求項17之方法，進一步包含： 從該第一側壁向該第二側壁延伸地在該源極/汲極區域上設置該源極/汲極觸點之觸點材料；以及 拋光該源極/汲極觸點之頂部。
  19. 如請求項18之方法，其中設置該觸點材料包含：將該觸點材料設置在該第一內部間隔件、該第一側壁、該第二側壁及該第二內部間隔件上。
TW111116284A 2021-07-09 2022-04-28 帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極／汲極觸點以及相關製造方法 TW202324650A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/371,701 2021-07-09
US17/371,701 US20230009977A1 (en) 2021-07-09 2021-07-09 Source/drain contacts between transistor gates with abbreviated inner spacers for improved contact area and related method of fabrication

Publications (1)

Publication Number Publication Date
TW202324650A true TW202324650A (zh) 2023-06-16

Family

ID=81841794

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116284A TW202324650A (zh) 2021-07-09 2022-04-28 帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極／汲極觸點以及相關製造方法

Country Status (3)

Country Link
US (1) US20230009977A1 (zh)
TW (1) TW202324650A (zh)
WO (1) WO2023283502A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194302B1 (en) * 1999-09-30 2001-02-27 Taiwan Semiconductor Manufacturing Company Integrated process flow to improve the electrical isolation within self aligned contact structure
US10269906B2 (en) * 2016-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having two spacers
US10818659B2 (en) * 2018-10-16 2020-10-27 Globalfoundries Inc. FinFET having upper spacers adjacent gate and source/drain contacts
US11011602B2 (en) * 2018-11-20 2021-05-18 Qualcomm Incorporated Circuits employing adjacent low-k dummy gate to a field-effect transistor (FET) to reduce FET source/drain parasitic capacitance, and related fabrication methods

Also Published As

Publication number Publication date
US20230009977A1 (en) 2023-01-12
WO2023283502A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US10332881B1 (en) Integrating a gate-all-around (GAA) field-effect transistor(s) (FET(S)) and a finFET(s) on a common substrate of a semiconductor die
US10734384B1 (en) Vertically-integrated two-dimensional (2D) semiconductor slabs in complementary field effect transistor (CFET) cell circuits, and method of fabricating
US10062768B2 (en) Field-effect transistor (FET) devices employing adjacent asymmetric active gate / dummy gate width layout
US20170207313A1 (en) NANOWIRE METAL-OXIDE SEMICONDUCTOR (MOS) FIELD-EFFECT TRANSISTORS (FETs) (MOSFETs) EMPLOYING A NANOWIRE CHANNEL STRUCTURE EMPLOYING RECESSED CONDUCTIVE STRUCTURES FOR CONDUCTIVELY COUPLING NANOWIRE STRUCTURES
US20170170268A1 (en) NANOWIRE METAL-OXIDE SEMICONDUCTOR (MOS) FIELD-EFFECT TRANSISTORS (FETs) (MOSFETs) EMPLOYING A NANOWIRE CHANNEL STRUCTURE HAVING ROUNDED NANOWIRE STRUCTURES
US11011602B2 (en) Circuits employing adjacent low-k dummy gate to a field-effect transistor (FET) to reduce FET source/drain parasitic capacitance, and related fabrication methods
US20200105670A1 (en) MIDDLE-OF-LINE (MOL) COMPLEMENTARY POWER RAIL(S) IN INTEGRATED CIRCUITS (ICs) FOR REDUCED SEMICONDUCTOR DEVICE RESISTANCE
US10651122B1 (en) Integrated circuit (IC) interconnect structure having a metal layer with asymmetric metal line-dielectric structures supporting self-aligned vertical interconnect accesses (VIAS)
US20200020688A1 (en) Integrated circuits employing varied gate topography between an active gate region(s) and a field gate region(s) in a gate(s) for reduced gate layout parasitic capacitance, and related methods
WO2024064565A2 (en) Vertical channel field effect transistor (vcfet) with reduced contact resistance and/or parasitic capacitance, and related fabrication methods
US20200328253A1 (en) Metal-insulator-semiconductor (mis) resistive random access memory (rram) (mis rram) devices and mis rram bit cell circuits, and related methods of fabricating
TW202324650A (zh) 帶有用於改進接觸面積的簡縮內部間隔件的電晶體閘極之間的源極／汲極觸點以及相關製造方法
US10431686B1 (en) Integrated circuit (IC) employing a channel structure layout having an active semiconductor channel structure(s) and an isolated neighboring dummy semiconductor channel structure(s) for increased uniformity
US20210118985A1 (en) Circuits employing on-diffusion (od) edge (ode) dummy gate structures in cell circuit with increased gate dielectric thickness to reduce leakage current
US10483287B1 (en) Double gate, flexible thin-film transistor (TFT) complementary metal-oxide semiconductor (MOS) (CMOS) circuits and related fabrication methods
KR20230002330A (ko) 전계 효과 트랜지스터(fet) 전류 누설을 감소시키기 위해 에지 트랜지스터 전류 누설 억제를 채용하는 fet들
US10411091B1 (en) Integrated circuits employing a field gate(s) without dielectric layers and/or work function metal layers for reduced gate layout parasitic resistance, and related methods
US11942414B2 (en) Integrated circuits (ICs) employing directly coupled metal lines between vertically-adjacent interconnect layers for reduced coupling resistance, and related methods
US20230238325A1 (en) Trench power rail in cell circuits to reduce resistance and related power distribution networks and fabrication methods
US20240021586A1 (en) Stacked complementary field effect transistor (cfet) and method of manufacture
US11295991B2 (en) Complementary cell circuits employing isolation structures for defect reduction and related methods of fabrication
CN111183516B (zh) 用于集成电路的线中屏蔽栅
KR20230020408A (ko) 감소된 기생 커패시턴스를 위한 부가적인 하단 채널을 갖는 gaa(gate-all-around) 트랜지스터들 및 제조 방법들
EP4241312A1 (en) Metal-oxide semiconductor (mos) capacitor (moscap) circuits and mos device array bulk tie cells for increasing mos device array density