JP2008541462A - 半導体デバイスのローカル及びグローバル配線の形成方法 - Google Patents

半導体デバイスのローカル及びグローバル配線の形成方法 Download PDF

Info

Publication number
JP2008541462A
JP2008541462A JP2008511483A JP2008511483A JP2008541462A JP 2008541462 A JP2008541462 A JP 2008541462A JP 2008511483 A JP2008511483 A JP 2008511483A JP 2008511483 A JP2008511483 A JP 2008511483A JP 2008541462 A JP2008541462 A JP 2008541462A
Authority
JP
Japan
Prior art keywords
circuit
wiring
width
metal
damascene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008511483A
Other languages
English (en)
Inventor
グレコ、ステフェン、イー
スタンダート、テオドラス、イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008541462A publication Critical patent/JP2008541462A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 異なる回路に対する異なる後工程（ＢＥＯＬ）配線を同一の半導体デバイス、即ちウェハ又はチップの上に形成する方法を開示する。
【解決手段】 １つの実施形態において、この方法は、第１誘電体層（１１０）内のデュアル・ダマシン構造体（１２４）を用いて第１回路（１０２）の上のＢＥＯＬ配線と、第１誘電体層（１１０）内のシングル・ダマシン・ビア構造体（１２６）を用いて第２回路（１０４）の上のＢＥＯＬ配線とを同時に形成するステップを含む。次に、この方法は、第２誘電体層（１５０）内のデュアル・ダマシン構造体（２２０）を用いて第１回路（１０２）の上のＢＥＯＬ配線と、第２誘電体層（１５０）内のシングル・ダマシン・ライン配線構造体（１６０）を用いて第２回路（１０４）の上のＢＥＯＬ配線とを同時に形成するステップを含む。シングル・ダマシン・ビア構造体は、デュアル・ダマシン構造体のビア部分の約２倍の幅を有し、シングル・ダマシン・ライン配線構造体は、デュアル・ダマシン構造体のライン配線部分の約２倍の幅を有する。異なる回路に対する異なる幅のＢＥＯＬ配線を有する半導体デバイスもまた開示される。
【選択図】 図３

Description

本発明は、一般に半導体デバイスの製造に関し、より具体的には、半導体デバイスのローカル及びグローバル配線の形成方法に関する。
半導体デバイスの製造中に、多くの異なる回路を単一の半導体デバイス、即ちチップ又はウェハの上に形成することができる。各々の回路は、より低いレベルからの配線を拡大するための配線レベルを含む、後工程（ｂａｃｋ-ｅｎｄ−ｏｆ−ｌｉｎｅ（ＢＥＯＬ））配線に関する異なる要件をもつ可能性がある。１つの従来のプロセスを説明するために、図１を参照すると、異なるＢＥＯＬ配線要件をもつ２つの回路（又はチップ）Ａ、Ｂに関するステップの表が示されている。回路Ａは、６つの１Ｘ「ローカル配線」（又は「細い配線」）及び１つの４Ｘ「グローバル配線」（又は「太い配線」）を含むように設計され、回路Ｂは２つの１Ｘローカル配線及び４つの２Ｘグローバル配線を含み４Ｘグローバル配線は含まないように設計されている。「ローカル配線」は、幅Ｘ（故に、１Ｘの指示）を有する第１金属レベル配線と実質的に同じ高さ及び幅の任意の配線であって産業界では「細い配線」と呼ばれることがあり、そして「グローバル配線」は、１より大きな多重の第１金属レベル配線、例えば２Ｘ、４Ｘ、８Ｘなどの任意の配線であり、産業界では「太い配線」と呼ばれることがある。従って、２Ｘグローバル配線は名目上、ローカル配線の２倍の高さ及び幅をもち、４Ｘグローバル配線は名目上、ローカル配線の４倍の高さ及び幅をもつなどとなる。
図１に示すように、２つの回路Ａ、Ｂを同一の半導体デバイスの上に搭載する従来の方法は、全部で１１のデュアル・ダマシン銅（さらにアルミニウム又は他の金属）レベルを加工することになり、１１回の金属堆積ステップ及び１１回の化学機械研磨（ＣＭＰ）ステップを必要とする。基本的には、回路Ａに必要な６つのローカル配線を加工し、次に回路Ｂに必要な４つの２Ｘグローバル配線を加工し、次いで回路Ａに必要な１つの４Ｘグローバル配線を加工しなければならない。さらに、初めの２つのローカル配線が完成した後、回路Ｂは、回路構成が何らかの形で、回路Ａに必要な残りの４つのローカル配線レベルを通して「上に伝達されて（ｃａｒｒｉｅｄ−ｕｐ）」初めの２Ｘグローバル配線に接続することが必要となる。再設計を行わない場合には、「上への伝達（ｃａｒｒｙ−ｕｐ）」は多分、ビア及び小さな金属アイランド（即ち、垂直配線）を有する一連の特別な（垂直配線レベル）レチクルを通して行われることになる。垂直配線レベルのレチクルはまた、回路Ｂの２Ｘレベルの構築中に回路Ａの上で用い、また回路Ａの４Ｘレベルの構築中に回路Ｂの上で用いることが必要となる。
上の説明によると、異なるＢＥＯＬ配線を有する２つの回路（又はチップ）を同一のウェハ上に構築することは、複雑なプロセスを含むので、かなり面倒で費用がかかる。費用の非効率さに加えて、垂直配線は、全ての異なる配線に対して必要なライナのため、抵抗及び静電容量を増加させる。
上述のことを考慮すると、当技術分野には、異なる回路（又はチップ）に対する異なるＢＥＯＬ配線を同一のウェハ上に、より高い費用効率及び性能を向上する方法で形成する必要性がある。
本発明は、異なる回路に対する異なる後工程（ｂａｃｋ−ｅｎｄ−ｏｆ−ｌｉｎｅ（ＢＥＯＬ））配線を同一の半導体デバイス、即ちウェハ又はチップの上に形成する方法を含む。１つの実施形態において、この方法は、第１誘電体層内のデュアル・ダマシン構造体を用いて第１回路の上のＢＥＯＬ配線と、第１誘電体層内のシングル・ダマシン・ビア構造体を用いて第２回路の上のＢＥＯＬ配線とを同時に形成するステップを含む。次に、第２誘電体層内のデュアル・ダマシン構造体を用いて第１回路の上のＢＥＯＬ配線と、第２誘電体層内のシングル・ダマシン・ライン配線構造体を用いて第２回路の上のＢＥＯＬ配線とを同時に形成するステップを含む。シングル・ダマシン・ビア構造体は、デュアル・ダマシン構造体のビア部分の約２倍の幅をもち、シングル・ダマシン・ライン配線構造体は、デュアル・ダマシン構造体のライン配線部分の約２倍の幅をもつ。本発明は、また、異なる回路に対して異なる幅のＢＥＯＬ配線を有する半導体デバイスを含む。
本発明の第１の態様は、異なる回路に対する異なる後工程（ＢＥＯＬ）配線を同一のウェハ上に形成する方法に向けられるが、この方法は、第１回路及び第２回路並びにそれらの上の少なくとも２つの金属配線レベルを含む構造体を準備するステップと、第１後工程誘電体層内に、ビア開口幅をもつ第１デュアル・ダマシン構造体を第１回路の上に形成し、同時にビア開口幅の約２倍の幅をもつシングル・ダマシン・ビア構造体を第２回路の上に形成するステップと、第１デュアル・ダマシン構造体及びシングル・ダマシン・ビア構造体の内部に金属を充填するステップと、キャップ層を含む第２後工程誘電体層を堆積させるステップと、第２後工程誘電体層内において、第１デュアル・ダマシン構造体の金属に接触し、ライン配線開口幅をもつ第２デュアル・ダマシン構造体を第１回路の上に形成し、同時に、シングル・ダマシン・ビア構造体の金属に接触し、第１ライン配線開口幅の約２倍の幅をもつシングル・ダマシン・ライン配線構造体を第２回路の上に形成するステップと、第２デュアル・ダマシン構造体及びシングル・ダマシン・ライン配線構造体の内部に金属を充填するステップとを含む。
本発明の第２の態様は、異なる回路に対する異なる後工程（ＢＥＯＬ）配線を同一のウェハ上に形成する方法に向けられるが、この方法は、第１誘電体層内のデュアル・ダマシン構造体を用いて第１回路の上の後工程（ＢＥＯＬ）配線と、第１誘電体層内のシングル・ダマシン・ビア構造体を用いて第２回路の上のＢＥＯＬ配線とを同時に形成するステップと、第２誘電体層内のデュアル・ダマシン構造体を用いて第１回路の上のＢＥＯＬ配線と、第２誘電体層内のシングル・ダマシン・ライン配線構造体を用いて第２の回路の上のＢＥＯＬ配線とを同時に形成するステップとを含み、ここで、シングル・ダマシン・ビア構造体は、デュアル・ダマシン構造体のビア部分の約２倍の幅をもち、シングル・ダマシン・ライン配線構造体は、デュアル・ダマシン構造体のライン配線部分の約２倍の幅をもつ。
本発明の第３の態様は、第１回路及び第２回路を備えた半導体デバイスに関し、該デバイスは、第１回路の上の第１後工程（ＢＥＯＬ）誘電体層内にあってビア開口幅を有する第１デュアル・ダマシン金属構造体と、第２回路の上及び第１後工程誘電体層内にあってビア開口幅の約２倍の幅をもつシングル・ダマシン金属ビア構造体と、第１後工程誘電体層の上でかつ第１回路の上の第２後工程誘電体層内にあってライン配線開口幅を有する第２デュアル・ダマシン金属構造体と、第２回路の上のシングル・ダマシン金属ビア構造体に接続し、ライン配線開口幅の約２倍の幅を有するシングル・ダマシン金属ライン配線構造体とを備える。
本発明の前述及びその他の特徴は、本発明の実施形態に関する以下のより詳細な説明から明らかとなる。
本発明の実施形態は、類似の符号が類似の要素を示す添付の図面を参照しながら詳細に説明される。
添付の図面を参照すると、図２〜図７は、異なる回路に対する異なる後工程（ＢＥＯＬ）配線を同一のウェハ上に形成する方法の１つの実施形態を示す。図２に示すように、第１のステップは、第１回路１０２及び第２回路１０４を含む構造体１００を準備するステップを含む。この時点で、両方の回路１０２、１０４は、構築された第１の２つのローカル配線金属レベル１０６を有する。構造体１００は、回路１０２、１０４を含む単一のチップ、又は異なるチップの形態で回路１０２、１０４を含むウェハを表すことができる。本明細書で用いられるように、「回路」は任意の電気回路を意味することができ、また「半導体デバイス」は半導体ウェハ又はチップを意味する。第１回路１０２と第２回路１０４は、ＢＥＯＬ配線、即ち、少なくとも２つの金属レベル１０６の後の配線に対して異なる要件を有する。第１ＢＥＯＬ誘電体層１１０はまた、金属レベル１０６の上にキャップ層１１２、例えば窒化シリコン（Ｓｉ３Ｎ４）を有するように示されている。
図２〜図３は、第１ＢＥＯＬ誘電体層１１０の内部に、第１回路１０２の上に幅Ｘ（図２）の第１ビア開口１２４をもつ第１デュアル・ダマシン構造体１２０を形成し、同時に第２回路１０４の上にビア開口１２４の幅Ｘの約２倍の幅２Ｘ（図２）をもつシングル・ダマシン・ビア構造体１２６を形成する次のステップを示す。このステップは、第１回路１０２に対する、第１のビア開口幅Ｘをもつ第１ビア開口１２４を形成し、同時に第２回路１０４に対するシングル・ダマシン・ビア構造体１２６を形成するステップと、第１回路１０２に対する、第１ビア開口１２４に接続する第１ライン配線開口１３０を形成して第１デュアル・ダマシン構造体１２０を完成させるステップとを含むことができる。開口を形成するステップは、第１ＢＥＯＬ誘電体層１１０へのレジスト堆積、パターン形成及びビアの反応性イオン・エッチング（ＲＩＥ）などの何らかの従来のプロセスを含むことができる。第１ライン配線開口１３０を有する他のライン配線構造体（図示せず）も、第１ＢＥＯＬ誘電体層１１０内に形成することができる。
図４に移ると、次のステップは、第１デュアル・ダマシン構造体１２０（図３）及びシングル・ダマシン・ビア構造体１２６（図３）の内部に金属１４０を充填するステップを含む。このステップは、キャップ層１１２の開口形成、ライナ１４２の堆積、金属１４０の堆積及び金属１４０の平坦化、すなわち、ビアの化学機械研磨（ＣＭＰ）などの従来のプロセスを含むことができる。
図５は、現在既知の又は将来開発される何れかの様式で、キャップ層１５２を下に含む第２ＢＥＯＬ誘電体層１５０を堆積させる次のステップを示す。
図５〜図６は、第２ＢＥＯＬ誘電体層１５０の内部において、第１回路１０２の上に、第１デュアル・ダマシン構造体１２４の金属１４０と接触する第２デュアル・ダマシン構造体２２０を形成し、同時に第２回路１０４の上に、シングル・ダマシン・ビア構造体１２６の金属１４０と接触するシングル・ダマシン・ライン配線構造体１６０を形成する次のステップを示す。このステップは、図５に示すように、第１回路１０２に対する第２ビア開口２２４を形成し、同時に第２回路１０４に対するシングル・ダマシン・ライン配線開口１６０を形成するステップと、次いで第２ビア開口２２４に接続される第１回路１０２に対して、第２ライン配線開口２３０を形成して第２デュアル・ダマシン構造体２２０を完成させるステップを含むことができる。他の第２ライン配線開口２３０を有するライン配線構造体（図示せず）も、第２ＢＥＯＬ誘電体層１５０の内部に形成することができる。図６に示すように、シングル・ダマシン・ライン配線構造体１６０は、第１ライン配線開口２３０の幅Ｙの約２倍の幅２Ｙを有する。また、シングル・ダマシン配線の幅は２Ｙより広くすることができ、そして第１ライン配線開口２３０の幅は幅Ｙより広くできることを理解されたい。より具体的には、基本ルールは一般に配線幅の大きな分布を許容する。従って、幅Ｙ及び幅２Ｙは、２種類の配線に関する最小幅となる可能性があり、一方が他方の約２倍の大きさとなり得る。
図７は第２デュアル・ダマシン構造体２２０及びシングル・ダマシン・ライン配線構造体１６０の内部に金属２４０を充填するステップを含む方法の最後のステップを示す。このステップは、キャップ層１５２の開口形成、ライナ２４２の堆積、金属２４０の堆積及び金属の平坦化、即ち、ビアの化学機械研磨（ＣＭＰ）などの従来のプロセスを含むことが出きる。
形成される構造体の幅は変化し得ることを認識されたい。例えば、上で説明された実施形態は、第１金属レベル１０６配線の幅Ｘ、Ｙに一致する、ビア開口１２４の幅Ｘ及びライン配線開口２３０の幅Ｙを用いている。しかしながら、ビア開口１２４の幅及びライン配線開口２３０の幅は、第１金属レベル１０６配線の幅の約２倍、即ち、２Ｘ、２Ｙに一致させることもできる。従って、シングル・ダマシン構造体１２６、１６０は、４Ｘ、４Ｙの幅をもつことができる。さらに、ビア開口１２４の幅及びライン配線開口２３０の幅は、第１金属レベル１０６配線の幅の４倍、即ち、４Ｘ、４Ｙに一致させることができる。従って、シングル・ダマシン構造体１２６、１６０は、８Ｘ、８Ｙの幅をもつことができる。
上述の方法はまた、引き続く層に対して繰り返すことができる。
本発明はまた、異なる回路に対する異なるＢＥＯＬ配線を同一のウェハ上に形成する方法を含み、この方法は、第１誘電体層内のデュアル・ダマシン構造体を用いて第１回路の上の後工程（ＢＥＯＬ）配線と、第１誘電体層内のシングル・ダマシン・ビア構造体を用いて第２回路の上のＢＥＯＬ配線とを同時に形成するステップと、第２誘電体層内のデュアル・ダマシン構造体を用いて第１回路の上のＢＥＯＬ配線と、第２誘電体層内のシングル・ダマシン・ライン配線構造体を用いて第２回路の上のＢＥＯＬ配線とを同時に形成するステップとを含む。シングル・ダマシン・ビア構造体は、デュアル・ダマシン構造体のビア部分の約２倍の幅を有し、シングル・ダマシン・ライン配線構造体は、デュアル・ダマシン構造体のライン配線部分の約２倍の幅を有する。
図７に示すように、本発明はまた、第１回路１０２及び第２回路１０４と、第１回路１０２の上で、第１ＢＥＯＬ誘電体層１１０の内部にある第１デュアル・ダマシン金属構造体３０２と、第２回路１０４の上で、第１ＢＥＯＬ誘電体層１１０の内部にあるシングル・ダマシン金属ビア構造体３０４とを備えた半導体デバイス３００を含む。シングル・ダマシン金属ビア構造体３０４は、ビア開口１２４の幅Ｘ（図２）の約２倍の幅（２Ｘ）を有する。デバイス３００はまた、第１回路１０２の上及び第１ＢＥＯＬ層１１０の上の第２ＢＥＯＬ誘電体層１５０の内部の第２デュアル・ダマシン金属構造体３０８を含む。第２デュアル・ダマシン金属構造体３０８は、ライン配線開口２３０の幅Ｙ（図６）をもつ。デバイス３００はまた、第２回路１０４の上に、シングル・ダマシン金属ビア構造体３０４と接続するシングル・ダマシン金属ライン配線構造体３１０を含む。シングル・ダマシン金属ライン配線構造体３１０は、ライン配線開口２３０の幅（Ｙ）（図６）の約２倍の幅（２Ｙ）を有する。
上述のように、幅に関しては、各々のデュアル・ダマシン金属構造体３０２、３０８のライン配線部分１３０、２３０は、第１金属レベル配線の幅に一致する幅Ｙを有する。或いは、各々のデュアル・ダマシン金属構造体３０２、３０８のライン配線部分１３０、２３０は、第１金属レベル配線の約２倍の幅に一致する幅をもつことができる。従って、シングル・ダマシン金属構造体３０４、３１０は、４Ｘ、４Ｙの幅をもつことができる。さらに、各々のデュアル・ダマシン金属構造体３０２、３０８のライン配線部分１３０、２３０は、第１金属レベル配線の４倍の幅に一致する幅をもつことができる。従って、シングル・ダマシン金属構造体３０４、３２０は、８Ｘ、８Ｙの幅をもつことができる。
図８は、図２〜図７の方法のステップを説明する表を示す。図８は、上述の方法を用いると、ＣＭＰステップの回数がどのように１１から減少する（図１〜図７に示すように）かを示す。上述のステップ及び構造体は例証のためだけのものであり、本発明は他の構造体の組み合わせに用いることができることを理解されたい。また、同様に、このプロセスは「ライン・ファースト」集積方式により実施することができる。
費用効果の高い方法で、異なる要件をもつ２つの回路を同一のウェハ上に搭載することを可能にすることに加えて、本発明は、同一チップ内の異なる回路を異なる方法で配線することを可能にすることにより、単一チップ内の配線効率を高めることができる。例えば、特定の回路に関してはグローバル配線に進む前に４つのローカル配線（１Ｘ）を用いることが有利である可能性があり、一方、別の回路は、２つだけのローカル配線の後に２Ｘグローバル配線に進むことで、より効率的になり得る。この状況は、金属ラインの抵抗が寸法の縮小のために各新技術により増加しつつあるので、ますます出現する可能性が増し、また、幾つかの場合においては、ローカル配線の完成後に、できる限り早くより低抵抗の経路を定めることが重要になる。２つのローカル配線だけを必要とする回路に関する従来の解決策は、１Ｘのビア及び１Ｘのライン又はアイランドにより、２つの残りのローカル配線レベルを通過して信号を「上に伝達する（carry up）」ことであるが、この従来の技術は回路の抵抗を増し（性能を損なう可能性がある）、配線トラックを使い尽くし（密度を損ない、そしてより多くの金属レベルの必要性を促す可能性すらある）、そしてグローバル配線をシリコンからさらに遠くへ移動させる（熱消散には不利となり得る）。前述の方法はこれらの問題を取り除く。
上述の方法と同じ費用で、同じレチクルを用いて、第２回路１０４に対する同じ２Ｘ配線パターンを、１つの２Ｘ厚配線の代わりに２つの１Ｘ厚配線の形に構築できたはずであることにも注目されたい。この場合、シングル・ダマシン金属構造体３１０（図７）は、２つの半分の高さの配線（両方とも２Ｘ厚の配線と等しい幅をもつ）に分割することができ、その際、一方が他方の上面に直接広がり（走行し）、ビア・レチクルを２回及びライン・レチクルを２回（この場合、ビア及びラインは両方とも２Ｘの幅と１Ｘの高さをもつ）用いることによって互いの上面の大きなビアにより互いに接続できたはずである。しかし、この状況に比較して、前述の実施形態は抵抗（作成された構造体はより小さなライナ体積分率をもたらすので）及び全静電容量の両方において有利であることがモデリング（４５ｎｍテクノロジに適切な寸法での２Ｘの太い配線に関する）により予測されている。具体的には、高さ２Ｘの１つのラインは、高さ１Ｘの２つのライン（３つのラインが全て等しい幅もつとして）よりも小さなライナ体積分率を有し、結果として一対の１Ｘラインの並列抵抗に対して２Ｘラインのより低い抵抗がもたらされるが、何故なら金属ライナ（タンタル、タングステンなど）は、一般にラインを充填するのに用いられる金属（銅、アルミニウムなど）よりも遥かに高い抵抗を有するからである。
本発明は、上に概説された特定の実施形態に関連して説明されたが、多くの代替、修正及び変更が当業者には明らかとなることは明白である。従って、上に示された本発明の実施形態は例証のためであり、限定のためではない。添付の特許請求の範囲により規定される本発明の精神及び範囲から逸脱することなく、様々な変更を施すことができる。
本発明は、半導体の分野において、及びより特定的にはそれら半導体の後工程配線の分野において、産業上の利用可能性を有する。
従来の方法のステップを説明する表を示す。 本発明による方法の１つの実施形態を示す。 本発明による方法の１つの実施形態を示す。 本発明による方法の１つの実施形態を示す。 本発明による方法の１つの実施形態を示す。 本発明による方法の１つの実施形態を示す。 本発明による方法の１つの実施形態を示す。 図２〜図７の方法のステップを説明する表を示す。
符号の説明
１００：構造体
１０２：第１回路
１０４：第２回路
１０６：第１ローカル配線金属レベル
１１０：第１ＢＥＯＬ誘電体層
１１２，１５２：キャップ層
１２０：第１デュアル・ダマシン構造体
１２４：第１ビア開口
１２６：シングル・ダマシン・ビア構造体
１３０：第１ライン配線開口
１４０、２４０：金属
１４２、２４２：ライナ
１５０：第２ＢＥＯＬ誘電体層
１６０：シングル・ダマシン・ライン配線構造体
２２０：第２デュアル・ダマシン構造体
２２４：第２ビア開口
２３０：第２ライン配線開口
３００：半導体デバイス
３０２：第１デュアル・ダマシン金属構造体
３０４：シングル・ダマシン・ビア金属構造体
３０８：第２デュアル・ダマシン金属構造体
３１０：シングル・ダマシン金属配線構造体

Claims (8)

  1. 異なる回路に対する異なる後工程（ＢＥＯＬ）配線を同一のウェハ上に形成する方法であって、
    第１回路（１０２）及び第２回路（１０４）並びにそれらの上の少なくとも２つの金属配線レベルを含む構造体を準備するステップと、
    第１後工程誘電体層（１１０）の内部において、ビア開口幅を有する第１デュアル・ダマシン構造体（１２４）を前記第１回路（１０２）の上に形成し、同時に前記ビア開口幅の２倍の幅を有するシングル・ダマシン・ビア構造体（１２６）を前記第２回路（１０４）の上に形成するステップと、
    前記第１デュアル・ダマシン構造体（１２４）及び前記シングル・ダマシン・ビア構造体（１２６）の内部に第１金属を充填するステップと、
    キャップ層を含む第２後工程誘電体層（１５０）を堆積させるステップと、
    前記第２後工程誘電体層（１５０）の内部において、前記第１デュアル・ダマシン構造体（１２４）の前記第１金属と接触し、ライン配線開口幅を有する第２デュアル・ダマシン構造体（２２０）を前記第１回路（１０２）の上に形成し、同時に、前記シングル・ダマシン・ビア構造体（１２６）の前記第１金属と接触し、前記ライン配線開口幅の２倍の幅を有するシングル・ダマシン・ライン配線構造体（１６０）を前記第２回路（１０４）の上に形成するステップと、
    前記第２デュアル・ダマシン構造体（２２０）及び前記シングル・ダマシン・ライン配線構造体（１６０）の内部に第２金属を充填するステップと
    を含む方法。
  2. 前記第１デュアル・ダマシン構造体（１２４）及びシングル・ダマシン・ビア構造体（１２６）を形成するステップは、
    前記第１回路（１０２）に対する前記ビア開口幅を有する第１ビア開口を形成し、同時に前記第２回路（１０４）に対する前記シングル・ダマシン・ビア構造体（１２６）を形成するステップと、
    前記第１回路（１０２）に対する前記第１ビア開口に接続する第１ライン配線開口を形成して前記第１デュアル・ダマシン構造体（１２４）を完成させるステップと
    を含む、請求項１に記載の方法。
  3. 前記第２デュアル・ダマシン構造体（２２０）及び前記シングル・ダマシン・ライン配線構造体（１６０）を形成するステップは、
    前記第１回路（１０２）に対する第２ビア開口を形成し、同時に前記第２回路（１０４）に対するシングル・ダマシン・ライン配線開口を形成するステップと、
    前記第１回路（１０２）に対する前記第２ビア開口に接続する第２ライン配線開口を形成して前記第２デュアル・ダマシン構造体（２２０）を完成させるステップと
    を含む、請求項１に記載の方法。
  4. 各々の金属を充填する前記ステップは、
    前記キャップ層を開口するステップと、
    ライナを堆積させるステップと、
    前記金属を堆積させるステップと、
    前記金属を平坦化するステップと
    を含む、請求項１に記載の方法。
  5. 前記ビア開口幅及び前記ライン配線開口幅は、第１金属レベル配線の幅に一致する、請求項１に記載の方法。
  6. 前記ビア開口幅及び前記ライン配線開口幅は、第１金属レベル配線の幅の２倍に一致する、請求項１に記載の方法。
  7. 前記ビア開口幅及び前記ライン配線開口幅は、第１金属レベル配線の幅の４倍に一致する、請求項１に記載の方法。
  8. 引き続く層に対して前記方法を繰り返すステップをさらに含む、請求項１に記載の方法。
JP2008511483A 2005-05-19 2006-05-19 半導体デバイスのローカル及びグローバル配線の形成方法 Pending JP2008541462A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/908,623 US7071099B1 (en) 2005-05-19 2005-05-19 Forming of local and global wiring for semiconductor product
PCT/US2006/019371 WO2006125135A1 (en) 2005-05-19 2006-05-19 Forming of local and global wiring for semiconductor product

Publications (1)

Publication Number Publication Date
JP2008541462A true JP2008541462A (ja) 2008-11-20

Family

ID=36613699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008511483A Pending JP2008541462A (ja) 2005-05-19 2006-05-19 半導体デバイスのローカル及びグローバル配線の形成方法

Country Status (8)

Country Link
US (1) US7071099B1 (ja)
EP (1) EP1883957B1 (ja)
JP (1) JP2008541462A (ja)
CN (1) CN100547747C (ja)
AT (1) ATE463046T1 (ja)
DE (1) DE602006013303D1 (ja)
TW (1) TW200723446A (ja)
WO (1) WO2006125135A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227208A (ja) * 2011-04-15 2012-11-15 Toshiba Corp 半導体装置及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790350B2 (en) * 2007-07-30 2010-09-07 International Business Machines Corporation Method and materials for patterning a neutral surface
US8026170B2 (en) * 2007-09-26 2011-09-27 Sandisk Technologies Inc. Method of forming a single-layer metal conductors with multiple thicknesses
US20150303145A1 (en) * 2014-04-17 2015-10-22 Qualcomm Incorporated Back end of line (beol) local optimization to improve product performance
US9379057B2 (en) * 2014-09-02 2016-06-28 International Business Machines Corporation Method and structure to reduce the electric field in semiconductor wiring interconnects
US9659856B2 (en) * 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
CN107731739B (zh) * 2016-08-12 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108959771B (zh) * 2018-07-03 2020-05-12 北京华大九天软件有限公司 一种使用两种金属的等电阻布线方法
US10777456B1 (en) 2019-03-18 2020-09-15 Tokyo Electron Limited Semiconductor back end of line (BEOL) interconnect using multiple materials in a fully self-aligned via (FSAV) process
KR20210018669A (ko) 2019-08-08 2021-02-18 삼성전자주식회사 비아 및 배선을 포함하는 반도체 소자

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
JP3515363B2 (ja) * 1998-03-24 2004-04-05 株式会社東芝 半導体装置の製造方法
US6306769B1 (en) 2000-01-31 2001-10-23 Advanced Micro Devices Use of dual patterning masks for printing holes of small dimensions
US6352917B1 (en) 2000-06-21 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Reversed damascene process for multiple level metal interconnects
TW472352B (en) * 2001-01-17 2002-01-11 United Microelectronics Corp Metal dual damascene opening process
US20020098673A1 (en) * 2001-01-19 2002-07-25 Ming-Shi Yeh Method for fabricating metal interconnects
US6984892B2 (en) 2001-03-28 2006-01-10 Lam Research Corporation Semiconductor structure implementing low-K dielectric materials and supporting stubs
US20030008493A1 (en) * 2001-07-03 2003-01-09 Shyh-Dar Lee Interconnect structure manufacturing
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US6888251B2 (en) * 2002-07-01 2005-05-03 International Business Machines Corporation Metal spacer in single and dual damascene processing
US20040025643A1 (en) * 2002-08-07 2004-02-12 Chih-Ching Hsien Ratchet wheel mounting structure for wrench
DE10257682A1 (de) * 2002-12-10 2004-07-08 Infineon Technologies Ag Halbleiterschaltungsanordnung
US6674168B1 (en) 2003-01-21 2004-01-06 International Business Machines Corporation Single and multilevel rework
US6784091B1 (en) 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
TWI229411B (en) * 2004-04-20 2005-03-11 Powerchip Semiconductor Corp Method of manufacturing a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227208A (ja) * 2011-04-15 2012-11-15 Toshiba Corp 半導体装置及びその製造方法
US8754475B2 (en) 2011-04-15 2014-06-17 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE602006013303D1 (de) 2010-05-12
EP1883957A4 (en) 2008-09-17
TW200723446A (en) 2007-06-16
EP1883957A1 (en) 2008-02-06
CN101176196A (zh) 2008-05-07
CN100547747C (zh) 2009-10-07
US7071099B1 (en) 2006-07-04
ATE463046T1 (de) 2010-04-15
WO2006125135A1 (en) 2006-11-23
EP1883957B1 (en) 2010-03-31

Similar Documents

Publication Publication Date Title
JP2008541462A (ja) 半導体デバイスのローカル及びグローバル配線の形成方法
TWI585929B (zh) 積體電路晶片及後段製程金屬化層之製造方法
CN102456751B (zh) 低成本金属-绝缘体-金属电容器
JP6333284B2 (ja) グラフェンおよび金属相互接続
US9362164B2 (en) Hybrid interconnect scheme and methods for forming the same
US20210358841A1 (en) Semiconductor device and manufacturing method thereof
US20060006547A1 (en) Semiconductor device and a method of manufacturing the semiconductor device
JP2007035955A (ja) 半導体装置およびその製造方法
JP2020505770A (ja) 相互接続構造及びその形成方法
JP5285612B2 (ja) 半導体デバイスおよび相互接続構造体の形成方法
US9627310B2 (en) Semiconductor device with self-aligned interconnects
KR20090022687A (ko) 반도체 소자의 인덕터 및 그 제조방법
TW201931555A (zh) 鈷電鍍孔整合架構
KR100787371B1 (ko) 전극 및 반도체 장치 제조 방법
KR100873450B1 (ko) 복수의 도전성 구조체 레벨을 갖는 집적 회로 장치 및 방법
KR100750559B1 (ko) 반도체 장치 및 그 제조 방법
JP2004040109A (ja) 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法
US7167072B2 (en) Method of fabricating inductor and structure formed therefrom
JP2004296802A (ja) 半導体装置およびその製造方法
JP2003282703A (ja) 半導体装置の製造方法および半導体装置
WO2023093676A1 (en) Beol top via wirings with dual damascene via and super via redundancy
US7884476B2 (en) Semiconductor device
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
KR20010113520A (ko) 이중 상감 구조 및 커패시터를 가진 집적회로의 제조 공정
US7659603B2 (en) Semiconductor and method for manufacturing the same

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080924