CN100547747C - 在同一晶片上的不同电路形成不同的线后端布线的方法 - Google Patents

在同一晶片上的不同电路形成不同的线后端布线的方法 Download PDF

Info

Publication number
CN100547747C
CN100547747C CNB2006800166566A CN200680016656A CN100547747C CN 100547747 C CN100547747 C CN 100547747C CN B2006800166566 A CNB2006800166566 A CN B2006800166566A CN 200680016656 A CN200680016656 A CN 200680016656A CN 100547747 C CN100547747 C CN 100547747C
Authority
CN
China
Prior art keywords
circuit
wiring
monometallic
width
beol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006800166566A
Other languages
English (en)
Other versions
CN101176196A (zh
Inventor
斯蒂芬·E·格雷科
西奥多勒斯·E·斯坦达尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101176196A publication Critical patent/CN101176196A/zh
Application granted granted Critical
Publication of CN100547747C publication Critical patent/CN100547747C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种对于同一半导体产品，即晶片或芯片上的不同电路形成不同的线后端(BEOL)布线的方法，所述方法包括同时在第一介电层(110)内在第一电路(102)上方使用双金属镶嵌结构(124)形成BEOL布线，和在第一介电层(110)内在第二电路(104)上方使用单金属镶嵌通孔结构(126)形成BEOL布线。然后，同时在第二介电层(150)内在第一电路(102)上方使用双金属镶嵌结构(220)形成BEOL布线，和在第二介电层(150)内在第二电路(104)上方使用单金属镶嵌线布线结构(160)形成BEOL布线。所述单金属镶嵌通孔结构具有双金属镶嵌结构的通孔部的大约两倍的宽度并且所述单金属镶嵌线布线结构具有双金属镶嵌结构的线布线部大约两倍的宽度。此外还公开了对于不同电路具有不同的BEOL宽度的半导体产品。

Description

在同一晶片上的不同电路形成不同的线后端布线的方法
技术领域
本发明通常涉及半导体装置的制造，更具体地涉及半导体产品的局部和全局布线的形成方法。
背景技术
在半导体装置制造期间，可以在单个半导体产品，即芯片或晶片上形成许多不同的电路。各电路对于线后端(back-end-of-line BEOL)布线可以具有不同的要求，这包括用于缩放来自低层的布线的布线层。为了示出一传统工艺，图1作为参考，这包括具有不同BEOL布线要求的两个电路(或芯片)A、B的步骤表。电路A设计为包括6个1X“局部布线”(或“瘦布线”)加上4X“全局布线”(或“胖布线”)，并且电路B设计为包括2个1X局部布线加上2X全局布线而没有4X全局布线。“局部布线”是与具有宽度X(这里，指定为1X)的第一金属层布线具有基本相同高度和宽度的任何布线，并且在业界有时称为“瘦布线”，并且“全局布线”是比一大的例如2X、4X、8X...等的多个第一金属层布线的任何布线，在业界有时称为“胖布线”。因而，2X全局布线名义上是局部布线的高度和宽度的两倍，4X全局布线名义上是局部布线的高度和宽度的四倍，等等。
如同在图1中所示出的，将两个电路A、B置于相同的半导体产品的传统方法需要处理总共11个双金属镶嵌铜(也可以是铝或其它金属)层，需要11次金属沉积和11次化学机械抛光(CMP)步骤。实质上，必须处理电路A需要的六个局部布线，接着处理电路B需要的4个2X全局布线，接着处理电路A需要的一个4X全局布线。另外，在完成开始的两个局部布线之后，电路B需要线路通过电路A需要的剩下的的4个局部布线以某种方式“建高(carry up)”从而连接到首个2X全局布线。如果不进行重新设计，则“建高”有可能通过一系列特殊的(垂直布线层)具有通孔和小的金属岛(即垂直布线)的中间掩模(reticle)完成。在制造电路B的2X层时，也需要垂直布线层中间掩模用于电路A，并且当制造电路A的4X层时，也需要垂直布线层中间掩模用于电路B。
根据上述描述，由于涉及复杂的工艺，在相同的晶片上制造具有不同BEOL布线的两个电路(芯片)是相当麻烦且昂贵的。除了成本效率低之外，垂直布线因为所有不同的布线需要衬垫而增加了电阻和电容。
考虑到上述观点，在本领域中需要以成本效率高和性能改善的方式在相同的晶片上形成不同电路(或芯片)的不同BEOL布线的方法。
发明内容
本发明包括在相同的半导体产品，即晶片或芯片上形成不同电路的不同线后端(BEOL)布线的方法。在一实施例中，所述方法包括同时在第一介电层内在第一电路上方使用双金属镶嵌结构形成BEOL布线，和在第一介电层内在第二电路上方使用单金属镶嵌通孔结构形成BEOL布线。然后，同时在第二介电层内在第一电路上方使用双金属镶嵌结构形成BEOL布线，和在第二介电层内在第二电路上方使用单金属镶嵌通孔结构形成BEOL布线。单金属镶嵌通孔结构具有双金属镶嵌结构的通孔部大约两倍的宽度，并且单金属镶嵌线布线结构具有双金属镶嵌结构的线布线部大约两倍的宽度。本发明还包括具有不同电路的不同宽度的BEOL布线的半导体产品。
本发明的第一方面涉及一种在同一晶片上形成不同电路的不同线后端(BEOL)布线的方法，所述方法包括的步骤是：提供一结构，包括第一电路和第二电路以及至少两个在其上方的金属布线层；在第一BEOL介电层内，第一电路上方形成具有通孔开孔宽度的第一双金属镶嵌结构；同时在第二电路上方形成具有大约通孔开口宽度两倍的宽度的单金属镶嵌通孔结构；在第一双金属镶嵌结构和单金属镶嵌通孔结构内形成金属；沉积包括帽层的第二BEOL介电层；在第二BEOL介电层内，形成与第一双金属镶嵌结构的金属接触并且在第一电路上方的第二双金属镶嵌结构，其具有线布线开口宽度，同时形成与单金属镶嵌通孔结构的金属接触并且在第二电路上方的单金属镶嵌线布线结构，单金属镶嵌线布线结构具有第一线布线开口宽度大约两倍的宽度；并且形成第二双金属镶嵌结构和单金属镶嵌线布线结构内的金属。
本发明的第二方面包括一种在同一晶片上形成不同电路的不同线后端(BEOL)布线的方法，所述方法包括的步骤是：同时在第一介电层内在第一电路上方使用双金属镶嵌结构形成线后端(BEOL)布线，和在第一介电层内在第二电路上方使用单金属镶嵌通孔结构形成BEOL布线；并且同时在第二介电层内在第一电路上方使用双金属镶嵌结构形成BEOL布线，和在第二介电层内在第二电路上方使用单金属镶嵌线布线结构形成BEOL布线，其中单金属镶嵌通孔结构具有双金属镶嵌结构的通孔部的大约两倍的宽度并且单金属镶嵌线布线结构具有大约两倍的双金属镶嵌结构的线布线部的宽度。
本发明的第三方面涉及包括第一电路和第二电路的半导体产品，所述产品包括：在第一电路上方的第一线后端(BEOL)介电层内的第一双金属镶嵌金属结构，第一双金属镶嵌金属结构具有通孔开口宽度；在第一BEOL介电层内并且在第二电路上方的单金属镶嵌金属通孔结构，单金属镶嵌通孔结构具有所述通孔开口宽度大约两倍的宽度；在第二BEOL介电层内第一BEOL层上方和第一电路上方的第二双金属镶嵌金属结构，第二双金属镶嵌金属结构具有线布线开口宽度；连接到第二电路上方的单金属镶嵌金属通孔结构的单金属镶嵌线布线结构，单金属镶嵌线布线结构具有第一线布线开口宽度大约两倍的宽度。
从下列对于本发明的实施例的更具体的描述中，本发明的前述和其它特征将变得更为显见。
附图说明
将参考下列附图详细地描述本发明的实施例，其中相似的标号指示相似的元件，其中：
图1示出了传统方法步骤的表。
图2-7示出了根据本发明的一个实施例。
图8示出了图2-7的方法的步骤的表。
具体实施方式
参考附图，图2-7示出了在对于同一晶片上的不同电路形成不同的线后端(BEOL)布线的方法的一个实施例。如同在图2中所示出的，第一步包括：提供包括第一电路102和第二电路104的结构100。此时，电路102、104已经制造有初始的两个局部布线金属层106。结构100可以代表包括电路102、104的单芯片，或以不同芯片的形式的包括电路102、104的晶片。这里使用的“电路”可以意指任何电路系统，并且“半导体产品”意指半导体晶片或芯片。第一电路102和第二电路104对于BEOL布线具有不同的要求，即在至少两个金属层106之后的布线。还示出了具有在金属层106上方的例如氮化硅Si3N4的帽层112的第一BEOL介电层110。
图2-3示出了下一步骤，在第一BEOL介电层110内，在第一电路102上方形成具有第一通孔开口124宽度X(图2)的第一双金属镶嵌结构120，同时在第二电路104上方形成具有通孔开口124宽度X的大约两倍宽度的2X宽度(图2)的单金属镶嵌通孔结构126。该步骤可以包括对于第一电路102形成具有第一通孔开口宽度X的的第一通孔开口124，同时对于第二电路104形成单金属镶嵌通孔结构126，并且对第一电路102形成连接到第一通孔开口124的第一线布线开口130从而完成第一双金属镶嵌结构120。开口形成步骤可以包括任何传统的工艺，例如沉积光致抗蚀剂，构图并且反应离子蚀刻(RIE)第一BEOL介电层110。其它的线布线结构(未示出)也可以在第一BEOL介电层112内与第一线布线开口130一起形成。
参考图4，下一步骤包括在第一双金属镶嵌结构120(图3)和单金属镶嵌通孔结构126(图3)内形成金属140。该步骤可以包括传统工艺，例如开口帽层112，沉积衬垫142，沉积金属140并且平坦化金属140，即通过化学机械抛光(CMP)。
图5示出了用任何已知或将来研发的方法沉积包括其下的帽层152的第二BEOL介电层的下一步骤。
图5-6示出了下一步骤，在第二BEOL介电层150内形成与第一双金属镶嵌结构124的金属140接触并且在第一电路102上方的第二双金属镶嵌结构220，同时形成与单金属镶嵌通孔结构126的金属140接触并且在第二电路104上方的单金属镶嵌线布线结构160。如同在图5中所示出的，该步骤可以包括对于第一电路102形成第二通孔开口224，同时对于第二电路104形成单金属镶嵌线布线开口160，并且随后对于第一电路102形成连接到第二通孔开口224的第二线布线开口230，从而完成第二双金属镶嵌结构220。其它的线布线结构(未示出)也可以在第二BEOL介电层150内与第二线布线开口230一起形成。如同在图6中所示出的，单金属镶嵌线布线结构160具有第二线布线开口230的宽度Y大约两倍的宽度2Y。还应当理解单金属镶嵌布线的宽度可以比2Y宽，并且第二线布线开口230的宽度可以比宽度Y宽。更具体地，惯例典型地允许大的线宽分布。因而，宽度Y和宽度2Y是这两种类型布线的最小宽度，一个是另一个的大约两倍高。
图7示出了所述方法的最后的步骤，包括形成第二双金属镶嵌结构220和单金属镶嵌线布线结构160内的金属240。该步骤可以包括传统工艺，例如开口帽层152，沉积衬垫242，沉积金属240并且平坦化金属240，即通过化学机械抛光(CMP)。
应当理解可以变更形成的结构的宽度。例如，上述实施例采用对应于第一金属层106布线X、Y的宽度的通孔开口124宽度X和线布线开口230宽度Y。但是，通孔开口124宽度和线布线开口230宽度可以对应于第一金属层106布线X、Y宽度的大约两倍，即2X、2Y。因而，单金属镶嵌结构126，160可以具有4X、4Y的宽度。此外，通孔开口124宽度和线布线开口230宽度可以对应于第一金属层106布线宽度X、Y的四倍，即4X，4Y。因而，单金属镶嵌结构126、160可以具有8X、8Y的宽度。
还可以对于随后的层重复上述方法。
本发明还包括一种在同一晶片上形成不同电路的不同BEOL布线的方法，所述方法包括的步骤是：同时在第一介电层内使用双金属镶嵌结构在第一电路上方形成线后端(BEOL)布线，和在第一介电层内使用单金属镶嵌通孔结构在第二电路上方形成BEOL布线；并且同时在第二介电层内使用双金属镶嵌结构在第一电路上方形成BEOL布线，和在第二介电层内使用单金属镶嵌线布线结构在第二电路上方形成BEOL布线，其中单金属镶嵌通孔结构具有双金属镶嵌结构的通孔部的大约两倍的宽度并且单金属镶嵌线布线结构具有大约两倍的双金属镶嵌结构的线布线部的宽度。
如同图7中所示出的，本发明还包括半导体产品300，其包括第一电路102和第二电路104，第一电路102上方的第一BEOL介电层110内的第一双金属镶嵌金属结构302，和在第一BEOL介电层110内并且在第二电路102上方的单金属镶嵌金属通孔结构304。单金属镶嵌金属通孔结构306具有通孔开口124宽度X大约两倍的宽度(2X)(图2)。产品300还包括第二BEOL介电层内第一BEOL层112上方和第一电路102上方的第二双金属镶嵌金属结构308。第二双金属镶嵌金属结构308具有线布线开口230宽度Y(图6)。产品300还包括连接到第二电路104上方单金属镶嵌通孔结构306的单金属镶嵌金属线布线结构310。单金属镶嵌金属线布线结构310具有第一线布线开口230宽度(Y)大约两倍的宽度2Y(图6)。
如上所述，就宽度而言面，各双金属镶嵌金属结构302、308的线布线部130、230具有对应于第一金属层布线的宽度Y。作为替代，各双金属镶嵌金属结构302、308的线布线部130、230可以具有对应于第一金属层布线大约两倍的宽度。因而，单金属镶嵌金属结构304、310可以具有4X，4Y的宽度。此外，各双金属镶嵌金属结构302、308的线布线部130、230可以具有对应于第一金属层布线大约四倍的宽度。因而，单金属镶嵌金属结构304、310可以具有8X，8Y的宽度。
图8示出了图2-7的方法的步骤的表。图8示出了CMP步骤的数量是如何使用上述方法从11减小的(如同在图1-7中所示出的)。应当强调上述步骤和结构仅是示意性的，并且可以使用本发明以与其它结构组合。此外，以相似的方式，该工艺可以用“线先(line first)”集成方案。
除了允许具有不同要求的两个电路以成本效率高的方式置于同一晶片上之外，本发明还可以通过允许在同一芯片上的不同电路以不同方式布线而提高了布线效率。例如，对于进行全局布线之前使用四个局部布线(1X)的一特定电路，和仅在两个局部布线之后就进行2X全局布线更为有效的另一电路，是有利的。这种情形更加可能出现，因为由于尺寸减小伴随着各项新技术，金属线的电阻日益增大，并且在一些情形，在完成局部布线之后，尽快地布线低电阻的路径变得重要。对于仅需要两个局部布线的电路的传统解决方法是通过两个剩下的局部布线层通过1X通孔和1X线或岛“建高”信号，但是该传统技术增加了对于电路的电阻(其可以损害性能)，将布线轨道使用完(其可以损害密度并且甚至驱动对于更多金属层的需求)并且将全局布线移动得与硅更远(可以对散热不利)。上述方法消除了这些问题。
应当注意可以用与上述方法相同的成本并且使用相同的中间掩模，以两个1X厚度布线替代一个2X厚度布线，对于第二电路104制造相同的2X布线图案。在该情形，单金属镶嵌金属结构310(图7)可以分为两个半高度布线(都具有等于2X厚度布线的宽度)，其中之一在另一布线上方直接走线，通过使用通孔中间掩模两次和线中间掩模两次采用大通孔在彼此顶部连接(在这种情形通孔和线都具有2X宽度但具有1X高度)。但是，相对于该情形，模型预测(对于适于45nm技术的尺寸的2X胖布线)上述实施例在电阻(因为该结构产生较少的衬垫体积份额)和总电容方面提供了优越性。更具体地，一个2X高度的线比两个1X高度的线具有较小的衬垫份额(三条线宽度都相同)，导致2X线与1X线对的并联电阻相比具有较低的电阻，因为金属衬垫(钽)。
在不偏离本发明在所附权利要求中所界定的精神和范围的情况下，可以进行变化。
工业实用性
本发明在半导体领域内，更具体地在半导体的线后端布线的领域内具有工业适用性。

Claims (5)

1.一种在同一晶片上的不同电路形成不同的线后端BEOL布线的方法，所述方法包括的步骤是：
提供一结构，包括第一电路(102)和第二电路(104)以及至少两个在其上的金属布线层；
在第一BEOL介电层(110)内在第一电路(102)上方形成具有通孔开口宽度的第一双金属镶嵌结构(120)，同时在第二电路(104)上方形成具有所述通孔开口宽度的两倍宽度的第一单金属镶嵌通孔结构(126)；
在所述第一双金属镶嵌结构(120)和第一单金属镶嵌通孔结构(126)内形成金属；
沉积包括帽层的第二BEOL介电层(150)；
在所述第二BEOL介电层(150)内，形成与第一双金属镶嵌结构(120)的金属接触并且在第一电路(102)上方的具有线布线开口宽度的第二双金属镶嵌结构(220)，同时形成与所述第一单金属镶嵌通孔结构(126)的金属接触并且在第二电路(104)上方的第二单金属镶嵌线布线结构(160)，所述第二单金属镶嵌线布线结构(160)具有所述线布线开口宽度两倍的宽度；并且
在所述第二双金属镶嵌结构(220)和第二单金属镶嵌线布线结构(160)内形成金属。
2.根据权利要求1的方法，其中所述第一双金属镶嵌结构(120)和第一单金属镶嵌通孔结构(126)的形成步骤包括：
对于第一电路(102)形成具有所述通孔开口宽度的第一通孔开口，同时对于第二电路(104)形成第一单金属镶嵌通孔结构(126)；并且
对于第一电路(102)形成连接到第一通孔开口的第一线布线开口从而完成第一双金属镶嵌结构(120)。
3.根据权利要求1的方法，其中所述第二双金属镶嵌结构(220)和第二单金属镶嵌线布线结构(160)的形成步骤包括：
对于第一电路(102)形成第二通孔开口同时对于第二电路(104)形成第二单金属镶嵌线布线结构(160)；并且
对于第一电路(102)形成连接到第二通孔开口的第二线布线开口从而完成第二双金属镶嵌结构(220)。
4.根据权利要求1的方法，其中所述第一BEOL介电层(110)包括帽层，各金属形成步骤包括：
开孔所述帽层；
沉积衬垫；
沉积所述金属；并且
平坦化所述金属。
5.根据权利要求1的方法，还包括对于随后的线后端BEOL布线的层重复所述方法的步骤。
CNB2006800166566A 2005-05-19 2006-05-19 在同一晶片上的不同电路形成不同的线后端布线的方法 Expired - Fee Related CN100547747C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/908,623 2005-05-19
US10/908,623 US7071099B1 (en) 2005-05-19 2005-05-19 Forming of local and global wiring for semiconductor product

Publications (2)

Publication Number Publication Date
CN101176196A CN101176196A (zh) 2008-05-07
CN100547747C true CN100547747C (zh) 2009-10-07

Family

ID=36613699

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800166566A Expired - Fee Related CN100547747C (zh) 2005-05-19 2006-05-19 在同一晶片上的不同电路形成不同的线后端布线的方法

Country Status (8)

Country Link
US (1) US7071099B1 (zh)
EP (1) EP1883957B1 (zh)
JP (1) JP2008541462A (zh)
CN (1) CN100547747C (zh)
AT (1) ATE463046T1 (zh)
DE (1) DE602006013303D1 (zh)
TW (1) TW200723446A (zh)
WO (1) WO2006125135A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790350B2 (en) * 2007-07-30 2010-09-07 International Business Machines Corporation Method and materials for patterning a neutral surface
US8026170B2 (en) * 2007-09-26 2011-09-27 Sandisk Technologies Inc. Method of forming a single-layer metal conductors with multiple thicknesses
JP5703105B2 (ja) * 2011-04-15 2015-04-15 株式会社東芝 半導体装置及びその製造方法
US20150303145A1 (en) * 2014-04-17 2015-10-22 Qualcomm Incorporated Back end of line (beol) local optimization to improve product performance
US9379057B2 (en) * 2014-09-02 2016-06-28 International Business Machines Corporation Method and structure to reduce the electric field in semiconductor wiring interconnects
US9659856B2 (en) * 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
CN107731739B (zh) * 2016-08-12 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108959771B (zh) * 2018-07-03 2020-05-12 北京华大九天软件有限公司 一种使用两种金属的等电阻布线方法
US10777456B1 (en) 2019-03-18 2020-09-15 Tokyo Electron Limited Semiconductor back end of line (BEOL) interconnect using multiple materials in a fully self-aligned via (FSAV) process
KR20210018669A (ko) 2019-08-08 2021-02-18 삼성전자주식회사 비아 및 배선을 포함하는 반도체 소자

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5380546A (en) * 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
JP3515363B2 (ja) * 1998-03-24 2004-04-05 株式会社東芝 半導体装置の製造方法
US6306769B1 (en) 2000-01-31 2001-10-23 Advanced Micro Devices Use of dual patterning masks for printing holes of small dimensions
US6352917B1 (en) 2000-06-21 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Reversed damascene process for multiple level metal interconnects
TW472352B (en) * 2001-01-17 2002-01-11 United Microelectronics Corp Metal dual damascene opening process
US20020098673A1 (en) * 2001-01-19 2002-07-25 Ming-Shi Yeh Method for fabricating metal interconnects
US6984892B2 (en) 2001-03-28 2006-01-10 Lam Research Corporation Semiconductor structure implementing low-K dielectric materials and supporting stubs
US20030008493A1 (en) * 2001-07-03 2003-01-09 Shyh-Dar Lee Interconnect structure manufacturing
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US6888251B2 (en) * 2002-07-01 2005-05-03 International Business Machines Corporation Metal spacer in single and dual damascene processing
US20040025643A1 (en) * 2002-08-07 2004-02-12 Chih-Ching Hsien Ratchet wheel mounting structure for wrench
DE10257682A1 (de) * 2002-12-10 2004-07-08 Infineon Technologies Ag Halbleiterschaltungsanordnung
US6674168B1 (en) 2003-01-21 2004-01-06 International Business Machines Corporation Single and multilevel rework
US6784091B1 (en) 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
TWI229411B (en) * 2004-04-20 2005-03-11 Powerchip Semiconductor Corp Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP2008541462A (ja) 2008-11-20
DE602006013303D1 (de) 2010-05-12
WO2006125135A1 (en) 2006-11-23
ATE463046T1 (de) 2010-04-15
EP1883957A4 (en) 2008-09-17
US7071099B1 (en) 2006-07-04
EP1883957A1 (en) 2008-02-06
TW200723446A (en) 2007-06-16
EP1883957B1 (en) 2010-03-31
CN101176196A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
CN100547747C (zh) 在同一晶片上的不同电路形成不同的线后端布线的方法
CN108140559B (zh) 传导阻障直接混合型接合
US10304818B2 (en) Method of manufacturing semiconductor devices having conductive plugs with varying widths
JP3778487B2 (ja) 金属キャパシタの形成方法
US7586175B2 (en) Semiconductor wafer having embedded electroplating current paths to provide uniform plating over wafer surface
US20180269150A1 (en) Metal interconnects for super (skip) via integration
CN102832165A (zh) 经过改进的用于双镶嵌工艺的间隙填充方法
US7470609B2 (en) Semiconductor device and method for manufacturing the same
US10475878B2 (en) BEOL capacitor through airgap metallization
US6680542B1 (en) Damascene structure having a metal-oxide-metal capacitor associated therewith
CN101573787B (zh) 制造互连结构的方法
US20210343589A1 (en) Barrier-less prefilled via formation
CN101414576A (zh) 半导体器件及形成其阻挡金属层的方法
US10340183B1 (en) Cobalt plated via integration scheme
WO2010131079A1 (en) Semiconductor Device Comprising a Metal System Including a Separate Inductor Metal Layer
CN109524348A (zh) 基本规则区域中的完全对准的过孔
CN108630651A (zh) 具有浮岛的片上电容器
US7167072B2 (en) Method of fabricating inductor and structure formed therefrom
CN209071319U (zh) 硅穿孔互连结构
CN102124553A (zh) 包含要求金属层与衬底之间的电压阈值的工艺的用于制造集成电子电路的工艺
CN102881586A (zh) 改善接触孔之钨化学机械研磨后平坦性的方法
US20150340427A1 (en) Capacitor structure and method of manufacturing the same
US20230066614A1 (en) Advanced metal interconnects with a replacement metal
US20240332065A1 (en) Interconnect structure for multi-thickness semiconductor device
CN101217129B (zh) 一种层间电容器的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170227

Address after: Cayman Islands Grand Cayman

Patentee after: INTERNATIONAL BUSINESS MACHINES Corp.

Address before: American New York

Patentee before: Globalfoundries second American LLC

Effective date of registration: 20170227

Address after: American New York

Patentee after: Globalfoundries second American LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right

Effective date of registration: 20180518

Address after: Ontario, Canada

Patentee after: International Business Machines Corp.

Address before: Cayman Islands Grand Cayman

Patentee before: INTERNATIONAL BUSINESS MACHINES Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091007

Termination date: 20210519

CF01 Termination of patent right due to non-payment of annual fee