TW202312297A - 半導體裝置及其製備方法 - Google Patents

半導體裝置及其製備方法 Download PDF

Info

Publication number
TW202312297A
TW202312297A TW111100880A TW111100880A TW202312297A TW 202312297 A TW202312297 A TW 202312297A TW 111100880 A TW111100880 A TW 111100880A TW 111100880 A TW111100880 A TW 111100880A TW 202312297 A TW202312297 A TW 202312297A
Authority
TW
Taiwan
Prior art keywords
conductive
terminal
layer
distance
coil
Prior art date
Application number
TW111100880A
Other languages
English (en)
Other versions
TWI830116B (zh
Inventor
賴正賢
陳世明
謝翰章
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202312297A publication Critical patent/TW202312297A/zh
Application granted granted Critical
Publication of TWI830116B publication Critical patent/TWI830116B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0073—Printed inductances with a special conductive pattern, e.g. flat spiral
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一種半導體裝置包括半導體基底、內連線層和電感器圖案。 內連線層配置在半導體基底上。電感器圖案電性連接至內連線層。 電感器圖案包括與第一端子連接的第一導電線、與第二端子連接的第二導電線以及多個導電線圈。導電線圈將第一導電線連接至第二導電線，且包括與第一導電線連接的外線圈、與第二導電線以及外線圈連接的內線圈。第二導電線在第一方向上與內線圈的第一側間隔距離Y，第二端子在第二方向上與內線圈的第二側間隔距離X1，其中X1＞1.25Y。

Description

半導體裝置及其製備方法
電感器是一種被動電子元件，可以在電流通過時產生的磁場中儲存能量。電感器可用於多種積體電路的應用中，包括穩壓器和許多射頻（radio frequency；RF）電路中。具有相對較小值的電感器通常是使用現有的積體晶片製造流程而直接建構在積體電路上。
以下揭露內容提供用於實施本公開實施例的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用元件符號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可使用例如「在…之下（beneath）」、「在…下方（below）」、「下部的（lower）」、「在…上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
在此論述的實施例可以在上下文中進行討論，即是針對一種包括電感器圖案的半導體裝置（或半導體晶粒）的製造方法。在傳統的嵌入有電感器圖案的半導體裝置，於裝置的製造過程中，通常會在合金製程（高溫加熱）後在電感區域中觀察到鈍化裂紋（passivation crack）。位於電感區域的高內應力所引起的裂紋是由於端點處的間距過小。
根據此處討論的一些實施例，是調整電感器圖案的尺寸以幫助釋放在電感區域中觀察到的邊角應力（corner stress），並且鈍化裂紋的問題能得到解決。舉例來說，是增加電感器圖案的第二端子的寬度，而第二端子以及與第二端子連接的第二導電線會滿足一定的距離關係（X1＞1.25Y；X2＞1.25Y；X3＞1.25Y，如下所舉例說明）。因此，可以減小電感器圖案的內應力，同時可以通過具有擴大的寬度/面積的第二端子來釋放電感器圖案中殘留的任何內應力。
圖1是根據本公開的一些示例性實施例的半導體裝置的示意性剖面圖。如圖1所示，在一些實施例中，半導體裝置100（或半導體晶粒）包括半導體基底102、介電層101、電晶體103、內連線層104、電感器圖案106、導電接墊108、鈍化層109、110、導電柱112和保護層114。介電層101設置在半導體基底102上並圍繞電晶體103。內連線層104位於半導體基底102上，並通過導電接點CT電性連接到電晶體103。
在一些實施例中，內連線層104包括第一堆積層104A、第二堆積層104B、第三堆積層104C和第四堆積層104D。每一層堆積層（104A-104D）包括金屬化層（M1-M4）、導電通孔（V1-V4）和絕緣層（IN1-IN4）。內連線層104還可以包括設置在第四堆積層104D上的金屬化層M5，而其中鈍化層109會覆蓋金屬化層M5。
導電接墊108與電感器圖案106配置於內連線層104的金屬化層（M1-M5）上方並與其電性連接。鈍化層110配置於導電接墊108與電感器圖案106上方，並且具有暴露出導電接墊108的開口。導電柱112設置於鈍化層110上，並通過鈍化層110的開口電性連接至導電接墊108。保護層114設置於鈍化層110上並圍繞導電柱112。在一些實施例中，半導體裝置100是射頻（radio frequency；RF）裝置。然而，本公開不限於此，並且半導體裝置100可以是任何具有電感器圖案嵌入在內的其他合適類型的裝置。接著，將參考圖2描述電感器圖案106的細節。
圖2是根據本公開的一些示例性實施例的電感器圖案的上視圖。如圖2所示，電感器圖案106包括第一端子TM1、第一導電線CL1、第二端子TM2、第二導電線CL2和多個導電線圈CX。第一端子TM1是設置在鈍化層109上並電性連接至內連線層104的金屬化層M5（見圖1）。舉例來說，第一端子TM1通過連接到第一端子TM1的底面的連接元件106-CE而連接到金屬化層M5。第一導電線CL1是與第一端子TM1連接。第二端子TM2是設置在鈍化層109上並電性連接至內連線層104的金屬化層M5（見圖1）。舉例來說，第二端子TM2通過連接到第二端子TM2的底面的連接元件106-CE而連接到金屬化層M5。第二導電線CL2是與第二端子TM2連接。
在一些實施例中，第一導電線CL1的寬度為d1，第一端子TM1的寬度為d2，第二導電線CL2的寬度為d3，第二端子TM2的寬度為d4。寬度d4大於寬度d1、d2和d3。換言之，第二端子TM2具有最大寬度，而第一端子TM1、第一導電線CL1與第二導電線CL2的寬度基本相同。此外，在一些實施例中，多個導電線圈CX與第一導電線CL1和第二導電線CL2的寬度基本相同。藉由相對於第二導電線CL2的寬度來增加第二端子TM2的寬度，可以釋放位於電感器圖案106（電感區域）中的內部應力，並且可以解決鈍化裂紋問題。此外，通過相對於多個導電線圈CX和第一導電線CL1的寬度來增加第二端子的寬度，可以進一步釋放位於電感器圖案106（電感區域）中的內部應力。
如圖2中進一步所示（且如圖1中所支持的），多個導電線圈CX設置於鈍化層109上且將第一導電線CL1連接至第二導電線CL2。多個導電線圈CX包括多個線圈轉角106-TN，且多個線圈轉角106-TN中的每一轉角具有90度的角度Ax。此外，多個導電線圈CX包括與第一導電線CL1連接的外線圈CX1、與第二導電線CL2連接的內線圈CX3、以及將外線圈CX1與內線圈CX3連接的中間線圈CX2。
在示例性實施例中，外線圈CX1是電感器圖案106中，從第一導電線CL1的末端的點CX1-P1開始，延伸至點CX1-P2以形成單一環（single loop）的部分。根據第一導電線CL1的設計，點CX1-P1的起始位置可能會有所改變。舉例來說，第一導電線CL1可以具有多個不形成線圈圖案（環）的部分的線段，而點CX1-P1可以視為形成線圈圖案（環）的起點的外線圈CX1的一部分。類似地，內線圈CX3是定義為電感器圖案106中，從第二導電線CL2的末端的點CX3-P1開始，延伸到點CX3-P2以形成單一環的部分。根據第二導電線CL2的設計，點CX3-P1的起始位置可能會有所改變。舉例來說，第二導電線CL2可以具有至少一段但不超過兩段的線段，而其中第二導電線CL2的一個線段可以形成線圈圖案（連續環）的部份。在示例性實施例中，第二導電線CL2的單一線段是以與線圈轉角106-TN相同的角度而配置的。因此，第二導電線 CL2 的線段是形成為線圈圖案（連續環）的部分，而點 CX3-P1是與第二導電線 CL2 連接的另一個環的起始點，其形成內線圈CX3的一部分。此外，在一些實施例中，中間線圈CX2可以是將外線圈CX1連接到內線圈CX3的電感器圖案106的其餘部分，並且可以包括多個環。
雖然本實施例的導電線圈CX包括外線圈CX1、內線圈CX3和具有一定環數的中間線圈CX2，但值得注意的是，本發明不以此為限。舉例來說，中間線圈CX2的環數可以根據設計需求進行調整。在一些實施例中，也可以省略中間線圈CX2，並且外線圈CX1是與內線圈CX3直接連接。在這樣的實施例中，導電線圈CX將具有由內線圈CX3和外線圈CX1所限定的兩個環。換言之，導電線圈CX在電感器圖案106中可具有最少兩個環。此外，在一些實施例中，雖然導電線圈CX是以逆時針的方式環繞，但應注意的是，本公開並非僅限於此。在替代性的實施例中，導電線圈CX也可是以順時針方式環繞，其可基於設計需求而進行調整。
如圖2進一步所示，內線圈CX3被示為包括第一側CX3-S1、第二側CX3-S2、第三側CX3-S3和第四側CX3-S4。第一側CX3-S1與第三側CX3-S3是沿著第一方向DR1排列，且彼此面對。第二側CX3-S2與第四側CX3-S4是沿著第二方向DR2排列，且彼此面對。第二方向DR2垂直於第一方向DR1。在一些實施例中，內線圈CX3的四側（CX3-S1、CX3-S2、CX3-S3、CX3-S4）是圍繞第二導電線CL2和第二端子TM2。在一些實施例中，第二導電線CL2在第一方向DR1上與內線圈CX3的第一側CX3-S1間隔開距離Y，而第二端子TM2在第二方向DR2上與內線圈CX3的第二側CX3-S2間隔開距離X1。在一些實施例中，距離Y可以對應於導電線圈CX的間距，而此間距在橫跨內線圈CX3、外線圈CX1和中間線圈CX2的多個環中是基本固定的。
在一些實施例中，第二端子TM2可以在第一方向DR1上與內線圈CX3的第一側CX3-S1間隔距離X4，而此距離X4可以小於或等於距離Y。此外，第二端子TM2在第一方向DR1上與內線圈CX3的第三側CX3-S3間隔距離X2。在示例性實施例中，距離X1與距離Y的關係滿足：X1＞1.25Y，而距離X2與距離Y的關係滿足：X2＞1.25Y。舉例來說，在一個實施例中，如果距離Y為2μm，則距離X1將大於2.5μm，且距離X2將大於2.5μm。通過調整第二導電線CL2與第二端子TM2來滿足這樣的距離關係，可以進一步降低電感器圖案106的內應力，防止鈍化裂紋的問題。另一方面，如果無法滿足這樣的距離關係，則內應力很可能會增加，導致鈍化裂紋的可能性會提高。
接著，將參考圖3A至圖3H所示的步驟更詳細地討論根據本公開的一些實施例的具有電感器圖案106的半導體裝置100的製造流程。
圖3A至圖3H是根據本公開的一些示例性實施例的製造半導體裝置的方法中的各個階段的示意性剖面圖。如圖3A所示，提供基底102。基底102可以是例如塊狀基底（例如，塊狀矽基底）、絕緣體上矽（silicon-on-insulator；SOI）基底等。基底102可以摻雜（例如，用p型或n型摻雜劑）或未摻雜。基底102可以是晶圓，例如矽晶圓。通常，SOI基底是形成在絕緣層上的一層半導體材料。絕緣層例如是掩埋式氧化物（buried oxide；BOX）層、氧化矽層等。絕緣層設置在基底上，通常為矽或玻璃基底上。也可以使用其他基底，例如多層的或梯度（gradient）的基底。在一些實施例中，基底102包括元素半導體，例如矽或鍺，化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦和銻化銦，合金半導體，例如SiGe、GaAsP、AlInAs 、AlGaAs、GaInAs、GaInP 和 GaInAsP 或其組合。
在一些實施例中，基底102還包括形成在其中的主動元件（例如，電晶體等）和可選的被動元件（例如，電阻器、電容器、電感器等）。在一些其他實施例中，基底102包括設置在其上方的多種元件。這些元件包括積體電路元件。這些元件例如是，電晶體、電容器、電阻器、二極體、光電二極體、熔斷器元件或其他類似元件。舉例來說，在一實施例中，多個電晶體103是位於基底102內。電晶體103包括閘極電極103A、電晶體側壁間隙壁103B、閘極電介質103C和源極/汲極區103D。其他元件，例如電容器、電阻器、二極體、光電二極體、保險絲等也可以形成在基底 102 上。這些元件的功能可以包括儲存器、處理器、傳感器、放大器、配電、輸入/輸出電路，或類似功能。
如圖3A所示，在基底102上方形成內連線層104。舉例來說，內連線層104是通過導電觸點CT連接到電晶體103。在一些實施例中，在基底102和內連線層104之間形成介電層101。介電層101可以圍繞導電觸點CT，並且圍繞電晶體103的閘極電極103A和電晶體側壁間隙壁103B。
如圖3A進一步所示，內連線層104包括第一堆積層104A、第二堆積層104B、第三堆積層104C和第四堆積層104D。舉例來說，第一堆積層104A包括電性連接至導電接點CT的金屬化層M1、設置於金屬化層M1上的多個導電通孔V1以及橫向的環繞導電通孔V1和金屬化層M1的絕緣層IN1（或金屬間介電層）。第二堆積層104B設置於第一堆積層104A上，且包括與導電通孔V1電性連接的金屬化層M2、設置於金屬化層M2上的多個導電通孔V2，以及橫向的環繞導電通孔V2和金屬化層M2的絕緣層IN2（或金屬間介電層）。在一些實施例中，第二堆積層104B還包括設置在導電通孔V2和金屬化層M2之間的電容器105。例如，在一個實施例中，電容器105是金屬-絕緣體-金屬（MIM）電容器，其利用氮化矽作為絕緣材料。
此外，第三堆積層104C設置於第二堆積層104B上，且包括與導電通孔V2電性連接的金屬化層M3、設置於金屬化層M3上的多個導電通孔V3，以及橫向的環繞導電通孔V3和金屬化層M3的絕緣層IN3（或金屬間介電層）。第四堆積層104D設置於第三堆積層104C上，並包括與導電通孔V3電性連接的金屬化層M4、設置於金屬化層M4上的多個導電通孔V4，以及橫向的環繞導電通孔V4和金屬化層M4的絕緣層IN4（或金屬間介電層）。此外，金屬化層M5是設置於第四堆積層104D上，且電性連接至導電通孔V4。在示例性實施例中，雖然此處繪示了五個金屬化層（M1～M5）和四個堆積層（104A～104D），但應注意的是，本公開不限於此。舉例來說，在其他實施例中，內連線層104中的金屬化層和堆積層的數量可以基於設計需求來進行調整。
在一些實施例中，絕緣層IN1、IN2、IN3和IN4獨立地由介電材料所製成，例如，氧化矽、氮化矽、氮氧化矽、旋塗介電材料或低k介電材料。金屬化層M1、M2、M3、M4、M5和導電通孔V1、V2、V3、V4可以包括金屬或金屬合金，且包括Al、AlCu、Cu、Ti、TiN、W等中的一種或多種。在一些實施例中，金屬化層M1、M2、M3、M4、M5和導電通孔V1、V2、V3、V4通過雙鑲嵌製程形成。也就是說，金屬化層M1、M2、M3、M4、M5和導電通孔V1、V2、V3、V4可以同時形成。
參考圖3B，在後續步驟中，在內連線層104上形成鈍化層109（第一鈍化層）。舉例來說，是將鈍化層109進行圖案化以形成多個第一開口OP1，以部分地暴露出內連線層104的金屬化層M5的頂面。在一些實施例中，藉由在鈍化層109上提供光阻圖案（未示出）來進行圖案化製程。光阻圖案可以覆蓋部分鈍化層109，同時暴露出鈍化層109的其它部分。接著，未被光阻圖案覆蓋的鈍化層109的部分可以被蝕刻以形成第一開口OP1。在一些實施例中，鈍化層109是氧化矽層、氮化矽層、氮氧化矽層或由任何合適的介電材料所形成的介電層。在一些實施例中，鈍化層109可以包括氧化物層和堆疊在氧化物層上的氮化矽層。此外，鈍化層109可以通過電漿輔助化學氣相沉積（PE-CVD）等方式來形成。
參照圖3C，在一些實施例中，是在鈍化層109上方和第一開口OP1內共形地形成導電層CL。舉例來說，導電層CL是通過第一開口OP1電性連接至內連線層104的金屬化層M5。導電層CL可以包括諸如Al、Cu、AlCu等的導電材料。此外，導電層CL可以通過合適的製程，例如，通過物理氣相沉積（PVD）等方式在鈍化層109上沉積導電材料來形成。
參考圖3D，在後續的步驟中，是將導電層CL圖案化以形成多個導電接墊108和至少一個電感器圖案106。也就是說，導電接墊108和電感器圖案106可以由相同的步驟形成，並且可以位於鈍化層109上的相同水平高度處。在一些實施例中，是在導電層CL上提供光阻圖案（未示出）來圖案化導電層CL。光阻圖案可以是位於對應後續步驟形成的導電接墊108和電感器圖案106的區域的位置。接著，可進行適當的圖案化製程或蝕刻製程以去除未被光阻覆蓋的導電層CL的部分，從而形成導電接墊108和電感器圖案106。在一些實施例中，所形成的導電接墊108通過多個連接元件108-CE電性連接到內連線層104的金屬化層M5。類似地，電感器圖案106可通過多個連接元件106-CE電性連接至內連線層104的金屬化層M5。電感器圖案106的各種設計將在稍後階段參考圖6至圖15更詳細地進行描述。
參考圖3E，在形成導電接墊108和電感器圖案106之後，是在導電接墊108和電感器圖案106上方形成鈍化層110（第二鈍化層）。在一些實施例中，鈍化層110是氧化矽層、氮化矽層、氮氧化矽層或由任何合適的介電材料形成的介電層。在一些實施例中，鈍化層110可以包括氧化物層和堆疊在氧化物層上的氮化矽層。此外，鈍化層110可以通過電漿輔助化學氣相沉積（PE-CVD）等方式來形成。鈍化層110的材料和鈍化層109的材料可以是相同或是不同。
請參考圖3F，在形成鈍化層110之後，是將鈍化層110圖案化以形成多個第二開口OP2，以暴露出多個導電接墊108。舉例來說，圖案化製程是通過提供光阻圖案（未示出）在鈍化層110上方。光阻圖案可以覆蓋鈍化層110的一部分，同時暴露出鈍化層110的其它部分。接著，未被光阻圖案覆蓋的鈍化層110的部分可以被蝕刻以形成第二個開口OP2。在一些實施例中，在將鈍化層110圖案化之後，是進行加熱製程（合金製程）以加熱導電接墊108以及鈍化層109和110。例如，在將鈍化層110圖案化之後進行的加熱製程，是在390°C到410°C 之間的溫度範圍內進行的。
接著，參考圖3G，是在鈍化層110的多個第二開口OP2中形成多個導電柱112。舉例來說，導電柱112通過多個第二開口OP2電性連接至多個導電接墊108。在一些實施例中，導電柱112通過電鍍方式形成在導電接墊108上。在一些實施例中，導電柱112包括如銅或類似的導電材料。
參考圖3H，在形成導電柱112之後，可以形成保護層114以圍繞導電柱112。在一些實施例中，可以形成保護層114以覆蓋導電柱112，並且，執行平坦化製程（例如，化學機械研磨）以暴露導電柱112，使得半導體裝置100可以通過導電柱112電性連接至其他元件。在一些實施例中，當基底102是晶圓（例如，矽晶圓）或晶圓的一部分時，則可以切割晶圓以將單獨的半導體裝置100（圖3H中示出的一個半導體裝置100）彼此分離。至此，可以完成根據本公開的一些實施例的半導體裝置100。
圖4是根據本公開的一些示例性實施例的半導體裝置的示意性剖面圖。圖4所示的半導體裝置100’類似於圖3H所示的半導體裝置100。因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。實施例的不同之處在於，圖4的半導體裝置100’還包括多個導電端子116。如圖4所示，多個導電端子116是形成於導電柱112上，並電性連接至導電柱112。在一個實施例中，導電端子116為微凸塊，例如具有銅金屬柱的微凸塊。在另一實施例中，導電端子116是焊料凸塊、無鉛焊料凸塊或微凸塊，例如控制塌陷高度晶片連接（controlled collapse chip connection ；C4）凸塊或包含銅柱的微凸塊。在某些實施例中，半導體裝置 100’通過導電端子 116 電性連接到外部元件。
圖5是根據本公開的一些示例性實施例的半導體裝置的示意性剖面圖。圖5所示的半導體裝置100”與圖4所示的半導體裝置100’相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。實施例之間的區別在於，連接元件108-CE和連接元件106-CE的設計/佈置。在前述實施例中，連接元件108-CE是連接至導電接墊108，且連接元件106-CE是連接至電感器圖案106以形成U形的圖案。換言之，連接元件108-CE是共形地形成在第一開口OP1中，並且與設置在鈍化層109上方的導電接墊108一起形成。類似地，連接元件106-CE是共形地形成在第一開口OP1中，並且與設置在鈍化層109上方的電感器圖案106一起形成。然而，本公開不限於此。如圖5所示，在一些實施例中，連接元件106-CE和連接元件108-CE是形成為填充第一開口的導電通孔。此外，導電接墊108是形成在鈍化層109和連接元件108-CE（導電通孔）的頂面上方，而電感器圖案106是形成在鈍化層109和連接元件106-CE的頂面上方（導電通孔）。換言之，連接元件108-CE是與導電接墊108的底面連接，而連接元件106-CE是與電感器圖案106的底面連接。
除了圖2所示的電感器圖案106外，將參考圖6至圖15進一步描述電感器圖案106的替代性設計的細節。需注意的是，圖2以及圖6至圖15所示的各種設計可以應用於圖3H至圖5中所描述的半導體裝置100、100’和100”。此外，在單一個半導體裝置中存在兩個或更多個電感器圖案106的情況下，應注意的是，多個電感器圖案106也可以包括相同或不同的設計。
圖6是根據本公開的一些示例性實施例的電感器圖案的上視圖。圖6的實施例與圖2的實施例相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。在圖2的實施例中，第二端子TM2被設計成具有圓形輪廓（從上視圖看），然而本發明不限於此。舉例來說，如圖6所示，第二端子TM2也可被設計為具有半圓形輪廓（從上視圖看）。在所示的實施例中，當第二端子TM2具有半圓形輪廓時，則第二端子TM2與內線圈CX3的第一側CX3-S1間隔開的距離X4，實質上會等於第二導電線CL2與內線圈CX3的第一側CX3-S1間隔開的距離Y。同前述的實施例，距離X1與距離Y的關係仍滿足：X1＞1.25Y，距離X2與距離Y的關係仍滿足：X2＞1.25Y。此外，第二端子TM2的寬度d4設計為大於第二導電線CL2的寬度d3。如此一來，位於電感器圖案106（電感區域）中的內應力可以被釋放，並且鈍化裂紋的問題可以被解決。
圖7是根據本公開的一些示例性實施例的電感器圖案的上視圖。圖7的實施例與圖2的實施例相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。實施例之間的差異在於，圖7的第二端子TM2的寬度d4與第二導電線CL2的寬度d3基本相同。換言之，第二端子TM2的寬度/面積沒有被擴大。在這樣的實施例中，距離X1與距離Y的關係仍滿足：X1＞1.25Y，距離X2與距離Y的關係仍滿足：X2＞1.25Y。如此一來，位於電感器圖案106（電感區域）中的內應力可以被釋放，並且鈍化裂紋的問題可以被解決。
圖8是根據本公開的一些示例性實施例的電感器圖案的上視圖。圖8的實施例與圖2的實施例相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。實施例之間的差異在於，圖8的第二端子TM2具有與第二導電線CL2的寬度d3基本相同的寬度d4。此外，第二端子TM2與內線圈CX3的第二側CX3-S2間隔的距離X1實質上等於第二導電線CL2與內線圈CX3的第一側CX3-S1間隔的距離Y。如圖8所示，在一些實施例中，與內線圈CX3連接的第二導電線CL2包括具有末端線圈轉角CL2-TN的兩個線段，並且所述末端線圈轉角CL2-TN的角度Ay為90度。在這樣的實施例中，距離X2與距離Y的關係仍然滿足：X2＞1.25Y。因此，位於電感器圖案106（電感區域）中的內應力可以被釋放，並且鈍化裂紋的問題仍然可以被解決。
圖9是根據本公開的一些示例性實施例的電感器圖案的上視圖。圖9的實施例與圖2的實施例相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。在圖2的實施例中，第二端子TM2通過一個連接元件106-CE電性連接至內連線層104的金屬化層M5。然而，本公開不限於此。舉例來說，如圖9所示，由於第二端子TM2的寬度（或面積）增加，多個連接元件106-CE是與第二端子TM2的底面連接以將第二端子TM2電性連接至內連線層104。舉例來說，在所示實施例中，是將三個連接元件106-CE與第二端子TM2的底面連接以提供電性連接。需注意的是，與第二端子TM2的底面連接的連接元件106-CE的數量不限於此。例如，與第二端子TM2連接的連接元件106-CE也可以是一個，也可以是兩個或更多個連接元件106-CE，其可以根據第二端子TM2的面積來進行調整。在一些實施例中，通過增加與第二端子TM2連接的連接元件106-CE的數量，電流量會增加，同時電感也會增加。
如圖9進一步所示，多個輔助連接元件106-AE進一步設置在鈍化層109上，用於將多個導電線圈CX電性連接到位於下方的內連線層104。舉例來說，在一些實施例中，內線圈CX3、中間線圈CX2和外線圈CX1中的每一者包括與其連接的十二個輔助連接元件106-AE，其中，是將三個輔助連接元件106-AE連接到導電線圈CX的每一環的每一側。在一些實施例中，連接到外線圈CX1的輔助連接元件106-AE可以與連接到內線圈CX3和中間線圈CX2的輔助連接元件106-AE基本上對齊。舉例來說，連接到導電線圈CX的輔助連接元件106-AE是沿著第一方向DR1和第二方向DR2對齊。此外，需要說明的是，連接到導電線圈CX的輔助連接元件106-AE的數量和排列可以根據設計需要進行調整。在一些實施例中，通過包括連接到導電線圈CX的輔助連接元件106-AE的設置，電流量會進一步增加，同時電感會進一步增強。
圖10是根據本公開的一些示例性實施例的電感器圖案的上視圖。圖10的實施例與圖2的實施例相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。實施例之間的區別在於，第一端子TM1的寬度d2。如圖2所示，第一端子TM1的寬度d2實質上等於第一導電線CL1的寬度d1和第二導電線CL2的寬度d3。然而，本公開不限於此。 例如，如圖10所示，第一端子TM1的寬度d2大於第一導電線CL1的寬度d1和第二導電線CL2的寬度d3。然而，第二端子TM2的寬度d4仍然大於寬度d1、d2和d3。
同前述的實施例，在圖10的實施例中，通過相對於多個導電線圈CX、第一導電線CL1和第二導電線CL2的寬度增加第二端子TM2的寬度時，位於電感器圖案106（電感區域）中的內應力可以被釋放，並且鈍化裂紋的問題仍可以被解決。此外，通過調整第二導電線CL2與第二端子TM2滿足上述距離關係（X1＞1.25Y；X2＞1.25Y）時，可進一步降低電感器圖案106的內應力，並且避免鈍化裂紋問題。
圖11是根據本公開的一些示例性實施例的電感器圖案的上視圖。圖11的實施例與圖10的實施例相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。實施例之間的區別在於，第二導電線CL2和第二端子TM2的佈置。如圖11所示，與內線圈CX3連接的第二導電線CL2包括末端線圈轉角CL2-TN，並且末端線圈轉角CL2-TN的角度Ay不是90度。在所示實施例中，末端線圈轉角CL2-TN的角度Ay大於90度。然而，在替代實施例中，末端線圈轉角CL2-TN的角度Ay可小於90度。如圖11進一步所示，第二端子TM2佈置在導電線圈CX的中心區域附近。在這樣的實施例中，第二端子TM2在第二方向DR2上與內線圈CX3的第二側CX3-S2間隔開距離X1，第二端子TM2在第一方向DR1上與內線圈CX3的第三側CX3-S3間隔開距離X2，並且第二端子TM2在第二方向DR2上與內線圈CX3的第四側CX3-S4間隔開距離X3。在示例性實施例中，距離X1與距離Y的關係滿足：X1＞1.25Y，距離X2與距離Y的關係滿足：X2＞1.25Y，距離X3與距離Y的關係滿足：X3＞ 1.25Y。
同前述的實施例，在圖11的實施例中，通過相對於多個導電線圈CX、第一導電線CL1和第二導電線CL2的寬度增加第二端子TM2的寬度時，位於電感器圖案106（電感區域）中的內應力可以被釋放，並且鈍化裂紋的問題仍然可以被解決。此外，通過調整第二導電線CL2與第二端子TM2使其滿足上述距離關係（X1＞1.25Y；X2＞1.25Y；X3＞1.25Y）時，可進一步降低電感器圖案106的內應力， 並且可以避免鈍化裂紋的問題。
圖12是根據本公開的一些示例性實施例的電感器圖案的上視圖。圖12的實施例與圖11的實施例相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。實施例之間的區別在於，第二導電線CL2和第二端子TM2的佈置和設計。如圖12所示，與內線圈CX3連接的第二導電線CL2包括末端線圈轉角CL2-TN，而末端線圈轉角CL2-TN的角度Ay為90度。此外，在之前的實施例中，第二端子TM2被設計為具有圓形輪廓（從上視圖來看）。然而，如圖12所示，第二端子TM2被設計為具有矩形輪廓。在一些實施例中，第二端子TM2的尺寸和寬度可以增加，只要其能夠滿足上述距離關係（X1＞1.25Y；X2＞1.25Y；X3＞1.25Y）即可。此外，由於第二端子TM2的面積增加，因此，連接到第二端子TM2的連接元件106-CE的數量也可以增加。
同前述的實施例，在圖12的實施例中，通過相對於多個導電線圈CX、第一導電線CL1和第二導電線CL2的寬度增加第二端子TM2的寬度時，位於電感器圖案106（電感區域）中的內應力可以被釋放，並且鈍化裂紋的問題仍然可以被解決。此外，通過調整第二導電線CL2與第二端子TM2使其滿足上述距離關係（X1＞1.25Y；X2＞1.25Y；X3＞1.25Y）時，可進一步降低電感器圖案106的內應力，並且可以避免鈍化裂紋的問題。
圖13是根據本公開的一些示例性實施例的電感器圖案的上視圖。圖13的實施例與圖11的實施例相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。實施例之間的區別在於，第二導電線CL2和第二端子TM2的佈置和設計。如圖13所示，與內線圈CX3連接的第二導電線CL2包括末端線圈轉角CL2-TN，其中末端線圈轉角CL2-TN的角度Ay為90度。此外，在前述的實施例中，第二端子TM2被設計為具有圓形輪廓（從上視圖來看）。然而，如圖13所示，第二端子TM2被設計為具有八邊形輪廓。在這樣的實施例中，第二端子TM2的第一側TM2-S1在第二方向DR2上與內線圈CX3的第二側CX3-S2間隔距離X1，第二端子TM2的第二側TM2-S2在第一方向DR1上與內線圈CX3的第三側CX3-S3間隔距離X2，第二端子TM2的第三側TM2-S3在第二方向DR2上與內線圈CX3的第四側CX3-S4間隔開距離X3。由上述實施例可知，第二端子TM2的形狀或設計可適當的進行調整（例如，圓形、正方形、長方形、多邊形等），只要滿足上述距離關係（X1＞ 1.25Y；X2 ＞ 1.25Y；X3 ＞ 1.25Y）即可。
同前述的實施例，在圖13的實施例中，通過相對於多個導電線圈CX、第一導電線CL1和第二導電線CL2的寬度增加第二端子TM2的寬度時，位於電感器圖案106（電感區域）中的內應力可以被釋放，並且鈍化裂紋的問題仍然可以被解決。此外，通過調整第二導電線CL2與第二端子TM2使其滿足上述距離關係（X1＞1.25Y；X2＞1.25Y；X3＞1.25Y）時，可進一步降低電感器圖案106的內應力，並且可以避免鈍化裂紋的問題。
圖14是根據本公開的一些示例性實施例的電感器圖案的上視圖。圖14的實施例與圖11的實施例相似，因此，相同的元件符號將用於表示相同或類似的部分，且將省略其詳細描述。實施例之間的區別在於，導電線圈CX的設計和佈置。如先前實施例中所示，導電線圈CX以矩形方式環繞。然而，本公開不限於此。參考圖14，導電線圈CX以圓形方式設置。同前述的實施例，導電線圈CX具有以類似方式定義的外線圈CX1、內線圈CX3和中間線圈CX2。此外，如圖14所示，與內線圈CX3連接的第二導電線CL2包括末端線圈轉角CL2-TN，並且末端線圈轉角CL2-TN的角度Ay等於或小於90度。在一些實施例中，第二導電線CL2與內線圈CX3的第一側（例如，上視圖的右側）間隔開距離Y，第二端子TM2與內線圈CX3的第二側（例如，上視圖的上方側）在第二方向DR2上間隔開距離X1，第二端子TM2與內線圈CX3的第三側（例如，上視圖左側）在第一方向DR1上間隔開距離X2，且第二端子TM2在第二方向DR2上與內線圈CX3的第四側（例如，上視圖的下方側）在第二方向DR2上間隔開距離X3。
類似地，在圖14的實施例中，通過相對於多個導電線圈CX、第一導電線CL1和第二導電線CL2的寬度增加第二端子TM2的寬度時，位於電感器圖案106（電感區域）中的內應力可以被釋放，並且鈍化裂紋的問題仍然可以被解決。此外，通過調整第二導電線CL2與第二端子TM2使其滿足上述距離關係（X1＞1.25Y；X2＞1.25Y；X3＞1.25Y）時，可進一步降低電感器圖案106的內應力， 並且可以防止鈍化裂紋問題。
圖15是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖15的實施例與圖11的實施例相似，因此相同或相似的部分使用相同的標號表示，在此不再贅述。 實施例之間的區別在於導電線圈CX的設計和佈置。如先前實施例中所示，導電線圈CX以矩形方式環繞，其中導電線圈CX的多個線圈轉角106-TN中的每一轉角具有90度的角度Ax。然而，本公開不限於此。參考圖15，導電線圈CX以多邊形方式環繞，由此導電線圈CX的多個線圈轉角106-TN中的每一個具有大於90度的角度Ax。
同前述的實施例，在圖15的實施例中，通過相對於多個導電線圈CX、第一導電線CL1和第二導電線CL2的寬度增加第二端子TM2的寬度時，位於電感器圖案106（電感區域）中的內應力可以被釋放，並且鈍化裂紋的問題仍然可以被解決。此外，通過調整第二導電線CL2與第二端子TM2使其滿足上述距離關係（X1＞1.25Y；X2＞1.25Y；X3＞1.25Y）時，可進一步降低電感器圖案106的內應力，並且可以避免鈍化裂紋的問題。
在上述實施例中，半導體裝置(或半導體晶粒)包括至少一個電感器圖案，其是增加了第二端子的寬度，及/或第二端子與第二導電線滿足一定距離關係（X1＞1.25Y；X2 ＞ 1.25Y；X3 ＞ 1.25Y）。 因此，可以減小電感器圖案的內應力，同時可以通過具有擴大的寬度/面積的第二端子釋放電感器圖案中殘留的任何內應力。整體來說，可以防止位於電感區域的高內應力，並且可以解決鈍化裂紋的問題。
根據本公開的一些實施例，一種半導體裝置包括半導體基底、內連線層和電感器圖案。內連線層配置於半導體基底上。電感圖案設置在內連線層上並與內連線層電性連接。電感器圖案包括第一導電線、第二導電線以及多個導電線圈。第一導電線與第一端子連接。第二導電線與第二端子連接。多個導電線圈將第一導電線連接至第二導電線，其中多個導電線圈包括與第一導電線連接的外線圈、與第二導電線和外線圈連接的內線圈，且其中，第二導電線在第一方向上與內線圈的第一側間隔距離Y，距離Y等於多個導電線圈的環間距，第二端子在第二方向上與內線圈的第二側間隔開距離X1，且距離X1與距離Y的關係滿足：X1＞1.25Y。
根據本公開的一些其他實施例，一種半導體裝置包括半導體基底、內連線層、第一鈍化層、多個導電接墊、至少一個電感器圖案、第二鈍化層和多個導電柱。內連線層設置於半導體基底上。第一鈍化層設置於內連線層上。多個導電接墊設置在第一鈍化層上且電性連接至內連線層。電感器圖案電性連接至內連線層，並包括第一端子、第一導電線、第二端子、第二導電線以及多個導電線圈。第一端子設置在第一鈍化層上，並電性連接至內連線層。第一導電線與第一端子連接，其中第一導電線的寬度為d1，且第一端子的寬度為d2。第二端子設置在第一鈍化層上並電性連接至內連線層。第二導電線與第二端子連接，其中第二導電線的寬度為d3，第二端子的寬度為d4，且寬度d4大於寬度d1、寬度d2和寬度d3。多個導電線圈設置在第一鈍化層上並將第一導電線連接至第二導電線。第二鈍化層，設置在多個導電接墊與至少一個電感圖案上。多個導電柱設置在第二鈍化層上上，且電性連接至多個導電接墊。
根據本公開的又一實施例，描述了一種半導體裝置的製備方法。所述方法包括以下步驟。提供半導體基底。在半導體基底上形成內連線層。在內連線層上形成第一鈍化層，並且圖案化第一鈍化層以形成多個第一開口。在第一鈍化層上形成導電層，其中導電層通過多個第一開口電性連接至內連線層。將導電層圖案化以形成多個導電接墊以及至少一個電感圖案，其中至少一個電感圖案包括：第一導電線、第二導電線以及多個導電線圈。第一導電線與第一端子連接。第二導電線與第二端子連接。多個導電線圈將第一導電線連接至第二導電線，其中多個導電線圈包括與第一導電線連接的外線圈、與第二導電線和外線圈連接的內線圈，且其中，第二導電線在第一方向上與內線圈的第一側間隔距離Y，所述距離Y等於所述多個導電線圈的環間距，第二端子在第二方向上與內線圈的第二側間隔開距離X1，且距離X1與距離Y的關係滿足：X1＞1.25Y。在多個導電接墊與至少一個電感圖案上形成第二鈍化層，並且圖案化第二鈍化層以形成暴露出多個導電接墊的多個第二開口。在多個第二開口中形成多個導電柱，其中多個導電柱通過多個第二開口電性連接至多個導電接墊。
前述內容概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應意識到此種等效構造並不背離本公開的精神及範圍，且他們可在不背離本公開的精神及範圍的情況下在本文中作出各種改變、替代及更改。
100:半導體裝置 101:介電層 102:半導體基底 103:電晶體 103A:閘極電極 103B:電晶體側壁間隙壁 103C:閘極電介質 103D:源極/汲極區 104:內連線層 104A:第一堆積層 104B:第二堆積層 104C:第三堆積層 104D:第四堆積層 105:電容器 106:電感器圖案 106-AE:輔助連接元件 106-CE、108-CE:連接元件 106-TN:線圈轉角 108:導電接墊 109、110:鈍化層 112:導電柱 114:保護層 116:導電端子 Ax、Ay:角度 CL:導電層 CL1:第一導電線 CL2:第二導電線 CL2-TN:末端線圈轉角 CT:導電接點 CX:導電線圈 CX1:外線圈 CX1-P1、CX1-P2、CX3-P1、CX3-P2:點 CX2:中間線圈 CX3:內線圈 CX3-S1:第一側 CX3-S2:第二側 CX3-S3:第三側 CX3-S4:第四側 d1、d2、d3、d4:寬度 DR1:第一方向 DR2:第二方向 IN1、IN2、IN3、IN4:絕緣層 M1、M2、M3、M4、M5:金屬化層 OP1:第一開口 OP2:第二開口 TM1:第一端子 TM2:第二端子 V1、V2、V3、V4:導電通孔 X1、X2、X3、X4、Y:距離
當結合附圖閱讀時，從以下詳細描述可以最好地理解本公開的各個方面。需要注意的是，根據本行業中的標準慣例，各種特徵並未按比例繪製。 事實上，為使論述清晰起見，可以任意增加或減少各種特徵的尺寸。 圖1是根據本公開的一些示例性實施例的半導體裝置的示意性剖面圖。 圖2是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖3A至圖3H是根據本公開的一些示例性實施例的製造半導體裝置的方法中的各個階段的示意性剖面圖。 圖4是根據本公開的一些示例性實施例的半導體裝置的示意性剖面圖。 圖5是根據本公開的一些示例性實施例的半導體裝置的示意性剖面圖。 圖6是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖7是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖8是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖9是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖10是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖11是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖12是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖13是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖14是根據本公開的一些示例性實施例的電感器圖案的上視圖。 圖15是根據本公開的一些示例性實施例的電感器圖案的上視圖。
106:電感器圖案
106-AE:輔助連接元件
106-CE:連接元件
106-TN:線圈轉角
Ax:角度
CL1:第一導電線
CL2:第二導電線CL2
CX:導電線圈
CX1:外線圈
CX1-P1、CX1-P2、CX3-P1、CX3-P2:點
CX2:中間線圈
CX3:內線圈
CX3-S1:第一側
CX3-S2:第二側
CX3-S3:第三側
CX3-S4:第四側
d1、d2、d3、d4:寬度
DR1:第一方向
DR2:第二方向
TM1:第一端子
TM2:第二端子
X1、X2、X4、Y:距離

Claims (20)

  1. 一種半導體裝置，包括： 半導體基底； 內連線層設置在所述半導體基底上； 電感器圖案設置在所述內連線層上並與所述內連線層電性連接，其中所述電感器圖案包括： 第一導電線，其與第一端子連接； 第二導電線，其與第二端子連接；以及 多個導電線圈將所述第一導電線連接至所述第二導電線，其中所述多個導電線圈包括與所述第一導電線連接的外線圈、與所述第二導電線和所述外線圈連接的內線圈，且其中，所述第二導電線在第一方向上與所述內線圈的第一側間隔距離Y，所述距離Y等於所述多個導電線圈的環間距，所述第二端子在第二方向上與所述內線圈的第二側間隔開距離X1，且所述距離X1與所述距離Y的關係滿足：X1＞1.25Y。
  2. 如請求項1所述的半導體裝置，其中所述第一端子與所述第二端子通過多個連接元件電性連接至所述內連線層。
  3. 如請求項2所述的半導體裝置，其中，所述第二端子通過與所述第二端子的底面連接的兩個以上的所述多個連接元件電性連接至所述內連線層。
  4. 如請求項1所述的半導體裝置，其中所述第二端子的寬度大於所述第二導電線的寬度。
  5. 如請求項1所述的半導體裝置，其中，所述第二端子在所述第一方向上與所述內線圈的第三側間隔距離X2，所述內線圈的所述第三側面對所述內線圈的所述第一側，且所述距離X2與所述距離Y的關係滿足：X2＞1.25Y。
  6. 如請求項1所述的半導體裝置，其中，所述多個導電線圈包括多個線圈轉角，且所述多個線圈轉角中的每一者具有90度的角度。
  7. 如請求項6所述的半導體裝置，其中，與所述內線圈連接的所述第二導電線包括末端線圈轉角，且所述末端線圈轉角的角度並非90度。
  8. 如請求項1所述的半導體裝置，其中，所述多個導電線圈以圓形方式佈置。
  9. 如請求項1所述的半導體裝置，其中，所述多個導電線圈包括多個線圈轉角，且所述多個線圈轉角中的每一者具有大於90度的角度。
  10. 如請求項1所述的半導體裝置，更包括多個輔助連接元件，將所述多個導電線圈電性連接至所述內連線層。
  11. 一種半導體裝置，包括： 半導體基底； 內連線層，設置在所述半導體基底上； 第一鈍化層，設置在所述內連線層上； 多個導電接墊，設置在所述第一鈍化層上，且電性連接至所述內連線層； 至少一個電感器圖案，其電性連接至所述內連線層，其中所述至少一個電感器圖案包括： 第一端子，設置在所述第一鈍化層上，並電性連接至所述內連線層； 第一導電線，其與所述第一端子連接，其中所述第一導電線的寬度為d1，且所述第一端子的寬度為d2； 第二端子，設置在所述第一鈍化層上，並電性連接至所述內連線層； 第二導電線，其與所述第二端子連接，其中所述第二導電線的寬度為d3，所述第二端子的寬度為d4，且所述寬度d4大於所述寬度d1、所述寬度d2和所述寬度d3；以及 多個導電線圈，設置在所述第一鈍化層上，並將所述第一導電線連接至所述第二導電線； 第二鈍化層，設置在所述多個導電接墊與所述至少一個電感器圖案上；以及 多個導電柱設置在所述第二鈍化層上，且電性連接至所述多個導電接墊。
  12. 如請求項11所述的半導體裝置，其中，所述多個導電接墊與所述至少一個電感器圖案位於所述第一鈍化層上的同一水平高度處。
  13. 如請求項11所述的半導體裝置，其中，所述多個導電線圈包括與所述第一導電線連接的外線圈、與所述第二導電線連接的內線圈、以及將所述外線圈連接至所述內線圈的中間線圈，且其中所述第二導電線在第一方向上與所述內線圈的第一側間隔距離Y，所述距離Y等於所述多個導電線圈的環間距，所述第二端子在第二方向上與所述內線圈的第二側間隔開距離X1，且所述距離X1與所述距離Y的關係滿足：X1＞1.25Y。
  14. 如請求項11所述的半導體裝置，其中，多個連接元件是連接於所述第二端子的底面，且所述多個連接元件是電性連接至內連線層。
  15. 如請求項11所述的半導體裝置，其中多個輔助連接元件連接於所述多個導電線圈的底面，且所述多個輔助連接元件電性連接至所述內連線層。
  16. 如請求項11所述的半導體裝置，更包括設置在所述多個導電柱上並電性連接至所述多個導電柱的多個導電端子。
  17. 一種半導體裝置的製備方法，包括： 提供半導體基底； 在所述半導體基底上形成內連線層； 在所述內連線層上形成第一鈍化層，並且圖案化所述第一鈍化層以形成多個第一開口； 在所述第一鈍化層上形成導電層，其中所述導電層通過所述多個第一開口電性連接至所述內連線層； 將所述導電層圖案化以形成多個導電接墊以及至少一個電感器圖案，其中所述至少一個電感器圖案包括： 第一導電線，其與第一端子連接； 第二導電線，其與第二端子連接；以及 多個導電線圈將所述第一導電線連接至所述第二導電線，其中所述多個導電線圈包括與所述第一導電線連接的外線圈、與所述第二導電線和所述外線圈連接的內線圈，且其中，所述第二導電線在第一方向上與所述內線圈的第一側間隔距離Y，所述距離Y等於所述多個導電線圈的環間距，所述第二端子在第二方向上與所述內線圈的第二側間隔開距離X1，且所述距離X1與所述距離Y的關係滿足：X1＞1.25Y； 在所述多個導電接墊與所述至少一個電感器圖案上形成第二鈍化層，並且圖案化所述第二鈍化層以形成暴露出所述多個導電接墊的多個第二開口；以及 在所述多個第二開口中形成多個導電柱，其中所述多個導電柱通過所述多個第二開口電性連接至所述多個導電接墊。
  18. 如請求項17所述的方法，更包括進行加熱製程以加熱所述多個導電接墊，其中所述加熱製程是在圖案化所述第二鈍化層之後，在390°C至410°C之間的溫度範圍內進行的。
  19. 如請求項17所述的方法，更包括形成與所述導電層一同形成的多個連接元件，其中在圖案化所述導電層以形成所述多個導電接墊和所述至少一個電感器圖案之後，兩個以上的所述多個連接元件會連接至所述第二端子的底面。
  20. 如請求項17所述的方法，更包括形成與所述導電層一同形成的多個輔助連接元件，其中在圖案化所述導電層以形成所述多個導電接墊和所述至少一個電感器圖案之後，所述多個輔助連接元件會連接至所述多個導電線圈的底面。
TW111100880A 2021-08-31 2022-01-10 半導體裝置及其製備方法 TWI830116B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,998 US20230069734A1 (en) 2021-08-31 2021-08-31 Semiconductor device and method of fabricating the same
US17/461,998 2021-08-31

Publications (2)

Publication Number Publication Date
TW202312297A true TW202312297A (zh) 2023-03-16
TWI830116B TWI830116B (zh) 2024-01-21

Family

ID=84464687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100880A TWI830116B (zh) 2021-08-31 2022-01-10 半導體裝置及其製備方法

Country Status (3)

Country Link
US (1) US20230069734A1 (zh)
CN (1) CN115497921A (zh)
TW (1) TWI830116B (zh)

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6429504B1 (en) * 2000-05-16 2002-08-06 Tyco Electronics Corporation Multilayer spiral inductor and integrated circuits incorporating the same
JP2003273210A (ja) * 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US7319261B1 (en) * 2002-11-21 2008-01-15 Analog Devices, Inc. Integrated MOS one-way isolation coupler and a semiconductor chip having an integrated MOS isolation one-way coupler located thereon
JP3974537B2 (ja) * 2003-02-18 2007-09-12 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP2004311504A (ja) * 2003-04-02 2004-11-04 Renesas Technology Corp 半導体装置およびその製造方法
JP4141881B2 (ja) * 2003-04-04 2008-08-27 シャープ株式会社 集積回路
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
JP4651920B2 (ja) * 2003-07-15 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4391263B2 (ja) * 2004-02-20 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体素子、その製造方法及びその半導体素子を用いた高周波集積回路
US7268409B2 (en) * 2004-05-21 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Spiral inductor with electrically controllable resistivity of silicon substrate layer
US20060097346A1 (en) * 2004-11-10 2006-05-11 Advanpack Solutions Pte Ltd Structure for high quality factor inductor operation
US7265433B2 (en) * 2005-01-13 2007-09-04 International Business Machines Corporation On-pad broadband matching network
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US7486167B2 (en) * 2005-08-24 2009-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Cross-coupled inductor pair formed in an integrated circuit
US7705421B1 (en) * 2005-11-18 2010-04-27 National Semiconductor Corporation Semiconductor die with an integrated inductor
US7477123B2 (en) * 2005-11-21 2009-01-13 Agilent Technologies, Inc. Planar inductor using liquid metal MEMS technology
KR100763224B1 (ko) * 2006-02-08 2007-10-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI302027B (en) * 2006-03-17 2008-10-11 Ind Tech Res Inst A wafer level packaging structure with inductors and manufacture method thereof
US7518481B2 (en) * 2006-06-30 2009-04-14 Intel Corporation Slotted magnetic material for integrated circuit inductors
US7750408B2 (en) * 2007-03-29 2010-07-06 International Business Machines Corporation Integrated circuit structure incorporating an inductor, a conductive sheet and a protection circuit
US8084859B2 (en) * 2007-10-12 2011-12-27 Panasonic Corporation Semiconductor device
JP5658429B2 (ja) * 2008-07-03 2015-01-28 ルネサスエレクトロニクス株式会社 回路装置
US8957498B2 (en) * 2009-08-21 2015-02-17 National Chiao Tung University On-chip electronic device and method for manufacturing the same
JP2011139383A (ja) * 2009-12-29 2011-07-14 Seiko Epson Corp 集積回路装置及び電子機器
US9112263B2 (en) * 2010-02-25 2015-08-18 Stmicroelectronics S.R.L. Electronic communications device with antenna and electromagnetic shield
CN102779807A (zh) * 2012-01-16 2012-11-14 中国科学院上海微系统与信息技术研究所 一种与rdl工艺兼容的电感元件及制造方法
JP5970308B2 (ja) * 2012-09-19 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US10269489B2 (en) * 2013-03-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable inductor
CN108807208B (zh) * 2013-03-25 2023-06-23 瑞萨电子株式会社 半导体装置
US9209132B2 (en) * 2013-07-26 2015-12-08 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9048127B2 (en) * 2013-09-25 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional circuit including shielded inductor and method of forming same
JP6235353B2 (ja) * 2014-01-22 2017-11-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103956351B (zh) * 2014-04-14 2016-08-24 中国电子科技集团公司第三十八研究所 边长渐变多边形平面螺旋电感的生成方法
JP2016127162A (ja) * 2015-01-05 2016-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9484312B2 (en) * 2015-01-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor shielding structure, integrated circuit including the same and method of forming the integrated circuit
US9666523B2 (en) * 2015-07-24 2017-05-30 Nxp Usa, Inc. Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof
US9787254B2 (en) * 2015-09-23 2017-10-10 Nxp Usa, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof
JP2017098334A (ja) * 2015-11-19 2017-06-01 ルネサスエレクトロニクス株式会社 半導体装置
US10014250B2 (en) * 2016-02-09 2018-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor devices
US20170236790A1 (en) * 2016-02-12 2017-08-17 Semtech Corporation Semiconductor Device on Leadframe with Integrated Passive Component
JP2017216278A (ja) * 2016-05-30 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置、電力量測定器、及び、半導体装置の製造方法
US10438889B2 (en) * 2016-12-23 2019-10-08 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10217703B2 (en) * 2017-01-03 2019-02-26 Xilinx, Inc. Circuits for and methods of implementing an inductor and a pattern ground shield in an integrated circuit
JP2019009343A (ja) * 2017-06-27 2019-01-17 ルネサスエレクトロニクス株式会社 半導体装置および増幅回路
US10504784B2 (en) * 2017-10-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor structure for integrated circuit
TWI632568B (zh) * 2017-12-12 2018-08-11 絡達科技股份有限公司 晶片式平衡-不平衡變壓器
US10447226B2 (en) * 2017-12-21 2019-10-15 Qualcomm Incorporated Three dimensional inductor-capacitor apparatus and method of fabricating
US10727116B2 (en) * 2018-07-30 2020-07-28 Texas Instruments Incorporated Programming reactive components
US11011466B2 (en) * 2019-03-28 2021-05-18 Advanced Micro Devices, Inc. Integrated circuit package with integrated voltage regulator
US11869700B2 (en) * 2019-09-11 2024-01-09 Realtek Semiconductor Corporation Inductor device
US12062480B2 (en) * 2019-09-11 2024-08-13 Realtek Semiconductor Corporation Inductor device
US11557421B2 (en) * 2020-03-05 2023-01-17 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Integrated circuit structure with dielectric material to cover horizontally separated metal layers, and related method
US11670583B2 (en) * 2020-06-04 2023-06-06 Microchip Technology Incorporated Integrated inductor with a stacked metal wire
US20240014126A1 (en) * 2020-12-18 2024-01-11 University Of Science And Technology Of China Isolated power chip based on wafer level packaging and method of manufacturing the same
CN113611690A (zh) * 2021-04-12 2021-11-05 联芯集成电路制造(厦门)有限公司 射频装置
US11705433B2 (en) * 2021-07-20 2023-07-18 Renesas Electronics Corporation Semiconductor device
KR20230029411A (ko) * 2021-08-24 2023-03-03 삼성전자주식회사 인덕터 및 이를 포함하는 반도체 패키지
US20230065844A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
TWI830116B (zh) 2024-01-21
CN115497921A (zh) 2022-12-20
US20230069734A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US11004818B2 (en) Package with passive devices and method of forming the same
US8344478B2 (en) Inductors having inductor axis parallel to substrate surface
EP3073525B1 (en) Semiconductor package assembly with a metal-insulator-metal capacitor structure
CN104425453B (zh) 3dic互连装置和方法
TW202133455A (zh) 積體電路裝置
US11670583B2 (en) Integrated inductor with a stacked metal wire
US10347607B2 (en) Semiconductor devices and methods of manufacture thereof
TWI423406B (zh) 積體電路晶片
TWI690955B (zh) 多端點電感器及多端點電感器形成方法
US20230207612A1 (en) Multilayer-type on-chip inductor structure
TW202310186A (zh) 三維裝置結構
US8173539B1 (en) Method for fabricating metal redistribution layer
TW201916142A (zh) 半導體製程方法
US9929290B2 (en) Electrical and optical via connections on a same chip
TWI721771B (zh) 積體電路及其形成方法
TWI755016B (zh) 半導體結構、積體晶片及其製造方法
TWI830116B (zh) 半導體裝置及其製備方法
US8884402B2 (en) Circuit layout structure
US11942423B2 (en) Series inductors
TW201742104A (zh) 半導體裝置、其製造方法及將半導體裝置單粒化之方法
KR20070075017A (ko) 엠아이엠 커패시터를 구비하는 반도체 소자 및 그 제조방법
US9633955B1 (en) Semiconductor integrated circuit structure including dielectric having negative thermal expansion
US11610839B2 (en) Dummy fill structures
CN107871668B (zh) 接合垫结构及其制造方法
KR102528067B1 (ko) 전력용 반도체 소자 및 이의 제조 방법