CN107871668B - 接合垫结构及其制造方法 - Google Patents

接合垫结构及其制造方法 Download PDF

Info

Publication number
CN107871668B
CN107871668B CN201610852644.2A CN201610852644A CN107871668B CN 107871668 B CN107871668 B CN 107871668B CN 201610852644 A CN201610852644 A CN 201610852644A CN 107871668 B CN107871668 B CN 107871668B
Authority
CN
China
Prior art keywords
portions
bonding pad
metal pattern
pattern layer
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610852644.2A
Other languages
English (en)
Other versions
CN107871668A (zh
Inventor
涂祈吏
陈宏维
吕世襄
王靖雯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201610852644.2A priority Critical patent/CN107871668B/zh
Publication of CN107871668A publication Critical patent/CN107871668A/zh
Application granted granted Critical
Publication of CN107871668B publication Critical patent/CN107871668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种接合垫结构及其制造方法，接合垫结构包括一介电层，位于一基底上，一接合垫设置于介电层上，且一第一金属图案层埋设于介电层内并位于接合垫正下方。第一金属图案层包括一第一本体部及多个第一岛形部，第一本体部具有位于其中心区域的多个第一开口及沿其周围区域排列且围绕第一开口的多个第二开口，第一岛形部对应设置于第二开口内，且与第一本体部隔开，多个第一内连接结构，设置于介电层内且对应于第一岛形部，每一第一内连接结构包括至少一介层插塞，使接合垫电性连接至第一岛形部。本发明可利用第一金属图案层传输两种不同信号，可利用于第一开口内填入介电层强化接合垫机械强度，防止接合垫在打线制程中受损。

Description

接合垫结构及其制造方法
技术领域
本发明是关于一种半导体技术，且特别是关于一种接合垫结构及其制造方法。
背景技术
在半导体晶片中，接合垫为将半导体晶片中的集成电路与外部电路电性连接的必要部件。传统上，为了避免晶片内的集成电路受到损害，集成电路通常不会设置于接合垫下方的位置。如此一来，由于集成电路不与接合垫重叠，因此半导体晶片需具有较大面积以提供足够的空间来设置接合垫。然而，尽管半导体产业通过持续缩小最小特征尺寸而不停地改进各个不同的电子部件(例如，电晶体、二极体、电阻器、电容器等等)的集积密度时，上述半导体晶片难以提供足够的面积来设置电子部件及接合垫。
因此，迫使电路设计者尽可能有效率地利用晶片使用面积(chip area)。举例来说，现已提出一种称作接合垫下方电路(circuit under pad,CUP)技术，其将接合垫排置于晶片内的电路或电子部件的正上方以减少晶片使用面积。此种接合垫结构利用最上层金属层作为接合垫，同时利用下方金属层以及位于两金属层间的排置成阵列的介层插塞来传输信号。
然而，上述接合垫结构并不坚固。举例来说，介层插塞容易传导打线制程中所产生的应力而损害接合垫结构，造成电性传导失效。因此，有必要寻求一种接合垫结构及其制造方法，其能够解决或改善上述的问题。
发明内容
本发明的目的是提供一种接合垫结构，其可利用第一金属图案层传输两种不同信号，可利用于第一开口内填入介电层强化接合垫机械强度，防止接合垫在打线制程中受损。
接合垫结构包括：一介电层，位于一基底上；一接合垫，设置于介电层上；一第一金属图案层，埋设于介电层内，且位于接合垫正下方，第一金属图案层包括：一第一本体部，具有位于第一本体部的中心区域的多个第一开口及沿第一本体部的周围区域排列且围绕第一开口的多个第二开口；以及多个第一岛形部，分别对应设置于第二开口内且与第一本体部隔开；以及多个第一内连接结构，设置于介电层内且分别对应于第一岛形部，使接合垫电性连接至第一岛形部。每一第一内连接结构包括至少一介层插塞。
本发明提供一种接合垫结构的制造方法，包括：形成一介电层于一基底上；形成一第一金属图案层于介电层内，第一金属图案层包括：一第一本体部，具有位于第一本体部的中心区域的多个第一开口及沿第一本体部的周围区域排列且围绕第一开口的多个第二开口；以及多个第一岛形部，分别对应形成于第二开口内且与第一本体部隔开；形成多个第一内连接结构于介电层内且对应于第一岛形部，其中每一第一内连接结构包括至少一介层插塞；以及形成一接合垫于介电层上且位于第一金属图案层正上方，使接合垫经由第一内连接结构电性连接至第一岛形部。
本发明的特点及优点为：
由于接合垫结构的第一金属图案层具有镂空图案(即，位于中心区域的第一开口及位于周围区域的第二开口)及位于第二开口的岛形图案(即，岛形部)，因此可利用第一金属图案层传输两种不同的信号。
再者，可利用于第一金属图案层的中心区域的第一开口内填入介电层来强化接合垫的机械强度，进而防止接合垫在进行打线制程中受损。
再者，可在位于第一金属图案层的周围区域的岛形部上设置多个介层插塞，以防止接合垫发生电流拥挤(current crowing)并改善散热问题。如此一来，可实现在接合垫正下方设置高功率电路或装置。
另外，位于第一金属图案层正下方的第二金属图案层，可进一步强化接合垫的机械强度并可利用第二金属图案层传输两种以上的信号。
附图说明
以下附图仅旨在于对本发明做示意性说明和解释，并不限定本发明的范围。其中：
图1A绘示出根据本发明一实施例的接合垫结构剖面示意图。
图1B绘示出图1A中接合垫结构的金属图案层及内连接结构配置立体示意图。
图2A绘示出根据本发明一实施例的接合垫结构剖面示意图。
图2B绘示出图2A中接合垫结构的金属图案层及内连接结构配置立体示意图。
图3A绘示出根据本发明一实施例的接合垫结构剖面示意图。
图3B绘示出图3A中接合垫结构的金属图案层及内连接结构配置立体示意图。
图4A绘示出根据本发明一实施例的接合垫结构剖面示意图。
图4B绘示出图4A中接合垫结构的金属图案层及内连接结构配置立体示意图。
附图符号说明：
10、20、30、40 接合垫结构
100 基底
100a 中心区域
100b 周围区域
105 电路
105a、105b、105c 虚线
110 介电层
140、140’、140”、140’” 第二金属图案层
141 第二本体部
141’、141” 第二条形部
142 第三开口
143 第二岛形部
143’、143” 第一条形部
145” 第三条形部
148 第二内连接结构
149 第三内连接结构
150 第一金属图案层
151 第一本体部
152 第一开口
153 第一岛形部
154 第二开口
158 第一内连接结构
160 接合垫
170 钝化护层
175 开口
L 长度方向
V1、V2、V3 介层插塞
W 宽度方向
具体实施方式
以下说明本发明实施例的接合垫结构及其制造方法。然而，本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。
本发明的实施例提供一种接合垫结构，例如利用接合垫下方电路(CUP)结构，其利用位于接合垫下方具有镂空图案及岛形图案的金属图案层以及位于接合垫与金属图案层之间的内连接结构(例如，介层插塞)以强化接合垫的机械强度，同时可利用金属图案层传输两种不同的信号。
请参照图1A及图1B，其中图1A绘示出根据本发明一实施例的接合垫结构剖面示意图，而图1B绘示出图1A中接合垫结构的金属图案层及内连接结构配置立体示意图。在本实施例中，接合垫结构10可为CUP结构。
如图1A所示，接合垫结构10可包括一基底100，例如为硅基底、锗化硅(SiGe)基底、块体半导体(bulk semiconductor)基底、化合物半导体(compound semiconductor)基底、绝缘层上覆硅(silicon on insulator,SOI)基底或其他公知的半导体基底。在一实施例中，基底100可为一硅基底，且包括形成于其上的一内层介电(interlayer dielectric,ILD)层(未绘示)。再者，基底100内可包括一电路105。在一实施例中，电路105包括模拟电路、输入/输出电路、静电放电(electrostatic discharge,ESD)电路或内存电路。在一实施例中，电路105包括主动或被动装置，例如电晶体、二极体、电容或电阻等。再者，电路105亦可包括用于这些主动或被动装置的金属布线(metal routing)层。此处，为了简化附图，仅以一虚线区表示。
如图1A所示，在本实施例中，接合垫结构10还包括一介电层110，设置于基底100上。在一实施例中，介电层110为一金属层间介电(inter-metal dielectric,IMD)层，且包括一单层或多层结构。举例来说，介电层110为多层结构。此处，为了简化附图，仅以单一平整层表示。在一些实施例中，介电层110可包括无机材料，例如氧化硅、氮化硅、氮氧化硅或其组合或其他适合的绝缘材料。
如图1A及图1B所示，在本实施例中，接合垫结构10还包括一接合垫160设置于介电层110上，且基底100内的电路105位于接合垫160正下方。在一实施例中，接合垫160为一矩形实心层。在其他实施例中，接合垫160可具有其他外形轮廓，例如方形、多边形或圆形。再者，接合垫160可由铝、铜、其合金或其他适合的金属材料所构成。
如图1A所示，在本实施例中，接合垫结构10还包括一钝化护层170，其具有一开口175以大体上露出接合垫160的上表面。钝化护层170可包括环氧树脂、绿漆(solder mask)或其他适合的绝缘材料。
如图1A及图1B所示，在本实施例中，接合垫结构10还包括一第一金属图案层150，第一金属图案层150埋设于介电层110内的一第一层位，且位于接合垫160正下方。在一实施例中，第一金属图案层150为IMD层内的最上金属层。再者，第一金属图案层150包括一第一本体部151及多个第一岛形部153。
第一本体部151可具有相同、相似或不同于接合垫160的外形，例如矩形。在一实施例中，第一本体部151具有位于其中心区域100a的多个第一开口152及沿其周围区域100b排列且围绕第一开口152的多个第二开口154。举例来说，第一开口152排列成一阵列，而第二开口154排列成一环形且围绕上述阵列。再者，第一开口152及第二开口154为矩形开口。在其他实施例中，第一开口152及第二开口154可为方形、多边形或圆形。然而，可以理解的是第一开口152及第二开口154的数量、形状及尺寸大小可取决于接合垫160的面积大小及设计需求而未局限于图1B所示的实施例。
第一岛形部153对应设置于第二开口154内且与第一本体部151隔开。在本实施例中，介电层110可填满每一第一开口152，并填入每一第二开口154内第一本体部151与第一岛形部153之间的间隙。在一实施例中，第一岛形部153具有相同、相似或不同于第二开口154的外形轮廓，例如矩形。
如图1A图1B所示，在本实施例中，接合垫结构10还包括多个第一内连接结构158，多个第一内连接结构158设置于介电层110内，且对应于第一岛形部153，使接合垫160电性连接至第一岛形部153。在一实施例中，每一第一内连接结构158包括一或多个介层插塞V1。举例来说，第一内连接结构158包括三个介层插塞V1，如图1A所示。另外，为简化附图，图1B中每一第一内连接结构158仅绘示出单一介层插塞V1。然而，可以理解的是介层插塞V1的数量可取决于第一岛形部153的面积大小及设计需求而未局限于图1A所示的实施例。在一实施例中，介层插塞V1可由铜、铝、钨或其合金所形成。
如图1A及图1B所示，在本实施例中，接合垫结构10还包括一第二金属图案层140，第二金属图案层140埋设于介电层110内的一第二层位。第二金属图案层140位于第一金属图案层150正下方且与其相邻。在一实施例中，第二金属图案层140具有相似于第一金属图案层150的结构。举例来说，第二金属图案层140包括一第二本体部141及多个第二岛形部143。
第二本体部141可具有相同、相似或不同于第一本体部151的外形，例如矩形。在一实施例中，第二本体部141具有与第一开口152及第二开口154错开排列的多个第三开口142。亦即，于俯视角度下，第一开口152及第二开口154未与第三开口142重叠。再者，第三开口142可为矩形开口。在其他实施例中，第三开口142也可为方形、多边形或圆形。可以理解的是第三开口142的数量、形状及尺寸大小可取决于第一本体部151的面积大小及设计需求，而未局限于图1B所示的实施例。
第二岛形部143对应设置于第三开口142内且与第二本体部141隔开。在本实施例中，介电层110可填入每一第三开口142内第二本体部141与第二岛形部143之间的间隙。在一实施例中，第二岛形部143具有相同、相似或不同于第三开口142的外形轮廓，例如矩形。
如图1A及图1B所示，在本实施例中，接合垫结构10还包括多个第二内连接结构148及多个第三内连接结构149，多个第二内连接结构148及多个第三内连接结构149设置于介电层110内。第二内连接结构148对应于第二岛形部143，使第一本体部151电性连接至第二岛形部143。再者，第三内连接结构149对应于第一岛形部153，使第二本体部141电性连接至第一岛形部153。在一实施例中，第二本体部141可电性连接(以虚线105a表示)至电路105的第一信号端，使接合垫160电性连接至电路105的第一信号端。再者，第二岛形部143可电性连接(以虚线105b表示)至电路105中不同于第一信号端的第二信号端，使第一本体部151电性连接至电路105的第二信号端。举例来说，电路105包括一电晶体，而接合垫160可电性连接至电晶体的源极，同时第一本体部151电性连接至电晶体的汲极或闸极。
在一实施例中，每一第二内连接结构148包括一或多个介层插塞V2。举例来说，第二内连接结构148包括两个介层插塞V2，如图1A所示。另外，为简化附图，图1B中每一第二内连接结构148仅绘示出单一介层插塞V2。然而，可以理解的是介层插塞V2的数量可取决于第二岛形部143的面积大小及设计需求，而未局限于图1A所示的实施例。相似地，每一第三内连接结构149包括一或多个介层插塞V3。举例来说，第三内连接结构149包括两个介层插塞V3，如图1A所示。另外，为简化附图，图1B中每一第三内连接结构149仅绘示出单一介层插塞V3。然而，可以理解的是介层插塞V3的数量可取决于第一岛形部153的面积大小及设计需求，而未局限于图1A所示的实施例。再者，每一第一内连接结构158中介层插塞V1的数量可相同或不同于每一第二内连接结构148介层插塞V2的数量或每一第三内连接结构149中介层插塞V3的数量。在一实施例中，介层插塞V2及介层插塞V3的材质可相同或相似于介层插塞V1。
在本实施例中，可借由公知沉积、微影及蚀刻制程来形成接合垫结构10。举例来说，借由沉积制程(例如，化学气相沉积)形成介电层110于基底100上。再者，借由沉积(例如，化学气相沉积或物理气相沉积)、微影及蚀刻(例如，干蚀刻或湿蚀刻)制程，依序形成第二金属图案层140、第二内连接结构148及第三内连接结构149、第一金属图案层150以及第一内连接结构158于介电层110内。之后，借由沉积(例如，化学气相沉积或物理气相沉积)、微影及蚀刻(例如，干蚀刻或湿蚀刻)制程形成接合垫160于介电层110上。接着，借由沉积(例如，化学气相沉积或涂布)、微影及蚀刻(例如，干蚀刻或湿蚀刻)制程形成钝化护层170于接合垫160及介电层110上。
请参照图2A及图2B，其中图2A绘示出根据本发明一实施例的接合垫结构剖面示意图，而图2B绘示出图2A中接合垫结构的金属图案层及内连接结构配置立体示意图。图2A及图2B中相同于图1A及图1B的部件使用相同标号并省略其说明。在本实施例中，接合垫结构20相似于图1A及图1B的接合垫结构10，除了第二金属图案层140’的结构及配置。
不同于接合垫结构10的第二金属图案层140，位于该第一金属图案层150正下方的第二金属图案层140’包括多个第一条形部143’及多个第二条形部141’。第一条形部143’及第二条形部141’彼此平行且交替排列。再者，每一第二条形部141’对准于第一岛形部153中至少一个，而第一条形部143’与第一开口152及第二开口154错开排列。亦即，于俯视角度下，第一开口152及第二开口154未与第一条形部143’重叠。在本实施例中，接合垫160及第一金属图案层150的第一本体部151具有一矩形轮廓，且第一条形部143’及第二条形部141’沿矩形轮廓的宽度方向W平行排列。
如图2A及图2B所示，在本实施例中，接合垫结构20的第二内连接结构148对应于第一条形部143’，使第一本体部151电性连接至第一条形部143’。再者，第三内连接结构149对应于第二条形部141’，使第二条形部141’电性连接至第一岛形部153。在一实施例中，第二条形部141’可电性连接(以虚线105a表示)至电路105的第一信号端，使接合垫160电性连接至电路105的第一信号端。再者，第一条形部143’可电性连接(以虚线105b表示)至电路105中不同于第一信号端的第二信号端，使第一本体部151电性连接至电路105的第二信号端。
在一实施例中，每一第二内连接结构148包括一或多个介层插塞V2，每一第三内连接结构149包括一或多个介层插塞V3。举例来说，第二内连接结构148包括两个介层插塞V2，且第三内连接结构149包括两个介层插塞V3，如图2A所示，然而未局限于图2A所示的实施例。另外，为简化附图，图2B中每一第二内连接结构148仅绘示出单一介层插塞V2且每一第三内连接结构149仅绘示出单一介层插塞V3。再者，每一第一内连接结构158中介层插塞V1的数量可相同或不同于每一第二内连接结构148介层插塞V2的数量或每一第三内连接结构149中介层插塞V3的数量。
在本实施例中，可以理解的是可采用相同或相似于制造接合垫结构10的方法来制造接合垫结构20。
请参照图3A及图3B，其中图3A绘示出根据本发明一实施例的接合垫结构剖面示意图，而图3B绘示出图3A中接合垫结构的金属图案层及内连接结构配置立体示意图。图3A及图3B中相同于图2A及图2B的部件使用相同标号并省略其说明。在本实施例中，接合垫结构30相似于图2A及图2B的接合垫结构20，除了第二金属图案层140”的结构及配置。
不同于接合垫结构20的第二金属图案层140’，位于第一金属图案层150正下方的第二金属图案层140”包括彼此平行且交替排列的多个第一条形部143”及多个第二条形部141”。在本实施例中，第一条形部143”及第二条形部141”沿接合垫160及第一金属图案层150的矩形轮廓的长度方向L平行排列。再者，每一第二条形部141”对准于第一岛形部153中至少一个，而第一条形部143”与第一开口152及第二开口154错开排列。亦即，于俯视角度下，第一开口152及第二开口154未与第一条形部143”重叠。
如图3A及图3B所示，在本实施例中，接合垫结构30的第二内连接结构148对应于第一条形部143”，使第一本体部151电性连接至第一条形部143”。再者，第三内连接结构149对应于第二条形部141”，使第二条形部141”电性连接至第一岛形部153。在一实施例中，第二条形部141”可电性连接(以虚线105a表示)至电路105的第一信号端，使接合垫160电性连接至电路105的第一信号端。再者，第一条形部143”可电性连接(未绘示)至电路105中不同于第一信号端的第二信号端，使第一本体部151电性连接至电路105的第二信号端。
在本实施例中，可以理解的是可采用相同或相似于制造接合垫结构10或接合垫结构20的方法来制造接合垫结构30。
请参照图4A及图4B，其中图4A绘示出根据本发明一实施例的接合垫结构剖面示意图，而图4B绘示出图4A中接合垫结构的金属图案层及内连接结构配置立体示意图。图4A及图4B中相同于图3A及图3B的部件使用相同标号并省略其说明。在本实施例中，接合垫结构40相似于图3A及图3B的接合垫结构30，除了第二金属图案层140’”的结构及配置。
不同于接合垫结构30的第二金属图案层140”，位于第一金属图案层150正下方的第二金属图案层140’”还包括一第三条形部145”。第三条形部145”垂直于第一条形部143”及第二条形部141”，且邻近于第一条形部143”及第二条形部141”的一端。
如图4A所示，在本实施例中，在一实施例中，第二条形部141”可电性连接(以虚线105a表示)至电路105的第一信号端，使接合垫160电性连接至电路105的第一信号端。再者，第一条形部143”可电性连接(未绘示)至电路105中不同于第一信号端的第二信号端，使第一本体部151电性连接至电路105的第二信号端。另外，第三条形部145”可电性连接(以虚线105c表示)至电路105的第三信号端。
在本实施例中，可以理解的是可采用相同或相似于制造接合垫结构10、接合垫结构20或接合垫结构30的方法来制造接合垫结构40。
根据上述实施例，由于接合垫结构的第一金属图案层具有镂空图案(即，位于中心区域的第一开口及位于周围区域的第二开口)及位于第二开口的岛形图案(即，岛形部)，因此可利用第一金属图案层传输两种不同的信号。
再者，可利用于第一金属图案层的中心区域的第一开口内填入介电层来强化接合垫的机械强度，进而防止接合垫在进行打线制程中受损。
再者，可在位于第一金属图案层的周围区域的岛形部上设置多个介层插塞，以防止接合垫发生电流拥挤(current crowing)并改善散热问题。如此一来，可实现在接合垫正下方设置高功率电路或装置。
另外，位于第一金属图案层正下方的第二金属图案层，可进一步强化接合垫的机械强度并可利用第二金属图案层传输两种以上的信号。
以上所述仅为本发明示意性的具体实施方式，并非用以限定本发明的范围。任何本领域的技术人员，在不脱离本发明的构思和原则的前提下所作的等同变化与修改，均应属于本发明保护的范围。而且需要说明的是，本发明的各组成部分并不仅限于上述整体应用，本发明的说明书中描述的各技术特征可以根据实际需要选择一项单独采用或选择多项组合起来使用，因此，本发明理所当然地涵盖了与本案发明点有关的其它组合及具体应用。

Claims (12)

1.一种接合垫结构，其特征在于，所述接合垫结构包括：
一介电层，位于一基底上；
一接合垫，设置于该介电层上；
一第一金属图案层，埋设于该介电层内，且位于该接合垫正下方，该第一金属图案层包括：
一第一本体部，具有位于该第一本体部的中心区域的多个第一开口及沿该第一本体部的周围区域排列且围绕多个所述第一开口的多个第二开口；以及
多个第一岛形部，分别对应设置于多个所述第二开口内且与该第一本体部隔开；以及
多个第一内连接结构，设置于该介电层内且分别对应于多个所述第一岛形部，使该接合垫电性连接至多个所述第一岛形部，其中每一所述第一内连接结构包括至少一介层插塞。
2.如权利要求1所述的接合垫结构，其特征在于，该基底内具有一电路，所述电路位于该接合垫正下方，且该接合垫电性连接至该电路的第一信号端，该第一本体部电性连接至该电路的第二信号端。
3.如权利要求1所述的接合垫结构，其特征在于，所述接合垫结构还包括：
一第二金属图案层，埋设于该介电层内，且位于该第一金属图案层正下方，该第二金属图案层包括：
一第二本体部，具有与多个所述第一开口及多个所述第二开口错开排列的多个第三开口；以及
多个第二岛形部，分别对应设置于多个所述第三开口内且与该第二本体部隔开；
多个第二内连接结构，设置于该介电层内且分别对应于多个所述第二岛形部，使该第一本体部电性连接至多个所述第二岛形部，其中每一所述第二内连接结构包括至少一介层插塞；以及
多个第三内连接结构，设置于该介电层内且分别对应于多个所述第一岛形部，使该第二本体部电性连接至多个所述第一岛形部，其中每一所述第三内连接结构包括至少一介层插塞。
4.如权利要求1所述的接合垫结构，其特征在于，所述接合垫结构还包括：
一第二金属图案层，埋设于该介电层内，且位于该第一金属图案层正下方，该第二金属图案层包括多个第一条形部及多个第二条形部，多个所述第一条形部及多个所述第二条形部彼此平行且交替排列，且每一所述第二条形部对准于多个所述第一岛形部中至少一个；
多个第二内连接结构，设置于该介电层内且分别对应于每一所述第一条形部，使该第一本体部电性连接至多个所述第一条形部，其中每一所述第二内连接结构包括至少一介层插塞；以及
多个第三内连接结构，设置于该介电层内且分别对应于每一所述第二条形部，使多个所述第二条形部电性连接至多个所述第一岛形部，其中每一所述第三内连接结构包括至少一介层插塞。
5.如权利要求4所述的接合垫结构，其特征在于，该接合垫及该第一本体部具有一矩形轮廓，且多个所述第一条形部及多个所述第二条形部沿该矩形轮廓的长度方向或宽度方向平行排列。
6.如权利要求4所述的接合垫结构，其特征在于，该第二金属图案层还包括一第三条形部，所述第三条形部垂直于多个所述第一条形部及多个所述第二条形部，且邻近于多个所述第一条形部及多个所述第二条形部的一端，且其中该基底内具有一电路，且该接合垫、该第一本体部以及该第三条形部分别电性连接至该电路的第一信号端、第二信号端及第三信号端。
7.一种接合垫结构的制造方法，其特征在于，所述接合垫结构的制造方法包括：
形成一介电层于一基底上；
形成一第一金属图案层于该介电层内，该第一金属图案层包括：
一第一本体部，具有位于该第一本体部的中心区域的多个第一开口及沿该第一本体部的周围区域排列且围绕多个所述第一开口的多个第二开口；以及
多个第一岛形部，分别对应形成于多个所述第二开口内且与该第一本体部隔开；
形成多个第一内连接结构于该介电层内且多个所述第一内连接结构分别对应于多个所述第一岛形部，其中每一所述第一内连接结构包括至少一介层插塞；以及
形成一接合垫于该介电层上且所述接合垫位于该第一金属图案层正上方，使该接合垫经由多个所述第一内连接结构电性连接至多个所述第一岛形部。
8.如权利要求7所述的接合垫结构的制造方法，其特征在于，该基底内具有一电路，所述电路位于该接合垫正下方，且该接合垫电性连接至该电路的第一信号端，该第一本体部电性连接至该电路的第二信号端。
9.如权利要求7所述的接合垫结构的制造方法，其特征在于，所述接合垫结构的制造方法还包括：
形成一第二金属图案层于该第一金属图案层正下方的该介电层内，该第二金属图案层包括：
一第二本体部，具有与多个所述第一开口及多个所述第二开口错开排列的多个第三开口；以及
多个第二岛形部，分别对应形成于多个所述第三开口内且与该第二本体部隔开；以及
形成多个第二内连接结构及多个第三内连接结构于该介电层内；其中多个所述第二内连接结构分别对应于多个所述第二岛形部，使该第一本体部电性连接至多个所述第二岛形部，且每一所述第二内连接结构包括至少一介层插塞；其中多个所述第三内连接结构分别对应于多个所述第一岛形部，使该第二本体部电性连接至多个所述第一岛形部，且每一所述第三内连接结构包括至少一介层插塞。
10.如权利要求7所述的接合垫结构的制造方法，其特征在于，所述接合垫结构的制造方法还包括：
形成一第二金属图案层于该第一金属图案层正下方的该介电层内，该第二金属图案层包括多个第一条形部及多个第二条形部，多个所述第一条形部及多个所述第二条形部彼此平行且交替排列，且每一所述第二条形部对准于多个所述第一岛形部中至少一个；以及
形成多个第二内连接结构及多个第三内连接结构于该介电层内；
其中多个所述第二内连接结构分别对应于每一所述第一条形部，使该第一本体部电性连接至多个所述第一条形部，且每一所述第二内连接结构包括至少一介层插塞；
其中多个所述第三内连接结构分别对应于每一所述第二条形部，使多个所述第二条形部电性连接至多个所述第一岛形部，且每一所述第三内连接结构包括至少一介层插塞。
11.如权利要求10所述的接合垫结构的制造方法，其特征在于，该接合垫及该第一本体部具有一矩形轮廓，且多个所述第一条形部及多个所述第二条形部沿该矩形轮廓的长度方向或宽度方向平行排列。
12.如权利要求10所述的接合垫结构的制造方法，其特征在于，该第二金属图案层还包括一第三条形部，所述第三条形部垂直于多个所述第一条形部及多个所述第二条形部，且邻近于多个所述第一条形部及多个所述第二条形部的一端，且其中该基底内具有一电路，且该接合垫、该第一本体部以及该第三条形部分别电性连接至该电路的第一信号端、第二信号端及第三信号端。
CN201610852644.2A 2016-09-27 2016-09-27 接合垫结构及其制造方法 Active CN107871668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610852644.2A CN107871668B (zh) 2016-09-27 2016-09-27 接合垫结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610852644.2A CN107871668B (zh) 2016-09-27 2016-09-27 接合垫结构及其制造方法

Publications (2)

Publication Number Publication Date
CN107871668A CN107871668A (zh) 2018-04-03
CN107871668B true CN107871668B (zh) 2020-05-26

Family

ID=61750790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610852644.2A Active CN107871668B (zh) 2016-09-27 2016-09-27 接合垫结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107871668B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020163A1 (en) * 2001-07-25 2003-01-30 Cheng-Yu Hung Bonding pad structure for copper/low-k dielectric material BEOL process
US6690580B1 (en) * 2002-03-07 2004-02-10 Amd, Inc. Integrated circuit structure with dielectric islands in metallized regions
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
CN102593069A (zh) * 2011-01-13 2012-07-18 奇景光电股份有限公司 接合垫结构以及集成电路芯片
CN103021978B (zh) * 2011-09-22 2015-02-04 上海华虹宏力半导体制造有限公司 集成电路芯片上供封装的焊垫结构

Also Published As

Publication number Publication date
CN107871668A (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
US10522514B2 (en) 3DIC structure and methods of forming
US8344515B2 (en) Semiconductor device
US8872303B2 (en) Chip pad resistant to antenna effect and method
CN106548996B (zh) 具有锯齿形边缘的伪金属
CN104425453B (zh) 3dic互连装置和方法
US11211351B2 (en) Apparatuses including redistribution layers and related microelectronic devices
KR20170011366A (ko) 반도체 칩 및 이를 가지는 반도체 패키지
US10559543B2 (en) Semiconductor device having a protection trench, semiconductor wafer including the same, and semiconductor package
TWI618223B (zh) 半導體封裝組件
US7679180B2 (en) Bond pad design to minimize dielectric cracking
US10403572B2 (en) Semiconductor device and semiconductor package including the same
KR20180033504A (ko) 전력 분배를 위한 전도성 밀봉 링
US10886241B1 (en) Semiconductor package structure
US6710448B2 (en) Bonding pad structure
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
CN107871668B (zh) 接合垫结构及其制造方法
US20100176515A1 (en) Contact pad supporting structure and integrated circuit
TWI634633B (zh) 接合墊結構及其製造方法
US9269645B1 (en) Fan-out wafer level package
CN109411407B (zh) 一种半导体器件及其制作方法
CN112530899A (zh) 半导体器件及其制造方法
JP4124168B2 (ja) 半導体装置
JP5553923B2 (ja) 半導体装置
KR20110079319A (ko) 반도체 소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant