TW202244242A - 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法 - Google Patents

半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法 Download PDF

Info

Publication number
TW202244242A
TW202244242A TW111116338A TW111116338A TW202244242A TW 202244242 A TW202244242 A TW 202244242A TW 111116338 A TW111116338 A TW 111116338A TW 111116338 A TW111116338 A TW 111116338A TW 202244242 A TW202244242 A TW 202244242A
Authority
TW
Taiwan
Prior art keywords
polishing
polishing composition
semiconductor process
boron
semiconductor
Prior art date
Application number
TW111116338A
Other languages
English (en)
Inventor
洪承哲
韓德洙
權璋國
朴韓址
Original Assignee
南韓商Ｓｋｃ索密思有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｓｋｃ索密思有限公司 filed Critical 南韓商Ｓｋｃ索密思有限公司
Publication of TW202244242A publication Critical patent/TW202244242A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本發明關於半導體製程用拋光組合物以及使用拋光組合物的基板拋光方法，其能夠提高摻硼多晶矽膜的拋光率，提高拋光選擇比，防止拋光製程中可產生的晶片缺陷，並改善晶片表面的粗糙度。此外，本發明亦關於使用半導體製程用拋光組合物的半導體裝置的製造方法。

Description

半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法
本發明關於一種半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法。
隨著半導體裝置更加微細化和高密度化，正在使用更加精細的圖案形成技術。隨之半導體裝置的表面結構變得更加複雜，層間膜的高低差進一步增加。作為用於在半導體裝置的製造過程中去除形成在基板上的特定膜的高低差的平坦化技術，使用化學機械拋光（Chemical Mechanical Polishing，以下稱為“CMP”）製程。
在CMP製程中，在拋光墊上提供漿料，同時對基板進行加壓、旋轉，從而實現其表面的拋光。待平坦化的物件根據製程階段而不同，此時所使用漿料的物性也存在差異。
多晶矽主要用作微機電系統（Microelectromechanical Systems ；MEMS）或下一代裝置中柵極形成製程的最終步驟的犧牲膜質。最近，在矽通孔（through silicon via；TSV）的前道（front end of line；FEOL）和MEMS空腔裝置製程中，需要同時具有熱穩定性和機械穩定性的膜質，正在使用對多晶矽以高水平摻雜雜質的膜質。
在雜質摻雜的情況下，作為摻雜劑，p型使用硼，n型使用磷。尤其，在磷的情況下，已知其在CVD製程中抑制沉積速度，因此硼主要用作摻雜劑。
在將硼用作摻雜劑的摻硼多晶矽膜（BDPSi）的情況下，隨著硼的含量增加，物理強度增加，因此具有在進行相對CMP製程時，拋光率非常低的問題。
以往，為了提高摻硼膜質的拋光率，在漿料中使用了含胺基的添加劑。然而，如上所述，在漿料中以添加劑形式添加胺類化合物的情況下，在晶片上的一部分產生化學反應，會在晶片上產生缺陷和拋光率偏差。
如上所述，需要開發出一種能夠提高摻硼膜質的拋光率，並防止晶片的缺陷和拋光率偏差的半導體製程用拋光組合物。
[發明要解決的問題]
本發明的目的在於，提供半導體製程用拋光組合物以及使用拋光組合物的基板的拋光方法。
本發明的另一目的在於，提供提高摻硼膜的拋光率，並提高拋光選擇比的半導體製程用拋光組合物以及使用拋光組合物的基板的拋光方法。
本發明的另一目的在於，提供防止拋光製程中可產生的晶片的缺陷，改善晶片表面的粗糙度（Roughness）的半導體製程用拋光組合物以及使用拋光組合物的基板的拋光方法。
本發明的另一目的在於，提供使用半導體製程用拋光組合物的半導體裝置的製造方法。 [用於解決問題的手段]
為了實現上述目的，作為本發明的一具體例，一種半導體製程用拋光組合物，包括：水；以及拋光顆粒；所述拋光顆粒包括鍵合於顆粒表面的官能團；所述官能團包括胺基；氮化矽膜與摻硼多晶矽膜的拋光選擇比為1：100至1：600。
作為本發明另一具體例，一種半導體製程用拋光組合物，包括：水；用含胺基的官能團進行表面處理的拋光顆粒；以及胺類拋光率改進劑；摻硼多晶矽膜的蝕刻率為2000Å/min以上。
作為本發明另一具體例，一種半導體裝置的製造方法，包括：提供包括摻硼多晶矽膜和氮化矽膜的半導體基板的步驟；以及使用拋光組合物對所述摻硼多晶矽膜和所述氮化矽膜進行拋光的步驟；所述拋光組合物包括水以及拋光顆粒；所述拋光顆粒包括與顆粒表面鍵合的官能團；所述官能團包括胺基；所述氮化矽膜與所述摻硼多晶矽膜的拋光選擇比為1：100至1：600。 [發明的效果]
本發明能夠提高摻硼膜的拋光率，提高拋光選擇比，防止拋光製程中可產生的晶片缺陷，並改善晶片表面的粗糙度。
此外，能夠製造藉由使用半導體製程用拋光組合物拋光的半導體基板。
下面，對本發明的實施例進行詳細說明，以使本發明所屬技術領域的普通技術人員能夠容易實施。然而，本發明可以以各種形式實現，並不限於這裡所說明的實施例。
在本說明書中，除非另有說明，否則某一構成要素“包括”另一構成要素是指還可以包括其他構成要素而非排除其他構成要素。
在本說明書中，當提及某一構成要素“連接”於另一構成要素時，這不僅包括“直接連接”的情況，還包括“中間隔著其他構成要素連接”的情況。
在本說明書中，B位於A上是指B以與A直接接觸的方式位於A上，或是指B在A與B之間夾著其他層的狀態下位於A上，而不限於B以與A的表面直接接觸的方式位於A上的意思。
在本說明書中，馬庫西形式(Markush Type)描述中包含的術語“其組合”是指，從由馬庫西形式描述的多個構成要素組成的組中選擇的一種以上的混合或組合，從而表示包括從由上述多個構成要素組成的組中選擇的一種以上。
在本說明書中，“A和/或B”的記載是指“A、B或A和B”。
在本說明書中，除非另有說明，如“第一”、“第二”或“A”、“B”等術語用於將相同的術語彼此區分。
在本說明書中，除非另有說明，單數的表示可解釋為包括從上下文解讀的單數或複數的含義。
在本說明書中，“氫”為氫、輕氫、重氫或者超重氫。
在本說明書中，“烷基”是指源自具有1至40個碳原子的直鏈或者支鏈的飽和烴的一價取代基。作為其示例，可以列舉，甲基、乙基、丙基、異丁基、仲丁基、戊基、異戊基、己基等，但不限於此。
在本說明書中，“烯基（alkenyl）”是指源自具有1個以上碳碳雙鍵並具有2至40個碳原子的直鏈或者支鏈的不飽和烴的一價取代基。作為其示例，可以列舉，乙烯基（vinyl）、烯丙基（allyl）、異丙烯基（isopropenyl）、2-丁烯基（2-butenyl）等，但不限於此。
在本說明書中，“炔基（alkynyl）”是指源自具有1個以上碳碳三鍵並且具有2至40個碳原子的直鏈或者支鏈的不飽和烴的一價取代基。作為其示例，可以列舉，乙炔基（ethynyl），2-丙炔基（2-propynyl）等，但不限於此。
在本說明書中，“環烷基”是指源自具有3至40個碳原子的單環或者多環非芳香族烴的一價取代基。作為這種環烷基的示例，可以列舉，環丙基、環丁基、環戊基、環己基、降冰片基（norbornyl）、金剛烷基（adamantine）等，但不限於此。
以下，對本發明進行更加詳細地說明。
根據本發明的一實施例的半導體製程用拋光組合物包括：水；以及拋光顆粒；所述拋光顆粒包括鍵合到顆粒表面的官能團；所述官能團包括胺基；氮化矽膜與摻硼多晶矽膜的拋光選擇比為1：100至1：600。
所述拋光顆粒作為可以使用於半導體製程用拋光組合物的金屬氧化物顆粒，例如，可以選自由膠體二氧化矽、氣相二氧化矽、二氧化鈰、氧化鋁、二氧化鈦、氧化鋯以及它們的混合組成的組，然而不限於所述示例，可以由普通技術人員選擇的金屬氧化物顆粒可以不受限制地使用。
本發明的所述拋光顆粒具體而言可以選自由膠體二氧化矽、氣相二氧化矽、二氧化鈰以及它們的混合組成的組。
以半導體製程用拋光組合物整體為基準，可包括5重量%至15重量%的拋光顆粒，較佳包括7重量%至12重量%的拋光顆粒。在以上述含量範圍包括拋光顆粒的情況下，可以同時獲得分散穩定性和減少被拋光的基板表面的缺陷的效果。
本發明的拋光顆粒包括鍵合於顆粒表面的官能團，所述官能團的特徵在於包括末端胺基。
所述拋光顆粒包括鍵合於顆粒表面的官能團，所述官能團包括胺基，更具體地，包括末端胺基。
在將硼用作摻雜劑的摻硼多晶矽膜（BDPSi）的情況下，隨著硼的含量增加，物理強度增加，因此具有在進行CMP製程時，拋光率非常低的問題。為了解決這種問題，以往，使用了拋光組合物中含胺基的添加劑。然而，如上所述，在以添加劑形式添加胺類化合物的情況下，在晶片上的一部分產生化學反應，會在晶片上產生缺陷和拋光率偏差。
在將硼用作摻雜劑的摻硼多晶矽膜質的情況下，作為雜質添加第IIIA族元素硼，此時硼的添加量可以是每立方公分10 15至10 19個。
為此，在本發明中，包括胺類化合物作為添加劑，為防止晶片的拋光製程中可產生的缺陷和拋光率的偏差，在金屬氧化物顆粒的表面鍵合官能團，所述官能團可包括末端胺基。
以組合物整體為基準，所述胺基的重量百分比含量為0.0185wt%至0.05wt%。當上述範圍內的胺基鍵合到拋光顆粒的表面時，可提高BDPSi的拋光率，提高拋光選擇比，防止拋光製程產生的晶片缺陷並且可改善晶片表面的粗糙度。即若小於上述範圍，則上述效果的表現微乎甚微，若大於上述範圍，則與以添加劑的形式包括的情況相同地，在晶片上的一部分產生化學反應，在拋光製程時，會在晶片上產生缺陷和拋光率偏差。
具體而言，在膠體二氧化矽的情況下，為了對顆粒的表面進行改性，通常使用矽烷（silane）類化合物。在這種矽烷類化合物中，例如被胺（amine）基取代的矽烷，可以將高水平的負電荷值取代為一定水平的正電荷。當對二氧化矽表面進行改性的胺基和摻硼多晶矽表面接觸時，可通過催化作用加速摻雜多晶矽表面的腐蝕。此外，物理上，二氧化矽顆粒可以在進行拋光作用的同時，將摻硼矽晶片的表面的粗糙度控制在非常低的水平（小於20Å）。
為了膠體二氧化矽的表面改性，可通過與胺基矽烷化合物反應，提高摻雜多晶矽的拋光率，防止晶片表面出現缺陷，將摻硼矽晶片的表面粗糙度保持在較低水平。
當胺基矽烷鍵合於所述膠體二氧化矽的顆粒表面時，可以以如下所示的官能團進行鍵合， 化學式1：
Figure 02_image001
其中，*表示與金屬氧化物顆粒的表面鍵合的部分，R 1和R 2彼此相同或者不同，分別獨立地選自由氫、被取代或未被取代的碳原子數為1至10的烷基、被取代或未被取代的碳原子數為3至10的環烷基、被取代或未被取代的碳原子數為2至10的烯基以及被取代或未被取代的碳原子數為2至10的炔基組成的組，L 1選自由被取代或未被取代的碳原子數為1至10的亞烷基、被取代或未被取代的碳原子數為2至10的亞烯基、被取代或未被取代的碳原子數為2至10的亞炔基以及被取代或未被取代的碳原子數為3至10的亞環烷基組成的組。
具體而言，所述R 1和R 2可以彼此相同或者不同，可以分別獨立地為碳原子數為1至10的烷基，L 1可以為被取代或未被取代的碳原子數為1至10的亞烷基。
作為示例，所述胺基矽烷可以為選自由3-胺丙基三乙氧基矽烷、雙[(3-三乙氧基矽烷)丙基]胺、3-胺丙基三甲氧基矽烷、雙[(3-三甲氧基甲矽烷基)丙基]胺、3-胺丙基甲基二乙氧基矽烷、3-胺丙基甲基二甲氧基矽烷、N-[3-(三甲氧基矽基)丙基]乙二胺、N-雙[3-(三甲氧基甲矽烷基)丙基]-1,2-乙二胺、N-[3-(三乙氧基甲矽烷基)丙基]乙二胺、二亞乙基三胺基丙基三甲氧基矽烷、二亞乙基三胺基丙基甲基二甲氧基矽烷、二乙胺基甲基三乙氧基矽烷、二乙胺基丙基三甲氧基矽烷、二乙胺基丙基三乙氧基矽烷、二甲胺基丙基三甲氧基矽烷、N-[3-(三甲氧基甲矽烷基)丙基]丁胺以及它們的組合組成的組中的任意一者。
具體而言，為了對膠體二氧化矽表面進行改性而使用的胺基矽烷為胺丙基三乙氧基矽烷，然而不限於所述示例，只要是能夠提高硼摻雜矽晶片的拋光率且防止表面缺陷的胺基矽烷，則可以不受限制地使用。
以半導體製程用拋光組合物整體為基準，可包括0.15重量%至0.3重量%的所述胺基矽烷化合物，較佳可包括0.15重量%至0.25重量%的所述胺基矽烷化合物。當在上述範圍內包括胺基矽烷化合物時，可鍵合到拋光顆粒的表面並表現出充分的對於BDPSi的拋光率，當超過上述範圍時，雖然可以提高對於BDPSi的拋光率，但若添加過量，則會殘留未與拋光顆粒反應的胺基矽烷化合物，殘留胺基矽烷化合物吸附到晶片表面，會導致缺陷等的缺點。
此外，在物理上表面改性的膠體二氧化矽顆粒進行拋光作用的同時，為了將BDPSi的表面的粗糙度控制在小於20Å的低水平，需要在拋光顆粒的表面與物件膜質之間進行催化作用，根據物件膜質的粗糙度程度，存在需要增加催化反應的範圍或大小的情況。
在這種情況下，僅靠改性的拋光表面的催化反應可能不足以控制晶片整體面積的粗糙度。即不能表現出如本發明中的非常低水平的表面的粗糙度。為了解決這個問題，當製造漿料時，除了表面改性的顆粒以外，還需要額外的添加劑。
作為本發明另一實施例，半導體製程用拋光組合物包括：水；用含胺基的官能團進行表面處理的拋光顆粒；以及胺類拋光率改進劑；摻硼多晶矽膜的蝕刻率為2000Å/min以上。
為了表現如上所述的非常低水平的表面的粗糙度而包括的添加劑具體是胺類拋光率改進劑。
具體地，以組合物整體為基準，鍵合到所述拋光顆粒的表面的官能團中的胺基的重量百分比含量為0.008重量%至0.06重量%，拋光率改進劑中的胺基的重量百分比含量為0.006重量%至0.05重量%。作為鍵合到所述拋光顆粒的表面的官能團的胺基，以組合物整體為基準，隨著額外包括拋光率改進劑，含量範圍略變小。當在上述範圍內使用時，可提高BDPSi的拋光率，提高拋光選擇比，防止拋光製程產生的晶片缺陷，並改善晶片表面的粗糙度。
更具體地，拋光率改進劑可選自由甘胺酸（glycine）、β-丙胺酸甜菜鹼、硬脂甜菜鹼以及它們的混合物組成的組，較佳甘胺酸，但不限於上述示例。
拋光率改進劑可以與如上所述的表面改性的拋光顆粒一起包括在拋光組合物中，以提高對於BDPSi的拋光率，並且可以表現出非常低水平的表面粗糙度。
以半導體製程用拋光組合物整體為基準，可包括0.03重量%至0.095重量%的拋光率改進劑，較佳包括0.05重量%至0.08重量%的拋光率改進劑。當在上述範圍內混合使用時，不僅可以表現出對於BDPSi的高蝕刻率，還可以調節與氮化矽膜的拋光選擇比。
拋光組合物對BDPSi的蝕刻率為2000Å/min以上，對氮化矽膜的蝕刻率為100Å/min以下。
具體地，本發明的拋光組合物對BDPSi的蝕刻率為2000Å/min以上，較佳為2100Å/min以上，可表現出優異的蝕刻率，並且可以對氮化矽膜表現出低蝕刻率。
本發明的半導體製程用拋光組合物，氮化矽膜（SiN）與多晶矽膜的拋光選擇比為1：50至1：600，較佳為1：50至1：200，更較佳為1：50至1：100。具體地，所述多晶矽膜為BDPSi，如上所述，BDPSi因摻硼而提高了物理強度，因此具有在進行相對拋光製程時，拋光率低的問題。
為了改善這個問題，應提高對於BDPSi的拋光率，氮化矽膜作為拋光停止膜（Stopper layer），應表現出低拋光率。用於表示本發明的拋光組合物的拋光選擇比，半導體基板具體是通過在裸矽晶片（Bare silicon wafer）上沉積SiN而具有1500Å厚度的氮化矽膜（SiN）的300mm的晶片。
具體地，使用氮化矽膜作為拋光停止膜來對BDPSi進行拋光。如上所述，如不能調節拋光選擇比，則會產生凹陷（Dishing）和侵蝕（Erosion）等的製程缺陷。因此，如在本發明中，通過控制氮化矽膜（SiN）與BDPSi的拋光選擇比來使製程缺陷最小化，從而可以提供高品質的拋光表面。
為了抑制對於所述氮化矽膜的拋光，本發明包括拋光抑制劑，所述拋光抑制劑可選自由聚丙烯酸（polyacrylic acid）、聚磷酸（polyphosphoric acid）、聚馬來酸（polymaleic acid）、聚甲基丙烯酸（polymethacrylic acid）、聚丙烯醯胺-共-丙烯酸（polyacrylamide-co-acrylic acid）、聚丙烯酸-共-馬來酸（polyacrylic acid-co-maleic acid）、聚丙烯醯胺-共-丙烯酸（polyacrylamide-co-acrylic acid）以及它們的混合物組成的組，較佳為聚丙烯酸，但不限於上述示例，只要是能夠用作拋光抑制劑的結構則本領域技術人員可以不受限制地使用。
以半導體製程用拋光組合物整體為基準，包括0.05重量%至0.1重量%的所述拋光抑制劑，較佳包括0.06重量%至0.09重量%的所述拋光抑制劑。當在上述範圍內混合使用時，可以通過抑制對於氮化矽膜的拋光，來調節氮化矽膜與BDPSi的拋光選擇比。
拋光組合物還可以包括表面活性劑。所述表面活性劑可以是非離子型表面活性劑。
所述非離子型表面活性劑可以選自由聚乙二醇（polyethylene glycol）、聚丙二醇（polypropylene glycol）、聚乙烯-丙烯共聚物（polyethylene-propylene copolymer）、聚環氧烷（polyalkyl oxide）、聚環氧氧乙烯（polyoxyethylene oxide；PEO），聚氧化乙烯（polyethylene oxide）、聚氧化丙烯（polypropylene oxide）組成的組，氟類表面活性劑可以選自由磺酸鈉氟類表面活性劑（sodium sulfonate fluorosurfactant）、磷酸酯氟類表面活性劑（phosphate ester fluorosurfactant）、氧化胺氟類表面活性劑（amine oxide fluorosurfactant）、甜菜鹼型氟類表面活性劑（betaine fluorosurfactant）、羧酸銨氟類表面活性劑（ammonium carboxylate fluorosurfactant）、硬脂酸酯氟類表面活性劑（stearate ester fluorosurfactant），季銨氟類表面活性劑（quaternary ammonium fluorosurfactant），環氧乙烷/環氧丙烷氟類表面活性劑（ethylene oxide/propylene oxide fluorosurfactant）以及聚氧化乙烯氟類表面活性劑（polyoxyethylene fluorosurfactant）組成的組。
以半導體製程用拋光組合物整體為基準，可包括0.0015重量%至0.005重量%的所述表面活性劑，較佳包括0.0015重量%至0.003重量%的所述表面活性劑。當在上述範圍內混合使用時，可以抑制因拋光製程產生的晶片表面的缺陷。
本發明的拋光組合物可以包含pH調節劑，所述pH調節劑可以選自由鹽酸、磷酸、硫酸、氫氟酸、溴酸、碘酸、甲酸、丙二酸、馬來酸、草酸、醋酸，己二酸、檸檬酸、乙酸、丙酸、富馬酸、油酸、水楊酸、庚二酸、苯甲酸、琥珀酸、鄰苯二甲酸、酪酸、戊二酸、谷胺酸、乙醇酸、乳酸、天門冬胺酸、酒石酸以及氫氧化鉀組成的組中的至少任意一種。
以所述半導體製程用拋光組合物整體為基準，可包括0.01重量%至0.05重量%的所述pH調節劑。半導體製程用拋光組合物的pH可以為2至5，較佳地，pH可以為2至3。在以該範圍保持酸性環境的情況下，能夠在防止金屬成分或者拋光裝置過度腐蝕的同時將拋光速度和品質保持在一定水平以上。
半導體製程用拋光組合物除上述各種成分和以下說明的各個附加成分之外包含溶劑作為剩餘成分。所述溶劑可以為水，較佳地，使用超純水。所包含的溶劑可以在針對拋光顆粒、表面改性劑、拋光率改進劑、pH調節劑、表面活性劑以及拋光抑制劑的含量範圍的剩餘含量範圍內。
圖1示出了一實施例的半導體裝置製造製程的示意性製程圖。參照圖1，在平板120上安裝一實施例的拋光墊110後，在所述拋光墊110上佈置作為拋光對象的半導體基板130。為了進行拋光，通過噴嘴140向所述拋光墊110上噴射拋光漿料150。
通過所述噴嘴140供給的拋光漿料150的流量可以在約10cm 3/min至約1000cm 3/min的範圍內根據目的選擇，例如，可以為約50cm 3/min至約500cm 3/min，但不限於此。
所述半導體基板130的被拋光面直接接觸於所述拋光墊110的拋光面。
此後，所述半導體基板130和所述拋光墊110相對旋轉，從而能夠對所述半導體基板130的表面進行拋光。這時，所述半導體基板130的旋轉方向和所述拋光墊110的旋轉方向可以相同或者相反。所述半導體基板130和所述拋光墊110的旋轉速度分別可以在約10rpm至約500rpm範圍內根據目的選擇，例如，可以為約30rpm至約200rpm，但不限於此。
作為所述半導體基板拋光製程的一個示例，當對基板進行拋光時，在鎢阻擋金屬層（Tungsten barrier metal layer）CMP製程的情況下，不僅是鎢（W）膜質，氧化矽膜和用作阻擋金屬膜質的鈦/氮化鈦膜質3種膜質可以同時暴露。本發明的所述半導體製程用拋光組合物可以適用於對摻硼多晶矽膜質暴露的基板進行拋光製程。
對於半導體製程用拋光組合物的具體說明與上面的說明重複，因此省略其記載。
在一體現例中，所述半導體裝置的製造方法包括：提供包括摻硼多晶矽膜和氮化矽膜的半導體基板130的步驟，以及使用拋光組合物對所述摻硼多晶矽膜和所述氮化矽膜進行拋光的步驟。此時，所述拋光組合物包括水以及拋光顆粒；所述拋光顆粒包括鍵合於顆粒表面的官能團；所述官能團包括胺基；所述氮化矽膜與所述摻硼多晶矽膜的拋光選擇比為1：100至1：600。
可通過圖2和圖3更具體地確認所述半導體裝置的製造方法。圖2是拋光製程前的包括摻硼多晶矽膜和氮化矽膜的半導體基板的截面，圖3是本發明一實施例的使用半導體製程用拋光組合物拋光的包括摻硼多晶矽膜和氮化矽膜的半導體基板的截面。
參照圖2，在半導體基板形成有具有垂直壁面的溝槽T，層疊有矽晶片210、氧化矽膜220以及氮化矽膜（SiN）230，並且沉積有摻硼多晶矽膜240。使用本發明的拋光組合物對圖2的半導體基板進行拋光製程，拋光出圖3所示的摻硼多晶矽膜240。本發明的拋光組合物對於摻硼多晶矽膜240表現出高拋光率，氮化矽膜（SiN）230作為拋光停止膜，表現出低拋光率。由於上述特徵，當用本發明的拋光組合物進行拋光時，若氮化矽膜（SiN）230暴露，則說明完成了拋光製程。如圖2和圖3所示，所述半導體裝置的製造方法可通過使用本發明的拋光組合物，控制氮化矽膜（SiN）與摻硼多晶矽膜240的拋光選擇比，使製程缺陷最小化，從而可以提供高品質的拋光表面。
[實施例]
[半導體拋光用組合物的製備]
使用膠體二氧化矽作為金屬氧化物顆粒。所述膠體二氧化矽製備成與作為表面改性劑的3-胺丙基三乙氧基矽烷進行反應，從而使胺基矽烷化合物鍵合到表面。
作為溶劑，使用超純水；作為拋光率改進劑，使用甘胺酸；作為pH調節劑，使用乙酸（Acetic acid）和/或氫氧化鉀（Potassium hydroxide）；作為表面活性劑，使用聚乙二醇和/或氟類表面活性劑；作為拋光抑制劑，使用聚丙烯酸，從而製造了半導體拋光用組合物。
相對於溶劑90重量份，上述組合物通過以以下表1所示的範圍進行混合來製備。
[表1]
金屬氧化物顆粒含量 表面改性劑(胺基含量(wt%)) 拋光率改進劑(胺基含量(wt%)) pH調節劑 表面活性劑 拋光抑制劑 粒徑(nm) pH 黏度(cP)
實施例1 10 0.2 (0.0145) 0.05 (0.01067) 0.02 0.002 0.08 44 2.4 1.32
實施例2 10 0.2 (0.0145) 0.075 (0.016) 0.02 0.002 0.08 45 2.4 1.30
實施例3 10 0.2 (0.0145) 0.05 (0.01067) 0.02 0.001 0.08 44 2.4 1.28
實施例4 10 0.2 (0.0145) 0.1 (0.02133) 0.02 0.002 0.08 46 2.4 1.31
比較例1 10 0.2 (0.0145) 0.025 (0.005333) 0.02 0.002 0.08 42 2.4 1.30
比較例2 10 0.1 (0.00724) 0.05 (0.01067) 0.02 0.002 0.08 44 2.4 1.33
實施例5 10 0.4 (0.0290) 0.05 (0.01067) 0.02 0.002 0.08 44 2.4 1.32
（單位：重量份）
[實驗例]
[對於拋光組合物的拋光評價]
（1）拋光評價
對於晶片的直徑為300mm且厚度為約6000Å的摻硼多晶矽膜（剛沉積後的平均粗糙度Ra=16Å）進行了拋光評價。具體地，拋光墊使用直徑為30英寸且厚度為3T的SKC公司的HD-319B墊，以3.0psi的壓力、103rpm的載體速度、97rpm的平台速度以及300ml/min的漿料流速條件進行了拋光60秒，同時以5lb的壓力，200rpm的速度修整5分鐘。
在相同拋光條件下，對約1500Å厚度的氮化矽膜質進行了額外的拋光評價。
通過測量所述拋光製程進行後各個晶片的厚度來算出了相應漿料組合物的拋光率（拋光速度；Å/min）。
（2）缺陷（Defect）的測量
在與CMP評價相同的條件下進行拋光後，使用自備的化學清潔溶液，在刷子（Brush）的旋轉速度為500rpm，時間為60s，化學噴射流速為2000cc/min的條件下進行了清洗製程。完成清洗製程的摻硼多晶矽膜質和未摻雜（un-doped）多晶矽膜質在密封狀態下，使用韓國SKC株式會社擁有的AIT-XP+設備來測量了總的缺陷數量（total defect）。
（3）粗糙度（Roughness，Ra）的測量
使用完成缺陷測量的300mm晶片，進行了AFM測量。AFM測量是以如下方式進行：在300mm晶片的位置（-150mm~+150mm）區域中，分別在0mm、-75mm、+75mm、-150mm、+150mm位置，分別測量五次的Ra結果並計算了平均值。
所述拋光評價結果如下表2所示。
[表2]
  摻硼多晶矽膜的蝕刻率 （BDPSi，Å/min） 摻硼多晶矽膜的缺陷 （ea） 摻硼多晶矽膜的粗糙度 （Ra，Å） 氮化矽膜的蝕刻率 （SiN，Å/min） 拋光選擇比（BDPSi/SiN）
實施例1 2629 62 0.6 23 114
實施例2 2944 77 0.7 28 105
實施例3 2543 423 12.3 24 105
實施例4 3221 61 14.2 65 49
比較例1 984 66 0.7 47 21
比較例2 355 64 0.5 35 10
實施例5 2140 224 5.1 113 19
根據上述表2，本發明的實施例1和實施例2顯示出對於摻硼多晶矽膜質的優異的蝕刻率值，拋光製程後，對於晶片上的缺陷和粗糙度也顯示出優異的效果。此外，可通過抑制對於氮化矽膜的蝕刻率來顯示出最佳的氮化矽膜與摻硼多晶矽膜的拋光選擇比。
相反，實施例3則是在拋光製程後出現過多缺陷，實施例4雖然對於摻硼多晶矽膜質表現出高蝕刻率，然而氮化矽膜的蝕刻率也高，因而摻硼多晶矽膜與氮化矽膜的拋光選擇比表現出低水平。
比較例3和比較例4對於摻硼多晶矽膜質的蝕刻率低，實施例5雖然對於摻硼多晶矽膜質表現出優異的蝕刻率，但缺陷過多，粗糙度值也高。
以上，對本發明的較佳實施例進行了詳細說明，本發明的權利範圍不限於此，本領域技術人員利用所附申請專利範圍限定的本發明的基本概念而進行的各種修改和改進也屬於本發明的權利範圍。
110:拋光墊 120:平板 130:半導體基板 140:噴嘴 150:拋光漿料 210:矽晶片 220:氧化矽膜 230:氮化矽膜 240:摻硼多晶矽膜 T:溝槽
圖1是本發明一實施例的半導體裝置製造製程的示意性流程圖。
圖2是本發明一實施例的拋光製程前的包括摻硼多晶矽膜和氮化矽膜的半導體基板的截面。
圖3是本發明一實施例的使用半導體製程用拋光組合物拋光的包括摻硼多晶矽膜和氮化矽膜的半導體基板的截面。
110:拋光墊
120:平板
130:半導體基板
140:噴嘴
150:拋光漿料

Claims (10)

  1. 一種半導體製程用拋光組合物，其包括： 水；以及 拋光顆粒， 所述拋光顆粒包括與顆粒表面鍵合的官能團； 所述官能團包括胺基； 氮化矽膜與摻硼多晶矽膜的拋光選擇比為1：100至1：600。
  2. 如請求項1所述之半導體製程用拋光組合物，其中，以所述半導體製程用拋光組合物整體為基準，所述半導體製程用拋光組合物中胺基的重量百分比含量為0.0185重量%至0.05重量%。
  3. 如請求項1所述之半導體製程用拋光組合物，其中，與所述顆粒表面鍵合的所述官能團包括以下化學式1的結構， 化學式1：
    Figure 03_image003
    在所述化學式1中， *表示與所述拋光顆粒的表面鍵合的部分， R 1和R 2彼此相同或者不同，分別獨立地選自由氫、被取代或未被取代的碳原子數為1至10的烷基、被取代或未被取代的碳原子數為3至10的環烷基、被取代或未被取代的碳原子數為2至10的烯基以及被取代或未被取代的碳原子數為2至10的炔基組成的組， L 1選自由被取代或未被取代的碳原子數為1至10的亞烷基、被取代或未被取代的碳原子數為2至10的亞烯基、被取代或未被取代的碳原子數為2至10的亞炔基以及被取代或未被取代的碳原子數為3至10的亞環烷基組成的組。
  4. 如請求項1所述之半導體製程用拋光組合物，其中，所述半導體製程用拋光組合物還包括含胺基的拋光率改進劑， 以所述半導體製程用拋光組合物整體為基準，與所述顆粒表面鍵合的所述官能團中的胺基的重量百分比含量為0.008重量%至0.06重量%， 所述拋光率改進劑中的胺基的重量百分比含量為0.006重量%至0.05重量%。
  5. 如請求項1所述之半導體製程用拋光組合物，其中，所述半導體製程用拋光組合物還包括氮化矽膜拋光抑制劑。
  6. 如請求項1所述之半導體製程用拋光組合物，其中，所述半導體製程用拋光組合物還包括表面活性劑以及pH調節劑。
  7. 如請求項1所述之半導體製程用拋光組合物，其中，所述半導體製程用拋光組合物對所述氮化矽膜的蝕刻率為100Å/min以下。
  8. 一種半導體製程用拋光組合物，其包括： 水； 用含胺基的官能團進行表面處理的拋光顆粒；以及 胺類拋光率改進劑， 摻硼多晶矽膜的蝕刻率為2000Å/min以上。
  9. 如請求項8所述之半導體製程用拋光組合物，其中，以所述半導體製程用拋光組合物整體為基準，包括0.03重量%至0.095重量%的所述胺類拋光率改進劑。
  10. 一種半導體裝置的製造方法，其包括以下步驟： 提供包括摻硼多晶矽膜和氮化矽膜的半導體基板的步驟；以及 使用拋光組合物對所述摻硼多晶矽膜和所述氮化矽膜進行拋光的步驟； 所述拋光組合物包括水以及拋光顆粒， 所述拋光顆粒包括與顆粒表面鍵合的官能團， 所述官能團包括胺基， 所述氮化矽膜與所述摻硼多晶矽膜的拋光選擇比為1：100至1：600。
TW111116338A 2021-04-30 2022-04-29 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法 TW202244242A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0056409 2021-04-30
KR1020210056409A KR20220149148A (ko) 2021-04-30 2021-04-30 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
TW202244242A true TW202244242A (zh) 2022-11-16

Family

ID=81392968

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116338A TW202244242A (zh) 2021-04-30 2022-04-29 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20220363948A1 (zh)
EP (1) EP4086312A1 (zh)
KR (2) KR20220149148A (zh)
TW (1) TW202244242A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102638622B1 (ko) * 2021-07-22 2024-02-19 에스케이엔펄스 주식회사 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7044836B2 (en) * 2003-04-21 2006-05-16 Cabot Microelectronics Corporation Coated metal oxide particles for CMP
JP2008288398A (ja) * 2007-05-18 2008-11-27 Nippon Chem Ind Co Ltd 半導体ウェハーの研磨用組成物、その製造方法、及び研磨加工方法
SG184772A1 (en) * 2007-09-21 2012-10-30 Cabot Microelectronics Corp Polishing composition and method utilizing abrasive particles treated with an aminosilane
CN105555901A (zh) * 2013-09-20 2016-05-04 福吉米株式会社 研磨用组合物
EP3161095B8 (en) * 2014-06-25 2021-07-07 CMC Materials, Inc. Copper barrier chemical-mechanical polishing composition
JP7120780B2 (ja) * 2018-03-20 2022-08-17 株式会社フジミインコーポレーテッド 研磨用組成物およびそれを用いた研磨方法
US10763119B2 (en) * 2018-12-19 2020-09-01 Fujifilm Electronic Materials U.S.A., Inc. Polishing compositions and methods of using same
US10626298B1 (en) * 2019-03-20 2020-04-21 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing compositions and methods for suppressing the removal rate of amorphous silicon
US20200303198A1 (en) * 2019-03-22 2020-09-24 Fujimi Incorporated Polishing composition and polishing method

Also Published As

Publication number Publication date
EP4086312A1 (en) 2022-11-09
KR20240063849A (ko) 2024-05-10
US20220363948A1 (en) 2022-11-17
CN115260911A (zh) 2022-11-01
KR20220149148A (ko) 2022-11-08
JP2022171615A (ja) 2022-11-11

Similar Documents

Publication Publication Date Title
US5728308A (en) Method of polishing a semiconductor substrate during production of a semiconductor device
TWI749324B (zh) 研磨組成物及其使用方法
KR101718814B1 (ko) 가변형 유전체 연마 선택성을 갖는 슬러리 조성물 및 기판의 연마방법
KR20240063849A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
JP2013074036A (ja) Ｃｍｐ用スラリーおよび半導体装置の製造方法
JP2011205096A (ja) ポリシリコン、酸化ケイ素および窒化ケイ素を含む基体を研磨する方法
KR20200112708A (ko) 화학적 기계 연마 조성물 및 비정질 실리콘의 제거 속도를 억제하는 방법
JP2006352096A (ja) 化学機械研磨用水系分散体および化学機械研磨方法、ならびに化学機械研磨用水系分散体を調製するためのキット
JP7462707B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
JP2020120117A (ja) 欠陥抑制が増強された酸性研磨組成物および基板を研磨する方法
JP7494243B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
CN115260911B (zh) 半导体工艺用抛光组合物以及半导体器件的制造方法
TWI835211B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法
TWI826624B (zh) 化學機械拋光液及其應用
TW202104524A (zh) 具有增強的缺陷抑制並且在酸性環境中優先於二氧化矽選擇性地拋光氮化矽之化學機械拋光組成物及方法
TW202106845A (zh) 化學機械拋光組成物及優先於二氧化矽拋光氮化矽並同時抑制對二氧化矽的損傷之方法
TWI823321B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製造方法
TWI842954B (zh) 化學機械研磨用組成物以及化學機械研磨方法
WO2023189400A1 (ja) 砥粒の製造方法、化学機械研磨用組成物および研磨方法
TWI837428B (zh) 化學機械研磨用組成物及化學機械研磨方法
KR20220043854A (ko) 연마용 조성물 및 그 제조 방법, 연마 방법 그리고 기판의 제조 방법
JP2006165142A (ja) 化学機械研磨用水系分散体及び化学機械研磨方法
TW202219208A (zh) 經表面修飾之氧化矽粒子及包含此粒子之組合物
TW202116968A (zh) 高氧化物移除速率的淺溝隔離化學機械平坦化組合物
TW202340405A (zh) 半導體製程用組合物以及基板的拋光方法