CN115260911A - 半导体工艺用抛光组合物以及半导体器件的制造方法 - Google Patents

半导体工艺用抛光组合物以及半导体器件的制造方法 Download PDF

Info

Publication number
CN115260911A
CN115260911A CN202210454337.4A CN202210454337A CN115260911A CN 115260911 A CN115260911 A CN 115260911A CN 202210454337 A CN202210454337 A CN 202210454337A CN 115260911 A CN115260911 A CN 115260911A
Authority
CN
China
Prior art keywords
polishing
polishing composition
group
semiconductor
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210454337.4A
Other languages
English (en)
Inventor
洪承哲
韩德洙
权璋国
朴韩址
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Enpulse Co Ltd
Original Assignee
SKC Solmics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SKC Solmics Co Ltd filed Critical SKC Solmics Co Ltd
Publication of CN115260911A publication Critical patent/CN115260911A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明涉及半导体工艺用抛光组合物以及半导体器件的制造方法。本发明涉及半导体工艺用抛光组合物以及使用抛光组合物的基板抛光方法，其能够提高掺硼多晶硅膜的抛光率，提高抛光选择比，防止抛光工艺中可产生的晶片缺陷，并改善晶片表面的粗糙度。此外，本发明涉及制造使用半导体工艺用抛光组合物来抛光的基板的方法。

Description

半导体工艺用抛光组合物以及半导体器件的制造方法
技术领域
本发明涉及一种半导体工艺用抛光组合物以及使用抛光组合物的半导体器件的制造方法。
背景技术
随着半导体器件更加微细化和高密度化，正在使用更加精细的图案形成技术。随之半导体器件的表面结构变得更加复杂，层间膜的高低差进一步增加。作为用于在半导体器件的制造过程中去除形成在基板上的特定膜的高低差的平坦化技术，使用化学机械抛光(Chemical Mechanical Polishing：以下称为“CMP”)工艺。
在CMP工艺中，在抛光垫上提供浆料，同时对基板进行加压、旋转，从而实现其表面的抛光。待平坦化的对象根据工艺阶段而不同，此时所使用浆料的物性也存在差异。
多晶硅主要用作微机电系统(MEMS)或下一代器件中栅极形成工艺的最终步骤的牺牲膜质。最近，在硅通孔(through silicon via，TSV)的前道(front end of line，FEOL)和MEMS空腔器件工艺中，需要同时具有热稳定性和机械稳定性的膜质，正在使用对多晶硅以高水平掺杂杂质的膜质。
在杂质掺杂的情况下，作为掺杂剂，p型使用硼，n型使用磷。尤其，在磷的情况下，已知其在CVD工艺中抑制沉积速度，因此硼主要用作掺杂剂。
在将硼用作掺杂剂的掺硼多晶硅膜(BDPSi)的情况下，随着硼的含量增加，物理强度增加，因此具有在进行相对CMP工艺时，抛光率非常低的问题。
以往，为了提高掺硼膜质的抛光率，在浆料中使用了含胺基的添加剂。然而，如上所述，在浆料中以添加剂形式添加胺类化合物的情况下，在晶片上的一部分产生化学反应，会在晶片上产生缺陷和抛光率偏差。
如上所述，需要开发出一种能够提高掺硼膜质的抛光率，并防止晶片的缺陷和抛光率偏差的半导体工艺用抛光组合物。
发明内容
发明要解决的问题
本发明的目的在于，提供半导体工艺用抛光组合物以及使用抛光组合物的基板的抛光方法。
本发明的另一目的在于，提供提高掺硼膜的抛光率，并提高抛光选择比的半导体工艺用抛光组合物以及使用抛光组合物的基板的抛光方法。
本发明的另一目的在于，提供防止抛光工艺中可产生的晶片的缺陷，改善晶片表面的粗糙度(Roughness)的半导体工艺用抛光组合物以及使用抛光组合物的基板的抛光方法。
本发明的另一目的在于，提供使用半导体工艺用抛光组合物的半导体器件的制造方法。
用于解决问题的手段
为了实现上述目的，作为本发明的一具体例，一种半导体工艺用抛光组合物，包括：水，以及抛光颗粒；所述抛光颗粒包括键合于颗粒表面的官能团；所述官能团包括胺基；氮化硅膜与掺硼多晶硅膜的抛光选择比为1:100至1:600。
作为本发明另一具体例，一种半导体工艺用抛光组合物，包括：水，用含胺基的官能团进行表面处理的抛光颗粒，以及胺类抛光率改进剂；掺硼多晶硅膜的蚀刻率为
Figure BDA0003618216470000021
以上。
作为本发明另一具体例，一种半导体器件的制造方法，包括：提供包括掺硼多晶硅膜和氮化硅膜的半导体基板的步骤，以及使用抛光组合物对所述掺硼多晶硅膜和所述氮化硅膜进行抛光的步骤；所述抛光组合物包括水以及抛光颗粒；所述抛光颗粒包括与颗粒表面键合的官能团；所述官能团包括胺基；所述氮化硅膜与所述掺硼多晶硅膜的抛光选择比为1:100至1:600。
发明的效果
本发明能够提高掺硼膜的抛光率，提高抛光选择比，防止抛光工艺中可产生的晶片缺陷，并改善晶片表面的粗糙度。
此外，能够制造通过使用半导体工艺用抛光组合物抛光的半导体基板。
附图说明
图1是本发明一实施例的半导体器件制造工艺的示意性流程图。
图2是本发明一实施例的抛光工艺前的包括掺硼多晶硅膜和氮化硅膜的半导体基板的截面。
图3是本发明一实施例的使用半导体工艺用抛光组合物抛光的包括掺硼多晶硅膜和氮化硅膜的半导体基板的截面。
附图标记说明
110：抛光垫
120：平板
130：半导体基板
140：喷嘴
150：抛光浆料
210：硅晶片
220：氧化硅膜
230：氮化硅膜
240：掺硼多晶硅膜
T：沟槽。
具体实施方式
下面，对本发明的实施例进行详细说明，以使本发明所属技术领域的普通技术人员能够容易实施。然而，本发明可以以各种形式实现，并不限于这里所说明的实施例。
在本说明书中，除非另有说明，否则某一构成要素“包括”另一构成要素是指还可以包括其他构成要素而非排除其他构成要素。
在本说明书中，当提及某一构成要素“连接”于另一构成要素时，这不仅包括“直接连接”的情况，还包括“中间隔着其他构成要素连接”的情况。
在本说明书中，B位于A上是指B以与A直接接触的方式位于A上，或是指B在A与B之间夹着其他层的状态下位于A上，而不限于B以与A的表面直接接触的方式位于A上的意思。
在本说明书中，马库什型描述中包含的术语“其组合”是指，从由马库什型描述的多个构成要素组成的组中选择的一种以上的混合或组合，从而表示包括从由上述多个构成要素组成的组中选择的一种以上。
在本说明书中，“A和/或B”的记载是指“A、B或A和B”。
在本说明书中，除非另有说明，如“第一”、“第二”或“A”、“B”等术语用于将相同的术语彼此区分。
在本说明书中，除非另有说明，单数的表示可解释为包括从上下文解读的单数或复数的含义。
在本说明书中，“氢”为氢、轻氢、重氢或者超重氢。
在本说明书中，“烷基”是指源自具有1至40个碳原子的直链或者支链的饱和烃的一价取代基。作为其示例，可以列举，甲基、乙基、丙基、异丁基、仲丁基、戊基、异戊基、己基等，但不限于此。
在本说明书中，“烯基(alkenyl)”是指源自具有1个以上碳碳双键并具有2至40个碳原子的直链或者支链的不饱和烃的一价取代基。作为其示例，可以列举，乙烯基(vinyl)、烯丙基(allyl)、异丙烯基(isopropenyl)、2-丁烯基(2-butenyl)等，但不限于此。
在本说明书中，“炔基(alkynyl)”是指源自具有1个以上碳碳三键并且具有2至40个碳原子的直链或者支链的不饱和烃的一价取代基。作为其示例，可以列举，乙炔基(ethynyl)，2-丙炔基(2-propynyl)等，但不限于此。
在本说明书中，“环烷基”是指源自具有3至40个碳原子的单环或者多环非芳香族烃的一价取代基。作为这种环烷基的示例，可以列举，环丙基、环丁基、环戊基、环己基、降冰片基(norbornyl)、金刚烷基(adamantine)等，但不限于此。
以下，对本发明进行更加详细地说明。
根据本发明的一实施例的半导体工艺用抛光组合物包括：水，以及抛光颗粒；所述抛光颗粒包括键合到颗粒表面的官能团；所述官能团包括胺基；氮化硅膜与掺硼多晶硅膜的抛光选择比为1:100至1:600。
所述抛光颗粒作为可以使用于半导体工艺用抛光组合物的金属氧化物颗粒，例如，可以选自由胶体二氧化硅、气相二氧化硅、二氧化铈、氧化铝、二氧化钛、氧化锆以及它们的混合组成的组，然而不限于所述示例，可以由普通技术人员选择的金属氧化物颗粒可以不受限制地使用。
本发明的所述抛光颗粒具体而言可以选自由胶体二氧化硅、气相二氧化硅、二氧化铈以及它们的混合组成的组。
以半导体工艺用抛光组合物整体为基准，可包括5重量％至15重量％的抛光颗粒，优选包括7重量％至12重量％的抛光颗粒。在以上述含量范围包括抛光颗粒的情况下，可以同时获得分散稳定性和减少被抛光的基板表面的缺陷的效果。
本发明的抛光颗粒包括键合于颗粒表面的官能团，所述官能团的特征在于包括末端胺基。
所述抛光颗粒包括键合于颗粒表面的官能团，所述官能团包括胺基，更具体地，包括末端胺基。
在将硼用作掺杂剂的掺硼多晶硅膜(BDPSi)的情况下，随着硼的含量增加，物理强度增加，因此具有在进行CMP工艺时，抛光率非常低的问题。为了解决这种问题，以往，使用了抛光组合物中含胺基的添加剂。然而，如上所述，在以添加剂形式添加胺类化合物的情况下，在晶片上的一部分产生化学反应，会在晶片上产生缺陷和抛光率偏差。
在将硼用作掺杂剂的掺硼多晶硅膜质的情况下，作为杂质添加第IIIA族元素硼，此时硼的添加量可以是每立方厘米1015至1019个。
为此，在本发明中，包括胺类化合物作为添加剂，为防止晶片的抛光工艺中可产生的缺陷和抛光率的偏差，在金属氧化物颗粒的表面键合官能团，所述官能团可包括末端胺基。
以组合物整体为基准，所述胺基的重量百分比含量为0.0185wt％至0.05wt％。当上述范围内的胺基键合到抛光颗粒的表面时，可提高BDPSi的抛光率，提高抛光选择比，防止抛光工艺产生的晶片缺陷并且可改善晶片表面的粗糙度。即若小于上述范围，则上述效果的表现微乎甚微，若大于上述范围，则与以添加剂的形式包括的情况相同地，在晶片上的一部分产生化学反应，在抛光工艺时，会在晶片上产生缺陷和抛光率偏差。
具体而言，在胶体二氧化硅的情况下，为了对颗粒的表面进行改性，通常使用硅烷(silane)类化合物。在这种硅烷类化合物中，例如被胺(amine)基取代的硅烷，可以将高水平的负电荷值取代为一定水平的正电荷。当对二氧化硅表面进行改性的胺基和掺硼多晶硅表面接触时，可通过催化作用加速掺杂多晶硅表面的腐蚀。此外，物理上，二氧化硅颗粒可以在进行抛光作用的同时，将掺硼硅晶片的表面的粗糙度控制在非常低的水平(小于
Figure BDA0003618216470000062
)。
为了胶体二氧化硅的表面改性，可通过与氨基硅烷化合物反应，提高掺杂多晶硅的抛光率，防止晶片表面出现缺陷，将掺硼硅晶片的表面粗糙度保持在较低水平。
当氨基硅烷键合于所述胶体二氧化硅的颗粒表面时，可以以如下所示的官能团进行键合，
化学式1：
Figure BDA0003618216470000061
其中，*表示与金属氧化物颗粒的表面键合的部分，R1和R2彼此相同或者不同，分别独立地选自由氢、被取代或未被取代的碳原子数为1至10的烷基、被取代或未被取代的碳原子数为3至10的环烷基、被取代或未被取代的碳原子数为2至10的烯基以及被取代或未被取代的碳原子数为2至10的炔基组成的组，L1选自由被取代或未被取代的碳原子数为1至10的亚烷基、被取代或未被取代的碳原子数为2至10的亚烯基、被取代或未被取代的碳原子数为2至10的亚炔基以及被取代或未被取代的碳原子数为3至10的亚环烷基组成的组。
具体而言，所述R1和R2可以彼此相同或者不同，可以分别独立地为碳原子数为1至10的烷基，L1可以为被取代或未被取代的碳原子数为1至10的亚烷基。
作为示例，所述氨基硅烷可以为选自由3-氨丙基三乙氧基硅烷、双[(3-三乙氧基硅烷)丙基]胺、3-氨丙基三甲氧基硅烷、双[(3-三甲氧基甲硅烷基)丙基]胺、3-氨丙基甲基二乙氧基硅烷、3-氨丙基甲基二甲氧基硅烷、N-[3-(三甲氧基硅基)丙基]乙二胺、N-双[3-(三甲氧基甲硅烷基)丙基]-1,2-乙二胺、N-[3-(三乙氧基甲硅烷基)丙基]乙二胺、二亚乙基三氨基丙基三甲氧基硅烷、二亚乙基三氨基丙基甲基二甲氧基硅烷、二乙氨基甲基三乙氧基硅烷、二乙氨基丙基三甲氧基硅烷、二乙氨基丙基三乙氧基硅烷、二甲氨基丙基三甲氧基硅烷、N-[3-(三甲氧基甲硅烷基)丙基]丁胺以及它们的组合组成的组中的任意一者。
具体而言，为了对胶体二氧化硅表面进行改性而使用的氨基硅烷为氨丙基三乙氧基硅烷，然而不限于所述示例，只要是能够提高硼掺杂硅晶片的抛光率且防止表面缺陷的氨基硅烷，则可以不受限制地使用。
以半导体工艺用抛光组合物整体为基准，可包括0.15重量％至0.3重量％的所述氨基硅烷化合物，优选可包括0.15重量％至0.25重量％的所述氨基硅烷化合物。当在上述范围内包括氨基硅烷化合物时，可键合到抛光颗粒的表面并表现出充分的对于BDPSi的抛光率，当超过上述范围时，虽然可以提高对于BDPSi的抛光率，但若添加过量，则会残留未与抛光颗粒反应的氨基硅烷化合物，残留氨基硅烷化合物吸附到晶片表面，会导致缺陷等的缺点。
此外，在物理上表面改性的胶体二氧化硅颗粒进行抛光作用的同时，为了将BDPSi的表面的粗糙度控制在小于
Figure BDA0003618216470000071
的低水平，需要在抛光颗粒的表面与对象膜质之间进行催化作用，根据对象膜质的粗糙度程度，存在需要增加催化反应的范围或大小的情况。
在这种情况下，仅靠改性的抛光表面的催化反应可能不足以控制晶片整体面积的粗糙度。即不能表现出如本发明中的非常低水平的表面的粗糙度。为了解决这个问题，当制造浆料时，除了表面改性的颗粒以外，还需要额外的添加剂。
作为本发明另一实施例，半导体工艺用抛光组合物包括：水，用含胺基的官能团进行表面处理的抛光颗粒，以及胺类抛光率改进剂；掺硼多晶硅膜的蚀刻率为
Figure BDA0003618216470000083
以上。
为了表现如上所述的非常低水平的表面的粗糙度而包括的添加剂具体是胺类抛光率改进剂。
具体地，以组合物整体为基准，键合到所述抛光颗粒的表面的官能团中的胺基的重量百分比含量为0.008重量％至0.06重量％，抛光率改进剂中的胺基的重量百分比含量为0.006重量％至0.05重量％。作为键合到所述抛光颗粒的表面的官能团的胺基，以组合物整体为基准，随着额外包括抛光率改进剂，含量范围略变小。当在上述范围内使用时，可提高BDPSi的抛光率，提高抛光选择比，防止抛光工艺产生的晶片缺陷，并改善晶片表面的粗糙度。
更具体地，抛光率改进剂可选自由甘氨酸(glycine)、β-丙氨酸甜菜碱、硬脂甜菜碱以及它们的混合物组成的组，优选甘氨酸，但不限于上述示例。
抛光率改进剂可以与如上所述的表面改性的抛光颗粒一起包括在抛光组合物中，以提高对于BDPSi的抛光率，并且可以表现出非常低水平的表面粗糙度。
以半导体工艺用抛光组合物整体为基准，可包括0.03重量％至0.095重量％的抛光率改进剂，优选包括0.05重量％至0.08重量％的抛光率改进剂。当在上述范围内混合使用时，不仅可以表现出对于BDPSi的高蚀刻率，还可以调节与氮化硅膜的抛光选择比。
抛光组合物对BDPSi的蚀刻率为
Figure BDA0003618216470000081
以上，对氮化硅膜的蚀刻率为
Figure BDA0003618216470000082
以下。
具体地，本发明的抛光组合物对BDPSi的蚀刻率为
Figure BDA0003618216470000091
以上，优选为
Figure BDA0003618216470000092
以上，可表现出优异的蚀刻率，并且可以对氮化硅膜表现出低蚀刻率。
本发明的半导体工艺用抛光组合物，氮化硅膜(SiN)与多晶硅膜的抛光选择比为1:50至1:600，优选为1:50至1:200，更优选为1:50至1:100。具体地，所述多晶硅膜为BDPSi，如上所述，BDPSi因掺硼而提高了物理强度，因此具有在进行相对抛光工艺时，抛光率低的问题。
为了改善这个问题，应提高对于BDPSi的抛光率，氮化硅膜作为抛光停止膜(Stopper layer)，应表现出低抛光率。用于表示本发明的抛光组合物的抛光选择比，半导体基板具体是通过在裸硅晶片(Bare silicon wafer)上沉积SiN而具有
Figure BDA0003618216470000093
厚度的氮化硅膜(SiN)的300mm的晶片。
具体地，使用氮化硅膜作为抛光停止膜来对BDPSi进行抛光。如上所述，如不能调节抛光选择比，则会产生凹陷(Dishing)和侵蚀(Erosion)等的工艺缺陷。因此，如在本发明中，通过控制氮化硅膜(SiN)与BDPSi的抛光选择比来使工艺缺陷最小化，从而可以提供高品质的抛光表面。
为了抑制对于所述氮化硅膜的抛光，本发明包括抛光抑制剂，所述抛光抑制剂可选自由聚丙烯酸(polyacrylic acid)、聚磷酸(polyphosphoric acid)、聚马来酸(polymaleic acid)、聚甲基丙烯酸(polymethacrylic acid)、聚丙烯酰胺-共-丙烯酸(polyacrylamide-co-acrylic acid)、聚丙烯酸-共-马来酸(polyacrylic acid-co-maleic acid)、聚丙烯酰胺-共-丙烯酸(polyacrylamide-co-acrylic acid)以及它们的混合物组成的组，优选为聚丙烯酸，但不限于上述示例，只要是能够用作抛光抑制剂的结构则本领域技术人员可以不受限制地使用。
以半导体工艺用抛光组合物整体为基准，包括0.05重量％至0.1重量％的所述抛光抑制剂，优选包括0.06重量％至0.09重量％的所述抛光抑制剂。当在上述范围内混合使用时，可以通过抑制对于氮化硅膜的抛光，来调节氮化硅膜与BDPSi的抛光选择比。
抛光组合物还可以包括表面活性剂。所述表面活性剂可以是非离子型表面活性剂。
所述非离子型表面活性剂可以选自由聚乙二醇(polyethylene glycol)、聚丙二醇(polypropylene glycol)、聚乙烯-丙烯共聚物(polyethylene-propylene copolymer)、聚环氧烷(polyalkyl oxide)、聚环氧氧乙烯(polyoxyethylene oxide；PEO)，聚氧化乙烯(polyethylene oxide)、聚氧化丙烯(polypropylene oxide)组成的组，氟类表面活性剂可以选自由磺酸钠氟类表面活性剂(sodium sulfonate fluorosurfactant)、磷酸酯氟类表面活性剂(phosphate ester fluorosurfactant)、氧化胺氟类表面活性剂(amine oxidefluorosurfactant)、甜菜碱型氟类表面活性剂(betaine fluorosurfactant)、羧酸铵氟类表面活性剂(ammonium carboxylate fluorosurfactant)、硬脂酸酯氟类表面活性剂(stearate ester fluorosurfactant)，季铵氟类表面活性剂(quaternary ammoniumfluorosurfactant)，环氧乙烷/环氧丙烷氟类表面活性剂(ethylene oxide/propyleneoxide fluorosurfactant)以及聚氧化乙烯氟类表面活性剂(polyoxyethylenefluorosurfactant)组成的组。
以半导体工艺用抛光组合物整体为基准，可包括0.0015重量％至0.005重量％的所述表面活性剂，优选包括0.0015重量％至0.003重量％的所述表面活性剂。当在上述范围内混合使用时，可以抑制因抛光工艺产生的晶片表面的缺陷。
本发明的抛光组合物可以包含pH调节剂，所述pH调节剂可以选自由盐酸、磷酸、硫酸、氢氟酸、溴酸、碘酸、甲酸、丙二酸、马来酸、草酸、醋酸，己二酸、柠檬酸、乙酸、丙酸、富马酸、油酸、水杨酸、庚二酸、苯甲酸、琥珀酸、邻苯二甲酸、酪酸、戊二酸、谷氨酸、乙醇酸、乳酸、天门冬氨酸、酒石酸以及氢氧化钾组成的组中的至少任意一种。
以所述半导体工艺用抛光组合物整体为基准，可包括0.01重量％至0.05重量％的所述pH调节剂。半导体工艺用抛光组合物的pH可以为2至5，优选地，可以为2至3。在以该范围保持酸性环境的情况下，能够在防止金属成分或者抛光装置过度腐蚀的同时将抛光速度和品质保持在一定水平以上。
半导体工艺用抛光组合物除上述各种成分和以下说明的各个附加成分之外包含溶剂作为剩余成分。所述溶剂可以为水，优选地，使用超纯水。所包含的溶剂可以在针对抛光颗粒、表面改性剂、抛光率改进剂、pH调节剂、表面活性剂以及抛光抑制剂的含量范围的剩余含量范围内。
图1示出了一实施例的半导体器件制造工艺的示意性工艺图。参照图1，在平板120上安装一实施例的抛光垫110后，在所述抛光垫110上布置作为抛光对象的半导体基板130。为了进行抛光，通过喷嘴140向所述抛光垫110上喷射抛光浆料150。
通过所述喷嘴140供给的抛光浆料150的流量可以在约10cm3/min至约1000cm3/min的范围内根据目的选择，例如，可以为约50cm3/min至约500cm3/min，但不限于此。
所述半导体基板130的被抛光面直接接触于所述抛光垫110的抛光面。
此后，所述半导体基板130和所述抛光垫110相对旋转，从而能够对所述半导体基板130的表面进行抛光。这时，所述半导体基板130的旋转方向和所述抛光垫110的旋转方向可以相同或者相反。所述半导体基板130和所述抛光垫110的旋转速度分别可以在约10rpm至约500rpm范围内根据目的选择，例如，可以为约30rpm至约200rpm，但不限于此。
作为所述半导体基板抛光工艺的一个示例，当对基板进行抛光时，在钨阻挡金属层(Tungsten barrier metal layer)CMP工艺的情况下，不仅是钨(W)膜质，氧化硅膜和用作阻挡金属膜质的钛/氮化钛膜质3种膜质可以同时暴露。本发明的所述半导体工艺用抛光组合物可以适用于对掺硼多晶硅膜质暴露的基板进行抛光工艺。
对于半导体工艺用抛光组合物的具体说明与上面的说明重复，因此省略其记载。
在一体现例中，所述半导体器件的制造方法包括：提供包括掺硼多晶硅膜和氮化硅膜的半导体基板130的步骤，以及使用抛光组合物对所述掺硼多晶硅膜和所述氮化硅膜进行抛光的步骤。此时，所述抛光组合物包括水以及抛光颗粒；所述抛光颗粒包括键合于颗粒表面的官能团；所述官能团包括胺基；所述氮化硅膜与所述掺硼多晶硅膜的抛光选择比为1:100至1:600。
可通过图2和图3更具体地确认所述半导体器件的制造方法。图2是抛光工艺前的包括掺硼多晶硅膜和氮化硅膜的半导体基板的截面，图3是本发明一实施例的使用半导体工艺用抛光组合物抛光的包括掺硼多晶硅膜和氮化硅膜的半导体基板的截面。
参照图2，在半导体基板形成有具有垂直壁面的沟槽T，层叠有硅晶片210、氧化硅膜220以及氮化硅膜(SiN)230，并且沉积有掺硼多晶硅膜240。使用本发明的抛光组合物对图2的半导体基板进行抛光工艺，抛光出图3所示的掺硼多晶硅膜240。本发明的抛光组合物对于掺硼多晶硅膜240表现出高抛光率，氮化硅膜(SiN)230作为抛光停止膜，表现出低抛光率。由于上述特征，当用本发明的抛光组合物进行抛光时，若氮化硅膜(SiN)230暴露，则说明完成了抛光工艺。如图2和图3所示，所述半导体器件的制造方法可通过使用本发明的抛光组合物，控制氮化硅膜(SiN)与掺硼多晶硅膜240的抛光选择比，使工艺缺陷最小化，从而可以提供高品质的抛光表面。
实施例
半导体抛光用组合物的制备
使用胶体二氧化硅作为金属氧化物颗粒。所述胶体二氧化硅制备成与作为表面改性剂的3-氨丙基三乙氧基硅烷进行反应，从而使氨基硅烷化合物键合到表面。
作为溶剂，使用超纯水；作为抛光率改进剂，使用甘氨酸；作为pH调节剂，使用乙酸(Acetic acid)和/或氢氧化钾(Potassium hydroxide)；作为表面活性剂，使用聚乙二醇和/或氟类表面活性剂；作为抛光抑制剂，使用聚丙烯酸，从而制造了半导体抛光用组合物。
相对于溶剂90重量份，上述组合物通过以以下表1所示的范围进行混合来制备。
[表1]
Figure BDA0003618216470000121
Figure BDA0003618216470000131
(单位：重量份)
实验例
对于抛光组合物的抛光评价
(1)抛光评价
对于晶片的直径为300mm且厚度为约
Figure BDA0003618216470000132
的掺硼多晶硅膜(刚沉积后的平均粗糙度
Figure BDA0003618216470000133
)进行了抛光评价。具体地，抛光垫使用直径为30英寸且厚度为3T的SKC公司的HD-319B垫，以3.0psi的压力、103rpm的载体速度、97rpm的平台速度以及300ml/min的浆料流速条件进行了抛光60秒，同时以5lb的压力，200rpm的速度修整5分钟。
在相同抛光条件下，对约
Figure BDA0003618216470000134
厚度的氮化硅膜质进行了额外的抛光评价。
通过测量所述抛光工艺进行后各个晶片的厚度来算出了相应浆料组合物的抛光率(抛光速度；
Figure BDA0003618216470000135
)。
(2)缺陷(Defect)的测量
在与CMP评价相同的条件下进行抛光后，使用自备的化学清洁溶液，在刷子(Brush)的旋转速度为500rpm，时间为60s，化学喷射流速为2000cc/min的条件下进行了清洗工艺。完成清洗工艺的掺硼多晶硅膜质和未掺杂(un-doped)多晶硅膜质在密封状态下，使用韩国SKC株式会社拥有的AIT-XP+设备来测量了总的缺陷数量(total defect)。
(3)粗糙度(Roughness，Ra)的测量
使用完成缺陷测量的300mm晶片，进行了AFM测量。AFM测量是以如下方式进行：在300mm晶片的位置(-150mm～+150mm)区域中，分别在0mm、-75mm、+75mm、-150mm、+150mm位置，分别测量五次的Ra结果并计算了平均值。
所述抛光评价结果如下表2所示。
[表2]
Figure BDA0003618216470000141
根据上述表2，本发明的实施例1和实施例2显示出对于掺硼多晶硅膜质的优异的蚀刻率值，抛光工艺后，对于晶片上的缺陷和粗糙度也显示出优异的效果。此外，可通过抑制对于氮化硅膜的蚀刻率来显示出最佳的氮化硅膜与掺硼多晶硅膜的抛光选择比。
相反，实施例3则是在抛光工艺后出现过多缺陷，实施例4虽然对于掺硼多晶硅膜质表现出高蚀刻率，然而氮化硅膜的蚀刻率也高，因而掺硼多晶硅膜与氮化硅膜的抛光选择比表现出低水平。
比较例1和比较例2对于掺硼多晶硅膜质的蚀刻率低，实施例5虽然对于掺硼多晶硅膜质表现出优异的蚀刻率，但缺陷过多，粗糙度值也高。
以上，对本发明的优选实施例进行了详细说明，本发明的权利范围不限于此，本领域技术人员利用所附权利范围限定的本发明的基本概念而进行的各种修改和改进也属于本发明的权利范围。

Claims (10)

1.一种半导体工艺用抛光组合物，其特征在于，
包括：
水，以及
抛光颗粒；
所述抛光颗粒包括与颗粒表面键合的官能团；
所述官能团包括胺基；
氮化硅膜与掺硼多晶硅膜的抛光选择比为1:100至1:600。
2.根据权利要求1所述的半导体工艺用抛光组合物，其特征在于，
以半导体工艺用抛光组合物整体为基准，所述半导体工艺用抛光组合物中胺基的重量百分比含量为0.0185重量％至0.05重量％。
3.根据权利要求1所述的半导体工艺用抛光组合物，其特征在于，
与所述颗粒表面键合的官能团包括以下化学式1的结构，
化学式1：
Figure FDA0003618216460000011
在所述化学式1中，
*表示与所述抛光颗粒的表面键合的部分，
R1和R2彼此相同或者不同，分别独立地选自由氢、被取代或未被取代的碳原子数为1至10的烷基、被取代或未被取代的碳原子数为3至10的环烷基、被取代或未被取代的碳原子数为2至10的烯基以及被取代或未被取代的碳原子数为2至10的炔基组成的组，
L1选自由被取代或未被取代的碳原子数为1至10的亚烷基、被取代或未被取代的碳原子数为2至10的亚烯基、被取代或未被取代的碳原子数为2至10的亚炔基以及被取代或未被取代的碳原子数为3至10的亚环烷基组成的组。
4.根据权利要求1所述的半导体工艺用抛光组合物，其特征在于，
所述半导体工艺用抛光组合物还包括含胺基的抛光率改进剂，
以半导体工艺用抛光组合物整体为基准，与所述颗粒表面键合的官能团中的胺基的重量百分比含量为0.008重量％至0.06重量％，
所述抛光率改进剂中的胺基的重量百分比含量为0.006重量％至0.05重量％。
5.根据权利要求1所述的半导体工艺用抛光组合物，其特征在于，
所述半导体工艺用抛光组合物还包括氮化硅膜抛光抑制剂。
6.根据权利要求1所述的半导体工艺用抛光组合物，其特征在于，
还包括表面活性剂以及pH调节剂。
7.根据权利要求1所述的半导体工艺用抛光组合物，其特征在于，
所述半导体工艺用抛光组合物对氮化硅膜的蚀刻率为
Figure FDA0003618216460000021
以下。
8.一种半导体工艺用抛光组合物，其特征在于，
包括：
水，
用含胺基的官能团进行表面处理的抛光颗粒，以及
胺类抛光率改进剂；
掺硼多晶硅膜的蚀刻率为
Figure FDA0003618216460000022
以上。
9.根据权利要求8所述的半导体工艺用抛光组合物，其特征在于，
以半导体工艺用抛光组合物整体为基准，包括0.03重量％至0.095重量％的所述胺类抛光率改进剂。
10.一种半导体器件的制造方法，其特征在于，
包括：
提供包括掺硼多晶硅膜和氮化硅膜的半导体基板的步骤，以及
使用抛光组合物对所述掺硼多晶硅膜和所述氮化硅膜进行抛光的步骤；
所述抛光组合物包括水以及抛光颗粒；
所述抛光颗粒包括与颗粒表面键合的官能团；
所述官能团包括胺基；
所述氮化硅膜与所述掺硼多晶硅膜的抛光选择比为1:100至1:600。
CN202210454337.4A 2021-04-30 2022-04-27 半导体工艺用抛光组合物以及半导体器件的制造方法 Pending CN115260911A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0056409 2021-04-30
KR1020210056409A KR20220149148A (ko) 2021-04-30 2021-04-30 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN115260911A true CN115260911A (zh) 2022-11-01

Family

ID=81392968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210454337.4A Pending CN115260911A (zh) 2021-04-30 2022-04-27 半导体工艺用抛光组合物以及半导体器件的制造方法

Country Status (6)

Country Link
US (1) US20220363948A1 (zh)
EP (1) EP4086312A1 (zh)
JP (1) JP2022171615A (zh)
KR (2) KR20220149148A (zh)
CN (1) CN115260911A (zh)
TW (1) TW202244242A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102638622B1 (ko) * 2021-07-22 2024-02-19 에스케이엔펄스 주식회사 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216582A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 研磨方法、および研磨液
JP2020025066A (ja) * 2018-03-15 2020-02-13 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、研磨方法、および半導体基板の製造方法
US20210047541A1 (en) * 2018-03-20 2021-02-18 Fujimi Incorporated Polishing composition and polishing method using the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7044836B2 (en) * 2003-04-21 2006-05-16 Cabot Microelectronics Corporation Coated metal oxide particles for CMP
JP2008288398A (ja) * 2007-05-18 2008-11-27 Nippon Chem Ind Co Ltd 半導体ウェハーの研磨用組成物、その製造方法、及び研磨加工方法
KR101232442B1 (ko) * 2007-09-21 2013-02-12 캐보트 마이크로일렉트로닉스 코포레이션 아미노실란으로 처리된 연마제 입자를 이용한 연마 조성물 및 방법
US20160288289A1 (en) * 2013-09-20 2016-10-06 Fujimi Incorporated Polishing composition
CN106661431B (zh) * 2014-06-25 2019-06-28 嘉柏微电子材料股份公司 铜阻挡物的化学机械抛光组合物
US10763119B2 (en) * 2018-12-19 2020-09-01 Fujifilm Electronic Materials U.S.A., Inc. Polishing compositions and methods of using same
US10626298B1 (en) * 2019-03-20 2020-04-21 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing compositions and methods for suppressing the removal rate of amorphous silicon
US20200303198A1 (en) * 2019-03-22 2020-09-24 Fujimi Incorporated Polishing composition and polishing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216582A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 研磨方法、および研磨液
JP2020025066A (ja) * 2018-03-15 2020-02-13 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、研磨方法、および半導体基板の製造方法
US20210047541A1 (en) * 2018-03-20 2021-02-18 Fujimi Incorporated Polishing composition and polishing method using the same

Also Published As

Publication number Publication date
EP4086312A1 (en) 2022-11-09
KR20220149148A (ko) 2022-11-08
JP2022171615A (ja) 2022-11-11
US20220363948A1 (en) 2022-11-17
KR20240063849A (ko) 2024-05-10
TW202244242A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
TWI500750B (zh) 包含多晶矽、氧化矽及氮化矽之基板的研磨方法
KR101718814B1 (ko) 가변형 유전체 연마 선택성을 갖는 슬러리 조성물 및 기판의 연마방법
CN111718657B (zh) 化学机械抛光组合物及抑制无定形硅的去除速率的方法
KR20240063849A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
CN111471401B (zh) 具有增强的缺陷抑制的酸性抛光组合物和抛光衬底的方法
JP7462707B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
KR20210127876A (ko) 복합 실리카 입자를 함유하는 화학적 기계적 폴리싱 조성물, 복합 실리카 입자를 제조하는 방법 및 기판을 폴리싱하는 방법
TWI835211B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法
TWI518157B (zh) 具有可調介電質研磨選擇性之漿液組成物及研磨基板之方法
KR20210062566A (ko) 연마 조성물, 연마 방법 및 기판의 제조 방법
CN114316900A (zh) 研磨用组合物及其制造方法、研磨方法以及基板的制造方法
US20230374346A1 (en) Surface-modified silica particles and compositions comprising such particles
TW202026390A (zh) 拋光二氧化矽多於氮化矽之化學機械拋光組成物及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Gyeonggi Do, South Korea

Applicant after: SK Enpus Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: SKC SOLMICS Co.,Ltd.

CB02 Change of applicant information