JP2022171615A - 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法 - Google Patents

半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法 Download PDF

Info

Publication number
JP2022171615A
JP2022171615A JP2022073393A JP2022073393A JP2022171615A JP 2022171615 A JP2022171615 A JP 2022171615A JP 2022073393 A JP2022073393 A JP 2022073393A JP 2022073393 A JP2022073393 A JP 2022073393A JP 2022171615 A JP2022171615 A JP 2022171615A
Authority
JP
Japan
Prior art keywords
polishing
polishing composition
group
boron
substituted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022073393A
Other languages
English (en)
Other versions
JP7494243B2 (ja
Inventor
ホン、スンチョル
Seung Chul Hong
ハン、ドクス
Deok Su Han
クォン、ジャンクッ
Jang Kuk Kwon
パク、ハンテ
Han Teo Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Enpulse Co Ltd
Original Assignee
SKC Solmics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SKC Solmics Co Ltd filed Critical SKC Solmics Co Ltd
Publication of JP2022171615A publication Critical patent/JP2022171615A/ja
Application granted granted Critical
Publication of JP7494243B2 publication Critical patent/JP7494243B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D1/00—Coating compositions, e.g. paints, varnishes or lacquers, based on inorganic substances
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1436—Composite particles, e.g. coated particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Figure 2022171615000001
【課題】ボロンがドーピングされたポリシリコン膜の研磨率を高め、研磨選択比を向上させることができ、研磨工程上で発生しうるウエハの欠陥を防止し、ウエハ表面の粗さ（Ｒｏｕｇｈｎｅｓｓ）を改善する半導体工程用研磨組成物及び研磨組成物を適用した基板の研磨方法を提供する。
【解決手段】半導体工程用研磨組成物は、粒子表面に結合した官能基を含み、官能基は、アミン基を含み、ボロンドーピングされたポリシリコン膜に対するシリコン窒化膜の研磨選択比が１：１００～１：６００である研磨粒子を含む。
【選択図】図１

Description

本発明は、半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法に関する。
半導体素子はさらなる微細化、高密度化に伴ってより微細なパターン形成技術が用いられており、それによって、半導体素子の表面構造がさらに複雑化し、層間膜の段差もさらに大きくなっている。半導体素子を製造するにあたり、基板上に形成された特定の膜における段差を除去するための平坦化技術として、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：以下、「ＣＭＰ」と称する）工程が用いられる。
ＣＭＰ工程は、研磨パッドにスラリーが提供されながら基板が加圧、回転して表面が研磨される。工程のステップによって平坦化しようとする対象が異なり、この際に適用されるスラリーの物性にも差がある。
ポリシリコン（Ｐｏｌｙ ｓｉｌｉｃｏｎ）は、ＭＥＭＳあるいは次世代ｄｅｖｉｃｅにおいてゲート形成工程の最終ステップの犠牲膜質として主に使用される。最近、ＴＳＶ（ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａ）のＦＥＯＬ（ｆｒｏｎｔ ｅｎｄ ｏｆ ｌｉｎｅ）とＭＥＭＳ ｃａｖｉｔｙデバイス工程では、熱的安定性と機械的安定性を同時に有する膜質が必要であり、ポリシリコンに高い水準で不純物をドーピングした膜質が使用されている。
不純物ドーピングの場合、ドーパントとしてｐタイプはボロン（ｂｏｒｏｎ）が使用され、ｎタイプはリン（ｐｈｏｓｐｈｏｒｏｕｓ）が使用される。特に、リン物質の場合、ＣＶＤ工法で蒸着速度を抑制すると知られているため、ボロンがドーパントとして主に使用される。
ボロンがドーパントとして使用されたＢ－ｄｏｐｅポリシリコン膜質（ＢＤＰＳｉ）の場合、ボロンの含有量が増加するにつれて物理的強度が高くなり、相対的にＣＭＰ工程を進行させる時に研磨率が非常に低い問題がある。
従来、ボロンがドーピングされた膜質の研磨率を向上させるために、アミン基が含まれた添加剤をスラリーに使用した。ただし、前記のように、添加剤の形態でスラリーにアミン類化合物を添加する場合、ウエハで部分的に化学反応が起こり、ウエハ上で欠陥（ｄｅｆｅｃｔ）および研磨率の偏差が発生する問題点がある。
前記のようにボロンがドーピングされた膜質の研磨率を向上させ、ウエハの欠陥および研磨率の偏差を防止できる半導体工程用研磨組成物の開発が必要である。
本発明の目的は、半導体工程用研磨組成物および研磨組成物を適用した基板の研磨方法を提供することである。
本発明の他の目的は、ボロンがドーピングされた膜の研磨率を高め、研磨選択比を向上させた半導体工程用研磨組成物および研磨組成物を適用した基板の研磨方法を提供することである。
本発明の他の目的は、研磨工程上で発生しうるウエハの欠陥を防止し、ウエハ表面の粗さ（Ｒｏｕｇｈｎｅｓｓ）を改善する半導体工程用研磨組成物および研磨組成物を適用した基板の研磨方法を提供することである。
本発明の他の目的は、半導体工程用研磨組成物を適用した半導体素子の製造方法を提供することである。
上記の目的を達成するために、本発明の一具体例として、半導体工程用研磨組成物は、水；および研磨粒子を含み、前記研磨粒子は、粒子表面に結合した官能基を含み、前記官能基は、アミン基を含み、ボロンドーピングされたポリシリコン膜に対するシリコン窒化膜の研磨選択比が１：１００～１：６００である。
本発明の他の具体例として、半導体工程用研磨組成物は、水；アミン基を含む官能基で表面処理された研磨粒子；およびアミン系研磨率向上剤を含み、ボロンドーピングされたポリシリコン膜のエッチング率が２，０００Å／ｍｉｎ以上である。
本発明の他の具体例として、半導体素子の製造方法は、ボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含む半導体基板を提供するステップと、前記ボロンドーピングされたポリシリコン膜および前記シリコン窒化膜を研磨組成物を用いて研磨するステップとを含み、前記研磨組成物は、水；および研磨粒子を含み、前記研磨粒子は、粒子表面に結合した官能基を含み、前記官能基は、アミン基を含み、前記ボロンドーピングされたポリシリコン膜に対する前記シリコン窒化膜の研磨選択比が１：１００～１：６００である。
本発明は、ボロンがドーピングされた膜の研磨率を高め、研磨選択比を向上させることができ、研磨工程上で発生しうるウエハの欠陥を防止し、ウエハ表面の粗さ（Ｒｏｕｇｈｎｅｓｓ）を改善することができる。
また、半導体工程用研磨組成物を適用して研磨された半導体基板を製造することができる。
本発明の一実施形態に係る半導体素子製造工程の概略工程図を示す。 本発明の一実施形態に係る研磨工程前のボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含む半導体基板の断面である。 本発明の一実施形態に係る半導体工程用研磨組成物を用いて研磨されたボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含む半導体基板の断面である。
以下、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように、本発明の実施例について詳細に説明する。しかし、本発明は種々の異なる形態で実現可能であり、ここで説明する実施例に限定されない。
本明細書において、ある構成が他の構成を「含む」とする時、これは、特に反対の記載がない限り、その他の構成を除くのではなく、他の構成をさらに含んでもよいことを意味する。
本明細書において、ある構成が他の構成と「連結」されているとする時、これは、「直接的に連結」されている場合のみならず、「その中間に他の構成を挟んで連結」されている場合も含む。
本明細書において、Ａ上にＢが位置するという意味は、Ａ上に直接当接してＢが位置するか、その間に他の層が位置しながらＡ上にＢが位置することを意味し、Ａの表面に当接してＢが位置することに限ると解釈されない。
本明細書において、マーカッシュ形式の表現に含まれた「これらの組み合わせ」の用語は、マーカッシュ形式の表現に記載された構成要素からなる群より選択される１つ以上の混合または組み合わせを意味するものであって、前記構成要素からなる群より選択される１つ以上を含むことを意味する。
本明細書において、「Ａおよび／またはＢ」の記載は、「Ａ、Ｂ、または、ＡおよびＢ」を意味する。
本明細書において、「第１」、「第２」または「Ａ」、「Ｂ」のような用語は、特別な説明がない限り、同一の用語を互いに区別するために使われる。
本明細書において、単数表現は、特別な説明がなければ、文脈上解釈される単数または複数を含む意味で解釈される。
本明細書において、「水素」は、水素、軽水素、重水素、または三重水素である。
本明細書において、「アルキル」は、炭素数１～４０個の直鎖もしくは側鎖の飽和炭化水素に由来する１価の置換基を意味する。その例としては、メチル、エチル、プロピル、イソブチル、ｓｅｃ－ブチル、ペンチル、ｉｓｏ－アミル、ヘキシルなどが挙げられるが、これらに限定されない。
本明細書において、「アルケニル（ａｌｋｅｎｙｌ）」は、炭素－炭素二重結合を１個以上有する炭素数２～４０個の直鎖もしくは側鎖の不飽和炭化水素に由来する１価の置換基を意味する。その例としては、ビニル（ｖｉｎｙｌ）、アリル（ａｌｌｙｌ）、イソプロペニル（ｉｓｏｐｒｏｐｅｎｙｌ）、２－ブテニル（２－ｂｕｔｅｎｙｌ）などが挙げられるが、これらに限定されない。
本明細書において、「アルキニル（ａｌｋｙｎｙｌ）」は、炭素－炭素三重結合を１個以上有する炭素数２～４０個の直鎖もしくは側鎖の不飽和炭化水素に由来する１価の置換基を意味する。その例としては、エチニル（ｅｔｈｙｎｙｌ）、２－プロピニル（２－ｐｒｏｐｙｎｙｌ）などが挙げられるが、これらに限定されない。
本明細書において、「シクロアルキル」は、炭素数３～４０個のモノサイクリックまたはポリサイクリック非－芳香族炭化水素に由来する１価の置換基を意味する。このようなシクロアルキルの例としては、シクロプロピル、シクロブチル、シクロペンチル、シクロヘキシル、ノルボルニル（ｎｏｒｂｏｒｎｙｌ）、アダマンチン（ａｄａｍａｎｔｉｎｅ）などが挙げられるが、これらに限定されない。
以下、本発明をより詳細に説明する。
本発明の一実施形態に係る半導体工程用研磨組成物は、水；および研磨粒子を含み、前記研磨粒子は、粒子表面に結合した官能基を含み、前記官能基は、アミン基を含み、ボロンドーピングされたポリシリコン膜に対するシリコン窒化膜の研磨選択比が１：１００～１：６００である。
前記研磨粒子は、半導体工程用研磨組成物に適用可能な金属酸化物粒子として、例えば、コロイダルシリカ、ヒュームドシリカ、セリア、アルミナ、チタニア、ジルコニア、およびこれらの混合からなる群より選択されてもよいが、前記例に限らず、通常の技術者によって選択可能な金属酸化物粒子は、制限なくすべて使用可能である。
前記本発明の研磨粒子は、具体的には、コロイダルシリカ、ヒュームドシリカ、セリア、およびこれらの混合からなる群より選択されてもよい。
研磨粒子は、半導体工程用研磨組成物全体を基準として５重量％～１５重量％含まれ、好ましくは７重量％～１２重量％含まれる。前記含有量範囲で研磨粒子を含む場合、分散安定性と研磨された基板表面にディフェクトの減少効果を同時に得ることができる。
本発明の研磨粒子は、粒子表面に結合した官能基を含み、前記官能基は、末端アミン基を含むことを特徴とする。
前記研磨粒子は、粒子表面に結合した官能基を含み、前記官能基は、アミン基を含み、より具体的には、末端アミン基を含むことを特徴とする。
ボロンがドーパントとして使用されたボロンドーピングポリシリコン膜質（ＢＤＰＳｉ）の場合、ボロンの含有量が増加するにつれて物理的強度が高くなり、相対的にＣＭＰ工程を進行させる時に研磨率が非常に低い問題があり、このような問題を解決するために、従来研磨組成物内にアミン基が含まれた添加剤を使用した。ただし、前記のように、添加剤の形態でアミン類化合物を添加する場合、ウエハで部分的に化学反応が起こり、ウエハ上で欠陥（ｄｅｆｅｃｔ）および研磨率の偏差が発生しうる。
前記ボロンがドーパントとして使用されたボロンドーピングポリシリコン膜質（ＢＤＰＳｉ）は、不純物として１３族のボロンを添加するもので、この時、ボロンの添加量は、１０１５～１０１９個／ｃｍ３で含まれる。
そこで、本発明の場合、アミン類化合物を添加剤に含ませて、ウエハの研磨工程時に発生しうるディフェクトおよび研磨率の偏差発生を防止するために、金属酸化物粒子の表面に官能基を結合させ、前記官能基は、末端アミン基を含むことができる。
前記アミン基は、組成物全体を基準として、アミン基の重量％含有量が０．０１８５ｗｔ％～０．０５ｗｔ％である。前記範囲内でアミン基が研磨粒子の表面に結合する場合、ＢＤＰＳｉの研磨率を高め、研磨選択比を向上させることができ、研磨工程によるウエハの欠陥防止およびウエハ表面の粗さ（Ｒｏｕｇｈｎｅｓｓ）を改善することができる。すなわち、前記範囲未満で含む時、先に説明した効果の発現がわずかであり、超過で含む時は、添加剤の形態で含む場合と同じく、ウエハと部分的化学反応が発生して、研磨工程時、ウエハに欠陥が発生し、研磨率の偏差が現れることがある。
具体的には、コロイダルシリカの場合、粒子の表面を改質するためには、一般的にシラン（ｓｉｌａｎｅ）類化合物を使用する。このようなシラン類の中でもアミン（ａｍｉｎｅ）基で置換されたシランの場合に、高い水準の負の電荷値を一定水準の正の電荷に置換させることができる。シリカ表面に改質されたアミン基とボロンがドーピングされたポリシリコンの表面が当接した時、触媒作用によってドーピングされたポリシリコン表面の腐食が加速化される。また、物理的にシリカ粒子が研磨作用をしながらボロンドーピングされたシリコンウエハの表面の粗さ（ｒｏｕｇｈｎｅｓｓ）を非常に低い水準（２０Å未満）に調節可能である。
コロイダルシリカの表面改質のためにアミノシラン化合物と反応させて、ドーピングされたポリシリコンの研磨率を高め、ウエハ表面の欠陥発生を防止し、ボロンドーピングされたシリコンウエハの表面の粗さ（ｒｏｕｇｈｎｅｓｓ）を低い水準に維持することができる。
前記コロイダルシリカの粒子表面にアミノシランが結合すると、下記のような官能基で結合することができる：
Figure 2022171615000002
ここで、
＊は、金属酸化物粒子の表面に結合する部分を意味し、Ｒ１およびＲ２は、互いに同一または異なり、それぞれ独立して、水素、置換もしくは非置換の炭素数１～１０のアルキル基、置換もしくは非置換の炭素数３～１０のシクロアルキル基、置換もしくは非置換の炭素数２～１０のアルケニル基、および置換もしくは非置換の炭素数２～１０のアルキニル基からなる群より選択され、Ｌ１は、置換もしくは非置換の炭素数１～１０のアルキレン基、置換もしくは非置換の炭素数２～１０のアルケニレン基、置換もしくは非置換の炭素数２～１０のアルキニレン基、および置換もしくは非置換の炭素数３～１０のシクロアルキレン基からなる群より選択される。
具体的には、前記Ｒ１およびＲ２は、互いに同一または異なり、それぞれ独立して、炭素数１～１０のアルキル基であってもよく、Ｌ１は、置換もしくは非置換の炭素数１～１０のアルキレン基であってもよい。
前記アミノシランは、例として、３－アミノプロピルトリエトキシシラン、ビス［（３－トリエトキシシリル）プロピル］アミン、３－アミノプロピルトリメトキシシラン、ビス［（３－トリメトキシシリル）プロピル］アミン、３－アミノプロピルメチルジエトキシシラン、３－アミノプロピルメチルジメトキシシラン、Ｎ－［３－（トリメトキシシリル）プロピル］エチレンジアミン、Ｎ－ビス［３－（トリメトキシシリル）プロピル］－１，２－エチレンジアミン、Ｎ－［３－（トリエトキシシリル）プロピル］エチレンジアミン、ジエチレントリアミノプロピルトリメトキシシラン、ジエチレントリアミノプロピルメチルジメトキシシラン、ジエチルアミノメチルトリエトキシシラン、ジエチルアミノプロピルトリメトキシシラン、ジエチルアミノプロピルトリエトキシシラン、ジメチルアミノプロピルトリメトキシシラン、Ｎ－［３－（トリメトキシシリル）プロピル］ブチルアミン、およびこれらの組み合わせからなる群より選択されたいずれか１つであってもよい。
具体的には、コロイダルシリカの表面改質のために使用されるアミノシランは、アミノプロピルトリエトキシシランであってもよいが、前記例に限らず、ボロンドーピングされたシリコンウエハの研磨率および表面欠陥を防止できるアミノシランは、制限なくすべて使用可能である。
前記アミノシラン化合物は、半導体工程用研磨組成物全体を基準として０．１５重量％～０．３重量％含むことができ、好ましくは０．１５重量％～０．２５重量％含むことができる。前記範囲内で含む時、研磨粒子の表面に結合してＢＤＰＳｉに対する十分な研磨率を示すことができ、前記範囲を超える場合には、ＢＤＰＳｉに対する研磨率を高めることができるが、過剰添加によって研磨粒子と未反応のアミノシラン化合物が残存し、残存するアミノシラン化合物がウエハ表面に吸着してディフェクトのような欠陥が発生しうる。
また、物理的に表面改質されたコロイダルシリカ粒子が研磨作用をしながらＢＤＰＳｉの表面の粗さ（ｒｏｕｇｈｎｅｓｓ）を２０Å未満の非常に低い水準に調節するためには、研磨粒子の表面と対象膜質との間で触媒作用をし、対象膜質の粗さ（ｒｏｕｇｈｎｅｓｓ）程度に応じて触媒反応の範囲や大きさが増加しなければならない場合がある。
この場合、改質された粒子表面での触媒反応だけではウエハ全体面積の粗さを制御するには十分でないこともある。すなわち、本発明におけるような非常に低い水準の表面の粗さ（ｒｏｕｇｈｎｅｓｓ）を示すことができない。これを解決するためには、スラリーを製造する時、表面改質された粒子のほか、追加的な添加剤が必要になる。
本発明の他の実施形態として、半導体工程用研磨組成物は、水；アミン基を含む官能基で表面処理された研磨粒子およびアミン系研磨率向上剤を含み、ボロンドーピングされたポリシリコン膜のエッチング率が２，０００Å／ｍｉｎ以上である。
前記のように非常に低い水準の表面の粗さを示すために含まれる添加剤は、具体的には、アミン系研磨率向上剤である。
具体的には、組成物全体を基準として、前記研磨粒子の表面に結合した官能基に含まれたアミン基の重量％含有量は、０．００８重量％～０．０６重量％であり、前記研磨率向上剤に含まれたアミン基の重量％含有量は、０．００６重量％～０．０５重量％である。前記研磨粒子の表面に結合した官能基であるアミン基は、組成物全体を基準とする時、研磨率向上剤が追加的に含まれることにより、含有量範囲がやや低くなったのである。前記範囲内での使用時、ＢＤＰＳｉの研磨率を高め、研磨選択比を向上させることができ、研磨工程によるウエハの欠陥防止およびウエハ表面の粗さ（Ｒｏｕｇｈｎｅｓｓ）を改善することができる。
前記研磨率向上剤は、より具体的には、グリシン（ｇｌｙｃｉｎｅ）、β－アラニンベタイン、ステアリルベタイン、およびこれらの混合からなる群より選択されてもよいし、好ましくは、グリシンであるが、前記例に限らない。
前記研磨率向上剤は、前記表面改質した研磨粒子とともに研磨組成物に含まれて、ＢＤＰＳｉに対する研磨率を高めることができ、非常に低い水準の表面粗さ（ｒｏｕｇｈｎｅｓｓ）を示すことができる。
前記研磨率向上剤は、半導体工程用研磨組成物全体を基準として０．０３重量％～０．０９５重量％含まれ、好ましくは０．０５重量％～０．０８重量％含まれる。前記範囲内に混合して使用時、ＢＤＰＳｉに対する高いエッチング率を示し得るだけでなく、シリコン窒化膜との研磨選択比の調節も可能である。
前記研磨組成物は、ＢＤＰＳｉのエッチング率が２，０００Å／ｍｉｎ以上であり、シリコン窒化膜のエッチング率が１００Å／ｍｉｎ以下であることを特徴とする。
具体的には、本発明の研磨組成物は、ＢＤＰＳｉのエッチング率が２，０００Å／ｍｉｎ以上であり、好ましくは２，１００Å／ｍｉｎ以上で、優れたエッチング率を示すことができ、シリコン窒化膜に対しては低いエッチング率を示すことができる。
本発明の半導体工程用研磨組成物は、ポリシリコン膜に対するシリコン窒化膜（ＳｉＮ）の研磨選択比が１：５０～１：６００であり、好ましくは１：５０～１：２００であり、より好ましくは１：５０～１：１００であることを特徴とする。具体的には、前記ポリシリコン膜はＢＤＰＳｉで、先に説明したように、ＢＤＰＳｉは、ボロンドーピングによって物理的強度が高くなり、相対的に研磨工程時に研磨率が低い問題がある。
このような問題を改善して、ＢＤＰＳｉに対する研磨率を高め、シリコン窒化膜は研磨停止膜（Ｓｔｏｐｐｅｒ ｌａｙｅｒ）として、低い研磨率を示さなければならない。前記本発明の研磨組成物の研磨選択比を示すための、半導体基板は、具体的には、ベアシリコンウエハ（Ｂａｒｅ ｓｉｌｉｃｏｎ ｗａｆｅｒ）上にＳｉＮを蒸着して、シリコン窒化膜（ＳｉＮ）の厚さが１，５００Åである３００ｍｍのウエハである。
具体的には、シリコン窒化膜を研磨停止膜として用いてＢＤＰＳｉを研磨する。前記のように研磨選択比を調節できない場合には、ディッシング（Ｄｉｓｈｉｎｇ）および浸食（Ｅｒｏｓｉｏｎ）のような工程欠陥が発生しうる。したがって、本発明のように、ＢＤＰＳｉに対するシリコン窒化膜（ＳｉＮ）の研磨選択比を調節して工程欠陥を最小化させることにより、高品質の研磨表面を提供することができる。
前記シリコン窒化膜の研磨を抑制するために、本発明は、研磨抑制剤を含み、前記研磨抑制剤は、ポリアクリル酸（ｐｏｌｙａｃｒｙｌｉｃ ａｃｉｄ）、ポリリン酸（ｐｏｌｙｐｈｏｓｐｈｏｒｉｃ ａｃｉｄ）、ポリマレイン酸（ｐｏｌｙｍａｌｅｉｃ ａｃｉｄ）、ポリメタアクリル酸（ｐｏｌｙｍｅｔｈａｃｒｙｌｉｃ ａｃｉｄ）、ポリアクリルアミドアクリル酸（ｐｏｌｙａｃｒｙｌａｍｉｄｅ－ｃｏ－ａｃｒｙｌｉｃ ａｃｉｄ）、ポリアクリル－マレイン酸（ｐｏｌｙａｃｒｙｌｉｃ ａｃｉｄ－ｃｏ－ｍａｌｅｉｃ ａｃｉｄ）、ポリアクリルアミドアクリル酸（ｐｏｌｙａｃｒｙｌａｍｉｄｅ－ｃｏ－ａｃｒｙｌｉｃ ａｃｉｄ）、およびこれらの混合からなる群より選択されてもよいし、好ましくは、ポリアクリル酸であるが、前記例に限らず、通常の技術者によって研磨抑制剤として使用可能な構成は、制限なくすべて使用可能である。
前記研磨抑制剤は、半導体工程用研磨組成物全体を基準として０．０５重量％～０．１重量％含まれ、好ましくは０．０６重量％～０．０９重量％である。前記範囲内に混合して使用時、シリコン窒化膜に対する研磨を抑制して、ＢＤＰＳｉに対するシリコン窒化膜の研磨選択比を調節することができる。
前記研磨組成物は、界面活性剤を追加的に含むことができる。前記界面活性剤は、非イオン性界面活性剤であってもよい。
前記非イオン性界面活性剤は、ポリエチレングリコール（ｐｏｌｙｅｔｈｙｌｅｎ ｇｌｙｃｏｌ）、ポリプロピレングリコール（ｐｏｌｙｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ）、ポリエチレン－プロピレン共重合体（ｐｏｌｙｅｔｈｙｌｅｎｅ－ｐｒｏｐｙｌｅｎｅ ｃｏｐｏｌｙｍｅｒ）、ポリアルキルオキシド（ｐｏｌｙａｌｋｙｌ ｏｘｉｄｅ）、ポリオキシエチレンオキシド（ｐｏｌｙｏｘｙｅｔｈｙｌｅｎｅ ｏｘｉｄｅ；ＰＥＯ）、ポリエチレンオキシド（ｐｏｌｙｅｔｈｙｌｅｎｅ ｏｘｉｄｅ）、ポリプロピレンオキシド（ｐｏｌｙｐｒｏｐｙｌｅｎｅ ｏｘｉｄｅ）、フッ素系界面活性剤は、スルホン酸ナトリウムフッ素系界面活性剤（ｓｏｄｉｕｍ ｓｕｌｆｏｎａｔｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、リン酸エステルフッ素系界面活性剤（ｐｈｏｓｐｈａｔｅ ｅｓｔｅｒ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、酸化アミンフッ素系界面活性剤（ａｍｉｎｅ ｏｘｉｄｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、ベタインフッ素系界面活性剤（ｂｅｔａｉｎｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、カルボン酸アンモニウムフッ素系界面活性剤（ａｍｍｏｎｉｕｍ ｃａｒｂｏｘｙｌａｔｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、ステアリン酸エステルフッ素系界面活性剤（ｓｔｅａｒａｔｅ ｅｓｔｅｒ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、４級アンモニウムフッ素系界面活性剤（ｑｕａｔｅｒｎａｒｙ ａｍｍｏｎｉｕｍ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、エチレンオキシド／プロピレンオキシドフッ素系界面活性剤（ｅｔｈｙｌｅｎｅ ｏｘｉｄｅ／ｐｒｏｐｙｌｅｎｅ ｏｘｉｄｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）、およびポリオキシエチレンフッ素系界面活性剤（ｐｏｌｙｏｘｙｅｔｈｙｌｅｎｅ ｆｌｕｏｒｏｓｕｒｆａｃｔａｎｔ）からなる群より選択されてもよい。
前記界面活性剤は、半導体工程用研磨組成物全体を基準として０．００１５重量％～０．００５重量％含むことができ、好ましくは０．００１５重量％～０．００３重量％含まれる。前記範囲内に混合して使用時、研磨工程によるウエハ表面の欠陥発生を抑制することができる。
本発明の研磨組成物は、ｐＨ調整剤を含むことができ、前記ｐＨ調整剤は、塩酸、リン酸、硫酸、フッ酸、臭素酸、ヨウ素酸、ギ酸、マロン酸、マレイン酸、シュウ酸、酢酸、アジピン酸、クエン酸、アジピン酸、アセト酸、プロピオン酸、フマル酸、乳酸、サリチル酸、ピメリン、安息香酸、コハク酸、フタル酸、酪酸、グルタル酸、グルタミン酸、グリコール酸、ラクト酸、アスパラギン酸、酒石酸、および水酸化カリウムからなる群より選択される少なくともいずれか１つであってもよい。
前記ｐＨ調整剤は、前記半導体工程用研磨組成物全体を基準として０．０１重量～０．０５重量％含まれる。半導体工程用研磨組成物のｐＨは、２～５であってもよく、好ましくは２～３であってもよい。このような範囲で酸性環境を維持する場合、金属成分や研磨装置の過度の腐食は防止しながら研磨速度と品質を一定水準以上に維持することができる。
半導体工程用研磨組成物は、上述した各成分と後に説明する追加的なそれぞれの成分を除いて、残留成分として溶媒を含む。前記溶媒は、水であってもよく、好ましくは、超純水が適用される。前記溶媒は、研磨粒子、表面改質剤、研磨率向上剤、ｐＨ調整剤、界面活性剤、および研磨抑制剤の含有量範囲に対する残りの含有量範囲で含まれる。
図１は、一実施形態に係る半導体素子製造工程の概略工程図を示す。図１を参照する時、前記一実施形態に係る研磨パッド１１０を定盤１２０上に装着した後、研磨対象である半導体基板１３０を前記研磨パッド１１０上に配置する。研磨のために、前記研磨パッド１１０上にノズル１４０を介して、研磨スラリー１５０が噴射される。
前記ノズル１４０を介して供給される研磨スラリー１５０の流量は、約１０ｃｍ３／分～約１，０００ｃｍ３／分の範囲内で目的に応じて選択可能であり、例えば、約５０ｃｍ３／分～約５００ｃｍ３／分であってもよいが、これに限定されるものではない。
前記半導体基板１３０の被研磨面は、前記研磨パッド１１０の研磨面に直接接触する。
以後、前記半導体基板１３０と前記研磨パッド１１０は、互いに相対回転して、前記半導体基板１３０の表面が研磨される。この時、前記半導体基板１３０の回転方向および前記研磨パッド１１０の回転方向は、同一の方向であってもよく、反対方向であってもよい。前記半導体基板１３０と前記研磨パッド１１０の回転速度は、それぞれ約１０ｒｐｍ～約５００ｒｐｍの範囲で目的に応じて選択可能であり、例えば、約３０ｒｐｍ～約２００ｒｐｍであってもよいが、これに限定されるものではない。
前記半導体基板の研磨工程に対する一例として、基板を研磨することは、タングステンバリアメタル（Ｔｕｎｇｓｔｅｎ ｂａｒｒｉｅｒ ｍｅｔａｌ ｌａｙｅｒ）ＣＭＰ工程の場合、タングステン（Ｗ）膜質のみならず、シリコン酸化膜（ＳｉＯ２）とバリアメタル膜質として使用されるチタン／チタンナイトライド膜質のように３つの膜質が同時に露出するものであってもよい。前記本発明の半導体工程用研磨組成物は、ボロンがドーピングされたポリシリコン膜質が露出する基板に対する研磨工程に適用可能である。
半導体工程用研磨組成物に関する具体的な説明は、上述した説明と重複するので、その記載を省略する。
一実施形態において、前記半導体素子の製造方法は、ボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含む半導体基板１３０を提供するステップと、前記ボロンドーピングされたポリシリコン膜および前記シリコン窒化膜を研磨組成物を用いて研磨するステップとを含む。この時、前記研磨組成物は、水；および研磨粒子を含み、前記研磨粒子は、粒子表面に結合した官能基を含み、前記官能基は、アミン基を含み、前記ボロンドーピングされたポリシリコン膜に対する前記シリコン窒化膜の研磨選択比が１：１００～１：６００である。
前記半導体素子の製造方法は、より具体的には、図２および図３により確認できる。前記図２は、研磨工程前のボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含む半導体基板の断面であり、図３は、本発明の一実施形態に係る半導体工程用研磨組成物を用いて研磨されたボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含む半導体基板の断面である。
前記図２を説明すれば、半導体基板は、垂直壁面を有するトレンチが形成されており、シリコンウエハ２１０、シリコン酸化膜２２０、およびシリコン窒化膜（ＳｉＮ）２３０が積層されており、ボロンドーピングポリシリコン膜質（ＢＤＰＳｉ）２４０が蒸着されている。前記図２の半導体基板は、本発明の研磨組成物を用いて研磨工程を進行させて、図３のように、ボロンドーピングされたポリシリコン膜（ＢＤＰＳｉ）２４０が研磨される。前記本発明の研磨組成物は、ボロンドーピングポリシリコン膜質（ＢＤＰＳｉ）２４０に対しては高い研磨率を示し、シリコン窒化膜（ＳｉＮ）２３０は研磨停止膜（Ｓｔｏｐｐｅｒ ｌａｙｅｒ）として、低い研磨率を示す。前記特徴によって、本発明の研磨組成物を用いて研磨時、シリコン窒化膜（ＳｉＮ）２３０の露出時に研磨工程が完了する。前記半導体素子の製造方法は、本発明の研磨組成物を用いて、図２および３のように、ボロンドーピングポリシリコン膜質（ＢＤＰＳｉ）２４０に対するシリコン窒化膜（ＳｉＮ）の研磨選択比を調節して工程欠陥を最小化させることにより、高品質の研磨表面を提供することができる。
実施例
半導体研磨用組成物の製造
金属酸化物粒子としてコロイダルシリカを使用した。前記コロイダルシリカは、表面改質剤として３－アミノプロピルトリエトキシシランを反応させて、表面にアミノシラン化合物が結合するように製造した。
超純水は溶媒として、グリシン（Ｇｌｙｃｉｎｅ）は研磨率向上剤として、酢酸（Ａｃｅｔｉｃ ａｃｉｄ）および／または水酸化カリウム（Ｐｏｔａｓｓｉｕｍ ｈｙｄｒｏｘｉｄｅ）はｐＨ調整剤として、ポリエチレングリコール（Ｐｏｌｙ ｅｔｈｙｌｅｎｅ ｇｌｙｃｏｌ）および／またはフッ素系界面活性剤は界面活性剤として、ポリアクリル酸（Ｐｏｌｙ ａｃｒｙｌｉｃ ａｃｉｄ）は研磨抑制剤として用いて、半導体研磨用組成物を製造した。
前記組成物は、溶媒９０重量部に対して、下記表１のような範囲で混合して製造した。
Figure 2022171615000003
実験例
研磨組成物に対する研磨評価
（１）研磨評価
ウエハの直径は３００ｍｍ、厚さが約６，０００Åのボロンドーピングポリシリコン膜質（蒸着直後の平均粗さＲａ＝１６Å）に対する研磨評価を進行させた。具体的には、研磨パッドは直径が３０ｉｎｃｈ、厚さが３ＴであるＳＫＣ社のＨＤ－３１９Ｂパッドを用い、６０秒間、圧力３．０ｐｓｉ、キャリア速度１０３ｒｐｍ、プラテン速度９７ｒｐｍ、およびスラリー流速３００ｍｌ／ｍｉｎの条件で研磨を行い、同時に５ｌｂの圧力で速度２００ｒｐｍ、５分水準でコンディショニングした。
同一の研磨条件で厚さが約１，５００Åの窒化シリコン膜質に対して追加的な研磨評価を進行させた。
前記研磨工程が進行した後、各ウエハの厚さを測定して、これから当該スラリー組成物の研磨率（研磨速度；Å／ｍｉｎ）を算出した。
（２）ディフェクト（Ｄｅｆｅｃｔ）測定
ＣＭＰ評価と同一の条件で研磨を進行させた後、自体製造したクリーニングケミカル（ｃｌｅａｎｉｎｇ ｃｈｅｍｉｃａｌ）溶液を用いて、ブラシ（Ｂｒｕｓｈ）の回転速度５００ｒｐｍ、６０ｓ ２０００ｃｃ／ｍｉｎのケミカル噴射条件でクリーニング工程を行った。クリーニング工程が完了したボロンドーピングされたポリシリコン膜質およびｕｎ－ｄｏｐｅｄポリシリコン膜質は密閉された状態で、ＳＫＣ社保有のＡＩＴ－ＸＰ＋装置を用いて総欠陥数（ｔｏｔａｌ ｄｅｆｅｃｔ）を測定した。
（３）粗さ（Ｒｏｕｇｈｎｅｓｓ、Ｒａ）測定
ディフェクト（Ｄｅｆｅｃｔ）測定が完了した３００ｍｍ ｗａｆｅｒを用いてＡＦＭ測定を進行させた。ＡＦＭ測定進行条件の場合、３００ｍｍ ｗａｆｅｒのｐｏｓｉｔｉｏｎ（－１５０ｍｍ～＋１５０ｍｍ）領域のうち、０ｍｍ、－７５ｍｍ、＋７５ｍｍ、－１５０ｍｍ、＋１５０ｍｍそれぞれの位置で５回ずつ測定したＲａ結果の平均値を計算した。
前記研磨評価結果は下記表２の通りである。
Figure 2022171615000004
前記表２によれば、本発明の実施例１および実施例２は、ボロンがドーピングされたポリシリコン膜質に対するエッチング率に優れた数値を示し、研磨工程後、ウエハ上のディフェクトおよび粗さも優れた効果を示した。また、シリコン窒化膜に対するエッチング率を抑制して、最適なボロンドーピングポリシリコン膜に対するシリコン窒化膜の研磨選択比を示すことができる。
これに対し、 実施例 3は、研磨工程後、ディフェクトが過度に現れ、 実施例 4は、ボロンドーピングポリシリコン膜質に対するエッチング率は高い数値を示したが、シリコン窒化膜のエッチング率も高い水準で、ボロンドーピングポリシリコン膜に対するシリコン窒化膜の研磨選択比が低い水準を示した。
比較例１および比較例２は、ボロンドーピングポリシリコン膜質に対するエッチング率が低い数値を示し、 実施例５は、ボロンドーピングポリシリコン膜質に対するエッチング率は優れた数値を示したが、ディフェクトが過度に現れ、粗さ値も高い数値を示すことを確認した。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、以下の特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形および改良形態も本発明の権利範囲に属する。
１１０：研磨パッド
１２０：定盤
１３０：半導体基板
１４０：ノズル
１５０：研磨スラリー
２１０：シリコンウエハ
２２０：シリコン酸化膜
２３０：シリコン窒化膜
２４０：ボロンドーピングされたポリシリコン膜
Ｔ：トレンチ

Claims (10)

  1. 水；および
    研磨粒子を含み、
    前記研磨粒子は、粒子表面に結合した官能基を含み、
    前記官能基は、アミン基を含み、
    ボロンドーピングされたポリシリコン膜に対するシリコン窒化膜の研磨選択比が１：１００～１：６００である
    半導体工程用研磨組成物。
  2. 前記研磨組成物は、組成物全体を基準として、アミン基の重量％含有量が０．０１８５重量％～０．０５重量％である、
    請求項１に記載の半導体工程用研磨組成物。
  3. 前記粒子表面に結合した官能基は、下記化学式１の構造を含む、
    請求項１に記載の半導体工程用研磨組成物：
    Figure 2022171615000005
    ここで、
    ＊は、金属酸化物粒子の表面に結合する部分を意味し、
    Ｒ１およびＲ２は、互いに同一または異なり、それぞれ独立して、水素、置換もしくは非置換の炭素数１～１０のアルキル基、置換もしくは非置換の炭素数３～１０のシクロアルキル基、置換もしくは非置換の炭素数２～１０のアルケニル基、および置換もしくは非置換の炭素数２～１０のアルキニル基からなる群より選択され、
    Ｌ１は、置換もしくは非置換の炭素数１～１０のアルキレン基、置換もしくは非置換の炭素数２～１０のアルケニレン基、置換もしくは非置換の炭素数２～１０のアルキニレン基、および置換もしくは非置換の炭素数３～１０のシクロアルキレン基からなる群より選択される。
  4. 前記研磨組成物は、アミン基を含む研磨率向上剤をさらに含み、
    組成物全体を基準として、前記研磨粒子の表面に結合した官能基に含まれたアミン基の重量％含有量は、０．００８重量％～０．０６重量％であり、
    前記研磨率向上剤に含まれたアミン基の重量％含有量は、０．００６重量％～０．０５重量％である、
    請求項１に記載の半導体工程用研磨組成物。
  5. 前記研磨組成物は、窒化膜研磨抑制剤をさらに含む、
    請求項１に記載の半導体工程用研磨組成物。
  6. 界面活性剤およびｐＨ調整剤をさらに含む、
    請求項１に記載の半導体工程用研磨組成物。
  7. 前記研磨組成物は、シリコン窒化膜のエッチング率が１００Å／ｍｉｎ以下である、
    請求項１に記載の半導体工程用研磨組成物。
  8. 水；
    アミン基を含む官能基で表面処理された研磨粒子；および
    アミン系研磨率向上剤を含み、
    ボロンドーピングされたポリシリコン膜のエッチング率が２，０００Å／ｍｉｎ以上である
    半導体工程用研磨組成物。
  9. 前記アミン系研磨率向上剤は、研磨組成物全体を基準として０．０３重量％～０．０９５重量％含む、
    請求項８に記載の半導体工程用研磨組成物。
  10. ボロンドーピングされたポリシリコン膜およびシリコン窒化膜を含む半導体基板を提供するステップと、
    前記ボロンドーピングされたポリシリコン膜および前記シリコン窒化膜を研磨組成物を用いて研磨するステップとを含み、
    前記研磨組成物は、水；および
    研磨粒子を含み、
    前記研磨粒子は、粒子表面に結合した官能基を含み、
    前記官能基は、アミン基を含み、
    前記ボロンドーピングされたポリシリコン膜に対する前記シリコン窒化膜の研磨選択比が１：１００～１：６００である
    半導体素子の製造方法。
JP2022073393A 2021-04-30 2022-04-27 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法 Active JP7494243B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0056409 2021-04-30
KR1020210056409A KR20220149148A (ko) 2021-04-30 2021-04-30 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2022171615A true JP2022171615A (ja) 2022-11-11
JP7494243B2 JP7494243B2 (ja) 2024-06-03

Family

ID=

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060223319A1 (en) * 2005-04-04 2006-10-05 Hynix Semiconductor Inc. Chemical mechanical polishing method for manufacturing semiconductor device
JP2011216582A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 研磨方法、および研磨液
JP2020025066A (ja) * 2018-03-15 2020-02-13 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、研磨方法、および半導体基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060223319A1 (en) * 2005-04-04 2006-10-05 Hynix Semiconductor Inc. Chemical mechanical polishing method for manufacturing semiconductor device
JP2011216582A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 研磨方法、および研磨液
JP2020025066A (ja) * 2018-03-15 2020-02-13 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、研磨方法、および半導体基板の製造方法

Also Published As

Publication number Publication date
EP4086312A1 (en) 2022-11-09
KR20240063849A (ko) 2024-05-10
US20220363948A1 (en) 2022-11-17
CN115260911A (zh) 2022-11-01
KR20220149148A (ko) 2022-11-08
TW202244242A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
US5728308A (en) Method of polishing a semiconductor substrate during production of a semiconductor device
KR20240063849A (ko) 반도체 공정용 연마 조성물 및 연마 조성물을 적용한 반도체 소자의 제조 방법
KR101718814B1 (ko) 가변형 유전체 연마 선택성을 갖는 슬러리 조성물 및 기판의 연마방법
US10626298B1 (en) Chemical mechanical polishing compositions and methods for suppressing the removal rate of amorphous silicon
JP7462707B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
CN111471401B (zh) 具有增强的缺陷抑制的酸性抛光组合物和抛光衬底的方法
JP7494243B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
US11718769B2 (en) Chemical mechanical polishing composition containing composite silica particles, method of making the silica composite particles and method of polishing a substrate
CN115260911B (zh) 半导体工艺用抛光组合物以及半导体器件的制造方法
TWI835211B (zh) 半導體製程用拋光組合物以及使用拋光組合物的半導體裝置的製備方法
JP7296504B2 (ja) 半導体工程用研磨組成物および研磨組成物を適用した半導体素子の製造方法
TWI826498B (zh) 化學機械研磨用水系分散體
JP2006165142A (ja) 化学機械研磨用水系分散体及び化学機械研磨方法
TW202340405A (zh) 半導體製程用組合物以及基板的拋光方法
TWI518157B (zh) 具有可調介電質研磨選擇性之漿液組成物及研磨基板之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240522