TW202220053A - 基板處理方法及基板處理裝置 - Google Patents

基板處理方法及基板處理裝置 Download PDF

Info

Publication number
TW202220053A
TW202220053A TW110135989A TW110135989A TW202220053A TW 202220053 A TW202220053 A TW 202220053A TW 110135989 A TW110135989 A TW 110135989A TW 110135989 A TW110135989 A TW 110135989A TW 202220053 A TW202220053 A TW 202220053A
Authority
TW
Taiwan
Prior art keywords
substrate
processing
wafer
plasma
space
Prior art date
Application number
TW110135989A
Other languages
English (en)
Inventor
內藤啓
三好秀典
土場重樹
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202220053A publication Critical patent/TW202220053A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20221—Translation
    • H01J2237/20235—Z movement or adjustment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

適當地減少電漿處理時基板內面的金屬污染。
一種藉由基板處理裝置來處理基板的方法；基板處理裝置係具有：處理容器，係在內部處理基板；電漿生成空間，係形成在該處理容器的內部；處理空間，係透過分隔板來與該電漿生成空間加以連通；載置台，係設在該處理空間的內部，且會將基板載置在上面；以及昇降機構，係使基板在該載置台上昇降；在對該處理空間中的基板進行電漿處理時，會使用該昇降機構來使基板昇降以使該電漿處理時的基板之電位產生改變。

Description

基板處理方法及基板處理裝置
本揭露係關於一種基板處理方法及基板處理裝置。
專利文獻1揭露一種基板處理裝置，係具有會將高頻能量供給至處理容器之內部的高頻電源、會將氣體導入至處理容器之內部的氣體供給源、會載置基板的載置台、及會將處理容器之內部分隔成電漿生成空間與基板處理空間的分隔板。
專利文獻1：日本特開2017-157778號公報
本揭露相關之技術會適當地減少電漿處理時基板內面的金屬污染。
本揭露之一態樣係一種藉由基板處理裝置來處理基板的方法；基板處理裝置係具有：處理容器，係在內部處理基板；電漿生成空間，係形成在該處理容器的內部；處理空間，係透過分隔板來與該電漿生成空間加以連通；載置台，係設在該處理空間的內部，且會將基板載置在上面；以及昇降機構，係使基板在該載置台上昇降；在對該處理空間中的基板進行電漿處理時，會使用該昇降機構來使基板昇降以使該電漿處理時的基板之電位產生改變。
根據本揭露，便能適當地減少電漿處理時基板內面的金屬污染。
1:電漿處理裝置
10:處理容器
11:分隔板
40:載置台
61:昇降銷
G:電漿生成空間
S:處理空間
W:晶圓
圖1係顯示電漿處理裝置之構成一例的縱剖面圖。
圖2係顯示電漿處理裝置之構成一例的橫剖面圖。
圖3係顯示本實施形態相關之晶圓處理的主要工序之流程圖。
圖4係顯示本實施形態相關之電漿處理時晶圓的Vdc變化一例之圖表。
圖5係顯示昇降銷所致之晶圓保持的情形之說明圖。
圖6係顯示其他實施形態相關之電漿處理時晶圓的Vdc變化一例之圖表。
圖7係以示意方式顯示減少晶圓內面的金屬污染之其他方法的說明圖。
圖8係以示意方式顯示塗覆膜之形成例的說明圖。
在半導體元件中含有矽的膜會被廣泛地適用在各種用途。例如矽鍺(SiGe)膜或矽(Si)膜等的含Si膜會被使用在閘極或種晶層等。此外，以往在奈米片或奈米線等GAA(Gate all around)電晶體的製程中，會對形成有如此般含Si膜而作為基板之半導體晶圓(以下，簡稱為「晶圓」)來進行蝕刻處理、擴散處理或成膜處理等的電漿處理。
上述專利文獻1所揭露之技術係用以進行如此般形成有含Si膜之晶圓的蝕刻處理之方法。該蝕刻處理如專利文獻1所記載般，係對配置在腔室內之晶圓供給會藉由電漿而被激發之處理氣體以藉由電漿處理來被加以進行。
不過，對於如此般晶圓的電漿處理中，在開始供給用於生成電漿之高頻(RF：Radio Frequency)電力時(以下，會有稱為「RF-ON」的情形)，會有在處理對象之晶圓內面產生金屬污染的顧慮。該晶圓內面的金屬污染可認為是 由於例如載置晶圓的台座等配置在腔室內的金屬與電漿反應而產生微粒，該微粒因為RF-ON時的晶圓電位(Vdc)變化便會電性地附著在內面所產生。
因此，本案發明人積極地進行了探討的結果，發現到在對於處理對象之晶圓的電漿處理中，Vdc會因為用於在腔室內部進行該晶圓的收授之昇降銷動作而改變。亦即，嶄新地發現到晶圓的帶電狀態會因為該昇降銷的動作而改變，以至於附著在內面的微粒有可能脫離。此外，專利文獻1中也沒有記載如此般見解。
本揭露相關之技術係根據如此般見解而發明者，會適當地減少電漿處理時基板內面的金屬污染。以下，一邊參照圖式一邊說明作為本實施形態相關之基板處理裝置的電漿處理裝置及作為使用該電漿處理裝置來進行之基板處理方法的電漿處理方法。此外，本說明書及圖式中會對具有實質上相同功能構成的要素賦予相同符號以省略重複說明。
<電漿處理裝置>
圖1係以示意方式顯示電漿處理裝置1之構成概略的縱剖面圖。電漿處理裝置1會對晶圓W表面進行任意的電漿處理，例如蝕刻處理、擴散處理或成膜處理等。此外，以下說明中，會有將晶圓W中被施予電漿處理一側之面、表面的相反側而藉由後述載置台40所保持一側之面分別稱為「表面」、「內面」之情形。
如圖1所示，電漿處理裝置1係具備會收納晶圓W之密閉構造的處理容器10。處理容器10係由例如鋁或鋁合金所構成且上端會敞開，處理容器10的上端係藉由成為頂部之蓋體10a所閉塞。處理容器10的側面係設有晶圓W的搬出入口(未圖示)，會透過該搬出入口來與電漿處理裝置1的外部加以連接。搬出入口係藉由閘閥(未圖示)來構成為可開閉自如。
處理容器10的內部係藉由分隔板11來分隔成上方的電漿生成空間G與下方的處理空間S。亦即，本實施形態相關之電漿處理裝置1係構成為電漿生成空間G會與處理空間S分離的遠端電漿處理裝置。
分隔板11從電漿生成空間G朝向處理空間S係具有配置成會重疊的至少2個板狀構件12,13。板狀構件12,13之間係配置有會調節該板狀構件12,13之間隔的間隔件14。另外，板狀構件12,13係分別具有在重疊方向上貫通形成的狹縫12a,13a。各狹縫12a,13a係配置成在俯視時不會重疊，藉此分隔板11便可抑制電漿在電漿生成空間G生成時會使電漿中的離子朝向處理空間S穿透的情形，也就是會具有離子捕集器的功能。更具體來說，係藉由使狹縫12a及狹縫13a配置成不會重疊的狹縫配置構造，亦即迷路構造來阻止異向性移動的離子移動，另一方面則會使等向性移動的自由基穿透。
再換句話說，電漿生成空間G與處理空間S係藉由如此般構成的分隔板11來透過狹縫12a,13a連通而被加以連接。藉此，如後述，在對處理空間S之晶圓W進行電漿處理時，會藉由後述昇降銷61的動作來產生晶圓W的電位變化(Vdc變化)。
此外，分隔板11的構造並不限於圖示的範例，只要能夠藉由後述昇降銷61的動作來使晶圓W產生Vdc變化，則能夠採用任意構成。
電漿生成空間G係具有會對處理容器10內供給處理氣體的供氣部20、及會使供給至處理容器10內之處理氣體電漿化的電漿生成部30。
供氣部20係連接有多個氣體供給源(未圖示)，該等氣體供給源會將包含有含氟氣體(例如NF3氣體)、含氧氣體(例如O2氣體)及稀釋氣體(例如Ar氣) 之處理氣體供給至處理容器10的內部。此外，含氟氣體、含氧氣體及稀釋氣體的種類並不限於此，可任意地加以選擇。
另外，供氣部20係設有會調節對於電漿生成空間G之處理氣體供給量的流量調節器(未圖示)。流量調節器係具有例如開閉閥及質流控制器。
電漿生成部30係構成為會使用RF天線的感應耦合型裝置。處理容器10的蓋體10a係藉由例如石英板來形成而構成為介電體窗。蓋體10a上方係形成有用於在處理容器10的電漿生成空間G中生成感應耦合電漿之RF天線31，RF天線31係透過匹配器32來連接於高頻電源33。
匹配器32係具有用於取得高頻電源33側之阻抗與負荷(RF天線31或電漿)側之阻抗的匹配之可變電抗匹配電路(未圖示)。
高頻電源33會以任意輸出值來輸出適於感應耦合的高頻放電所致之電漿生成的一定頻率(一般為13.56MHz以上)的高頻電力。
處理空間S係具有會在處理容器10內載置晶圓W的載置台40、及會排出處理容器10內之處理氣體的排氣部50。
載置台40係具有會在上面具有晶圓W之載置面(以下，稱為「晶圓載置面」)的上部台40a、及固定在處理容器10的底面且會從下方來支撐上部台40a的下部台40b。載置台40係藉由例如鋁或鋁合金等金屬來被加以構成。
上部台40a之晶圓載置面係設有用於保持晶圓W之多個，本實施形態中為例如3根的近接銷(Proximity pin)41。載置台40所載置之晶圓W係透過近接銷41而會在從晶圓載置面稍微懸空的狀態下被保持在該晶圓載置面上。如圖2所示，近接銷41係沿著載置台40(晶圓載置面)的周向等間隔地被加以設置。
另外，載置台40的內部係設有溫度調節機構42與昇降器60。
溫度調節機構42係設在上部台40a的內部，會將電漿處理時的晶圓W調節成所欲的溫度。作為溫度調節機構42可以包含加熱器、流道或該等的組合。流道會使例如冷媒或傳熱氣體般的調溫流體流通。
作為昇降機構的昇降器60會在載置台40上進行晶圓W的昇降。昇降器60係具有昇降銷61、支撐構件62、及驅動部63。
昇降銷61係會使上端部從晶圓載置面突出沒入般昇降的柱狀構件，以會在厚度方向上貫通上部台40a的方式來被加以設置。如圖2所示，昇降銷61係沿著載置台40(晶圓載置面)的周向而彼此相隔間隔地設有3根以上。昇降銷61係例如沿著上述周向而以等間隔來被加以設置。
支撐構件62係設在下部台40b的內部，會支撐多個昇降銷61。驅動部63會產生使支撐構件62昇降的驅動力來使多個昇降銷61昇降。驅動部63係具有會產生上述驅動力的馬達(未圖示)。
昇降器60係構成為會藉由驅動部63的動作而透過支撐構件62來使昇降銷61昇降，以使該昇降銷61在晶圓W的收授位置(上端會從晶圓載置面突出的位置)與待機位置(上端不會從晶圓載置面突出的位置)之間移動自如。再換句話說，係構成為會藉由驅動部63的動作來使昇降銷61所保持的晶圓W在收授位置(會在與晶圓搬送機構之間進行收授的位置)與處理位置(載置在晶圓載置面上的位置)之間移動自如。
此外，昇降銷60的配置或構成並不限於圖示的範例，可為任意的構成。
排氣部50係在載置台40的外側透過設在處理容器10底部的排氣管來連接於例如真空泵等的排氣機構(未圖示)。另外，排氣管係設有自動壓力控制閥(APC)。藉由該等排氣機構與自動壓力控制閥來控制處理容器10內的壓力。
以上的電漿處理裝置1係設有作為控制部的控制裝置70。控制裝置70係具備例如CPU或記憶體等的電腦，具有程式儲存部(未圖示)。程式儲存部係儲存有會控制電漿處理裝置1對晶圓W的處理之程式。另外，程式儲存部也儲存有會控制上述各種構成要素的動作來實現電漿處理裝置1之後述晶圓處理的程式。此外，上述程式也可以是記錄在電腦可讀取的記憶媒體H而從該記憶媒體H被安裝到控制裝置70。
<電漿處理>
本實施形態相關之電漿處理裝置1係如上述般構成。接著，便針對使用電漿處理裝置1所進行的電漿處理來加以說明。圖3係顯示本實施形態相關之電漿處理的主要工序之流程圖。另外，圖4係顯示電漿處理所伴隨之晶圓W的電位變化(Vdc變化)一例之圖表。此外，以下說明係以進行晶圓W表面上所形成之Si膜的蝕刻處理之情形為範例來進行說明，但晶圓W表面上所形成之含Si膜的種類是可以任意地(例如SiN膜或SiO2膜等)加以決定。另外，被施予至晶圓W的電漿處理也不限於蝕刻處理。
首先，處理對象的晶圓W會藉由電漿處理裝置1外部所設置之晶圓搬送機構(未圖示)來被搬入至處理容器10內部的處理空間S(圖3的步驟S1)。晶圓W被搬入至處理空間S內部後，會藉由驅動部63的動作來使昇降銷61從待機位置上昇至收授位置(圖3的步驟S2)，從晶圓搬送機構(未圖示)來對昇降銷61進行晶圓W的收授(圖3的步驟S3)。此外，如圖5所示，在收授位置之晶圓W會在不和載 置台40的晶圓載置面(近接銷41)接觸而離開的狀態下來使內面側被保持在昇降銷61的上端部。
晶圓W被收授至昇降銷61上後，便會開始對該晶圓W的電漿處理(圖3的步驟S4)。具體來說，會將處理氣體(本實施形態中為NF3氣體、O2氣體及Ar氣)從供氣部20供給至電漿生成空間G，且將高頻電力供給(RF-ON)至RF天線31以生成作為感應耦合電漿而含氧及氟的電漿。換句話說，所生成的電漿係含有氟自由基(F*)及氧自由基(O*)。
此外，在電漿處理裝置1所進行之電漿處理係例如上述般晶圓W上所形成之Si膜的蝕刻處理之情形，電漿生成空間G的壓力(真空度)較佳地係10mTorr~5Torr，更佳地係25mT~800mT。另外，電漿生成空間G的溫度較佳地係60℃~120℃，更佳地係100℃。再者，處理氣體的流量比例[sccm]較佳地係NF3：O2：Ar=3~100：0~1000：50~300。
此處，晶圓W在開始如此般電漿處理時被配置在處理位置的情形，由於晶圓W內面與載置台40(晶圓載置面)係接近配置，因此晶圓W內面會有產生金屬污染的情形。更具體來說，晶圓W會因為開始供給高頻電力時(RF-ON時)之電漿生成空間G的磁場(電場)變化之影響而產生Vdc變化，據此便會有晶圓載置面上的金屬微粒P(載置台40以鋁構成的情形，例如以Cr為主)電性地吸附在晶圓W內面之虞。
關於這一點，本實施形態中，晶圓W在開始供給高頻電力時(RF-ON時)會藉由昇降銷61來被配置在上昇後的收授位置，因此如圖5所示便會與載置台40的晶圓載置面(近接銷41)物理性地分離。藉此，與晶圓W配置在處理位置之狀態下便開始供給高頻電力之情形相較，便能適當地減少微粒對於晶圓 W內面的電性附著。換句話說，可抑制晶圓W的Vdc變化之影響波及到晶圓載置面上的微粒，藉此便可減少微粒對於內面的附著。
電漿生成空間G所生成的電漿會透過分隔板11而朝向處理空間S供給。此處，由於如前述分隔板11係形成為迷路構造，因此只有電漿生成空間G所生成的自由基會朝向處理空間S穿透。接著，藉由使朝向處理空間S被供給的自由基作用於晶圓W來進行該晶圓W的電漿處理。此外，如上述，該電漿處理會在晶圓W從晶圓載置面離開的狀態下才開始，因此如圖4之Pin-Up區域所示，晶圓W的Vdc值在該電漿處理初期會呈現遞減推移。
開始晶圓W的電漿處理後，接著會藉由驅動部63的動作來使昇降銷61下降，藉此晶圓W便會從收授位置朝向處理位置下降(圖3的步驟S5)。晶圓W藉由朝向處理位置移動來被載置在晶圓載置面(近接銷41)後，該晶圓W的Vdc值便會相隨地變化。具體來說，如圖4之Pin-Down區域所示，Pin-Up時呈現遞減推移的Vdc值在藉由使晶圓W與載置台40電性地連接而變動成遞增後，便會在零值附近穩定地推移。換句話說，會藉由昇降銷61所致之晶圓W的下降動作來使下降前後之晶圓W的帶電狀態改變。
本實施形態中，如此般在電漿處理時藉由昇降銷61來使晶圓W下降以改變Vdc值，便能改變該晶圓W的帶電狀態。藉此，例如即使在開始供給高頻電力時會有微粒附著在晶圓W內面的情形，藉由該帶電狀態改變便能夠使所附著的微粒從內面脫離。
此外，使該升降銷61下降的時間點只要是在對晶圓W的電漿處理開始(RF-ON)後到該電漿處理結束(RF-OFF)前之期間，則可任意地加以決定。然而，藉由昇降銷61來使晶圓W上昇時，會有無法適當地進行溫度調節機構42所 致之晶圓W的溫度調節之虞。有鑒於如此般觀點，較佳地係縮短昇降銷61所致之晶圓W的上昇時間。亦即，較佳地係在開始對晶圓W的電漿處理後立刻(開始供給高頻電力後立刻)使晶圓W移動至處理位置。
晶圓W藉由昇降銷61的下降而移動至處理位置後，便會持續對該晶圓W的電漿處理。此時，如圖4之Pin-Down區域所示，晶圓W的Vdc值會在零值附近推移。之後，對晶圓W獲得所欲的電漿處理結果後，便會停止對電漿生成空間G之處理氣體的供給，且停止(RF-OFF)來自RF天線31的高頻電力供給，完成電漿處理裝置1之電漿處理(圖3的步驟S6)。
完成對晶圓W之電漿處理後，便會藉由驅動部63的動作來使昇降銷61上昇，以使晶圓W從處理位置移動至收授位置(圖3的步驟S7)。接著，晶圓W從昇降銷61被收授至電漿處理裝置1外部所設置的晶圓搬送機構(未圖示)後(圖3的步驟S8)，便會將該晶圓W搬出至處理容器10外部(圖3的步驟S9)。此外，晶圓W從處理容器10被搬出後，昇降銷61便會藉由驅動部53的動作來從收授位置移動至待機位置。如此便結束電漿處理裝置1之一連串電漿處理。
<本實施形態相關之晶圓處理的作用效果>
根據以上的本實施形態，進行晶圓W之電漿處理的處理空間S係以會透過形成有狹縫的分隔板11而與電漿生成空間G連通的方式來被加以設置。因此，在處理空間S進行電漿處理時藉由昇降銷61來使晶圓W昇降，便能夠改變晶圓W的Vdc值。此外，由於能夠伴隨如此般晶圓W的Vdc變化來改變(反轉)晶圓W的帶電狀態，因此便能夠使電性地附著在該晶圓W內面之微粒適當地脫離。亦即，能夠減少晶圓W內面的金屬污染。
另外，藉由在使昇降銷61上昇以使晶圓W與晶圓載置面會電性地絕緣的狀態下開始(RF-ON)電漿處理，更具體來說即供給高頻電力，便能夠抑制晶圓載置面上的微粒附著在內面的情形，能夠更適當地減少內面的金屬污染。
此外，以上的實施形態中，會在晶圓W配置在收授位置的狀態下開始電漿處理，之後在電漿處理時使其朝向處理位置移動(下降)，但電漿處理時的銷動作並不限定於此。例如，也可以是在晶圓W配置在處理位置的狀態下開始電漿處理，之後在電漿處理時使其朝向收授位置移動(上昇)。圖6係顯示如此般情形之電漿處理時的Vdc變化一例之圖表。
如圖6所示，在電漿處理時使晶圓W從處理位置移動(上昇)至收授位置之情形，Pin-Down時在零值附近穩定地推移的Vdc值會在藉由使晶圓W與載置台40相互地分離(電性地絕緣)而變動成遞增後，便會穩定地呈現遞減推移。換句話說，會藉由昇降銷61所致之晶圓W的上昇動作來使上昇前後之晶圓W的帶電狀態改變。
如上述，在晶圓W配置在處理位置的狀態下開始電漿處理之情形，會有微粒電性地附著在該晶圓W內面之虞。然而，如此般藉由在電漿處理時使晶圓W從處理位置移動(上昇)至收授位置以改變Vdc，便能夠使該晶圓W的帶電狀態改變，藉此便能夠使附著於內面的微粒脫離而適當地減少晶圓W內面的金屬污染。另外，在收授位置的晶圓W會使內面自載置台40的晶圓載置面物理性地分離，因此可適當地抑制微粒對配置於收授位置後的晶圓W內面產生附著的情形。
此外，如上述，晶圓W內面的金屬污染可被認為是被供給至處理空間S的自由基會因為與例如構成載置台40之鋁等金屬反應而產生微粒，如此般 微粒附著至晶圓W內面而產生。因此，如圖7所示，也可以在為如此般微粒的產生源之鋁等金屬表面至少以較該金屬更具有抗自由基性的材料來形成塗覆膜C，以抑制在電漿處理時產生微粒，並減少晶圓W內面的金屬污染。例如該金屬為鋁的情形，作為塗覆材料係可選擇三氟化釔(YF3)、氟氧化釔(YOF)、或Teflon(註冊商標)等。
此外，可任意地決定形成在金屬表面之塗覆膜C的厚度。然而，從對金屬表面穩定地形成塗覆膜C，且抑制所形成之塗覆膜C因為自重等而剝離的觀點來看，塗覆膜C的厚度較佳地係100μm~170μm左右。另外，在載置台40的晶圓載置面形成塗覆膜C的情形，形成在晶圓載置面之塗覆膜C的厚度較希望是至少較近接銷41的高度要小。
另外，例如在載置台40的表面形成塗覆膜C的情形，可以如圖7所示在載置台40整面(上面及側面)形成塗覆膜，也可以如圖8所示至少只有在上部台40a的晶圓載置面形成塗覆膜C。只要至少在載置晶圓W時能夠抑制會與內面直接對向之晶圓載置面上產生微粒的話，便能夠減少電漿處理時晶圓W內面的金屬污染。
此外，如圖8所示，僅在載置台40的晶圓載置面形成塗覆膜C的情形，除了能夠減少晶圓W內面的金屬污染之外，還能夠進一步提昇電漿處理對於晶圓W的面內均勻性。
具體來說，在處理空間S的電漿環境氣氛中所露出的載置台40表面形成有塗覆膜C的情形，相較於該表面為鋁的情形，被供給至處理空間S的O*較不容易去活化。一般而言，在晶圓W中央部的電漿處理相較於在外周部的電漿處理雖然會更快速地進行，但藉由在載置台40的晶圓載置面形成塗覆膜C，O* 在晶圓W中央部的去活化速度相較於O*在外周部的去活化速度會變小。一般而言，O*會作用來妨礙電漿處理，因此可藉由如此般使O*在晶圓W中央部的去活化速度變小來抑制電漿處理的速度，以取得與在晶圓W外周部的電漿處理速度之平衡。亦即，可抑制在晶圓W的中央部與外周部之電漿處理速度產生偏差，其結果，便可提昇電漿處理的面內均勻性。
此外，在昇降銷61係以例如鋁等金屬構成的情形，自由基會對該昇降銷61作用，其結果會有產生微粒而導致在晶圓W內面產生金屬污染之虞。因此，在昇降銷61係以金屬構成的情形，也可以除了形成前述塗覆膜外，或者取而代之地而藉由具有抗自由基性的構件來構成該昇降銷61。作為構成該昇降銷61的構件，可選擇例如鎳(Ni)或陶瓷、或者Teflon(註冊商標)等。
此外，以上的實施形態中，雖然是以藉由作為昇降機構的昇降器60，更具體來說即昇較銷61的動作來使晶圓W昇降以改變該晶圓W的Vdc值之情形為範例來進行說明，但如上述，昇降器60的構成並不限於此。亦即，只要能夠使電漿處理時的晶圓W與載置台40之間電性地絕緣以使附著在晶圓W內面的微粒脫離，則可以採用任意的構成。
此外，以上的實施形態之電漿處理中，作為處理氣體雖然是供給NF3、O2及Ar，但作為追加氣體也可以進一步來追加供給Ar氣。
另外，根據以上的實施形態，作為處理氣體所含之含氟氣體雖然是選擇NF3，但含氟氣體的種類並不限於此，可選擇例如SF6氣體或F2氣。另外，稀釋氣體的種類也不限於Ar氣，可選擇含有H2氣或惰性氣體之至少一種的任意氣體。
另外，電漿生成空間G之電漿源也並不限於本實施形態般感應耦合電漿，可採用例如微波電漿等任意的構成。然而，如上述般由於會藉由昇降銷61的動作來改變晶圓W的Vdc值以使該晶圓W的帶電狀態改變，因此不論採用哪一種電漿源的情形皆是較希望電漿處理裝置1會具有電漿生成空間G與處理空間S是藉由分隔板11來劃分的構成。
應認為本次所揭露之實施形態在所有方面皆為範例而非用來加以限制。上述實施形態在不脫離申請專利範圍及其要旨的範圍內也能以各種形態來加以省略、置換、變更。
S1:搬入晶圓W
S2:使昇降銷61上昇
S3:收授晶圓W
S4:開始(RF-ON)電漿處理
S5:使昇降銷61下降
S6:結束(RF-OFF)電漿處理
S7:使昇降銷61上昇
S8:收授晶圓W
S9:搬出晶圓W

Claims (16)

  1. 一種基板處理方法，係藉由基板處理裝置來處理基板；
    基板處理裝置係具有：
    處理容器，係在內部處理基板；
    電漿生成空間，係形成在該處理容器的內部；
    處理空間，係透過分隔板來與該電漿生成空間加以連通；
    載置台，係設在該處理空間的內部，且會將基板載置在上面；以及
    昇降機構，係使基板在該載置台上昇降；
    在對該處理空間中的基板進行電漿處理時，會使用該昇降機構來使基板昇降以使該電漿處理時的基板之電位產生改變。
  2. 如申請專利範圍第1項之基板處理方法，其係在藉由該昇降機構來使基板從該載置台離開的狀態下開始該電漿處理；
    在該電漿處理時會藉由該昇降機構來使基板下降以將基板載置在該載置台。
  3. 如申請專利範圍第2項之基板處理方法，其係在開始該電漿處理後立刻來進行該昇降機構所致之基板的下降。
  4. 如申請專利範圍第1至3項中任一項之基板處理方法，其中該昇降機構係在相對於該基板處理裝置來搬出入該基板時會保持該基板的昇降銷。
  5. 如申請專利範圍第1至4項中任一項之基板處理方法，其係藉由較構成該載置台的金屬材料更具有抗自由基性的塗覆材料來塗覆至少該載置台的基板之保持面。
  6. 如申請專利範圍第5項之基板處理方法，其係藉由該塗覆材料來進一步塗覆該昇降機構。
  7. 如申請專利範圍第5或6項之基板處理方法，其中該塗覆材料係選自YF3、YOF的至少任一者。
  8. 如申請專利範圍第1至7項中任一項之基板處理方法，其係至少藉由較構成該載置台的金屬材料更具有抗自由基性的構成構件來構成該昇降機構。
  9. 一種基板處理裝置，係在處理容器的內部來處理基板，具有：
    電漿生成空間，係形成在該處理容器的內部；
    處理空間，係透過分隔板來與該電漿生成空間加以連通；
    載置台，係設在該處理空間的內部，且會將基板載置在上面；
    昇降機構，係使基板在該載置台上昇降；以及
    控制部，係控制該昇降機構的動作；
    該控制部會在對該處理空間中的基板進行電漿處理時，控制該昇降機構來使基板昇降以使該電漿處理時的基板之電位產生改變。
  10. 如申請專利範圍第9項之基板處理裝置，其中該控制部係以開始該電漿處理時會藉由該昇降機構來使基板從該載置台離開，且在該電漿處理時會藉由該昇降機構來將基板載置在該載置台之方式來控制該昇降機構的動作。
  11. 如申請專利範圍第10項之基板處理裝置，其中該控制部會在開始該電漿處理後立刻使該昇降機構下降來將基板載置在該載置台。
  12. 如申請專利範圍第9至11項中任一項之基板處理裝置，其中該昇降機構係在相對於該基板處理裝置來搬出入該基板時會保持該基板的昇降銷。
  13. 如申請專利範圍第9至12項中任一項之基板處理裝置，其中至少該載置台的基板之保持面係藉由較構成該載置台的金屬材料更具有抗自由基性的塗覆材料來被加以塗覆。
  14. 如申請專利範圍第13項之基板處理裝置，其中該昇降機構係藉由該塗覆材料來被加以塗覆。
  15. 如申請專利範圍第13或14項之基板處理裝置，其中該塗覆材料係YF3、YOF的至少任一者。
  16. 如申請專利範圍第9至15項中任一項之基板處理裝置，其中該昇降機構係至少藉由較構成該載置台的金屬材料更具有抗自由基性的構成構件來被加以構成。
TW110135989A 2020-10-07 2021-09-28 基板處理方法及基板處理裝置 TW202220053A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-170068 2020-10-07
JP2020170068A JP7450512B2 (ja) 2020-10-07 2020-10-07 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
TW202220053A true TW202220053A (zh) 2022-05-16

Family

ID=80931629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110135989A TW202220053A (zh) 2020-10-07 2021-09-28 基板處理方法及基板處理裝置

Country Status (5)

Country Link
US (1) US20220108913A1 (zh)
JP (1) JP7450512B2 (zh)
KR (1) KR102653253B1 (zh)
CN (1) CN114300332A (zh)
TW (1) TW202220053A (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936103A (ja) * 1995-07-18 1997-02-07 Ulvac Japan Ltd 半導体ウェハのエッチング及びレジスト除去のための方法並びに装置
JPH10135186A (ja) * 1996-10-29 1998-05-22 Sumitomo Metal Ind Ltd レジストのアッシング方法
JP4135236B2 (ja) 1998-11-19 2008-08-20 ソニー株式会社 Ｃｖｄ膜の成膜方法
JP4073657B2 (ja) * 2001-11-21 2008-04-09 株式会社アルバック 処理方法
US7638003B2 (en) * 2006-01-12 2009-12-29 Asm Japan K.K. Semiconductor processing apparatus with lift pin structure
JP2008041969A (ja) * 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd 基板の脱離方法
JP2008108953A (ja) 2006-10-26 2008-05-08 Momentive Performance Materials Japan Kk 半導体基板裏面異物除去方法
JP2009206131A (ja) 2008-02-26 2009-09-10 Panasonic Corp 半導体装置の製造方法および装置
JP2010199239A (ja) * 2009-02-24 2010-09-09 Tokyo Electron Ltd 被処理基板の除電方法及び基板処理装置
CN102484086B (zh) * 2009-09-10 2014-10-15 朗姆研究公司 基于等离子体信号与基板位置和电位相耦合来优化等离子体释放的方法和设备
JP2017157778A (ja) 2016-03-04 2017-09-07 東京エレクトロン株式会社 基板処理装置
JP6650841B2 (ja) * 2016-06-27 2020-02-19 東京エレクトロン株式会社 基板昇降機構、基板載置台および基板処理装置
JP2018006392A (ja) * 2016-06-28 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6929148B2 (ja) * 2017-06-30 2021-09-01 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN109920715A (zh) * 2017-12-12 2019-06-21 中微半导体设备(上海)股份有限公司 一种等离子体刻蚀反应器
US10760158B2 (en) * 2017-12-15 2020-09-01 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
JP7083080B2 (ja) 2018-01-11 2022-06-10 株式会社日立ハイテク プラズマ処理装置
CN111326470A (zh) * 2018-12-17 2020-06-23 夏泰鑫半导体(青岛)有限公司 静电夹盘及半导体设备

Also Published As

Publication number Publication date
CN114300332A (zh) 2022-04-08
KR20220046489A (ko) 2022-04-14
KR102653253B1 (ko) 2024-04-02
JP7450512B2 (ja) 2024-03-15
US20220108913A1 (en) 2022-04-07
JP2022061860A (ja) 2022-04-19

Similar Documents

Publication Publication Date Title
CN110504157B (zh) 基板处理方法和基板处理装置
JP6202701B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP5439771B2 (ja) 成膜装置
KR20180137408A (ko) 기판 처리 장치, 기판 적재 기구, 및 기판 처리 방법
JP2010161350A (ja) 基板処理方法
US9974191B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
JP2012054399A (ja) 半導体製造装置及び半導体製造方法
JP2008235611A (ja) プラズマ処理装置及びプラズマ処理方法
JP2018129330A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TW202220053A (zh) 基板處理方法及基板處理裝置
JP5793028B2 (ja) 基板処理装置及び半導体装置の製造方法
JP5134223B2 (ja) 半導体装置の製造方法及び基板処理装置
JPWO2007077718A1 (ja) 基板処理方法および基板処理装置
CN110870047B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP2017085083A (ja) 半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置
JP2009010144A (ja) 基板処理装置
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
KR102688353B1 (ko) 기판 처리 장치 및 기판 처리 방법
US11658008B2 (en) Film forming apparatus and film forming method
WO2022168678A1 (ja) 基板処理方法、基板処理装置
US7807581B2 (en) Plasma processing apparatus and plasma processing method
JP2011071353A (ja) 半導体装置の製造方法
JP5193481B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2005093886A (ja) 半導体製造装置
TW202044480A (zh) 用於使基板背側損傷最小化的方法及設備