JP5193481B2 - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP5193481B2
JP5193481B2 JP2007067799A JP2007067799A JP5193481B2 JP 5193481 B2 JP5193481 B2 JP 5193481B2 JP 2007067799 A JP2007067799 A JP 2007067799A JP 2007067799 A JP2007067799 A JP 2007067799A JP 5193481 B2 JP5193481 B2 JP 5193481B2
Authority
JP
Japan
Prior art keywords
film
sample
temperature
plasma
vacuum vessel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007067799A
Other languages
English (en)
Other versions
JP2008227427A5 (ja
JP2008227427A (ja
Inventor
勤 田内
昭孝 牧野
成一 渡辺
尚輝 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2007067799A priority Critical patent/JP5193481B2/ja
Publication of JP2008227427A publication Critical patent/JP2008227427A/ja
Publication of JP2008227427A5 publication Critical patent/JP2008227427A5/ja
Application granted granted Critical
Publication of JP5193481B2 publication Critical patent/JP5193481B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体ウエハ212をプラズマを用いて加工して半導体デバイスの配線構造を形成するプラズマ処理装置、またはプラズマ処理方法に係り、特に、低圧にされた真空容器内の試料台上に載せられた半導体ウエハ212表面に配置され配線構造を形成するための複数層の膜であって上下の膜を絶縁するための膜を有する膜構造をエッチング処理するプラズマ処理装置または処理方法に関する。
近年、半導体集積回路装置における高集積化が大きく進展しており、MOS (Metal
Oxide Semiconductor)型半導体装置ではトランジスタなどの素子の微細化,高性能化が図られている。特に、MOS構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化,高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜(SiO2 膜)が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア(電子および正孔)がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、130nmノードのデバイスで要求されるゲート絶縁膜の膜厚はSiO2 膜で2nm程度であるが、この領域はトンネル電流が流れ始める領域である。したがって、ゲート絶縁膜としてSiO2 膜を用いた場合には、ゲートリーク電流を抑制することができずに消費電力の増大を招くことになる。
そこで、SiO2 膜に代えて、より誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜(以下、High−k膜またはHi−k膜という。)としては、従来、TiO2膜 ,Ta25膜およびAl25膜などが検討されてきたが、最近では、HfO2膜 ,HfAlOx膜およびHfSiOx膜などがシリコン上での安定性に優れていることから注目されている。
このようなHigh−k膜を処理するための処理の条件は、例えば、特開2005−
45126号公報(特許文献1)に開示されている。この従来技術では、シリコン基板上に形成されたレジストパターン,反射防止膜,シリコン(ポリシリコン)膜,High−k膜,絶縁膜(SiO2 膜)等からなる膜構造をBCl3及びArを含むガスを用いてエッチングする際のガスの組成及びプラズマ密度を特定の範囲にすることでゲート用のシリコン膜のサイドエッチングを抑制して形状の精度を向上させるものが開示されている。
特開2005−45126号公報
しかしながら、上記従来技術ではhigh−kを含む多層膜のエッチング処理を行って形状の制御性を向上させる条件を開示しているとはいえ、処理を安定して行って再現性を向上させる条件については十分に考慮されていなかった。例えば、真空容器内に配置された処理室内の台上に載せられた半導体ウエハ212等の基板状の試料へ処理を施す際の処理室内の圧力や試料或いは試料台、処理室の内壁を構成する部材の温度の条件に関する配慮が不十分であった。
すなわち、上記の微細な配線構造を形成するための多層膜、例えば、high−kおよびメタルゲート膜を用いた膜構造ではその処理の際の温度条件が厳しく、これらを精密に実現しつつ処理を行わないとエッチングレートまたは形状の精度が低くなり、処理の効率や歩留まりが損なわれてしまう。これは、このような膜の材料の反応性が従来のゲート構造を実現するための膜であるシリコン膜(ポリシリコン膜)と比べて小さいためであり、この反応性を高くして処理速度を向上させるようとすると処理中の試料表面の温度を高くせざるを得ない。
一方、試料表面を高温にして処理を行うと、上記配線構造となる膜の上方に配置されたマスクとしてのフォトレジストの膜が軟化や変形等劣化してしまいマスクとしての機能が低下して形状を高精度に実現することができなくなってしまうという問題が有った。さらに、処理速度を高くするため高温にするとともに形状の制御性を向上するために、バイアス電位を形成するため試料台内の電極へ供給される高周波電力の大きさを高くすると、処理中の膜構造にチャージングダメージが増大したり、上方のマスクのエッチングが増大してしまう問題があった。
さらには、高融点金属の材料により構成された膜を含む膜構造として処理を行う際に、生成されるこれら材料の化合物を含む反応生成物は、試料表面の温度よりも処理室の温度の方が低い場合、処理室の内壁を構成する部材の表面に再付着して堆積してしまう。この堆積した生成物は、温度の変化やプラズマとの相互作用により剥がれて試料表面に付着し異物となってしまう虞が有るため生成物の付着を抑制する必要が生じる。つまり、処理室の内壁の温度を試料台の温度以上に上げる必要があるが、上記のように効率を向上するために処理を高温で行う場合には、処理室内壁をさらに高温にする構造が必要となり処理装置の構造がかさみ複雑となって製造のコストが高くなってしまう。また、真空容器の外表面が50℃を越える場合には安全のための設備が必要であり、そのための断熱材等の設置も必要であり余分な設備が必要となる、設置のスペースが必要となってしまい設置のコストが増大してしまうと言う問題があった。
本発明の目的は、ゲート構造を構成するための多層膜の構造を高精度,高効率にエッチングできるプラズマ処理方法及びプラズマ処理装置を提供することにある。
上記目的は、その表面にHfを含むhigh−k材料の膜及びこの膜の上方に配置された高融点の金属膜の層並びにこの金属膜の上方に配置されたマスクの層を有した試料を真空容器内に配置して前記真空容器内でプラズマを形成してエッチング処理するプラズマ処理方法であって、前記真空容器内にHBrを供給し前記試料の温度Tが60℃以下で且つ前記真空容器内の圧力Pが0.1Pa以下であって、前記温度T(℃)が前記圧力P(Pa)に対し200P+40を越える条件で前記試料上の前記high−k材料の膜をエッチング処理するプラズマ処理方法により達成される。
また、上記目的は、真空容器内に配置されその内側でプラズマが形成される処理室と、この処理室内の下方部に配置され前記表面にHfを含むhigh−k材料の膜及びこの膜の上方に配置された高融点の金属膜の層並びにこの金属膜の上方に配置されたマスクの層を有した前記プラズマによる処理対象の試料が上面に載せられる試料台と、前記処理室の前記プラズマに面する部材の表面を前記試料の処理温度以上に加熱する手段とを備え、前記真空容器内にHBrを供給しこの真空容器内でプラズマを形成し前記試料の温度Tが60℃以下で且つ前記真空容器内の圧力Pが0.1Pa以下であって、前記温度T(℃)が前記圧力P(Pa)に対し200P+40を越える条件で前記試料上の前記high−k材料の膜のエッチング処理を行うプラズマ処理装置により達成される。
さらに、前記高融点金属の膜がTi,Ni,Mo,Ru,Hf,Ta,W,Re,Ri,Pt,La,Eu,Ybのうちの単体もしくは複数の物質の複合または化合物から構成されたことにより達成される。
さらにまた、前記試料が、前記真空容器内に配置されアルミニウムまたはその合金製の基材とその表面に配置されたセラミクスからなる絶縁体膜とを有した試料台の前記絶縁体膜上に載せられて、前記基材内に配置された温度調節手段により前記試料の温度が60℃以下に調節されることにより達成される。
以下、本発明の実施例について図面を用いて説明する。
本実施例の処理チャンバについて図1を用いて説明する。図1は、本発明のプラズマ処理装置に係る実施例の構成の概略を示す縦断面図である。
本図において、プラズマ処理装置100は、真空容器101とこの上部に配置された電磁波供給手段と、真空容器101下部に配置された真空排気手段107とを備えている。さらに、真空容器101は内部に略円筒形上の空間であってその内側で処理対象の試料が処理される処理室が配置され、平面が略矩形上の側壁部が試料が減圧された内部空間を搬送される真空搬送容器104と連結されている。
真空容器101内の処理室は、真空搬送容器104内部に配置された搬送室に接続されており、後述の通りの開閉手段により処理中または処理後で開放,閉塞される。すなわち、これらの間に配置された開閉する大気ゲートバルブ111によりその間が連通あるいは遮断される。この大気ゲートバルブ111が開放された状態で搬送室内部の空間と処理室部内側の空間とが連通し両者の圧力は略等しくなる。大気ゲートバルブ111の開放時に試料であるウエハが搬送室内部から処理室部内に配置された試料台112上に搬送されて載置される。
真空容器101の上方に配置された電磁波供給手段は、所定の周波数の電波を発生して処理室内に電界を供給する手段と、ソレノイドコイル103等から構成され磁場を発生して磁界を供給する手段とを備えている。本実施例の電界供給の手段は、真空容器101の天井面を構成する部材の情報に配置された導波管113及びこの導波管113の先端にプラズマ励起用のマグネトロン114が設置されており、マグネトロン114によりマイクロ波が生起されて導波管113内を処理室へ向けて導かれる。さらに、導波管113の下方の終端部である処理室の天井部材は、伝達されてきたマイクロ波を下方の処理室内側に伝導するため石英等の誘電体で構成されたプレート115と、この石英プレートの下方に配置されて供給された処理用のプロセスガスを処理室の内側に分散して導入するための複数の孔が形成されたシャワープレート116を有している。
シャワープレート116の下方であって試料台112の上方に形成された空間は、供給されたプロセスガスに石英プレート115を通って導入された電波と磁場発生部から供給された磁場との相互作用によりプラズマが形成される放電室117となっている。さらに、石英プレート115とシャワープレート116との間は微小な隙間を空けて空間が形成されており、この空間に放電室117に供給されるべきプロセスガスが先ず供給され、シャワープレート116を貫通してこの空間と放電室117とを連通してプロセスガスが通流する上記孔を通って放電室117に流入する。上記空間はプロセスガスが複数の孔から分散して放電室117に流入するよう設けられたバッファ室118となっている。このプロセスガスは、プロセスガスライン119及びプロセスガス遮断バルブ120を介してガス等流体の処理チャンバへの供給を調節する制御器121から供給される。
このようにして、複数の孔からプロセスガスを分散して放電室117に導入するとともに、これらの孔は試料台112上に試料が載置される位置に対向した位置を主にして配置されており、ガスをより均一となるように分散できるバッファ室118の働きとともに、プラズマの密度を均一にすることを図っている。石英プレート115及びシャワープレート116の外周側には下部リング122が配置されており、この下部リング122の内部にはバッファ室118にプロセスガスが通流するガスライン119と連通したガス通路が設けられている。
さらに、シャワープレート116の下方には、下部リング122とシャワープレート
116とにこれらの下面で接して配置され真空容器の内側でプラズマに面して放電室117を形成する外側壁部材123,内側壁部材124が配置されている。なお、本実施例では、内側壁部材124,外側壁部材123は各々略円筒形状を有しほぼ同心となるように構成されている。外側壁部材123の外周面には、ヒータ134が巻き付けられて配置され、外側壁部材123の温度を調節することでこれに接触した内側壁部材124の表面の温度を調節している。
この外側壁部材123の外周側には、その下面に接触する放電室ベースプレート125が配置されている。この放電室べースプレート125の下面でその下方に配置される真空室部と接続する。なお、内側壁部材124は放電室117内部のプラズマ、電極の役目を果たす試料台112に対する接地電極の作用をする部材でもあり、プラズマの電位を安定させるために必要な面積を有している。この接地電極としての作用のために、接触されて接続される外側壁部材123或いは蓋部材122との間での熱伝導とともに導電性を十分確保する必要が有る。
本実施例では、真空室を構成する壁の表面の温度を調節して、その表面とプラズマやこれに含まれる粒子,ガス,反応性生物との相互作用を調節している。また、その温度は試料台の温度よりも高温に保たれている。このようにプラズマとこれに面する真空室の壁面との相互作用を適切に調節することで、プラズマの密度や組成等プラズマの特性を所望の状態にすることができる。
また放電室ベースプレート125の下方には、真空容器の下部を構成する下部容器壁
15,これに下方から接続されて真空容器の底面を構成する底部容器壁16,内側下部チャンバ128およびその内部に配置され放電室ベースプレート125の下面にその上面が接触して連結された内側チャンバ126,この内側チャンバ126の下部と接続して処理室内の空間内に試料台112を支持するための複数の梁である電極ベース127が配置されて処理チャンバが形成されている。
底部容器壁16の下部には真空容器内の排気の調節を行うための真空排気装置107が配置されている。本実施例では、真空排気装置107は、内側下部チャンバ128及び底部容器壁16の中央部に配置され処理室内のガスが排出される開口の下方でこれに連通する通路内に配置され回転する複数の板状のフラップにより開口の断面積を調節して排気の量速度を調節する流量調整バルブ129と、通路の出口に連通して処理室内のガスの排気用のターボ分子ポンプ等の主ポンプ130から構成される排気ラインと、処理室内に配置され開口の下方、遮断を行う板状のバルブプレート131が配置されている。
処理室に接続された配管132には処理室の圧力調整に用いる圧力計133が配置されている。上記排気用主ポンプ130と圧力計133は0.1Pa 以下を達成するための性能を有したものを選定している。
図2に試料台112周辺の詳細を示す。図2は、図1に示す実施例の試料台周辺の構成の概略を拡大して示す縦断面図である。試料台112の内部に配置された導電製部材からなる下部電極211内部には放電室117内に形成されるプラズマにより処理される処理対象の半導体ウエハ212の温度調節を目的とした冷媒循環用の溝213が配置されている。冷媒用の溝213には温度調整用の循環温調器217が接続用のフレキシブルチューブ218を介して接続されている。循環温調器217は温度調整のための熱交換器と冷凍機で構成される温度調節部219と循環ポンプ220が内蔵されている。
試料台112の上面には静電吸着用の誘電体膜214が設けられており、下部電極211に接続された静電吸着直流電源215を用いて半導体ウエハ212を下部電極211に静電吸着を行い、温度調節を行う。また、半導体ウエハ212表面の被エッチング材の反応制御を行うための高周波電源216が静電吸着直流電源215と平行して接続されている。半導体ウエハ212以外の下部電極211表面の保護を行うため上側面にカバー221を設けている。
減圧された真空搬送容器104内の搬送室内を搬送室内のロボットアームにより搬送された処理対象の試料である半導体ウエハ212は、真空排気装置107の動作により搬送室内と同等に減圧された処理室内の試料台112上で受け渡されて試料台112上面に載置される。載せられた半導体ウエハ212は、誘電体膜214上に載せられて静電吸着直流電源215からの電力が供給された誘電体膜214内の電極によりこの誘電体膜214上面に吸着保持される。
この状態で放電室117内に導入されたプロセスガスは、石英プレート115およびシャワープレート116を透過して伝播したマイクロ波による電界とソレノイドコイル103〜供給された磁界とが相互作用を生起してプロセスガスを励起して放電室117内にプラズマが生成される。このプラズマを用いて試料台112上の半導体ウエハ212が処理される。また、処理中に試料台112内に配置された導電製部材により構成された下部電極211に高周波電源216からの所定の周波数の高周波電力が供給され、半導体ウエハ
212の表面に所望のバイアス電位を生起して、処理を促進し所望の加工形状を実現するようにプラズマ中の荷電粒子を半導体ウエハ212表面に誘引する。
処理中は上記ヒータ134により放電室117の内側壁部材124が所定の温度に維持されている。また、処理中においても真空排気装置107は動作しており、処理に伴って生成された生成物とともに、供給されたプロセスガス、プラズマを処理室外に排出して処理室の内部を所定の圧力値に維持している。
図3に、本発明のプラズマ処理が対象とする半導体デバイスのための配線構造となる膜構造を示す。図3(a)は処理対象の半導体ウエハ212表面に形成された加工前の膜構造の状態を示す模式図である。本図において、上記膜構造はシリコン基板311を下方のベースとして、その上方にHigh−k膜312,半導体デバイスのゲートとなるゲート膜313がこの順で配置されて、さらにその上方にマスクとなるパターン加工された酸化膜314がある。ここでゲート膜313はTi,Ni,Mo,Ru,Hf,Ta,W,
Re,Ir,Pt,La,Eu,Ybのような高融点の金属材料から構成された単体もしくは複合膜で構成されている。
さらに、これらの上方にゲート膜313の加工の際のマスクとなる樹脂等の有機系材料から構成されたフォトレジスト315が配置されていても良い。図4は、マスクとなるパターン加工された膜の材質がフォトレジスト315の場合を示す。
このような膜構造は、フォトレジスト315をマスクとして酸化膜314がエッチング加工された後、この酸化膜314の加工後の形状をマスクとして、更に下方に配置されたゲート膜313及びHigh−k膜312をエッチング加工する。加工後の形状は、図3,図4の各々の(b)に示されている。
図5は、図1に示す実施例に係るプラズマ処理装置において、図3または図4に示した膜構造を処理する場合の条件であって、処理室内圧力の変化に対する処理温度の変化と効果を示すグラフである。本図は、(1)ゲート材がTaの時にHBrガスにより反応させた場合、(2)ゲート材がHfの時にCl2 ガスにより反応させた場合、(3)ゲート材がHfの時にHBrガスにより反応させた場合、(4)ゲート材がTaCの時にHBrガスにより反応させた場合を示す。
本図に示すように、(1)〜(4)のいずれも処理室内の圧力を0.1Pa 以下の場合に、膜を構成する材料が揮発させる試料の温度が急激に変化している。すなわち、生成物を所定の割合で揮発させることのできる下限の試料表面の温度は、0.1Pa 以下で、特には0.06Pa より以下の圧力で急激に低下している。とくに、(1),(2),(4)の場合で60℃以下に急激に変化している。
半導体ウエハ212の温度すなわち下部電極の温度が60℃を超えると、下部電極211の基材がアルミで誘電体膜214がアルミナの場合、アルミの線膨張係数2.3×10-5(1/℃)に対してアルミナの線膨張係数が7.1×10-6(1/℃) で電極温度65℃で温度差が45℃時には約0.2mmの寸法差が生じる。これを基に応力を求めると1×105g/mm2となり、許容応力5×104g/mmを上回り破損してしまうため、これより機構上の理由から60℃を超えての使用は材質変更などの構造変更が必要となるが、線膨張係数の低い材料は熱応答性も悪化するため、プラズマ入熱による温度上昇が発生する。
また、試料表面を60℃以上にして処理する場合には、レジストマスクの劣化が大きくなり、これをマスクとする下方の膜の処理の形状の加工精度が低下してしまう。特に、炭化水素系の材料からなるフォトレジストの場合には、その変形や軟化が大きくなってしまうとともに、高い温度にするために試料台の電極に供給されるバイアスの電力を高くするとレジストと下方の膜との選択比が低下してしまい、サイドエッチングが大きくなり加工の精度が低下してしまう。
そこで、本実施例では、処理室内を0.1Pa以下、望ましくは0.06Pa以下の圧力に維持して試料を処理することで、上記の問題点を抑制する処理の条件を実現する。すなわち、上記圧力の条件を維持しつつ試料の表面を60℃以下にすることで、膜の材料の反応性を向上させて処理することができ処理の速度を向上させることができるとともに、レジストマスクの劣化を抑制して加工の精度の向上を両立させることができる。
このような条件の範囲としては、排気の効率から圧力の下限値は0.025Pa 、のぞましくは0.03Pa として、このときの所定の揮発量を達成する温度の下限が45℃となる。図5上、この0.025Pa,45℃の点と0.1Pa,60℃の点とを結ぶ線分より上方の領域であって、60℃以下の領域で処理を行うことで、上記作用・効果を奏することができる。
具体的には、試料または試料台112の温度Tを、
T=200P+40 (1)
T:温度(℃)
P:圧力(Pa)
となる線の上方であってT=60℃以下の範囲が処理に好適な条件の範囲となる。本実施例は、このような処理の条件を実現することのできる圧力,温度の範囲を広くすることで試料の処理のレシピの選択や設定の自由度を大きくすることができる。
さらには、本実施例において、放電室の内側壁部材124や内側チャンバ126等の処理室内のプラズマに面する部材の温度を試料台112または試料の温度を高く維持して処理が実施されている。この際、本図に示すように、0.1Pa 以下に処理室内の圧力を維持することで、処理室内に生成される反応生成物の揮発性が高くなることにより、生成物の処理室内の表面への再付着及びこれの堆積に起因する異物の発生が抑制される。
処理室内に配置されてプラズマに面する部材の温度を試料台上に載せられた処理中の試料のプラズマに面する表面の温度と同じか高くなるように調節することで、処理に伴って生成された生成物が処理室内部の部材の表面へ付着し堆積することが抑制される。一方、本実施例において、このような処理室内の部材の温度を調節するために、放電室外側壁部材123の外側壁面の周囲を覆ってこれに接触して取り付けられたヒータ134が配置されており、このヒータ134の動作による熱を処理室内側に伝達して処理室内の部材、例えば内側壁部材124の表面を試料である半導体ウエハ212の表面より高く調節している。
この際に、試料表面の温度が高い温度、例えは60℃を越えていると処理室内の内壁部材124の温度もこの温度以上に設定することが必要となり、ヒータ134の温度はさらに高いものとなってしまい、この加熱部分に使用者,作業者が触れた際でも危険が小さいように断熱部材等で処理室外壁面を被覆する等安全を確保する手段が必要となり、構造がさらに複雑となり設置のためのスペースも必要となって、設置や運用のコストが増大してしまう。
本実施例では、試料の処理中の温度を60℃、望ましくは50℃以下とすることで、処理室内壁の温度をこれより高く調節して処理する処理装置において、加熱装置の運転の温度を従来より低減し、処理室の断熱部材等を不要としている。この場合、試料の処理中の圧力を0.1Pa以下、望ましくは0.06Pa、さらに望ましくは0.05Pa 以下にすることで、図3に示す高融点の金属材料から構成された膜を備える膜構造を処理する場合に、処理中の試料表面を上記の温度以下で処理することができ、より簡便な構造の処理装置を用いて処理中の異物の発生を低減して歩留まりを抑制できる。
また、0.1Pa 以下の低圧を実現するためにはウエハ上の放電空間から排気用のポンプまでのコンダクタンスを高めるため、距離を最小限にしなくてはならない。この際、下部電極を図1のようにチャンバの中心におくことが最善であるが、図示していない搬送用の押し上げ機構に用いるシリンダやセンサの耐熱温度からも電極温度を60℃以下にすることが望ましい。
また本図より、Hfを加工する場合、従来の装置ではHBrをエッチングガスと使用した場合は低い温度での加工が可能であったが、低圧にすることにより、Cl2 ガスでのエッチングも60℃以下で行うことが可能となる。これによりエッチング用のガス種の選択幅が広がり、他の加工形状の制御などをも多様に対応可能となる。
本発明のプラズマ処理装置に係る実施例の構成の概略を示す断面図である。 図1に示す実施例の試料台周辺の構成を拡大して示す模式図である。 図1に示す実施例が対象とする半導体デバイスの配線構造を実現するための膜構造の模式図である。 図1に示す実施例が対象とする半導体デバイスの配線構造を実現するための膜構造の模式図である。 図1に示す実施例に係るプラズマ処理装置において、図3または図4に示した膜構造を処理する場合の条件であって、処理室内圧力の変化に対する処理温度の変化と効果を示すグラフである。
符号の説明
111 大気ゲートバルブ
112 試料台
113 導波管
114 マグネトロン
115 石英プレート
116 シャワープレート
117 放電室
118 バッファ室
119 プロセスガスライン
120 遮断バルブ
121 制御器
122 下部リング
123 外側壁部材
124 内側壁部材
125 放電室ベースプレート
126 内側チャンバ
127 電極ベース
128 内側下部チャンバ
129 流量調整バルブ
130 排気用の主ポンプ
131 バルブプレート
132 配管
133 圧力計
134 ヒータ
211 下部電極
212 ウエハ
213 溝
214 誘電体膜
215 静電吸着直流電源
216 高周波電源
217 循環温調器
218 フレキシブルチューブ
219 温度調節部
220 循環ポンプ
221 上側面にカバー
311 シリコン基板
312 high−k膜
313 ゲート膜
314 酸化膜
315 フォトレジスト

Claims (6)

  1. その表面にHfを含むhigh−k材料の膜及びこの膜の上方に配置された高融点の金属膜の層並びにこの金属膜の上方に配置されたマスクの層を有した試料を真空容器内に配置して前記真空容器内でプラズマを形成してエッチング処理するプラズマ処理方法であって、
    前記真空容器内にHBrを供給し前記試料の温度Tが60℃以下で且つ前記真空容器内の圧力Pが0.1Pa以下であって、前記温度T(℃)が前記圧力P(Pa)に対し200P+40を越える条件で前記試料上の前記high−k材料の膜をエッチング処理するプラズマ処理方法。
  2. 前記高融点金属の膜がTi,Ni,Mo,Ru,Hf,Ta,W,Re,Ri,Pt,La,Eu,Ybのうちの単体もしくは複数の物質の複合または化合物から構成された請求項1に記載のプラズマ処理方法。
  3. 前記試料が、前記真空容器内に配置されアルミニウムまたはその合金製の基材とその表面に配置されたセラミクスからなる絶縁体膜とを有した試料台の前記絶縁体膜上に載せられて、前記基材内に配置された温度調節手段により前記試料の温度が60℃以下に調節される請求項1または2に記載のプラズマ処理方法。
  4. 真空容器内に配置されその内側でプラズマが形成される処理室と、この処理室内の下方部に配置され前記表面にHfを含むhigh−k材料の膜及びこの膜の上方に配置された高融点の金属膜の層並びにこの金属膜の上方に配置されたマスクの層を有した前記プラズマによる処理対象の試料が上面に載せられる試料台と、前記処理室の前記プラズマに面する部材の表面を前記試料の処理温度以上に加熱する手段とを備え、前記真空容器内にHBrを供給しこの真空容器内でプラズマを形成し前記試料の温度Tが60℃以下で且つ前記真空容器内の圧力Pが0.1Pa以下であって、前記温度T(℃)が前記圧力P(Pa)に対し200P+40を越える条件で前記試料上の前記high−k材料の膜のエッチング処理を行うプラズマ処理装置。
  5. 前記高融点金属の膜がTi,Ni,Mo,Ru,Hf,Ta,W,Re,Ri,Pt,La,Eu,Ybのうちの単体もしくは複数の物質の複合または化合物から構成された請求項4に記載のプラズマ処理装置。
  6. 前記試料が、前記真空容器内に配置されアルミニウムまたはその合金製の基材とその表面に配置されたセラミクスからなる絶縁体膜とを有した試料台の前記絶縁体膜上に載せられて、前記基材内に配置された温度調節手段により前記試料の温度が60℃以下に調節される請求項4または5に記載のプラズマ処理装置。
JP2007067799A 2007-03-16 2007-03-16 プラズマ処理方法及びプラズマ処理装置 Expired - Fee Related JP5193481B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007067799A JP5193481B2 (ja) 2007-03-16 2007-03-16 プラズマ処理方法及びプラズマ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007067799A JP5193481B2 (ja) 2007-03-16 2007-03-16 プラズマ処理方法及びプラズマ処理装置

Publications (3)

Publication Number Publication Date
JP2008227427A JP2008227427A (ja) 2008-09-25
JP2008227427A5 JP2008227427A5 (ja) 2010-04-15
JP5193481B2 true JP5193481B2 (ja) 2013-05-08

Family

ID=39845637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007067799A Expired - Fee Related JP5193481B2 (ja) 2007-03-16 2007-03-16 プラズマ処理方法及びプラズマ処理装置

Country Status (1)

Country Link
JP (1) JP5193481B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472082A (ja) * 1990-07-10 1992-03-06 Anelva Corp ドライエッチング方法
JP2004014969A (ja) * 2002-06-11 2004-01-15 Hitachi High-Technologies Corp 半導体表面処理方法
JP4098259B2 (ja) * 2004-02-27 2008-06-11 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2007005381A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Ind Co Ltd プラズマエッチング方法、及びプラズマエッチング装置

Also Published As

Publication number Publication date
JP2008227427A (ja) 2008-09-25

Similar Documents

Publication Publication Date Title
US7815740B2 (en) Substrate mounting table, substrate processing apparatus and substrate processing method
EP0776032B1 (en) Plasma etching method
US7825018B2 (en) Plasma oxidation method and method for manufacturing semiconductor device
TWI469238B (zh) 電漿蝕刻處理裝置及電漿蝕刻處理方法
US20060081337A1 (en) Capacitive coupling plasma processing apparatus
US9355861B2 (en) Semiconductor device manufacturing method and computer-readable storage medium
KR102396430B1 (ko) 기판 처리 장치 및 기판 처리 방법
US8197638B2 (en) Semiconductor manufacturing device and method for manufacturing semiconductor devices
JP2005039015A (ja) プラズマ処理方法および装置
US20090203219A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
JP3204836B2 (ja) プラズマ処理方法およびプラズマ処理装置
US8071446B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
KR102614922B1 (ko) 기판 처리 장치 및 기판 처리 방법
US6191045B1 (en) Method of treating surface of sample
KR20210032904A (ko) 실리콘 산화막을 에칭하는 방법 및 플라즈마 처리 장치
JPWO2009041214A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP5193481B2 (ja) プラズマ処理方法及びプラズマ処理装置
US7807581B2 (en) Plasma processing apparatus and plasma processing method
KR100866935B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
JP2011023730A (ja) 半導体デバイスの製造方法及び基板処理装置
TWI364053B (ja)
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP2009010144A (ja) 基板処理装置
JPH02110925A (ja) 真空処理装置
US20200303203A1 (en) Method of etching film and plasma processing apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees