JP2017085083A - 半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置 - Google Patents

半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置 Download PDF

Info

Publication number
JP2017085083A
JP2017085083A JP2016176223A JP2016176223A JP2017085083A JP 2017085083 A JP2017085083 A JP 2017085083A JP 2016176223 A JP2016176223 A JP 2016176223A JP 2016176223 A JP2016176223 A JP 2016176223A JP 2017085083 A JP2017085083 A JP 2017085083A
Authority
JP
Japan
Prior art keywords
etching
plasma
sample stage
semiconductor substrate
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016176223A
Other languages
English (en)
Other versions
JP6529943B2 (ja
Inventor
昌浩 笹倉
Masahiro Sasakura
昌浩 笹倉
山本 孝
Takashi Yamamoto
孝 山本
太田 和也
Kazuya Ota
和也 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPP Technologies Co Ltd
Original Assignee
SPP Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPP Technologies Co Ltd filed Critical SPP Technologies Co Ltd
Publication of JP2017085083A publication Critical patent/JP2017085083A/ja
Application granted granted Critical
Publication of JP6529943B2 publication Critical patent/JP6529943B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】加工精度を向上可能な半導体素子の製造方法を提供する。【解決手段】本実施形態の半導体素子の製造方法は、プラズマが生成されるプラズマ生成空間と、プラズマ生成空間の下方に配置されプラズマ生成空間とつながる処理空間とを有するチャンバ内において、半導体基板が載置された試料台を基準高さH1に配置し、プラズマ生成空間でプラズマを生成して半導体基板に対してエッチングを実施する工程と、基準高さと異なる特定高さH2に試料台を配置し、プラグマ生成空間でプラズマを生成して半導体基板に対してエッチングを実施する工程とを備える。【選択図】図9

Description

本発明は、半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置に関する。
半導体素子の製造方法として、プラズマエッチング方法が知られている。プラズマエッチング方法は、プラズマエッチング装置を用いる。プラズマエッチング方法では、チャンバ内でエッチングガスをプラズマ化し、プラズマ化により生成したイオン及びラジカルにより、半導体基板をエッチングして、半導体素子を製造する。
プラズマエッチング方法では、ローディング効果により、半導体基板の全体を均一にエッチングできない場合がある。具体的には、化学エッチングでは、半導体基板の中央部のエッチレートよりも、半導体基板の周縁部のエッチレートが大きくなる。また、エッチング時には排気装置によりチャンバ内のガスが排気される。この排気の影響によっても、半導体基板の周縁部のエッチレートが中央部のエッチレートよりも大きくなる。このようなエッチレートの差は特に、半導体基板の開口率が高い場合に顕著に現れる。また、基板径が大きい場合にもエッチレートの差が現れる場合がある。
このような現象を抑制し、均一なエッチングを実現するための技術が、特開2010−238847号公報(特許文献1)、特開2005−19968号公報(特許文献2)、特開2014−56987号公報(特許文献3)、及び、特開2011−119657号公報(特許文献4)に提案されている。
特許文献1に提案されたプラズマエッチング装置は、チャンバ内にプラズマ密度調整部材を備える。プラズマ密度調整部材の下端部の内径は、その上端部の内径よりも小径の漏斗状に形成されている。プラズマ密度調整部材により、プラズマの平面内密度が平準化される。そのため、不均一なエッチングが抑制される、と特許文献1には記載されている。
特許文献2に提案されたプラズマ処理装置は、誘導結合プラズマアンテナと、マイクロ波発信機とを独立に制御することにより、プラズマ密度とその分布の均一度とを容易に制御できる、と特許文献2には記載されている。
特許文献3に提案されたプラズマ処理装置は、処理容器と、処理容器内に配置され、下部電極を有する載置台と、載置台の上方に配置される上部電極と、載置台と処理容器の底壁とを接続し、伸縮自在な筒状の隔壁と、処理装置の外側に配置され、載置台を、上部電極と下部電極とが配列される方向に移動させる駆動機構と、処理容器内を減圧する排気装置とを備える。本プラズマ処理装置は、減圧された処理容器内に駆動機構を設けることなく、上部電極と下部電極とのギャップを調整できる。そのため、駆動機構が排気に与える影響を小さくでき、プラズマ処理の均一性と排気の均一性とを両立できる、と特許文献3には記載されている。
特許文献4に提案されたプラズマ処理装置は、処理容器の外にRFアンテナと補正コイルとを備える。補正コイルは、RFアンテナと電磁誘導により結合可能であり、RFアンテナと平行に配置される。上記プラズマ処理装置は、プラズマ処理中において、プロセス条件の変更又は切替えに応じて、RFアンテナと補正コイルとの間の距離間隔を可変制御して、基板上のプラズマ密度分布を制御する、と特許文献4には記載されている。
特開2010−238847号公報 特開2005−19968号公報 特開2014−56987号公報 特開2011−119657号公報
上述の特許文献1〜3では、エッチング処理を均一に実施することを目的とするものの、エッチング処理中にエッチング条件を変更することについては検討されていない。また、特許文献4では、プロセス条件の変更又は切替えに応じてプラズマ密度を制御するために、RFアンテナと補正コイルとの距離間隔を可変制御する。この場合、プラズマ処理装置の構造が複雑になる。さらに、特許文献4では、プロセス条件の変更等に応じて、RFアンテナと補正コイルとの距離間隔を調整し、プラズマ密度分布が均一になるように調整する。
しかしながら、プラズマ密度分布が均一の場合に化学エッチングを実施すれば、上述のローディング効果が生じやすい。この場合、半導体基板の中央部と周縁部とでエッチレートが異なってしまい、半導体基板全体で均一なエッチングが困難となる。エッチングが不均一となれば、加工精度が低下することである。
本発明の目的は、加工精度を向上可能な半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置を提供する。
本実施形態による半導体素子の製造方法は、プラズマが生成されるプラズマ生成空間と、プラズマ生成空間の下方に配置されプラズマ生成空間とつながる処理空間とを有するチャンバ内において、半導体基板が載置された試料台上を基準高さに配置し、プラズマ生成空間でプラズマを生成して半導体基板に対してエッチングを実施する工程と、基準高さと異なる特定高さに試料台を配置し、プラズマを生成して半導体基板に対してエッチングを実施する工程とを備える。
本実施形態の半導体素子の製造方法では、試料台の高さを変更してエッチングを実施する。この場合、試料台の高さの変更に応じて、試料台に配置された半導体基板上のプラズマ密度分布が変化する。プラズマ密度分布が異なる複数のエッチング工程を実施することにより、1つの高さ(つまり、同一のプラズマ密度分布)では得られないエッチングを実施することができる。そのため、各エッチングの種類や、半導体基板の開口率、基板径に応じて試料台の高さを調整することにより、所望のエッチレートやその分布でのエッチング又は所望の目的のエッチングを実施でき、エッチングの加工精度を向上できる。
好ましくは、基準高さにおける半導体基板上のプラズマ密度分布は、特定高さにおけるプラズマ密度分布よりも均一である。
この場合、基準高さに試料台を配置し、かつ、試料台にバイアス電位を印加して、物理エッチングを実施すれば、イオンが半導体基板に鉛直に入射しやすく、斜めに入射するのを抑制できる。そのため、物理エッチング時における加工精度が高まる。
好ましくは、上記製造方法は、等方性エッチングを実施する等方性エッチング工程と、深掘りエッチングを実施する深掘りエッチング工程とを備える。等方性エッチング工程では、プラズマ生成空間との距離が基準高さよりも遠い特定高さに試料台を配置して、半導体基板に対して化学エッチングを実施する。深掘りエッチング工程は、保護膜形成工程と、上記基準高さでエッチングする除去工程と、孔形成工程とを備える。保護膜形成工程では、プラズマ生成空間で保護膜形成ガスをプラズマ化して、半導体基板の孔の側壁及び底に保護膜を形成する。除去工程では、プラズマ生成空間との距離が特定高さよりも近い基準高さに試料台を配置して、プラズマ生成空間でエッチングガスをプラズマ化し、さらに、試料台にバイアス電位を印加して、保護膜のうち底の保護膜部分を物理エッチングにより除去する。孔形成工程では、プラズマ生成空間でエッチングガスをプラズマ化して、保護膜部分が除去された底に対して化学エッチングを実施する。深掘りエッチング工程は、保護膜形成工程、除去工程、及び、孔形成工程の順に繰り返し実施する。
この場合、化学エッチングを実施する等方性エッチング工程では、試料台の高さを特定高さとし、物理エッチングを実施する工程を含む深掘りエッチング工程では、試料台の高さを基準高さとする。基準高さは特定高さよりもプラズマ密度分布が均一であり、物理エッチングに適する。さらに、特定高さは基準高さよりもプラズマ生成空間との距離が遠いため、プラズマ密度分布が凸状となり、化学エッチングに適する。そのため、加工精度が高まる。
好ましくは、深掘りエッチング工程のうち、孔形成工程においては、試料台の高さを特定高さにする。
孔形成工程は化学エッチングを実施する。この場合、プラズマ生成空間との距離が基準高さよりも遠い特定高さに試料台を設定して化学エッチングするため、半導体基板全体において、ラジカルによるエッチレートが均一になりやすく、加工精度が高まる。
上記半導体基板がSiC基板である場合、上記製造方法は、半導体基板上にマスクを形成する工程を備える。まず、基準高さでエッチングを実施する工程では、プラズマ生成空間でエッチングガスをプラズマ化して、マスクに対してエッチングによりマスクパターンを形成する。次に、特定高さでエッチングを実施する工程では、プラズマ生成空間との距離が基準高さよりも近い特定高さに試料台を配置して、プラズマ生成空間で前記エッチングガスをプラズマ化して、半導体基板に対して異方性エッチングを実施する。
この場合、プラズマ密度分布がより均一な基準高さでエッチングを実施するため、マスクパターンの加工精度が高まる。また、SiCは原子間の結合が強固であるため、エッチング時における基板温度は高い方が好ましい。特定高さは基準高さよりもプラズマ生成空間に近いため、イオン密度が高い。そのため、エッチング時のイオンの衝突により、半導体基板の温度が高くなりやすい。さらに、特定高さが基準高さよりもプラズマ生成空間に近いため、保護膜が孔の側壁の上部に厚く形成されやすい。この場合、孔の底縁にサブトレンチが生成するのを抑制できる。
本実施の形態によるプラズマエッチング装置は、プラズマを生成して半導体基板に対してエッチング処理を実施する。プラズマエッチング装置は、チャンバと、ガス供給装置と、試料台と、高周波電源と、昇降装置とを備える。チャンバは、プラズマが生成されるプラズマ生成空間と、プラズマ生成空間の下方に配置されプラズマ生成空間とつながる処理空間とを有する。ガス供給装置は、半導体基板の孔の側壁及び底に保護膜を形成するための保護膜形成ガス、及び、半導体基板に孔を形成するためのエッチングガスの少なくとも1種以上を含有するガスをプラズマ生成空間内に供給する。試料台は、チャンバ内に配置され、半導体基板が上面に載置される。高周波電源は、試料台にバイアス電位を印加可能である。昇降装置は、エッチング処理中において、ガスの種類及び/又はバイアス電位が変更されるとき、試料台を昇降して試料台の高さを変更可能である。
ここで、エッチング処理中においてガスの種類及び/又はバイアス電位が変更されるときとは、ガスの種類及び/またはバイアス電位が変更される前であってもよいし、ガスの種類及び/またはバイアス電位が変更された後であってもよい。
本実施形態のプラズマエッチング装置では、昇降装置がエッチング処置中において、試料台の高さを変更可能である。この場合、試料台の高さの変更に応じて、試料台に配置された半導体基板上のプラズマ密度分布が変化する。プラズマ密度分布が異なる複数のエッチング工程を実施することにより、1つの高さ(つまり、同一のプラズマ密度分布)では得られないエッチングを実施することができる。そのため、各エッチング工程の種類が変更されれば、ガスの種類及び/またはバイアス電位が変更される。したがって、ガスの種類の変更及び/又はバイアス電位変更に応じて試料台の高さを調整することにより、エッチング工程の種類に応じたエッチレート分布でエッチングを実施でき、エッチングの加工精度を向上できる。
上記昇降装置は、昇降機構と、制御装置とを備える。昇降装置は、試料台を昇降可能である。制御装置は、エッチング処理中において、ガスの種類及び/又はバイアス電位が変更されるときに、昇降機構を制御して、試料台の高さを上記変更に応じた高さに変更する。
上記プラズマエッチング装置において、エッチング処理は、等方性エッチングを実施する等方性エッチング工程と、深掘りエッチングを実施する深掘りエッチング工程とを含む。等方性エッチング工程は、半導体基板に対して化学エッチングを実施する。深掘りエッチング工程は、プラズマ生成空間で保護膜形成ガスをプラズマ化して、半導体基板の孔の側壁及び底に保護膜を形成する保護膜形成工程と、プラズマ生成空間でエッチングガスをプラズマ化し、かつ、試料台に化学エッチングよりも高いバイアス電位を印加して、保護膜のうち底の保護膜部分をプラズマ化により生成したイオンの衝突によるエッチングにより除去する除去工程と、プラズマ生成空間でエッチングガスをプラズマ化して、保護膜部分が除去された底に対して化学エッチングを実施する孔形成工程とを繰り返し実施する。昇降装置は、等方性エッチング工程において、試料台を特定高さに配置し、深掘りエッチング工程中の少なくとも除去工程において、試料台を、プラズマ生成空間との距離が特定高さよりも近く、半導体基板上のプラズマ密度分布が特定高さよりも均一である基準高さに試料台を配置する。
この場合、化学エッチングを実施する等方性エッチング工程では、試料台の高さを特定高さとし、深掘りエッチング工程中の少なくとも除去工程では、試料台の高さを基準高さとする。基準高さは特定高さよりもプラズマ密度分布が均一であり、イオン衝突によるエッチングに適する。さらに、特定高さは基準高さよりもプラズマ生成空間との距離が遠いため、プラズマ密度分布が凸状となり、化学エッチングに適する。そのため、加工精度が高まる。
好ましくは、深掘りエッチング工程のうち、孔形成工程においては、昇降装置は、試料台の高さを特定高さにする。
孔形成工程は化学エッチングを実施する。この場合、プラズマ生成空間との距離が基準高さよりも遠い特定高さに試料台を設定して化学エッチングするため、半導体基板全体において、ラジカルによるエッチレートが均一になりやすく、加工精度が高まる。
図1は、本実施形態の半導体素子の製造方法に利用されるプラズマエッチング装置の模式図である。 図2は、プラズマエッチング装置における、プラズマ生成空間と半導体基板と試料台の高さ(特定高さ)に関する説明図である。 図3は、図2の特定高さにおける、表面にSiO被膜が形成された半導体基板の中央からの幅方向距離と、SiO被膜のエッチレート(Å/min)との関係を示す図である。 図4は、図2よりもプラズマ生成空間から遠い特定高さに半導体基板を配置した場合の模式図である。 図5は、図4の特定高さにおける、表面にSiO被膜が形成された半導体基板の中央からの幅方向距離と、SiO被膜のエッチレート(Å/min)との関係を示す図である。 図6は、図4よりもプラズマ生成空間から遠い特定高さに半導体基板を配置した場合の模式図である。 図7は、図6の特定高さにおける、表面にSiO被膜が形成された半導体基板の中央からの幅方向距離と、SiO被膜のエッチレート(Å/min)との関係を示す図である。 図8は、第1の実施形態の半導体素子の製造方法の一例として、半導体基板に形成される孔の断面図である。 図9は第1の実施の形態における化学エッチングと物理エッチングでのプラズマ密度分布、エッチレート及び試料台の高さの関係を示す図である。 図10は、第1の実施形態の製造方法における試料台の高さと各工程でのプラズマ密度分布を模式的に示したタイミングチャートである。 図11は、図10と異なる、試料台の高さと各工程でのプラズマ密度分布を模式的に示したタイミングチャートである。 図12は、図8と異なる、半導体基板に形成される孔の断面図である。 図13Aは、図8及び図12と異なる、半導体基板に形成される孔の断面図である。 図13Bは、図13Aの孔の製造工程中の一工程を示す図である。 図13Cは、図13Bに続く一工程を示す図である。
以下、図面を参照して、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
[第1の実施形態]
[プラズマエッチング装置]
図1は、本実施形態の半導体素子の製造方法に利用されるプラズマエッチング装置の模式図である。
図1を参照して、プラズマエッチング装置1は、チャンバ2と、ガス供給装置3と、プラズマ生成装置4と、試料台5と、昇降装置6と、排気装置7と、漏斗部材8とを備える。
チャンバ2は、閉塞空間を有する。チャンバ2は、チャンバ上部21と、チャンバ下部22とを備える。チャンバ上部21は、プラズマ生成空間SP1を有する。図1では、プラズマ生成空間SP1は、上部が円環状の空間である。チャンバ下部22は、チャンバ上部21の下に配置され、処理空間SP2を有する。処理空間SP2はプラズマ生成空間SP1の下方に配置され、プラズマ生成空間SP1とつながる。つまり、閉塞空間は、プラズマ生成空間SP1と、処理空間SP2とを有する。チャンバ2内では、プラズマエッチング処理が実施される。
ガス供給装置3は、エッチングガス及び保護膜形成ガスの少なくとも1種以上を含有するガスをプラズマ生成空間SP1内に供給する。ガス供給装置3は、複数のガス供給部31〜33と、供給管35とを備える。ガス供給部31は、エッチングガスをプラズマ生成空間SP1内に供給する。エッチングガスはフッ素(F)を含有する。エッチングガスはたとえば、SFガスである。
ガス供給部32及び33は、保護膜形成ガスをプラズマ生成空間SP1に供給する。保護膜形成ガスはたとえば、Cに代表されるフッ化炭素ガスや、HFO1234yf等である。本実施形態では、ガス供給部32はCガスを収納する。ガス供給部33は酸素(O)ガスを収納する。
ガス供給部31〜33は、上述のガスの他に、不活性ガスをチャンバ上部21に内に供給してもよい。不活性ガスはたとえばArである。
供給管35は、ガス供給部31〜33を、チャンバ上部21とつなげる。供給管35は、各ガス(エッチングガス、保護膜形成ガス)をガス供給部31〜33からチャンバ上部21に送り出す。
プラズマ生成装置4は、ガス供給装置3からプラズマ生成空間SP1に供給されたガスを、プラズマ化する。プラズマはたとえば、誘導結合プラズマ(ICP)である。プラズマ生成装置4は、コイル41と、高周波電源42とを備える。プラズマ生成空間SP1では、ガス供給部31からエッチングガスが供給される。プラズマ生成装置4は、コイル41に高周波電力を供給して、エッチングガスをプラズマ化する。
試料台5は、チャンバ下部22の処理空間SP2に配置される。試料台5は、上面の中央に、半導体基板Kが配置可能な領域(以下、載置領域という)を備える。載置領域には、静電チャック52が配置される。
静電チャック52の上面には、半導体基板Kが配置される。静電チャック52は、半導体基板Kの裏面を、電気的に吸着する。つまり、静電チャック52は、半導体基板Kを試料台5に固定する。
昇降装置6は、昇降機構61と、制御装置64とを備える。昇降機構61は、昇降シリンダ62と、駆動源63とを備える。駆動源63は昇降シリンダ62と接続され、昇降シリンダ62を昇降する。昇降シリンダ62の上端には、試料台5が取付けられる。昇降シリンダ62が昇降することにより、試料台5の高さは多段階に調整でき、任意の高さに試料台5を配置できる。
制御装置64は、プラズマエッチング処理中において、エッチング工程が変更されるとき、つまり、プラズマ生成空間SP1に供給されるガスの種類が変更されるときや、試料台5に印加されるバイアス電位が変更されるときに、昇降機構61を制御して試料台5を昇降し、試料台5の高さを変更する。制御装置64は、図示しない演算処理装置及び記憶装置を含む。制御装置64は、記憶装置に予め格納されているプログラム(制御プログラム)を含む。
プラズマエッチング装置1のチャンバ下部22は、図示しない搬送口を有する。半導体基板Kを試料台5に載置するとき、昇降装置6により試料台5の高さを搬送高さに調整する。プラズマエッチング装置1の直近まで搬送された半導体基板を、搬送口からチャンバ2内に搬送して、搬送高さに配置された試料台5に載置する。半導体基板Kが載置された試料台5は、昇降装置6により上昇し、エッチング処理される高さに配置される。搬送口からの発塵の侵入を抑制し、円周方向のエッチングプロセスの均一性を確保するため、エッチング処理をするときの試料台5の高さは、搬送高さよりも高い。つまり、後述の特定高さ(基準高さを含む)は搬送高さよりも高い。
プラズマエッチング装置1はさらに、高周波電源65と、冷却装置66とを備える。高周波電源65は、試料台5と接続される。高周波電源65は、試料台5に高周波電力を供給して、試料台5とプラズマとの間にバイアス電位を印加する。このバイアス電位により、プラズマ化により生成されたイオンが、試料台5上の半導体基板Kに入射する。
冷却装置66は、供給管67と、ガス供給部68とを備える。ガス供給部68は、不活性ガスを収納する。図1では、ガス供給部68は、ヘリウム(He)ガスを含有する。ガス供給部68は、Heガス以外の他の不活性ガスを含有してもよい。
試料台5はさらに、図示しない内部配管を含む試料台冷却システムを含む。試料台冷却システムは、内部配管に所定の冷媒を導入し、冷媒の温度を管理しながら冷媒を循環させるチラー装置を有する。循環する冷媒の種類は特に限定されないが、フロリナート(登録商標)やガルデン(登録商標)、純水等、任意の冷媒が用いられる。
供給管67は、ガス供給部68と静電チャック52の表面とをつなぐ。ガス供給部68内の不活性ガス(Heガス)は、供給管67を介して静電チャック52の表面に到達し、外部に流れる。より具体的には、Heガスは、半導体基板Kの裏面と静電チャック52の表面との間に流れ、エッチング中の半導体基板Kを冷却する。
排気装置7は、真空ポンプ71と、排気管72とを備える。排気管72は、チャンバ下部22と真空ポンプ71とをつなぐ。排気装置7は、チャンバ2内の気体(ガス)を排気して、チャンバ2内を所定の圧力に調整する。
漏斗部材8は、チャンバ下部22の処理空間SP2内に配置される。漏斗部材8は、試料台5の載置領域の上方に配置される。漏斗部材8は筒状であり、上端から下方に向かって内径が徐々に小さくなるテーパ形状の内周面を有する。そのため、漏斗部材8は、プラズマ生成空間SP1で生成された未反応のラジカルを、試料台5の中央に載置された半導体基板K上に集めやすい。
[本実施形態の半導体素子の製造方法]
[概要]
上述のとおり、プラズマエッチング装置1では、半導体素子の製造工程中において、試料台5が昇降可能である。
ところで、エッチングには、エッチングガスをプラズマ化し、かつ、前記試料台にバイアス電位を印加して、材料をスパッタリング除去するエッチング(本明細書では物理エッチングという)と、同じくプラズマ化により生成したラジカルによる化学エッチングとがある。物理エッチングでは、バイアス電位を試料台5に印加することにより、イオンが半導体基板Kと衝突してエッチングが進む。物理エッチングでは、イオンの入射方向にエッチングが進行する。したがって、物理エッチングは異方性エッチングである。物理エッチングにおける、試料台5に印加するバイアス電位はたとえば、0.5W以上である。一方、化学エッチングでは、通常試料台5にバイアス電位を印加しない。
一方、化学エッチングでは、プラズマ化により生成したラジカルが半導体基板Kの表面に吸着して、化学反応により材料をガス化させ、エッチングが進行する。そのため、ラジカルによる化学エッチングは等方性エッチングである。
物理エッチングの場合及び化学エッチングの場合における、半導体基板K上での最適なプラズマ密度分布は異なる。物理エッチングの場合、試料台5に印加されるバイアス電位により、イオンが半導体基板Kに対して垂直に入射すれば、加工精度が高まる。そのため、イオンの密度分布(=プラズマ密度分布)が半導体基板Kよりも大きな領域で均一であれば、半導体基板K全体において、垂直にイオンが入射する。そのため、チルティングの抑制された均一なエッチングが可能となり、加工精度が高まる。したがって、物理エッチングの場合、プラズマ密度分布は均一である方が好ましい。仮に、プラズマ密度が半導体基板Kの中央部で高く、周縁に向かって低くなる凸状である場合、イオンの拡散により、半導体基板Kの中央部から周縁部に向かって傾斜して入射する。その為、ウェハ周縁側に形状の傾き、いわゆるチルティングが発生する。
一方、化学エッチングの場合、上述のとおり、等方的にエッチングが進む。このとき、半導体基板Kの周縁部より外側の余剰のラジカルにより、半導体基板Kの周縁部がエッチングされやすい。そのため、プラズマ密度分布が半導体基板Kの幅方向で均一であれば、半導体基板の中央部のエッチレートよりも、周縁部のエッチレートの方が大きくなる。つまり、プラズマ密度分布が均一であれば、ローディング効果が生じる。
ラジカル密度が半導体基板Kの中央部で高く、周縁部で低ければ、つまり、プラズマ密度分布が凸状であれば、周縁部のエッチレートが低下して、半導体基板Kの中央部と周縁部とで均一なエッチレートになりやすい。したがって、化学エッチングにおいて、ローディング効果の影響を無くす、又は緩和するためには、プラズマ密度分布は凸状となるのが好ましい。
プラズマ密度分布は、プラズマが生成するプラズマ生成空間SP1からの距離に応じて変化する。図1において、プラズマエッチング装置1のチャンバ2の底面23から試料台5の上面までの高さを特定高さHと定義する。図2では、プラズマ生成空間SP1(の鉛直方向の中央部)と、試料台5上の半導体基板Kとの鉛直方向の距離Dが最も近くなる特定高さH0に試料台5が配置されている。この場合、試料台5は、プラズマ生成空間SP1の近くに配置されている。
図3は、試料台5の特定高さがH0の場合の、表面にSiO被膜が形成された半導体基板Kの中心からの径方向距離と、SiO被膜のエッチレート(物理エッチングのエッチレート、単位はÅ/min)との関係を示す図である。図3を参照して、特定高さH0では、半導体基板Kの中央部よりも周縁部のエッチレートが高い。ここで、SiO被膜のエッチレート分布は、プラズマ密度分布に対応することが知られている。つまり、特定高さH0では、プラズマ密度分布は、中央部よりも周縁部の方が高く、凹状の曲線となる。
図4に示すとおり、昇降装置6により試料台5を降下して、試料台5の高さを、特定高さH0よりも低い、つまり、特定高さH0よりもプラズマ生成空間SP1との鉛直方向の距離が遠い特定高さH1とする。このとき、試料台5は、図2の場合よりもプラズマ生成空間SP1から遠くに配置される。この場合の半導体基板Kの中央から幅方向距離と、SiO被膜のエッチレート(Å/min)との関係は、図5に示すとおり、エッチレートがほぼ一定になる。つまり、特定高さH1では、プラズマ密度分布が均一である。以下、本実施形態では、プラズマ密度分布が他の特定高さH0(及び後述のH2)と比較して、より均一となる特定高さH1を「基準高さ」H1という。
図6に示すとおり、試料台5をさらに降下して、基準高さH1よりも低い特定高さH2とする。このとき、試料台5は、図4の場合よりもプラズマ生成空間SP1からさらに遠くに配置される。この場合の半導体基板Kの中央から幅方向距離と、SiO被膜のエッチレート(Å/min)との関係は図7に示すとおりであり、半導体基板Kの中央から周縁部に向かうにしたがい、エッチレートが低下する。つまり、プラズマ密度分布が凸状となる。
以上の結果から、エッチング処理中に試料台5の高さである特定高さHを調整すれば、エッチング時における半導体基板Kの上方のプラズマ密度分布を調整することができる。そこで、本実施形態では、プラズマエッチングの種類(物理エッチング、化学エッチング等)に応じて、試料台5の高さを調整する。換言すれば、プラズマ生成空間SP1に供給するガスの種類の変更及び/又は試料台5に印加するバイアス電位の変更に応じて、試料台5の高さを調整する。以下、本実施の形態による半導体素子の製造方法について詳述する。
[製造方法の詳細]
本実施形態の半導体素子の製造方法は、昇降装置6により試料台5の高さを調整することにより、基準高さに試料台5を配置してエッチングを実施する工程と、基準高さと異なる特定高さに試料台5を配置してエッチングを実施する工程とを含む。本製造方法は、半導体素子の製造工程中において、エッチングの種類(物理エッチング、化学エッチング等)に応じて試料台5の高さを調整できる。そのため、各エッチングの種類に応じた最適なプラズマ密度分布下においてエッチングを実施でき、エッチングにより形成される孔(トレンチ等)の加工精度を高めることができる。
以降の説明では、一例として、シリコン半導体基板である半導体基板Kに、図8に示す孔K10を形成して、半導体素子を製造することを想定する。孔K10は、テーパ状の上部K11と、円筒状の下部K12とを有する。上部K11の横断面は円形状であり、その内径は、半導体基板Kの表面から内部に向かって徐々に小さくなる。下部K12の内径は一定である。
このような孔K10は、等方性エッチング工程と深掘りエッチング工程とを実施することにより形成される。具体的には、上部K11は等方性エッチング(化学エッチング)工程により形成され、下部K12は物理エッチングを含む深掘りエッチング工程により形成される。
本製造方法では、等方性エッチング工程及び深掘りエッチング工程の各々に応じて試料台5の高さを変更する。等方性エッチング工程の実施タイミング、及び、深掘りエッチング工程の各々の実施タイミングは、制御装置64内の図示しない記憶装置(メモリ等)に格納されている。制御装置64は、各工程が開始されるときに、昇降機構61を制御して試料台5の高さを変更する。以下、本製造方法の詳細を説明する。
本実施形態の製造方法では、エッチングマスクを形成する初期工程と、等方性エッチング工程と、深掘りエッチング工程とを実施する。図9は、化学エッチング及び物理エッチングでのプラズマ密度分布と、エッチレート分布と、特定高さとの関係を示す。図10は、本実施形態の製造方法のうち、等方性エッチング工程以降のタイミングチャートと、必要に応じて特定の工程でのプラズマ密度分布とを示す。
[初期工程]
初めに、半導体基板K上にエッチングマスクを形成する。エッチングマスクは、周知の方法で形成される。エッチングマスクはたとえば、フォトレジストをスピンコート装置で塗布して形成される。エッチングマスクを形成した後、周知の方法で、エッチングマスクにマスクパターン(開口)を形成する。エッチングマスクの素材はフォトレジストが一般的であるが、特に限定されない。エッチングマスクは二酸化珪素(SiO)であってもよい。
続いて、マスクパターンを有するエッチングマスクが形成された半導体基板Kを試料台5の上面(載置領域)に載置する。半導体基板Kは、静電チャック52により試料台5に固定される。半導体基板Kは、静電チャック52に代えて、機械クランプで試料台5に固定されてもよい。
試料台5に載置された半導体基板Kの裏面をガス供給部68から供給されるガス(Heガス)で冷却し、かつ、試料台5を試料台冷却システムで冷却する。半導体基板Kを試料台5に載置し、上記のとおり冷却しながら、等方性エッチング工程及び深掘りエッチング工程を実施して、孔K10を形成する。
[等方性エッチング工程]
孔K10の形成では、初めに、等方性エッチング工程を実施する。等方性エッチング工程では、化学エッチングが実施される。図9を参照して、化学エッチングの場合、図9(A)に示す凸状のプラズマ密度分布の雰囲気下でエッチングするのが好ましい。そこで、図9及び図10を参照して、等方性エッチング工程では、昇降装置6により試料台5を特定高さH2に配置する。特定高さH2に試料台5を配置した後、等方性エッチング工程を実施する。ガス供給装置3からプラズマ生成空間SP1に供給されたエッチングガスは、プラズマ生成装置4によりプラズマ生成空間SP1でプラズマ化される。プラズマ化により生成したラジカルにより、化学エッチングが進行する。このとき、エッチングマスク下にサイドエッチが進行し、テーパ状の上部K11が形成される。
図9(A)に示すとおり、特定高さH2でのプラズマ密度分布は、半導体基板Kの中央にピークを有し、半導体基板Kの外周縁に向かって徐々に低下する凸状である。仮に、半導体基板K上のプラズマ密度分布が図9(C)のとおりであれば、半導体基板K上において、未反応のラジカル密度が均一となる。この場合、半導体基板Kの周縁部でのエッチレートが高くなるため、半導体基板Kの中央よりも周縁が過剰にエッチングされる。本実施形態では、半導体基板K上のプラズマ密度分布は凸状であるため、未反応のラジカル密度分布も凸状である。そのため、周縁部のエッチレートが低下する。その結果、半導体基板K上でのラジカルによるエッチレートの分布は図9(B)のとおり比較的均一となり、半導体基板Kの中央部と周縁とで均一な化学エッチングとなりやすい。そのため、均一なエッチレートでのエッチングが可能となり、上部K11の寸法及び深さの精度が高まり、等方性エッチング工程での加工精度が高まる。
[深掘りエッチング工程]
上部K11を形成した後、深掘りエッチング工程を実施する。深掘りエッチング工程は、保護膜形成工程と、除去工程と、孔形成工程とを含む。深掘りエッチング工程は、保護膜形成工程、除去工程、孔形成工程の順で繰り返し実施する。深掘りエッチング工程はたとえば、ボッシュ(商標)プロセスである。
[保護膜形成工程]
深掘りエッチング工程では初めに、保護膜形成工程を実施する。保護膜形成工程では、ガス供給部32及び33から保護膜形成ガスをプラズマ生成空間SP1に供給し、プラズマ化する。プラズマによって生成された生成物は孔のエッチングマスク上、側壁、及び底に堆積し、保護膜を形成する。保護膜形成工程時の試料台5の高さは基準高さH1である。次の除去工程と試料台高さを揃えることにより、工程間の動作がスムーズになる利点がある。ただし、保護膜形成工程時の試料台5の特定高さは、特に限定されず、特定高さH2でもよいし、基準高さH1でもよい。
[除去工程]
保護膜を形成した後、除去工程を実施する。図10を参照して、除去工程では初めに、試料台5を、特定高さH2よりもプラズマ生成空間SP1に近い高さである基準高さH1の位置に維持する(保護膜形成工程時の試料台5の高さが特定高さH2の場合、基準高さをH1の位置に移動させる)。続いて、ガス供給部31から、エッチングガス(SFガス)をプラズマ生成空間SP1に供給する。さらにコイル41及び試料台5に高周波電力を印加する。コイル41への高周波電力の印加により、エッチングガスがプラズマ化される。
試料台5に生じたバイアス電位により、プラズマ化により生成したイオンが半導体基板Kに入射する。物理エッチングにより、孔の底に形成された保護膜を除去する。上述のとおり、基準高さH1でのプラズマ密度分布は図9(C)のとおりであり、特定高さH2でのプラズマ密度分布(図9(A))よりも均一である。したがって、イオン密度が均一になりやすい。そのため、イオン入射によるエッチレートは図9(D)のようになり、半導体基板K全域において、均一な物理エッチングが可能となる。
[孔形成工程]
孔の底の保護膜を除去した後、孔形成工程を実施する。ガス供給装置3からプラズマ生成空間SP1に供給されたエッチングガスは、プラズマ生成空間SP1でプラズマ化される。孔の側壁には保護膜が残存するため、孔の底において化学エッチングが進行する。孔形成工程後、保護膜形成工程を再び実施する。
以上のとおり、深掘りエッチング工程では、保護膜形成工程、除去工程、孔形成工程を順次繰り返して深掘りを行い、下部K12を形成する。
好ましくは、図11に示すとおり、深掘りエッチング工程では、除去工程の後、孔形成工程において、試料台5を基準高さH1よりもプラズマ生成空間SP1から遠くなる特定高さH2に配置して、化学エッチングを実施する。この場合、半導体基板K直上のプラズマ密度分布は図9(A)に示す凸状となるため、化学エッチングにおけるエッチレートが図9(B)のとおり均一になりやすい。そのため、半導体基板K全体において、孔の形状の精度がさらに高まる。
なお、深掘りエッチング工程のプロセス時間は長く、たとえば10分である。したがって、等方性エッチング工程と深掘りエッチング工程とを含むエッチング処理を実施する場合、エッチング処理(等方性エッチング工程及び深掘りエッチング工程)の合計のプロセス時間において、試料台5の昇降に掛る時間(2〜3秒/回)が含まれたとしても、試料台5の合計昇降時間のプロセス時間全体への影響は小さい。したがって、スループットへの影響が小さい。
以上のとおり、本実施の形態での製造方法は、プラズマエッチング処理中において、昇降装置6により試料台5を異なる基準高さH1及び特定高さH2に配置して、それぞれの高さでエッチングを実施する。異なる高さでエッチングを実施することにより、適切な条件(適切なプラズマ密度分布下)でのエッチングが可能となる。
上述のとおり、等方性エッチング工程と深掘りエッチング工程とを実施して半導体素子を製造する場合、等方性エッチング工程では化学エッチングに適した特定高さH2に試料台5を配置してエッチングを実施し、深掘りエッチング工程ではイオン衝突によるエッチングに適した基準高さH1に試料台5を配置してエッチングを実施する(図10参照)。この場合、孔形状の加工精度が高まる。より好ましくは、深掘りエッチング工程の除去工程では基準高さH1に試料台5を配置してエッチングを実施し、孔形成工程では基準高さH1よりもプラズマ生成空間から遠くなる(つまり、基準高さH1よりも低くなる)特定高さH2に試料台5を配置してエッチングを実施する(図11参照)。この場合、孔形状の加工精度がさらに高まる。
上述の製造工程では、図8に示す形状の孔K10を形成することを想定した。しかしながら、本実施形態による半導体素子の製造方法において、半導体基板Kに形成される孔K10の形状はこれに限定されない。図12に示すとおり、孔K10の下部K12の形状は、その内径が半導体基板Kの表面から内部に向かって徐々に小さくなる、いわゆるテーパ形状であってもよい。このような下部K12の形状は、深掘りエッチングにより形成できる。
また、上述の製造工程では、深掘りエッチング工程を実施した後、等方性エッチング工程を実施することにより、図13Aに示す球状の孔K20を形成することもできる。
孔K20を形成する場合、初めに、周知の方法で、半導体基板K上にエッチングマスクパターン(開口)を形成する。
マスクパターンを有するエッチングマスクが形成された半導体基板Kを試料台5の上面(載置領域)に載置する。
半導体基板Kを試料台5に載置し、上述の冷却を実施しながら、深掘りエッチング工程を実施して、図13Bに示す円筒状の孔K21を形成する。深掘りエッチング工程では、昇降装置6により、試料台5の高さを基準高さH1として、保護膜形成工程、除去工程、孔形成工程を順次繰り返して孔K21を形成する。除去工程では基準高さH1に試料台5を配置してエッチングを実施し、孔形成工程では基準高さH1よりもプラズマ生成空間から遠くなる(つまり、基準高さH1よりも低くなる)特定高さH2に試料台5を配置してエッチングを実施してもよい。
孔K21を形成した後、等方性エッチング工程を実施する。このとき、試料台5を基準高さH1よりも低い特定高さH2に配置して、等方性エッチングを実施する。これにより、図13Cに示す球状の孔K22が成長して、図13Aに示す孔K20が形成される。
以上のとおり、本実施形態の製造方法では、深掘りエッチング工程及び等方性エッチング工程の実施順序は特に限定されない。
また、上述の製造工程では、等方性エッチング工程と深掘りエッチング工程とを実施する。しかしながら、本製造方法は、深掘りエッチング工程のみ実施してもよい。この場合、深掘りエッチング工程の除去工程では、基準高さH1に試料台5を配置してイオン衝突によるエッチングを実施し、保護膜を除去する。そして、孔形成工程では、特定高さH2に試料台5を配置して化学エッチングを実施して、孔を形成する。
本実施形態による半導体素子の製造方法では、上述のエッチング処理(等方性エッチング工程及び深掘りエッチング工程)を実施して、半導体基板に孔を形成し、半導体素子を製造する。
[第2の実施の形態]
上述の実施の形態では、深掘りエッチング工程と等方性エッチング工程とを含む半導体素子の製造方法について説明した。本製造方法はさらに、炭化珪素(SiC)半導体素子の製造方法にも適用できる。
SiC基板は、Si基板と比較して、結晶の格子定数が小さい。つまり、原子間が強固に結合する。そのため、SiC基板は、Si基板と比較して、エッチング加工しにくい。SiC基板の温度を高めれば、Si及びCの原子間結合が切断されやすくなるため、エッチングしやすくなる。
SiC基板で孔(トレンチ)を形成する場合、第1の実施形態の保護膜形成ガス(Cガス及びOガス)に代えて、保護膜形成ガスとして、珪素を含有する珪素含有ガス(たとえばSiFガス)とOガスとを使用する。
エッチングガス(SFガス)のプラズマ化により、孔の底ではラジカルによる化学エッチングが進行する。
一方、保護膜形成ガスのプラズマ化により、プラズマ生成空間SP1において、酸素が、SiFと反応してSi酸化物(SiO)からなる保護膜を、孔の側壁及び底に形成する。この保護膜により、孔の側壁はエッチングされにくく、孔の底はイオンアシスト反応によりエッチングされる。その結果、異方性エッチングが実現される。
孔の加工精度を高めるためには、側壁に形成される保護膜は厚い方が好ましい。保護膜が薄ければ、化学エッチングにより保護膜が削られ、側壁でも等方性エッチングが進行するためである。したがって、SiC基板をエッチングする場合、基板温度を高めつつ、孔側壁の保護膜を厚くしながら、エッチングできるのが好ましい。
さらに、SiC基板のエッチングでは、孔の底中央が底縁よりも盛り上がる、いわゆるサブトレンチが発生しやすい。サブトレンチが存在すれば、電界集中によるゲート絶縁膜の破壊等が発生する。したがって、サブトレンチの発生が抑制される方が好ましい。半導体基板(SiC半導体基板)の温度を高くすれば等方的にエッチングされやすくなる。さらに、孔の側壁上部に保護膜を形成することにより、孔の底縁に到達するイオンを限定する。そのため、サブトレンチの発生が抑制され、孔の加工精度が高まる。
そこで、本実施形態では、エッチングマスクにマスクパターンを形成する工程において、イオンの衝突によるエッチングに適した基準高さH1でマスクパターンを形成する。マスクパターン形成後、基準高さH1よりもプラズマ生成空間SP1に近い特定高さH0に試料台5を上昇する。そして、特定高さH0の高さにてエッチングを実施して、孔を形成する。この場合、孔形成工程において、SiC基板の温度を高めつつ、さらに、孔側壁の保護膜をより厚く形成しながらエッチングを実施できる。以下、本実施形態の製造方法を詳述する。
[SiC半導体素子の製造方法]
本実施形態のSiC半導体素子の製造方法は、マスクパターン形成工程と、孔形成工程とを含む。なお、本製造方法は、第1の実施形態と同様に、図1に示すプラズマエッチング装置1を使用する。ただし、ガス供給部32及び33からプラズマ生成空間SP1に供給される保護膜形成ガスは、珪素含有ガス及び酸素ガスである。珪素含有ガスはたとえば、SiFガスである。プラズマエッチング装置1のその他の構成は第1の実施形態と同じである。
[マスクパターン形成工程]
初めに、SiCからなる半導体基板K上にエッチングマスクを成膜する。エッチングマスクは、周知の方法で成膜される。エッチングマスクの成膜方法はたとえば、化学気相蒸着法(CVD)や、物理気相蒸着法(PVD)等の蒸着法である。エッチングマスクの材質はたとえば、SiOである。
エッチングマスクを成膜した後、エッチングマスクにマスクパターン(開口)を形成する。具体的には、エッチングマスクが形成された半導体基板Kを、第1の実施の形態と同様に、試料台5上に固定する。続いて、試料台5を基準高さH1の高さに配置した後、CF系ガス(たとえばC、CF)単体、又は、CF系ガス及びArガスの混合ガス、又は、CF系ガス、Arガス及びOガスの混合ガス等によるエッチングによりマスクパターンを形成する。この場合、半導体基板K上のプラズマ密度分布はほぼ均一であり、イオン密度分布も均一である。そのため、マスクパターンの加工精度が高まる。
[孔形成工程]
マスクパターン形成工程の後、孔形成工程を実施する。初めに、昇降装置6により試料台5を上昇して、基準高さH1よりもプラズマ生成空間SP1に近い特定高さH0に配置する。続いて、各ガス供給部31〜33から、エッチングガス(SFガス)及び保護膜形成ガス(SiFガス及びOガス)をプラズマ生成空間SP1内に供給する。さらに、コイル41及び試料台5に高周波電力を印加する。コイル41への高周波電力の印加により、各ガスがプラズマ化される。
エッチングガス及び保護膜形成ガスからなる混合ガスのプラズマ化により、イオン及びラジカルが生成される。試料台5への高周波電力の印加により、イオン及びラジカルが、半導体基板K上のマスクパターンの開口から半導体基板K内に入射し、孔(トレンチ)を形成する。
このとき、試料台5はマスクパターン形成工程時よりもプラズマ生成空間SP1に近い。そのため、半導体基板K上のイオン密度は、マスクパターン形成工程時よりも高い。その結果、より多くのイオンが半導体基板Kに入射し、半導体基板Kに熱エネルギが与えられる。その結果、半導体基板Kの温度は上昇し、エッチングされやすくなる。
さらに、試料台5が特定高さH0でエッチングされるため、基準高さH1でエッチングする場合と比較して、孔の側壁に形成される保護膜がより厚くなる。この場合、ボーイング形状を抑制し、異方性エッチングが可能となるだけでなく、孔の底部の中央部にイオンが引き込まれやすくなり、サブトレンチ形状が抑制される。そのため、孔の底をエッチングする異方性エッチングを精度高く実現できる。その結果、孔の加工精度が高まる。具体的には、ボーイング形状、及び、サブトレンチを抑制できる。
以上のとおり、本実施形態では、マスクパターン形成時よりも試料台5をプラズマ生成空間SP1寄りに上昇した後、エッチングを実施する。そのため、エッチング時、試料台5上の半導体基板Kを、イオンの衝突により高温に維持しやすい。そのため、SiとCとの結合が切れやすく、エッチングしやすい。さらに、エッチング中に孔の側壁に形成される保護膜が厚くなるため、サブトレンチの発生が抑制された孔が実現できる。
以上、本発明の実施の形態を説明した。しかしながら、上述した実施の形態は本発明を実施するための例示に過ぎない。たとえば、特定高さを変動しながら、複数の特定高さにおいて、エッチングを実施してもよい。
また、基準高さは必ずしもプラズマ密度分布が均一となる高さとする必要はない。基準高さはあくまでも他の特定高さとの相対関係で、「基準」と言っているに過ぎない。2つの特定高さでエッチングを実施する場合、2つの特定高さのうち、プラズマ密度分布がより均一な方を基準高さと称する。
本発明は要するに、エッチング処理において、各々が異なる高さごとでエッチングを実施する複数のエッチング工程を含めばよい。この場合、各エッチング工程でのプラズマ密度分布が異なるため、各エッチングの種類や、半導体基板の開口率、基板径に応じて試料台の高さを調整することにより、所望のエッチレートやその分布でのエッチング又は所望の目的のエッチングを実施でき、エッチングの加工精度を向上できる。
本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変更して実施することができる。
1 プラズマエッチング装置
2 チャンバ
SP1 プラズマ生成空間
SP2 処理空間
5 試料台

Claims (10)

  1. プラズマが生成されるプラズマ生成空間と、前記プラズマ生成空間の下方に配置され前記プラズマ生成空間とつながる処理空間とを有するチャンバ内において、半導体基板が載置された試料台を基準高さに配置し、前記プラズマ生成空間でプラズマを生成して前記半導体基板に対してエッチングを実施する工程と、
    前記基準高さと異なる特定高さに前記試料台を配置し、前記プラズマ生成空間でプラズマを生成して前記半導体基板に対してエッチングを実施する工程とを備える、半導体素子の製造方法。
  2. 請求項1に記載の半導体素子の製造方法であって、
    前記基準高さにおける前記半導体基板上のプラズマ密度分布は、前記特定高さにおける前記プラズマ密度分布よりも均一である、半導体素子の製造方法。
  3. 請求項2に記載の半導体素子の製造方法であって、
    等方性エッチングを実施する等方性エッチング工程と、
    深掘りエッチングを実施する深掘りエッチング工程とを備え、
    前記等方性エッチング工程は、前記特定高さに前記試料台を配置して、前記半導体基板に対して化学エッチングを実施し、
    前記深掘りエッチング工程は、
    前記プラズマ生成空間で保護膜形成ガスをプラズマ化して、前記半導体基板の孔の側壁及び底に保護膜を形成する保護膜形成工程と、
    前記プラズマ生成空間との距離が前記特定高さよりも近い前記基準高さに前記試料台を配置して、前記プラズマ生成空間でエッチングガスをプラズマ化し、さらに、前記試料台にバイアス電位を印加して、前記保護膜のうち前記底の保護膜部分を物理エッチングにより除去する除去工程と、
    前記プラズマ生成空間でエッチングガスをプラズマ化して、前記保護膜部分が除去された前記底に対して化学エッチングを実施する孔形成工程とを繰り返し実施する、半導体素子の製造方法。
  4. 請求項3に記載の半導体素子の製造方法であって、
    前記孔形成工程では、前記特定高さに前記試料台を配置して、前記底に対して前記化学エッチングを実施する、半導体素子の製造方法。
  5. 請求項2に記載の半導体素子の製造方法であって、
    深掘りエッチングを実施する深掘りエッチング工程を備え、
    前記深掘りエッチング工程は、
    前記プラズマ生成空間で保護膜形成ガスをプラズマ化して、前記半導体基板の孔の側壁及び底に保護膜を形成する保護膜形成工程と、
    前記基準高さに前記試料台を配置して、前記プラズマ生成空間でエッチングガスをプラズマ化し、さらに、前記試料台にバイアス電位を印加して、前記保護膜のうち前記底の保護膜部分を物理エッチングにより除去する除去工程と、
    前記プラズマ生成空間との距離が前記基準高さよりも遠い前記特定高さに前記試料台を配置して、前記プラズマ生成空間でエッチングガスをプラズマ化して、前記保護膜部分が除去された前記底に対して化学エッチングを実施する孔形成工程とを繰り返し実施する、半導体素子の製造方法。
  6. 請求項2に記載の半導体素子の製造方法であって、
    前記半導体基板はSiC基板であり、
    前記半導体素子の製造方法はさらに、
    前記半導体基板上にマスクを形成する工程を備え、
    前記基準高さでエッチングを実施する工程では、前記プラズマ生成空間でエッチングガスをプラズマ化して、前記マスクに対してエッチングによりマスクパターンを形成し、
    前記特定高さでエッチングを実施する工程では、前記基準高さでエッチングを実施した後、前記プラズマ生成空間との距離が前記基準高さよりも近い前記特定高さに前記試料台を配置して、前記プラズマ生成空間で前記エッチングガスをプラズマ化して、前記半導体基板に対してエッチングを実施する、半導体素子の製造方法。
  7. プラズマを生成して半導体基板に対してエッチング処理を実施するプラズマエッチング装置であって、
    前記プラズマが生成されるプラズマ生成空間と、前記プラズマ生成空間の下方に配置され前記プラズマ生成空間とつながる処理空間とを有するチャンバと、
    半導体基板の孔の側壁及び底に保護膜を形成するための保護膜形成ガス、及び、前記半導体基板に前記孔を形成するためのエッチングガスの少なくとも1種以上を含有するガスを前記プラズマ生成空間内に供給するガス供給装置と、
    前記チャンバ内に配置され、前記半導体基板が上面に載置される試料台と、
    前記試料台にバイアス電位を印加可能な電源と、
    前記エッチング処理中において、前記ガスの種類及び/又は前記バイアス電位が変更されるとき、前記試料台を昇降して前記試料台の高さを変更可能な昇降装置とを備える、プラズマエッチング装置。
  8. 請求項7に記載のプラズマエッチング装置であって、
    前記昇降装置は、
    前記試料台を昇降可能な昇降機構と、
    前記プラズマエッチング処理中において、前記ガスの種類及び/又は前記バイアス電位が変更されるときに、前記昇降機構を制御して、前記試料台の高さを前記変更に応じた高さに変更する制御装置とを備える、プラズマエッチング装置。
  9. 請求項7に記載のプラズマエッチング装置であって、
    前記エッチング処理は、
    等方性エッチングを実施する等方性エッチング工程と、
    深掘りエッチングを実施する深掘りエッチング工程とを含み、
    前記等方性エッチング工程は、前記半導体基板に対して化学エッチングを実施し、
    前記深掘りエッチング工程は、
    前記プラズマ生成空間で前記保護膜形成ガスをプラズマ化して、前記半導体基板の前記孔の側壁及び底に保護膜を形成する保護膜形成工程と、
    前記プラズマ生成空間で前記エッチングガスをプラズマ化し、かつ、前記試料台に前記バイアス電位を印加して、前記保護膜のうち前記底の保護膜部分をエッチングにより除去する除去工程と、
    前記プラズマ生成空間で前記エッチングガスをプラズマ化して、前記保護膜部分が除去された前記底に対して化学エッチングを実施する孔形成工程とを繰り返し実施し、
    前記昇降装置は、前記等方性エッチング工程において、前記試料台を特定高さに配置し、前記深掘りエッチング工程中の少なくとも前記除去工程において、前記プラズマ生成空間との距離が前記特定高さよりも近く、前記半導体基板上のプラズマ密度分布が前記特定高さでの前記プラズマ密度分布よりも均一である基準高さに、前記試料台を配置する、プラズマエッチング装置。
  10. 請求項9に記載のプラズマエッチング装置であって、
    前記昇降装置は、前記孔形成工程において、前記特定高さに前記試料台を配置して、前記底に対して前記化学エッチングを実施する、プラズマエッチング装置。
JP2016176223A 2015-10-23 2016-09-09 半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置 Active JP6529943B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015209188 2015-10-23
JP2015209188 2015-10-23

Publications (2)

Publication Number Publication Date
JP2017085083A true JP2017085083A (ja) 2017-05-18
JP6529943B2 JP6529943B2 (ja) 2019-06-12

Family

ID=58711131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016176223A Active JP6529943B2 (ja) 2015-10-23 2016-09-09 半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置

Country Status (1)

Country Link
JP (1) JP6529943B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6977199B1 (ja) * 2020-10-05 2021-12-08 Sppテクノロジーズ株式会社 プラズマ処理用ガス、プラズマ処理方法及びプラズマ処理装置
WO2022102463A1 (ja) * 2020-11-16 2022-05-19 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218018A (ja) * 1990-01-23 1991-09-25 Sony Corp バイアスecrcvd装置
JPH0855835A (ja) * 1994-08-15 1996-02-27 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
JPH08191062A (ja) * 1995-01-11 1996-07-23 Sony Corp 接続孔の形成方法
WO2014050903A1 (ja) * 2012-09-27 2014-04-03 Sppテクノロジーズ株式会社 プラズマエッチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218018A (ja) * 1990-01-23 1991-09-25 Sony Corp バイアスecrcvd装置
JPH0855835A (ja) * 1994-08-15 1996-02-27 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
JPH08191062A (ja) * 1995-01-11 1996-07-23 Sony Corp 接続孔の形成方法
WO2014050903A1 (ja) * 2012-09-27 2014-04-03 Sppテクノロジーズ株式会社 プラズマエッチング装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6977199B1 (ja) * 2020-10-05 2021-12-08 Sppテクノロジーズ株式会社 プラズマ処理用ガス、プラズマ処理方法及びプラズマ処理装置
WO2022074708A1 (ja) * 2020-10-05 2022-04-14 Sppテクノロジーズ株式会社 プラズマ処理用ガス、プラズマ処理方法及びプラズマ処理装置
WO2022102463A1 (ja) * 2020-11-16 2022-05-19 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
JP6529943B2 (ja) 2019-06-12

Similar Documents

Publication Publication Date Title
US11328904B2 (en) Substrate processing apparatus
JP5869899B2 (ja) 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー
KR20160140467A (ko) 에칭 방법
WO2019003663A1 (ja) エッチング方法およびエッチング装置
JP5830275B2 (ja) プラズマエッチング方法
US20220181162A1 (en) Etching apparatus
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20150069514A (ko) 에칭 방법
US10580655B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
KR102241740B1 (ko) 온도 제어 방법 및 플라즈마 처리 장치
US12051595B2 (en) Plasma processing method and plasma processing apparatus
JP6180824B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR20160018366A (ko) 다층막을 에칭하는 방법
KR20140082685A (ko) 반도체 장치의 제조 방법
JP6529943B2 (ja) 半導体素子の製造方法及びその製造方法に用いられるプラズマエッチング装置
TW202002014A (zh) 基板處理方法及基板處理裝置
JP2014220387A (ja) プラズマエッチング方法
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
JP2008283217A (ja) 処理装置およびそのクリーニング方法
JP7431260B2 (ja) 基板処理方法
EP3046137A1 (en) Etching method
JP2022061860A (ja) 基板処理方法及び基板処理装置
JPWO2015170676A1 (ja) プラズマエッチング処理方法
US20180323045A1 (en) Manufacturing methods to reduce surface particle impurities after a plasma process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190515

R150 Certificate of patent or registration of utility model

Ref document number: 6529943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250