CN114300332A - 基板处理方法和基板处理装置 - Google Patents

基板处理方法和基板处理装置 Download PDF

Info

Publication number
CN114300332A
CN114300332A CN202111138400.5A CN202111138400A CN114300332A CN 114300332 A CN114300332 A CN 114300332A CN 202111138400 A CN202111138400 A CN 202111138400A CN 114300332 A CN114300332 A CN 114300332A
Authority
CN
China
Prior art keywords
substrate
processing
wafer
plasma
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111138400.5A
Other languages
English (en)
Inventor
内藤启
三好秀典
土场重树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN114300332A publication Critical patent/CN114300332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement
    • H01J2237/20221—Translation
    • H01J2237/20235—Z movement or adjustment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种基板处理装置和基板处理方法，能够适当地降低等离子体处理中的基板背面的金属污染。基板处理装置具有：处理容器，在所述处理容器的内部对基板进行处理；等离子体生成空间，其形成于所述处理容器的内部；处理空间，其经由分隔板而与所述等离子体生成空间连通；载置台，其设置于所述处理空间的内部，在所述载置台的上表面载置基板；以及升降机构，其使基板在所述载置台上进行升降，其中，在所述处理空间中的基板的等离子体处理中，使用所述升降机构使基板进行升降，来使该等离子体处理中的基板发生电位变化。

Description

基板处理方法和基板处理装置
技术领域
本公开涉及一种基板处理方法和基板处理装置。
背景技术
专利文献1中公开了一种基板处理装置，该基板处理装置具有：高频电源，其向处理容器的内部供给高频能量；气体供给源，其向处理容器的内部导入气体；载置台，其用于载置基板；以及分隔板，其将处理容器的内部分隔为等离子体生成空间和基板处理空间。
现有技术文献
专利文献
专利文献1：日本特开2017-157778号公报
发明内容
发明要解决的问题
本公开所涉及的技术适当地降低等离子体处理中的基板背面的金属污染。
用于解决问题的方案
本公开的一个方式是利用基板处理装置来对基板进行处理的方法，基板处理装置具有：处理容器，在所述处理容器内部对基板进行处理；等离子体生成空间，其形成于所述处理容器的内部；处理空间，其经由分隔板而与所述等离子体生成空间连通；载置台，其设置于所述处理空间的内部，在所述载置台的上表面载置基板；以及升降机构，其使基板在所述载置台上进行升降，其中，在所述处理空间中的基板的等离子体处理中，使用所述升降机构使基板进行升降，来使该等离子体处理中的基板发生电位变化。
发明的效果
根据本公开，能够适当地降低等离子体处理中的基板背面的金属污染。
附图说明
图1是示出等离子体处理装置的结构的一例的纵截面图。
图2是示出等离子体处理装置的结构的一例的横截面图。
图3是示出本实施方式所涉及的晶圆处理的主要工序的流程图。
图4是示出本实施方式所涉及的等离子体处理中的晶圆的Vdc变化的一例的图表。
图5是示出利用升降销来保持晶圆的情形的说明图。
图6是示出其它实施方式所涉及的等离子体处理中的晶圆的Vdc变化的一例的图表。
图7是示意性地示出降低晶圆背面的金属污染的其它方法的说明图。
图8是示意性地示出涂敷膜的形成例的说明图。
附图标记说明
1：等离子体处理装置；10：处理容器；11：分隔板；40：载置台；61：升降销；G：等离子体生成空间；S：处理空间；W：晶圆。
具体实施方式
半导体器件中的含硅的膜被广泛地应用于各种用途。例如硅锗(SiGe)膜、硅(Si)膜等含Si膜被使用于栅电极、晶种层等。而且，以往，在纳米片或纳米线这样的GAA(Gateall around：全环绕栅极)晶体管的制造工序中，对作为形成有这样的含Si膜的基板的半导体晶圆(下面简称为“晶圆”。)进行蚀刻处理、扩散处理或者成膜处理等等离子体处理。
上述的专利文献1中公开的技术是用于对像这样形成有含Si膜的晶圆进行蚀刻处理的方法。如专利文献1中也记载的那样，利用等离子体处理来对配置于腔室内的晶圆进行该蚀刻处理，在该等离子体处理中，供给由等离子体激励后的处理气体。
另外，在对这样的晶圆进行的等离子体处理中，在开始供给用于生成等离子体的高频(RF：Radio Frequency：射频)电力时(下面有时称为“RF-ON时”。)，担心在作为处理对象的晶圆的背面产生金属污染。认为该晶圆背面产生金属污染的原因为：例如由于用于载置晶圆的载置台等配置于腔室内的金属与等离子体反应而产生微粒，由于RF-ON时的晶圆电位(Vdc)的变化，该微粒被静电吸附于背面。
因此，本发明的发明者们在进行深入讨论后发现，在对作为处理对象的晶圆进行的等离子体处理中，通过使用于在腔室的内部进行该晶圆的交接的升降销进行动作，Vdc发生变化。即，新发现了通过利用该升降销的动作使晶圆的带电状态发生变化可能能够使附着于背面的微粒脱离。而且，专利文献1中也没有记载该见解。
本公开所涉及的技术是基于上述见解而完成的，适当地降低等离子体处理中的基板背面的金属污染。下面，参照附图来说明作为本实施方式所涉及的基板处理装置的等离子体处理装置、以及作为使用该等离子体处理装置来进行的基板处理方法的等离子体处理方法。此外，在本说明书和附图中，对实质上具有相同的功能结构的要素标注相同的标记，由此省略重复说明。
<等离子体处理装置>
图1是示意性地示出等离子体处理装置1的结构的概要的纵截面图。在等离子体处理装置1中，在晶圆W表面进行任意的等离子体处理，例如蚀刻处理、扩散处理或者成膜处理等。此外，在下面的说明中，有时将晶圆W中的被实施等离子体处理的一侧的表面称为“表面”，将与表面为相反侧的、被后述的载置台40保持的一侧的表面称为“背面”。
如图1所示，等离子体处理装置1具备收容晶圆W的密闭构造的处理容器10。处理容器10例如由铝或铝合金构成，上端开放，处理容器10的上端被作为顶部的盖体10a封闭。在处理容器10的侧面设置有晶圆W的搬入搬出口(未图示)，处理容器10经由该搬入搬出口而与外部连接。搬入搬出口构成为通过闸阀(未图示)开闭自如。
处理容器10的内部被分隔板11分隔为上方的等离子体生成空间G和下方的处理空间S。即，本实施方式所涉及的等离子体处理装置1构成为等离子体生成空间G与处理空间S分离的远程等离子体处理装置。
分隔板11具有从等离子体生成空间G朝向处理空间S重叠地配置的至少两个板状构件12、13。在板状构件12、13之间配置有用于调节该板状构件12、13的间隔的间隔物14。另外，板状构件12、13分别具有贯通重叠方向地形成的狭缝12a、13a。各狭缝12a、13a以俯视时不重合的方式配置，由此分隔板11作为所谓的离子阱发挥功能，在等离子体生成空间G中生成等离子体时，该离子阱抑制等离子体中的离子透过到处理空间S。更具体地说，利用将狭缝12a及狭缝13a以不重合的方式配置的狭缝配置构造、即利用迷宫构造，来阻止各向异性地移动的离子的移动，另一方面，使各向同性地移动的自由基透过。
另外，换言之，等离子体生成空间G与处理空间S通过像这样构成的分隔板11，以经由狭缝12a、13a连通的方式连接。由此，在如后述那样在处理空间S中进行晶圆W的等离子体处理时，通过后述的升降销61的动作来使晶圆W发生电位变化(Vdc变化)。
此外，分隔板11的构造不限于图示的例子，只要能够通过后述的升降销61的动作来使晶圆W发生Vdc变化即可，可以采用任意的结构。
等离子体生成空间G具有：供气部20，其向处理容器10内供给处理气体；以及等离子体生成部30，其将被供给到处理容器10内的处理气体进行等离子体化。
供气部20与多个气体供给源(未图示)连接，这些气体供给源向处理容器10的内部供给包括含氟气体(例如NF3气体)、含氧气体(例如O2气体)以及稀释气体(例如Ar气体)的处理气体。此外，含氟气体、含氧气体以及稀释气体的种类不限定于此，可任意地选择。
另外，在供气部20设置有用于调节对等离子体生成空间G供给的处理气体的供给量的流量调节器(未图示)。流量调节器例如具有开闭阀和质量流量控制器。
等离子体生成部30构成为使用RF天线的电感耦合型的装置。处理容器10的盖体10a例如由石英板形成，构成为介电窗。在盖体10a的上方形成有用于在处理容器10的等离子体生成空间G中生成电感耦合等离子体的RF天线31，RF天线31经由匹配器32而与高频电源33连接。
匹配器32具有电抗可变的匹配电路(未图示)，该匹配电路用于使高频电源33侧的阻抗与负载(RF天线31、等离子体)侧的阻抗取得匹配。
高频电源33以任意的输出值输出适于通过电感耦合的高频放电来生成等离子体的、固定频率(通常为13.56MHz以上)的高频电力。
处理空间S具有：载置台40，其在处理容器10内载置晶圆W；以及排气部50，其排出处理容器10内的处理气体。
载置台40具有：上部台40a，其在上表面具有用于载置晶圆W的载置面(下面称为“晶圆载置面”。)；以及下部台40b，其固定于处理容器10的底面，从上部台40a的下方支承该上部台40a。载置台40例如由铝或铝合金等金属构成。
在上部台40a的晶圆载置面设置有用于保持晶圆W的多根接近销(日文：プロキシピン)41，在本实施方式中例如为三根。载置于载置台40的晶圆W借助接近销41以从晶圆载置面稍微浮起的状态被保持在该晶圆载置面上。如图2所示，接近销41沿载置台40(晶圆载置面)的周向等间隔地设置。
另外，在载置台40的内部设置有温度调节机构42和升降机60。
温度调节机构42设置于上部台40a的内部，将等离子体处理中的晶圆W调节为期望的温度。作为温度调节机构42，可以包括加热器、流路或者它们的组合。在流路中流通例如制冷剂、传热气体这样的调温流体。
作为升降机构的升降机60使晶圆W在载置台40上进行升降。升降机60具有升降销61、支承构件62以及驱动部63。
升降销61是以上端部相对于晶圆载置面突出或退回的方式进行升降的柱状构件，以沿上部台40a的厚度方向贯通该上部台40a的方式设置。如图2所示，升降销61沿载置台40(晶圆载置面)的周向彼此隔开间隔地设置有三根以上。升降销61例如沿上述周向等间隔地设置。
支承构件62设置于下部台40b的内部，支承多个升降销61。驱动部63产生使支承构件62进行升降的驱动力，使多个升降销61进行升降。驱动部63具有用于产生上述驱动力的马达(未图示)。
升降机60构成为：通过驱动部63的动作，经由支承构件62使升降销61进行升降，来使该升降销61在晶圆W的交接位置(上端从晶圆载置面突出的位置)与待机位置(上端不从晶圆载置面突出的位置)之间移动自如。另外，换言之，构成为：通过驱动部63的动作使保持于升降销61的晶圆W在交接位置(与晶圆搬送机构之间进行交接的位置)与处理位置(被载置在晶圆载置面上的位置)之间移动自如。
此外，升降机60的配置、结构不限定于图示的例子，能够任意地构成。
排气部50在载置台40的外侧方经由设置于处理容器10的底部的排气管而与例如真空泵等排气机构(未图示)连接。另外，在排气管上设置有自动压力控制阀(APC)。利用这些排气机构及自动压力控制阀来控制处理容器10内的压力。
针对以上的等离子体处理装置1设置有作为控制部的控制装置70。控制装置70是例如具备CPU、存储器等的计算机，具有程序保存部(未图示)。在程序保存部中保存有用于控制等离子体处理装置1中的晶圆W的处理的程序。另外，在程序保存部中也保存有用于控制上述的各种构成要素的动作来实现等离子体处理装置1中的后述的晶圆处理的程序。此外，上述程序也可以是记录于可由计算机读取的存储介质H中并从该存储介质H安装到控制装置70中的程序。
<等离子体处理>
本实施方式所涉及的等离子体处理装置1如以上那样构成。接着，说明使用等离子体处理装置1来进行的等离子体处理。图3是示出本实施方式所涉及的等离子体处理的主要工序的流程图。另外，图4是示出晶圆W伴随等离子体处理发生的电位变化(Vdc变化)的一例的图表。此外，在下面的说明中，以对形成于晶圆W表面的Si膜进行蚀刻处理的情况为例进行说明，但是能够任意地决定形成于晶圆W表面的含Si膜的种类(例如SiN膜、SiO2膜等)。另外，对晶圆W实施的等离子体处理也不限定于蚀刻处理。
首先，利用设置于等离子体处理装置1的外部的晶圆搬送机构(未图示)，将作为处理对象的晶圆W搬入处理容器10的内部的处理空间S(图3的步骤S1)。当将晶圆W搬入处理空间S的内部后，通过驱动部63的动作来使升降销61从待机位置上升到交接位置(图3的步骤S2)，从晶圆搬送机构(未图示)向升降销61进行晶圆W的交接(图3的步骤S3)。此外，如图5所示，在交接位置，晶圆W在不接触载置台40的晶圆载置面(接近销41)且远离载置台40的晶圆载置面(接近销41)的状态下，晶圆W的背面侧被保持于升降销61的上端部。
当将晶圆W交接到升降销61上后，开始对该晶圆W进行等离子体处理(图3的步骤S4)。具体而言，从供气部20向等离子体生成空间G供给处理气体(在本实施方式中为NF3气体、O2气体以及Ar气体)，并且向RF天线31供给高频电力(RF-ON)，来生成电感耦合等离子体、即含氧和氟的等离子体。换言之，生成的等离子体含有氟自由基(F*)和氧自由基(O*)。
此外，当在等离子体处理装置1中进行的等离子体处理例如是对如上述那样形成在晶圆W上的Si膜进行的蚀刻处理的情况下，等离子体生成空间G的压力(真空度)优选为10mTorr～5Torr，更优选为25mT～800mT。另外，等离子体生成空间G的温度优选为60℃～120℃，更优选为100℃。另外，处理气体的流量比率[sccm]优选为NF3：O2：Ar＝3～100：0～1000：50～300。
在此，在开始进行上述等离子体处理时将晶圆W配置于处理位置的情况下，由于晶圆W的背面与载置台40(晶圆载置面)近接地配置，因此晶圆W的背面有时产生金属污染。更具体地说，由于开始供给高频电力时(RF-ON时)的等离子体生成空间G中的磁场(电场)变化的影响，晶圆W发生Vdc变化，由此晶圆载置面上的金属微粒P(在载置台40由铝构成的情况下，例如主要为Cr)被电吸附于晶圆W的背面。
关于这一点，在本实施方式中，在开始供给高频电力时(RF-ON时)，将晶圆W配置于通过升降销61上升后的交接位置，如图5所示那样使晶圆W在物理上远离载置台40的晶圆载置面(接近销41)。由此，与在将晶圆W配置于处理位置的状态下开始供给高频电力的情况相比，能够适当地降低微粒在晶圆W的背面的电附着。换言之，通过抑制晶圆W的Vdc变化的影响波及到晶圆载置面上的微粒，来降低微粒在背面的附着。
在等离子体生成空间G中生成的等离子体经由分隔板11被供给到处理空间S。在此，由于如前述那样在分隔板11形成有迷宫构造，因此在等离子体生成空间G中生成的仅自由基透过到处理空间S。而且，通过使被供给到处理空间S的自由基作用于晶圆W，来对该晶圆W进行等离子体处理。此外，如上所述，在晶圆W远离晶圆载置面的状态下开始进行该等离子体处理，因此如图4的“Pin-Up(销上升)”区域所示，在该等离子体处理的初期，晶圆W的Vdc值在负值侧负推移。
当晶圆W的等离子体处理开始后，接着，通过用驱动部63的动作来使升降销61下降，由此使晶圆W从交接位置向处理位置下降(图3的步骤S5)。当通过使晶圆W向处理位置移动来将晶圆W载置于晶圆载置面(接近销41)时，该晶圆W的Vdc值随之发生变化。具体而言，如图4的“Pin-Down(销下降)”区域所示，通过使晶圆W与载置台40电连接，在“销上升”时一直在负值侧推移的Vdc值在变动为正值之后在零值附近稳定地推移。换而言之，由于利用升降销61进行的晶圆W的下降动作，下降前后的晶圆W的带电状态发生变化。
在本实施方式中，通过像这样在等离子体处理中利用升降销61使晶圆W下降来改变Vdc值，来使该晶圆W的带电状态发生变化。由此，例如即使在开始供给高频电力时在晶圆W的背面附着了微粒的情况下，也能够利用该带电状态的变化来使附着的微粒从背面脱离。
此外，使该升降销61下降的定时只要处于开始对晶圆W进行等离子体处理(RF-ON)之后起至该等离子体处理结束(RF-OFF)为止的期间即可，能够任意地决定。但是，在利用升降销61使晶圆W上升了的情况下，恐怕无法适当地利用温度调节机构42来进行晶圆W的温度调节。鉴于上述观点，优选缩短利用升降销61使晶圆W上升的上升时间。即，优选紧接在开始对晶圆W进行等离子体处理之后(开始供给高频电力之后)使晶圆W移动到处理位置。
当利用升降销61的下降来使晶圆W移动到处理位置后，继续对该晶圆W进行等离子体处理。此时，如图4的“销下降”区域所示，晶圆W的Vdc值在零值附近推移。之后，当针对晶圆W得到期望的等离子体处理结果时，停止对等离子体生成空间G供给处理气体，并且停止从RF天线31供给高频电力(RF-OFF)，完成等离子体处理装置1中的等离子体处理(图3的步骤S6)。
当对晶圆W的等离子体处理完成时，通过驱动部63的动作来使升降销61上升，并使晶圆W从处理位置移动到交接位置(图3的步骤S7)。然后，在将晶圆W从升降销61交接到设置于等离子体处理装置1的外部的晶圆搬送机构(未图示)之后(图3的步骤S8)，将该晶圆W搬出到处理容器10的外部(图3的步骤S9)。此外，当晶圆W被从处理容器10搬出后，升降销61通过驱动部53的动作而从交接位置移动到待机位置。通过这样，等离子体处理装置1中的一系列的等离子体处理结束。
<本实施方式所涉及的晶圆处理的作用效果>
根据以上的本实施方式，进行晶圆W的等离子体处理的处理空间S被设置为经由形成有狭缝的分隔板11而与等离子体生成空间G连通。因此，在处理空间S中进行等离子体处理时，利用升降销61来使晶圆W进行升降，由此能够使晶圆W改变Vdc值。而且，由于能够使晶圆W的带电状态随着该晶圆W的Vdc变化而变化(反转)，因此能够适当地使静电吸附于该晶圆W的背面的微粒脱离。即，能够减轻晶圆W的背面的金属污染。
另外，在使升降销61上升来将晶圆W与晶圆载置面进行了电切断的状态下开始进行等离子体处理，更具体地说是开始供给高频电力(RF-ON)，由此能够抑制晶圆载置面上的微粒附着于背面，能够进一步适当地减轻背面的金属污染。
此外，在以上的实施方式中，在将晶圆W配置于交接位置的状态下开始进行等离子体处理，之后，在等离子体处理中使晶圆W向处理位置移动(下降)，但是等离子体处理中的销动作不限定于此。例如，也可以在将晶圆W配置于处理位置的状态下开始进行等离子体处理，之后，在等离子体处理中使晶圆W向交接位置移动(上升)。图6是示出上述情况下的等离子体处理中的Vdc变化的一例的图表。
如图6所示，在于等离子体处理中使晶圆W从处理位置移动(上升)到交接位置的情况下，通过使晶圆W与载置台40相互远离(电切断)，来使在销下降时在零值附近稳定地推移的Vdc值在变动为正值之后在负值侧稳定地推移。换言之，由于利用升降销61使晶圆W进行的上升动作，上升前后的晶圆W的带电状态发生变化。
如上述那样，在将晶圆W配置于处理位置的状态下开始进行等离子体处理的情况下，微粒有可能电吸附于该晶圆W的背面。然而，通过像这样在等离子体处理中使晶圆W从处理位置移动(上升)到交接位置来使Vdc发生变化，能够使该晶圆W的带电状态发生变化，由此能够使附着于背面的微粒脱离来适当地减轻晶圆W的背面的金属污染。另外，由于交接位置处的晶圆W的背面在物理上远离载置台40的晶圆载置面，因此可适当地抑制微粒在配置于交接位置后的晶圆W的背面的附着。
此外，如上述那样，认为晶圆W的背面产生金属污染的原因为：由于供给至处理空间S的自由基与例如构成载置台40的铝等金属反应而产生微粒，该微粒附着于晶圆W的背面。因此，如图7所示，也可以在成为上述微粒的产生源的铝等金属表面，使用至少比该金属更具有抗自由基性质的材料来形成涂敷膜C，以抑制在等离子体处理中产生微粒，减轻晶圆W的背面的金属污染。例如在该金属为铝的情况下，作为涂敷材料，能够选择氟化钇(YF3)、氟氧化钇(YOF)或者Teflon(注册商标)等。
此外，形成于金属表面的涂敷膜C的厚度能够任意地决定。但是，从在金属表面稳定地形成涂敷膜C并且还抑制所形成的涂敷膜C由于自重等而剥离的观点出发，优选涂敷膜C的厚度为100μm～170μm左右。另外，当在载置台40的晶圆载置面形成涂敷膜C的情况下，优选形成于晶圆载置面的涂敷膜C的厚度至少小于接近销41的高度。
另外，例如当在载置台40的表面形成涂敷膜C的情况下，既可以如图7所示那样在载置台40的整个表面(上表面和侧表面)形成涂敷膜，也可以如图8所示那样至少仅在上部台40a的晶圆载置面形成涂敷膜C。只要至少能够抑制从在载置晶圆W时与背面直接相向的晶圆载置面产生微粒，就能够降低等离子体处理中的晶圆W的背面的金属污染。
此外，如图8所示，在仅在载置台40的晶圆载置面形成涂敷膜C的情况下，除了能够减轻晶圆W的背面的金属污染以外，还能够提高对晶圆W进行的等离子体处理的面内均匀性。
具体而言，当在暴露于处理空间S的等离子体环境中的载置台40的表面形成有涂敷膜C的情况下，与该表面为铝的情况相比，被供给至处理空间S的O*变得难以失活。通常，晶圆W的中央部的等离子体处理比外周部的等离子体处理更早地有进展，但是通过在载置台40的晶圆载置面形成涂敷膜C，晶圆W的中央部的O*的失活速度变得比外周部的O*的失活速度小。由于O*通常以阻碍等离子体处理的方式发挥作用，因此通过像这样降低晶圆W的中央部的O*的失活速度，能够抑制等离子体处理的速度，与晶圆W的外周部的等离子体处理速度取得平衡。即，能够抑制晶圆W的中央部与外周部的等离子体处理速度产生偏差，其结果，能够提高等离子体处理的面内均匀性。
此外，在升降销61例如由铝等金属构成的情况下，自由基对该升降销61产生作用，其结果，可能会产生微粒而使晶圆W的背面产生金属污染。因此，在升降销61由金属构成的情况下，也可以是，除了形成前述的涂敷膜以外还利用具有抗自由基性质的构件来构成该升降销61，或者代替形成前述的涂敷膜而利用具有抗自由基性质的构件来构成该升降销61。作为构成升降销61的构件，例如能够选择镍(Ni)、陶瓷或者Teflon(注册商标)等。
此外，在以上的实施方式中，以通过作为升降机构的升降机60、更具体地说是通过升降销61的动作使晶圆W进行升降来使该晶圆W的Vdc值发生变化的情况为例进行了说明，但是，如上所述，升降机60的结构不限定于此。即，只要能够在等离子体处理中将晶圆W与载置台40之间进行电切断来使附着于晶圆W的背面的微粒脱离即可，能够采用任意的结构。
此外，在以上的实施方式中的等离子体处理中，供给了NF3、O2以及Ar来作为处理气体，但是还可以追加地供给Ar气体来作为Add气体。
另外，根据以上的实施方式，选择了NF3来作为包括处理气体的含氟气体，但是含氟气体的种类不限定于此，例如也能够选择SF6气体、F2气体。另外，稀释气体的种类也不限定于Ar气体，能够选择包括H2气体和稀有气体中的至少一种气体的任意气体。
另外，等离子体生成空间G中的等离子体源也不限定于本实施方式这样的电感耦合等离子体，可采用例如微波等离子体等任意的结构。但是，由于如上述那样通过升降销61的动作来使晶圆W的Vdc值发生变化，进而使该晶圆W的带电状态变化，因此无论在采用哪种等离子体源的情况下，都期望等离子体处理装置1具有被分隔板11划分出等离子体生成空间G和处理空间S的结构。
应当认为本次公开的实施方式在所有方面均为例示，而非限制性的。上述的实施方式在不脱离所附权利要求书及其主旨的情况下能够以各种方式进行省略、置换、变更。

Claims (16)

1.一种基板处理方法，是利用基板处理装置对基板进行处理的方法，
所述基板处理装置具有：
处理容器，在所述处理容器的内部对基板进行处理；
等离子体生成空间，其形成于所述处理容器的内部；
处理空间，其经由分隔板而与所述等离子体生成空间连通；
载置台，其设置于所述处理空间的内部，在所述载置台的上表面载置基板；以及
升降机构，其使基板在所述载置台上进行升降，
其中，在所述处理空间中的基板的等离子体处理中，使用所述升降机构使基板进行升降，来使该等离子体处理中的基板发生电位变化。
2.根据权利要求1所述的基板处理方法，其中，
在利用所述升降机构使基板远离了所述载置台的状态下开始进行所述等离子体处理，在该等离子体处理期间，利用所述升降机构使基板下降并将基板载置于所述载置台。
3.根据权利要求2所述的基板处理方法，其中，
紧接在开始所述等离子体处理之后利用所述升降机构使基板下降。
4.根据权利要求1～3中的任一项所述的基板处理方法，其中，
所述升降机构是在相对于所述基板处理装置进行所述基板的搬入和搬出时保持该基板的升降销。
5.根据权利要求1～4中的任一项所述的基板处理方法，其中，
利用比构成该载置台的金属材料更具有抗自由基性质的涂敷材料，来至少涂敷所述载置台的用于保持基板的保持面。
6.根据权利要求5所述的基板处理方法，其中，
还利用所述涂敷材料对所述升降机构进行涂敷。
7.根据权利要求5或6所述的基板处理方法，其中，
所述涂敷材料是从YF3和YOF中选择的至少任一种材料。
8.根据权利要求1～7中的任一项所述的基板处理方法，其中，
利用至少比构成所述载置台的金属材料更具有抗自由基性质的构成构件，来构成所述升降机构。
9.一种基板处理装置，在该基板处理装置的处理容器的内部对基板进行处理，所述基板处理装置具有：
等离子体生成空间，其形成于所述处理容器的内部；
处理空间，其经由分隔板而与所述等离子体生成空间连通；
载置台，其设置于所述处理空间的内部，在所述的载置台的上表面载置基板；
升降机构，其使基板在所述载置台上进行升降；以及
控制部，其控制所述升降机构的动作，
其中，在所述处理空间中的基板的等离子体处理中，所述控制部控制所述升降机构以使基板进行升降，来使该等离子体处理中的基板发生电位变化。
10.根据权利要求9所述的基板处理装置，其中，
所述控制部控制所述升降机构的动作，以在开始进行所述等离子体处理时利用所述升降机构使基板远离所述载置台，并且在该等离子体处理期间利用所述升降机构将基板载置于所述载置台。
11.根据权利要求10所述的基板处理装置，其中，
紧接在开始所述等离子体处理之后，所述控制部使所述升降机构下降来将基板载置于所述载置台。
12.根据权利要求9～11中的任一项所述的基板处理装置，其中，
所述升降机构是在相对于所述基板处理装置进行所述基板的搬入和搬出时保持该基板的升降销。
13.根据权利要求9～12中的任一项所述的基板处理装置，其中，
至少所述载置台的用于保持基板的保持面被利用比构成该载置台的金属材料更具有抗自由基性质的涂敷材料进行了涂敷。
14.根据权利要求13所述的基板处理装置，其中，
所述升降机构被利用所述涂敷材料进行了涂敷。
15.根据权利要求13或14所述的基板处理装置，其中，
所述涂敷材料是YF3和YOF中的至少任一种材料。
16.根据权利要求9～15中的任一项所述的基板处理装置，其中，
所述升降机构由至少比构成所述载置台的金属材料更具有抗自由基性质的构成构件构成。
CN202111138400.5A 2020-10-07 2021-09-27 基板处理方法和基板处理装置 Pending CN114300332A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020170068A JP7450512B2 (ja) 2020-10-07 2020-10-07 基板処理方法及び基板処理装置
JP2020-170068 2020-10-07

Publications (1)

Publication Number Publication Date
CN114300332A true CN114300332A (zh) 2022-04-08

Family

ID=80931629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111138400.5A Pending CN114300332A (zh) 2020-10-07 2021-09-27 基板处理方法和基板处理装置

Country Status (5)

Country Link
US (1) US20220108913A1 (zh)
JP (1) JP7450512B2 (zh)
KR (1) KR102653253B1 (zh)
CN (1) CN114300332A (zh)
TW (1) TW202220053A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158175A (ja) * 2001-11-21 2003-05-30 Ulvac Japan Ltd 処理方法及び真空処理装置
JP2008041969A (ja) * 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd 基板の脱離方法
US20100214712A1 (en) * 2009-02-24 2010-08-26 Tokyo Electron Limited Method for charge-neutralizing target substrate and substrate processing apparatus
CN107546171A (zh) * 2016-06-27 2018-01-05 东京毅力科创株式会社 基板升降机构、基板载置台和基板处理装置
CN107546091A (zh) * 2016-06-28 2018-01-05 瑞萨电子株式会社 半导体器件的制造方法
US20190185999A1 (en) * 2017-12-15 2019-06-20 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing
CN109920715A (zh) * 2017-12-12 2019-06-21 中微半导体设备(上海)股份有限公司 一种等离子体刻蚀反应器
CN110809817A (zh) * 2017-06-30 2020-02-18 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4135236B2 (ja) 1998-11-19 2008-08-20 ソニー株式会社 Ｃｖｄ膜の成膜方法
JP2008108953A (ja) 2006-10-26 2008-05-08 Momentive Performance Materials Japan Kk 半導体基板裏面異物除去方法
JP2009206131A (ja) 2008-02-26 2009-09-10 Panasonic Corp 半導体装置の製造方法および装置
KR20120073227A (ko) * 2009-09-10 2012-07-04 램 리써치 코포레이션 기판 위치 및 포텐셜에 대한 플라즈마 시그널링의 커플링에 기초한 플라즈마 디척킹 최적화를 위한 방법 및 장치
JP2017157778A (ja) 2016-03-04 2017-09-07 東京エレクトロン株式会社 基板処理装置
JP7083080B2 (ja) 2018-01-11 2022-06-10 株式会社日立ハイテク プラズマ処理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158175A (ja) * 2001-11-21 2003-05-30 Ulvac Japan Ltd 処理方法及び真空処理装置
JP2008041969A (ja) * 2006-08-08 2008-02-21 Matsushita Electric Ind Co Ltd 基板の脱離方法
US20100214712A1 (en) * 2009-02-24 2010-08-26 Tokyo Electron Limited Method for charge-neutralizing target substrate and substrate processing apparatus
CN107546171A (zh) * 2016-06-27 2018-01-05 东京毅力科创株式会社 基板升降机构、基板载置台和基板处理装置
CN107546091A (zh) * 2016-06-28 2018-01-05 瑞萨电子株式会社 半导体器件的制造方法
CN110809817A (zh) * 2017-06-30 2020-02-18 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN109920715A (zh) * 2017-12-12 2019-06-21 中微半导体设备(上海)股份有限公司 一种等离子体刻蚀反应器
US20190185999A1 (en) * 2017-12-15 2019-06-20 Lam Research Corporation Ex situ coating of chamber components for semiconductor processing

Also Published As

Publication number Publication date
JP7450512B2 (ja) 2024-03-15
TW202220053A (zh) 2022-05-16
KR20220046489A (ko) 2022-04-14
KR102653253B1 (ko) 2024-04-02
JP2022061860A (ja) 2022-04-19
US20220108913A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
CN107154370B (zh) 衬底处理装置、半导体器件的制造方法
CN110504157B (zh) 基板处理方法和基板处理装置
JP6339057B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム
JP5208800B2 (ja) 基板処理システム及び基板搬送方法
JP2001093884A (ja) プラズマ処理装置およびプラズマ処理方法
CN106920760B (zh) 衬底处理装置及半导体器件的制造方法
JP2019004083A (ja) 基板処理装置、基板載置機構、および基板処理方法
KR101965154B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US11189483B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP4695297B2 (ja) 薄膜形成装置及びロードロックチャンバー
JP2012054399A (ja) 半導体製造装置及び半導体製造方法
JP4865352B2 (ja) プラズマ処理装置及びプラズマ処理方法
CN110010524B (zh) 基片处理方法
KR101996143B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
CN114300332A (zh) 基板处理方法和基板处理装置
JP2006278619A (ja) 半導体製造装置
JP2019169662A (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
US11043389B2 (en) Substrate processing method
CN110870047B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP2012231001A (ja) 基板処理装置及び半導体装置の製造方法
CN112309820A (zh) 基板处理装置、半导体装置的制造方法以及存储介质
JP3754157B2 (ja) プラズマ処理方法およびプラズマ処理装置
US11658008B2 (en) Film forming apparatus and film forming method
JP5193481B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2024044428A (ja) エッチング方法およびエッチング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination