CN107546091A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN107546091A
CN107546091A CN201710412838.5A CN201710412838A CN107546091A CN 107546091 A CN107546091 A CN 107546091A CN 201710412838 A CN201710412838 A CN 201710412838A CN 107546091 A CN107546091 A CN 107546091A
Authority
CN
China
Prior art keywords
semiconductor wafer
microscope carrier
vacuum tank
manufacture method
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710412838.5A
Other languages
English (en)
Inventor
堀越孝太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107546091A publication Critical patent/CN107546091A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3178—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for applying thin layers on objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H01J37/32788—Means for moving the material to be treated for extracting the material from the process chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/0203—Protection arrangements
    • H01J2237/0206—Extinguishing, preventing or controlling unwanted discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/18—Vacuum control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Robotics (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种半导体器件的制造方法，包括以下步骤：(a)将半导体晶片放置在设置于室中的载台之上，所述室内部的压力通过真空抽取而减小；和(b)在步骤(a)之后，在半导体晶片被所述载台吸附且保持的状态下在所述室中形成等离子体，从而对所述半导体晶片执行期望的处理。这里，在步骤(a)之前，将具有高于氮气的电负性的负气体、氧气O2引入所述真空容器中以在所述室中形成O2等离子体，由此允许消除保留在所述载台之上的电荷。

Description

半导体器件的制造方法
相关申请的交叉引用
这里通过引用并入2016年6月28日提交的日本专利申请No.2016-127211的全部公开内容，包括说明书、附图和摘要。
技术领域
本发明涉及半导体器件的制造技术，其中例如在半导体晶片上执行等离子体处理。
背景技术
已知被称为多晶硅刻蚀器的刻蚀设备作为待用于半导体器件的栅电极的处理中的等离子体刻蚀设备。在多晶硅刻蚀器中，主要由静电卡盘系统将半导体晶片(半导体衬底，以下也简称为晶片)吸附并保持到载台的状态下执行刻蚀处理。
例如，日本未审查专利申请公开No.Hei 9(1997)-260475(专利文献1)公开了：通过静电卡盘系统吸附并保持晶片，并且通过紫外光照射装置电离的惰性气体中和电荷。
此外，例如，日本未审查专利申请公开No.2010-165726(专利文献2)公开了：通过静电卡盘系统吸附并保持晶片，并且通过电离器中和静电。
[相关现有技术文献]
[专利文献]
[专利文献1]日本未审查专利申请公开No.Hei 9(1997)-260475
[专利文献2]日本未审查专利申请公开No.2010-165726
发明内容
在上述多晶硅刻蚀器中，在晶片上的刻蚀处理结束之后，通过向室内引入惰性气体来中和晶片背表面上的电荷，之后，通过升高升降销来上推晶片，使得将晶片输送到传送臂，由此送出(carry out)晶片。在这种情况下，本申请的发明人已经发现，由于剩余在陶瓷载台的表面之上的电荷，发生了晶片的送出误差。
也就是说，当晶片被载台上方的升降销向上推动时，晶片的位置被移位，从而当晶片被输送到传送臂时出现送出误差。
其他问题和新特征将从本说明书的描述和附图中变得清楚。
根据一个实施例的半导体器件的制造方法，包括以下步骤：(a)将半导体晶片放置在设置于真空容器中的载台之上，所述真空容器内部的压力通过真空抽取而减小；和(b)在步骤(a)之后，在所述半导体晶片被所述载台吸附且保持的状态下在所述真空容器中形成等离子体，从而对所述半导体晶片执行期望的处理。此外，在步骤(a)之前，将具有高于氮气的电负性的处理气体引入所述真空容器中以在所述真空容器中形成等离子体，由此允许消除保留在所述载台之上的电荷。
根据一个实施例的半导体器件的另一制造方法，包括以下步骤：(a)将半导体晶片放置在设置于真空容器中的载台之上，所述真空容器内部的压力通过真空抽取而减小；和(b)在步骤(a)之后，在所述半导体晶片通过使用静电卡盘系统被所述载台吸附且保持的状态下在所述真空容器中形成等离子体，从而对所述半导体晶片执行刻蚀处理。此外，在步骤(a)之前，将氧气引入所述真空容器中以在所述真空容器中形成等离子体，由此允许消除保留在所述载台之上的电荷。
根据上述实施例，可以减少在送出经处理的半导体晶片时可能发生的送出误差的出现并且提高等离子体处理的生产率。此外，可以减少对半导体晶片的损坏。
附图说明
图1是示出实施例的刻蚀设备的主要部分的结构的一个示例的示意图；
图2是示出实施例的晶片送出过程的一个示例的送出流程图；
图3是示出图2所示的晶片送出过程中的主要过程的一个示例的示意图；
图4是示出在图2所示的晶片送出过程中将晶片输送到传送臂的状态的一个示例的示意图；
图5是示出在图2所示的晶片送出过程中执行对剩余电荷放电的状态的一个示例的示意图；
图6是图5所示的主要部分的放大图；
图7是示出用于验证和评估图2所示的晶片送出过程的效果的条件的一个示例的数据表；
图8是示出基于图7所示的条件执行的验证和评估的结果的图；
图9是示出从图8所示的验证和评估的结果获得的优选条件的一个例子的数据表；
图10是示出从图9所示的条件下执行的验证和评估得到的效果的图；
图11是示出从图8所示的验证和评估的结果获得的效果的数据表；
图12是示出图2所示的晶片送出过程中在对剩余电荷放电中引入的气体的电负性的范围的一个示例的元素周期表；
图13是示出比较例子的晶片送出过程的送出流程图；和
图14是示出图13所示的晶片送出过程的主要过程的示意图。
具体实施方式
在以下实施例中，除非特别需要，否则原则上将不重复对相同或相似部分的描述。
此外，为了方便起见，在以下实施例中，通过将实施例分割成多个部分或实施例来进行说明；然而，除非另有说明，否则它们不是彼此独立的，而是与其他实施例的部分或全部处于修改、细节、补充说明等的关系。
此外，在以下的实施例中，除非另有说明，否则当涉及元件数等(包括单位数、数值、数量、范围等)时，除非另有说明或者除非数原理上明显地限于具体数字，否则数并不限于具体数字，而是可能大于或小于具体数字。
此外，在以下的实施方式中，不言而喻，除非另有说明或者除非在原则上显然是必需的，否则构成元件(也包括构成步骤等)也并非必需的。
另外，在以下的实施方式中，除了另有说明，否则当将其描述为“具有A”、“包括A”或“包含A”时，不用说除此之外不排除其他元件。类似地，在以下实施例中，当涉及构成元件等的形状和位置关系等时，应包括与形状等基本相同或相似的那些，除非另有说明或者除非原则上明显认为不包括。这也适用于上述数值和范围。
在下文中，将基于附图详细描述本发明的优选实施例。在用于说明实施例的每个图中，具有相同功能的部件将用相同的附图标记表示，并且将省略其重复的描述。此外，为了使图更容易理解，即使在平面图中也可以添加阴影。
<刻蚀设备的配置>
图1是示出实施例的刻蚀设备的主要部分的结构的一个示例的示意图。
将参照图1描述待用于本实施例的半导体器件的制造方法中的刻蚀设备的主要部分的配置。
图1所示的等离子体处理设备1是待用于半导体器件的微加工处理中的处理设备，并且在本实施例中，作为等离子体处理设备的一个例子，采用并描述用于执行干法刻蚀处理的等离子体刻蚀设备。
等离子体刻蚀设备1具有：作为真空容器的室3；设置在室3中的载台4，该载台之上将放置待处理的衬底、半导体晶片(半导体衬底，晶片)2；以及用于减小室3中的压力(用于对室3排气)的排气部9。
本实施例的等离子体刻蚀设备1包括陶瓷载台4，并且将描述其中半导体晶片2被静电卡盘(ESC)系统吸附和保持的情况。
在期望的处理如刻蚀处理期间，通过排气部9将室3中的压力降低到真空状态，并且从气体引入部10将进一步所需的气体引入室3。高频功率从高频电源8提供给设置在载台4中的下电极4a。半导体晶片2通过静电卡盘系统吸附并保持到陶瓷载台4的表面。
如稍后描述的图3所示，在载台4中设置有用于将处理后的半导体晶片2与载台4分离的多个升降销(销构件)4b，由此半导体晶片2通过升降销4b的上下运动被放置在载台4之上或与载台4分离。
半导体晶片2经由机器人(未示出)的传送臂14被送入室3和送出室3，如后面所述的图4所示。也就是说，当半导体晶片2被送入室3时，使保持半导体晶片2的传送臂14前进并在载台4上方等待，且升降销4b升高以从载台4突出，由此从传送臂14接收半导体晶片2并保持半导体晶片2。
此后，在半导体晶片2被升降销4b保持的状态下将升降销4b降低，由此将半导体晶片2放置在载台4之上。
另一方面，当将半导体晶片2送出室3时，通过升高升降销4b将处理后的半导体晶片2与载台4分离，并且在半导体晶片2被升降销4b保持的状态下通过升高升降销4b到预定高度来使半导体晶片2等待。使传送臂14在由升降销4b保持的半导体晶片2的下方前进，由此由传递臂14从升降销4b接收半导体晶片2。
此后，在半导体晶片2被传送臂14保持的状态下将半导体晶片2送出室3。
此外，在本实施例的等离子体刻蚀设备1中，石英板7被布置在室3的正上方，并且经由该石英板7进一步设置涡卷状TCP(变压器耦合等离子体)电极5，以便在室3中产生高密度等离子体。
等离子体刻蚀设备1被如下构造：通过从高频电源6向TCP电极5施加高频电力而产生电磁波；以及通过石英板7将电磁波引入到室3中并且进一步通过激发室3中的气体而产生高密度等离子体，由此允许执行等离子体处理。
例如，在去除诸如多晶硅膜的沉积膜的刻蚀处理中，将NF3气体引入到室3内以生成等离子体11(在这种情况下，为NF3等离子体)，由此允许执行刻蚀处理。
在这种情况下，在等离子体刻蚀设备1中，在室3内的压力降低到50mTorr或更少的状态下，优选约15mTorr，利用静电卡盘系统使半导体晶片2被载台4吸附且保持；在该状态下，对半导体晶片2进行干法刻蚀处理。即，在本实施例的等离子体刻蚀设备1中，在室3内的压力降低到低压的气氛中执行诸如刻蚀处理的期望处理。
在刻蚀处理中，电流在载台4的半导体晶片2和静电卡盘(ESC)之间流动。结果，静电卡盘的表面和半导体晶片2的表面保持电荷，并且静电吸附在+(正)电荷和-(负)电荷之间进行，由此半导体晶片2被吸附和保持。
<晶片送出过程>
图13是示出比较例子的晶片送出过程的送出流程图，以及图14是示出图13所示的晶片送出过程的主要过程的示意图。在图14中，在载台4中示出的“-”(负)表示电荷。
首先，将参照图13和图14描述经受了刻蚀处理的晶片的送出过程，其被本申请的发明人作为比较过程而进行了研究。
在图13所示的半导体晶片送出流程图中，在刻蚀处理结束之后停止高频电源。这里，停止图1所示的等离子体刻蚀设备1中的高频电源6。
接下来，停止ESC-高压电源。这里，停止对等离子体刻蚀设备1中设置在载台4中的下电极4a施加电力的高频电源8。
接下来，引入用于中和晶片背表面的惰性气体。这里，例如，将氩(Ar)气引入到室3中。之后，消除晶片的背面之上的-电荷。这里，氩气通过气体引入部10被引入到室3内，以在半导体晶片2上方形成Ar等离子体12，如图14的等离子体中和所示，在该状态下，向载台4中的下电极4a施加例如-1000V的反向高电压，从而中和半导体晶片2的背表面。
中和完成后，将升降销升高，如图13所示。这里，经中和的半导体晶片2被升降销(销构件)4b上推，并从载台4向上分离，如图14中的“送出晶片”所示。
接下来，晶片被送出，如图13和图14所示。这里，由升降销4b上推的半导体晶片2被输送到后面所述的图4中所示的传送臂14，由此通过传送臂14将晶片2送出室3。
在送出晶片2之后，通过使用传送臂14将下一个要处理的半导体晶片2送入到室3中，并进一步输送到升降销4b，由此将晶片放置在载台4之上，如图14中的“送入下一晶片”所示。此时，-(负)剩余电荷少量地存在于载台4的表面之上，如A部分所示。
根据图13所示的晶片送出流程和在与上述相同的条件下，在半导体晶片2上执行期望的刻蚀处理(刻蚀处理结束)之后，停止高频电源，停止ESC-高压电源，引入惰性气体，并消除在晶片的背表面之上的-电荷；并且在消除电荷之后，升高升降销。
在这种情况下，当晶片2被升降销4b上推时，半导体晶片2的位置发生移位。认为这是在首次处理的半导体晶片2被送出时由于在载台4的表面之上剩余的-电荷的影响而发生的。
也就是说，在中和电荷的上述步骤中，大部分-电荷从载台4中被放电，但是载台4中的静电卡盘中仍然留有一定量的微小电荷(参见图14中的A部分)，并且由于剩余电荷的影响，升降销4b向上推的半导体晶片2的位置被移位，这是本申请的发明人已经发现的。
如果在被升降销4b上推的半导体晶片2中出现超过规定量的位置移位，则造成传送误差，并且出现可能停止处理的问题，并且可能降低等离子体处理的生产率和效率。
此外，如果出现超过规定量的位置移位，则也存在半导体晶片2可能倾斜和破损、损坏等的问题。
接下来，将描述使用本实施例的等离子体刻蚀设备1的晶片送出过程，由此可以解决上述问题。
图2是示出实施例的晶片送出过程的一个示例的送出流程图；图3是示出图2所示的晶片送出过程的主要过程的一个示例的示意图；图4是示出在图2所示的晶片送出过程中将晶片输送到传送臂的状态的一个示例的示意图；图5是示出在图2所示的晶片送出过程中执行对剩余电荷放电的状态的一个示例的示意图；以及图6是图5所示的主要部分的放大图。在图3中，载台4中所示的“-”(负)表示电荷。
将描述在刻蚀处理之后执行的本实施例的晶片送出过程。
在图2所示的流程图中，在刻蚀处理结束之后停止高频电源。这里，停止图1所示的等离子体刻蚀设备1中的高频电源6。接下来，停止ESC-高压电源。这里，停止对设置在载台4中的下电极4a施加电力的高频电源8。
接下来，引入用于中和的惰性气体。这里，例如，将氩(Ar)气引入到室3中。接下来，消除晶片背表面之上的-电荷。这里，氩气被引入室3中，使得形成Ar等离子体12，如图3中的等离子体中和所示，并且在这种状态下，向载台4中的下电极4a施加例如-1000V的反向高电压，从而中和半导体晶片2的背表面。
中和完成后，将升降销升高，如图2所示。这里，经中和的半导体晶片2被升降销(销构件)4b向上推并从载台4向上分离，如图3中的“送出晶片”所示。
接下来，将晶片送出，如图2和图3所示。这里，由升降销4b向上推的半导体晶片2被输送到图4所示的传送臂14，由此在由传送臂14保持的同时将晶片2从室3中送出。
在将晶片送出之后，如图2所示引入负气体。这里，作为负气体，具有高于氮气的电负性的处理气体的氧(O2)气经由气体引入部10被引入到室3内。
在引入之后，如图2所示执行对剩余电荷的放电。这里，例如，施加高频电源6的1000W的输出。由此，在载台4上方形成O2等离子体13，如图5所示，使得通过O2等离子体13执行对剩余电荷的放电，如图2和图3所示。也就是说，如图6所示，通过在室3中形成O2等离子体13来消除剩余在载台4的表面之上的-(负)电荷(A部分)。此时的O2等离子体13为O+2e-＝O2-。
接下来，通过使用传送臂14将下一个要处理的半导体晶片2送入室3中，并传送到载台4上方，如图3中的“送入下一晶片”所示。此外，将半导体晶片2输送到载台4上方的升降销4b，并且将升降销4b下降，由此将半导体晶片2放置在平台4之上。此时，出现没有剩余电荷存在于载台4的表面之上的状态。
根据图2所示的晶片送出流程和在上述相同的条件和过程下，在半导体晶片2上执行期望的刻蚀处理(刻蚀处理结束)之后，停止高频电源，停止ESC-高压电源，引入惰性气体，并消除晶片背表面之上的-电荷；并且在消除电荷之后，升高升降销。
在升降销的升高中，半导体晶片2在载台4上方被升降销4b向上推动。此时，出现在载台4的表面之上不存在剩余电荷的状态，因此即使半导体晶片2被升降销4b向上推时半导体晶片2的位置也不会被移位，从而半导体晶片2能够被上推到预定位置(指定范围内的位置)。
此后，由升降销4b上推的半导体晶片2被输送到传送臂14。此时，半导体晶片2被上推到预定位置(指定范围内的位置)，因此半导体晶片2可以被输送到传送臂14而不造成传送误差。然后，半导体晶片2在被传送臂14保持的同时被送出室3。
根据本实施例的半导体器件的制造方法，在将半导体晶片2放置在室3内的载台4之上之前，降低其内部的压力，通过将O2气体引入室3中并且进一步通过在室3中形成O2等离子体13，消除剩余在载台4上的电荷，从而可以减少在经处理的半导体晶片2被送出时可能发生的送出误差的出现，并且可以改善等离子体处理的生产率。
也就是说，在通过升高升降销4b送出第一半导体晶片2之后，通过使用诸如O2气体的负气体在低压(50mTorr或更低)形成等离子体放电，从而允许在陶瓷载台4的表面之上的剩余电荷被消除。更具体地说，通过升高升降销4b将先处理的半导体晶片2从室3中送出，然后使O2等离子体13在室3中放电，从而允许剩余在载台4的表面之上的剩余电荷被消除。
由此，可以减少诸如半导体晶片2的送出误差之类的传送误差，这可以提高等离子体处理的生产率以及使用等离子体刻蚀设备1的等离子体处理的效率。
此外，通过减少诸如送出误差的传送误差，可以延长静电卡盘的使用寿命，并且可以降低等离子体处理中的成本。
在图14所示的比较例子的流程中，在由A部分所示的剩余电荷保留在载台4的表面之上的状态下处理下一半导体晶片2，因此可能会发生半导体晶片2的传送误差。另一方面，在图3所示的本实施例的流程中，通过将O2等离子体13放电，对每个晶片的剩余电荷进行复位(消除)，因此可以减少半导体晶片2的传送误差的出现。
此外，可以减少在送出经处理的半导体晶片2时可能发生的送出误差的出现，从而允许减小对半导体晶片2的损坏。
现在将描述执行负气体引入和对剩余电荷放电的步骤的时序。
根据图2所示的晶片送出流程，在激活等离子体刻蚀设备1之后，首先刻蚀要先进行处理的期望批次的半导体晶片(第一半导体晶片)2，并且进一步停止高频电源，停止ESC-高压电源，引入惰性气体，消除晶片背表面之上的-电荷，升高升降销，并且送出晶片(送出第一半导体晶片)。
在送出第一半导体晶片之后，并且在第二次要处理的且与第一半导体晶片2不同的半导体晶片(第二半导体晶片)2被放置在载台4之上之前，执行负气体引入和对剩余电荷放电的步骤，由此从载台4的表面消除电荷。
也就是说，在激活等离子体刻蚀设备1之后，刻蚀要首先处理的半导体晶片(第一半导体晶片)2，之后停止高频电源，停止ESC-高压电源，引入惰性气体，消除晶片背面之上的电荷，升高升降销，由此将该半导体晶片2送出室3。
此后，在第二次要处理的半导体晶片(第二半导体晶片)2放置在室3中的载台4之上之前，将处理气体引入室3中以在室3中形成期望的等离子体，从而允许消除剩余在载台4之上的电荷。
在第一半导体晶片2的情况下，在激活等离子体刻蚀设备1之后，在载台4的表面之上留下少量电荷。因此，至少在将第二半导体晶片2放置在室3中的载台4之上之前，可以消除在载台4的表面之上的剩余电荷。
备选地，在等离子体刻蚀设备1被激活之后并且在将期望批次的第一半导体晶片2放置在室3中的载台4之上之前，可以将处理气体引入室3中以在室3中形成期望的等离子体，从而允许消除剩余在载台4之上的电荷。
换句话说，在等离子体刻蚀设备1被激活之后并且在将第一半导体晶片2放置在载台4之上之前，可以在室3中形成期望的等离子体，从而允许消除剩余在载台4之上的电荷。
如上所述，可以在任何时刻进行负气体引入和对剩余电荷放电的步骤，只要在第一半导体晶片2被刻蚀之后并且至少在将第二半导体晶片2放置在载台4之上之前的时刻。
<其效果和结果的验证与评估>
图7是示出用于验证和评估图2所示的晶片送出过程的效果的条件的一个示例的数据表；图8是示出基于图7所示的条件执行的验证和评估的结果的图；以及图9是示出从图8所示的验证和评估的结果获得的优选条件的一个例子的数据表。图10是示出从图9所示的条件下执行的验证和评估得到的效果的图；以及图11是示出从图8所示的验证和评估的结果获得的效果的数据表。
在图7所示的验证和评估中，使用NF3气体(以下也称为步骤1)的步骤和使用O2气体的步骤(以下也称为步骤2)分别被评估为#1至#4。NF3气体主要用于在刻蚀处理中除去硅(Si)基沉积膜，而O2气体主要用于除去碳(C)基沉积膜。
在图7所示的#1评估中，步骤1(NF3气体)执行30秒，并连续执行步骤2(O2气体)8秒。
在#2评估中，步骤1(NF3气体)执行45秒，并连续执行步骤2(O2气体)8秒。也就是说，只有步骤1(NF3气体)执行15秒的更长时间(延长NF3气体的流动时间)。
在#3评估中，步骤1(NF3气体)执行20秒，并连续执行步骤2(O2气体)40秒。
在#4评估中，步骤1(NF3气体)执行20秒，并连续执行步骤2(O2气体)60秒。也就是说，只有步骤2(O2气体)执行20秒的更长时间(延长O2气体的流动时间)。
在#1至#4的评估中，在相邻的评估之间设置30分钟的间隔，并且在该间隔中，通过清洗室3内部来重置室3内的气氛。
通过在这些条件下测量当晶片2被升降销4b上推时发生的半导体晶片2的位置移位量，获得图8所示的图。
在#1评估中，示出了五个半导体晶片2的移位量的测量值，并且在#2评估中，示出了三个半导体晶片2的移位量的测量值，如图8所示。在#3的评估中，示出了两个半导体晶片2的移位量的测量值，并且在#4评估中，也示出了两个半导体晶片2的移位量的测量值。
在图8所示的移位量的测量值中，当半导体晶片2的移位量大于5000μm时，发生传送误差，因此在这种情况下，确定移位判定为NG；另一方面，当其移位量小于5000μm时，没有发生传送误差，因此确定移位判定为OK。
也就是说，在本实施例中，设定用于确定由图3所示的升降销4b上推的半导体晶片2是否被布置(OK)或未布置(NG)在预定位置(在规定范围内的位置)的准则，使得上述移位量为5000μm，并且因此5000μm的移位量被设定为图8中的移位判定值。
在图7所示的#1评估中，第一半导体晶片2和第二半导体晶片2的移位量的测量值小于5000μm，因此它们的移位判定为OK，但是第三半导体晶片2、第四半导体晶片2和第五半导体晶片2的移位量大于5000μm，因此它们的移位判定为NG。也就是说，发现如下的趋势：随着经处理的半导体晶片2的数量增加，半导体晶片2的位置移位量增加到更大的值。
在#2的评估中，第一半导体晶片2和第二半导体晶片2的移位量的测量值小于5000μm，因此它们的移位判定为OK，而第三半导体晶片2的移位量的测量值大于5000μm，因此其移位判定为NG。也就是说，发现随着经处理的半导体晶片2的数量增加，半导体晶片2的位置移位量增加到更大的值，并且发现该结果表明与#1评估的结果几乎相同的趋势。
因此，发现对于图7所示的#1至#2评估，NF3气体步骤延迟15秒没有效果。
在#3评估中，第一半导体晶片2和第二半导体晶片2的移位量的测量值都大约为3000μm，远小于5000μm，因此它们的移位判定为OK。此外，第二半导体晶片2的测量值小于第一半导体晶片2的测量值，因此可以确定以下趋势：即使经处理的半导体晶片2的数量增加，移位量的测量值也可以不超过5000μm。
在#4评估中，第一半导体晶片2和第二半导体晶片2的移位量的测量值都大约为100μm至200μm，远小于#3的测量值。与#3评估类似，#4的测量值也远小于5000μm，因此移位判定为OK。
由于第一半导体晶片2和第二半导体晶片2的移位量的测量值几乎相等，且因此可以确定如下趋势：即使经处理的半导体晶片2的数量增加，移位量的测量值也可以不大于5000μm，与#3评估类似。
从图7所示的#3和#4评估结果可以看出，由于#4的移位量的测量值远小于#3，所以将O2气体步骤延长20秒是有效的。
可以说，如上所述延长O2气体步骤的时间对于减少半导体晶片2的位置移位量是非常有效的。
因此，图10示出了通过使用图9所示的条件来评估100个半导体晶片的位置移位量的结果。详细地说，如所发现的那样，上述的延长O2气体步骤的时间对于减少半导体晶片2的位置移位量是有效的，则以如下方式重新评估100个半导体晶片2：如图9所示，执行步骤1(NF3气体)20秒以及步骤2(O2气体)70秒。
在这种情况下，对于步骤1(NF3气体)，室3中的压力为65mTorr，对于步骤2(O2气体)为15mTorr。也就是说，在50mTorr或更少的低压气氛中评估步骤2(O2气体)。
在图7所示的#1的条件下，对100个半导体晶片2进行类似评估。
图10示出了在将O2气体步骤的时间延长到70秒的评估中发生的和在#1的条件下执行的评估中发生的半导体晶片2的位置移位量的变化范围。在步骤1(NF3气体)的30秒+步骤2的8秒(O2气体)的评估中，测量值的变化的上限接近9000μm，其远大于移位判定值5000μm，如图10所示。然而，在步骤1(NF3气体)的20秒+步骤2(O2气体)的70秒的评估中，移位量的测量值的变化上限变得极小于2000μm，其远小于5000μm的移位判定值。也就是说，与步骤1(NF3气体)的30秒+步骤2(O2气体)的8秒的评估相比，步骤1(NF3气体)的20秒+步骤2(O2气体)的70秒的评估具有较小的测量值的变化上限(远小于5000μm的移位判定值)并且也具有非常小的变化范围。
根据图10的结果，可以通过引入O2气体来获得对半导体晶片2的位置移位量的影响，并且通过将O2气体引入更长时间来获得对其移位量的更大的影响。
结果，发现如图11所示：在步骤1(NF3气体)中，即使延长步骤的时间，也不会产生影响；然而，在步骤2(O2气体)中，通过延长步骤时间可以获得很大的影响。
<待使用的气体的电负性>
图12是示出图2所示的晶片送出过程中在对剩余电荷放电中待引入的气体的电负性的范围的一个示例的元素周期表。
在根据本实施例的半导体器件的制造方法中，在图2所示的负气体引入步骤中引入负气体，并且在将负气体引入室3的状态下进行对剩余电荷的放电，从而允许消除陶瓷载台4的表面之上的电荷。因此，较大地涉及了所使用的气体的电负性。
电负性是分子中的原子吸取电子的强度的相对度量。假设不同类型的原子彼此化学键合，每个原子上的电子的电荷分布与这些原子分离的情况不同。这是由于键的配体中的原子的影响，并且由于根据原子的类型在吸取电子的强度上存在差异。
并且，可以确定吸取电子的该强度的度量对于每种类型的原子是相关的，并且这种度量是电负性。
从图7至图10的评估结果可以看出，NF3气体对半导体晶片2的位置移位没有影响。根据图12所示的元素周期表，NF3气体中含有氮(N)，并且氮的电负性为3.04。因此，作为本实施例的半导体器件的制造方法(通过等离子体刻蚀设备1的对剩余电荷放电)中使用的气体，应使用含有电负性高于氮的元素的气体。也就是说，必须通过使用电负性高于氮气的气体来对剩余电荷进行放电。
具体地说，在图2所示的负气体引入步骤中，作为负气体引入含有电负性高于氮的元素的气体，并且在将负气体引入室3的状态下执行对剩余电荷的放电。
这里，根据图12，电负性高于3.04的元素是氯(Cl)＝3.16、氧(O)＝3.44和氟(F)＝3.98，并且在图2所示的负气体引入步骤中，将含有这些元素中的任何一种元素的气体引入室3，以执行对剩余电荷的放电，从而允许从载台4吸取和消除载台4表面之上的电荷。
根据电负性的大小，更优选使用氯、氧和氟、氧气或氟气，并且可以从图7至图10的评估结果说明：优选在50mTorr或更低的低压气氛中通过使用氧气(O2气体)形成O2等离子体13。
基于优选实施例具体描述了本发明人所作出的发明；然而，本发明不应限于上述实施例，不用说，本发明可以在不脱离本发明的范围内进行各种修改。
例如，在上述实施例中，作为示例描述了其中通过等离子体处理装置的等离子体处理为干法刻蚀的情况，但通过等离子体处理装置的等离子体处理不限于干法刻蚀，而可以采用诸如CVD(化学气相沉积)或溅射之类的处理。
另外，在上述实施例中，已经描述了等离子体刻蚀装置中的载台包括陶瓷的情况，但载台可以包括陶瓷以外的其它材料，只要其具有相对高的介电常数。
此外，在上述实施例中，描述了将用于确定半导体晶片的位置移位量的移位判定值设定为5000μm的情况，但移位判定值不限于5000μm，也可以设定5000μm以外的其它数值。

Claims (13)

1.一种半导体器件的制造方法，包括以下步骤：
(a)将半导体晶片放置在设置于真空容器中的载台之上，所述真空容器内部的压力通过真空抽取而减小；和
(b)在步骤(a)之后，在所述半导体晶片被所述载台吸附且保持的状态下在所述真空容器中形成等离子体，从而对所述半导体晶片执行期望的处理，
其中在步骤(a)之前，将具有比氮气的电负性更高的电负性的处理气体引入所述真空容器中以在所述真空容器中形成等离子体，由此允许消除保留在所述载台之上的电荷。
2.根据权利要求1所述的半导体器件的制造方法，
其中对所述半导体晶片执行刻蚀处理作为所述期望的处理。
3.根据权利要求1所述的半导体器件的制造方法，
其中所述处理气体是氧气或氟气。
4.根据权利要求1所述的半导体器件的制造方法，
其中在步骤(a)中，所述真空容器内部的压力降低到50mTorr或更小。
5.根据权利要求1所述的半导体器件的制造方法，
其中在步骤(b)之后，从所述真空容器中送出第一半导体晶片，并且在此之后且在对与所述第一半导体晶片不同的第二半导体晶片执行步骤(a)之前，将所述处理气体引入所述真空容器中以在所述真空容器中形成等离子体，由此允许消除保留在所述载台之上的电荷。
6.根据权利要求1所述的半导体器件的制造方法，
其中在对期望批次的所述第一半导体晶片执行步骤(a)之前，将处理气体引入所述真空容器中以在所述真空容器中形成等离子体，由此允许消除保留在所述载台之上的电荷。
7.根据权利要求1所述的半导体器件的制造方法，
其中所述半导体晶片通过使用静电卡盘系统被所述载台吸附和保持。
8.根据权利要求1所述的半导体器件的制造方法，
其中在步骤(b)之后，通过所述载台上方的销构件上推所述半导体晶片，并且将所述半导体晶片输送到传送臂并送出。
9.一种半导体器件的制造方法，包括以下步骤：
(a)将半导体晶片放置在设置于真空容器中的载台之上，所述真空容器内部的压力通过真空抽取而减小；和
(b)在步骤(a)之后，在所述半导体晶片通过使用静电卡盘系统被所述载台吸附且保持的状态下在所述真空容器中形成等离子体，从而对所述半导体晶片执行刻蚀处理，
其中在步骤(a)之前，将氧气引入所述真空容器中以在所述真空容器中形成等离子体，由此允许消除保留在所述载台之上的电荷。
10.根据权利要求9所述的半导体器件的制造方法，
其中在步骤(a)中，将所述真空容器内部的压力降低到50mTorr或更少。
11.根据权利要求9所述的半导体器件的制造方法，
其中在步骤(b)之后，从所述真空容器中送出第一半导体晶片，并且在此之后且在对与所述第一半导体晶片不同的第二半导体晶片执行步骤(a)之前，将所述处理气体引入所述真空容器中以在所述真空容器中形成等离子体，由此允许消除保留在所述载台之上的电荷。
12.根据权利要求9所述的半导体器件的制造方法，
其中在对期望批次的所述第一半导体晶片执行步骤(a)之前，将所述处理气体引入所述真空容器中以在所述真空容器中形成等离子体，由此允许消除保留在所述载台之上的电荷。
13.根据权利要求9所述的半导体器件的制造方法，
其中在步骤(b)之后，通过所述载台上方的销构件上推所述半导体晶片，并且将所述半导体晶片输送到传送臂并送出。
CN201710412838.5A 2016-06-28 2017-06-05 半导体器件的制造方法 Pending CN107546091A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-127211 2016-06-28
JP2016127211A JP2018006392A (ja) 2016-06-28 2016-06-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN107546091A true CN107546091A (zh) 2018-01-05

Family

ID=60677465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710412838.5A Pending CN107546091A (zh) 2016-06-28 2017-06-05 半导体器件的制造方法

Country Status (3)

Country Link
US (1) US10056235B2 (zh)
JP (1) JP2018006392A (zh)
CN (1) CN107546091A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834187A (zh) * 2019-04-17 2020-10-27 台湾积体电路制造股份有限公司 半导体处理装置和利用静电放电(esd)防止层的方法
CN114300332A (zh) * 2020-10-07 2022-04-08 东京毅力科创株式会社 基板处理方法和基板处理装置
CN114823446A (zh) * 2022-04-28 2022-07-29 上海稷以科技有限公司 一种解决多尺寸晶圆传送的工艺方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341719B (zh) * 2020-03-18 2023-04-14 北京北方华创微电子装备有限公司 承载装置、半导体设备及残余电荷的检测方法
CN111463128A (zh) * 2020-04-14 2020-07-28 Tcl华星光电技术有限公司 一种干刻蚀方法及多晶硅薄膜晶体管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163973B2 (ja) 1996-03-26 2001-05-08 日本電気株式会社 半導体ウエハ・チャック装置及び半導体ウエハの剥離方法
JP2002280365A (ja) * 2001-03-19 2002-09-27 Applied Materials Inc 静電チャックのクリーニング方法
JP2010165726A (ja) 2009-01-13 2010-07-29 Elpida Memory Inc 真空処理装置、及び、該真空処理装置における静電チャックのクリーニング方法
US8293649B2 (en) * 2009-12-18 2012-10-23 Global Unichip Corp. Release accumulative charges on wafers using O2 neutralization
US8520360B2 (en) * 2011-07-19 2013-08-27 Lam Research Corporation Electrostatic chuck with wafer backside plasma assisted dechuck

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834187A (zh) * 2019-04-17 2020-10-27 台湾积体电路制造股份有限公司 半导体处理装置和利用静电放电(esd)防止层的方法
CN111834187B (zh) * 2019-04-17 2023-07-11 台湾积体电路制造股份有限公司 半导体处理装置和利用静电放电(esd)防止层的方法
CN114300332A (zh) * 2020-10-07 2022-04-08 东京毅力科创株式会社 基板处理方法和基板处理装置
CN114823446A (zh) * 2022-04-28 2022-07-29 上海稷以科技有限公司 一种解决多尺寸晶圆传送的工艺方法

Also Published As

Publication number Publication date
JP2018006392A (ja) 2018-01-11
US10056235B2 (en) 2018-08-21
US20170372876A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
CN107546091A (zh) 半导体器件的制造方法
US9773692B2 (en) In-situ removable electrostatic chuck
US9558919B2 (en) Method of modifying electrostatic chuck and plasma processing apparatus
TWI433199B (zh) 電漿處理構件、其製造方法、具有其之電漿室、及增加腔室零件使用壽命與減少汙染物之方法
US7628864B2 (en) Substrate cleaning apparatus and method
US7892445B1 (en) Wafer electrical discharge control using argon free dechucking gas
US7335601B2 (en) Method of processing an object and method of controlling processing apparatus to prevent contamination of the object
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
JP6845773B2 (ja) プラズマ処理方法
JPH10340857A (ja) 半導体装置の製造方法及び半導体製造装置
TWI324361B (zh)
KR100653707B1 (ko) 플라즈마 처리장치의 플라즈마 처리방법
CN112259457A (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
JP6505027B2 (ja) 試料の離脱方法およびプラズマ処理装置
CN112530800A (zh) 蚀刻方法和基板处理系统
US20090301516A1 (en) Substrate transfer device and cleaning method thereof and substrate processing system and cleaning method thereof
JP3549188B2 (ja) 半導体基板への薄膜成膜方法
JP4789821B2 (ja) 基板処理装置の検査方法
US20200395221A1 (en) Method of etching porous film
JP4060941B2 (ja) プラズマ処理方法
TWI830129B (zh) 蝕刻裝置及蝕刻方法
TW202220030A (zh) 被處理體之處理方法及電漿處理裝置
JP2010263244A (ja) プラズマ処理方法
JP4749683B2 (ja) エッチング方法
KR100319468B1 (ko) 플라즈마 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180105