JP2009206131A

JP2009206131A - 半導体装置の製造方法および装置

Info

Publication number: JP2009206131A
Application number: JP2008044097A
Authority: JP
Inventors: Maki Inaba; 真樹鰍場; Nobuhiro Jiwari; 信浩地割; Yoshihiro Yanagi; 義弘柳
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2008-02-26
Filing date: 2008-02-26
Publication date: 2009-09-10

Abstract

【課題】基板を下部電極上に置かずにプラズマを生成することによって、プラズマ処理室内の生成物の除去を行うことによる不具合を除去し、基板をプラズマ処理する処理工程の後に前記基板を前記予備室内の基板保持部に保持し、所定時間放置する保持工程を設けることにより、基板の帯電除去および基板に静電的に付着しているパーティクルの他の基板への裏面転写を抑制する。
【解決手段】基板をプラズマ処理室に搬入する搬入工程Ｓｔ１と、前記基板をプラズマ処理する処理工程Ｓｔ２と、前記基板を前記プラズマ処理室から予備室に搬送する搬送工程Ｓｔ３と、前記基板を前記予備室内の基板保持部に保持し、これを所定時間放置する保持工程Ｓｔ４と、前記基板を前記予備室から搬出する搬出工程Ｓｔ５を備える。
【選択図】図４

Description

本発明は半導体装置の製造方法および装置に係わり、特にプラズマ放電を利用した製造方法および装置に関するものである。

本発明に関連する半導体装置の製造装置としては、プラズマを用いて半導体ウェハ上に形成された被エッチング膜をエッチングするドライエッチング装置、プラズマを用いて半導体ウェハ上に形成されたフォトレジストを除去するアッシング装置、または、プラズマを用いて半導体ウェハ上に薄膜を形成するＣＶＤ装置などが挙げられる。

プラズマを用いた所定の半導体装置の製造方法に基づく半導体の製造過程における微細加工のためのドライエッチング、アッシング、ＣＶＤ等は様々な工程で用いられており、以下従来のドライエッチング装置およびこれに基づく製造工程について図面を参照しながら説明する。

図１０に示すものは従来のドライエッチング装置要部を示すものであり、図中、２０は基板、２１はパーティクル、２２は下部電極、２３は上部電極、２４はプラズマ処理室、２５は導入ガス制御装置（図示省略）を経由してガスを導入するガス導入管、２６は排気ポンプに接続されている排気管である。

次にこの装置を用いて行われる従来のドライエッチング工程について説明する。

図１０（ａ）は、基板をドライエッチング処理した後のドライエッチング装置の状態、図１０（ｂ）は、プラズマを利用して、ドライエッチング装置内の生成物を除去した後の状態を表している。

まず、図１０（ａ）に示すように、プラズマ処理室２４の内部にある下部電極１２上に被エッチング試料である基板２０を保持する。

次に、導入ガス制御装置によってガス導入管２５からプラズマ処理室２４へ反応ガスを供給し、下部電極２２および上部電極２３に高周波電力を印加することによってプラズマを発生させ、基板２０のドライエッチングを行う。

基板２０にドライエッチングを行った後、基板２０をプラズマ処理室２４から搬出する。

このとき、図１０（ａ）に示すように、プラズマ処理室２４の内面にはドライエッチングで生じたパーティクル２１が付着しているので、このパーティクル２１を除去するため、基板２０の搬出後、図１０（ｂ）に示すように、ガス導入管２５からＳＦ６等のガスを導入し、上部電極２３に高周波電力を印加することによりプラズマを発生させる。これにより、Ｆラジカル等の反応性の高い反応種が発生し、プラズマ処理室２４の内面に付着したパーティクル２１と反応した反応ガスが生成されるので、これを排気ポンプ（図示省略）により排気管２６からプラズマ処理室２４の外へ排出することにより、同図１０（ｂ）に示すように、プラズマ処理室２４の内面を洗浄し、そのパーティクル２１を低減できる。
特開平４−２４９３１８号公報

このように、前記従来技術では、基板２０を下部電極２２上に置かない状態でプラズマを生成することにより、プラズマ処理室２４の内面のパーティクル２１を除去している。

しかしながら、このようなプラズマクリーニングを行うと、露出された下部電極２２の上面がエッチングされて表面が荒れ、下部電極２２の表面にパーティクル２１が付着しやすくなる。

図１１はプラズマ処理室２４内の下部電極２２の概略断面図であり、下部電極２２から基板２０を離すときに基板２０を突き上げるプッシャーピン２７を備えている。この際、図１１（ａ）に示すように、下部電極２２の表面が荒れているためにパーティクル２１が付着している。この状態でプッシャーピン２７によって基板２０を下部電極２２から離すと、図１１（ｂ）に示すように、基板２０の裏面にパーティクル２１が付着する。

この状態で次の製造工程を行うと、基板２０の裏面に付着したパーティクル２１が不純物として混入し、半導体装置の歩留まり、信頼性を低下させることになる。

また、このような基板２０を図１２に示すＦＯＵＰ２８に収納すると、以前に処理され収納されている基板２０ａの表面にパーティクル２１を落下させ、やはり半導体装置の歩留まり、信頼性を低下させることになる。

本発明は、前記課題を解決し、基板の帯電除去および基板の帯電による下部に位置する基板へのパーティクルの転写の抑制を効率的に進めることができ、半導体装置の歩留まりおよび信頼性を向上させることができる半導体装置の製造方法および装置を提供することを目的とする。

前記目的を達成するため、本発明の半導体装置の製造方法は基板をプラズマ処理室に搬入する工程と、前記基板をプラズマ処理する工程と、前記基板を前記プラズマ処理室から予備室に搬送する工程と、前記基板を前記予備室内の基板保持部に保持し、これを所定時間放置する保持工程と、前記基板を前記予備室から搬出する搬出工程とからなることを特徴とし、また、本発明の半導体装置の製造装置は、プラズマ処理室と、前記プラズマ処理室と真空部を介して接続された予備室とを備え、前記予備室は基板を保持する基板保持部を備えていることを特徴とするものである。

本発明に係わる半導体装置の製造方法によれば、基板をプラズマ処理する処理工程の後に前記基板を前記予備室内の基板保持部に保持し、所定時間放置する保持工程を設けることで、基板の帯電除去および基板に静電的に付着しているパーティクルの他の基板への裏面転写を抑制することができ、また装置としてはプラズマ処理室と真空部を介して接続された予備室と、前記予備室に基板を保持する基板保持部を更に設けたことによりこれを実現可能としている。

以下本は発明の各実施の形態について図面を参照しながら説明する。

（実施の形態１）
本発明の半導体装置の製造方法を実施しうる半導体装置の製造装置について図１乃至図５を参照して説明する。

本実施の形態における半導体装置の製造装置は、基板に対して、プラズマを用いてエッチング、アッシング、成膜等の加工を行うものであり、その全体構成は、図１に示すように予備室１、複数のプラズマ処理室２、予備室１およびプラズマ処理室２をつなぐ真空搬送室３、この真空搬送室３につながる大気搬送室４、この大気搬送室４につながる複数のＦＯＵＰ設置場所５より成る。前記プラズマ処理室２には図２に示すように、上部高周波電源６、上部電極７、下部電極８、下部電源９、プラズマ処理室２に接続されたガス導入管１０と導入ガス制御装置１１、同じくプラズマ処理室２に接続された排気管１２と排気ポンプ１３が備えられている。また、前記予備室１には図3に示すように、予備室１内を区切る仕切り板１４と、仕切り板１４に設置された基板１５を保持する基板保持部１６が備えられている。

次にこの製造装置の動作により実施される半導体装置の製造方法について図４の工程フロー図も参照しながら説明する。

図１に示す半導体装置の製造装置において、ＦＯＵＰ設置場所５に設置されたＦＯＵＰから基板１５を搬出し、大気搬送室４、真空搬送室３を経た後、これをプラズマ処理室２に搬入する搬入工程（図４のＳｔ１）に始まり、このとき搬入された基板１５は、図２のプラズマ処理室２の下部電極８上に設置される（図示省略）。次に下部電極８に直流電圧を印加しながら、Ｈｅガスをプラズマ処理室２に導入する。一方、Ｈｅガスを基板１５と下部電極８の間に充満させ、基板１５を下部電極８に静電的に吸着させる。

その後、プラズマ処理室２内に導入ガス制御装置１１によりガス導入管１０から反応ガスを導入し、反応ガスの圧力を一定の圧力に調圧する。そして、上部電極７に上部高周波電源６により電力を印加してプラズマを生成し、更に、下部電極８に下部電源９より高周波電圧を印加し、基板１５に対してプラズマ処理を行う。これが処理工程（図４のＳｔ２）である。

プラズマ処理の終了後に、基板１５を下部電極８から離すために、下部電極８に基板１５に対して印加していた直流電圧と逆極性の電圧を印加し、基板１５の帯電を取り除く。このとき、基板１５は完全に除電されていることが好ましいが、プラズマ処理中と同じ極性または反対の極性に少し帯電していても構わない。

なお、図面上省略してあるが図１１に示したプッシャーピン２７がこの装置にも設けられており、次に、このプッシャーピン２７により基板１５を下から突き上げることでこれを下部電極８から離し、プラズマ処理室２から搬出後、真空搬送室３を経て、予備室１へ搬送する搬送工程（図４のＳｔ３）が続き、そして、図５（ａ）に示すように、予備室１の仕切り板１４上の基板保持部１６に基板１５を保持し所定時間放置する保持工程（図４のＳｔ４）に入る。この工程は本発明の半導体装置の製造方法における特徴的な工程であり、これにより図５（ｂ）に示すように裏面のパーティクル１７を基板１５から落とすことが可能となった。

最後に予備室１から基板１５を搬出する搬出工程（図４のＳｔ５）に入り、真空搬送室３および大気搬送室４を経て、基板１５をＦＯＵＰ設置場所５上のＦＯＵＰ内へ回収する。

このように、予備室１において、基板１５の裏面に付着したパーティクル１７を除去することにより、次の製造工程によるパーティクル１７が不純物として混入することを防止するとともに、ＦＯＵＰ内下方位置にすでに収納されている処理済の基板１５の表面にパーティクル１７が付着することも防止することができ、これにより、基板の歩留まり、信頼性を向上させることができる。

（実施の形態２）
本実施の形態は前記実施の形態１における予備室１における仕切り板１４および基板保持部１６を導電性材料のものに置き換えたものであり、以下図６を参照して説明する。なお、前記実施の形態１と共通する部分については同一図面、符号を引用し、その詳細な説明を省略する。

本実施の形態における半導体装置の製造装置は、図３に示した予備室１における仕切り板１４および基板保持部１６を図６に示すように導電性材料の仕切り板１４aおよび導電性材料の基板保持部１６ａにしたものである。

また、本実施の形態における半導体装置の製造方法は、図４に示す工程のフロー通り、プラズマ処理され、予備室１に搬送された基板１５を導電性材料の仕切り板１６ａ上に設置された導電性材料の基板保持部１４ａに設置することにより、予備室１において、基板１５の電荷が導電性材料の仕切り板１６ａおよび導電性材料の基板保持部１４ａに直ちに移動し、基板１５をすばやく除電することができる。

これにより、予備室１内における基板１５からのパーティクル１７の落下をより確実にできるとともに、予備室１内での基板１５の放置時間も短縮することができ、基板１５の歩留まり、信頼性をさらに向上させることができる。

図７に示すものは前記実施の形態２の第１の変形例であり、同実施の形態における導電性材料の仕切り板１４ａを接地したものである。

従って、予備室１において、基板１５の電荷を完全に移動させることができ、基板１５をさらにすばやく、確実に除電することができる。

これにより、予備室１内における基板１５からのパーティクル１７の落下をより確実にできるとともに、予備室１内での基板１５の放置時間も短縮することができ、基板の歩留まり、信頼性をさらに向上させることができる。

図８に示すものは前記実施の形態２の第２の変形例であり、前記変形例が導電性材料の仕切り板１４ａを接地したものであるのに対し、これを電源１８に接続したものである。

なお、基板１５には直流電圧をかけてもよく、また、低周波の交流電圧をかけても構わない。これにより、予備室１において、基板１５の電荷は完全に移動し、基板１５をさらにすばやく、確実に除電することができ、前例同様の効果がある。

図９に示すものは前記実施の形態２の第３の変形例であり、前記第１の変形例における予備室１における導電性材料の仕切り板１４および基板保持部１６を複数個重ねた状態にしたものである。

また、この装置による半導体装置の製造方法は、図４に示す工程のフロー通り、プラズマ処理され、予備室１に搬送された基板１５を複数の導電性材料の仕切り板１４のうちの一つに設置された導電性材料の基板保持部１６に順次設置する点に特徴がある。

本例では、予備室１において、複数の基板１５の電荷を除去することができ、予備室１への待ち時間がなく、また、放置時間も長くすることができ、基板１５をさらにすばやく、確実に除電することができる。

また、この変形例において、導電性材料の仕切り板１４を接地したり、電源１８に接続したりすることにより、それぞれの効果を同時に発揮することができる。

なお、前記各実施の形態において、基板保持部の平面形状はリング状にして基板を支えてもよく、また、複数の点で基板を支えても良い。基板との設置面積が大きいほど除電が早く確実にできる。

また、仕切り板１４はパーティクル１７が予備室１の底にまで落とせるように、開口部を設けても良い（第３の変形例を除く）。これにより、予備室のメンテナンスを伸ばすことができる。

本発明は、プラズマ放電を利用したドライエッチング装置、アッシング装置、ＣＶＤ装置などの半導体装置の製造装置において、プラズマ処理直後の基板裏面のパーティクルおよび帯電を有効に除去する技術として有効である。

本発明半導体装置の製造装置の実施の形態１における全体構成の概略図図１に示す装置のプラズマ処理室の概略断面図図１に示す装置の予備室の概略断面図本発明半導体装置の製造方法の実施の形態１における工程フロー図本発明半導体装置の製造装置の実施の形態１における予備室の概略断面図実施の形態２の第１変形例における予備室の概略断面図実施の形態２の第２変形例における予備室の概略断面図実施の形態２の第３変形例における予備室の概略断面図従来の半導体装置の製造装置におけるプラズマ処理室の概略断面図従来の半導体製造装置における予備室の概略断面図従来の半導体製造装置におけるプラズマ処理室内の下部電極概略断面図従来の半導体製造装置におけるＦＯＵＰの概略断面図

符号の説明

１予備室
２プラズマ処理室
３真空搬送室
４大気搬送室
５ＦＯＵＰ設置場所
６上部高周波電源
７上部電極
８下部電極
９下部電源
１０ガス導入管
１１導入ガス制御装置
１２排気管
１３排気ポンプ
１４仕切り板
１５基板
１６基板保持部
１７パーティクル
１８電源

Claims

基板をプラズマ処理室に搬入する搬入工程と、
前記基板をプラズマ処理する処理工程と、
前記基板を前記プラズマ処理室から予備室に搬送する搬送工程と、
前記基板を前記予備室内の基板保持部に保持し、これを所定時間放置する保持工程と、
前記基板を前記予備室から搬出する搬出工程とからなることを特徴とする半導体装置の製造方法。
前記基板の保持工程において、
前記基板の保持は導電性材料の基板保持部により行われることを特徴とする請求項１記載の半導体装置の製造方法。
前記基板の保持工程において、
前記基板を保持する基板保持部は接地されていることを特徴とする請求項２記載の半導体装置の製造方法。
前記基板の保持工程において、
前記基板を保持する基板保持部には電荷がかけられていることを特徴とする請求項２記載の半導体装置の製造方法。
前記基板の保持工程において、
前記基板の保持は複数の基板保持部により行われることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
プラズマ処理室と
前記プラズマ処理室と真空部を介して接続された予備室とを備え、
前記予備室は基板を保持する基板保持部を備えていることを特徴とする半導体装置の製造装置。
前記基板保持部は導電性材料であることを特徴とする請求項６記載の半導体装置の製造装置。
前記基板保持部は接地されていることを特徴とする請求項７記載の半導体装置の製造装置。
前記基板保持部は電源と接続されていることを特徴とする請求項７記載の半導体装置の製造装置。
前記予備室に前記基板保持部が複数個形成されていることを特徴とする請求項６〜９のいずれか１項に記載の半導体装置の製造装置。