JP2019169662A - 半導体装置の製造方法、プログラムおよび基板処理装置 - Google Patents

半導体装置の製造方法、プログラムおよび基板処理装置 Download PDF

Info

Publication number
JP2019169662A
JP2019169662A JP2018057985A JP2018057985A JP2019169662A JP 2019169662 A JP2019169662 A JP 2019169662A JP 2018057985 A JP2018057985 A JP 2018057985A JP 2018057985 A JP2018057985 A JP 2018057985A JP 2019169662 A JP2019169662 A JP 2019169662A
Authority
JP
Japan
Prior art keywords
substrate
temperature
temperature raising
mounting table
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018057985A
Other languages
English (en)
Inventor
司 鎌倉
Tsukasa Kamakura
司 鎌倉
田辺　光朗
Mitsuaki Tanabe
光朗 田辺
大橋　直史
Tadashi Ohashi
直史 大橋
西谷　英輔
Eisuke Nishitani
英輔 西谷
唯史 高崎
Tadashi Takasaki
唯史 高崎
俊 松井
Shun Matsui
俊 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2018057985A priority Critical patent/JP2019169662A/ja
Priority to KR1020190022247A priority patent/KR102206183B1/ko
Priority to TW108107276A priority patent/TWI822734B/zh
Priority to US16/294,479 priority patent/US10978310B2/en
Priority to CN201910173482.3A priority patent/CN109872962A/zh
Publication of JP2019169662A publication Critical patent/JP2019169662A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Robotics (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】基板に形成されたデバイス構造によって基板の処理品質が低下する。【解決手段】基板上に形成されるデバイスの層数と構造の何れか又は両方を含む基板データを受信する工程と、基板データに対応する装置パラメータを設定する工程と、 基板載置台の上方で基板データに対応する基板を支持させる工程と、基板載置台の表面から離間した状態で、装置パラメータに基づいて、基板を昇温する第１昇温工程と、第１昇温工程の後に基板を基板載置台に載置させる工程と、処理室にて基板を処理する工程と、を有する。【選択図】図１

Description

本発明は、半導体装置の製造方法、プログラムおよび基板処理装置に関する。
半導体装置（デバイス）の製造工程の一工程として、基板に対して処理ガスを供給し、基板に膜を形成する処理工程が行われている。
例えば、特許文献１に記載されている。
特開２０１６−１４６３９３
基板に形成されたデバイス構造によって基板の処理品質が低下する課題が有る。
そこで本開示では、基板毎の処理品質を向上可能な技術を提供する。
本開示によれば、基板上に形成されるデバイスの層数と構造の何れか又は両方を含む基板データを受信する工程と、基板データに対応する装置パラメータを設定する工程と、基板載置台の上方で基板データに対応する基板を支持させる工程と、基板載置台の表面から離間した状態で、装置パラメータに基づいて、基板を昇温する第１昇温工程と、第１昇温工程の後に基板を基板載置台に載置させる工程と、処理室にて基板を処理する工程と、を有する技術が提供される。
本開示に係る技術によれば、基板毎の処理品質を向上可能となる。
実施形態に係る基板の処理状態の概略図である。 実施形態に係る基板の処理状態の概略図である。 実施形態に係る基板の処理状態の概略図である。 実施形態に係る半導体装置製造フローの概略図である。 実施形態に係る基板処理装置の概略図である。 実施形態に係るガス供給部の概略図である。 実施形態に係る制御部の概略図である。 実施形態に係るパラメータ設定フローの概略図である。 実施形態に係る基板処理工程フローの概略図である。 実施形態に係る基板とリフトピンと基板載置台との位置関係を示す図である。 実施形態に係る装置パラメータテーブルの概略図である。 実施形態に係る装置パラメータと不具合との関係を示すモデル図である。 実施形態に係る装置パラメータと不具合との関係を示すモデル図である。 実施形態に係る装置パラメータテーブルの概略図である。 実施形態に係る基板処理装置の概略図である。 実施形態に係る基板処理システムの概略図である。 実施形態に係る装置パラメータテーブルの概略図である。
以下に本開示の実施形態について説明する。
図１〜図４を用いて、半導体装置の製造工程の一工程を説明する。図４に示す工程では、電極を三次元的に構成した三次元構造の半導体装置（半導体デバイス）を形成する。この半導体装置は、図３に示すように、形成される膜は基板１００上に絶縁膜１０２と導電膜１１２とを交互に積層する多層構造を有する。以下構造と製造工程の一工程について図１、図２、図３、図４を用いて説明する。
基板としての半導体ウエハ（ウエハ）１００には、共通ソースライン（ＣＳＬ、Ｃｏｍｍｏｎ Ｓｏｕｒｃｅ Ｌｉｎｅ）１０１が形成されている。積層絶縁膜形成工程Ｓ１０２では、基板１００上に、絶縁膜１０２と犠牲膜１０３とが積層される。絶縁膜１０２はシリコン酸化（ＳｉＯ）膜で構成される。ＳｉＯ膜は、基板１００を所定温度に加熱すると共に、シリコン成分を主成分とするシリコン含有ガスと酸素成分を主成分とする酸素含有ガスとを基板１００上に供給し形成する。
犠牲膜１０３は、後述する犠牲膜除去工程Ｓ１１２にて除去されるものであり、絶縁膜１０２に対してエッチングの選択性を有するものである。エッチングの選択性を有するとは、エッチング液に晒された際、犠牲膜はエッチングされ、絶縁膜１０２はエッチングされない性質を示す。犠牲膜１０３は、例えばシリコン窒化（ＳｉＮ）膜で構成される。ＳｉＮ膜は、基板１００を所定温度に加熱すると共に、シリコン成分を主成分とするシリコン含有ガスと窒素成分を主成分とする窒素含有ガスとを基板１００上に供給し形成する。犠牲膜１０３は、例えばシリコン窒化（ＳｉＮ）膜で構成される。
[積層絶縁膜形成工程Ｓ１０２]
絶縁膜１０２（ｍ）と犠牲膜１０３（ｎ）を所定回数、交互に形成することで、図１に記載の積層絶縁膜１０２，１０３が形成される。本実施形態においては、絶縁膜１０２を８層（絶縁膜１０２（１）・・・絶縁膜（ｍ）・・・絶縁膜１０２（８））、犠牲膜１０３を８層（犠牲膜１０３（１）・・・犠牲膜（ｎ）・・・犠牲膜１０３（８））を交互に形成する。なお、絶縁膜１０２（ｍ）は、下方から順に、絶縁膜１０２（１）、絶縁膜１０２（２）、絶縁膜１０２（３）、・・・絶縁膜１０２（８）が構成される。なお、犠牲膜１０３（ｎ）は、下方から順に、犠牲膜１０３（１）、犠牲膜１０３（２）、・・・、犠牲膜１０３（８）が構成される。なお、ここでは、絶縁膜１０２と犠牲膜１０３とをそれぞれ、８層ずつ形成したが、これに限らず、１６，２５，３２，４８，５０，６４，７２・・・と増やしても良い。
[第二絶縁膜形成工程Ｓ１０４]
最上部の犠牲膜１０３（８）の上には、第２絶縁膜（単に絶縁膜とも言う）１０５が形成される。第２絶縁膜１０５は絶縁膜１０２と同様の方法で形成するものであり。絶縁膜１０２よりも厚膜で構成される。
[ホール形成工程Ｓ１０６]
続いて、積層絶縁膜１０２，１０３や第２絶縁膜１０５にホール形成工程Ｓ１０６を施し、複数のチャネルホール１０６を形成する。
[ホール充填工程Ｓ１０８]
チャネルホール１０６の形成後、ホール充填工程Ｓ１０８が行われる。これにより、チャネルホール１０６内には、穴の最外周から保護膜１０７、電荷トラップ膜[（ゲート電極間絶縁膜-電荷トラップ膜-トンネル絶縁膜）の積層膜]１０８、チャネル膜１０９，１１０が形成されている。なお、チャネル膜１０９，１１０は、ＣＳＬ１０１と接続される様に構成されている。
[犠牲膜除去工程Ｓ１１０]
この様な基板１００ａに対して、犠牲膜１０３をエッチングする工程が行われる。これにより、図１の状態Ｂに示す基板１００ｂが形成される。基板１００ｂは、犠牲膜１０３が取り除かれ、犠牲膜１０３が形成されていた位置に空隙１１１（ｌ）が形成される。ここでは、下方から順に、空隙１１１（１）、空隙１１１（２）、・・・空隙１１１（ｌ）・・・、空隙１１１（８）が形成される。
[導電膜形成工程Ｓ１１２]
次に、図１の基板状態Ｂに示す基板１００ｂに対して、導電膜形成工程Ｓ１１２を施し、電極となる導電膜１１２を空隙１１１に形成する。導電膜形成工程Ｓ１１２が施された基板１００ｃを図２に示す。導電膜は例えばタングステン等で構成される。ここでは、導電膜１１２（ｏ）は、下方から順に、導電膜１１２（１）、導電膜１１２（２）、・・・導電膜１１２（ｏ）・・・、導電膜１１２（８）が構成される。
[第３絶縁膜形成工程Ｓ１１４]
次に、図２の基板状態Ｃに示す基板１００ｃに対して、第３絶縁膜１２０を形成する。第３絶縁膜形成工程Ｓ１１４が施された基板１００ｄを図２に示す。第３絶縁膜１２０は、絶縁膜１０２や第２絶縁膜１０５と同様の方法で形成される。第３絶縁膜１２０が形成された基板１００ｄの状態を、図２の基板状態Ｄに示す。
[コンタクトホール形成工程Ｓ１１６]
次に、図２の基板状態Ｄに示す基板１００ｄに対して、第３絶縁膜１２０にコンタクトホール１２１が形成される。コンタクトホール１２１が形成された基板１００ｅの状態を、図３の基板状態Ｅに示す。
[コンタクト膜形成工程Ｓ１１８]
次に、図３の基板状態Ｅに示す基板１００ｅに対して、図３Ｆのようにコンタクトプラグ膜１２２が成膜される。コンタクトプラグ膜１２２は、コンタクトホール１２１内を埋め、チャネル膜１１０と電気的に接続される様に形成される。なお、コンタクトプラグ膜１２２は、例えば、タングステン（Ｗ）を含む膜で構成される。
この様にして、半導体デバイスが形成されていく。なお、図３の基板状態Ｆに示す構成は、最終的な半導体デバイス構造を示すものでは無く、半導体デバイスの形成途中の状態を示している。
上述の工程のいずれかで形成された基板や、これらの工程を経て形成された基板１００を用いた処理工程では、少なくとも以下１）〜５）のいずれかの課題が生じることを見出した。
１）積層絶縁膜形成において、積層絶縁膜の層数が多くなるにつれ、後述の基板処理装置での昇温工程，処理工程，降温工程での基板の歪みが大きくなること。
２）積層絶縁膜の層数が多くなるにつれ、基板の歪みが大きくなり、チャネルホール１０６内の充填密度が低下してしまうこと。
３）積層絶縁膜の層数が多くなるにつれ、基板の歪みが大きくなり、保護膜１０７や電荷トラップ膜１０８のチャネルホール１０６の上端から下端までの膜厚の均一性が低下してしまうこと。
４）積層絶縁膜の層数が多くなるにつれ、基板の歪みが大きくなり、基板１００ｃ上へのコンタクトプラグ膜の形成時に、基板の歪みが大きくなること。
５）プラズマ処理した場合に、基板１００のチャージアップ（帯電）量が増加し、チャージアップダメージ発生，後述の基板支持部２１０への張り付き強度増大してしまう。
なお、これらの課題は、基板１００に形成された絶縁膜１０２の層数が多くなればなるほど顕著に顕在化する。
発明者等は、鋭意研究した結果、後述の基板処理装置において、基板データと後述の成膜データのいずれか若しくは両方を基に基板１００の昇温レートや降温（冷却）レートを調整することにより、これら基板に生じる歪みを抑制し、均一な膜を形成させることができることを見出した。以下に、これらを実現する基板処理装置の構造や、基板処理工程について説明する。
まず、基板処理装置の構造について、図５、図６、図７を用いて説明する。
（基板処理装置）
基板処理装置２００は処理容器２０２を備えている。処理容器２０２は、例えば横断面が円形であり扁平な密閉容器として構成されている。処理容器２０２内には、基板としてのシリコンウエハ等の基板１００を処理する処理室２０１、移載室２０３が形成されている。処理容器２０２は、上部容器２０２ａと下部容器２０２ｂで構成される。上部容器２０２ａと下部容器２０２ｂの間には仕切部材２０４が設けられる。上部処理容器２０２ａに囲まれた空間であって、仕切部材２０４よりも上方の空間を構成する部屋を処理室２０１と呼び、下部容器２０２ｂに囲まれた空間であって、仕切部材２０４よりも下方の空間を構成する部屋を移載室２０３と呼ぶ。
下部容器２０２ｂの側面には、ゲートバルブ１４９０に隣接した基板搬入出口１４８０が設けられており、基板１００は基板搬入出口１４８０を介して後述（図１６に記載）の真空搬送室２４００との間を移動する。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。なお、リフトピン２０７は、下部容器２０２ｂの底部に固定して設けても良いが、図４に示す様に、下部容器２０２ｂの底部を貫通し、リフトピン位置調整部２０８に接続されるように構成しても良い。リフトピン位置調整部２０８は、駆動部２０８ａとリフトピン支持部２０８ｂとで構成される。駆動部２０８ａは、後述のコントローラ２６０との間で、リフトピン２０７の高さデータ（位置データ）を送受信可能に構成されていても良い。なお、リフトピン２０７は、基板１００と直接触れるため、例えば、石英やアルミナなどの材質で形成することが望ましい。また、リフトピン２０７の高さデータは、後述の装置パラメータの一つとしても良い。
リフトピン位置調整部２０８は、アース２０８ｃに接続する様に構成しても良い。リフトピン２０７をアース電位に接続することにより、基板１００が帯電した場合に、リフトピン２０７によって基板１００を除電させることができる。なお、この場合、リフトピン２０７は、導電性の材料で構成することが好ましい。導電性の材料で構成することにより、除電性能を向上させることができる。
処理室２０１内には、基板１００を支持する基板支持部２１０が設けられている。基板支持部２１０は、基板１００を載置する載置面２１１と、載置面２１１を表面に持つ載置台２１２、加熱部としてのヒータ２１３を主に有する。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。また、基板載置台２１２には、基板１００や処理室２０１にバイアスを印加するバイアス電極２５６が設けられていても良い。ここで、ヒータ２１３には、温度制御部４００が接続され、温度制御部４００によってヒータ２１３の温度が制御される。なお、ヒータ２１３の温度データは、ヒータ２１３近傍に設けられた温度センサ４０１で測定され、温度制御部４００でアナログ／デジタル変換されて生成される。温度データは、温度制御部４００からコントローラ２６０に送信可能に構成される。また、バイアス電極２５６は、バイアス調整部２５７に接続され、バイアス調整部２５７によって、バイアスが調整可能に構成される。また、バイアス調整部２５７は、コントローラ２６０との間でバイアスデータを送受信可能に構成される。なお、バイアス調整部２５７を調整し、基板２１０が帯電しないように、構成しても良い。例えば、基板２１０が、負の電位に帯電する場合には、バイアス電極２５６を負の電位となるように、電力を制御する。
基板載置台２１２はシャフト２１７によって支持される。シャフト２１７は、処理容器２０２の底部を貫通しており、更には処理容器２０２の外部で昇降部２１８に接続されている。昇降部２１８を作動させてシャフト２１７及び支持台２１２を昇降させることにより、基板載置面２１１上に載置される基板１００を昇降させることが可能となっている。なお、シャフト２１７下端部の周囲はベローズ２１９により覆われており、処理室２０１内は気密に保持されている。なお、昇降部２１８は、コントローラ２６０との間で、基板載置台２１２の高さデータ（位置データ）を送受信可能に構成されている。なお、基板載置台２１２の位置は、少なくとも２つ以上設定可能に構成され、好ましくはフレキシブルに多点設定可能に構成される。例えば、基板処理位置、基板搬入位置、基板搬出位置、昇温位置、降温位置である。なお、基板載置台２１２の高さデータは、後述の装置パラメータの一つとしても良い。基板載置台２１２の高さは、例えば、下部容器２０２ｂの底面から、基板載置台２１２の上面までの距離である。
ここで、基板１００の搬送時の基板１００と基板載置台２１２との位置関係について図１０に示す。図１０に示す様に、基板載置台２１２は、基板１００を移載室２０３の内外に搬送する際に、ウエハ移載位置に移動し、基板１００の処理時には図５に示す処理位置（ウエハ処理位置）に移動する。
具体的には、基板載置台２１２をウエハ移載位置まで下降させた時には、リフトピン２０７の上端部が基板載置面２１１の上面から突出して、リフトピン２０７が基板１００を下方から支持するようになっている。また、基板載置台２１２をウエハ処理位置まで上昇させたときには、リフトピン２０７は基板載置面２１１の上面から埋没して、基板載置面２１１が基板１００を下方から支持するようになっている。
なお、リフトピン駆動部２０８が設けられ、リフトピン２０７を昇降可能に構成される場合には、基板載置台２１２を固定し、リフトピン２０７だけで基板１００と基板載置台２１２との距離を調整しても良いし、リフトピン２０７と基板載置台２１２の両方を移動させて、基板１００と基板載置台２１２との距離を調整しても良い。
（ガス排気部）
処理室２０１（上部容器２０２ａ）の側面側には、処理室２０１の雰囲気を排気する第１排気部としての第１排気口２２１が設けられている。第１排気口２２１には排気管２２４が接続されており、排気管２２４には、処理室２０１内を所定の圧力に制御するＡＰＣ等の圧力調整器２２７と真空ポンプ２２３が順に直列に接続されている。主に、第１排気口２２１、排気管２２４、圧力調整器２２７により第一の排気部（排気ライン）が構成される。なお、真空ポンプ２２３も第一の排気部の構成としても良い。なお、本開示で単に『排気部』と記載している構成は、第一の排気部を意味する。また、移載室２０３の側面側には、移載室２０３の雰囲気を排気する第２排気口１４８１が設けられている。また、第２排気口１４８１には排気管１４８２が設けられている。排気管１４８２には、圧力調整器２２８が設けられ、移載室２０３内の圧力を所定の圧力に排気可能に構成されている。また、移載室２０３を介して処理室２０１内の雰囲気を排気することもできる。また、圧力調整器２２７は、圧力データや、弁開度のデータをコントローラ２６０と送受信可能に構成される。また、真空ポンプ２２３は、ポンプのＯＮ／ＯＦＦデータや負荷データ等をコントローラ２６０に送信可能に構成される。
（ガス導入口）
処理室２０１の上部に設けられるシャワーヘッド２３４の上面（天井壁）には、蓋２３１が設けられている。蓋２３１には処理室２０１内に各種ガスを供給するためのガス導入口２４１が設けられている。ガス供給部であるガス導入口２４１に接続される各ガス供給ユニットの構成については後述する。
（ガス分散ユニット）
ガス分散ユニットとしてのシャワーヘッド２３４は、バッファ室２３２、分散板２４４ａを有する。なお、分散板２４４ａは、第１活性化部としての第１電極２４４ｂとして構成されていても良い。分散板２４４ａには、ガスを基板１００に分散供給する孔２３４ａが複数設けられている。シャワーヘッド２３４は、ガス導入口２４１と処理室２０１との間に設けられている。ガス導入口２４１から導入されるガスは、シャワーヘッド２３４のバッファ室２３２（分散部とも呼ぶ。）に供給され、孔２３４ａを介して処理室２０１に供給される。
なお、分散板２４４ａを第１電極２４４ｂとして構成した場合は、第１電極２４４ｂは、導電性の金属で構成され、処理室２０１内のガスを励起するための活性化部（励起部）の一部として構成される。第１電極２４４ｂには、電磁波（高周波電力やマイクロ波）が供給可能に構成されている。なお、蓋２３１を導電性部材で構成する際には、蓋２３１と第１電極２４４ｂとの間に絶縁ブロック２３３が設けられ、蓋２３１と第１電極部２４４ｂの間を絶縁する構成となる。
（活性化部（プラズマ生成部））
活性化部としての第１電極２４４ｂが設けられている場合の構成について説明する。活性化部としての第１電極２４４ｂには、整合器２５１と高周波電源部２５２が接続され、電磁波（高周波電力やマイクロ波）が供給可能に構成されている。これにより、処理室２０１内に供給されたガスを活性化させることができる。また、第１電極２４４ｂは、容量結合型のプラズマを生成可能に構成される。具体的には、第１電極２４４ｂは、導電性の板状に形成され、上部容器２０２ａに支持されるように構成される。活性化部は、少なくとも第１電極２４４ｂ、整合器２５１、高周波電源部２５２で構成される。なお、第１電極２４４ｂと高周波電源２５２との間に、インピーダンス計２５４を設けても良い。インピーダンス計２５４を設けることによって、測定されたインピーダンスに基づいて、整合器２５１、高周波電源２５２をフィードバック制御することができる。また、高周波電源２５２は、電力データをコントローラ２６０と送受信可能に構成され、整合器２５１は、整合データ（進行波データ、反射波データ）をコントローラ２６０と送受信可能に構成され、インピーダンス計２５４は、インピーダンスデータをコントローラ２６０と送受信可能に構成される。
（ガス供給部）
ガス導入口２４１には、共通ガス供給管２４２が接続されている。共通ガス供給管２４２は、管の内部で連通しており、共通ガス供給管２４２から供給されるガスは、ガス導入口２４１を介してシャワーヘッド２３４内に供給される。
共通ガス供給管２４２には、図６に示す、ガス供給部が接続される。ガス供給部は、第１ガス供給管１１３ａ、第２ガス供給管１２３ａ、第３ガス供給管１３３ａが接続されている。
第１ガス供給管１１３ａを含む第１ガス供給部からは第１元素含有ガス（第１処理ガス）が主に供給される。また、第２ガス供給管１２３ａを含む第２ガス供給部からは主に第２元素含有ガス（第２処理ガス）が供給される。また、第３ガス供給管１３３ａを含む第３ガス供給部からは主に第３元素含有ガスが供給される。
（第１ガス供給部）
第１ガス供給管１１３ａには、上流方向から順に、第１ガス供給源１１３、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）１１５、及び開閉弁であるバルブ１１６が設けられている。
第１ガス供給管１１３ａから、第１元素含有ガスが、ＭＦＣ１１５、バルブ１１６、共通ガス供給管２４２を介してシャワーヘッド２３４に供給される。
第１元素含有ガスは、処理ガスの一つである。第１元素含有ガスは金属含有ガスであり、例えば、タングステン（Ｗ）を含むガスである。具体的には、六フッ化タングステン（ＷＦ６）ガスである。
第１ガス供給部は、主に、第１ガス供給管１１３ａ、ＭＦＣ１１５、バルブ１１６により構成される。
更には、第１ガス供給源１１３、第１ガスを活性化させるリモートプラズマユニット（ＲＰＵ）１８０ａのいずれか若しくは両方を第１ガス供給部に含めて考えてもよい。
（第２ガス供給部）
第２ガス供給管１２３ａには、上流方向から順に、第２ガス供給源１２３、ＭＦＣ１２５、バルブ１２６が設けられている。
第２ガス供給管１２３ａからは、第２元素含有ガスが、ＭＦＣ１２５、バルブ１２６、共通ガス供給管２４２を介して、シャワーヘッド２３４内に供給される。
第２元素含有ガスは、処理ガスの一つである。第２元素含有ガスは水素（Ｈ）を含むガスであり、例えばモノシラン（ＳｉＨ４）ガスや、水素（Ｈ２）ガス等のガスである。
第２ガス供給部は、主に、第２ガス供給管１２３ａ、ＭＦＣ１２５、バルブ１２６で構成される。
更には、第２ガス供給源１２３、第１ガスを活性化させるリモートプラズマユニット（ＲＰＵ）１８０ｂのいずれか若しくは両方を第２ガス供給部に含めて考えてもよい。
（第３ガス供給部）
第３ガス供給管１３３ａには、上流方向から順に、第３ガス供給源１３３、ＭＦＣ１３５、バルブ１３６が設けられている。
第３ガス供給管１３３ａからは、不活性ガスが、ＭＦＣ１３５、バルブ１３６、共通ガス供給管２４２を介してシャワーヘッド２３４に供給される。
不活性ガスは、第１ガスと反応し難いガスである。不活性ガスは例えば、窒窒素（Ｎ２）ガス、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、等のガスである。
第３ガス供給部は、主に、第３ガス供給管１３３ａ、ＭＦＣ１３５、バルブ１３６で構成される。
ここで、第１ガス供給部、第２ガス供給部、第３ガス供給部のそれぞれを構成するＭＦＣ、バルブ、（気化器）、（ＲＰＵ）はコントローラ２６０と送受信可能に構成され、それぞれ、以下のデータを送受信する。ＭＦＣ：流量データ、バルブ：開度データ、（気化器：気化量データ）、（ＲＰＵ：電力データ）。
（制御部）
図５に示すように基板処理装置２００は、基板処理装置２００の各部の動作を制御するコントローラ２６０を有している。
コントローラ２６０の概略構成図と、第２制御部２７４、ネットワーク２６８、上位装置５００等の接続構成図を図７に示す。制御部であるコントローラ２６０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２６１、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２６２、記憶装置２６３、Ｉ／Ｏポート２６４を備えたコンピュータとして構成されている。ＲＡＭ２６２、記憶装置２６３、Ｉ／Ｏポート２６４は、内部バス２６５を介して、ＣＰＵ２６１とデータ交換可能なように構成されている。コントローラ２６０には、例えばタッチパネル等として構成された入出力装置２６９や、外部記憶装置２６７、送受信部２８５などが接続可能に構成されている。入出力装置２６９は、基板処理装置２００の状態、第２制御部２７４から受信したデータを報知する報知部（表示部）としての表示画面２７０も含むように構成しても良い。
記憶装置２６３は、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置２６３内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件などが記載されたプロセスレシピ、基板１００への処理に用いるプロセスレシピを設定するまでの過程で生じる演算データや処理データ等が読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ２６０に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ２６２は、ＣＰＵ２６１によって読み出されたプログラム、演算データ、処理データ等のデータが一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート２６４は、ゲートバルブ１４９０、昇降部２１８、温度制御部４００、圧力調整器２２７，２２８、真空ポンプ２２３、整合器２５１、高周波電源部２５２、ＭＦＣ１１５，１２５，１３５、バルブ１１６，１２６，１３６、駆動部２０８ａ、バイアス制御部２５７、等に接続されている。また、インピーダンス計２５４、ＲＰＵ１８０、真空搬送ロボット２７００（後述）、大気搬送ロボット２２２０（後述）等にも接続されていても良い。なお、本開示での接続とは、各部が物理的なケーブルで繋がっているという意味も含むが、各部の信号（電子データ）が直接または間接的に送信／受信可能になっているという意味も含む。
演算部としてのＣＰＵ２６１は、記憶装置２６３からの制御プログラムを読み出して実行すると共に、入出力装置２６９からの操作コマンドの入力等に応じて記憶装置２６３からプロセスレシピを読み出すように構成されている。また、送受信部２８５から入力された設定値と、記憶装置２６３に記憶されたプロセスレシピや制御データとを比較・演算して、演算データを算出可能に構成されている。また、演算データから対応する処理データ（プロセスレシピ）の決定処理等を実行可能に構成されている。そして、ＣＰＵ２６１は、読み出されたプロセスレシピの内容に沿うように、ゲートバルブ１４９０の開閉動作、昇降部２１８の昇降動作、駆動部２０８ａの昇降動作、温度制御部４００への電力供給動作、温度制御部４００による基板載置台２１２の温度調整動作、圧力調整器２２７，２２８の圧力調整動作、真空ポンプ２２３のオンオフ制御、ＭＦＣ１１５，１２５，１３５でのガス流量制御動作、ＲＰＵ１８０ａ，１８０ｂのガスの活性化動作、バルブ１１６，１２６，１３６でのガスのオンオフ制御、整合器２５１の電力の整合動作、高周波電源部２５２の電力制御、バイアス制御部２５７の制御動作、インピーダンス計２５４が測定した測定データに基づいた整合器２５１の整合動作や、高周波電源２５２の電力制御動作、等を制御するように構成されている。各構成の制御を行う際は、ＣＰＵ２６１内の送受信部が、プロセスレシピの内容に沿った制御情報を送信／受信することで制御する。
なお、コントローラ２６０は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていても良い。例えば、上述のプログラム（データ）を格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２６７を用意し、係る外部記憶装置２６７を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ２６０を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置２６７を介して供給する場合に限らない。例えば、送受信部２８５やネットワーク２６８（インターネットや専用回線）等の通信手段を用い、外部記憶装置２６７を介さずにプログラム（データ）を供給するようにしても良い。なお、記憶装置２６３や外部記憶装置２６７は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において、記録媒体という言葉を用いた場合は、記憶装置２６３単体のみを含む場合、外部記憶装置２６７単体のみを含む場合、または、それらの両方を含む場合が有る。
（２）基板処理工程
次に、半導体装置（半導体デバイス）の製造工程の一工程として、上述の基板データを基に、基板処理装置の各部の装置パラメータを設定することで基板の昇温レートを変更して、基板を加熱する工程と、基板上に成膜した後に、基板データを基に基板の降温レートを変更して基板を冷却する工程とを含む基板処理工程例について、図８、図９、図１０、図１１、図１２、図１４を用いて説明する。
＜パラメータ設定工程＞
まず、基板処理装置の各部の装置パラメータ設定工程について図８を用いて説明する。装置パラメータ設定工程は、基板データ取得工程Ｓ２００と、データ比較工程Ｓ２０２、パラメータの変更判定工程Ｓ２０３を有し、パラメータ変更判定工程Ｓ２０３の判定内容によって、装置パラメータを変更せずに終了させるか、パラメータ変更工程Ｓ２０５を行って終了させる。
＜基板データ取得工程Ｓ２００＞
まず、基板処理装置１００で処理される基板１００に付随する基板データを取得する工程が行われる。ここで、基板データとは、基板１００の状態を示すデータ、基板１００に形成されるデバイスの製品名データ、基板処理装置１００で行われる処理工程名データ、基板１００に形成される層数、基板１００に形成されるデバイス構造、等である。この基板データの取得は、ネットワーク２６８を介して、上位装置５００や、第２制御部２７４、他の基板処理装置１００から送信される基板データを受信することで行われる。なお、基板処理装置１００を操作するオペレーターが入出力装置２６９に入力したデータから取得しても良い。
＜装置データ取得工程Ｓ２０１＞
次のデータ比較工程Ｓ２０２が実行される前までに、装置データ取得工程Ｓ２０１が行われる。装置データ取得工程Ｓ２０１では、基板処理装置１００に設けられた各部の現在の設定パラメータデータを取得される。現在の設定パラメータデータは、各部から読み出しても良いし、ＲＡＭ２６２や記憶装置２６３に記録されたデータを読み出しても良い。読み出されたデータは、図１１に示すテーブルの内、現在設定のテーブルに格納される。
＜データ比較工程Ｓ２０２＞
データ比較工程Ｓ２０２では、ＣＰＵ２６１で、図１１に示す基板データに対応する装置パラメータデータと、現在設定値とが比較演算が行われる。
＜パラメータ変更判定Ｓ２０３＞
データ比較工程Ｓ２０２で比較演算された後、変更判定工程が行われる。データ比較工程Ｓ２０２で比較演算された結果、基板データに対応する装置パラメータデータと現在設定値に差異が無ければ、設定の変更不要（Ｎｏ判定）として、処理を終了させる。装置パラメータデータと現在設定値に差異が有る場合は、設定変更要（Ｙｅｓ判定）とし、パラメータ変更工程Ｓ２０５を行わせる。なお、パラメータ変更工程Ｓ２０５を実行させる前に、変更報知工程Ｓ２０４を行わせても良い。
＜変更報知工程Ｓ２０４＞
変更報知工程Ｓ２０４では、基板処理装置１００の各部のパラメータについて、変更が必要な旨を報知する。具体的には、変更要のメッセージ（データ）を、表示画面２７０と、第２制御部２７４と、上位装置５００の少なくともいずれかに送信することで行われる。
＜パラメータ変更工程Ｓ２０５＞
パラメータ変更工程Ｓ２０５では、受信した基板データに対応する装置パラメータデータを新たな設定データとして、基板処理装置１００各部の設定値を更新させる。
この様にして、基板処理装置１００各部の設定が行われる。なお、昇温レートを変更させる設定データは、後述の第１昇温工程Ｓ３０２ａと第２昇温工程Ｓ３０２ｂとで異なる設定をしても良い。
ここで、第１昇温工程Ｓ３０２ａで設定される設定値と基板データについて図１１で説明する。図１１に示す様に、基板データは、例えば、基板１００に形成されている多層構造膜に関するデータである。具体的には層数，構造，プロセスレシピ，等の少なくともいずれかである。基板処理装置１００の記憶装置２６３には、基板データに対応する設定値が保存されている。ここでは、設定値１〜設定値５が設定されている例を示す。例えば、基板１００の昇温レートが高い場合に、基板１００や基板１００上に形成された膜が歪む等の不具合が生じる課題がある。この課題は、多層構造膜の層数が多くなるにつれ、顕著になる。図１１では、基板データを層数データとして、基板データに応じて昇温レートを変更する設定例を示している。なお、図１１の左側は、昇温レートを高くする設定例を示し、右側に昇温レートを小さくする設定例を示している。昇温レートに影響を与えるパラメータは、図１１に示す様に、例えば、基板１００の保持高さＴ、リフトピン待機時間、移載時間、不活性ガス流量、処理室圧力、不活性ガス種、等が有る。なお、保持高さＴとは、図１０に示すように基板１００と基板載置台２１０の表面との距離を意味する。保持高さＴが大きくなると昇温レートが小さくなり、保持高さＴが小さくなると昇温レートは大きくなる関係にある。リフトピン保持時間とは、図１０に示す様に、基板１００をリフトピン２０７上で保持する時間を意味する。移載時間とは、基板１００をリフトピン２０７から基板載置台２１０に載せ替えるまでの時間である。移載時間が長くすると昇温レートは小さくなり、移載時間を短くすると昇温レートは大きくなる関係にある。
昇温レートを間接的に基板温度として見た場合、図１２に示す様な関係にある。図１２は、基板１００に不具合が発生しない領域（ＯＫ領域）と、基板１００に不具合が発生する領域（ＮＧ領域）とが、発生する、基板温度とリフトピン保持時間との関係を示すモデル図である。図１２では、基板１００に形成された層が、６４層の場合を基準（実線）としている。基板１００に形成された層数が９６層に増えた場合、ＮＧ領域が、９６層の破線までシフトする。逆に、４８層の場合は、ＯＫ領域が、４８層の一点鎖線までシフトする。この図に示す様に、層数が増えた場合、ＯＫ領域が狭くなる関係にある。故に、基板温度を変更する場合には、装置パラメータも変更する必要が有る。なお、ここでの基板温度は、約３００℃〜８００℃の中温〜高温領域を想定している。室温〜３００℃程度の低温領域では、図１３に示す様に、カーブ（特性）が変わる。これは、温度領域によって、基板１００への熱伝導の主要因が変わることに起因する。中温〜高温では、熱伝導に加えて、放射熱や、処理室２０１内に存在するガスを介しての加熱等、多くの要因により加熱されることにより、基板１００の表面と裏面が比較的均一に加熱される。一方で、低温領域では、放射熱や、処理室２０１内に存在するガスを介しての加熱の効果が低くなり、基板２１０からの熱伝導が主要因となるため、低温側では、基板１００に熱分布が発生し、膜に歪みが発生しやすい環境となってしまう。この様に、カーブ（特性）が変化する。なお、低温領域においては、図１２示すカーブと左右対称の様な関係にあるため、図１１に示す設定値を反転させて用いれば良い。例えば、昇温レートを上げる場合は、右側に示す設定値５に近付ければ良い。
次に第２昇温工程Ｓ３０２ｂで設定される設定値と基板データについて図１４で説明する。図１４に示すように、第２昇温工程Ｓ３０２ｂで変更可能なパラメータは、主に、不活性ガス流量、処理室圧力、不活性ガス種となる。第２昇温工程Ｓ３０２ｂで設定される設定値は、第１昇温工程Ｓ３０２ａと同じ値に設定しても良いが、異なる値に設定しても良い。例えば、第１昇温工程での設定値として設定値４が選択されている場合に、第２昇温工程の設定値４の値を、第１昇温工程の設定４よりも増やす様に構成しても良い。この様に設定することで、第２昇温工程Ｓ３０２ｂの昇温レートを第１昇温工程Ｓ３０２ａの昇温レートよりも大きくすることができ、昇温時間を短縮させることが可能となる。また、設定値５の様に、第２昇温工程Ｓ３０２ｂの昇温レートを第１昇温工程Ｓ３０２ａの昇温レートよりも小さくなるように構成しても良い。この様に設定することで、基板１００や基板１００上に形成された膜の歪みを抑制させることが可能となる。
なお、各昇温工程の、昇温レート（装置パラメータ）は、基板１００の表面温度と基板１００の裏面の温度との差が所定温度になるように設定される。
＜基板処理工程＞
次に基板処理工程について図９を用いて説明する。
＜基板搬入工程Ｓ３０１＞
成膜処理に際しては、先ず、基板１００を処理空間２０１に搬入させる。具体的には、基板支持部２１０を昇降部２１８によって下降させ、リフトピン２０７が貫通孔２１４から基板支持部２１０の上面側に突出させた状態にする。例えば、図１０に示す状態である。また、処理空間２０１内や移載室２０３を所定の圧力に調圧した後、ゲートバルブ１４９０を開放し、ゲートバルブ１４９０からリフトピン２０７上に基板１００を載置させる。基板１００をリフトピン２０７上に載置させた後、ゲートバルブ１４９０を閉じ、昇降部２１８によって基板支持部２１０を所定の位置まで上昇させることによって、基板１００が、リフトピン２０７から基板支持部２１０へ載置されるようになる。続いて、処理空間２０１内が所定の圧力（真空度）となるように、排気管２２４と排気管１４８１とのいずれか又は両方を介して処理空間２０１内を排気しても良い。この際、圧力センサ（不図示）が計測した圧力値に基づき、圧力調整器２２７の弁開度と圧力調整器２２８の弁開度とのいずれか又は両方をフィードバック制御する。
＜昇温工程Ｓ３０２＞
基板１００の昇温は、少なくとも２段階で行われる。第１段階目の昇温（第１昇温工程Ｓ３０２ａ）が行われ、その後、第２段階目の昇温（第２昇温工程Ｓ３０２ｂ）が行われる。
（第１昇温工程Ｓ３０２ａ）
第１昇温工程Ｓ３０２ａは、基板１００をリフトピン２０７で保持し、基板載置台２１０と離間させた状態で行われる。この時の昇温レートは、上述の様に基板データを基に装置パラメータが変更された状態で行われる。基板１００が所定の温度に昇温された後、または所定時間経過後、リフトピン２０７を下降または基板載置台２１０を上昇させる。この動作により、基板１００がリフトピン２０７から基板載置台２１０に移載され、第２昇温工程Ｓ３０２ｂが開始される。
（第２昇温工程Ｓ３０２ｂ）
第２昇温工程Ｓ３０２ｂでは、基板１００を基板載置台２１０で支持した状態で、所定時間保持させる。所定時間保持した後、あるいは、基板１００が所定温度に到達した後、次の成膜工程Ｓ３０３が行われる。この様に、基板１００の昇温レートを変化させて基板１００を昇温させることで、多層積層構造を有した基板１００であっても、基板１００や基板１００上に形成された構造を歪むことを抑制させることが可能となる。
なお、このときのヒータ２１３の温度は、１００〜７００℃、好ましくは３００〜５００℃の範囲内の一定の温度となるように設定する。ヒータ２１３の温度は、少なくとも成膜工程Ｓ３０３の間は、基板１００の温度が所定の温度を保つ様に制御される。具体的には、温度センサ４０１が検出した温度データに基づき、基板載置台２１０が所定の温度となるようにヒータ２１３に供給する電力をフィードバック制御する。
＜成膜工程Ｓ３０３＞
成膜工程Ｓ３０３では、後述の第１ガス供給工程Ｓ３０４とパージ工程Ｓ３０５と第２ガス供給工程Ｓ３０６とパージ工程Ｓ３０７とを有する。なお、ここでは、これらの工程を直列に行う例を示しているが、第１ガス供給工程Ｓ３０４と第２ガス供給工程Ｓ３０６との実行期間の一部が重なる様に並行して行っても良い。なお、第１ガス供給工程Ｓ３０４と第２ガス供給工程Ｓ３０６とを並行して実行させる場合は、パージ工程Ｓ３０５とパージ工程Ｓ３０７とを並行して行っても良いし、一方のパージ工程を省略させても良い。
＜第１ガス供給工程Ｓ３０４＞
第１ガス供給工程Ｓ３０４では、第１ガス供給部から処理室２０１内に第１ガス（処理ガス）としてのＷＦ６ガスを供給する。具体的には、第１ガス供給源１１３から供給されたＷＦ６ガスをＭＦＣ１１５で流量調整した後、基板処理装置２００に供給する。流量調整されたＷＦ６ガスは、バッファ室２３２を通り、シャワーヘッド２３４のガス供給孔２３４ａから、減圧状態の処理室２０１内に供給される。また、排気系による処理室２０１内の排気を継続し処理室２０１内の圧力を所定の圧力範囲（第１圧力）となるように制御する。このとき、基板１００に対してＷＦ６ガスが供給されることとなる。ＷＦ６ガスは、所定の圧力（第１圧力：例えば１０Ｐａ以上１０００Ｐａ以下）で処理室２０１内に供給する。このようにして、基板１００にＷＦ６ガスを供給する。ＷＦ６ガスが供給されることにより、基板１００上に、タングステン含有層が形成される。
＜パージ工程Ｓ３０５＞
基板１００上にタングステン含有層が形成された後、バルブ１１６を閉じ、ＷＦ６ガスの供給を停止する。第１ガスを停止することで、処理室２０１中に存在する第１ガスや、バッファ室２３２の中に存在する処理ガスを第１の排気部から排気されることによりパージ工程Ｓ３０５が行われる。
また、パージ工程Ｓ３０５では、単にガスを排気（真空引き）してガスを排出すること以外に、不活性ガス供給源１３３より不活性ガスを供給して、残留ガスを押し出すことによる排出処理を行うように構成しても良い。この場合、バルブ１３６を開け、ＭＦＣ１３５で不活性ガスの流量調整を行う。また、真空引きと不活性ガスの供給を組み合わせて行っても良い。また、真空引きと不活性ガスの供給を交互に行うように構成しても良い。
所定の時間経過後、バルブ１３６を閉じて、不活性ガスの供給を停止する。なお、バルブ１３６を開けたまま不活性ガスの供給を継続しても良い。
＜第２ガス供給工程Ｓ３０６＞
パージ工程Ｓ３０４の後、第２ガス供給部から、処理室２０１内に第２ガス（処理ガスまたは反応ガスとも呼ぶ）としての、ＳｉＨ４ガスを供給する。具体的には、バルブ１２６を開け、ガス導入口２４１、バッファ室２３２、複数の孔２３４ａを介して、処理室２０１内にＳｉＨ４ガスを供給する。
このとき、ＳｉＨ４ガスの流量が所定の流量となるようにＭＦＣ１２５を調整する。なお、ＳｉＨ４ガスの供給流量は、例えば、１ｓｃｃｍ以上１００００ｓｃｃｍ以下である。
ＳｉＨ４ガスが基板１００上に形成されているタングステン含有層に供給されると、タングステン含有層が改質され、所定の厚さのＷ層が形成される。具体的には、タングステン含有層に含まれるフッ素（Ｆ）を還元されることでＷ層が形成される。
＜パージ工程Ｓ３０７＞
パージ工程Ｓ３０５と同様の動作によって、パージ工程Ｓ３０７が行われる。例えば、処理室２０１内に存在する第２ガスや、バッファ室２３２内に存在する第２ガスは、第２ガスの供給を停止すると共に、排気部から排気されることによりパージ工程Ｓ３０７が行われる。また、バッファ室２３２と処理室２０１にパージガスを供給して、パージを行っても良い。
＜判定工程Ｓ３０８＞
パージ工程Ｓ３０７の終了後、コントローラ２６０は、上記の成膜工程Ｓ３０３（Ｓ３０４〜Ｓ３０７）が所定のサイクル数ｎが実行されたか否かを判定する。即ち、基板１００上に所望の厚さのＷ層が形成されたか否かを判定する。上述の工程Ｓ３０４〜Ｓ３０７を１サイクルとして、このサイクルを少なくとも１回以上行うことにより、基板１００上に所定膜厚のＷ膜を成膜することができる。
判定工程Ｓ３０８で、成膜工程Ｓ３０３が所定回数実行されていないとき（Ｎｏ判定のとき）は、成膜工程Ｓ３０３を繰り返し行い、所定回数実施されたとき（Ｙｅｓ判定のとき）は、成膜工程Ｓ３０３を終了し、降温工程Ｓ３０９を実行させる。
＜降温工程Ｓ３０９＞
判定工程Ｓ３０８の後、降温工程Ｓ３０９では、基板データと成膜工程Ｓ３０３の積算時間データと、のいずれか又は両方に基づいて、基板１００の降温（冷却）レートに対応する装置パラメータを設定させる。例えば、基板データの内、基板１００に形成された層数が多い時は、降温レートを小さくさせる装置パラメータを設定させる。
なお、降温レートは、上述の昇温レートの装置パラメータと基板データの関係と概ね同様であるため、詳細説明は省略する。
設定された装置パラメータに基づいて、降温させることにより、降温時の基板１００の歪みを抑制させることができる。
なお、降温工程Ｓ３０９の具体的な動作は、上述の昇温工程Ｓ３０２の逆手順のため、詳細説明を省略する。
なお、基板１００をリフトピン２０７に載置させる前に、図１５に示す様に、リフトピン２０７を基板載置台２１０の貫通孔２１４に挿入して、リフトピンの先端を予備加熱しておいても良い。この様に、リフトピン２０７を加熱しておくことで、基板１００が基板載置台２１０から、リフトピン２０７に載置された時に、基板１００が歪むことを抑制させることができる。
＜基板搬出工程Ｓ３１０＞
降温工程Ｓ３０９で基板１００が所定温度に冷却された後、ゲートバルブ１４９０を開き、移載室２０３から真空搬送室２４００に基板１００を搬出させる。
この様にして、本開示の基板処理工程が行われる。
以上、本開示の一実施形態を具体的に説明したが、本開示は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述では、基板１００を移載室２０３内搬入した後の昇温工程について記したが、これに限るものでは無い。図１６に示す基板処理システム２０００を用いて事前昇温可能に構成しても良い。図１６の基板処理システム２０００は、
基板１００を処理するもので、ＩＯステージ２１００、大気搬送室２２００、ロードロック（Ｌ／Ｌ）２３００、真空搬送室２４００、基板処理装置２００（２００ａ，２００ｂ，２００ｃ，２００ｄ）で主に構成される。真空搬送室２４００は、ゲートバルブ１４９０（１４９０ａ、１４９０ｂ、１４９０ｃ、１４９０ｄ）を介して上述の移載室２０３と接続される。ＩＯステージ２１００には、基板１００を複数枚格納されたＰＯＤ２００１が載置可能に構成されている。真空搬送室２４００内には、基板１００を保持するツイーザ２９００とツイーザを保持するアーム２８００を有する真空搬送ロボット２７００が設けられている。ここで、事前昇温とは、例えば、真空搬送室２４００に設けられた第２加熱部２４０１により、真空搬送室２４００内で、基板１００やツイーザ２９００を加熱することで行われる。ツイーザ２９００や基板１００を真空搬送室２４００内で事前に加熱することで、上述のリフトピン２０７に基板１００を載置した際に、基板１００が歪んだり、反ったりすることを抑制させることが可能となる。なお、大気搬送室２２００には、ＩＯステージ２１００上のＰＯＤ２００１とＬ／Ｌ２３００との間で基板１００を移動させる大気搬送ロボット２２２０が設けられている。
なお、上述では、基板１００の加熱について記したが、これに限るものでは無い。例えば、プラズマ処理した後の基板１００を除電する条件を変更させる様にしても良い。例えば、基板１００上に形成される層数が多くなると、基板１００上のキャパシタ容量が多くなり、チャージアップしやすいという課題を生じる。チャージアップすることで、以下の課題を生じる。例えば、基板１００が、基板支持部２１０に張り付き、基板の搬出時に、基板１００がずれてしまう。チャージアップにより、基板１００に形成された絶縁膜が破壊されてしまう。等が生じる。この様なチャージアップに備え、基板支持部２１０からリフトピン２０７を突出させる前に、除電する工程を追加し、除電時間を変更させても良い。例えば、図１７に示す様に、基板データ（層数）に基づいて、除電時間を変更させる。具体的には、層数が増えた時に、除電時間を長く設定することにより、実現させることができる。
上述の成膜工程では、２種類のガスを用いて成膜する例を記したが、１種類や３種類以上のガスを用いた処理であっても良い。
また、上述では、成膜処理について記したが、他の処理にも適用可能である。例えば、改質処理、酸化処理、窒化処理、酸窒化処理、還元処理、酸化還元処理、エッチング処理、加熱処理、等が有る。これらの処理と、上述の成膜処理工程を置き換えることで、種々実行可能である。
また、上述では、第１ガスとしてタングステン含有ガスを用い、第２ガスとして水素含有ガスを用いて、コンタクトプラグ膜としてのタングステン含有膜を形成する例を示したが、他のガスを用いた成膜にも適用可能である。例えば、第１ガスにシリコン含有ガスとしてのヘキサクロロジシラン（Ｓｉ２Ｃｌ２、略称：ＨＣＤＳ）ガスを用い、第２ガスに、酸素含有ガスとしての酸素（Ｏ２）ガス、ａｎｄ／ｏｒ、窒素含有ガスとしてのアンモニア（ＮＨ３）ガスを用いて、上述の絶縁膜１０２、第２絶縁膜１０５や犠牲膜１０３を成膜しても良い。また、炭素含有ガス、ホウ素含有ガス等を用いて、第３絶縁膜１２０を成膜する様に構成しても良いし、金属含有ガスを用いて、導電膜１１２を成膜する様に構成しても良い。また他の工程で、これらの元素が複数含有したガスを用いた成膜を行っても良い。
例えば、Ａｌ含有層、Ｚｒ含有層、Ｈｆ含有層、ＨｆＡｌ含有層、ＺｒＡｌ含有層、ＳｉＣ含有層、ＳｉＣＮ含有層、ＳｉＢＮ含有層、ＴｉＮ含有層、ＴｉＣ含有層、ＴｉＡｌＣ含有層などが有る。
また、上述では、一つの処理室で一枚の基板を処理する装置構成を示したが、これに限らず、複数枚の基板を水平方向に並べた装置であっても良い。
１００ ウエハ（基板）
２００ 基板処理装置

Claims (12)

  1. 基板上に形成されるデバイスの層数と構造の何れか又は両方を含む基板データを受信する工程と、
    前記基板データに対応する装置パラメータを設定する工程と、
    基板載置台の上方で前記基板データに対応する基板を支持させる工程と、
    前記基板載置台の表面から離間した状態で、前記装置パラメータに基づいて、前記基板を昇温する第１昇温工程と、
    前記第１昇温工程の後に前記基板を前記基板載置台に載置させる工程と、
    処理室にて前記基板を処理する工程と、
    を有する半導体装置の製造方法。
  2. 前記第１昇温工程の後に、前記基板を前記基板載置台に載置して昇温させる第２昇温工程と、
    を有し、前記第１昇温工程で設定される前記装置パラメータと前記第２昇温工程で設定される装置パラメータとを異ならせる請求項１に記載の半導体装置の製造方法。
  3. 前記装置パラメータは、前記第１昇温工程における前記基板から前記基板載置台表面までの離間距離と離間時間のいずれか又は両方である請求項１または請求項２に記載の半導体装置の製造方法。
  4. 更に、前記基板データに基づいて、前記基板を搬送するツイーザを加熱する工程を有する
    請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 前記第１昇温工程では、前記基板データに基づいて、前記基板の表面温度と前記基板の裏面温度との差が所定の範囲内となるように昇温レートが制御される請求項１に記載の半導体装置の製造方法。
  6. 前記処理する工程では、前記基板に処理ガスを供給して所望の膜を形成し、
    前記処理する工程の後、前記装置パラメータに基づいて、前記基板を降温する工程と、
    を有する請求項１乃至５のいずれかに記載の半導体装置の製造方法。
  7. 基板上に形成されるデバイスの層数と構造の何れか又は両方を含む基板データを受信させる手順と、
    前記基板データに対応する装置パラメータを設定させる手順と、
    基板載置台の上方で前記基板データに対応する基板を支持させる手順と、
    前記基板載置台の表面から離間した状態で、前記装置パラメータに基づいて、前記基板を昇温させる第１昇温手順と、
    前記第１昇温工程の後に前記基板を前記基板載置台に載置させる工程と、
    処理室にて前記基板を処理させる手順と、
    をコンピュータが基板処理装置に実行させるプログラム。
  8. 前記第１昇温手順の後に、前記基板を前記基板載置台に載置して昇温させる第２昇温手順と、
    を有し、前記第１昇温手順で設定される前記装置パラメータと前記第２昇温手順で設定される装置パラメータとを異ならせる請求項７に記載のプログラム。
  9. 前記装置パラメータは、前記第１昇温手順における前記基板から前記基板載置台表面までの離間距離と離間時間のいずれか又は両方である請求項７または請求項８に記載のプログラム。
  10. 基板を処理する処理室と、
    前記基板を加熱する加熱部と、
    前記基板を支持する基板載置台と、
    前記基板上に形成されるデバイスの層数と構造の何れか又は両方を含む基板データを受信する受信部と、
    前記基板データに対応する装置パラメータを設定する制御部と、
    を有し、
    前記制御部は、前記装置パラメータに基づいて、前記基板載置台の表面から離間した状態で前記装置パラメータに基づいて、前記基板を昇温する第１昇温工程と、
    前記第１昇温工程の後に前記基板を前記基板載置台に載置させる工程と、
    前記処理室にて前記基板を処理する工程と、を行わせる様に前記加熱部と前記基板載置台とを制御する様に構成される
    基板処理装置。
  11. 前記制御部は、
    前記第１昇温工程の後に、前記基板を前記基板載置台に載置して昇温させる第２昇温工程と、を有し、
    前記第１昇温工程で設定される前記装置パラメータと前記第２昇温工程で設定される装置パラメータとを異ならせる
    請求項１０に記載の基板処理装置。
  12. 前記制御部は、
    前記装置パラメータが、前記第１昇温工程における前記基板から前記基板載置台までの離間距離と離間時間のいずれか又は両方である様に設定する
    請求項１０または請求項１１に記載の基板処理装置。

JP2018057985A 2018-03-26 2018-03-26 半導体装置の製造方法、プログラムおよび基板処理装置 Pending JP2019169662A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018057985A JP2019169662A (ja) 2018-03-26 2018-03-26 半導体装置の製造方法、プログラムおよび基板処理装置
KR1020190022247A KR102206183B1 (ko) 2018-03-26 2019-02-26 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
TW108107276A TWI822734B (zh) 2018-03-26 2019-03-05 半導體裝置之製造方法、程式及基板處理裝置
US16/294,479 US10978310B2 (en) 2018-03-26 2019-03-06 Method of manufacturing semiconductor device and non-transitory computer-readable recording medium capable of adjusting substrate temperature
CN201910173482.3A CN109872962A (zh) 2018-03-26 2019-03-07 半导体装置的制造方法、存储介质及基板处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018057985A JP2019169662A (ja) 2018-03-26 2018-03-26 半導体装置の製造方法、プログラムおよび基板処理装置

Publications (1)

Publication Number Publication Date
JP2019169662A true JP2019169662A (ja) 2019-10-03

Family

ID=66919950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018057985A Pending JP2019169662A (ja) 2018-03-26 2018-03-26 半導体装置の製造方法、プログラムおよび基板処理装置

Country Status (5)

Country Link
US (1) US10978310B2 (ja)
JP (1) JP2019169662A (ja)
KR (1) KR102206183B1 (ja)
CN (1) CN109872962A (ja)
TW (1) TWI822734B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7023308B2 (ja) * 2020-03-19 2022-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法
JP2022045700A (ja) * 2020-09-09 2022-03-22 キオクシア株式会社 半導体装置およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353076A (ja) * 1989-07-17 1991-03-07 Fuji Electric Co Ltd Ｃｖｄ装置の半導体基板加熱制御機構
JPH05121342A (ja) * 1991-10-28 1993-05-18 Tokyo Electron Sagami Ltd 熱処理装置
JPH09298204A (ja) * 1996-05-02 1997-11-18 Kokusai Electric Co Ltd 半導体製造装置および半導体ウェーハの移載方法
JP2000040698A (ja) * 1998-07-23 2000-02-08 Dainippon Screen Mfg Co Ltd 基板熱処理方法およびその装置
JP2001308084A (ja) * 2000-04-26 2001-11-02 Tokyo Electron Ltd 熱処理装置及び被処理体の熱処理方法
JP2002302771A (ja) * 2001-04-06 2002-10-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2003077863A (ja) * 2001-08-31 2003-03-14 Tokyo Electron Ltd Ｃｖｄ成膜方法
JP2012142397A (ja) * 2010-12-28 2012-07-26 Canon Anelva Corp 基板処理システム、プロセスモジュール制御装置、基板処理装置及び基板処理プログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4250469B2 (ja) 2003-07-14 2009-04-08 キヤノンマーケティングジャパン株式会社 熱処理装置及び熱処理方法
JP4877713B2 (ja) 2005-08-31 2012-02-15 東京エレクトロン株式会社 基板処理方法
JP2008218490A (ja) 2007-02-28 2008-09-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20080233269A1 (en) * 2007-03-20 2008-09-25 Tokyo Electron Limited Apparatus and methods for applying a layer of a spin-on material on a series of substrates
JP2009088314A (ja) 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc 基板処理装置
JP5079726B2 (ja) * 2009-03-23 2012-11-21 株式会社ニューフレアテクノロジー 半導体製造方法および半導体製造装置
KR101686032B1 (ko) * 2013-03-28 2016-12-13 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10226852B2 (en) 2013-12-31 2019-03-12 Nova Measuring Instruments Ltd. Surface planarization system and method
JP5916909B1 (ja) 2015-02-06 2016-05-11 株式会社日立国際電気 基板処理装置、ガス整流部、半導体装置の製造方法およびプログラム
JP6153975B2 (ja) * 2015-08-07 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
JP6333232B2 (ja) * 2015-12-02 2018-05-30 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353076A (ja) * 1989-07-17 1991-03-07 Fuji Electric Co Ltd Ｃｖｄ装置の半導体基板加熱制御機構
JPH05121342A (ja) * 1991-10-28 1993-05-18 Tokyo Electron Sagami Ltd 熱処理装置
JPH09298204A (ja) * 1996-05-02 1997-11-18 Kokusai Electric Co Ltd 半導体製造装置および半導体ウェーハの移載方法
JP2000040698A (ja) * 1998-07-23 2000-02-08 Dainippon Screen Mfg Co Ltd 基板熱処理方法およびその装置
JP2001308084A (ja) * 2000-04-26 2001-11-02 Tokyo Electron Ltd 熱処理装置及び被処理体の熱処理方法
JP2002302771A (ja) * 2001-04-06 2002-10-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2003077863A (ja) * 2001-08-31 2003-03-14 Tokyo Electron Ltd Ｃｖｄ成膜方法
JP2012142397A (ja) * 2010-12-28 2012-07-26 Canon Anelva Corp 基板処理システム、プロセスモジュール制御装置、基板処理装置及び基板処理プログラム

Also Published As

Publication number Publication date
US10978310B2 (en) 2021-04-13
CN109872962A (zh) 2019-06-11
KR20190112637A (ko) 2019-10-07
KR102206183B1 (ko) 2021-01-22
TW201941259A (zh) 2019-10-16
US20190295854A1 (en) 2019-09-26
TWI822734B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
JP6270952B1 (ja) 基板処理装置、半導体装置の製造方法および記録媒体。
JP6456893B2 (ja) 半導体装置の製造方法、記録媒体および基板処理装置
JP6333232B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
CN109545701B (zh) 半导体器件的制造方法、记录介质及衬底处理装置
US10503152B2 (en) Method of manufacturing semiconductor device
TW202013221A (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
JP6240712B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11747789B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP6318139B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JPWO2013133101A1 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
JP6446418B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20190081238A1 (en) Method of manufacturing semiconductor device
JP6479713B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
KR102206183B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
TWI682425B (zh) 基板處理裝置、半導體裝置的製造方法及程式
KR101992164B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TW201935561A (zh) 半導體裝置的製造方法、基板處理裝置及程式
JP6333302B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7450512B2 (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200428