TW202203223A - 用於對三維FeRAM中的儲存單元進行讀取和寫入的方法 - Google Patents

用於對三維FeRAM中的儲存單元進行讀取和寫入的方法 Download PDF

Info

Publication number
TW202203223A
TW202203223A TW109127187A TW109127187A TW202203223A TW 202203223 A TW202203223 A TW 202203223A TW 109127187 A TW109127187 A TW 109127187A TW 109127187 A TW109127187 A TW 109127187A TW 202203223 A TW202203223 A TW 202203223A
Authority
TW
Taiwan
Prior art keywords
voltage
ferroelectric
logic state
threshold voltage
memory cell
Prior art date
Application number
TW109127187A
Other languages
English (en)
Other versions
TWI783256B (zh
Inventor
湯強
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202203223A publication Critical patent/TW202203223A/zh
Application granted granted Critical
Publication of TWI783256B publication Critical patent/TWI783256B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)
  • Magnetic Record Carriers (AREA)
  • Compounds Of Iron (AREA)

Abstract

公開了一種用於三維鐵電記憶體元件的程式設計方法。程式設計方法包括在目標儲存單元的選定的字元線上施加第一電壓。目標儲存單元具有分別對應於第一閾值電壓和第二閾值電壓的第一邏輯狀態和第二邏輯狀態。第一閾值電壓和第二閾值電壓是由目標儲存單元中的鐵電膜的兩個相反的電極化方向確定的。程式設計方法還包括在選定的位元線上施加第二電壓，其中第一電壓和第二電壓之間的電壓差具有大於鐵電膜的矯頑電壓的幅值，使得目標儲存單元從第一邏輯狀態切換到第二邏輯狀態。

Description

用於對三維FeRAM中的儲存單元進行讀取和寫入的方法
本揭露總體上涉及半導體技術領域，並且更具體地，涉及用於對三維（3D）鐵電隨機存取記憶體（FeRAM）中的儲存單元進行讀取和寫入的方法。
隨著記憶體元件縮小到較小的元件尺寸以降低製造成本並提高儲存密度，由於製程技術的限制和可靠性問題，平面儲存單元的縮放面臨著挑戰。三維（3D）記憶體架構可以解決平面儲存單元中的密度和性能限制。
在3D NAND快閃記憶體中，可以基於電荷捕獲技術對儲存單元進行程式設計以進行資料儲存。儲存單元的儲存資訊取決於儲存層中所捕獲的電荷量。儘管3D NAND記憶體可以是高密度和經濟有效的，但是由於所需的週邊設備（例如，電荷泵），3D NAND記憶體在系統級別上遭受寫入速度低和功耗高的問題。因此，存在對在保持3D NAND技術的優勢同時解決這些問題的需求。
鐵電隨機存取記憶體（FeRAM）是一種高性能、低功耗的非逸失性記憶體，其可以結合常規的非逸失性記憶體（快閃記憶體和EEPROM）和高速RAM（SRAM和DRAM）的優點。FeRAM因其更低的功耗、更快的回應速度、以及對多次讀寫操作的更大的耐久力而可以勝過諸如EEPROM和快閃記憶體的現有記憶體。但是，傳統的平面FeRAM難以縮小。FeRAM的信號裕量隨著單元面積的減小而降低，因為提高鐵電材料的固有極化是具有挑戰性的。通過用鐵電材料（例如，Si:HfO2 ）代替3D NAND快閃記憶體中的電荷捕獲儲存層，可以形成3D鐵電NAND快閃記憶體。3D結構中的鐵電材料的有效面積可以比儲存單元的單位面積大得多。因此，3D FeRAM可以具有可縮放的尺寸而不會降低性能。本揭露的目的是提供用於對3D FeRAM中的鐵電儲存單元進行讀取和寫入的各種方法。
在本揭露中描述了用於對三維（3D）鐵電記憶體元件中的儲存單元進行讀取和寫入的方法的實施例。
本揭露的一個方面提供了一種三維鐵電記憶體元件的讀取方法。該讀取方法包括在目標儲存單元的選定的字元線上施加讀取電壓。目標儲存單元具有對應於較高閾值電壓和較低閾值電壓的兩個邏輯狀態，該兩個邏輯狀態是由目標儲存單元中的鐵電膜的兩個相反的電極化方向確定的。讀取電壓小於較高閾值電壓且大於較低閾值電壓。該讀取方法還包括測量流過目標儲存單元的電流。
在一些實施例中，讀取方法還包括使選定的儲存串電連接到位元線和陣列公共源極。選定的儲存串具有包括目標儲存單元的第一多個堆疊的儲存單元。在位元線處測量電流。
在一些實施例中，讀取方法還包括在未選定的字元線上施加通過電壓。在一些實施例中，在未選定的字元線上施加通過電壓包括施加幅值大於較高閾值電壓的通過電壓，以接通未選定的字元線上的所有儲存單元。施加通過電壓還包括施加幅值小於鐵電膜的矯頑電壓的通過電壓，以使得電極化方向不被切換。
本揭露的另一方面提供了一種三維鐵電記憶體元件的程式設計方法。在一些實施例中，該程式設計方法包括在目標儲存單元的選定的字元線上施加第一電壓。目標儲存單元包括分別對應於第一閾值電壓和第二閾值電壓的第一邏輯狀態和第二邏輯狀態。第一閾值電壓和第二閾值電壓是由目標儲存單元中的鐵電膜的兩個相反的電極化方向確定的。程式設計方法還包括在連接到目標儲存單元的汲極端子的選定的位元線上施加第二電壓。第一電壓和第二電壓之間的電壓差具有大於鐵電膜的矯頑電壓的幅值，以使目標儲存單元從第一邏輯狀態切換到第二邏輯狀態。
在一些實施例中，使目標儲存單元從第一邏輯狀態切換到第二邏輯狀態包括使電極化方向切換到相反方向。
在一些實施例中，施加第一電壓和第二電壓包括施加具有相反符號和相同幅值的電壓。在一些實施例中，第一電壓可以是正電壓，並且第二電壓可以是負電壓。使目標儲存單元從第一邏輯狀態切換到第二邏輯狀態包括使目標儲存單元從第一閾值電壓切換到第二閾值電壓，第一閾值電壓高於第二閾值電壓。
在一些實施例中，第一電壓可以是負電壓，並且第二電壓可以是正電壓。在一些實施例中，使目標儲存單元從第一邏輯狀態切換到第二邏輯狀態包括使目標儲存單元從第一閾值電壓切換到第二閾值電壓。第一閾值電壓低於第二閾值電壓。
在一些實施例中，程式設計方法還包括在未選定的字元線上施加通過電壓。通過電壓高於第一閾值電壓和第二閾值電壓，並且通過電壓的幅度小於鐵電膜的矯頑電壓。在一些實施例中，通過電壓被施加在未選定的位元線上。第一電壓和通過電壓之間的第二電壓差包括小於鐵電膜的矯頑電壓的幅值。禁止未選定的儲存單元在第一邏輯狀態和第二邏輯狀態之間切換。
在一些實施例中，第一電壓和第二電壓可以是持續時間在10ns至100μs之間的範圍內的電壓脈衝。
在一些實施例中，第一電壓和第二電壓可以具有在約1.5V至約5V之間的範圍內的幅值。
在一些實施例中，程式設計方法還包括：接通連接到目標儲存單元的源極端子和陣列公共源極的下部選擇電晶體；以及在陣列公共源極上施加第二電壓。
在一些實施例中，程式設計方法還包括關斷連接到目標儲存單元的源極端子的下部選擇電晶體。
在一些實施例中，程式設計方法還包括接通連接到目標儲存單元的汲極端子和選定的位元線的頂部選擇電晶體。
本揭露的另一方面提供了一種三維鐵電記憶體元件。三維鐵電記憶體元件的儲存單元包括鐵電膜。該儲存單元包括分別對應於第一閾值電壓和第二閾值電壓的第一邏輯狀態和第二邏輯狀態。第一閾值電壓和第二閾值電壓可以是通過鐵電膜的兩個相反的電極化方向確定的。儲存單元被配置為通過在選定的字元線上施加第一電壓並在選定的位元線上施加第二電壓來程式設計，其中第一電壓與第二電壓之間的電壓差包括大於鐵電膜的矯頑電壓的幅值，以使儲存單元從第一邏輯狀態切換到第二邏輯狀態。
在一些實施例中，第一電壓可以是正電壓，第二電壓可以是負電壓，並且第一閾值電壓可以高於第二閾值電壓。
在一些實施例中，第一電壓可以是負電壓，第二電壓可以是正電壓，並且第一閾值電壓可以低於第二閾值電壓。
在一些實施例中，三維鐵電記憶體元件還包括交替的導電層和介電層的膜堆疊體、以及垂直延伸穿過該膜堆疊體的多個儲存串，其中多個儲存串均具有儲存單元中的一個或多個。
在一些實施例中，儲存單元還包括由溝道層和鐵電膜圍繞的芯填充膜。
在一些實施例中，儲存單元還包括在鐵電膜和溝道層之間的介面層。
在一些實施例中，儲存單元還包括在鐵電膜和溝道層之間的底部電極。
在一些實施例中，當鐵電膜具有從溝道層指向導電層的方向的電極化時，儲存單元處於較高的閾值電壓。儲存單元處於邏輯狀態0。
在一些實施例中，當鐵電膜具有從導電層指向溝道層的方向的電極化時，儲存單元處於較低閾值電壓。儲存單元處於邏輯狀態1。
在一些實施例中，鐵電膜具有在5nm與100nm之間的厚度。
在一些實施例中，鐵電膜包括高k介電材料。高k介電材料包括氧化鉿（HfO2 ）、氧化鋁（Al2 O3 ）、氧化鋯（ZrO2 ）、氧化鈦（TiO2 ）、氧化鈮（Nb2 O5 ）、氧化鉭（Ta2 O5 ）、氧化鎢（WO3 ）、氧化鉬（MO3 ）、氧化釩（V2 O3 ）、氧化鑭（La2 O3 ）、及/或其任何組合。
根據本揭露的說明書、請求項、和附圖，本領域的技術人員可以理解本揭露的其他方面。
雖然討論了特定的構造和佈置，但是應當理解，這樣做僅出於說明的目的。相關領域的技術人員將認識到，在不脫離本揭露的精神和範圍的情況下，可以使用其他構造和佈置。對於相關領域的技術人員將顯而易見的是，本揭露內容還可以用於多種其他應用中。
應當注意，說明書中對“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定特徵、結構或特性，但是不一定每個實施例都包括該特定特徵、結構或特性。而且，這樣的短語不一定指代相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，結合其他實施例（無論是否明確描述）來實現這樣的特徵、結構或特性在相關領域技術人員的知識範圍內。
通常，術語可以至少部分地根據上下文的使用來理解。例如，至少部分地根據上下文，本文所使用的術語“一個或多個”可以用於描述單數意義上的任何特徵、結構或特性，或者可以用於描述複數意義上的特徵、結構或特性的組合。類似地，至少部分地根據上下文，諸如“一”或“所述”的術語同樣可以被理解為傳達單數用法或傳達複數用法。另外，再次地至少部分地根據上下文，術語“基於”可以被理解為不一定旨在傳達一組排他的因素，並且反而可以允許存在不一定明確描述的附加的因素。
應當容易理解，本揭露中“上”、“上方”和“之上”的含義應當以最廣義的方式解釋，使得“上”不僅意味著“直接在”某物“上”，而且還包括在某物“上”且其間具有中間特徵或層的含義。而且，“上方”或“之上”不僅表示在某物“上方”或“之上”，而且還可以包括其在某物“上方”或“之上”且其間沒有中間特徵或層（即直接在某物上）的含義。
此外，為了便於描述，在本文中可以使用諸如“下面”、“下方”、“下部”、“上方”、“上部”等的空間相對術語來描述一個元件或特徵與另一個（或多個）元件或（或多個）特徵的如附圖中所示的關係。除了附圖中描述的取向之外，空間相對術語還旨在涵蓋元件在使用或處理步驟中的不同的取向。設備可以以其他方式定向（旋轉90度或其他取向），並且可以相應地以類似方式解釋本文中使用的空間相對描述語。
如本文所使用的，術語“基底”是指在其上添加後續材料層的材料。基底包括“頂”表面和“底”表面。基底的頂表面通常是形成半導體元件的位置，並且因此，除非另外說明，否則半導體元件形成在基底的頂側。底表面與頂表面相對，並且因此基底的底側與基底的頂側相對。基底本身可以被圖案化。添加到基底頂部的材料可以被圖案化或可以保持未圖案化。此外，基底可以包括各種各樣的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由非導電材料製成，例如玻璃、塑膠、或藍寶石晶圓。
如本文所使用的，術語“層”是指包括具有厚度的區域的材料部分。層具有頂側和底側，其中層的底側相對靠近基底，並且頂側相對遠離基底。層可以在整個下層或上層結構之上延伸，或者可以具有小於下層或上層結構的範圍的範圍。此外，層可以是均質或不均質的連續結構的區域，其具有小於連續結構的厚度的厚度。例如，層可以位於連續結構的頂表面和底表面之間或在該連續結構的頂表面和底表面處的任何一組水準平面之間。層可以水平、垂直及/或沿著錐形表面延伸。基底可以是一層，可以在其中包括一個或多個層，及/或可以在其上、其上方、及/或下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導電和接觸層（在其中形成觸點、互連線及/或垂直互連接入（VIA））和一個或多個介電層。
在本揭露中，為了便於描述，“臺階”用於指代沿垂直方向具有基本上相同的高度的元件。例如，字元線和下層的閘極介電層可以被稱為“臺階”，字元線和下層的絕緣層可以一起被稱為“臺階”，具有基本上相同的高度的字元線可以被稱為“字元線的臺階”或類似描述語，等等。
如本文所使用的，術語“標稱/標稱地”是指在產品或製程的設計階段中設置的、用於部件或製程步驟的特性或參數的期望值或目標值，連同高於及/或低於期望值的值的範圍。值的範圍可能歸因於製造方法或公差的微小變化。如本文所使用的，術語“約”指示可以基於與主題半導體元件相關聯的特定技術節點而變化的給定量的值。基於特定技術節點，術語“約”可以指示給定量的值，其例如在該值的10%–30％（例如，該值的±10％、±20％、或±30％）內變化。
在本揭露中，術語“水平/水平地/橫向/橫向地”是指標稱地平行於基底的橫向表面，並且術語“垂直”或“垂直地”是指標稱地垂直於基底的橫向表面。
如本文中所使用，術語“3D記憶體”是指在橫向定向的基底上具有垂直定向的儲存單元電晶體串（在本文中被稱為“儲存串”，例如NAND串），使得儲存串相對於基底在垂直方向上延伸的三維（3D）半導體元件。
圖1示出了根據本揭露的一些實施例的示例性三維（3D）記憶體元件100的俯視圖。3D記憶體元件100可以是記憶體晶片（封裝）、記憶體元件或記憶體裝置的任何部分，並且可以包括一個或多個儲存平面101，儲存平面101中的每個可以包括多個儲存塊103。可以在每個儲存平面101上進行等同且併發的操作。儲存塊103的尺寸可以是百萬位元組（MB），其是執行抹除操作的最小尺寸。如圖1所示，示例性3D記憶體元件100包括四個儲存平面101，並且每個儲存平面101包括六個儲存塊103。每個儲存塊103可以包括多個儲存單元，其中每個儲存單元可以通過諸如位元線和字元線的互連來定址。位元線和字元線可以垂直地鋪設（例如，分別鋪設成行和列），從而形成金屬線的陣列。在圖1中，位元線和字元線的方向被標記為“BL”和“WL”。在本揭露中，儲存塊103也被稱為“記憶體陣列”或“陣列”。記憶體陣列是記憶體元件中執行儲存功能的核心區。
3D記憶體元件100還包括週邊區域105，其是圍繞儲存平面101的區。週邊區域105包含許多數位、類比、及/或混合信號電路以支援記憶體陣列的功能，例如，頁緩衝器、行和列解碼器以及讀出放大器。週邊電路使用有源及/或無源半導體元件，例如電晶體、二極體、電容器、電阻器等，這對於本領域普通技術人員來說是顯而易見的。
應當注意，圖1中所示的3D記憶體元件100中的儲存平面101的佈置和每個儲存平面101中的儲存塊103的佈置僅用作示例，其並不限制本揭露的範圍。
參考圖2，示出了根據本揭露的一些實施例的圖1中的區域108的放大的俯視圖。3D記憶體元件100的區域108可以包括階梯區域210和溝道結構區域211。溝道結構區域211可以包括均包括多個堆疊的儲存單元的儲存串212的陣列。階梯區域210可以包括階梯結構和形成在階梯結構上的接觸結構214的陣列。在一些實施例中，在WL方向上跨溝道結構區域211和階梯區域210延伸的多個狹縫結構216可以將儲存塊劃分為多個儲存指218。至少一些狹縫結構216可以用作溝道結構區域211中的儲存串212的陣列的公共源極觸點（例如，陣列公共源極）。例如，頂部選擇閘切口220可以設置在每個儲存指218的中間，以將儲存指218的頂部選擇閘（TSG）劃分成的兩個部分，並且由此可以將儲存指劃分成兩個儲存片224，其中儲存片224中的共用同一字元線的儲存單元形成可程式設計（讀取/寫入）儲存頁。儘管可以在儲存塊級別執行3D NAND記憶體的抹除操作，但是可以在儲存頁級別執行讀取和寫入操作。儲存頁的尺寸可以為千位元組（KB）。在一些實施例中，區域108還包括虛設儲存串222，其用於製造期間的製程變化控制及/或用於附加的機械支撐。
圖3示出了根據本揭露的一些實施例的示例性三維（3D）記憶體陣列結構300的一部分的透視圖。記憶體陣列結構300包括基底330、基底330之上的絕緣膜331、絕緣膜331之上的下部選擇閘（LSG）332的臺階、以及控制閘333（也被稱為“字元線（WL）”）的多個臺階，控制閘333的多個臺階堆疊在LSG 332的頂部上以形成交替的導電層和介電層的膜堆疊體335。為了清楚起見，在圖3中未示出與控制閘的臺階相鄰的介電層。
每個臺階的控制閘通過穿過膜堆疊體335的狹縫結構216-1和216-2分開。記憶體陣列結構300還包括在控制閘333的堆疊體之上的頂部選擇閘（TSG）334的臺階。TSG 334、控制閘333和LSG 332的堆疊體也被稱為“閘電極”。記憶體陣列結構300還包括儲存串212和在基底330的處於相鄰的LSG 332之間的部分中的摻雜的源極線區域344。每個儲存串212包括延伸穿過絕緣膜331和交替的導電層和介電層的膜堆疊體335的溝道孔336。儲存串212還包括在溝道孔336的側壁上的儲存膜337、在儲存膜337之上的溝道層338、以及被溝道層338圍繞的芯填充膜339。儲存單元340可以形成在控制閘333和儲存串212的交叉點處。記憶體陣列結構300還包括與TSG 334之上的儲存串212連接的多條位元線（BL）341。記憶體陣列結構300還包括通過多個接觸結構214與閘電極連接的多條金屬互連線343。膜堆疊體335的邊緣被配置為階梯形狀，以允許電連接到閘電極的每個臺階。
在圖3中，出於說明目的，示出了控制閘333-1、333-2和333-3的三個臺階以及TSG 334的一個臺階和LSG 332的一個臺階。在該示例中，每個儲存串212可以包括分別對應於控制閘333-1、333-2和333-3的三個儲存單元340-1、340-2和340-3。在一些實施例中，控制閘的數量和儲存單元的數量可以多於三個以增加儲存容量。記憶體陣列結構300還可以包括其他結構，例如，TSG切口、公共源極觸點（即，陣列公共源極）和虛設儲存串。為了簡單起見，這些結構未在圖3中示出。
儘管傳統上已經在快閃記憶體中利用浮閘儲存單元和電荷捕獲技術，但鐵電隨機存取記憶體（FeRAM）可以提供低電壓和低功率操作、快速寫入、非逸失性和高迴圈耐久性。
鐵電性是在顯示出自發電極化的非中心對稱介電晶體中觀察到的性質，其中極化的方向可以通過外部施加的電場來改變。在鐵電材料中，由於電荷的分佈，晶胞中的某些原子放錯了位置，從而創建了永久性的電偶極子。電荷分離的宏觀表現是鐵電材料的表面電荷，其由電極化P描述。典型的鐵電材料（例如鋯鈦酸鹽（PZT）、鉭酸鍶鉍（SrBi2 Ta2 O9 或SBT）、鈦酸鋇（BaTiO3 ）和PbTiO3 ）具有鈣鈦礦型晶體結構，其中晶胞中心的陽離子具有兩個位置，均為穩定的低能態。這兩個低能狀態對應於電偶極子的兩個相反的方向。在外部電場下，陽離子可以在電場方向上移動。因此，通過跨晶體施加外部電場，晶胞中的陽離子可以從一個低能位置移動到另一個低能位置，並且如果所施加的電場足夠高，則電偶極子的方向可以翻轉。結果，鐵電材料中的電極化P可以與外部電場的方向對準。
圖4示出了作為所施加的電場E的函數的鐵電材料的示例性電極化P，其中鐵電材料的殘餘極化Pr （或反向殘餘極化-Pr ）可以在零外部電場下測量。如圖4所示，電極化隨著所施加的電場的變化遵循磁滯回線。當跨鐵電材料施加正電場時，該鐵電材料被正極化，直到其電極化P隨所施加的電場E線性變化。
當去除外部電場時，鐵電材料中的電極化（在本揭露中也被稱為極化）不會消失。在鐵電材料已經被完全極化之後去除外部電場時，鐵電材料中剩餘的極化是剩餘極化Pr 。
施加反向電場不會使鐵電材料非極化，直到它達到反向矯頑場–Ec。這裡，負號表示電場的反方向，並且幅值由Ec 表示，其中在回線的左側，極化P達到零。不斷增加負電場的幅值，鐵電材料可以在負方向上被完全極化。當去除負電場時，鐵電材料在負方向上具有反向的剩餘極化-Pr 。
從那時起施加正電場，並通過在正方向上的矯頑場Ec ，鐵電材料中的極化可以再次翻轉至正方向，直到其被完全極化以與電場線性一致。磁滯回線可以重複多次，以更改鐵電的極化方向，取決於材料，通常會多於1016 個迴圈。
鐵電極化是非逸失性的，因為一旦產生極化，外部電場就無法改變極化方向，直到電場的幅值達到閾值（即，矯頑場Ec 或反向矯頑場-Ec ）為止。鐵電記憶體（FeRAM）使用極化反轉或切換效應，並根據自發極化的方向儲存數位位元“0”和“1”。
在FeRAM中，鐵電材料可以實施為電容器，由夾在兩個導電電極之間的薄鐵電膜組成。為了寫入，可以將程式設計電壓Vp 施加到電容器的一端，並且電容器的另一端可以接地。當程式設計電壓Vp 從正變為負（或反之）時，鐵電材料的極化方向可以被切換。並且可以將電容器設置或重置為邏輯狀態“1”或“0”。在此，程式設計電壓Vp 要高於矯頑電壓Vc ，其中，
Figure 02_image001
並且df 是鐵電材料的厚度。例如，基於HfO2 的鐵電材料的矯頑場Ec 可以為約1MV/cm，而PZT或SBT的矯頑場Ec 可以為約50kV/cm。儘管較大的矯頑場Ec 可以在兩個儲存狀態之間提供大的儲存視窗（約2·Ec ）（參見圖4），但較小的矯頑電壓Vc 可以降低操作功率和能耗。在一些實施例中，基於HfO2 的鐵電材料的厚度df 可以縮小到5nm至50nm之間的範圍。因此，基於HfO2 的鐵電材料的矯頑電壓Vc 可以在0.5V與5V之間的範圍內。在一些實施例中，程式設計電壓Vp 可以具有在約3V至約10V之間的範圍內的幅值。在一些實施例中，程式設計電壓Vp 可以是持續時間在10ns至100μs之間的範圍內的電壓脈衝。
在FeRAM中，鐵電材料也可以實施為鐵電場效應電晶體（FeFET）。在三維鐵電NAND（3D Fe-NAND）中，可以通過使用FeFET形成儲存單元，其中儲存資訊取決於儲存層中的鐵電材料的極化方向（例如，電晶體的閘極介電）。
圖5示出了根據本揭露的一些實施例的3D Fe-NAND記憶體結構500的示意性截面。3D Fe-NAND記憶體結構500包括具有類似於圖3中的3D NAND儲存單元340的垂直結構的鐵電儲存單元540。鐵電儲存單元540可以包括具有控制閘（類似於控制閘333）、儲存膜（類似於儲存膜337）和溝道層（類似於溝道層338）的FeFET。
在3D Fe-NAND記憶體結構500中，可以將儲存膜337設置在每個溝道孔336（圖3中所示）的側壁上，其中儲存膜337可以包括鐵電膜552。實施例中，鐵電膜552可以包括高k（即，高介電常數）介電材料，其可以包括諸如氧化鉿（HfO2 ）、氧化鋁（Al2 O3 ）、氧化鋯（ZrO2 ）、氧化鈦（TiO2 ）、氧化鈮（Nb2 O5 ）、氧化鉭（Ta2 O5 ）、氧化鎢（WO3 ）、氧化鉬（MO3 ）、氧化釩（V2 O3 ）、氧化鑭（La2 O3 ）、及/或其任何組合的過渡金屬氧化物。在一些實施例中，為了改善鐵電性質，可以對高k介電材料進行摻雜。例如，鐵電膜552可以是摻雜有矽（Si）、（釔）Y、釓（Gd）、鑭（La）、鋯（Zr）或鋁（Al）或其任何組合的HfO2 。
在一些實施例中，鐵電膜552可以包括鋯鈦酸鹽（PZT）、鉭酸鍶鉍（SrBi2 Ta2 O9 ）、鈦酸鋇（BaTiO3 ），PbTiO3 和BLT（（Bi，La）4 Ti3 O12 ）、或其任何組合。
在一些實施例中，鐵電膜552可以通過化學氣相沉積（CVD）（例如金屬有機化學氣相沉積（MOCVD）、低壓化學氣相沉積（LPCVD）、等離子體增強化學氣相沉積（PECVD）、高密度等離子體化學氣相沉積（HDP-CVD）等）來設置。鐵電膜552也可以通過原子層沉積（ALD）、濺射、蒸發或其任何組合來設置。
在一些實施例中，鐵電膜552可以具有在5nm與100nm之間的範圍內的厚度。
如圖5所示，鐵電儲存單元540（也被稱為FeFET 540）可以包括具有類似於金屬氧化物半導體場效應電晶體（MOSFET）的結構的FeFET，其中電晶體的閘極（即，控制閘333）和溝道（即溝道層338）由鐵電膜552分開。當施加在控制閘333上的程式設計電壓Vp 跨鐵電膜552提供大於矯頑電壓（Vp ＞Vc ）的正電壓時，鐵電膜552可以具有方向為從控制閘333指向溝道層338的正殘留極化Pr 。結果，在控制閘333附近的頂表面電荷560是負的，並且溝道層338附近的底表面電荷562是正的。溝道附近的正的底表面電荷562可以降低電晶體的閾值電壓Vth 。因此，鐵電儲存單元540可以被程式設計到較低閾值電壓Vth_L ，並且被設置為邏輯狀態“1”。
另一方面，當施加在控制閘333上的反向程式設計電壓-Vp （例如，負電壓）具有大於反向矯頑電壓的幅值（即，|-Vp|＞|-Vc|）時，鐵電膜552可以被負極化以具有方向為從溝道層338指向控制閘333的反向剩餘極化-Pr 。控制閘333附近的頂表面電荷560是正的，並且靠近溝道層338的底表面電荷562是負的。溝道附近的負的底表面電荷562增加了電晶體的閾值電壓Vth 。因此，鐵電儲存單元540可以被程式設計到較高的閾值電壓Vth_H ，並且被重置為邏輯狀態“0”。
應當注意，矯頑場Ec 、矯頑電壓Vc 、程式設計電壓Vp 和剩餘極化Pr 不一定在零附近對稱。正值和負值可以具有不同的幅值。為了簡化下面的討論，假定在相反的方向上的幅值是相同的。本領域普通技術人員應該能夠將以下方法用於一般條件。
如上所述，通過在控制閘333上施加合適的電壓脈衝，可以切換鐵電膜552的極化方向並且可以改變鐵電儲存單元540的閾值電壓，這影響了溝道層338的電導率和FeEET 540的導通/截止狀態。可以相應地確定鐵電儲存單元540的邏輯狀態（或儲存資料）。
通過在控制閘333上施加讀取電壓Vread ，可以從鐵電儲存單元540的源極/汲極端子測量溝道層338的電導率。可以驗證鐵電儲存單元540的邏輯狀態或閾值電壓。與其中儲存單元基於儲存膜中的電荷捕獲來操作的傳統3D NAND相比，鐵電儲存單元540相反是由鐵電膜552中的極化控制的。
在一些實施例中，鐵電儲存單元540還可以包括在鐵電膜552和溝道層338之間的介面層554。介面層554可以用於減少在鐵電膜552與溝道層338之間材料混合的可能性。在該示例中，FeFET的有效閘極介電是鐵電膜552和介面層554的組合。更薄的有效閘極介電可以使控制閘333提供對溝道層338的更好的控制。因此，介面層554的厚度可以在約5nm與約50nm之間的範圍內。在一些實施例中，介面層554可以是氧化矽、氮化矽、氮氧化矽、高k介電材料（例如，HfO2 、HfAlO、Al2 O3 ）、及/或其任何組合。可以通過任何合適的膜沉積技術（例如ALD、CVD、濺射、蒸發、及/或其任何組合）來設置介面層554。介面層554也可以通過氧化、氮化、及/或其組合來形成。
在一些實施例中，鐵電儲存單元540還可以包括在控制閘333和鐵電膜552之間的阻擋層（圖5中未示出）。在設置圖3中的儲存膜337之前，可以將阻擋層設置在溝道孔336的側壁上。阻擋層可以用於阻擋鐵電膜552與控制閘333之間的相互作用。阻擋層可以具有在約5 nm至約50 nm之間的厚度。阻擋層可以包括氧化矽、氮化矽、氮氧化矽、高k介電材料（例如，HfO2 、Al2 O3 ）、及/或其任何組合。
在3D Fe-NAND記憶體中，溝道層338可以設置在溝道孔336中的儲存膜337的側壁上（圖3中）。溝道層338可以包括非晶矽、多晶矽、單晶矽、及/或其任何組合。可以通過任何合適的薄膜沉積技術（例如，ALD、CVD、濺射等）來設置溝道層338。
圖6示出了根據本揭露的一些實施例的3D Fe-NAND記憶體結構600的示意性截面。3D Fe-NAND記憶體結構600包括類似於圖5中的鐵電儲存單元540的第二鐵電儲存單元640，第二鐵電儲存單元640也包括控制閘333、鐵電膜552和溝道層338。3D Fe -NAND記憶體結構600也可以包括介面層554和阻擋層（圖6中未示出）。在一些實施例中，第二鐵電儲存單元640還包括在鐵電膜552和介面層554之間的底部電極656。在該示例中，控制閘333、鐵電膜552、和底部電極656形成與浮閘電晶體（FG-MOSFET）660串聯的金屬-絕緣體-金屬（MIM）電容器658，其中底部電極656用作浮閘，並且介面層554用作閘極介電。3D Fe-NAND記憶體結構600是基於與圖5中的3D Fe-NAND記憶體結構500類似的極化切換方法形成的，並且也具有相似的記憶體功能。底部電極656的電壓是由鐵電薄膜552的底表面電荷562的數量確定的。通過切換鐵電薄膜552中的極化方向，可以改變底表面電荷562的數量，並且可以相應地改變底部電極656的電壓。因此，可以改變FG-MOSFET 660的閾值電壓。除了通過鐵電膜552的極化來控制第二鐵電儲存單元640中的底部電極656的電壓之外，第二鐵電儲存單元640中的底部電極656提供了與傳統NAND記憶體中的浮閘類似的功能。3D Fe-NAND記憶體結構500和600之間的另一個區別是，施加在控制閘333上的電壓在MIM電容器658和FG-MOSFET 660之間分配。結果，需要相對較大的電壓來切換鐵電膜552的極化。為了降低寫入電壓，在一些實施例中使用較薄的鐵電膜552。MIM電容器658可以通過縮放鐵電膜552的厚度df 而具有更大的電容器，使得所施加的電壓的較大部分可以跨MIM電容器658下降。
圖7示出了根據本揭露的一些實施例的3D Fe-NAND記憶體陣列700的示意性電路圖。3D Fe-NAND記憶體陣列700類似於先前在圖1-圖3中描述的3D記憶體陣列103，並且還包括多個儲存串212（例如，儲存串212-1、212-2、212-3、…），每個儲存串212具有多個堆疊的儲存單元（例如，如圖5和圖7中所示的鐵電儲存單元540、或圖6中所示的第二鐵電儲存單元640）。出於說明的目的，為了簡單起見，在隨後的討論中將使用鐵電儲存單元540作為示例。然而，在下面的討論中，鐵電儲存單元540可以由第二鐵電儲存單元640代替。
在一些實施例中，每個儲存串212在每一端還包括至少一個場效應電晶體（例如MOSFET），其分別由下部選擇閘（LSG）332和頂部選擇閘（TSG）334控制。並且兩個相應的電晶體被稱為下部選擇電晶體332-T和頂部選擇電晶體334-T。垂直堆疊的鐵電儲存單元540可以由控制閘333控制，其中控制閘333連接到3D Fe-NAND記憶體陣列700的字元線。因此，控制閘333也被稱為字元線333（例如，字元線333-a、333-b、333-c等）。頂部選擇電晶體334-T的汲極端子可以連接到位元線341（例如，位元線341-1、341-2、341-3等），並且下部選擇電晶體332-T的源極端子可以連接到摻雜源極線區域344（參見圖3），可以從摻雜源極線區域344形成陣列公共源極（ACS）（例如764-1、764-2、764-3，...）。在一些實施例中，陣列公共源極764-1、764-2、764-3、…可以彼此電連接並且由整個儲存塊中的儲存串212共用。因此，在一些實施例中，陣列公共源極764也被稱為公共源極線。在該示例中，要協調地對TSG 334和LSG 332進行定址以支援目標儲存單元（例如，鐵電儲存單元540-b-2）的讀取、程式設計（即，寫入）和禁止操作。
參照圖5和圖7，在3D Fe-NAND記憶體陣列700中，可以在儲存頁764中執行讀取和寫入操作，該儲存頁764包括共用相同的字元線（例如，圖7所示的字元線333-a）的儲存單元。在3D Fe-NAND記憶體陣列700中，每個鐵電儲存單元540可以被程式設計為邏輯狀態“0”或“1”。初始，所有鐵電儲存單元540中的鐵電膜552可以具有零極化並且可以被設置或重置為邏輯狀態“1”或“0”，如先前針對圖5中的鐵電儲存單元540所討論的。在邏輯狀態“1”的情況下，可以將鐵電儲存單元540設置為較低閾值電壓Vth_L ，並且對於字元線上的給定偏置，流過源極端子（連接至陣列共源極764）與汲極端子（連接至位元線341）之間的鐵電儲存單元540的電流可以處於較高的電平。在邏輯狀態“0”的情況下，鐵電儲存單元540可以被重置為較高閾值電壓Vth_H （即，Vth_H ＞Vth_L ），並且對於字元線上的給定偏置，流過源極端子和汲極端子之間的鐵電儲存單元540的電流可以處於較低的電平。通過測量（即，讀取）流過選定的儲存單元的源極和汲極端子的電流，可以相應地確定鐵電儲存單元540的閾值電壓Vth_H 或Vth_L ，從而確定鐵電儲存單元540的邏輯狀態（或程式設計的資料）。在一些實施例中，較高和較低閾值電壓Vth_H 和Vth_L 可以在約-3V至約3V之間的範圍內。
例如，為了對圖7中所示的目標儲存單元540-b-2（與字元線333-b和位元線341-2連接）中的資料進行讀取，可以向選定的儲存串212-2的對應的TSG 334-2和LSG 332-2施加頂部選擇閘電壓Vtsg 和下部選擇閘電壓Vlsg ，以接通對應的頂部選擇電晶體334-T和下部選擇電晶體332-T。在該示例中，可以為選定的儲存串212-2建立穿過鐵電儲存單元540-b-2的電流路徑。可以從與選定的儲存串212-2電連接的位元線341-2和陣列公共源極764-2檢測流過選定的儲存串212-2的電流。
為了對目標儲存單元（例如，鐵電儲存單元540-b-2）中的儲存資料進行讀取，可以向未選定的儲存串的TSG（例如圖7中的儲存串212-1的TSG 334-1）施加截止電壓（Voff ）以關斷對應的頂部選擇電晶體（例如334-T-1）。由此可以斷開未選定的儲存串212-1和位元線341-1之間的電流路徑。在該示例中，可以一次從一個儲存單元540讀取儲存資料。
在一些實施例中，也可以向未選定的儲存串212的TSG 334和LSG 332分別施加頂部選擇閘電壓Vtsg 和下部選擇閘電壓Vlsg ，以接通相應的頂部選擇電晶體334-T和下部選擇電晶體332-T，並在位元線341和未選定的儲存串212之間建立導電路徑。在該示例中，可以通過在共用的字元線334-b處施加讀取電壓Vread ，在相應的位元線341處同時測量儲存在相同的儲存頁（例如，540-b-1、540-b-2、540-b-3，...）中的鐵電儲存單元540中的資料。在該示例中，可以同時從一個儲存頁764中的所有儲存單元540讀取儲存資料。
為了對選定的儲存串212-2中的目標儲存單元540-b-2進行讀取，可以向選定的字元線（例如，字元線333-b）施加讀取電壓Vread ，同時可以向其他的未選定的字元線（例如，字元線333-a和333-c）施加通過電壓Vpass 。通過電壓Vpass 可以高於所有鐵電儲存單元540的最高閾值電壓，使得選定的儲存串212-2上的所有其他鐵電儲存單元540可以被完全接通。可以調節施加在選定的字元線333-b上的讀取電壓Vread ，以感測（即，讀取或測量）目標儲存單元540-b-2的閾值電壓。在一些實施例中，讀取電壓Vread 可以具有在較低閾值電壓Vth_L 和較高閾值電壓Vth_H 之間的值，即，Vth_L ＜Vread ＜Vth_H 。例如，如果Vth_L ＝-2.5V並且Vth_H ＝-1.5V，則讀取電壓Vread 可以在約-2.5V和約-1.5V之間的範圍內。例如，讀取電壓Vread 可以是-2.0V，並且通過電壓Vpass 可以是0V。如果目標儲存單元540-b-2處於具有較低閾值電壓Vth_L 的邏輯狀態“1”，那麼當在字元線333-b上施加讀取電壓Vread =-2.0時，目標儲存單元540-b-2可以被接通。然後，頂部和下部選擇電晶體334-T-2和332-T-2以及選定的儲存串212-2中的所有儲存單元540被接通。較高電平的電流通過具有較低電阻的導電路徑在位元線341-2和陣列公共源極764-2之間流動。如果目標儲存單元540-b-2處於具有較高閾值電壓Vth_H 的邏輯狀態“0”，則當在如以上示例中所使用的字元線333-b上施加讀取電壓Vread =-2.0V時，可以關斷目標儲存單元540-b-2。在該操作條件下，即使頂部和下部選擇電晶體334-T-2和332-T-2以及選定的儲存串212-2的所有其他儲存單元540被接通，目標儲存單元540-b-2也被關斷。較低電平的電流通過具有較高電阻的導電路徑在位元線341-2和陣列公共源極764之間流動。通過測量位元線341-2處的電流，可以確定目標儲存單元540-b-2的邏輯狀態。
在電流測量期間，可以將感測電壓Vsensing 施加到位元線341-2，同時可以將陣列公共源極764-2接地（即，保持在0V）。為了避免干擾鐵電儲存單元540中的鐵電膜552的極化，讀取電壓Vread 和通過電壓Vpass 應當小於矯頑電壓Vc 。例如，在一些實施例中，如果矯頑電壓Vc= 3.0V，則讀取電壓Vread 和通過電壓Vpass 可以在約-3.0V和約3.0V之間的範圍內。施加到用於感測（或讀取）電流的位元線的感測電壓Vsensing 可以足夠低而不會在溝道層338中引起顯著的電勢變化。可以從所測量的電流和感測電壓Vsensing 中提取目標儲存單元540-b-2的電阻。在一些實施例中，感測電壓Vsensing 可以在約0.1V至約0.5V之間的範圍內。如上所述，可以基於Vth_H 和Vth_L 的閾值電壓來相應地確定目標儲存單元540-b-2的邏輯狀態“0”和“1”。
圖8示出了根據本揭露的一些實施例的用於圖7中的3D Fe-NAND記憶體陣列700的寫入操作800的波形。在寫入操作800期間，通過在LSG 332上施加截止電壓Voff以關斷下部選擇電晶體332-T，可以使圖7中的陣列公共源極764（例如764-1、764-2、764-3、…）與相應的儲存串212（例如212-1、212-2、212-3，...）斷開。在一些實施例中，陣列公共源極764也可以被偏置在與對應的位元線341相同的電壓。
在寫入操作800期間，可以向選定的和未選定的儲存串212的TSG 334全部施加頂部選擇閘電壓Vtsg 以接通對應的頂部選擇電晶體334-T並在位元線341和對應的儲存串212之間建立導電路徑。在該示例中，可以根據施加在相應位元線341-1、341-2、341-3、...上的電壓，對相同的儲存頁764中的鐵電儲存單元540-b-1、540-b-2、540-b-3、…進行程式設計（或寫入）。
例如，為了對儲存串212-1中的鐵電儲存單元540-b-1進行寫入，可以向未選定的字元線（例如，字元線333-a和333-c）施加通過電壓Vpass ，使得可以完全接通儲存串212-1上的所有未選定的儲存單元540。在該示例中，當在每個未選定的字元線333（例如，WL 333-a）上施加通過電壓Vpass 時，位於鐵電儲存單元540-b-1和位元線341-1之間的上部儲存單元被接通。因此在鐵電儲存單元540-b-1的汲極端子和位元線341-1之間建立了導電路徑。鐵電儲存單元540-b-1的汲極端子可以具有與位元線341-1相同的電勢（或電壓）。控制閘333-b與鐵電儲存單元540-b-1的汲極端子之間的電壓差可以與字元線333-b與位元線341-1之間的電壓差相同。因此，通過控制字元線333-b和位元線341-1之間的電壓差，可以控制跨鐵電儲存單元540-b-1中的鐵電膜552（參見圖5）的外部施加的電場，這可以用於切換鐵電膜552的極化方向，即，設置或重置鐵電儲存單元540-b-1的邏輯狀態“1”或“0”。
如圖8所示，在時間段801期間，可以向選定的字元線333-b施加設置電壓Vset 。同時，位元線341-1、341-2、341-3可以分別被偏置在重置電壓Vreset 、設置電壓Vset 和通過電壓Vpass 。字元線333-b與位元線341-1之間的電壓差為Vset -Vreset 。在一些實施例中，可以選擇設置電壓Vset 和重置電壓Vreset ，使得Vset 和Vreset 之間的差（即，Vset -Vreset ）大於鐵電儲存單元540的矯頑電壓Vc （即，Vset -Vreset ＞Vc ）。在這種條件下，鐵電儲存單元540-b-1的鐵電膜552可以被正極化，並且鐵電儲存單元540-b-1可以被設置為較低閾值電壓Vth_L 並且被程式設計為邏輯狀態“1”。”在一些實施例中，設置電壓Vset 和重置電壓Vreset 可以具有是程式設計電壓Vp 的一半的幅值，即，Vset =+ Vp/2且Vreset =-Vp/2。例如，如果Vp= 4.0V，並且Vc= 3.0V，則設置電壓Vset= 2.0V，並且重置電壓Vreset= -2.0V，並且Vset -Vreset= 4.0V= Vp。在一些實施例中，設置和重置電壓可以是持續時間在10ns至100μs之間的範圍內的電壓脈衝。在一些實施例中，設置和重置電壓具有在約1.5V至約5V之間的範圍內的幅值。在這種條件下，鐵電儲存單元540-b-1可以被程式設計為邏輯狀態“1”。
同時，字元線333-b和位元線341-2都可以被偏置在設置電壓Vset ，並且字元線333-b和位元線341-2之間的電壓差為零。因此，在該條件下不能切換鐵電儲存單元540-b-2中的鐵電膜552的極化方向，並且不對鐵電儲存單元540-b-2進行程式設計或寫入，即，禁止對鐵電儲存單元540-b-2進行程式設計。類似地，字元線333-b和位元線341-3之間的電壓差可以是Vset -Vpass 。在一些實施例中，可以選擇設置電壓Vset 和通過電壓Vpass ，使得設置電壓Vset 和通過電壓Vpass 之間的電壓差（即，Vset -Vpass ）可以小於矯頑電壓Vc ，並且大於反向矯頑電壓-Vc ，即-Vc ＜Vset -Vpass ＜Vc 。例如，在上面的示例中，如果Vpass =0，則Vset -Vpass =+Vp /2=2.0V，而±Vc =±3.0V。在這種情況下，鐵電儲存單元540-b-3中的鐵電膜552的極化方向不能切換，並且邏輯狀態保持與先前相同。鐵電儲存單元540-b-3未被程式設計或寫入，即，被禁止程式設計。
類似地，由未選定的字元線333控制的鐵電儲存單元540不能被程式設計或寫入（即被禁止），因為對應的字元線和位元線之間的電壓差小於矯頑電壓Vc 且大於反向矯頑電壓–Vc 。例如，字元線333-a與位元線341-1、341-2和341-3之間的電壓差分別為Vpass -Vreset ，Vpass -Vset 和零。在上面的示例中，Vpass -Vreset =2.0V，Vpass -Vset =-2.0V，均小於矯頑電壓（例如，Vc =3.0V）且大於反向矯頑電壓（例如，-Vc =-3.0V）。因此，未選定的字元線333上的這些鐵電儲存單元540不受干擾並且未被程式設計。
通過在選定的字元線上施加不同的電壓，可以對相同的儲存頁中的不同儲存單元進行程式設計。在圖8中，寫入操作800還包括時間段802，其中選定的字元線333-b上的電壓被改變為重置電壓Vreset ，並且位元線341-1、341-2和341-3和未選定的字元線333-a、333-b、...的電壓不變。在這種條件下，選定的字元線333-b與位元線341-1、341-2和341-3之間的電壓差現在分別為零，Vreset -Vset 和Vreset -Vpass 。在一些實施例中，可以選擇重置電壓Vreset 和通過電壓Vpass ，使得電壓差Vreset -Vpass 大於反向矯頑電壓-Vc 並且小於矯頑電壓Vc ，即，-Vc ＜Vreset -Vpass ＜Vc 。在前面討論的示例中，當±Vc =±3.0V，Vreset =-2.0V和Vpass =0V時，Vreset -Vpass =-2.0V的電壓差在±Vc 之間。在這種情況下，鐵電儲存單元540-b-1和540-b-3中的鐵電膜552的極化方向不能被切換，並且邏輯狀態保持與先前的邏輯狀態相同。鐵電儲存單元540-b-1和540-b-3未被程式設計或寫入（即被禁止）。同時，Vreset -Vset 的電壓差可以小於負矯頑電壓–Vc ，即Vreset -Vset ＜-Vc ，或者電壓差為負且幅值大於矯頑電壓Vc ，即| Vset - Vreset |≥Vc 。在先前討論的示例中，Vreset -Vset 的電壓差= -4.0V ＜-Vc ，或| Vset -Vreset | =4.0V≥Vc 。換句話說，字元線333-b與位元線341-1之間的電壓差為負，電壓差的幅值足夠大以創建比反向矯頑電場強的反向電場。因此，鐵電儲存單元540-b-1的鐵電膜552中的極化方向從正切換為負，並且FeFET 540-b-1的閾值電壓從較低閾值電壓Vth_L 改變為較高閾值電壓Vth_H 。鐵電儲存單元540-b-1因此被程式設計為邏輯狀態“0”。
如前所述，未選定的字元線333-a、333-c、…上的鐵電儲存單元540不受干擾或未被程式設計，因為相應的字元線和位元線之間的電壓差在矯頑電壓Vc 和反向矯頑電壓-Vc 之間，即其幅值並未大到足以切換鐵電膜中的極化方向。
如寫入操作800所示，通過設計合適的波形，可以將相同的選定的字元線上的鐵電儲存單元540程式設計為邏輯狀態“0”或“1”，而無需改變施加在位元線上的電壓。未選定的字元線上的儲存單元可以被禁止程式設計並且保持在先前的邏輯狀態。
圖9示出根據本揭露的一些實施例的用於圖7中的3D Fe-NAND記憶體陣列700的寫入操作900的波形。寫入操作900類似於寫入操作800。不同之處在於，位元線341-1僅在時間段901期間被偏置在重置電壓Vreset ，並且在寫入操作900的另一時間段被偏置在通過電壓Vpass 。類似地，位元線341-2僅在時間段902期間被偏置在設置電壓Vset ，並且在寫入操作900的另一時間段被偏置在通過電壓Vpass 。因此，寫入操作900基於與先前針對寫入操作800所討論的相同的施加電壓和相同的方法，在時間段901期間將鐵電儲存單元540-b-1有效地程式設計為邏輯狀態“1”，並且在時間段902期間將鐵電儲存單元540-b-2有效地程式設計為邏輯狀態“0”。與寫入操作800中的條件相同，鐵電儲存單元540-b-3也被禁止程式設計並且保持其邏輯狀態。
在時間段901期間，位元線341-2和341-3都被偏置在通過電壓Vpass 。如先前針對寫入操作800所討論的，鐵電儲存單元540-b-2和540-b-3被禁止程式設計。類似地，在時間段902期間，位元線341-1和341-3都被偏置在通過電壓Vpass 。出於相同的原因，鐵電儲存單元540-b-1和540-b-3被禁止程式設計。
圖10示出了根據本揭露的一些實施例的用於圖7中的3D Fe-NAND記憶體陣列700的寫入操作1000的波形。寫入操作1000類似於寫入操作800和900。不同之處在於，位元線341-1在時間段1001和時間段1002兩者期間被偏置在重置電壓Vreset ，並且位元線341-2在時間段1001和1002兩者期間被偏置在設置電壓Vset 。至於位元線341-3，其在時間段1001期間被偏置在設置電壓Vset 並且在時間段1002期間被偏置在重置電壓Vreset 。在寫入操作900的其他時間段期間，位元線341被偏置在通過電壓Vpass 。
寫入操作1000基於與先前針對寫入操作800和900所討論的相同的施加電壓和相同的方法，在時間段1001期間將鐵電儲存單元540-b-1有效地程式設計為邏輯狀態“1”，並且在操作1002期間將鐵電儲存單元540-b-2程式設計為邏輯狀態“0”。在鐵電儲存單元540-b-1被程式設計為邏輯狀態“1”的時間段1001期間，選定的字元線333-b與位元線341-2和341-3之間的電壓差保持為零。類似地，在鐵電儲存單元540-b-2被程式設計為邏輯狀態“0”的時間段1002期間，選定的字元線333-b與位元線341-1和341-3之間的電壓差也保持為零。換句話說，在程式設計期間，被禁止的儲存單元被偏置在與選定的字元線相同的電壓，這可以使字元線和位元線之間的電壓差保持為零，並且在相同的字元線上的其他儲存單元的程式設計期間，降低了對這些被禁止的儲存單元的極化或邏輯狀態進行切換的可能性。
在本揭露中，公開了對3D Fe-NAND記憶體進行寫入的方法。通過在相應的選定的字元線和選定的位元線上施加設置電壓和重置電壓，並在目標儲存單元的控制閘和汲極端子之間產生幅值大於目標儲存單元中的鐵電膜的矯頑電壓的電壓差，可以將目標儲存單元的邏輯狀態從“0”切換到“1”，或反之亦然，而不會有干擾未選定或被禁止的鐵電儲存單元的風險。在一些實施例中，設置電壓和重置電壓可以具有相反的符號（即，正與負），並且幅度為程式設計電壓的一半。因此，可以避免來自施加在鐵電儲存單元上的單個大電壓脈衝的電應力。另外，通過在未選定或被禁止的儲存單元的字元線和位元線上施加相同的電壓，可以對電應力的減少進行優化。另外，本揭露中提出的讀取和寫入方法使得能夠以高吞吐率（即，逐儲存頁地）快速進行讀取和寫入。此外，鐵電儲存單元可以在位級別被感測和程式設計。消除了傳統3D NAND記憶體的高壓抹除。
總之，本揭露提供了一種三維鐵電記憶體元件的讀取方法。該讀取方法包括在目標儲存單元的選定的字元線上施加讀取電壓。目標儲存單元具有對應於較高閾值電壓和較低閾值電壓的兩個邏輯狀態，該兩個邏輯狀態是由目標儲存單元中的鐵電膜的兩個相反的電極化方向確定的。讀取電壓小於較高閾值電壓且大於較低閾值電壓。該讀取方法還包括測量流過目標儲存單元的電流。
本揭露還提供了一種三維鐵電記憶體元件的程式設計方法。該程式設計方法包括在目標儲存單元的選定的字元線上施加第一電壓。目標儲存單元包括分別對應於第一閾值電壓和第二閾值電壓的第一邏輯狀態和第二邏輯狀態。第一閾值電壓和第二閾值電壓是由目標儲存單元中的鐵電膜的兩個相反的電極化方向確定的。該程式設計方法還包括在連接到目標儲存單元的汲極端子的選定的位元線上施加第二電壓。第一電壓和第二電壓之間的電壓差具有大於鐵電膜的矯頑電壓的幅值，以將目標儲存單元從第一邏輯狀態切換到第二邏輯狀態。
本揭露還提供了一種三維鐵電記憶體元件。三維鐵電記憶體元件的儲存單元包括鐵電膜。該儲存單元包括分別對應於第一閾值電壓和第二閾值電壓的第一邏輯狀態和第二邏輯狀態。可以通過鐵電膜的兩個相反的電極化方向來確定第一閾值電壓和第二閾值電壓。儲存單元被配置為通過在選定的字元線上施加第一電壓並在選定的位元線上施加第二電壓來程式設計，其中第一電壓與第二電壓之間的電壓差包括大於鐵電膜的矯頑電壓的幅值，以將儲存單元從第一邏輯狀態切換到第二邏輯狀態。
對具體實施例的上述說明因此將完全揭示本揭露的一般性質，使得他人能夠通過運用本領域技術範圍中的知識容易地對這種具體實施例進行修改及/或調整以用於各種應用，而不需要過度實驗，並且不脫離本揭露的一般概念。因此，基於本文呈現的公開內容和指導，這種調整和修改旨在處於所公開的實施例的等同物的含義和範圍中。應當理解，本文中的措辭或術語是用於說明的目的，而不是為了進行限制，從而本說明書的術語或措辭將由技術人員按照所述公開內容和指導進行解釋。
上文已經借助於功能構建塊描述了本揭露的實施例，功能構建塊例示了指定功能及其關係的實施方式。在本文中出於方便描述的目的任意地限定了這些功能構建塊的邊界。可以限定替代的邊界，只要適當執行指定的功能及其關係即可。
發明內容和摘要部分可以闡述發明人所設想的本揭露的一個或多個示例性實施例，但未必是所有示例性實施例，並且因此，並非旨在通過任何方式限制本揭露和所附請求項。
本揭露的廣度和範圍不應受任何上述示例性實施例的限制，並且應當僅根據下方申請專利範圍及其等同物來進行限定。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:3D記憶體元件 101:儲存平面 103:儲存塊 105:週邊區域 108:區域 210:階梯區域 211:溝道結構區域 212、212-1、212-2、212-3:儲存串 214:接觸結構 216、216-1、216-2:狹縫結構 218:儲存指 220:選擇閘切口 222:虛設儲存串 224:儲存片 300:記憶體陣列結構 330:基底 331:絕緣膜 332、332-2:下部選擇閘 332-T、332-T-2:下部選擇電晶體 333、333-1、333-2、333-3:控制閘 333-a、333-b、333-c:字元線 334、334-1、334-2:頂部選擇閘 334-b:字元線 334-T、334-T-1、334-T-2:頂部選擇電晶體 335:膜堆疊體 336:溝道孔 337:儲存膜 338:溝道層 339:芯填充膜 340:儲存單元 340-1、340-2、340-3:儲存單元 341、341-1、341-2、341-3:位元線 343:金屬互連線 344:摻雜源極線區域 500:3D 540:鐵電儲存單元 540-b-1、540-b-2、540-b-3:儲存頁 540-b-2:鐵電儲存單元 552:鐵電膜 554:介面層 560:頂表面電荷 562:底表面電荷 600:3D 640:第二鐵電儲存單元 656:底部電極 660:浮閘電晶體 658:電容器 700:3D 764:陣列公共源極 764:儲存頁 764-1、764-2、764-3:陣列公共源極 800:寫入操作 802:時間段 900:寫入操作 901、902:時間段 1000:寫入操作 1001、1002:時間段
併入在本文中且形成說明書的一部分的附圖示出了本揭露的實施例，並且與說明書一起進一步用於解釋本揭露的原理並使相關領域技術人員能夠製作和使用本揭露。 圖1示出了根據本揭露的一些實施例的示例性三維（3D）記憶體元件的示意性俯視圖。 圖2示出了根據本揭露的一些實施例的3D記憶體元件的區域的示意性俯視圖。 圖3示出了根據本揭露的一些實施例的示例性3D記憶體陣列結構的一部分的透視圖。 圖4示出了根據本揭露的一些實施例的作為所施加的電場的函數的鐵電材料的示例性極化特性。 圖5和圖6示出了根據本揭露的一些實施例的3D Fe-NAND記憶體結構的示意性截面圖。 圖7示出了根據本揭露的一些實施例的3D Fe-NAND記憶體的示意性電路圖。 圖8-圖10示出了根據本揭露的一些實施例的寫入操作的波形。 當結合附圖理解時，根據下面闡述的具體實施方式，本發明的特徵和優勢將變得更加明顯，在附圖中，相似的附圖標記始終標識對應的元件。在附圖中，相似的附圖標記通常指示等同、功能類似、及/或結構類似的元件。元件首次出現的圖由對應的附圖標記中的最左邊的（一個或多個）數字指示。 將參考附圖描述本揭露的實施例。
333-a、333-b、333-c:字元線
341-1、341-2、341-3:位元線
1000:寫入操作
1001、1002:時間段

Claims (20)

  1. 一種三維鐵電記憶體元件的讀取方法，包括： 在目標儲存單元的選定的字元線上施加讀取電壓，其中： 該目標儲存單元包括對應於較高閾值電壓和較低閾值電壓的兩個邏輯狀態，該較高閾值電壓和該較低閾值電壓是由該目標儲存單元中的鐵電膜的兩個相反的電極化方向確定的；並且 該讀取電壓小於該較高閾值電壓並且大於該較低閾值電壓；以及 測量流過該目標儲存單元的電流。
  2. 根據請求項1所述的讀取方法，還包括： 將選定的儲存串電連接到位元線和陣列公共源極，其中，該選定的儲存串包括第一多個堆疊的儲存單元，該第一多個堆疊的儲存單元包括該目標儲存單元；以及 測量該位元線的電流。
  3. 根據請求項1所述的讀取方法，還包括： 在未選定的字元線上施加通過電壓。
  4. 根據請求項3所述的讀取方法，其中，在該未選定的字元線上施加該通過電壓包括：施加幅值大於該較高閾值電壓的該通過電壓，以接通該未選定的字元線上的所有儲存單元。
  5. 根據請求項4所述的讀取方法，其中，施加該通過電壓包括：施加幅值小於該鐵電膜的矯頑電壓的該通過電壓，以使得該電極化方向不被切換。
  6. 一種三維鐵電記憶體元件的程式設計方法，包括： 在目標儲存單元的選定的字元線上施加第一電壓，其中： 該目標儲存單元包括分別對應於第一閾值電壓和第二閾值電壓的第一邏輯狀態和第二邏輯狀態，該第一閾值電壓和該第二閾值電壓是由該目標儲存單元中的鐵電膜的兩個相反的電極化方向確定的；以及 在連接到該目標儲存單元的汲極端子的選定的位元線上施加第二電壓，其中， 該第一電壓和該第二電壓之間的電壓差包括大於該鐵電膜的矯頑電壓的第一幅值，以使該目標儲存單元從該第一邏輯狀態切換到該第二邏輯狀態。
  7. 根據請求項6所述的程式設計方法，其中，使該目標儲存單元從該第一邏輯狀態切換到該第二邏輯狀態包括使該電極化方向切換到相反方向。
  8. 根據請求項6所述的程式設計方法，其中，施加該第一電壓和該第二電壓包括施加具有相反符號和相同幅值的電壓。
  9. 根據請求項8所述的程式設計方法，其中，施加該第一電壓包括施加正電壓，並且其中，施加該第二電壓包括施加負電壓。
  10. 根據請求項9所述的程式設計方法，其中，使該目標儲存單元從該第一邏輯狀態切換到該第二邏輯狀態包括：使該目標儲存單元從該第一閾值電壓切換到該第二閾值電壓，該第一閾值電壓高於該第二閾值電壓。
  11. 根據請求項8所述的程式設計方法，其中，施加該第一電壓包括施加負電壓，並且其中，施加該第二電壓包括施加正電壓。
  12. 根據請求項11所述的程式設計方法，其中，使該目標儲存單元從該第一邏輯狀態切換到該第二邏輯狀態包括：使該目標儲存單元從該第一閾值電壓切換到該第二閾值電壓，該第一閾值電壓低於該第二閾值電壓。
  13. 根據請求項6所述的程式設計方法，還包括： 在未選定的字元線上施加通過電壓，其中，該通過電壓高於該第一閾值電壓和該第二閾值電壓，並且該通過電壓具有小於該鐵電膜的該矯頑電壓的第二幅值。
  14. 根據請求項13所述的程式設計方法，還包括： 在未選定的位元線上施加該通過電壓，其中， 該第一電壓和該通過電壓之間的第二電壓差包括小於該鐵電膜的該矯頑電壓的第三幅值；並且 禁止未選定的儲存單元在該第一邏輯狀態和該第二邏輯狀態之間切換。
  15. 根據請求項6所述的程式設計方法，還包括： 在未選定的位元線上施加該第一電壓，使得禁止未選定的儲存單元在該第一邏輯狀態和該第二邏輯狀態之間切換。
  16. 根據請求項6所述的程式設計方法，其中，施加該第一電壓和該第二電壓包括施加持續時間在10ns至100μs之間的範圍內的電壓脈衝。
  17. 根據請求項6所述的程式設計方法，其中，施加該第一電壓和該第二電壓包括施加幅值在約1.5V至約5V之間的範圍內的電壓。
  18. 一種三維鐵電記憶體元件，包括： 包括鐵電膜的儲存單元，其中： 該儲存單元包括分別對應於第一閾值電壓和第二閾值電壓的第一邏輯狀態和第二邏輯狀態，該第一閾值電壓和該第二閾值電壓是由該鐵電膜的兩個相反的電極化方向確定的，並且 該儲存單元被配置為通過在選定的字元線上施加第一電壓並在選定的位元線上施加第二電壓來程式設計，其中，該第一電壓與該第二電壓之間的電壓差包括大於該鐵電膜的矯頑電壓的幅值，以使該儲存單元從該第一邏輯狀態切換到該第二邏輯狀態。
  19. 根據請求項18所述的三維鐵電記憶體，其中， 該第一電壓包括正電壓； 該第二電壓包括負電壓；並且 該第一閾值電壓高於該第二閾值電壓。
  20. 根據請求項18所述的三維鐵電記憶體，其中， 該第一電壓包括負電壓； 該第二電壓包括正電壓；並且 該第一閾值電壓低於該第二閾值電壓。
TW109127187A 2020-07-03 2020-08-11 用於對三維FeRAM中的儲存單元進行讀取和寫入的方法 TWI783256B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/100210 WO2022000486A1 (en) 2020-07-03 2020-07-03 Method for reading and writing memory cells in three-dimensional feram
WOPCT/CN2020/100210 2020-07-03

Publications (2)

Publication Number Publication Date
TW202203223A true TW202203223A (zh) 2022-01-16
TWI783256B TWI783256B (zh) 2022-11-11

Family

ID=73335240

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109127187A TWI783256B (zh) 2020-07-03 2020-08-11 用於對三維FeRAM中的儲存單元進行讀取和寫入的方法
TW111135603A TWI822345B (zh) 2020-07-03 2020-08-11 用於對三維FeRAM中的儲存單元進行讀取和寫入的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111135603A TWI822345B (zh) 2020-07-03 2020-08-11 用於對三維FeRAM中的儲存單元進行讀取和寫入的方法

Country Status (4)

Country Link
US (3) US11170836B1 (zh)
CN (2) CN111937073A (zh)
TW (2) TWI783256B (zh)
WO (1) WO2022000486A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721377B2 (en) 2020-07-03 2023-08-08 Yangtze Memory Technologies Co., Ltd. Method for reading and writing memory cells in three-dimensional FeRAM
TWI834196B (zh) * 2022-03-07 2024-03-01 日商鎧俠股份有限公司 半導體記憶裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019104255B4 (de) * 2018-08-29 2023-03-16 Taiwan Semiconductor Manufacturing Co. Ltd. Speicherstruktur mit FeRAM-Vorrichtung und Verfahren zu deren Herstellung sowie ein integrierter Chip mit einer ersten FeRAM-Zelle und einer zweiten FeRAM-Zelle
KR102634614B1 (ko) * 2019-07-12 2024-02-08 에스케이하이닉스 주식회사 수직형 메모리 장치
US11423966B2 (en) * 2020-07-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array staircase structure
CN112736084A (zh) * 2020-12-25 2021-04-30 光华临港工程应用技术研发(上海)有限公司 一种三维存储器件及其制造方法、电子装置
CN114863959A (zh) * 2021-01-19 2022-08-05 长江存储科技有限责任公司 存储器的编程操作方法及装置
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
KR20230070106A (ko) * 2021-11-12 2023-05-22 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
US20230209836A1 (en) * 2021-12-29 2023-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375085A (en) * 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers
US6804140B2 (en) * 2002-04-17 2004-10-12 Macronix International Co., Ltd. Capacitance sensing method of reading a ferroelectric RAM
KR100448921B1 (ko) * 2002-05-21 2004-09-16 삼성전자주식회사 고속 강유전체 메모리 장치 및 그것의 기입 방법
KR100529989B1 (ko) * 2003-03-07 2005-11-22 산요덴키가부시키가이샤 메모리
US7291878B2 (en) * 2003-06-03 2007-11-06 Hitachi Global Storage Technologies Netherlands B.V. Ultra low-cost solid-state memory
JP4024196B2 (ja) * 2003-09-30 2007-12-19 三洋電機株式会社 強誘電体メモリ
JP4045506B2 (ja) * 2004-01-21 2008-02-13 セイコーエプソン株式会社 積層型半導体記憶装置
WO2005091301A1 (ja) * 2004-03-24 2005-09-29 Fujitsu Limited 強誘電体メモリ
JP2005332513A (ja) 2004-05-21 2005-12-02 Matsushita Electric Ind Co Ltd 強誘電体記憶装置及びその読み出し方法
JP4161951B2 (ja) * 2004-09-16 2008-10-08 セイコーエプソン株式会社 強誘電体メモリ装置
US7085150B2 (en) * 2004-12-20 2006-08-01 Texas Instruments Incorporated Methods for enhancing performance of ferroelectic memory with polarization treatment
JP4745108B2 (ja) * 2006-04-06 2011-08-10 株式会社東芝 不揮発性半導体記憶装置
JP5190275B2 (ja) * 2008-01-09 2013-04-24 パナソニック株式会社 半導体メモリセル及びそれを用いた半導体メモリアレイ
CN100561599C (zh) * 2008-01-11 2009-11-18 北京大学 验证非挥发存储器电路功能的方法
KR101732585B1 (ko) * 2010-08-26 2017-05-04 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
JP5902111B2 (ja) * 2013-03-06 2016-04-13 株式会社東芝 半導体記憶装置
CN203521478U (zh) * 2013-09-26 2014-04-02 北京科技大学 铁电/铁磁超晶格结构及其存储器件
EP3038141B1 (en) * 2014-12-23 2019-08-28 IMEC vzw Method of reading a memory cell of a vertical ferroelectric memory device
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US10109350B2 (en) * 2016-07-29 2018-10-23 AP Memory Corp., USA Ferroelectric memory device
KR20180134122A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 강유전층을 구비하는 반도체 장치 및 그 제조 방법
US20200144293A1 (en) * 2017-09-12 2020-05-07 Intel Corporation Ferroelectric field effect transistors (fefets) having ambipolar channels
KR102025007B1 (ko) * 2018-02-23 2019-09-24 서울대학교산학협력단 비휘발성 강유전체 메모리 소자 및 이의 구동 방법
CN108986865B (zh) * 2018-06-29 2020-06-19 长江存储科技有限责任公司 非易失性存储系统及其读取方法
US10431281B1 (en) * 2018-08-17 2019-10-01 Micron Technology, Inc. Access schemes for section-based data protection in a memory device
KR102638794B1 (ko) * 2018-10-11 2024-02-20 에스케이하이닉스 주식회사 강유전 물질을 포함하는 반도체 장치 및 그 제조 방법
CN109461736A (zh) * 2018-10-26 2019-03-12 长江存储科技有限责任公司 浮栅存储器件及其控制方法、3d存储器件与2d存储器件
TWI673831B (zh) * 2018-11-13 2019-10-01 財團法人工業技術研究院 鐵電記憶體及其製造方法
WO2020113560A1 (en) 2018-12-07 2020-06-11 Yangtze Memory Technologies Co., Ltd. Method for programming memory system
CN109716521A (zh) 2018-12-12 2019-05-03 长江存储科技有限责任公司 用于三维存储器件的接触结构
CN110189783B (zh) * 2019-04-15 2021-04-06 华中科技大学 非易失性三维半导体存储器件的多值编程方法及系统
CN110071117B (zh) * 2019-04-28 2021-05-11 中国科学院微电子研究所 一种三维nand型铁电存储器、制作方法及操作方法
US11335790B2 (en) * 2019-09-20 2022-05-17 Sandisk Technologies Llc Ferroelectric memory devices with dual dielectric confinement and methods of forming the same
CN111937073A (zh) 2020-07-03 2020-11-13 长江存储科技有限责任公司 用于对三维FeRAM中的存储单元进行读取和写入的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721377B2 (en) 2020-07-03 2023-08-08 Yangtze Memory Technologies Co., Ltd. Method for reading and writing memory cells in three-dimensional FeRAM
TWI834196B (zh) * 2022-03-07 2024-03-01 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
US11170836B1 (en) 2021-11-09
US20220020413A1 (en) 2022-01-20
TWI783256B (zh) 2022-11-11
WO2022000486A1 (en) 2022-01-06
CN111937073A (zh) 2020-11-13
US20230326509A1 (en) 2023-10-12
TWI822345B (zh) 2023-11-11
CN113689904A (zh) 2021-11-23
TW202303600A (zh) 2023-01-16
US11721377B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
TWI783256B (zh) 用於對三維FeRAM中的儲存單元進行讀取和寫入的方法
Mikolajick et al. The past, the present, and the future of ferroelectric memories
US10038092B1 (en) Three-level ferroelectric memory cell using band alignment engineering
US9673257B1 (en) Vertical thin film transistors with surround gates
CN110189777B (zh) 非挥发性铁电存储器件及其驱动方法
JP5157448B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
US11335391B1 (en) Memory cell arrangement and method thereof
US20180315794A1 (en) Methods and apparatus for three-dimensional nonvolatile memory
US20160064391A1 (en) Dynamic random access memory cell including a ferroelectric capacitor
US11380695B2 (en) Memory cell arrangement and method thereof
KR20120116493A (ko) 반도체 메모리 장치 및 그 구동 방법
US20220139931A1 (en) Memory cell arrangements and methods thereof
US10109680B1 (en) Methods and apparatus for three-dimensional nonvolatile memory
US20180286920A1 (en) Methods and apparatus for three-dimensional nonvolatile memory
US7529116B2 (en) Memory device having a threshold voltage switching device and a method for storing information in the memory device
KR20040028738A (ko) 강유전체 메모리 및 그 동작 방법
US9754999B1 (en) Vertical thin film transistors with surround gates
US20240164107A1 (en) Three-dimensional ferroelectric field effect transistor random access memory devices and fabricating methods thereof
US20230140134A1 (en) Resistive random access memory device
US11785778B2 (en) Ferroelectric memory and memory array device with multiple independently controlled gates
KR100756787B1 (ko) 불휘발성 강유전체 메모리 장치
US10283567B2 (en) Methods and apparatus for three-dimensional nonvolatile memory
EP4454020A1 (en) Three-dimensional ferroelectric field effect transistor random access memory devices and fabricating methods thereof