CN112736084A - 一种三维存储器件及其制造方法、电子装置 - Google Patents
一种三维存储器件及其制造方法、电子装置 Download PDFInfo
- Publication number
- CN112736084A CN112736084A CN202011560706.5A CN202011560706A CN112736084A CN 112736084 A CN112736084 A CN 112736084A CN 202011560706 A CN202011560706 A CN 202011560706A CN 112736084 A CN112736084 A CN 112736084A
- Authority
- CN
- China
- Prior art keywords
- layer
- control gate
- memory device
- dimensional memory
- stack structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 57
- -1 transition metal sulfides Chemical class 0.000 claims abstract description 48
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 281
- 239000011229 interlayer Substances 0.000 claims description 39
- 230000015654 memory Effects 0.000 claims description 25
- 239000011810 insulating material Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 10
- 229910020039 NbSe2 Inorganic materials 0.000 claims description 6
- 229910004211 TaS2 Inorganic materials 0.000 claims description 6
- 229910003092 TiS2 Inorganic materials 0.000 claims description 6
- 229910008483 TiSe2 Inorganic materials 0.000 claims description 6
- 229910008561 TiTe2 Inorganic materials 0.000 claims description 6
- 229910003090 WSe2 Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052961 molybdenite Inorganic materials 0.000 claims description 6
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 6
- 150000003624 transition metals Chemical class 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 150000004770 chalcogenides Chemical group 0.000 claims 2
- 230000008569 process Effects 0.000 abstract description 11
- 230000008021 deposition Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 16
- 239000012212 insulator Substances 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 230000010287 polarization Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 150000001787 chalcogens Chemical group 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910021389 graphene Inorganic materials 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052798 chalcogen Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种三维存储器件及其制造方法、电子装置。所述制造方法包括：提供衬底；对所述衬底进行掺杂，以形成源极；在所述衬底上形成控制栅极堆叠结构，所述控制栅极堆叠结构包括多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间，所述控制栅极层包括过渡金属硫化物；图案化所述控制栅极堆叠结构，以在所述控制栅极堆叠结构中形成露出所述源极的孔洞；在所述孔洞的侧壁上形成电荷捕获层；沉积沟道材料层，以填充所述孔洞；在所述控制栅极堆叠结构上形成漏极。根据本发明提供的三维存储器件的制造方法，可以有效降低控制栅极堆叠结构的高度，从而降低了沟道的形成以及在沟道中进行的沉积等工艺的难度。
Description
技术领域
本发明涉及电子存储领域，具体而言涉及一种三维存储器件及其制造方法、电子装置。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列，而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度和擦除速度，因此NAND型闪存适合用于存储数据，其优点在于体积小、容量大。
为了在单位芯片面积上获得更大的存储容量，要求3D NAND闪存中堆叠结构的层叠数目越来越多，堆叠结构的高度不断增加，这使得在三维存储器中形成沟道的难度越来越大，工艺成本升高，严重制约了3D NAND闪存技术的发展。不仅如此，在沟道中进行的外延生长、沉积、离子注入等工艺的实现也随着堆叠结构高度的不断增加而变得越来越困难。此外，以多晶硅作为栅极层的3D NAND闪存还存在管芯尺寸大、功耗高以及信号传播延迟等问题亟待解决。
因此，有必要提出一种新的三维存储器件及其制造方法，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种三维存储器件的制造方法，包括：
提供衬底；
对所述衬底进行掺杂，以形成源极；
在所述衬底上形成控制栅极堆叠结构，所述控制栅极堆叠结构包括多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间，所述控制栅极层包括过渡金属硫化物；
图案化所述控制栅极堆叠结构，以在所述控制栅极堆叠结构中形成露出所述源极的孔洞；
在所述孔洞的侧壁上形成电荷捕获层；
沉积沟道材料层，以填充所述孔洞；
在所述控制栅极堆叠结构上形成漏极。
进一步，在所述衬底上形成所述控制栅极堆叠结构之前还包括：
在所述衬底上形成第一选择栅极结构，所述第一选择栅极结构包括第一选择栅极层以及位于所述第一选择栅极层下方的层间介质层和位于所述第一选择栅极层上方的层间介质层，所述第一选择栅极层包括过渡金属硫化物。
进一步，在所述控制栅极堆叠结构上形成所述漏极之前还包括：
在所述控制栅极堆叠结构上形成第二选择栅极结构，所述第二选择栅极结构包括第二选择栅极层以及位于所述第二选择栅极层下方的层间介质层和位于所述第二选择栅极层上方的层间介质层，所述第二选择栅极层包括过渡金属硫化物。
进一步，所述过渡金属硫化物为IVA族至VIIA族过渡金属与硫族形成的具有二维层状结构的化合物。
进一步，所述过渡金属硫化物包括VSe2、NbSe2、TaS2、TiS2、TiSe2、TiTe2、MoS2或WSe2。
进一步，其特征在于，所述电荷捕获层包括铁电材料层。
进一步，所述铁电材料层包括HfO2或CuInP2S6。
进一步，在所述孔洞的侧壁上形成电荷捕获层包括：
在所述孔洞的侧壁上形成第一绝缘材料层；
在所述第一绝缘层上形成所述铁电材料层；
在所述铁电材料层上形成第二绝缘材料层。
进一步，所述沟道材料层包括多晶硅。
进一步，所述三维存储器件的制造方法还包括：
形成覆盖所述源极、所述漏极和所述控制栅极堆叠结构的钝化层；
图案化所述钝化层，以分别形成露出所述源极、所述漏极和所述控制栅极层的开口；
在所述开口中填充导电材料，以分别形成与所述源极、所述漏极和所述控制栅极层连接的金属接触。
本发明还提供了一种三维存储器件，包括：
衬底，所述衬底中形成有源极；
所述衬底上形成有控制栅极堆叠结构，所述控制栅极堆叠结构包括多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间，所述控制栅极层包括过渡金属硫化物；
所述控制栅极堆叠结构上形成有漏极；
沟道，所述沟道贯穿所述控制栅极堆叠结构，所述沟道的两端分别连接至所述源极和所述漏极；
电荷捕获层，所述电荷捕获层位于所述沟道与所述控制栅极堆叠结构之间。
进一步，所述三维存储器件还包括：
第一选择栅极结构，所述第一选择栅极结构位于所述源极和所述控制栅极堆叠结构之间，所述第一选择栅极结构包括第一选择栅极层以及位于所述第一选择栅极层下方的层间介质层和位于所述第一选择栅极层上方的层间介质层，所述第一选择栅极层包括过渡金属硫化物；
第二选择栅极结构，所述第二选择栅极结构位于所述漏极和所述控制栅极堆叠结构之间，所述第二选择栅极结构包括第二选择栅极层以及位于所述第二选择栅极层下方的层间介质层和位于所述第二选择栅极层上方的层间介质层，所述第二选择栅极层包括过渡金属硫化物。
进一步，所述过渡金属硫化物为IVA族至VIIA族过渡金属与硫族形成的具有二维层状结构的化合物。
进一步，所述过渡金属硫化物包括VSe2、NbSe2、TaS2、TiS2、TiSe2、TiTe2、MoS2或WSe2。
进一步，所述电荷捕获层包括铁电材料层。
进一步，所述铁电材料层包括HfO2或CuInP2S6。
进一步，所述电荷捕获层还包括位于所述铁电材料层和所述控制栅极堆叠结构之间的第一绝缘材料层，以及位于所述沟道和所述铁电材料层之间的第二绝缘材料层。
进一步，所述三维存储器件还包括：多个金属接触，所述多个金属接触分别连接至所述源极、所述漏极和所述控制栅极层。
进一步，所述三维存储器件包括3D NAND存储器。
本发明还提供了一种电子装置，所述电子装置包括上述三维存储器件。
根据本发明提供的三维存储器件的制造方法，通过采用过渡金属硫化物作为控制栅极层，形成包括多层交错堆叠的层间介质层及控制栅极层的控制栅极堆叠结构，可以有效降低控制栅极堆叠结构的高度，从而降低了沟道的形成以及在沟道中进行的沉积等工艺的难度，减小了三维存储器件的管芯尺寸，降低了功耗，避免了信号传播延迟等问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-1E是根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2是根据本发明示例性实施例的三维存储器件的示意图；
图3是根据本发明示例性实施例的三维存储器件的结构示意图；
图4是根据本发明示例性实施例的一种三维存储器件的制造方法的示意性流程图；
图5是根据本发明示例性实施例的电子装置的结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
针对三维(3D)存储器结构中堆叠结构的高度不断增加，导致形成沟道的难度越来越大，在沟道中进行外延生长、沉积、离子注入等工艺也越来越困难的问题，本发明的第一方面提供了一种三维存储器件的制造方法，如图4和图1A-1E所示，包括：
S401：提供衬底100；
S402：对所述衬底100进行掺杂，以形成源极110；
S403：在所述衬底100上形成控制栅极堆叠结构130，所述控制栅极堆叠结构130包括多层交错堆叠的层间介质层131及控制栅极层132，所述控制栅极层132形成于相邻的层间介质层131之间，所述控制栅极层132包括过渡金属硫化物；
S404：图案化所述控制栅极堆叠结构130，以在所述控制栅极堆叠结构130中形成露出所述源极110的孔洞；
S405：在所述孔洞的侧壁上形成电荷捕获层140；
S406：沉积沟道材料层150，以填充所述孔洞；
S407：在所述控制栅极堆叠结构130上形成漏极120。
下面结合附图对所述三维存储器件的制造方法进行详细的说明。
首先，执行步骤S401，如图1A所示，提供衬底100。
示例性地，衬底100可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本发明的示例性实施例中，衬底100为硅衬底。
接下来，执行步骤S402，如图1A所示，对所述衬底100进行掺杂，以形成源极110。
具体地，在该步骤中，可以先在所述衬底上形成保护层和/或掩膜层，然后执行离子注入进而形成所述源极102，并在离子注入之后去除所述保护层和/或掩膜层。
其中，所述离子注入的能量、剂量以及深度均可以根据实际需要进行选择，并不局限于某一数值范围。
在本发明的示例性实施例中，在所述衬底100上形成图案化的掩膜层，以露出需要形成源极110的区域；
然后以所述掩膜层为掩膜执行离子注入，注入的离子为N型离子，以形成所述源极110。
可选地，在该步骤中所述注入的离子能量为1kev-10kev，注入的离子剂量为5×1014-5×1016原子/cm2。
然后，执行步骤S403，如图1A所示，在所述衬底100上形成控制栅极堆叠结构130，所述控制栅极堆叠结构130包括多层交错堆叠的层间介质层131及控制栅极层132，所述控制栅极层132形成于相邻的层间介质层131之间，所述控制栅极层132包括过渡金属硫化物。
参照图4，在所述衬底100上形成所述控制栅极堆叠结构130之前还包括在所述衬底110上形成第一选择栅极结构，所述第一选择栅极结构包括第一选择栅极层160以及位于所述第一选择栅极层160下方的层间介质层和位于所述第一选择栅极层160上方的层间介质层，所述第一选择栅极层160包括过渡金属硫化物。
继续参照图4，在形成所述控制栅极堆叠结构130之后还包括在所述控制栅极堆叠结构130上形成第二选择栅极结构，所述第二选择栅极结构包括第二选择栅极层170以及位于所述第二选择栅极层170下方的层间介质层和位于所述第二选择栅极层170上方的层间介质层，所述第二选择栅极层160包括过渡金属硫化物。
示例性地，所述层间介质层可使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层，诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的绝缘层等来形成。
示例性地，所述层间介质层的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
示例性地，所述过渡金属硫化物(TMDC)为IVA族至VIIA族过渡金属(例如，钛(Ti)、锆(Zr)、铪(Hf)、铬(Cr)、钼(Mo)、钨(W)等)与硫族(例如，硫(S)、硒(Se)、鍗(Te))形成的具有二维层状结构的化合物。例如，所述过渡金属硫化物(TMDC)包括但不限于VSe2、NbSe2、TaS2、TiS2、TiSe2、TiTe2、MoS2或WSe2。由于过渡金属硫化物层与层间为范德华作用力，所以可以像石墨烯一样，利用机械剥离法或化学离子嵌入剥离方式，达到单层原子级厚度的二维材料。TMDC材料的导电特性，涵括了金属、半金属、半导体、绝缘体特性，使其在电子、光电子、自旋电子与半导体应用上，比石墨烯更具优势。
示例性地，所述控制栅极层132的形成方法可以采用本领域技术人员所熟习的任何现有技术，包括物理气相沉积法(PVD)和化学气相沉积法(CVD)，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
通过采用过渡金属硫化物作为控制栅极层132，形成包括多层交错堆叠的层间介质层131及控制栅极层132的控制栅极堆叠结构130，可以有效降低控制栅极堆叠结构130的高度。
接下来，执行步骤S404，如图1B所示，图案化所述控制栅极堆叠结构130，以在所述控制栅极堆叠结构130中形成露出所述源极110的孔洞。
示例性地，在所述控制栅极堆叠结构130上形成掩膜层(未示出)，所述掩膜层上形成有所述孔洞的图案；然后以所述掩膜层为掩膜蚀刻所述控制栅极堆叠结构130，以将所述图案转移至所述控制栅极堆叠结构130中，进而在所述控制栅极堆叠结构130中形成露出所述源极的孔洞，如图1B所示。
示例性地，形成所述孔洞的方法可选用干法刻蚀或者湿法刻蚀的方法。干法刻蚀工艺包括但不限于：反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀、激光烧蚀或者这些方法的任意组合。也可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。干法刻蚀的其源气体可以包括HBr和/或CF4气体。
在本发明的实例性实施例中，通过上述方法同时图案化所述第一选择栅极结构、所述控制栅极堆叠结构130和所述第二选择栅极结构，以形成贯穿所述第一选择栅极结构、所述控制栅极堆叠结构130和所述第二选择栅极结构露出所述源极110的孔洞，如图4所示。
接下来，执行步骤S405，如图1C所示，在所述孔洞的侧壁上形成电荷捕获层140：
在所述孔洞的侧壁上形成第一绝缘材料层141；
在所述第一绝缘层141上形成所述铁电材料层142；
在所述铁电材料层142上形成第二绝缘材料层143。
示例性地，铁电材料在没有外部电场的情况下可以表现出自发极化。所述极化可以通过晶体中的离子位移而重新定向，并且极化切换可以通过外部电场触发，从而铁电材料可以具有两种电控非易失性状态。在本发明的示例性实施例中，铁电材料层142用作沟道和控制栅极之间的绝缘材料，如图3和图4所示，沟道电导用于检测铁电栅绝缘体中的极化状态，从而可以在晶体管中进行数据读取操作无损。在晶体管中由于铁电材料的快速开关速度(纳秒或更短)，无损读出，非易失性存储状态以及用于高密度集成的简单结构进一步提高了存储器的存储效率。在本发明的示例性实施例中，所述铁电材料层包括但不限于HfO2或CuInP2S6
进一步，所述第一绝缘材料层141位于控制栅极和铁电材料层142之间，包括但不限于ONO绝缘层；所述第二绝缘材料层143位于控制栅极和沟道之间，包括但不限于无定型硅层。
所述第一绝缘材料层141、所述铁电材料层142和所述第二绝缘材料层143的形成方法可以采用本领域技术人员所熟习的任何现有技术，在此不再赘述。
在本发明的实例性实施例中，参照图4，所述电荷捕获层140位于控制栅极堆叠结构130和沟道之间，而所述第一选择栅极结构、所述第二选择栅极结构与沟道之间仅形成有绝缘材料层。
接下来，执行步骤S406，如图1D所示，沉积沟道材料层，以填充所述孔洞，形成沟道150。
示例性地，所述沟道材料层包括但不限于多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
示例性地，所述多晶硅沟道材料的形成方法可选用低压化学气相沉积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括：反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100～200立方厘米/分钟(sccm)，如150sccm；反应腔内温度范围可为700～750摄氏度；反应腔内压力可为250～350mTorr，如300mTorr；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5～20升/分钟(slm)，如8slm、10slm或15slm。
此外，还包括在每个控制栅极层和每个选择栅极层的两端形成源极/漏极的过程，以形成如图3所示的晶体管串联结构，在此不再赘述。
通过采用过渡金属硫化物作为控制栅极层132，形成包括多层交错堆叠的层间介质层131及控制栅极层132的控制栅极堆叠结构130，有效降低了控制栅极堆叠结构130的高度，从而降低了沟道的形成以及在沟道中进行的沉积等工艺的难度。
接下来，执行步骤S407，如图1E所示，在所述控制栅极堆叠结构130上形成漏极120。
具体地，在该步骤中，可以先在所述控制栅极堆叠结构130上形成外延层，然后执行离子注入进而形成所述漏极120
其中，所述离子注入的能量、剂量以及深度均可以根据实际需要进行选择，并不局限于某一数值范围。
在本发明的示例性实施例中，注入的离子为N型离子。
在形成所述漏极之后还包括执行退火的步骤。在本发明的示例性实施例中，所述退火温度为200-500℃，所述热退火步骤时间为1-200s，但并不局限于所述数值范围。
接下来，参照图4，还包括形成与所述源极110、所述漏极120和所述控制栅极层连接的金属接触180的步骤：
形成覆盖所述源极110、所述漏极120和所述控制栅极堆叠结构130的钝化层；
图案化所述钝化层，以分别形成露出所述源极110、所述漏极120和所述控制栅极层的开口；
在所述开口中填充导电材料，以分别形成与所述源极110、所述漏极120和所述控制栅极层连接的金属接触180。
示例性地，所示钝化层包括但不限于钝化氧化物。所示钝化层与上述层间介质层可采用相同的材料，并通过相同的方法形成，在此不再赘述。
示例性地，图案化所示钝化层的方法可采用本领域技术人员所熟习的任何现有技术，在此不再赘述。
示例性地，所述金属接触180采用导电材料制成，包括但不限于钨(W)、铝(Al)、铜(Cu)。
在本发明的示例性实施例中，参照图4，还包括形成与第一选择栅极层160和第二选择栅极层170连接的金属接触180。
至此，完成了本发明示例性实施例的三维存储器件的制造方法的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明的第二方面提供了一种三维存储器件，参照图1A-1E，包括：
衬底100，所述衬底中形成有源极110；
所述衬底100上形成有控制栅极堆叠结构130，所述控制栅极堆叠结构130包括多层交错堆叠的层间介质层131及控制栅极层132，所述控制栅极层132形成于相邻的层间介质层131之间，所述控制栅极层132包括过渡金属硫化物；
所述控制栅极堆叠结构130上形成有漏极120；
沟道150，所述沟道150贯穿所述控制栅极堆叠结构130，所述沟道150的两端分别连接至所述源极110和所述漏极120；
电荷捕获层140，所述电荷捕获层140位于所述沟道150与所述控制栅极堆叠结构130之间。
示例性地，所述三维存储器件包括但不限于3D NAND存储器。
如图1A所示，衬底100可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本发明的示例性实施例中，衬底100为硅衬底。
如图1A所示，所述源极110的掺杂离子为N型离子，离子的浓度以及深度均可以根据实际需要进行选择，并不局限于某一数值范围。
如图1A所示，所述衬底100上形成有控制栅极堆叠结构130，所述控制栅极堆叠结构130包括多层交错堆叠的层间介质层131及控制栅极层132，所述控制栅极层132形成于相邻的层间介质层131之间，所述控制栅极层132包括过渡金属硫化物。
参照图4，所述衬底100上还形成有第一选择栅极结构，所述第一选择栅极结构位于所述源极110和所述控制栅极堆叠结构130之间，所述第一选择栅极结构包括第一选择栅极层160以及位于所述第一选择栅极层160下方的层间介质层和位于所述第一选择栅极层160上方的层间介质层，所述第一选择栅极层160包括过渡金属硫化物。
继续参照图4，所述控制栅极堆叠结构130上形成有第二选择栅极结构，所述第二选择栅极结构位于所述漏极和所述控制栅极堆叠结构之间，所述第二选择栅极结构包括第二选择栅极层170以及位于所述第二选择栅极层170下方的层间介质层和位于所述第二选择栅极层170上方的层间介质层，所述第二选择栅极层160包括过渡金属硫化物。
示例性地，所述层间介质层可使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层，诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的绝缘层等来形成。
示例性地，所述过渡金属硫化物(TMDC)为IVA族至VIIA族过渡金属(例如，钛(Ti)、锆(Zr)、铪(Hf)、铬(Cr)、钼(Mo)、钨(W)等)与硫族(例如，硫(S)、硒(Se)、鍗(Te))形成的具有二维层状结构的化合物。例如，所述过渡金属硫化物(TMDC)包括但不限于VSe2、NbSe2、TaS2、TiS2、TiSe2、TiTe2、MoS2或WSe2。由于过渡金属硫化物层与层间为范德华作用力，所以可以像石墨烯一样，利用机械剥离法或化学离子嵌入剥离方式，达到单层原子级厚度的二维材料。TMDC材料的导电特性，涵括了金属、半金属、半导体、绝缘体特性，使其在电子、光电子、自旋电子与半导体应用上，比石墨烯更具优势。
通过采用过渡金属硫化物作为控制栅极层132，形成包括多层交错堆叠的层间介质层131及控制栅极层132的控制栅极堆叠结构130，可以有效降低控制栅极堆叠结构130的高度。
如图1E所示，所述控制栅极堆叠结构130上形成有漏极120。
示例性地，所述控制栅极堆叠结构130上形成有外延层，对所述外延层执行离子注入以形成漏极120，所述漏极120的掺杂离子为N型离子，离子的浓度以及深度均可以根据实际需要进行选择，并不局限于某一数值范围。
如图1E所示，沟道150贯穿所述控制栅极堆叠结构130，所述沟道150的两端分别连接至所述源极110和所述漏极120。
示例性地，所述沟道材料层包括但不限于多晶硅、掺杂的多晶硅和多晶硅-锗合金材料(即，具有从每立方厘米大约1×1018到大约1×1022个掺杂原子的掺杂浓度)以及多晶硅金属硅化物(polycide)材料(掺杂的多晶硅/金属硅化物叠层材料)。
此外，每个控制栅极层和每个选择栅极层的两端形成有源极/漏极的过程，以形成如图3所示的晶体管串联结构。
如图1C所示，电荷捕获层140位于所述沟道150与所述控制栅极堆叠结构130之间。进一步，所述电荷捕获层140包括铁电材料层142，所述电荷捕获层140还包括位于所述铁电材料层150和所述控制栅极堆叠结构130之间的第一绝缘材料层141，以及位于所述沟道150和所述铁电材料层142之间的第二绝缘材料层143。
示例性地，铁电材料在没有外部电场的情况下可以表现出自发极化。所述极化可以通过晶体中的离子位移而重新定向，并且极化切换可以通过外部电场触发，从而铁电材料可以具有两种电控非易失性状态。在本发明的示例性实施例中，铁电材料层142用作沟道和控制栅极之间的绝缘材料，如图3和图4所示，沟道电导用于检测铁电栅绝缘体中的极化状态，从而可以在晶体管中进行数据读取操作无损。在晶体管中由于铁电材料的快速开关速度(纳秒或更短)，无损读出，非易失性存储状态以及用于高密度集成的简单结构进一步提高了存储器的存储效率。在本发明的示例性实施例中，所述铁电材料层包括但不限于HfO2或CuInP2S6。
进一步，所述第一绝缘材料层141位于控制栅极和铁电材料层142之间，包括但不限于ONO绝缘层；所述第二绝缘材料层143位于控制栅极和沟道之间，包括但不限于无定型硅层。
在本发明的实例性实施例中，参照图4，所述电荷捕获层140位于控制栅极堆叠结构130和沟道之间，而所述第一选择栅极结构、所述第二选择栅极结构与沟道之间仅形成有绝缘材料层。
参照图4，还包括分别与所述源极110、所述漏极120和所述控制栅极层连接的金属接触180。
示例性地，所述金属接触180采用导电材料制成，包括但不限于钨(W)、铝(Al)、铜(Cu)。
在本发明的示例性实施例中，参照图4，还包括形成与第一选择栅极层160和第二选择栅极层170连接的金属接触180。
本发明的第三方面还提供了一种电子装置，其包括三维存储器件，该三维存储器件为根据本发明第一方面的三维存储器件的制造方法所制得的三维存储器件，或根据本发明第二方面的三维存储器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体的中间产品，例如：具有该集成电路的手机主板等。
其中，图5示出移动电话手机的示例。移动电话手机500被设置有包括在外壳501中的显示部分502、操作按钮503、外部连接端口504、扬声器505、话筒506等。
本申请所述电子装置由于采用了前文所述的三维存储器件，因此具有前述三维存储器件的所有优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (20)
1.一种三维存储器件的制造方法，其特征在于，包括：
提供衬底；
对所述衬底进行掺杂，以形成源极；
在所述衬底上形成控制栅极堆叠结构，所述控制栅极堆叠结构包括多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间，所述控制栅极层包括过渡金属硫化物；
图案化所述控制栅极堆叠结构，以在所述控制栅极堆叠结构中形成露出所述源极的孔洞；
在所述孔洞的侧壁上形成电荷捕获层；
沉积沟道材料层，以填充所述孔洞；
在所述控制栅极堆叠结构上形成漏极。
2.如权利要求1所述的三维存储器件的制造方法，其特征在于，在所述衬底上形成所述控制栅极堆叠结构之前还包括：
在所述衬底上形成第一选择栅极结构，所述第一选择栅极结构包括第一选择栅极层以及位于所述第一选择栅极层下方的层间介质层和位于所述第一选择栅极层上方的层间介质层，所述第一选择栅极层包括过渡金属硫化物。
3.如权利要求2所述的三维存储器件的制造方法，其特征在于，在所述控制栅极堆叠结构上形成所述漏极之前还包括：
在所述控制栅极堆叠结构上形成第二选择栅极结构，所述第二选择栅极结构包括第二选择栅极层以及位于所述第二选择栅极层下方的层间介质层和位于所述第二选择栅极层上方的层间介质层，所述第二选择栅极层包括过渡金属硫化物。
4.如权利要求3所述的三维存储器件的制造方法，其特征在于，所述过渡金属硫化物为IVA族至VIIA族过渡金属与硫族形成的具有二维层状结构的化合物。
5.如权利要求4所述的三维存储器件的制造方法，其特征在于，所述过渡金属硫化物包括VSe2、NbSe2、TaS2、TiS2、TiSe2、TiTe2、MoS2或WSe2。
6.如权利要求1所述的三维存储器件的制造方法，其特征在于，所述电荷捕获层包括铁电材料层。
7.如权利要求6所述的三维存储器件的制造方法，其特征在于，所述铁电材料层包括HfO2或CuInP2S6。
8.如权利要求6所述的三维存储器件的制造方法，其特征在于，在所述孔洞的侧壁上形成电荷捕获层包括：
在所述孔洞的侧壁上形成第一绝缘材料层；
在所述第一绝缘层上形成所述铁电材料层；
在所述铁电材料层上形成第二绝缘材料层。
9.如权利要求1所述的三维存储器件的制造方法，其特征在于，所述沟道材料层包括多晶硅。
10.如权利要求1所述的三维存储器件的制造方法，其特征在于，还包括：
形成覆盖所述源极、所述漏极和所述控制栅极堆叠结构的钝化层；
图案化所述钝化层，以分别形成露出所述源极、所述漏极和所述控制栅极层的开口；
在所述开口中填充导电材料，以分别形成与所述源极、所述漏极和所述控制栅极层连接的金属接触。
11.一种三维存储器件，其特征在于，包括：
衬底，所述衬底中形成有源极；
所述衬底上形成有控制栅极堆叠结构，所述控制栅极堆叠结构包括多层交错堆叠的层间介质层及控制栅极层，所述控制栅极层形成于相邻的层间介质层之间，所述控制栅极层包括过渡金属硫化物；
所述控制栅极堆叠结构上形成有漏极；
沟道，所述沟道贯穿所述控制栅极堆叠结构，所述沟道的两端分别连接至所述源极和所述漏极；
电荷捕获层，所述电荷捕获层位于所述沟道与所述控制栅极堆叠结构之间。
12.如权利要求11所述的三维存储器件，其特征在于，还包括：
第一选择栅极结构，所述第一选择栅极结构位于所述源极和所述控制栅极堆叠结构之间，所述第一选择栅极结构包括第一选择栅极层以及位于所述第一选择栅极层下方的层间介质层和位于所述第一选择栅极层上方的层间介质层，所述第一选择栅极层包括过渡金属硫化物；
第二选择栅极结构，所述第二选择栅极结构位于所述漏极和所述控制栅极堆叠结构之间，所述第二选择栅极结构包括第二选择栅极层以及位于所述第二选择栅极层下方的层间介质层和位于所述第二选择栅极层上方的层间介质层，所述第二选择栅极层包括过渡金属硫化物。
13.如权利要求12所述的三维存储器件，其特征在于，所述过渡金属硫化物为IVA族至VIIA族过渡金属与硫族形成的具有二维层状结构的化合物。
14.如权利要求13所述的三维存储器件，其特征在于，所述过渡金属硫化物包括VSe2、NbSe2、TaS2、TiS2、TiSe2、TiTe2、MoS2或WSe2。
15.如权利要求11所述的三维存储器件，其特征在于，所述电荷捕获层包括铁电材料层。
16.如权利要求15所述的三维存储器件，其特征在于，所述铁电材料层包括HfO2或CuInP2S6。
17.如权利要求15所述的三维存储器件，其特征在于，所述电荷捕获层还包括位于所述铁电材料层和所述控制栅极堆叠结构之间的第一绝缘材料层，以及位于所述沟道和所述铁电材料层之间的第二绝缘材料层。
18.如权利要求11所述的三维存储器件，其特征在于，还包括：
多个金属接触，所述多个金属接触分别连接至所述源极、所述漏极和所述控制栅极层。
19.如权利要求11所述的三维存储器件，其特征在于，所述三维存储器件包括3D NAND存储器。
20.一种电子装置，其特征在于，所述电子装置包括权利要求11至19之一所述的三维存储器件。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011560706.5A CN112736084A (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器件及其制造方法、电子装置 |
| PCT/CN2020/140982 WO2022134156A1 (zh) | 2020-12-25 | 2020-12-29 | 一种三维存储器件及其制造方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011560706.5A CN112736084A (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器件及其制造方法、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112736084A true CN112736084A (zh) | 2021-04-30 |
Family
ID=75616078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011560706.5A Pending CN112736084A (zh) | 2020-12-25 | 2020-12-25 | 一种三维存储器件及其制造方法、电子装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112736084A (zh) |
| WO (1) | WO2022134156A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180102375A1 (en) * | 2016-10-12 | 2018-04-12 | Sandisk Technologies Llc | Select transistors with tight threshold voltage in 3d memory |
| CN108298583A (zh) * | 2018-02-06 | 2018-07-20 | 北京大学 | 制备垂直过渡金属硫化物纳米片阵列的方法及电催化析氢催化剂 |
| CN110911417A (zh) * | 2019-12-03 | 2020-03-24 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN111162078A (zh) * | 2020-02-21 | 2020-05-15 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
| CN111937073A (zh) * | 2020-07-03 | 2020-11-13 | 长江存储科技有限责任公司 | 用于对三维FeRAM中的存储单元进行读取和写入的方法 |
-
2020
- 2020-12-25 CN CN202011560706.5A patent/CN112736084A/zh active Pending
- 2020-12-29 WO PCT/CN2020/140982 patent/WO2022134156A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180102375A1 (en) * | 2016-10-12 | 2018-04-12 | Sandisk Technologies Llc | Select transistors with tight threshold voltage in 3d memory |
| CN108298583A (zh) * | 2018-02-06 | 2018-07-20 | 北京大学 | 制备垂直过渡金属硫化物纳米片阵列的方法及电催化析氢催化剂 |
| CN110911417A (zh) * | 2019-12-03 | 2020-03-24 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN111162078A (zh) * | 2020-02-21 | 2020-05-15 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
| CN111937073A (zh) * | 2020-07-03 | 2020-11-13 | 长江存储科技有限责任公司 | 用于对三维FeRAM中的存储单元进行读取和写入的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022134156A1 (zh) | 2022-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI691058B (zh) | 三維儲存裝置及其製造方法 | |
| US10957648B2 (en) | Three-dimensional memory device containing contact via structure extending through source contact layer and dielectric spacer assembly | |
| US10256247B1 (en) | Three-dimensional memory device with silicided word lines, air gap layers and discrete charge storage elements, and method of making thereof | |
| US10453798B2 (en) | Three-dimensional memory device with gated contact via structures and method of making thereof | |
| US10224240B1 (en) | Distortion reduction of memory openings in a multi-tier memory device through thermal cycle control | |
| US8283719B2 (en) | Nonvolatile memory device having a fixed charge layer | |
| CN107996001B (zh) | 用于存储器结构中的控制栅电极的含钴导电层 | |
| US10886281B2 (en) | Transistor and capacitor structures for analog memory neural network | |
| CN113169179B (zh) | 使用外延半导体沟道和掩埋源极线的三维存储器器件及其制造方法 | |
| TWI693702B (zh) | 三維儲存裝置及其製造方法 | |
| TW202137518A (zh) | 三維記憶體元件及其製造方法 | |
| TW202213729A (zh) | 三維記憶體元件中具有突出部分的通道結構及其製作方法 | |
| WO2021194536A1 (en) | Three-dimensional memory device containing inter-select-gate electrodes and methods of making the same | |
| CN110870068B (zh) | 三维存储器件及其制造方法 | |
| KR102668062B1 (ko) | 3차원 메모리 디바이스들 및 그 제조 방법들 | |
| US11574921B2 (en) | Three-dimensional memory device and fabrication method thereof | |
| KR20020094977A (ko) | 반도체 소자의 셀 플러그 형성방법 | |
| CN111788686A (zh) | 三维存储器件及用于形成其的方法 | |
| WO2022083597A1 (zh) | 3d nand存储器及其形成方法 | |
| CN112736084A (zh) | 一种三维存储器件及其制造方法、电子装置 | |
| WO2019055073A1 (en) | THREE-DIMENSIONAL MEMORY DEVICE CONTAINING ANNULAR ENGRAVING STOP SPACER AND METHOD FOR MANUFACTURING THE SAME | |
| WO2007041108A1 (en) | Contact spacer formation using atomic layer deposition | |
| TWI288473B (en) | Flash memory structure and method for fabricating the same | |
| WO2022203703A1 (en) | Semiconductor device containing bit lines separated by air gaps and methods for forming the same | |
| CN113972208A (zh) | 一种半导体器件及其制造方法和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210430 |