TW202145022A - 介面連接裝置、系統及其方法 - Google Patents

介面連接裝置、系統及其方法 Download PDF

Info

Publication number
TW202145022A
TW202145022A TW109117917A TW109117917A TW202145022A TW 202145022 A TW202145022 A TW 202145022A TW 109117917 A TW109117917 A TW 109117917A TW 109117917 A TW109117917 A TW 109117917A TW 202145022 A TW202145022 A TW 202145022A
Authority
TW
Taiwan
Prior art keywords
interface
connection
port
initialization
power
Prior art date
Application number
TW109117917A
Other languages
English (en)
Other versions
TWI768355B (zh
Inventor
蕭丞淵
劉松高
莊威宏
洪莉喬
陳宏泰
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109117917A priority Critical patent/TWI768355B/zh
Priority to CN202010697570.6A priority patent/CN113742160A/zh
Priority to US17/159,468 priority patent/US11334506B2/en
Publication of TW202145022A publication Critical patent/TW202145022A/zh
Application granted granted Critical
Publication of TWI768355B publication Critical patent/TWI768355B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

一種適用於轉接裝置的介面連接方法。轉接裝置配置以連接具有第一連接介面的主機端與具有第二連接介面的裝置端。介面連接方法包含：判斷偵測腳位的準位；當偵測腳位為低準位，進行第一初始化；當偵測腳位為高準位，提供電力以偵測電力是否有被消耗；當電力有被消耗，發送連接訊號；以及當偵測到裝置端處於準備狀態，進行第二初始化。

Description

介面連接裝置、系統及其方法
本揭示案係關於一種介面連接裝置、系統及其方法，特別是關於一種高速介面連接裝置、系統及其方法。
隨著科技發展，出現許多高速資料傳輸的連接介面，例如：通用序列埠（universal serial bus，USB）、串列式先進附加（serial advanced technology attachment，SATA）或高速個人電腦介面（personal computer interface express，PCIE）。
具有不同連接介面的裝置之間，需藉由轉接裝置進行通訊，例如：USB轉SATA的轉接裝置、USB轉PCIE的轉接裝置等。然而，即便SATA和PCIE都是適用於M.2規範的產品，轉接裝置卻只能支援其中一種。
因此，如何設計能支援SATA和PCIE的轉換裝置，以解決上述問題，為本領域的重要課題。
本揭示內容的一態樣係關於一種介面連接方法。介面連接方法適用於轉接裝置。轉接裝置配置以連接具有第一連接介面的主機端與具有第二連接介面的裝置端。介面連接方法包含：判斷偵測腳位的準位；當偵測腳位為低準位，進行第一初始化；當偵測腳位為高準位，提供電力以偵測電力是否有被消耗；當電力有被消耗，發送連接訊號；以及當偵測到裝置端處於準備狀態，進行第二初始化。
本揭示內容的另一態樣係關於一種介面連接裝置。介面連接裝置配置以使具有第一連接介面的主機端以及具有第二連接介面的裝置端互相電性耦接。介面連接裝置包含第一端口、第二端口以及控制電路。第一端口配置以與第一連接介面電性耦接及通訊。第二端口配置以與第二連接介面電性耦接及通訊。控制電路電性耦接第一端口及第二端口。控制電路配置以執行以下操作：判斷第二端口的偵測腳位的準位；當偵測腳位為低準位，由第二端口進行第一初始化；當偵測腳位為高準位，由第二端口提供電力；當判定電力有被消耗，由第二端口發送連接訊號；以及當由第二端口偵測到裝置端處於準備狀態，由第二端口進行第二初始化。
本揭示內容的另一態樣係關於一種介面連接系統。介面連接系統包含主機端、裝置端以及連接裝置。主機端具有第一連接介面。裝置端具有第二連接介面。連接裝置配置以使第一連接介面與第二連接介面互相電性耦接。連接裝置用以執行以下操作：判斷配置以耦接第二連接介面的偵測腳位的準位；當偵測腳位為低準位，經由第二連接介面進行第一初始化；當偵測腳位為高準位，提供電力至第二連接介面；當判定電力有被消耗，發送連接訊號至第二連接介面；以及當偵測到裝置端處於準備狀態，經由第二連接介面進行第二初始化。
綜上所述，藉由偵測腳位的準位高低判斷電子裝置是否為SATA裝置，再藉由供給的電力是否有被消耗，以及電子裝置是否回應於PCIE連接訊號，以判定電子裝置是否為PCIE裝置。如此一來，不論是具有SATA介面的裝置或是具有PCIE介面的裝置要轉接USB介面的主機，單一連接裝置都能支援裝置與主機之間的轉接。
下文係舉實施例配合所附圖式作詳細說明，但所描述的具體實施例僅用以解釋本案，並不用來限定本案，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭示內容所涵蓋的範圍。
參考第1圖。第1圖為根據本揭示內容之實施例之一種介面連接系統100的示意圖。如第1圖所示，介面連接系統100包含主機110、電子裝置120以及連接裝置130。
主機110具有連接介面112及控制電路114。在部分實施例中，主機110可為桌上型電腦、筆記型電腦或是手持式電子裝置如智慧型手機，但本案不以此為限。連接介面136可為通用序列埠（universal serial bus，USB）。
電子裝置120具有控制電路124及連接介面126。在部分實施例中，電子裝置120可為資料儲存裝置，但本案不以此為限。連接介面122可為串列式先進附加（serial advanced technology attachment，SATA）或高速個人電腦介面（personal computer interface express，PCIE）。
換言之，主機110所具有的連接介面112與電子裝置120所具有的連接介面126為不同種類的資料傳輸介面。
連接裝置130為配置以轉接具有不同連接介面的主機110和電子裝置120之間的裝置。也就是說，連接裝置130用以使具有連接介面112的主機110與具有連接介面126的電子裝置120進行電性耦接，並進一步使主機110以及電子裝置120透過連接裝置130進行通訊及/或資料傳輸。
具體而言，連接裝置130包含第一端口132、控制電路134以及第二端口136。如第1圖所示，連接裝置130的第一端口132配置以與連接介面112電性耦接及通訊。第二端口136配置以與連接介面126電性耦接及通訊。連接裝置130的控制電路134連接於第一端口132及第二端口136。
如此一來，藉由連接裝置130連接於電子裝置120與主機110之間，便能使電子裝置120與主機110透過連接裝置130進行資料傳輸。
參考第2圖和第3圖。第2圖和第3圖為根據本揭示內容之實施例之一種介面連接方法200的流程圖。具體而言，界面連接方法200是應用於連接裝置130。為方便及清楚說明起見，下述介面連接方法200是配合第1圖所示實施例進行說明，但不以此為限，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可對作各種更動與潤飾。如第2圖所示，介面連接方法200包含操作S210、S220、S230以及S240。
首先，在操作S210中，由連接裝置130判斷PEDET腳位為高或低。具體而言，由於在M.2規範中，當連接至SATA裝置時，PEDET腳位為低（0）。反之，當連接至PCIE裝置時，PEDET腳位為高（1）。因此，在連接裝置130上電（例如，由第一端口132自連接介面112接收到主機110所提供的電力）後，連接裝置130將判斷第二端口136中的PEDET腳位的準位為高或低。
當PEDET腳位為低時，則連接裝置130判定所連接的電子裝置120為SATA裝置，進行操作S220，進行SATA初始化。具體而言，連接裝置130的控制電路134將經由第二端口136及連接介面126對電子裝置120進行SATA初始化。
另一方面，當PEDET腳位為高時，代表可能是空接或者所連接的電子裝置120是PCIE裝置。因此，進行操作S230，由連接裝置130發送PCIE相關的初始化指令以判斷是否連接PCIE裝置。
當連接裝置130判定所連接的電子裝置120為PCIE裝置，則進行操作S240，由連接裝置130進行PCIE初始化。具體而言，連接裝置130的控制電路134將經由第二端口136及連接介面126對電子裝置120進行PCIE初始化。反之，當連接裝置130判定未連接電子裝置120或者電子裝置120並非PCIE裝置，則結束操作。
如第3圖所示，操作S230包含操作S231、S232、S233以及S234。在操作S231中，由連接裝置130供給主電力（main power）至電子裝置120。具體而言，連接裝置130經由第一端口132自連接介面112接收主機110所提供的電力。連接裝置130再經由第二端口136及連接介面126提供相應電力至電子裝置120。
接著，在操作S232中，由連接裝置130判斷供給至電子裝置120的主電力是否有抽載。具體而言，連接裝置130經由第二端口136偵測電力是否有被消耗。
當連接裝置130判定電力沒有被消耗（即，供給至電子裝置120的主電力沒有抽載），代表未連接電子裝置120，則結束操作。
當連接裝置130判定電力有被消耗（即，供給至電子裝置120的主電力有抽載），代表有連接電子裝置120，則進行操作S233，由連接裝置130發送PCIE連接訊號（link signal）。具體而言，連接裝置130的控制電路134經由第二端口136發送PCIE連接訊號至連接介面126。接著，在操作S234中，由連接裝置130判斷電子裝置120是否為準備狀態（ready state(L0)）。
舉例來說，在操作S233及S234中，連接裝置130經由第二端口136對電子裝置120進行連接訓練（link training）。連接訓練可包含偵測（detect）、輪詢（polling）以及配置（configuration）等等。當電子裝置120連接訓練成功，將處於準備狀態。
若電子裝置120沒有進入準備狀態，則電子裝置120並非PCIE裝置，因此結束操作。若電子裝置120進入準備狀態，則判定電子裝置120為PCIE裝置，進行操作S240，由連接裝置130進行PCIE初始化。
雖然本文將所公開的方法示出和描述為一系列的步驟或事件，但是應當理解，所示出的這些步驟或事件的順序不應解釋為限制意義。例如，部分步驟可以以不同順序發生和／或與除了本文所示和／或所描述之步驟或事件以外的其他步驟或事件同時發生。另外，實施本文所描述的一個或多個態樣或實施例時，並非所有於此示出的步驟皆為必需。此外，本文中的一個或多個步驟亦可能在一個或多個分離的步驟和／或階段中執行。
綜上所述，藉由PEDET腳位的準位高低判斷電子裝置120是否為SATA裝置，再藉由供給的電力是否有被消耗，以及電子裝置120是否回應於PCIE連接訊號，以判定電子裝置120是否為PCIE裝置。如此一來，不論是具有 SATA介面的裝置或是具有PCIE介面的裝置要轉接USB介面的主機110，單一連接裝置130都能支援裝置與主機110之間的轉接。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，所屬技術領域具有通常知識者在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100:介面連接系統 110:主機 112,126:連接介面 114,124,134:控制電路 120:電子裝置 130:連接裝置 132:第一端口 136:第二端口 200:介面連接方法 S210~S240,S231~S234:操作
第1圖為根據本揭示內容之實施例之一種介面連接系統的示意圖。 第2圖和第3圖為根據本揭示內容之實施例之一種介面連接方法的流程圖。
200:訊號處理方法
S210~S240:操作

Claims (10)

  1. 一種介面連接方法，適用於一轉接裝置，該轉接裝置配置以連接具有一第一連接介面的一主機端與具有一第二連接介面的一裝置端，該介面連接方法包含： 判斷一偵測腳位的準位； 當該偵測腳位為一低準位，進行一第一初始化； 當該偵測腳位為一高準位，提供一電力以偵測該電力是否有被消耗； 當該電力有被消耗，發送一連接訊號；以及 當偵測到該裝置端處於一準備狀態，進行一第二初始化。
  2. 如請求項1所述之介面連接方法，其中該第一連接介面為一通用序列埠。
  3. 如請求項1所述之介面連接方法，其中該第二連接介面為一串列式先進附加介面或一高速個人電腦介面，該第一初始化為一串列式先進附加介面初始化，該第二初始化為一高速個人電腦介面初始化。
  4. 如請求項1所述之介面連接方法，更包含： 自該第一連接介面接收該主機端所提供的該電力。
  5. 一種介面連接裝置，配置以使具有一第一連接介面的一主機端以及具有一第二連接介面的一裝置端互相電性耦接，該介面連接裝置包含： 一第一端口，配置以與該第一連接介面電性耦接及通訊； 一第二端口，配置以與該第二連接介面電性耦接及通訊；以及 一控制電路，電性耦接該第一端口及該第二端口，配置以執行以下操作： 判斷該第二端口的一偵測腳位的準位； 當該偵測腳位為一低準位，由該第二端口進行一第一初始化； 當該偵測腳位為一高準位，由該第二端口提供一電力； 當判定該電力有被消耗，由該第二端口發送一連接訊號；以及 當由該第二端口偵測到該裝置端處於一準備狀態，由該第二端口進行一第二初始化。
  6. 一種介面連接系統，包含： 一主機端，具有一第一連接介面； 一裝置端，具有一第二連接介面；以及 一連接裝置，配置以使該第一連接介面與該第二連接介面互相電性耦接，該連接裝置用以執行以下操作： 判斷配置以耦接該第二連接介面的一偵測腳位的準位； 當該偵測腳位為一低準位，經由該第二連接介面進行一第一初始化； 當該偵測腳位為一高準位，提供一電力至該第二連接介面； 當判定該電力有被消耗，發送一連接訊號至該第二連接介面；以及 當偵測到該裝置端處於一準備狀態，經由該第二連接介面進行一第二初始化。
  7. 如請求項6所述之介面連接系統，其中該連接裝置包含： 一第一端口，配置以與該第一連接介面電性耦接及通訊； 一第二端口，配置以與該第二連接介面電性耦接及通訊；以及 一控制電路，電性耦接該第一端口及該第二端口。
  8. 如請求項6所述之介面連接系統，其中該第一連接介面為一通用序列埠。
  9. 如請求項6所述之介面連接系統，其中該第二連接介面為一串列式先進附加介面或一高速個人電腦介面，該第一初始化為一串列式先進附加介面初始化，該第二初始化為一高速個人電腦介面初始化。
  10. 如請求項6所述之介面連接系統，其中該連接裝置更用以自該第一連接介面接收該主機端所提供的該電力。
TW109117917A 2020-05-28 2020-05-28 介面連接裝置、系統及其方法 TWI768355B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109117917A TWI768355B (zh) 2020-05-28 2020-05-28 介面連接裝置、系統及其方法
CN202010697570.6A CN113742160A (zh) 2020-05-28 2020-07-20 接口连接装置、系统及其方法
US17/159,468 US11334506B2 (en) 2020-05-28 2021-01-27 Interface connection device, system and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109117917A TWI768355B (zh) 2020-05-28 2020-05-28 介面連接裝置、系統及其方法

Publications (2)

Publication Number Publication Date
TW202145022A true TW202145022A (zh) 2021-12-01
TWI768355B TWI768355B (zh) 2022-06-21

Family

ID=78706352

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117917A TWI768355B (zh) 2020-05-28 2020-05-28 介面連接裝置、系統及其方法

Country Status (3)

Country Link
US (1) US11334506B2 (zh)
CN (1) CN113742160A (zh)
TW (1) TWI768355B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023139763A (ja) * 2022-03-22 2023-10-04 キオクシア株式会社 メモリシステム、メモリシステムの制御方法、およびホストシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920731A (en) * 1997-02-21 1999-07-06 Vlsi Technology, Inc. Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces
KR20080047921A (ko) * 2006-11-27 2008-05-30 엘지전자 주식회사 호스트측 인터페이스 회로 및 멀티-스트림 케이블카드 검출방법
TWI423033B (zh) * 2009-12-22 2014-01-11 Ind Tech Res Inst 可串接之序列匯流排卡裝置及其管理方法及串接方法
TWI408557B (zh) * 2010-03-18 2013-09-11 Faraday Tech Corp 高速輸入輸出系統及其節能控制方法
CN102063400B (zh) * 2011-01-06 2013-03-13 天地融科技股份有限公司 一种通用串行总线设备转接装置
TWI584127B (zh) * 2015-12-28 2017-05-21 慧榮科技股份有限公司 電子裝置
TWI595355B (zh) * 2016-06-22 2017-08-11 台達電子工業股份有限公司 測試裝置和方法
TWI581108B (zh) * 2016-09-05 2017-05-01 宇瞻科技股份有限公司 具usb外觀之連接器、資料傳輸裝置及其資料儲存裝置
CN107291649A (zh) * 2017-06-20 2017-10-24 郑州云海信息技术有限公司 一种灵活支持pcie与sata 协议m.2自识别的设计方法及装置
CN109471820A (zh) * 2017-09-08 2019-03-15 深圳市祈飞科技有限公司 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板
TW201913398A (zh) * 2017-09-11 2019-04-01 凌華科技股份有限公司 智能化ＰＣＩｅ插槽通道分配方法
TWI712893B (zh) * 2018-09-04 2020-12-11 瑞昱半導體股份有限公司 資料傳輸格式轉換電路及控制其操作的方法

Also Published As

Publication number Publication date
CN113742160A (zh) 2021-12-03
TWI768355B (zh) 2022-06-21
US20210374082A1 (en) 2021-12-02
US11334506B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
JP4126178B2 (ja) 周辺装置が接続されているインターフェースのタイプを検出するための方法および装置
WO2019109684A1 (zh) 一种支持NVMe协议PCIE信号的系统
US6275240B1 (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
CN107239372B (zh) 电子装置及其检测方法
CN111881074B (zh) 电子系统、主机端装置及控制方法
US8990461B2 (en) On-The-Go (OTG) USB devices configuration method for identifying configuration of other connected devices by reacting to change in resistance value on a resistive line
TWI768355B (zh) 介面連接裝置、系統及其方法
US20230418703A1 (en) Autonomic troubleshooting of a system of devices
US11797468B2 (en) Peripheral component interconnect express device and computing system including the same
US20060095626A1 (en) Multifunction adapter
US20140317320A1 (en) Universal serial bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
TWI579704B (zh) 超高速晶片互連裝置與超高速晶片互連裝置之連線控制方法
CN102568118A (zh) 一种基于嵌入式pos机的usb数据下载接口
CN101430637B (zh) 可检测独立冗余磁盘阵列设定的装置
CN112579507A (zh) 宿主机与bmc通信的方法、bios、操作系统、bmc和服务器
CN110908953A (zh) 一种处理器互连系统及方法
KR102519484B1 (ko) PCIe 인터페이스 장치 및 이를 포함하는 시스템
CN109344016B (zh) 可在主机和设备模式之间切换的usb设备及切换的方法
US20230315591A1 (en) PCIe DEVICE AND COMPUTING SYSTEM INCLUDING THE SAME
CN213482757U (zh) 主板及服务器
US20240012770A1 (en) Interface device having plurality of ports and method of operating the same
CN110908944B (zh) 高速接口连接装置及其方法
US20200081861A1 (en) High speed interface connection apparatus and method
CN113821077A (zh) 主板及应用所述主板的电子装置
TW202403563A (zh) 電子系統、監控晶片以及運作方法