CN109471820A - 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板 - Google Patents

一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板 Download PDF

Info

Publication number
CN109471820A
CN109471820A CN201710802964.1A CN201710802964A CN109471820A CN 109471820 A CN109471820 A CN 109471820A CN 201710802964 A CN201710802964 A CN 201710802964A CN 109471820 A CN109471820 A CN 109471820A
Authority
CN
China
Prior art keywords
pin
pcie
pins
module
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710802964.1A
Other languages
English (en)
Inventor
阮仕涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Prafly Technology Co Ltd
Original Assignee
Shenzhen Prafly Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Prafly Technology Co Ltd filed Critical Shenzhen Prafly Technology Co Ltd
Priority to CN201710802964.1A priority Critical patent/CN109471820A/zh
Publication of CN109471820A publication Critical patent/CN109471820A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/3816—Mechanical arrangements for accommodating identification devices, e.g. cards or chips; with connectors for programming identification devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种支持多种模块的MINI‑PCIE接口以及包含该接口的电脑主板，所述接口包括：MINI‑PCIE插槽、可切换PCIE和SATA信号的第一切换电路、可切换SIM和LPC信号的第二切换电路，插槽包括功能引脚、电源引脚、管理引脚，功能引脚包括USB引脚、PCIE/SATA引脚、SIM预留引脚，其中：PCIE/SATA引脚对内通过第一切换电路连接南桥芯片的输出PCIE及SATA信号的引脚，对外连接插接到插槽上的MSATA模块或者WiFi模块；SIM预留引脚对内通过第二切换电路连接SIM卡以及南桥芯片输出LPC信号的引脚，对外连接插接到插槽上的3G/4G模块或者DEBUG卡；USB引脚对外连接插接到所述插槽上的3G/4G模块或者蓝牙模块。本发明可以实现在一个MINI‑PCIE接口上插接多种不同功能的功能模块，从而满足了不同应用场合下主板功能配置的需求。

Description

一种支持多种模块的MINI-PCIE接口以及包含该接口的电脑 主板
技术领域
本发明涉及接口领域，尤其涉及一种支持多种模块的MINI-PCIE接口以及包含该接口的电脑主板。
背景技术
MINI-PCIE接口是基于PCIE总线的接口，由于其所占空间小、接口的丰富多样性，被广泛应用于普通消费电子和工业电脑中。通常电脑主板上都会配置一个MINI-PCIE插槽，用来扩展DEBUG卡、无线WIFI、3G/4G，MSATA等模块。例如主板调试初期在MINI-PCIE插槽上接一个DEBUG卡可以定位主板的故障位置，主板每往前运行一步，都有一个对应的代码显示在DEBUG卡上。另外在插槽上接MSATA设备，可以进操作系统应用各种软件。所以利用MINI-PCIE接口插接各种模块，既可以节省主板空间，又可以满足整机的功能配置需求。
现有电脑主板上的MINI-PCIE插槽通常只能支持一到两种模块，但随着计算机技术的快速发展，PCIE、USB和SATA总线的传输速率也越来越快，现行市面上支持MINI-PCIE接口的模块也越来越多。由于应用需求的不同，MINI-PCIE插槽上每个阶段需要插接的模块也不一样。例如在主板调试初期需要接DEBUG卡，应用操作系统又需要接MSATA模块，而远程通信时则需要接4G模块+SIM卡，有WiFi时接无线WiFi模块。因此如何实现在一个MINI-PCIE插槽上兼容多种功能模块是一个急需解决的问题。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种支持多种模块的MINI-PCIE接口以及包含该接口的电脑主板。
本发明解决其技术问题所采用的技术方案是：构造一种支持多种模块的MINI-PCIE接口，包括可插接不同功能模块的MINI-PCIE插槽、可切换PCIE信号和SATA信号的第一切换电路、可切换SIM信号和LPC信号的第二切换电路，所述插槽包括功能引脚、电源引脚、管理引脚，所述功能引脚包括USB引脚、PCIE/SATA引脚、SIM预留引脚，其中：
所述USB引脚对内连接主板上的南桥芯片或者USB HUB芯片，对外连接插接到所述插槽上的3G/4G模块或者蓝牙模块；
所述PCIE/SATA引脚对内通过所述第一切换电路连接南桥芯片输出PCIE信号及SATA信号的引脚，对外连接插接到所述插槽上的MSATA模块或者WiFi模块；
所述SIM预留引脚对内通过所述第二切换电路连接SIM卡以及南桥芯片输出LPC信号的引脚，对外连接插接到所述插槽上的3G/4G模块或者DEBUG卡。
在本发明所述的支持多种模块的MINI-PCIE接口中，所述第一切换电路包括数量与所述PCIE/SATA引脚的数量相同的多组电容和电阻，每个所述PCIE/SATA引脚经由一个电阻连接至南桥芯片输出PCIE信号的引脚，每个所述PCIE/SATA引脚还经由一个电容连接至南桥芯片输出SATA信号的引脚。
在本发明所述的支持多种模块的MINI-PCIE接口中，所述插槽包括56个引脚，其中31、33、23、25号引脚均为所述PCIE/SATA引脚；所述MSATA模块或者WiFi模块插接到所述插槽后均与31、33、23、25号引脚连接。
在本发明所述的支持多种模块的MINI-PCIE接口中，所述第二切换电路包括数量与所述SIM预留引脚的数量相同的多个单刀双掷开关，每个所述单刀双掷开关的第一个动端连接南桥芯片输出LPC信号的引脚，第二个动端连接内部SIM卡，每个所述单刀双掷开关的不动端连接对应的一个SIM预留引脚；
当将单刀双掷开关拨动至第一个动端与不动端连通时，所述插槽可插入DEBUG卡，所述DEBUG卡的部分引脚与所述SIM预留引脚连接，所述DEBUG卡的其他引脚与所述插槽的其他预留引脚连接，且该其他预留引脚与南桥芯片输出LPC信号的引脚连接；
当将单刀双掷开关拨动至第二个动端与不动端连通时，所述插槽可插入3G/4G模块。
在本发明所述的支持多种模块的MINI-PCIE接口中，所述插槽包括56个引脚，其中8、10、12、14、16号引脚均为所述SIM预留引脚，17、19号引脚与DEBUG卡连接的其他预留引脚，36、38号引脚均为所述USB引脚；
所述蓝牙模块插接到所述插槽后分别与36、38号引脚连接，所述3G/4G模块插接到所述插槽后分别与8、10、12、14、16、36、38号引脚连接；所述DEBUG卡插接到所述插槽后分别与8、10、12、14、16、17、19号引脚连接。
在本发明所述的支持多种模块的MINI-PCIE接口中，所述DEBUG卡的与时钟、硬件初始化相关的2个引脚与所述插槽的17、19号引脚连接，其他5个引脚与所述插槽的8、10、12、14、16连接。
在本发明所述的支持多种模块的MINI-PCIE接口中，所述插槽包括56个引脚，其中41、39、24、52、2号引脚为3.3V电源引脚，6、28、48号引脚为1.5V电源引脚。
本发明还公开了一种电脑主板，包含所述的MINI-PCIE接口。
实施本发明的支持多种模块的MINI-PCIE接口以及包含该接口的电脑主板，具有以下有益效果：本发明对输入MINI-PCIE接口上的信号进行了配置，并通过切换电路来控制不同功能模块的导通，可以实现在一个MINI-PCIE接口上插接多种不同功能的功能模块，从而满足了不同应用场合下主板功能配置的需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
图1是本发明MINI-PCIE接口上配置多种模块的示意图；
图2是MINI-PCIE接口的电路示意图；
图3是第一切换电路的结构示意图；
图4是第二切换电路的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的典型实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，所述“相连”或“连接”，不仅仅包括将两个实体直接相连，也包括通过具有有益改善效果的其他实体间接相连。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本说明书中使用的“第一”、“第二”等包含序数的术语可用于说明各种构成要素，但是这些构成要素不受这些术语的限定。使用这些术语的目的仅在于将一个构成要素区别于其他构成要素。例如，在不脱离本发明的权利范围的前提下，第一构成要素可被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。
参考1，本发明总的思路是：构造一种支持多种模块的MINI-PCIE接口，包括可插接不同功能模块的MINI-PCIE插槽、可切换PCIE信号和SATA信号的第一切换电路、可切换SIM信号和LPC信号的第二切换电路，所述插槽包括功能引脚、电源引脚、管理引脚，所述功能引脚包括USB引脚、PCIE/SATA引脚、SIM预留引脚。
本发明的MINI-PCIE插槽为通用的全高/半高MINI-PCIE插槽，功能模块包括3G/4G模块、蓝牙模块、DEBUG卡、MSATA模块、WiFi模块，各个功能模块通过不同的系统总线与MINI-PCIE插槽连接。其中：
所述USB引脚对内连接主板上的南桥芯片或者USB HUB芯片，对外连接插接到所述插槽上的3G/4G模块或者蓝牙模块；
所述PCIE/SATA引脚对内通过所述第一切换电路连接南桥芯片输出PCIE信号及SATA信号的引脚，对外连接插接到所述插槽上的MSATA模块或者WiFi模块；
所述SIM预留引脚对内通过所述第二切换电路连接SIM卡以及南桥芯片输出LPC信号的引脚，对外连接插接到所述插槽上的3G/4G模块或者DEBUG卡。
通过设计切换电路，可以控制不同模块的导通，可以实现在一个MINI-PCIE插槽上插接多种不同功能的模块，从而满足了不同应用场合下主板功能配置的需求。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本发明实施例以及实施例中的技术特征可以相互组合。
参考图2，具体的，所述插槽包括56个引脚。其中：
1)、41、39、24、52、2号引脚为3.3V电源引脚，6、28、48号引脚为1.5V电源引脚。如图2中，41、39、24、52、2号引脚并接后连接至+VCC3P3，6、28、48号引脚并接后连接至+VCC1P5，其中41、39、24、52、2号引脚并接后，同时经由四个电容C1、C2、C3、C4接地，6、28、48号引脚并接后，同时经由两个电容C5、C6接地。
2)、31、33、23、25号引脚均为所述PCIE/SATA引脚，现有技术中这4个引脚通常用来接PCIE差分信号(TX/RX)，而本发明中将PCIE信号和SATA信号同时输入到这4个引脚中，并通过第一切换电路控制这两种信号的导通。
如图3所示，所述第一切换电路包括数量与所述PCIE/SATA引脚的数量相同的多组电容和电阻，即包括4个电阻和4个电容，如图中R1、R2、R3、R4、C7、C8、C9、C10所示。每个所述PCIE/SATA引脚31/33/23/25经由一个电阻R1/R2/R3/R4连接至南桥芯片输出PCIE信号的引脚，每个所述PCIE/SATA引脚31/33/23/25还经由一个电容C7/C8/C9/C10连接至南桥芯片输出SATA信号的引脚。
当选择接WiFi模块时，就上0欧姆电阻R1、R2、R3、R4，此时PCIE信号导通；而当接MSATA模块时，就上0.01U电容C7、C8、C9、C10，此时SATA信号导通。
3)、36、38号引脚均为所述USB引脚，输入了一对USB2.0的差分信号(USB_P/N0)，USB信号由南桥芯片或USB HUB芯片提供。
所述蓝牙模块插接到所述插槽后分别与36、38号引脚连接，而所述3G/4G模块插接到所述插槽后，USB信号部分与36、38号引脚连接，SIM信号部分与SIM预留引脚连接，此将在后面详细介绍。
4)、8、10、12、14、16号引脚均为所述SIM预留引脚，17、19号引脚为与DEBUG卡的时钟、硬件初始化相关的2个引脚连接的其他预留引脚，即DEBUG卡的5个LPC信号共用了SIM信号的引脚，其他2个LPC信号通过其他引脚传输。
现有技术中，8、10、12、14、16号引脚通常仅仅用于接SIM卡的5个信号：SIM_VPP、SIM_RESET、SIM_CLK、SIM_DATA、SIM_VDD。而发送给DEBUG卡的共有7个信号，所以本发明将其中与时钟信号、硬件初始化信号相关的2个引脚LPC_CLKOUT、PLCRST_N分别接到MINI-PCIE插槽的17、19号引脚，其余5个信号LPC_AD0、LPC_AD1、LPC_AD2、LPC_AD3、LPC_FRAME_N和SIM卡的5个信号通过第二切换电路实现切换。
参考图4，所述第二切换电路包括数量与所述SIM预留引脚的数量相同的多个单刀双掷开关，即包括5个单刀双掷开关，如图中SW1提供5个单刀双掷开关。每个所述单刀双掷开关的第一个动端连接南桥芯片输出LPC信号的引脚，第二个动端连接内部SIM卡，每个所述单刀双掷开关的不动端连接对应的一个SIM预留引脚8/10/12/14/16，其他两个预留引脚(即17、19号引脚)与南桥芯片输出LPC信号的引脚连接。
当将单刀双掷开关拨动至第一个动端与不动端连通时，即11脚与1脚，12脚与3脚，13脚与5脚，14脚与7脚，15脚与9合上时，所述插槽可插入DEBUG卡，8、10、12、14、16号引脚输入的是LPC信号；
当将单刀双掷开关拨动至第二个动端与不动端连通时，即开关的11脚与2脚，12脚与4脚，13脚与6脚，14脚与8脚，15脚与10合上时，所述插槽可插入3G/4G模块，此时8、10、12、14、16号引脚输入的是SIM信号。
5)、除了以上引脚外，模块正常工作时还需要时钟信号和管理信号，如PE_CK_100M_P/N0，以及SMB_CLK/DATA等，这些信号可根据到时候具体所需要接的功能模块来配置，此处不再详述。
另外，基于同一发明构思，本发明还要求保护一种电脑主板，其包含以上所述的MINI-PCIE接口。
综上所述，实施本发明的支持多种模块的MINI-PCIE接口以及包含该接口的电脑主板，具有以下有益效果：本发明对输入MINI-PCIE接口上的信号进行了配置，并通过切换电路来控制不同功能模块的导通，可以实现在一个MINI-PCIE接口上插接多种不同功能的功能模块，从而满足了不同应用场合下主板功能配置的需求。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (8)

1.一种支持多种模块的MINI-PCIE接口，其特征在于，包括可插接不同功能模块的MINI-PCIE插槽、可切换PCIE信号和SATA信号的第一切换电路、可切换SIM信号和LPC信号的第二切换电路，所述插槽包括功能引脚、电源引脚、管理引脚，所述功能引脚包括USB引脚、PCIE/SATA引脚、SIM预留引脚，其中：
所述USB引脚对内连接主板上的南桥芯片或者USB HUB芯片，对外连接插接到所述插槽上的3G/4G模块或者蓝牙模块；
所述PCIE/SATA引脚对内通过所述第一切换电路连接南桥芯片输出PCIE信号及SATA信号的引脚，对外连接插接到所述插槽上的MSATA模块或者WiFi模块；
所述SIM预留引脚对内通过所述第二切换电路连接SIM卡以及南桥芯片输出LPC信号的引脚，对外连接插接到所述插槽上的3G/4G模块或者DEBUG卡。
2.根据权利要求1所述的支持多种模块的MINI-PCIE接口，其特征在于，所述第一切换电路包括数量与所述PCIE/SATA引脚的数量相同的多组电容和电阻，每个所述PCIE/SATA引脚经由一个所述电阻连接至南桥芯片输出PCIE信号的引脚，每个所述PCIE/SATA引脚还经由一个所述电容连接至南桥芯片输出SATA信号的引脚。
3.根据权利要求2所述的支持多种模块的MINI-PCIE接口，其特征在于，所述插槽包括56个引脚，其中31、33、23、25号引脚均为所述PCIE/SATA引脚；所述MSATA模块或者WiFi模块插接到所述插槽后均与31、33、23、25号引脚连接。
4.根据权利要求1所述的支持多种模块的MINI-PCIE接口，其特征在于，所述第二切换电路包括数量与所述SIM预留引脚的数量相同的多个单刀双掷开关，每个所述单刀双掷开关的第一个动端连接南桥芯片输出LPC信号的引脚，第二个动端连接内部SIM卡，每个所述单刀双掷开关的不动端连接对应的一个SIM预留引脚；
当将单刀双掷开关拨动至第一个动端与不动端连通时，所述插槽可插入DEBUG卡，所述DEBUG卡的部分引脚与所述SIM预留引脚连接，所述DEBUG卡的其他引脚与所述插槽的其他预留引脚连接，且该其他预留引脚与南桥芯片输出LPC信号的引脚连接；
当将单刀双掷开关拨动至第二个动端与不动端连通时，所述插槽可插入3G/4G模块。
5.根据权利要求4所述的支持多种模块的MINI-PCIE接口，其特征在于，所述插槽包括56个引脚，其中8、10、12、14、16号引脚均为所述SIM预留引脚，17、19号引脚与DEBUG卡连接的其他预留引脚，36、38号引脚均为所述USB引脚；
所述蓝牙模块插接到所述插槽后分别与36、38号引脚连接，所述3G/4G模块插接到所述插槽后分别与8、10、12、14、16、36、38号引脚连接；所述DEBUG卡插接到所述插槽后分别与8、10、12、14、16、17、19号引脚连接。
6.根据权利要求5所述的支持多种模块的MINI-PCIE接口，其特征在于，所述DEBUG卡的与时钟、硬件初始化相关的2个引脚与所述插槽的17、19号引脚连接，其他5个引脚与所述插槽的8、10、12、14、16连接。
7.根据权利要求1所述的支持多种模块的MINI-PCIE接口，其特征在于，所述插槽包括56个引脚，其中41、39、24、52、2号引脚为3.3V电源引脚，6、28、48号引脚为1.5V电源引脚。
8.一种电脑主板，其特征在于，包含如权利要求1-7任一项所述的MINI-PCIE接口。
CN201710802964.1A 2017-09-08 2017-09-08 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板 Pending CN109471820A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710802964.1A CN109471820A (zh) 2017-09-08 2017-09-08 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710802964.1A CN109471820A (zh) 2017-09-08 2017-09-08 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板

Publications (1)

Publication Number Publication Date
CN109471820A true CN109471820A (zh) 2019-03-15

Family

ID=65658441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710802964.1A Pending CN109471820A (zh) 2017-09-08 2017-09-08 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板

Country Status (1)

Country Link
CN (1) CN109471820A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112217705A (zh) * 2020-09-18 2021-01-12 浙江伊控动力系统有限公司 数据传输电路、集成式逆变器和汽车
CN113742160A (zh) * 2020-05-28 2021-12-03 瑞昱半导体股份有限公司 接口连接装置、系统及其方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113742160A (zh) * 2020-05-28 2021-12-03 瑞昱半导体股份有限公司 接口连接装置、系统及其方法
CN112217705A (zh) * 2020-09-18 2021-01-12 浙江伊控动力系统有限公司 数据传输电路、集成式逆变器和汽车

Similar Documents

Publication Publication Date Title
CN203224819U (zh) 一种主板
CN205193795U (zh) 一种可扩展的多功能接口系统
US9755373B2 (en) Smart card connection circuit of electronic device and electronic device
CN103678238B (zh) 一种LXI-PXI\PXIe适配系统
CN106776387A (zh) 硬盘通道扩展装置
CN109471820A (zh) 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板
CN103471656A (zh) 一种实现传感器多级级联装置及方法
CN107408095A (zh) 通道资源的重定向
CN109032018B (zh) 基于嵌入式gpu的无人机通用信号处理装置
CN207302035U (zh) 一种支持多种模块的mini-pcie接口以及包含该接口的电脑主板
CN103064477B (zh) 一种服务器主板设计方法
CN208580391U (zh) 一种双通道数字中频处理板
CN201000623Y (zh) 双接口闪存卡
CN204633911U (zh) 一种全通道触摸电视一体机
CN207302036U (zh) 一种扩展设备网口的转接装置及采用该装置的网络设备
CN102693203A (zh) 嵌入式usb主机
CN202406141U (zh) 一种防火墙
CN203840362U (zh) 一种同步以太网电接口模块结构
CN107329863B (zh) 一种基于COMe的测量仪器通用硬件平台
CN203178870U (zh) 网口转接卡
CN204480237U (zh) 一种连接器、通用串行总线设备及智能终端设备
CN207503215U (zh) 一种多串口集成装置
CN213637066U (zh) 一种芯片化紧凑型继电保护装置
CN204904204U (zh) 一种芯片复位电路
CN104965468B (zh) 一种适用于cpci多功能采集控制装置的通用接口模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190315