CN110908944B - 高速接口连接装置及其方法 - Google Patents

高速接口连接装置及其方法 Download PDF

Info

Publication number
CN110908944B
CN110908944B CN201811076120.4A CN201811076120A CN110908944B CN 110908944 B CN110908944 B CN 110908944B CN 201811076120 A CN201811076120 A CN 201811076120A CN 110908944 B CN110908944 B CN 110908944B
Authority
CN
China
Prior art keywords
host
speed
transmission
power
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811076120.4A
Other languages
English (en)
Other versions
CN110908944A (zh
Inventor
许志宇
刘松高
萧丞渊
简怡婷
庄威宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201811076120.4A priority Critical patent/CN110908944B/zh
Publication of CN110908944A publication Critical patent/CN110908944A/zh
Application granted granted Critical
Publication of CN110908944B publication Critical patent/CN110908944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

一种高速接口连接装置及其方法，应用于配置以使具有第一连接接口的主机端以及具有第二连接接口的装置端相电性耦接的高速接口连接装置。高速接口连接方法包括：向主机端要求最大支援供电功率；判断使装置端运行所需的消耗功率；根据最大支援供电功率及消耗功率决定主机端以及装置端分别在实际运行时的主机端传输规格以及装置端传输规格，以使装置端在实际运行时的装置端消耗功率不大于主机端在实际运行时的主机端供电功率；以及使主机端以及装置端分别依据主机端传输规格以及装置端传输规格，通过高速接口连接装置进行通信。

Description

高速接口连接装置及其方法
技术领域
本发明是有关于高速接口连接技术，且特别是有关于一种高速接口连接装置及高速接口连接方法。
背景技术
现代的电子装置在数据传输速度的要求上愈来愈高，因此发展出许多高速的数据传输连接接口，并可藉由转接装置，使不同的连接接口间得以互相进行通信。当高速装置，例如但不限于高速的数据储存装置在全力运行时，如果无法得到充分的供电，可能会造成运行不正常，导致数据遗失或是装置损坏的情形。若没有妥善的机制来确保高速装置维持正常运行，将容易使数据的传输产生错误。
因此，如何设计一个新的高速接口连接装置及高速接口连接方法，以解决上述的缺失，乃为此一业界亟待解决的问题。
发明内容
本发明的目的在于提供一种高速接口连接方法，应用于高速接口连接装置，高速接口连接装置配置以使具有第一连接接口的主机端以及具有第二连接接口的装置端相电性耦接，高速接口连接方法包括：向主机端要求最大支援供电功率；判断使装置端运行所需的消耗功率；根据最大支援供电功率以及消耗功率决定主机端以及装置端分别在实际运行时的主机端传输规格以及装置端传输规格，以使装置端在实际运行时的装置端消耗功率不大于主机端在实际运行时的主机端供电功率；以及使主机端以及装置端分别依据主机端传输规格以及装置端传输规格，通过高速接口连接装置进行通信。
本发明的另一目的在于提供一种高速接口连接装置，配置以使具有第一连接接口的主机端以及具有第二连接接口的装置端相电性耦接，高速接口连接装置包括：第一端口、第二端口、储存模组以及处理模组。第一端口配置以与第一连接接口电性耦接及通信。第二端口配置以与第二连接接口电性耦接及通信。储存模组配置以储存多个电脑可执行指令。处理模组电性耦接于第一端口、第二端口以及储存模组，配置以获取电脑可执行指令，以于处理模组执行电脑可执行指令时执行高速接口连接方法，高速接口连接方法包括：向主机端要求最大支援供电功率；判断使装置端运行所需的消耗功率；根据最大支援供电功率以及消耗功率决定主机端以及装置端分别在实际运行时的主机端传输规格以及装置端传输规格，以使装置端在实际运行时的装置端消耗功率不大于主机端在实际运行时的主机端供电功率；以及使主机端以及装置端分别依据主机端传输规格以及装置端传输规格，通过高速接口连接装置进行通信。
应用本发明的优点在于藉由高速接口连接装置以及高速接口连接方法，将主机端的供电能力纳入考虑，以决定主机端以及装置端实际运行时使用的传输规格，避免在装置端高速运行下，主机端无法负荷装置端所消耗的功率造成的数据错误甚至损坏，既可确保装置端的运行正常，亦可达到省电的功效。
附图说明
图1为本发明一实施例中，一种用以使主机端以及装置端相电性耦接的高速接口连接装置的方块图；以及
图2为本发明一实施例中，一种高速接口连接方法的流程图。
具体实施方式
请参照图1。图1为本发明一实施例中，一种用以使主机端10以及装置端12相电性耦接的高速接口连接装置14的方块图。
在一实施例中，主机端10可为例如，但不限于桌上型电脑、笔记型电脑或是手持式电子装置如智慧型手机。装置端12可为例如，但不限于数据储存装置。
在一实施例中，主机端10具有第一连接接口100，装置端12具有第二连接接口120。其中，第一连接接口100可为例如，但不限于通用序列总线(universal serial bus；USB)。第二连接接口120可为例如，但不限于串列式先进附加(serial advanced technologyattachment；SATA)或高速个人电脑接口(personal computer interface express；PCIE)。
高速接口连接装置14可运行为具有不同连接接口的主机端10以及装置端12之间的转接装置。更详细地说，高速接口连接装置14配置以使具有第一连接接口的主机端10以及具有第二连接接口的装置端12进行电性耦接，并进一步使主机端10以及装置端12通过高速接口连接装置14进行通信。
高速接口连接装置14包括第一端口140、第二端口142、储存模组144以及处理模组146。
第一端口140配置以与第一连接接口100电性耦接及通信。第二端口142配置以与第二连接接口120电性耦接及通信。
在一实施例中，储存模组144可为例如，但不限于随机存取存储器(random accessmemory；RAM)或只读存储器(read only memory；ROM)。储存模组144配置以储存多个电脑可执行指令141。
处理模组146电性耦接于第一端口140、第二端口142以及储存模组144。在一实施例中，处理模组146配置以获取电脑可执行指令141，以于处理模组146执行电脑可执行指令141时执行高速接口连接装置14的功能。更详细地说，处理模组146可通过执行电脑可执行指令141，使主机端10以及装置端12通过高速接口连接装置14，以最合适的传输规格进行通信。
请参照图2。图2为本发明一实施例中，一种高速接口连接方法200的流程图。高速接口连接方法200可应用于图1的高速接口连接装置14。更详细地说，当处理模组146执行电脑可执行指令141时，可进一步执行高速接口连接方法200，达成高速接口连接装置14的功能。
高速接口连接方法200包括下列步骤(应了解到，在本实施方式中所提及的步骤，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行)。
在步骤201中，向主机端10要求最大支援供电功率。
如前所述，高速接口连接装置14的一端设置有可与第一连接接口100通信的第一端口140。因此，高速接口连接装置14可通过该接口向主机端10提出要求，使主机端10回传所能支援的最大的供电功率。
在步骤202中，判断使装置端12运行所需的消耗功率。
在一实施例中，高速接口连接装置14可向装置端12要求使装置端12运行所需的消耗功率。如前所述，高速接口连接装置14的一端设置有可与第二连接接口120通信的第二端口142。因此，高速接口连接装置14可通过第二端口142向装置端12要求使装置端12运行所需的消耗功率。在另一实施例中，高速接口连接装置14亦可由内部的处理模组146计算，以估计使装置端12运行所需的消耗功率。
在一实施例中，使装置端12运行所需的消耗功率，包括装置端12实际运行时所需的第一功率以及高速接口连接装置14实际运行时所需的第二功率。因此，处理模组需将两个功率加总，以得到使装置端12运行所需的消耗功率。
在步骤203中，根据最大支援供电功率以及消耗功率决定主机端10以及装置端12分别在实际运行时的主机端传输规格以及装置端传输规格，以使装置端12在实际运行时的装置端消耗功率不大于主机端10在实际运行时的主机端供电功率。
在步骤204中，使主机端10以及装置端12分别依据主机端传输规格以及装置端传输规格，通过高速接口连接装置14进行通信。
在一实施例中，主机端10对应于第一连接接口100，具有多个主机端支援传输规格。以通用序列总线为例，主机端10支援的传输规格包括例如，但不限于USB2.0、USB3.1Gen1及USB3.1Gen2。其中，USB2.0可具有480百万位元/秒(Mbps；相当于60百万位元组/秒)的传输速度；USB3.1Gen1可具有5吉位元/秒(Gbps；相当于640百万位元组/秒)的传输速度；USB3.1Gen2可具有10吉位元/秒(相当于1280百万位元组/秒)的传输速度。
在一实施例中，装置端12对应于第二连接接口120，具有多个装置端支援传输规格。
以串列式先进附加为例，装置端12支援的传输规格包括例如，但不限于SATA1.0、SATA2.0及SATA3.0。其中，SATA1.0可具有1.5吉位元/秒(150百万位元组/秒)的传输速度；SATA2.0可具有3吉位元/秒(300百万位元组/秒)的传输速度；SATA3.0可具有6吉位元/秒(600百万位元组/秒)的传输速度。
在另一实施例中，以高速个人电脑接口为例，装置端12支援的传输规格包括例如，但不限于PCIE1.0、PCIE2.0及PCIE3.0。其中，PCIE1.0可具有2.5吉传输位元/秒(GT/S；500百万位元组/秒)的传输速度；PCIE2.0可具有5吉传输位元/秒(1000百万位元组/秒)的传输速度；PCIE3.0可具有8吉传输位元/秒(1969.2百万位元组/秒)的传输速度。
在一实施例中，主机端12所具有的多个主机端支援传输规格，分别对应不同的主机端传输速度。而装置端12所具有的多个装置端支援传输规格，分别对应不同的装置端传输速度以及装置端消耗功率。
因此，处理模组146可在使装置端消耗功率不大于主机端供电功率的情形下，选择主机端支援传输规格其中之一作为主机端10在实际运行时使用的主机端传输规格，并选择装置端支援传输规格的其中之一作为装置端12在实际运行时使用的装置端传输规格。
在一实施例中，在装置端消耗功率不大于主机端供电功率的情形下，所选择的装置端传输规格的装置端传输速度，将最接近主机端传输规格的主机端传输速度。
举例而言，在一数值范例中，步骤201中向主机端10要求所得到的最大支援供电功率为7.5瓦特。而使装置端12及高速接口连接装置14运行所需的功率为7瓦特以及1瓦特，共8瓦特的消耗功率。
当主机端10的第一连接接口100为通用序列总线且装置端12的第二连接接口120为串列式先进附加时，虽然主机端10可支援的最高速规格为USB3.1Gen2，而装置端12可支援的最高速规格为SATA3.0，但由于在这样的速度主机端10并无法负荷装置端12的消耗功率，因此可在高速接口连接装置14的处理下，决定装置端12以较低速的SATA2.0(传输速度为300百万位元组/秒)作为实际运行时使用的装置端传输规格。
然而，为了使主机端10与装置端12间的传输速度差距不过大，高速接口连接装置14可决定主机端10以较低速的USB3.1Gen1(传输速度为640百万位元组/秒)作为实际运行时使用的主机端传输规格。
另一方面，当主机端10的第一连接接口100为通用序列总线且装置端12的第二连接接口120为高速个人电脑接口时，虽然主机端10可支援的最高速规格为USB3.1Gen2，而装置端12可支援的最高速规格为PCIE3.0，但由于在这样的速度主机端10并无法负荷装置端12的消耗功率，因此可在高速接口连接装置14的处理下，决定装置端12以较低速的PCIE2.0(传输速度为1000百万位元组/秒)作为实际运行时使用的装置端传输规格。
此时，由于主机端10具有最高传输速度的规格足以应付，因此高速接口连接装置14可决定主机端10仍以USB3.1Gen2(传输速度为1280百万位元组/秒)作为实际运行时使用的主机端传输规格。
在另一实施例中，主机端12所具有的多个主机端支援传输规格，分别对应不同的主机端传输速度。而装置端12可支援例如，但不限于NVMe的功能。因此，装置端12具有的装置端支援传输规格，可在相同的装置端传输速度下，对应不同的装置端消耗功率。
因此，处理模组146可在使装置端消耗功率不大于主机端供电功率的情形下，选择主机端支援传输规格其中之一作为主机端10在实际运行时使用的主机端传输规格，并选择装置端支援传输规格的其中之一做为装置端12在实际运行时使用的装置端传输规格。
举例而言，在一数值范例中，步骤201中向主机端10要求所得到的最大支援供电功率为4.5瓦特。装置端12在同一传输速度下(例如SATA3.0的速度下)，支援四种电源状态：对应于5瓦特的PS0、对应于3瓦特的PS1、对应于1.5瓦特的PS2以及对应于100毫瓦特的PS3。
此时，藉由使用NVMe定义的管理机制，装置端12可设定至适合的电源状态，而主机端10以及装置端12双边的传输速度可设定到双方可支援的最大速度。
本发明的高速接口连接装置14以及高速接口连接方法200可将主机端10的供电能力纳入考虑，以决定主机端10以及装置端12实际运行时使用的传输规格，避免在装置端12高速运行下，主机端10无法负荷装置端12所消耗的功率造成的数据错误甚至损坏，既可确保装置端12的运行正常，亦可达到省电的功效。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的原则之内所作的任何修改，等同替换和改进等均应包括本发明的保护范围之内。
符号说明
10：主机端 100：第一连接接口
12：装置端 120：第二连接接口
14：高速接口连接装置 140：第一端口
141：电脑可执行指令 142：第二端口
144：储存模组 146：处理模组
200：高速接口连接方法 201-204：步骤。

Claims (10)

1.一种高速接口连接方法，应用于一高速接口连接装置，该高速接口连接装置配置以使具有一第一连接接口的一主机端以及具有一第二连接接口的一装置端相电性耦接，该高速接口连接方法包括：
向该主机端要求一最大支援供电功率；
判断使该装置端运行所需的一消耗功率；
根据该最大支援供电功率以及该消耗功率决定该主机端以及该装置端分别在实际运行时的一主机端传输规格以及一装置端传输规格，以使该装置端在实际运行时的一装置端消耗功率不大于该主机端在实际运行时的一主机端供电功率；以及
使该主机端以及该装置端分别依据该主机端传输规格以及该装置端传输规格，通过该高速接口连接装置进行通信。
2.根据权利要求1所述的高速接口连接方法，其中，该消耗功率实际上包括该装置端实际运行时所需的一第一功率以及该高速接口连接装置实际运行时所需的一第二功率。
3.根据权利要求1所述的高速接口连接方法，其中，该主机端传输规格为该主机端的多个主机端支援传输规格其中之一，该装置端传输规格为该装置端的多个装置端支援传输规格其中之一，该主机端传输规格具有一主机端传输速度，且该装置端传输规格在该装置端消耗功率不大于该主机端供电功率的情形下，具有最接近该主机端传输速度的一装置端传输速度。
4.根据权利要求3所述的高速接口连接方法，其中，该多个 装置端支援传输规格分别对应不同的一装置端传输速度以及该装置端消耗功率。
5.根据权利要求3所述的高速接口连接方法，其中，该多个 装置端支援传输规格在相同的一装置端传输速度下分别对应不同的该装置端消耗功率。
6.根据权利要求1所述的高速接口连接方法，其中，该第一连接接口为通用序列总线，该第二连接接口为串列式先进附加或高速个人电脑接口。
7.一种高速接口连接装置，配置以使具有一第一连接接口的一主机端以及具有一第二连接接口的一装置端相电性耦接，该高速接口连接装置包括：
一第一端口，配置以与该第一连接接口电性耦接及通信；
一第二端口，配置以与该第二连接接口电性耦接及通信；
一储存模组，配置以储存多个电脑可执行指令；以及
一处理模组，电性耦接于该第一端口、该第二端口以及该储存模组，配置以获取该多个电脑可执行指令，以于该处理模组执行该多个 电脑可执行指令时执行一高速接口连接方法，该高速接口连接方法包括：
向该主机端要求一最大支援供电功率；
判断使该装置端运行所需的一消耗功率；
根据该最大支援供电功率以及该消耗功率决定该主机端以及该装置端分别在实际运行时的一主机端传输规格以及一装置端传输规格，以使该装置端在实际运行时的一装置端消耗功率不大于该主机端在实际运行时的一主机端供电功率；以及
使该主机端以及该装置端分别依据该主机端传输规格以及该装置端传输规格，通过该高速接口连接装置进行通信。
8.根据权利要求7所述的高速接口连接装置，其中，该主机端传输规格为该主机端的多个主机端支援传输规格其中之一，该装置端传输规格为该装置端的多个装置端支援传输规格其中之一，该主机端传输规格具有一主机端传输速度，且该装置端传输规格在该装置端消耗功率不大于该主机端供电功率的情形下，具有最接近该主机端传输速度的一装置端传输速度。
9.根据权利要求8所述的高速接口连接装置，其中，该多个 装置端支援传输规格分别对应不同的一装置端传输速度以及该装置端消耗功率。
10.根据权利要求8所述的高速接口连接装置，其中，该多个 装置端支援传输规格在相同的一装置端传输速度下分别对应不同的该装置端消耗功率。
CN201811076120.4A 2018-09-14 2018-09-14 高速接口连接装置及其方法 Active CN110908944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811076120.4A CN110908944B (zh) 2018-09-14 2018-09-14 高速接口连接装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811076120.4A CN110908944B (zh) 2018-09-14 2018-09-14 高速接口连接装置及其方法

Publications (2)

Publication Number Publication Date
CN110908944A CN110908944A (zh) 2020-03-24
CN110908944B true CN110908944B (zh) 2021-10-01

Family

ID=69812534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811076120.4A Active CN110908944B (zh) 2018-09-14 2018-09-14 高速接口连接装置及其方法

Country Status (1)

Country Link
CN (1) CN110908944B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261612A (zh) * 2007-03-08 2008-09-10 劲永国际股份有限公司 高速数据传输的硬盘联结及储放装置
US20080288703A1 (en) * 2007-05-18 2008-11-20 Technology Properties Limited Method and Apparatus of Providing Power to an External Attachment Device via a Computing Device
US20090237353A1 (en) * 2008-03-20 2009-09-24 James Chu Computer display capable of receiving wireless signals
CN101581953B (zh) * 2008-05-16 2012-07-18 梁国恩 用于外部储存装置的扩充卡
CN101937264B (zh) * 2010-08-27 2012-07-25 北京星网锐捷网络技术有限公司 电源功率管理方法、装置及模块化设备
CN202134742U (zh) * 2010-08-31 2012-02-01 许建和 eSATA+USB高速外设存储连接器
US20140163716A1 (en) * 2012-12-10 2014-06-12 Skymedi Corporation Bridge device, automated production system and method thereof for storage device
CN103455465A (zh) * 2013-09-05 2013-12-18 锐思设计有限公司 通用串行总线装置

Also Published As

Publication number Publication date
CN110908944A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
US8086791B2 (en) Solid state memory device with PCI controller
US8225022B2 (en) Methods for eliminating intermediate bussing and bridging requirements between a solid state memory device with PCI controller and a main system bus
US9747237B2 (en) Methods and apparatus for reliable detection and enumeration of devices
EP2040174B1 (en) Card-type peripheral device
US20060161716A1 (en) Adapter for connecting a portable memory unit to a host, and a memory device having the adapter
US20110239009A1 (en) Storage device
US20140280960A1 (en) Methods and apparatus for dynamically allocating devices between multiple controllers
CN102662903A (zh) 一种通过cpld或fpga实现pcie设备热插拔的方法
TW201721352A (zh) 用以提供在閒置狀態中之電力的方法與設備
KR100433397B1 (ko) 보조전원장치 겸용 카드형장치 및 그 카드형장치를이용하는 호스트
US20150331474A1 (en) Serial communication method
CN102147650A (zh) 外围设备及其动作方法
CN112951315A (zh) 一种兼容nvme\ahci双协议硬盘测试装置及方法
JP2012063817A (ja) 通信装置
US20100058085A1 (en) Power-Saving Device and Method
CN110908944B (zh) 高速接口连接装置及其方法
TWI697783B (zh) 高速介面連接裝置及其方法
CN101599050A (zh) 可适配的pci-e控制器核及其方法
CN212433755U (zh) 一种模块化小体积、多类型数据接口处理装置
TWI768355B (zh) 介面連接裝置、系統及其方法
CN103135939A (zh) 存取装置
US8972621B1 (en) Methods, systems, and physical computer-readable media for multiplexing a single end-point memory structure between USB interfaces
WO2008071113A1 (fr) Procédé et dispositif de prévention d'endommagement de carte compact flash (cf)
JP2013101520A (ja) 周辺機器及びその電源制御方法
CN116166595B (zh) 一种用于soc总线的数据传输系统、方法及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant