TW201913398A - 智能化PCIe插槽通道分配方法 - Google Patents
智能化PCIe插槽通道分配方法 Download PDFInfo
- Publication number
- TW201913398A TW201913398A TW106131032A TW106131032A TW201913398A TW 201913398 A TW201913398 A TW 201913398A TW 106131032 A TW106131032 A TW 106131032A TW 106131032 A TW106131032 A TW 106131032A TW 201913398 A TW201913398 A TW 201913398A
- Authority
- TW
- Taiwan
- Prior art keywords
- pcie
- pcie slot
- switch
- slot
- transmission channels
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
本發明係提供一種智能化PCIe插槽通道分配方法,係應用於一主機板,該主機板包括有中央處理單元、切換電路、PCIe插槽組合及邏輯控制器,中央處理單元提供有至少十六個傳輸通道,並由邏輯控制器採用智能型的控制來執行偵測PCIe插槽組合之第一PCIe插槽、第二PCIe插槽與第三PCIe插槽是否有插入PCIe擴充卡,便可根據插入的PCIe擴充卡個數與配置變化來決定切換電路不同切換方式自動分配第一PCIe插槽、第二PCIe插槽與第三PCIe插槽傳輸通道數的配置,讓使用者不需手動調整主機板在電路上的控制通道切換開關,即可依PCIe擴充卡的頻寬需求達成傳輸通道數的彈性配置,以增加擴充應用上的方便性。
Description
本發明係提供一種智能化PCIe插槽通道分配方法,尤指可利用邏輯控制器偵測PCIe插槽插入的PCIe擴充卡個數與配置變化來決定切換電路切換方式自動分配傳輸通道數的配置,讓使用者不需手動調整,以增加擴充應用上的方便性。
按,現今電子科技快速發展,使電腦、伺服器等運算的速度及效能越來越快,並於電腦或伺服器內部除了具有主機板上之中央處理器與記憶體作為資訊處理中樞之外,各種的螢幕、數據機等周邊設備也是電腦、伺服器等電子裝置進行畫面顯示、資料傳輸以及指令控制的重點,便可利用主機板上之插槽加裝各種型式的介面卡,使周邊設備能夠透過介面卡和電子裝置間進行傳輸資料及作為擴充用途使用。
再者,隨著電腦或資料處理系統對速度的要求日益提高,使得當前的PCI Express(快捷外設組件互連,以下簡稱為PCIe)被大量的使用,PCIe是一種可用來連接外部介面卡的先進輸入/輸出(I/O)介面標準,主要是為了提升電腦內部匯流排的傳輸速度而設計,其頻寬具有多種不同的規格標準(如PCIe x1、PCIe x4、PCIe x8、PCIe x16等),通常依據不同的 應用及使用需求,可選擇不同規格的頻寬標準,如PCIe x16一般係專為顯示卡設計所採用的標準。
由於PCIe介面採用串行訊號點對點連接的傳輸方式,並在設備之間建立專屬的通道(Lane),前述數字代表PCIe介面支援雙向傳輸通道的數量,如PCIe x1包括單一通道,PCIe x2包括二個通道,依此類推得到PCIe x16有十六個通道,所以可提供更高的頻寬,而電腦或資料處理系統之主機板上設置有各種不同規格的PCIe插槽,並且為了滿足PCIe 3.0介面連接設備相同的頻寬需求,大都是使用PCIe x4、PCIe x8與PCIe x16插槽,亦可依實際的應用有不同的配置方式,但一般PCIe介面傳輸頻寬之限制,往往是來自PCIe通道供應的數量,這與中央處理單元(CPU)與晶片組提供的通道數有直接的關聯。
一般電腦系統之組件,如從主機板上之中央處理單元提供的十六個PCIe通道,可分配給一個PCIe x16插槽或二個PCIe x8插槽、一個PCIe x8插槽加上二個PCIe x4插槽或其他不同的配置方式,傳統主機板的作法在設計開發時,就已經決定要如何配置資源,所以在PCIe插槽能提供的通道數皆是固定,當使用者需要使用PCIe x16插槽時,若是主機板只能提供一個PCIe x8插槽,並將剩下通道分配到其他PCIe插槽上,便會造成其插入的PCIe x16擴充卡自動降頻而效能無法發揮之窘境,或者是使用者有二個以上的PCIe擴充卡,但主機板上的插槽卻只有一個PCIe x16插槽而無法擴充,便會影響到系統效能與可擴充性。
而為了改善上述之問題,便有業者在主機板上的電路中加入可切換通道配置的切換開關,並使中央處理單元的16個PCIe通道通過切換開關連接到PCIe插槽,但使用者需要操作跳接器(Jumper)以跳線連接的方式來控制切換開關的切換,才能進行設定PCIe插槽所能提供的通道數,其雖然已具有高效能與可擴充性,不過使用者在操作前必須先了解每個PCIe擴充卡所支援的通道數量,並需要參考主機板使用手冊中的說明,才能順利調整跳接器正確位置或所需要的設定,若是調整位置錯誤或設定不當,在PCIe插槽搭配PCIe擴充卡使用方面便會造成影響,整體系統效能也會受到一定限制,則有待從事於此行業者重新設計來加以有效解決。
故,發明人有鑑於上述習用之問題與缺失,乃搜集相關資料經由多方的評估及考量,並利用從事於此行業之多年研發經驗不斷的試作與修改,始有此種可採用智能型的控制來彈性配置通道資源,讓使用者不需手動調整主機板上的控制通道切換開關,以增加擴充應用的方便性及高效能之智能化PCIe插槽通道分配方法發明專利誕生。
本發明之主要目的乃在於主機板之中央處理單元可提供至少十六個傳輸通道,並由邏輯控制器採用智能型的控制來執行偵測PCIe插槽組合之第一PCIe插槽、第二PCIe插槽與第三PCIe插槽是否有插入PCIe擴充卡,便可根據插入的PCIe擴充卡個數與配置變化來決定切換電路不同切換方式自動分配第一PCIe插槽、第二PCIe插槽與第三PCIe插槽傳輸通道數的配置,讓使用者不需手動調整 主機板在電路上的控制通道切換開關,即可依PCIe擴充卡的頻寬需求達成傳輸通道數的彈性配置,以增加擴充應用上的方便性。
1‧‧‧主機板
11‧‧‧中央處理單元
12‧‧‧切換電路
121‧‧‧第一開關
122‧‧‧第二開關
123‧‧‧第三開關
13‧‧‧PCIe插槽組合
131‧‧‧第一PCIe插槽
132‧‧‧第二PCIe插槽
133‧‧‧第三PCIe插槽
14‧‧‧邏輯控制器
15‧‧‧晶片組
151‧‧‧南橋晶片
16‧‧‧記憶體插槽組合
S11、S21、S31‧‧‧第一接點
S12、S22、S32‧‧‧第二接點
S13、S23、S33‧‧‧第三接點
DET1~3‧‧‧檢知訊號
SW1~3‧‧‧開關訊號
第一圖 係為本發明應用的電腦系統之結構示意圖。
第二圖 係為本發明應用的電腦系統之方塊圖。
第三圖 係為本發明PCIe插槽傳輸通道配置之架構圖。
第四圖 係為本發明PCIe插槽傳輸通道自動分配之步驟流程圖。
為達成上述目的及功效,本發明所採用之技術手段及其構造,茲繪圖就本發明之較佳實施例詳加說明其構造與功能如下,俾利完全瞭解。
請參閱第一、二、三、四圖所示,係分別為本發明應用的電腦系統之結構示意圖、方塊圖、PCIe插槽傳輸通道配置之架構圖及自動分配之步驟流程圖,由圖中可清楚看出,本發明之智能化PCIe插槽通道分配方法應用的電腦系統包含但不限於個人電腦、工業電腦、伺服器等,該電腦系統之主機板1包括中央處理單元11、切換電路12、PCIe(快捷外設組件互連;PCI Express,又簡稱為PCI-E)插槽組合13及邏輯控制器14,中央處理單元11可提供至少四組PCIe 3.0x4共十六個傳輸通道數的訊號,其中該二組PCIe 3.0x4傳輸通道為電性連接於PCIe插槽組合13符合PCIe 3.0x16規格之第一PCIe插槽131任二組x4傳輸通道, 並由另外二組PCIe 3.0x4傳輸通道分別電性連接於切換電路12包含之第一開關121及第二開關122,且第一開關121與第二開關122輸入端之第一接點S11、S21為電性連接於中央處理單元11,而第一開關121與第二開關122其中一輸出端之第二接點S12、S22則分別電性連接於第一PCIe插槽131另外二組x4傳輸通道,並由第一開關121另一輸出端之第三接點S13電性連接於符合PCIe 3.0x8規格之第二PCIe插槽132任一組x4傳輸通道,且第二開關122另一輸出端之第三接點S23電性連接於第三開關123位於輸入端之第一接點S31,再由第三開關123其中一輸出端之第二接點S32電性連接於第二PCIe插槽132另外一組x4傳輸通道,以及第三開關123另一輸出端之第三接點S33電性連接於符合PCIe 3.0x4規格之第三PCIe插槽133,且邏輯控制器14為電性連接於切換電路12與PCIe插槽組合13,用以切換第一開關121、第二開關122與第三開關123分別閉合或斷開。
在本實施例中,該PCIe插槽組合13是以長度來區分其頻寬的大小,如x1、x4、x8、x16、x32等規格,其中x4代表總共可使用四個傳輸通道的頻寬,而x16代表總共可使用十六個傳輸通道的頻寬,並以PCIe 3.0x4規格為例,若採用雙向傳輸最大頻寬可達到3.938GB/s,PCIe 3.0x8規格最大頻寬可達到7.877GB/s,PCIe 3.0x16規格最大頻寬可達到15.754GB/s,且不同版本PCIe各傳輸通道數的頻寬有多種不同的規格標準,便可藉由中央處理單元11所內建之PCIe控制器 匹配PCIe插槽組合13控制各傳輸通道數的頻寬,但於實際應用時,主機板1亦可依結構設計或需求變更PCIe插槽組合13的傳輸通道配置與插槽數量,舉凡運用本發明說明書及圖式內容所為之簡易修飾及等效結構變化,均應同理包含於本發明之專利範圍內,合予陳明。
再者,該邏輯控制器14為設置於主機板1上並具有儲存命令、執行邏輯運算、順序控制等功能,用以控制切換電路12執行中央處理單元11所提供十六個傳輸通道配置的分配順序,且邏輯控制器14可單獨設置於主機板1上,或者是直接整合在晶片組15成為一系統單晶片(SoC),使整體電路設計縮小化及模組化,並減少佔用主機板1上之空間與電路佈局。
然而,上述之主機板1更包括有晶片組15及記憶體插槽組合16,該晶片組15包含一南橋晶片151,並將北橋晶片直接整合在中央處理單元11,以解決晶片間的相容性問題及可提升系統的效能,使主機板1上只有南橋晶片151,即可透過中央處理單元11電性連接於記憶體插槽組合16以控制其相同的時脈和個別的工作頻率,且可支援PCIe插槽組合13資料傳輸等功能,而南橋晶片151則可通過匯流排(DMI)電性連接於中央處理單元11,並作為輸入/輸出控制器中樞(ICH),如PCI控制器、SATA控制器、USB控制器、音效控制器、LAN控制器和鍵盤控制器等,以實現與外部設備間之資料傳輸功能,且南橋晶片151可提供PCIe 2.0傳輸通道的頻寬,藉此支援其他符合PCIe 2.0規格之PCIe插槽,但於實際應用時,並不以此為限,北橋晶片亦可不包含在中央處理單元11,並將北橋晶片 通過匯流排(FSB)電性連接於中央處理單元11,以及通過一匯流排或通訊路徑電性連接於記憶體插槽組合16,且南橋晶片151通過匯流排(DMI)電性連接於北橋晶片,所以在以下說明書內容中皆一起進行說明,合予陳明。
在本實施例中,當本發明之智能化PCIe插槽通道分配方法應用於電腦系統之主機板1時,該方法包含下列步驟:
(201)開始執行。
(202)邏輯控制器14自動偵測第三PCIe插槽133內是否有插入PCIe擴充卡?若為有,即進行步驟(203),若為否,則進行步驟(204)。
(203)邏輯控制器14控制切換電路12分配給第一PCIe插槽131八個傳輸通道配置,以及第二PCIe插槽132與第三PCIe插槽133分別得到四個傳輸通道配置。
(204)邏輯控制器14自動偵測第二PCIe插槽132內是否有插入PCIe擴充卡?若為有,即進行步驟(205),若為否,則進行步驟(206)。
(205)邏輯控制器14控制切換電路12分配給第一PCIe插槽131與第二PCIe插槽132分別得到八個傳輸通道配置,第三PCIe插槽133沒有配置。
(206)邏輯控制器14控制切換電路12分配給第一PCIe插槽131十六個傳輸通道配置,第二PCIe插槽132與第三PCIe插槽133沒有配置。
由上述實施步驟可清楚得知,當邏輯控制器14依照如下表1所例示控制切換電路12的分配組態時,可由中央處理單元11提供四組PCIe 3.0x4共十六個傳輸通道(Lane 0~7及Lane 8~15)數的訊號,並將訊號分別分配給PCIe插槽組合13包含至少三個之第一PCIe插槽131、第二PCIe插槽132及第三PCIe插槽133,其中該第一PCIe插槽131、第二PCIe插槽132與第三PCIe插槽133可分別為PCIe x16、PCIe x8與PCIe x4插槽,但於實際應用時,PCIe插槽組合13亦可依需求或硬體架構設計的不同包含至少一個PCIe x16以及一個或二個PCIe x8插槽。
由於PCIe插槽組合13搭配PCIe擴充卡插接不同的使用情況下,第一PCIe插槽131、第二PCIe插槽132與第三PCIe插槽133會有不同的傳輸通道配置方式,所以在以下說明書內容中分別以第一實施例、第二實施例及第三實施例進行說明: 在本發明第一實施例中,若是第一PCIe插槽131內插入有一PCIe擴充卡,第二PCIe插槽132與第三PCIe插槽133內未插入PCIe擴充卡時,其設定的偵測腳位便會分別輸出檢知訊號(DET1=1、DET2=0、DET3=0;其中該0表示未插入PCIe擴充卡,1表示有插入一PCIe擴充卡)傳送至邏輯控制器14,並由邏輯控制器14根據檢知訊號啟用開關訊號(SW1=Hi、SW2=Hi、SW3=X;其中該Hi表示高電位,X表示不在乎)來分別控制切換電路12,使第一開關121、第二開關122之第一接點 S11、S21與第二接點S12、S22分別閉合連接可依路徑(channel)a切換二組PCIe 3.0x4傳輸通道以分別分配給第一PCIe插槽131,且因第三開關123與第二開關122形成開路可不在乎是否切換,所以第一PCIe插槽131可接收到中央處理單元11直接分配的二組PCIe 3.0x4傳輸通道(Lane 0~7),再加上切換電路12分配的二組PCIe 3.0x4傳輸通道(Lane 8~11及Lane 12~15),進而得到十六個傳輸通道(Lane 0~7+Lane 8~15)配置的訊號。
在本發明第二實施例中,若是第一PCIe插槽131與第二PCIe插槽132內分別插入有一PCIe擴充卡,第三PCIe插槽133內未插入PCIe擴充卡時,其設定的偵測腳位便會分別輸出檢知訊號(DET1=1、DET2=1、DET3=0)傳送至邏輯控制器14,並由邏輯控制器14根據檢知訊號啟用開關訊號(SW1=Lo、SW2=Lo、SW3=Hi;其中該Lo表示低電位)分別控制第一開關121、第二開關122之第一接點S11、S21與第三接點S13、S23閉合連接可依路徑b切換二組PCIe 3.0x4傳輸通道分別分配給第二PCIe插槽132與第三開關123,且第三開關123之第一接點S31與第二接點S32閉合連接可依路徑a切換第二開關122提供的一組PCIe 3.0x4傳輸通道分配給第二PCIe插槽132,所以使第一PCIe插槽131可接收到中央處理單元11直接分配的二組PCIe 3.0x4傳輸通道(Lane 0~7),且第二PCIe插槽132可接收到第一開關121分配的一組PCIe 3.0x4 傳輸通道(Lane 8~11),再加上第三開關123分配的一組PCIe 3.0x4傳輸通道(Lane 12~15),進而使第一PCIe插槽131與第二PCIe插槽132分別得到八個傳輸通道(Lane 0~7及Lane 8~15)配置的訊號,且因第三PCIe插槽133與第三開關123為形成開路,所以第三PCIe插槽133沒有得到傳輸通道配置。
在本發明第三實施例中,若是第一PCIe插槽131、第二PCIe插槽132與第三PCIe插槽133內分別插入有一PCIe擴充卡時,其設定的偵測腳位便會動作分別輸出檢知訊號(DET1=1、DET2=1、DET3=1)傳送至邏輯控制器14,並由邏輯控制器14根據檢知訊號啟用開關訊號(SW1=Lo、SW2=Lo、SW3=Lo)分別控制第一開關121、第二開關122可依路徑b切換二組PCIe 3.0x4傳輸通道分別分配給第二PCIe插槽132與第三開關123,且第三開關123之第一接點S31與第三接點S33閉合連接可依路徑b切換第二開關122提供的一組PCIe 3.0x4傳輸通道分配給第三PCIe插槽133,所以第一PCIe插槽131可得到中央處理單元11直接分配的八個傳輸通道(Lane 0~7)配置的訊號,而第二PCIe插槽132與第三PCIe插槽133則可分別得到四個傳輸通道(Lane 8~11及Lane 12~15)配置的訊號。
表1 邏輯控制器控制切換電路通道配置的組合
如上所述,本發明之邏輯控制器14可依照表1所例示的配置方式來執行PCIe插槽組合13插入PCIe擴充卡的自動偵測,以及控制切換電路12切換分配的傳輸通道配置,除了可以完成上述之第一實施例、第二實施例及第三實施例的自動偵測及分配外,更進一步地,可由邏輯控制器14根據偵測PCIe插槽組合13插入多少個PCIe擴充卡的檢知訊號(DET1、DET2、DET3=0、0、1;0、1、0;0、1、1;1、0、1)啟用開關訊號(SW1、SW2、SW3=Lo、Lo、Lo;Lo、Lo、Hi;Lo、Lo、Lo;Lo、Lo、Lo)控制切換電路12可依不同路徑切換方式自動分配第一PCIe插槽131、第二PCIe插槽132與第三PCIe插槽133傳輸通道數的配置,此種主機板1上設置有PCIe插槽組合13的傳輸通道切換電路12,並由邏輯控制器14採用智能型的控制執行偵測PCIe插槽組合13插入的PCIe擴充卡個數與配置變化決定切換電路12以不同切換方式自動分配對應的傳輸通道配置,讓使用者不需手動調整主機板1在電路上的跳接器(Jumper)來控制通道切換開關,即可依PCIe擴充卡的頻寬需求達成傳輸通道數的彈性配置,以增加擴充應用上的方便性,同時也可擁有更高的效能與可擴充性,以符合使用者自行升級、擴充之使用需求。
是以,本發明主要針對主機板1包括中央處理單元11、切換電路12、PCIe插槽組合13及邏輯控制器14,該中央處理單元11可提供至少十六個傳輸通道,並由邏輯控制器14採用智能型的控制執行偵測PCIe插槽組合13之第一PCIe插槽131、第二PCIe插槽132與第三PCIe插槽133是否有插入PCIe擴充卡,便可根據偵測到插入的PCIe擴充卡個數與配置變化來決定切換電路12以不同切換方式自動分配第一PCIe插槽131、第二PCIe插槽132與第三PCIe插槽133傳輸通道數的彈性配置,以增加擴充應用上的方便性,同時也可擁有更高的效能與可擴充性。
上述詳細說明為針對本發明一種較佳之可行實施例說明而已,惟該實施例並非用以限定本發明之申請專利範圍,凡其他未脫離本發明所揭示之技藝精神下所完成之均等變化與修飾變更,均應包含於本發明所涵蓋之專利範圍中。
綜上所述,本發明上述之智能化PCIe插槽通道分配方法為確實能達到其功效及目的,故本發明誠為一實用性優異之發明,實符合發明專利之申請要件,爰依法提出申請,盼 審委早日賜准本案,以保障發明人之辛苦發明,倘若 鈞局有任何稽疑,請不吝來函指示,發明人定當竭力配合,實感德便。
Claims (10)
- 一種智能化PCIe插槽通道分配方法,該方法係應用於一主機板,該主機板包括一中央處理單元、一切換電路、一PCIe插槽組合及一邏輯控制器,並由該中央處理單元提供至少十六個傳輸通道,該PCIe插槽組合包含一第一PCIe插槽、一第二PCIe插槽及一第三PCIe插槽,該邏輯控制器具有偵測該PCIe插槽組合是否插入PCIe擴充卡之一檢知訊號,以及根據該檢知訊號控制該切換電路分配該第一PCIe插槽、該第二PCIe插槽與該第三PCIe插槽傳輸通道配置之一開關訊號,該方法包含下列步驟:(a)開始執行;(b)該邏輯控制器自動偵測該第三PCIe插槽內是否有插入該PCIe擴充卡,若為有,即進行步驟(c),若為否,則進行步驟(d);(c)該邏輯控制器控制該切換電路分配給該第一PCIe插槽八個傳輸通道配置,以及該第二PCIe插槽與該第三PCIe插槽分別得到四個傳輸通道配置;(d)該邏輯控制器自動偵測該第二PCIe插槽內是否有插入該PCIe擴充卡,若為有,即進行步驟(e),若為否,則進行步驟(f);(e)該邏輯控制器控制該切換電路分配給該第一PCIe插槽與該第二PCIe插槽分別得到八個傳輸通道配置,該第三PCIe插槽沒有配置; (f)該邏輯控制器控制該切換電路分配給該第一PCIe插槽十六個傳輸通道配置,該第二PCIe插槽與該第三PCIe插槽沒有配置。
- 如申請專利範圍第1項所述之智能化PCIe插槽通道分配方法,其中該中央處理單元提供四組PCIe x4共十六個傳輸通道,並由二組PCIe x4傳輸通道為電性連接於該第一PCIe插槽之任二組x4傳輸通道,另外二組PCIe x4傳輸通道分別電性連接於該切換電路包含之一第一開關及一第二開關輸入端,該第一開關與該第二開關其中一輸出端為分別電性連接於該第一PCIe插槽另外二組x4傳輸通道,並由該第一開關另一輸出端電性連接於該第二PCIe插槽之任一組x4傳輸通道,該第二開關另一輸出端電性連接於一第三開關之輸入端,該第三開關其中一輸出端為電性連接於該第二PCIe插槽另外一組x4傳輸通道,並由該第三開關另一輸出端電性連接於該第三PCIe插槽之x4傳輸通道。
- 如申請專利範圍第2項所述之智能化PCIe插槽通道分配方法,其中該步驟(c)之該邏輯控制器係根據該檢知訊號啟用該開關訊號控制該第一開關、該第二開關切換二組PCIe x4傳輸通道分別分配給該第二PCIe插槽與該第三開關,該第三開關切換該第二開關所提供的一組PCIe x4傳輸通道分配給該第三PCIe插槽,進而使該第一PCIe插槽得到該中央處理單元直接分配的八個傳輸通道配置,該第二PCIe插槽與該第三PCIe插槽分別得到四個傳輸通道配置。
- 如申請專利範圍第2項所述之智能化PCIe插槽通道分配方法,其中該步驟(e)之該邏輯控制器係根據該檢知訊號啟用該開關訊號控制該第一開關、該第二開關切換二組PCIe x4傳輸通道分別分配給該第二PCIe插槽與該第三開關,該第一PCIe插槽得到該中央處理單元直接分配的八個傳輸通道,該第三開關切換該第二開關所提供的一組PCIe x4傳輸通道分配給該第二PCIe插槽,進而使該第一PCIe插槽與該第二PCIe插槽分別得到八個傳輸通道配置。
- 如申請專利範圍第2項所述之智能化PCIe插槽通道分配方法,其中該步驟(f)之該邏輯控制器係根據該檢知訊號啟用該開關訊號控制該第一開關、該第二開關切換二組PCIe x4傳輸通道分別分配給該第一PCIe插槽,該第一PCIe插槽得到該中央處理單元直接分配的八個傳輸通道,再加上該第一開關、該第二開關所分配的二組PCIe x4傳輸通道,進而得到十六個傳輸通道配置。
- 如申請專利範圍第1項所述之智能化PCIe插槽通道分配方法,其中該PCIe插槽組合包含至少三個PCIe x16、PCIe x8與PCIe x4插槽。
- 如申請專利範圍第1項所述之智能化PCIe插槽通道分配方法,其中該PCIe插槽組合包含至少一個PCIe x16以及一個或二個PCIe x8插槽。
- 如申請專利範圍第1項所述之智能化PCIe插槽通道分配方法,其中該第一PCIe插槽為符合PCIe 3.0x16規格。
- 如申請專利範圍第1項所述之智能化PCIe插槽通道分配方法,其中該第二PCIe插槽為符合PCIe 3.0x8規格。
- 如申請專利範圍第1項所述之智能化PCIe插槽通道分配方法,其中該第三PCIe插槽為符合PCIe 3.0x4規格。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106131032A TW201913398A (zh) | 2017-09-11 | 2017-09-11 | 智能化PCIe插槽通道分配方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106131032A TW201913398A (zh) | 2017-09-11 | 2017-09-11 | 智能化PCIe插槽通道分配方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201913398A true TW201913398A (zh) | 2019-04-01 |
Family
ID=66991556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106131032A TW201913398A (zh) | 2017-09-11 | 2017-09-11 | 智能化PCIe插槽通道分配方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201913398A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110515877A (zh) * | 2019-08-26 | 2019-11-29 | 浪潮商用机器有限公司 | 一种转接卡及一种转接卡的控制方法 |
TWI719883B (zh) * | 2020-04-13 | 2021-02-21 | 緯創資通股份有限公司 | 電子裝置以及初始化方法 |
TWI768355B (zh) * | 2020-05-28 | 2022-06-21 | 瑞昱半導體股份有限公司 | 介面連接裝置、系統及其方法 |
-
2017
- 2017-09-11 TW TW106131032A patent/TW201913398A/zh unknown
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110515877A (zh) * | 2019-08-26 | 2019-11-29 | 浪潮商用机器有限公司 | 一种转接卡及一种转接卡的控制方法 |
TWI719883B (zh) * | 2020-04-13 | 2021-02-21 | 緯創資通股份有限公司 | 電子裝置以及初始化方法 |
TWI768355B (zh) * | 2020-05-28 | 2022-06-21 | 瑞昱半導體股份有限公司 | 介面連接裝置、系統及其方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107423169B (zh) | 用于测试高速外围设备互连设备的方法和系统 | |
CN107111588B (zh) | 经由USB端口使用PCIe协议的数据传输 | |
US8756360B1 (en) | PCI-E compatible chassis having multi-host capability | |
US8103993B2 (en) | Structure for dynamically allocating lanes to a plurality of PCI express connectors | |
US20150347345A1 (en) | Gen3 pci-express riser | |
US20050102454A1 (en) | Dynamic reconfiguration of PCI express links | |
CN109828942A (zh) | 智能化PCIe插槽通道分配方法 | |
CN108763124B (zh) | 一种PCIE Riser卡 | |
MX2012014354A (es) | Sistemas y metodos para particion dinamica de compilacion multienlace. | |
US10002097B2 (en) | Computer system and a computer device | |
TW201913398A (zh) | 智能化PCIe插槽通道分配方法 | |
US20140280960A1 (en) | Methods and apparatus for dynamically allocating devices between multiple controllers | |
CN107111564B (zh) | 用于对连接器进行串接的适配器 | |
US10210128B2 (en) | Redirection of lane resources | |
US20140223064A1 (en) | Connecting expansion slots | |
US10203961B2 (en) | BIOS control method for PCI-E lane | |
TW201443652A (zh) | 訊號切換電路及包括該電路的pcie連接器組合 | |
US20100023669A1 (en) | Host controller disposed in multi-function card reader | |
EP3382567B1 (en) | Multiple storage devices implemented using a common connector | |
CN110554983A (zh) | 交换电路板 | |
WO2016122480A1 (en) | Bidirectional lane routing | |
TWI254208B (en) | Reduced cardbus controller | |
US10169274B1 (en) | System and method for changing a slave identification of integrated circuits over a shared bus | |
TW201423415A (zh) | 高速卡適配器及電子裝置 | |
US10255224B1 (en) | Intelligent PCIe slot lane assignment method |