TW202139188A - 半導體裝置及使用該半導體裝置的系統 - Google Patents
半導體裝置及使用該半導體裝置的系統 Download PDFInfo
- Publication number
- TW202139188A TW202139188A TW110107041A TW110107041A TW202139188A TW 202139188 A TW202139188 A TW 202139188A TW 110107041 A TW110107041 A TW 110107041A TW 110107041 A TW110107041 A TW 110107041A TW 202139188 A TW202139188 A TW 202139188A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- wiring
- terminal
- oxide
- electrically connected
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 249
- 239000011701 zinc Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 52
- 229910052738 indium Inorganic materials 0.000 claims description 25
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 23
- 238000013528 artificial neural network Methods 0.000 claims description 22
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052725 zinc Inorganic materials 0.000 claims description 19
- -1 element M Chemical compound 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 229910052727 yttrium Inorganic materials 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 230000006870 function Effects 0.000 abstract description 55
- 210000004027 cell Anatomy 0.000 description 222
- 239000004020 conductor Substances 0.000 description 151
- 239000012212 insulator Substances 0.000 description 147
- 239000010410 layer Substances 0.000 description 91
- 239000013078 crystal Substances 0.000 description 69
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 60
- 239000001301 oxygen Substances 0.000 description 60
- 229910052760 oxygen Inorganic materials 0.000 description 60
- 238000001514 detection method Methods 0.000 description 50
- 239000000758 substrate Substances 0.000 description 49
- 238000010586 diagram Methods 0.000 description 45
- 239000000463 material Substances 0.000 description 35
- 125000004429 atom Chemical group 0.000 description 34
- 239000012535 impurity Substances 0.000 description 33
- 229910052739 hydrogen Inorganic materials 0.000 description 27
- 239000001257 hydrogen Substances 0.000 description 27
- 235000012431 wafers Nutrition 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002245 particle Substances 0.000 description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 18
- 230000007547 defect Effects 0.000 description 18
- 229910052721 tungsten Inorganic materials 0.000 description 17
- 239000010937 tungsten Substances 0.000 description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- 239000000203 mixture Substances 0.000 description 16
- 239000002346 layers by function Substances 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 14
- 229910052719 titanium Inorganic materials 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 12
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 238000003917 TEM image Methods 0.000 description 11
- 239000000047 product Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 238000010894 electron beam technology Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 239000002159 nanocrystal Substances 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 210000002569 neuron Anatomy 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910003437 indium oxide Inorganic materials 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 6
- 229910001930 tungsten oxide Inorganic materials 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052783 alkali metal Inorganic materials 0.000 description 5
- 150000001340 alkali metals Chemical class 0.000 description 5
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 5
- 150000001342 alkaline earth metals Chemical class 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 238000002524 electron diffraction data Methods 0.000 description 5
- 238000002156 mixing Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 229910001868 water Inorganic materials 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 101150075681 SCL1 gene Proteins 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 210000000225 synapse Anatomy 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052800 carbon group element Inorganic materials 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000013144 data compression Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002003 electron diffraction Methods 0.000 description 3
- 238000010893 electron trap Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 238000012905 input function Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001151 other effect Effects 0.000 description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 102100027310 Bromodomain adjacent to zinc finger domain protein 1A Human genes 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 101000937778 Homo sapiens Bromodomain adjacent to zinc finger domain protein 1A Proteins 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 101100172294 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ACF2 gene Proteins 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- 229910000416 bismuth oxide Inorganic materials 0.000 description 2
- 229910052795 boron group element Inorganic materials 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910000484 niobium oxide Inorganic materials 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052696 pnictogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004171 remote diagnosis Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 238000004098 selected area electron diffraction Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 210000002925 A-like Anatomy 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 208000003464 asthenopia Diseases 0.000 description 1
- 238000013529 biological neural network Methods 0.000 description 1
- 230000003925 brain function Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000012885 constant function Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002059 diagnostic imaging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 150000002751 molybdenum Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Artificial Intelligence (AREA)
- Computational Linguistics (AREA)
- General Engineering & Computer Science (AREA)
- Molecular Biology (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Health & Medical Sciences (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Neurology (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本發明提供能夠進行積和運算的半導體裝置。提供包括第一記憶單元、第二記憶單元以及偏移電路的半導體裝置，第一類比資料儲存於第一記憶單元，而參考類比資料儲存於第二記憶單元。當供應參考電位作為選擇信號時，第一記憶單元和第二記憶單元分別供應第一電流和第二電流，偏移電路供應第三電流，其對應第一電流與第二電流的差值電流。在半導體裝置中，當供應對應第二類比資料的電位作為選擇信號時，第一記憶單元和第二記憶單元個別供應第四電流和第五電流。藉由從第四電流與第五電流的差值電流減去第三電流，得到根據第一類比資料與第二類比資料的積之和的電流。
Description
本發明實施方式係關於半導體裝置及利用該半導體裝置的系統。
本發明實施方式不侷限於上述技術領域。在本說明書所揭示的本發明技術領域係關於一種物體、方法或製造方法。此外，本發明的實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。更明確而言，本說明書所揭示的本發明實施方式的技術領域的範例可包括半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、蓄電裝置、攝像裝置、記憶體裝置、處理器、電子裝置、驅動上述任一裝置的方法、製造上述任一裝置的方法、測試上述任一裝置的方法，以及包括上述任一裝置的系統。
人工神經網路是以生物神經網路為模型的資訊處理系統。藉由利用人工神經網路期待可以實現比習知的諾依曼型(Neumann)電腦更高性能的電腦，而近年
來，已開展對在電子電路上構成人工神經網路的各種研究工作。
在人工神經網路中，以類神經元為模型的單元藉由以類神經突觸為模型的單元彼此結合。藉由改變結合的強度，可以學習各種輸入類型，由此可以高速執行類型識別或關聯儲存等類似者。此外，非專利文獻1揭露有關具有利用人工神經網路的自我學習功能的晶片之技術。
[非專利文獻1]Yutaka Arima et al,”A Self-Learning Neural Network Chip with 125 Neurons and 10K Self-Organization Synapses”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.26,NO.4, APRIL 1991, pp.607-611
為了使用半導體裝置構成人工神經網路，需要實現神經突觸電路，該神經突觸電路儲存第一神經元電路與第二神經元電路之間的結合強度並進行將第一神經元電路的輸出和結合強度之乘積與累加的積和運算(product-sum operation)。也就是說，在半導體裝置中需要安裝有用來保持結合強度的記憶體、進行積和運算的乘算電路及加算電路等。
在記憶體、乘法電路、加法電路等類似者由數位電路構成的情況下，該記憶體需要具有能夠儲存多位資料的規格，再者，該乘法電路及該加法電路需要具有能
夠進行多位元運算的規格。也就是說，為了使用數位電路構成人工神經網路，需要準備大型的記憶體、大型的乘法電路以及大型的加法電路，因此此種數位電路的晶片面積會增大。
本發明實施方式的目的之一是提供一種新穎的半導體裝置。此外，本發明實施方式的另一目的是提供一種模組，其包括此種新穎的半導體裝置。此外，本發明的實施方式的另一目的是提供一種電子裝置，其使用包括新穎的半導體裝置的模組。本發明實施方式的另一目的是提供一種系統，其具有包括新穎的半導體裝置的模組。
本發明實施方式的另一目的是提供具有小電路面積的半導體裝置。本發明實施方式的另一目的之一是提供一種低功耗的半導體裝置。此外，本發明實施方式的另一目的之一是提供一種具有識別功能的新穎的半導體裝置。本發明實施方式的另一目的是提供對視頻資料及/或影像資料進行壓縮的新穎的半導體裝置。
注意，本發明的實施方式的目的不侷限於上述目的。上述目的並不妨礙其他目的的存在。此外，其他目的是上面沒有提到而將在下面的記載中進行說明的目的。所屬技術領域的通常知識者可以從說明書或圖式等的記載中導出並適當抽出該上面沒有提到的目的。此外，本發明的實施方式實現上述記載及其他目的中的至少一個目的。此外，本發明的實施方式並不需要實現所有的上述記載及其他目的。
(1)
本發明的實施方式是半導體裝置，該半導體裝置包括記憶單元陣列及偏移電路，記憶單元陣列包括第一記憶單元及第二記憶單元，偏移電路包括第一定電流電路、第二定電流電路、第一至第三電晶體、第一電容元件、第一佈線、第二佈線、第一輸出端子、第二輸出端子以及電流鏡電路，第一定電流電路電連接於第一佈線，並配置以將第一電流供應到第一佈線，第一電晶體的第一端子電連接於第二電晶體的第一端子，第一電晶體的閘極電連接於第二電晶體的第二端子，第二電晶體的第一端子電連接於第一佈線，第三電晶體的第一端子電連接於第二電晶體的第二端子，第一電容元件的第一端子電連接於第一電晶體的閘極，第一佈線電連接於第一輸出端子，第二定電流電路電連接於第二佈線，並配置以將第二電流供應到第二佈線，第二佈線電連接於第二輸出端子，電流鏡電路配置以將對應第二佈線的電位的第三電流從第一佈線及第二佈線輸出，第一記憶單元電連接於第一輸出端子，並且第二記憶單元電連接於第二輸出端子。
(2)
此外，本發明的實施方式是一種半導體裝置，在上述(1)中，第一定電流電路包括第四電晶體，第二定電流電路包括第五電晶體，第四電晶體和第五電晶體都包括背
閘極，第四電晶體的第一端子電連接於第一佈線，第四電晶體的閘極電連接於第四電晶體的第一端子，第五電晶體的第一端子電連接於第二佈線，並且第五電晶體的閘極電連接於第五電晶體的第一端子。
(3)
此外，本發明另一實施方式是一種半導體裝置，在上述(1)或(2)中，電流鏡電路包括第六電晶體和第七電晶體，第六電晶體的第一端子電連接於第一佈線，第六電晶體的閘極電連接於第二佈線，第七電晶體的第一端子電連接於第二佈線，並且第七電晶體的閘極電連接於第二佈線。
(4)
此外，本發明另一實施方式是一種半導體裝置，根據上述(1)至(3)中任一者，第一記憶單元包括第八電晶體、第九電晶體以及第二電容元件，第二記憶單元包括第十電晶體、第十一電晶體以及第三電容元件，第八電晶體的第一端子電連接於第九電晶體的閘極，第二電容元件的第一端子電連接於第八電晶體的第一端子，第九電晶體的第一端子電連接於第一輸出端子，第十電晶體的第一端子電連接於第十一電晶體的閘極，第三電容元件的第一端子電連接於第十電晶體的第一端子，並且第十一電晶體的第一端子電連接於第二輸出端子。
(5)
此外，本發明的另一實施方式是一種半導體裝置，根據上述(1)至(4)中任一者，第一至第十一電晶體具有相同極性。
(6)
本發明的另一實施方式是一種半導體裝置，根據上述(1)至(5)中任一者，第一至第十一電晶體中至少一個通道形成區包括氧化物，其包含銦、元素M(元素M為鋁、鎵、釔或錫)以及鋅中的至少一個。
(7)
本發明另一實施方式是一種半導體晶圓，該半導體晶圓包括多個在上述(1)至(6)中任一所述的半導體裝置和切割用區域。
(8)
本發明另一實施方式是一種電子裝置，其包括上述(1)至(6)中任一所述的半導體裝置和外殼。
(9)
本發明另一實施方式是根據上述(8)中之電子裝置，其包括根據上述(1)至(6)中任一者的半導體裝置配置以進行例如類型識別和關聯儲存的處理。
(10)
本發明的另一實施方式是一種生物識別系統，該生物識別系統包括根據上述(9)所述的電子裝置，和配置以獲取生物資訊的裝置。
(11)
本發明的另一實施方式是包括根據上述(9)所述的電子裝置的視頻傳輸系統，該視頻傳輸系統配置以對視頻資料進行編碼處理，及發送經編碼處理的視頻資料。
根據本發明的實施方式，可以提供一種新穎的半導體裝置。根據本發明的另一實施方式，可以提供一種包括新穎的半導體裝置的模組。根據本發明的另一實施方式，可以提供一種使用包括新穎半導體裝置的模組的電子裝置。根據本發明的實施方式，提供包括新穎的半導體裝置的記憶體裝置的系統。
根據本發明的另一實施方式，提供小電路面積的半導體裝置。根據本發明的另一實施方式，提供具有低功耗的半導體裝置。根據本發明的另一實施方式，提供具有識別功能的新穎半導體裝置。根據本發明的另一實施方式，提供對視頻資料及/或影像資料進行壓縮的新穎的半導體裝置。
注意，本發明的實施方式的效果不侷限於上述效果。上述效果並不妨礙其他效果的存在，上面沒有提
到的其他效果將在下面的記載中進行說明。所屬技術領域的通常知識者可以從說明書或圖式等的記載中導出並適當抽出該上面沒有提到的效果。本發明的實施方式具有上述效果及其他效果中的至少一個效果。由此，本發明的實施方式根據情況有時不包括以上舉出的效果。
OUT[1]:列輸出電路
OUT[j]:列輸出電路
OUT[n]:列輸出電路
OUT[j+1]:列輸出電路
Cref:參考列輸出電路
AM[1,1]:記憶單元
AM[i,1]:記憶單元
AM[m,1]:記憶單元
AM[1,j]:記憶單元
AM[i,j]:記憶單元
AM[m,j]:記憶單元
AM[1,n]:記憶單元
AM[i,n]:記憶單元
AM[m,n]:記憶單元
AM[i+1,j]:記憶單元
AM[i,j+1]:記憶單元
AM[i+1,j+1]:記憶單元
AMref[1]:記憶單元
AMref[i]:記憶單元
AMref[m]:記憶單元
AMref[i+1]:記憶單元
CI:定電流電路
CIref:定電流電路
CM:電流鏡電路
OT[1]:輸出端子
OT[j]:輸出端子
OT[n]:輸出端子
OT[j+1]:輸出端子
OTref:輸出端子
SPT[1]:輸出端子
SPT[j]:輸出端子
SPT[n]:輸出端子
SPT[j+1]:輸出端子
CT1:端子
CT2:端子
CT3:端子
CT4:端子
CT5[1]:端子
CT5[j]:端子
CT5[n]:端子
CT5[j+1]:端子
CT6[1]:端子
CT6[j]:端子
CT6[n]:端子
CT6[j+1]:端子
CT7:端子
CT8:端子
Tr1:電晶體
Tr2:電晶體
Tr3:電晶體
Tr4:電晶體
Tr5:電晶體
Tr6:電晶體
Tr7:電晶體
Tr11:電晶體
Tr12:電晶體
C1:電容元件
C2:電容元件
OSP:佈線
ORP:佈線
B[1]:佈線
B[j]:佈線
B[n]:佈線
B[j+1]:佈線
Bref:佈線
WD[1]:佈線
WD[j]:佈線
WD[n]:佈線
WD[j+1]:佈線
WDref:佈線
VR:佈線
RW[1]:佈線
RW[i]:佈線
RW[m]:佈線
RW[i+1]:佈線
WW[1]:佈線
WW[i]:佈線
WW[m]:佈線
WW[i+1]:佈線
OL[1]:佈線
OL[j]:佈線
OL[n]:佈線
OL[j+1]:佈線
OLref:佈線
IL[1]:佈線
IL[j]:佈線
IL[n]:佈線
IL[j+1]:佈線
OLref:佈線
BG[1]:佈線
BG[j]:佈線
BG[n]:佈線
BG[j+1]:佈線
BGref:佈線
VDDL:佈線
VSSL:佈線
NCMref:節點
N[1,1]:節點
N[i,1]:節點
N[m,1]:節點
N[1,j]:節點
N[i,j]:節點
N[m,j]:節點
N[1,n]:節點
N[i,n]:節點
N[m,n]:節點
N[i+1,j]:節點
N[i,j+1]:節點
N[i+1,j+1]:節點
Nref[1]:節點
Nref[i]:節點
Nref[m]:節點
Nref[i+1]:節點
Co1:箭頭
Co2:箭頭
Ro1:箭頭
Ro2:箭頭
SW1:開關
SW2:開關
M:電晶體
MD:電晶體
C11:電容元件
C12:電容元件
Sig1(j):信號線
Sig2(j):信號線
Sig1(j+1):信號線
Sig2(j+1):信號線
G1(i):掃描線
G2(i):掃描線
CL(g):控制線
ML(h):檢測信號線
C(g):電極
M(h):電極
BR(g,h):導電膜
CSCOM:佈線
VCOM1:佈線
VCOM2:第四導電膜
ANO:第三導電膜
FPC1:軟性印刷電路板
FPC2:軟性印刷電路板
ACF1:導電材料
ACF2:導電材料
AF1:配向膜
AF2:配向膜
BM:遮光膜
CF1:彩色膜
CF2:彩色膜
KB1:結構體
CP:導電材料
GD:驅動電路
SD:驅動電路
OSC:振盪電路
DC:檢測電路
I1:絕緣體
I2:絕緣體
S1:氧化物
S2:氧化物
S3:氧化物
100:半導體裝置
110:偏移電路
111:偏移電路
112:偏移電路
113:偏移電路
120:記憶單元陣列
121:記憶單元陣列
150:偏移電路
160:記憶單元陣列
501A:第一絕緣膜
501C:第二絕緣膜
504:導電膜
506:絕緣膜
505:接合層
508:半導體膜
511B:導電膜
511C:導電膜
512A:導電膜
512B:導電膜
516:絕緣膜
518:絕緣膜
519B:端子
519C:端子
520:功能層
521:絕緣膜
522:連接部
524:導電膜
528:絕緣膜
530(i,j):像素電路
530(i,j+1):像素電路
550(i,j):第二顯示元件
550(i,j+1):第二顯示元件
551(i,j):第三電極
552:第四電極
553(j):層
570:基板
591A:開口部
591B:開口部
591C:開口部
592A:第一開口部
592B:第二開口部
592C:開口部
700TP1:觸控面板
702(i,j):像素
702(i,j+1):像素
702(i+1,j):像素
702(i+2,j):像素
705:密封劑
706:絕緣膜
709:接合層
710:基板
719:端子
750(i,j):第一顯示元件
750(i,j+1):第一顯示元件
750(i,j+2):第一顯示元件
751(i,j):第一電極
751(i,j+1):第一電極
751(i,j+2):第一電極
751(i+1,j):第一電極
751(i+2,j):第一電極
751E:區域
751H:開口部
752:第二電極
753:層
754A:第一中間膜
754B:第二中間膜
754C:中間膜
770:基板
770P:功能膜
770D:功能膜
771:絕緣膜
775(g,h):檢測元件
775(g,1):檢測元件
775(g,q):檢測元件
775(1,h):檢測元件
775(p,h):檢測元件
1200A:電晶體
1200B:電晶體
1200C:電晶體
1200D:電晶體
1200E:電晶體
1200F:電晶體
1200G:電晶體
1205:導電體
1205a:導電體
1205b:導電體
1220:絕緣體
1222:絕緣體
1224:絕緣體
1230:氧化物
1230a:氧化物
1230b:氧化物
1230c:氧化物
1230d:氧化物
1240a:導電體
1240b:導電體
1241a:導電體
1241b:導電體
1250:絕緣體
1260:導電體
1260a:導電體
1260b:導電體
1260c:導電體
1270:絕緣體
1280:絕緣體
1282:絕緣體
1285:絕緣體
1286:絕緣體
4700:電子構件
4701:引線
4702:印刷電路板
4703:電路部
4704:電路基板
4800:半導體晶圓
4800a:晶片
4801:晶圓
4801a:晶圓
4802:電路部
4803:空隙
4803a:空隙
4810:半導體晶圓
5221:外殼
5222:顯示部
5223:操作按鈕
5224:揚聲器
5431:外殼
5432:顯示部
5433:掌紋讀取部
5434:佈線
5435:手
5501:外殼
5502:顯示部
5503:麥克風
5504:揚聲器
5505:操作按鈕
5801:第一外殼
5802:第二外殼
5803:顯示部
5804:操作按鈕
5805:透鏡
5806:連接部
6560:TV
6561:播放局
6562:人工衛星
6563:電波塔
6564:天線
6565:天線
6566A:電波
6566B:電波
6567A:電波
6567B:電波
6600:救護車
6601:醫療機構
6602:醫療機構
6605:高速網路
6610:攝影機
6611:編碼器
6612:通訊裝置
6615:視頻資料
6616:視頻資料
6620:通訊裝置
6621:解碼器
6622:伺服器
6623:顯示裝置
在圖式中：
圖1是示出半導體裝置的範例的方塊圖；
圖2是示出圖1所示的半導體裝置的偏移電路的範例的電路圖；
圖3是示出圖1所示的半導體裝置的偏移電路的範例的電路圖；
圖4是示出圖1所示的半導體裝置的偏移電路的範例的電路圖；
圖5是示出圖1所示的半導體裝置的記憶單元陣列的範例的電路圖；
圖6是示出圖1所示的半導體裝置的偏移電路的範例的電路圖；
圖7是示出圖1所示的半導體裝置的記憶單元陣列的範例的電路圖；
圖8是示出半導體裝置的工作範例的時序圖；
圖9是示出半導體裝置的工作範例的時序圖；
圖10A至圖10E是示出電子構件的製造範例的流程
圖、電子構件的透視圖以及半導體晶圓的透視圖；
圖11A至圖11D是示出電子裝置的範例的透視圖；
圖12是示出廣播系統的資料傳輸的示意圖；
圖13是示出醫療現場的視頻傳輸系統的結構範例的圖；
圖14A、圖14B-1、圖14B-2以及圖14C是示出觸控面板的結構範例的圖；
圖15A和圖15B是示出觸控面板中的顯示面板的像素的結構範例的圖；
圖16A和圖16B是示出觸控面板的結構範例的剖面圖；
圖17A和圖17B是示出觸控面板的結構範例的剖面圖；
圖18A至圖18C是示出顯示面板的反射膜的形狀的範例的示意圖；
圖19是示出輸入部的結構範例的方塊圖；
圖20是說明顯示部的像素的電路圖；
圖21A至圖21C是示出電晶體的結構範例的俯視圖及剖面圖；
圖22A至圖22C是示出電晶體的結構範例的俯視圖及剖面圖；
圖23A至圖23C是示出電晶體的結構範例的俯視圖及剖面圖；
圖24A至圖24C是示出電晶體的結構範例的俯視圖
及剖面圖；
圖25A至圖25C是示出電晶體的結構範例的俯視圖及剖面圖；
圖26A至圖26C是示出電晶體的結構範例的俯視圖及剖面圖；
圖27A至圖27C是示出電晶體的結構範例的俯視圖及剖面圖；
圖28A至圖28C是說明氧化物的原子個數比的範圍的圖；
圖29是說明InMZnO4的結晶的圖；
圖30A至圖30C是氧化物的疊層結構的能帶圖；
圖31A至圖31E是說明CAAC-OS及單晶氧化物半導體的XRD結構分析的圖以及示出CAAC-OS的選區電子繞射圖案的圖；
圖32A至圖32E是CAAC-OS的剖面TEM影像、平面TEM影像以及經過分析獲得的影像；
圖33A至圖33D是示出nc-OS的電子繞射圖案的圖以及nc-OS的剖面TEM影像；
圖34A和圖34B是a-like OS的剖面TEM影像；
圖35是示出因電子照射導致的In-Ga-Zn氧化物的結晶部的變化的圖。
首先，對“電子裝置”、“電子構件”、
“模組”、“半導體裝置”的記載進行說明。一般來說，“電子裝置”有時例如是指：個人電腦；行動電話；平板資訊終端；電子書閱讀器終端；可穿戴終端；AV(視聽)設備；電器產品；家用設備機器；商用設備機器；數位看板(Digital Signage)；汽車；或者具有系統的電氣產品等。此外，“電子構件”或“模組”有時是指：電子裝置所具有的處理器、記憶體裝置、感測器、電池、顯示裝置、發光裝置、介面裝置、射頻(RF)標籤)、接收器、發送器等。此外，“半導體裝置”有時是指：使用半導體元件的裝置；或者電子構件或模組所具有的使用半導體元件的驅動電路、控制電路、邏輯電路、信號產生電路、信號轉換電路、位準轉換電路、電壓源、電流源、切換電路、放大電路、記憶體電路、記憶單元、顯示電路以及顯示像素等。
在本說明書中，有時將氧化物半導體稱為OS(Oxide Semiconductor)。因此，有時將在通道形成區中包含氧化物半導體的電晶體稱為OS電晶體。
實施方式1
在本實施方式中，說明本發明的一個實施方式的半導體裝置的積和運算電路。該積和運算電路是指對多個第一類比資料和多個第二類比資料求積之和的電路。
<結構範例>
圖1示出本發明的一個實施方式的半導體裝置的範例。圖1是積和運算處理電路的方塊圖，其中半導體裝置100包括偏移電路110和記憶單元陣列120。
偏移電路110包括列輸出電路OUT[1]至列輸出電路OUT[n](n為1以上的整數)和參考列輸出電路Cref。
記憶單元陣列120包括在列方向有m個(m為1以上的整數)且在行方向有n個的m×n個記憶單元AM及列方向上的m個記憶單元AMref。在記憶單元陣列120中，將記憶單元AM和記憶單元AMref配置為m×(n+1)的矩陣形狀。尤其是，在圖1所示的記憶單元陣列120中，“記憶單元AM[i,j]”(i為1以上且m以下的整數，j為1以上且n以下的整數)表示位於第i行且第j列的記憶單元AM，而“記憶單元AMref[i]”表示位於第i行的記憶單元AMref。
此外，記憶單元AM保持根據第一類比資料的電位，而記憶單元AMref保持規定的電位。該規定的電位是積和運算處理所需的電位，在本說明書中，有時將對應於該電位的資料稱為參考類比資料。
記憶單元陣列120包括輸出端子SPT[1]至輸出端子SPT[n]。
列輸出電路OUT[j]包括輸出端子OT[j]，而參考列輸出電路Cref包括輸出端子OTref。
佈線ORP電連接於列輸出電路OUT[1]至列輸
出電路OUT[n]，而佈線OSP電連接於列輸出電路OUT[1]至列輸出電路OUT[n]。佈線ORP及佈線OSP是用來對偏移電路110供應控制信號的佈線。
記憶單元陣列120的輸出端子SPT[j]電連接於佈線B[j]。
列輸出電路OUT[j]的輸出端子OT[j]電連接於佈線B[j]。
參考列輸出電路Cref的輸出端子OTref電連接於佈線Bref。
記憶單元AM[i,j]電連接於佈線RW[i]、佈線WW[i]、佈線WD[j]、佈線B[j]以及佈線VR。
記憶單元AMref[i]電連接於佈線RW[i]、佈線WW[i]、佈線WDref、佈線Bref以及佈線VR。
佈線WW[i]被用作對記憶單元AM[i,1]至記憶單元AM[i,n]及記憶單元AMref[i]供應選擇信號的佈線，而佈線RW[i]被用作對記憶單元AM[i,1]至記憶單元AM[i,n]及記憶單元AMref[i]供應參考電位或根據第二類比資料的電位的任一個的佈線。佈線WD[j]被用作供應寫入到第j列的記憶單元AM的資料的佈線，而佈線VR被用作在從記憶單元AM或記憶單元AMref讀出資料時對記憶單元AM或記憶單元AMref供應規定的電位的佈線。
佈線B[j]被用作從列輸出電路OUT[j]向記憶單元陣列120的第j列所具有的記憶單元AM供應信號的佈線。
佈線Bref被用作從參考列輸出電路Cref向記憶單元AMref[1]至記憶單元AMref[m]分別供應信號的佈線。
作為圖1所示的半導體裝置100，只示出偏移電路110、記憶單元陣列120、列輸出電路OUT[1]、列輸出電路OUT[j]、列輸出電路OUT[n]、參考列輸出電路Cref、輸出端子OT[1]、輸出端子OT[j]、輸出端子OT[n]、輸出端子OTref、輸出端子SPT[1]、輸出端子SPT[j]、輸出端子SPT[n]、記憶單元AM[1,1]、記憶單元AM[i,1]、記憶單元AM[m,1]、記憶單元AM[1,j]、記憶單元AM[i,j]、記憶單元AM[m,j]、記憶單元AM[1,n]、記憶單元AM[i,n]、記憶單元AM[m,n]、記憶單元AMref[1]、記憶單元AMref[i]、記憶單元AMref[m]、佈線OSP、佈線ORP、佈線B[1]、佈線B[j]、佈線B[n]、佈線Bref、佈線WD[1]、佈線WD[j]、佈線WD[n]、佈線WDref、佈線VR、佈線RW[1]、佈線RW[i]、佈線RW[m]、佈線WW[1]、佈線WW[i]以及佈線WW[m]，而省略示出除此以外的電路、佈線、元件以及其符號。
本發明的一個實施方式的結構不侷限於圖1所示的半導體裝置100的結構。根據狀況、情況或需要，可以適當地改變半導體裝置100的結構。例如，根據半導體裝置100的電路結構，也可以將佈線WD[j]和佈線VR作為一個佈線共同使用。此外，根據半導體裝置100的電路結構，也可以將佈線ORP和佈線OSP作為一個佈線共
同使用。
《偏移電路110》
接著，說明可以應用於偏移電路110的電路結構的範例。圖2示出作為偏移電路110的範例的偏移電路111。
偏移電路111電連接於佈線VDDL及佈線VSSL，以被供應電源電壓。明確而言，列輸出電路OUT[1]至列輸出電路OUT[n]分別電連接於佈線VDDL及佈線VSSL，而參考列輸出電路Cref電連接於佈線VDDL。此外，後面描述的電流鏡電路CM也有時電連接於佈線VSSL。佈線VDDL是供應高位準電位的佈線，而佈線VSSL是供應低位準電位的佈線。
以下說明列輸出電路OUT[j]的內部的電路結構。列輸出電路OUT[j]包括定電流電路CI、電晶體Tr1至電晶體Tr3、電容元件C1以及佈線OL[j]。此外，列輸出電路OUT[1]至列輸出電路OUT[n]及參考列輸出電路Cref共同使用電流鏡電路CM。
定電流電路CI包括端子CT1及端子CT2。端子CT1被用作定電流電路CI的輸入端子，而端子CT2被用作定電流電路CI的輸出端子。此外，由列輸出電路OUT[1]至列輸出電路OUT[n]及參考列輸出電路Cref共同使用的電流鏡電路CM包括端子CT5[1]至端子CT5[n]、端子CT6[1]至端子CT6[n]、端子CT7以及端子CT8。
定電流電路CI具有將從端子CT1流過端子
CT2的電流保持為恆定的功能。
在列輸出電路OUT[j]中，電晶體Tr1的第一端子電連接於佈線OL[j]，電晶體Tr1的第二端子電連接於佈線VSSL，並且電晶體Tr1的閘極電連接於電容元件C1的第一端子。電晶體Tr2的第一端子電連接於佈線OL[j]，電晶體Tr2的第二端子電連接於電容元件C1的第一端子，並且電晶體Tr2的閘極電連接於佈線OSP。電晶體Tr3的第一端子電連接於電容元件C1的第一端子，電晶體Tr3的第二端子電連接於佈線VSSL，並且電晶體Tr3的閘極電連接於佈線ORP。電容元件C1的第二端子電連接於佈線VSSL。
此外，電晶體Tr1至電晶體Tr3較佳為都是OS電晶體。再者，電晶體Tr1至電晶體Tr3的每一個的通道形成區更佳為由包含銦、元素M(元素M為鋁、鎵、釔或錫)以及鋅中的至少一個的氧化物形成。尤其是，電晶體Tr1至電晶體Tr3更佳為採用實施方式5所示的電晶體的結構。
OS電晶體具有關閉狀態電流(off-state current)極小的特性。由此，可以大幅度減少OS電晶體處於非導通狀態時的源極-汲極間流過的洩漏電流。藉由使用OS電晶體作為電晶體Tr1至電晶體Tr3，可以抑制電晶體Tr1至電晶體Tr3的洩漏電流，由此可能會實現計算精確度高的積和運算電路。
在列輸出電路OUT[j]中，定電流電路CI的端
子CT1電連接於佈線VDDL，定電流電路CI的端子CT2電連接於電流鏡電路CM的端子CT5[j]。電流鏡電路CM的端子CT6[j]電連接於輸出端子OT[j]。
此外，佈線OL[j]是藉由電流鏡電路CM的端子CT5[j]及端子CT6[j]電連接定電流電路CI的端子CT2和輸出端子OT[j]的佈線。
以下說明參考列輸出電路Cref。參考列輸出電路Cref包括定電流電路CIref和佈線OLref。如上所述，參考列輸出電路Cref與列輸出電路OUT[1]至列輸出電路OUT[n]共同使用電流鏡電路CM。
定電流電路CIref包括端子CT3及端子CT4。端子CT3被用作定電流電路CIref的輸入端子，而端子CT4被用作定電流電路CIref的輸出端子。
定電流電路CIref具有將從端子CT3流過端子CT4的電流保持為恆定的功能。
在參考列輸出電路Cref中，定電流電路CIref的端子CT3電連接於佈線VDDL，定電流電路CIref的端子CT4電連接於電流鏡電路CM的端子CT7。電流鏡電路CM的端子CT8電連接於輸出端子OTref。
此外，佈線OLref是藉由電流鏡電路CM的端子CT7及端子CT8電連接定電流電路CIref的端子CT4和輸出端子OTref的佈線。
在電流鏡電路CM中，端子CT5[j]電連接於端子CT6[j]，而端子CT7電連接於端子CT8。再者，佈
線IL[j]電連接於端子CT5[j]與端子CT6[j]之間，而佈線ILref電連接於端子CT7與端子CT8之間。此外，將端子CT7-端子CT8間與佈線ILref的連接部分稱為節點NCMref。電流鏡電路CM具有根據節點NCMref的電位使流過佈線ILref的電流量與流過佈線IL[1]至佈線IL[n]的每一個的電流量相等的功能。
作為圖2所示的偏移電路111，只示出列輸出電路OUT[1]、列輸出電路OUT[j]、列輸出電路OUT[n]、參考列輸出電路Cref、定電流電路CI、定電流電路CIref、電流鏡電路CM、輸出端子OT[1]、輸出端子OT[j]、輸出端子OT[n]、輸出端子OTref、端子CT1、端子CT2、端子CT3、端子CT4、端子CT5[1]、端子CT5[j]、端子CT5[n]、端子CT6[1]、端子CT6[j]、端子CT6[n]、端子CT7、端子CT8、電晶體Tr1、電晶體Tr2、電晶體Tr3、電容元件C1、佈線OL[1]、佈線OL[j]、佈線OL[n]、佈線OLref、佈線ORP、佈線OSP、佈線B[1]、佈線B[j]、佈線B[n]、佈線Bref、佈線IL[1]、佈線IL[j]、佈線IL[n]、佈線ILref、節點NCMref、佈線VDDL以及佈線VSSL，而省略示出除此以外的電路、佈線、元件以及其符號。
本發明的一個實施方式的結構不侷限於圖2所示的偏移電路111的結構。根據狀況、情況或需要，可以適當地改變偏移電路111的結構。
[定電流電路CI、CIref]
以下說明定電流電路CI及定電流電路CIref的內部的結構範例。
圖3是示出偏移電路112的電路圖，該電路圖示出圖2所示的偏移電路111的定電流電路CI及定電流電路CIref的內部的結構範例。
在列輸出電路OUT[j]中，定電流電路CI包括電晶體Tr4。電晶體Tr4是雙閘極結構的電晶體，其包括第一閘極和第二閘極。
在本說明書中，將具有雙閘極結構的電晶體的第一閘極設定為前閘極，可以將第一閘極換稱為閘極。再者，將具有雙閘極結構的電晶體的第二閘極設定為背閘極，可以將第二閘極換稱為背閘極。
電晶體Tr4的第一端子電連接於定電流電路CI的端子CT1，電晶體Tr4的第二端子電連接於定電流電路CI的端子CT2，並且電晶體Tr4的閘極電連接於定電流電路CI的端子CT2。電晶體Tr4的背閘極電連接於佈線BG[j]。
在參考列輸出電路Cref中，定電流電路CIref包括電晶體Tr6。電晶體Tr6是具有雙閘極結構的電晶體，其包括閘極和背閘極。
電晶體Tr6的第一端子電連接於定電流電路CIref的端子CT3，電晶體Tr6的第二端子電連接於定電流電路CIref的端子CT4，並且電晶體Tr6的閘極電連接
於定電流電路CIref的端子CT4。電晶體Tr6的背閘極電連接於佈線BGref。
根據上述連接結構，藉由對佈線BG[j]及佈線BGref施加電位，可以分別控制電晶體Tr4及電晶體Tr6的臨界電壓。
此外，電晶體Tr4和電晶體Tr6較佳為都是OS電晶體。再者，電晶體Tr4及電晶體Tr6的每一個的通道形成區更佳為由包含銦、元素M以及鋅中的至少一個的氧化物形成。尤其是，電晶體Tr4及電晶體Tr6更佳為採用實施方式5所示的電晶體的結構。
藉由使用OS電晶體作為電晶體Tr4及電晶體Tr6，可以抑制電晶體Tr4及電晶體Tr6的洩漏電流，由此可能會實現計算精確度高的積和運算電路。
作為圖3所示的偏移電路112，只示出列輸出電路OUT[1]、列輸出電路OUT[j]、列輸出電路OUT[n]、參考列輸出電路Cref、定電流電路CI、定電流電路CIref、電流鏡電路CM、輸出端子OT[1]、輸出端子OT[j]、輸出端子OT[n]、輸出端子OTref、端子CT1、端子CT2、端子CT3、端子CT4、端子CT5[1]、端子CT5[j]、端子CT5[n]、端子CT6[1]、端子CT6[j]、端子CT6[n]、端子CT7、端子CT8、電晶體Tr1、電晶體Tr2、電晶體Tr3、電晶體Tr4、電晶體Tr6、電容元件C1、佈線OL[1]、佈線OL[j]、佈線OL[n]、佈線OLref、佈線ORP、佈線OSP、佈線B[1]、佈線B[j]、佈線
B[n]、佈線Bref、佈線BG[1]、佈線BG[j]、佈線BG[n]、佈線BGref、佈線IL[1]、佈線IL[j]、佈線IL[n]、佈線ILref、節點NCMref、佈線VDDL以及佈線VSSL，而省略示出除此以外的電路、佈線、元件以及其符號。
[電流鏡電路CM]
以下說明電流鏡電路CM的內部的結構範例。
圖4是示出偏移電路113的電路圖，該電路圖示出圖2所示的偏移電路111的電流鏡電路CM的內部的結構範例。
電流鏡電路CM在列輸出電路OUT[1]至列輸出電路OUT[n]的每一個中包括電晶體Tr5並在參考列輸出電路Cref中包括電晶體Tr7。
列輸出電路OUT[j]所具有的電晶體Tr5的第一端子電連接於電流鏡電路CM的端子CT5[j]及端子CT6[j]。列輸出電路OUT[j]所具有的電晶體Tr5的第二端子電連接於佈線VSSL。列輸出電路OUT[j]所具有的電晶體Tr5的閘極電連接於電流鏡電路CM的端子CT7及端子CT8。
參考列輸出電路Cref所具有的電晶體Tr7的第一端子電連接於電流鏡電路CM的端子CT7及端子CT8。參考列輸出電路Cref所具有的電晶體Tr7的第二端子電連接於佈線VSSL。參考列輸出電路Cref所具有的電晶體Tr7的閘極電連接於電流鏡電路CM的端子CT7及端
子CT8。
藉由採用上述連接結構，可以對列輸出電路OUT[1]至列輸出電路OUT[n]的每一個的電晶體Tr5的閘極施加節點NCMref的電位，使得電晶體Tr7的源極-汲極間流過的電流量與列輸出電路OUT[1]至列輸出電路OUT[n]的每一個的電晶體Tr5的源極-汲極間流過的電流量相等。
此外，電晶體Tr5和電晶體Tr7較佳為都是OS電晶體。再者，電晶體Tr5及電晶體Tr7的每一個的通道形成區更佳為由包含銦、元素M以及鋅中的至少一個的氧化物形成。尤其是，電晶體Tr5及電晶體Tr7更佳為採用實施方式5所示的電晶體的結構。
藉由使用OS電晶體作為電晶體Tr5及電晶體Tr7，可以抑制電晶體Tr5及電晶體Tr7的洩漏電流，由此可能會實現計算精確度高的積和運算電路。
作為圖4所示的偏移電路113，只示出列輸出電路OUT[1]、列輸出電路OUT[j]、列輸出電路OUT[n]、參考列輸出電路Cref、定電流電路CI、定電流電路CIref、電流鏡電路CM、輸出端子OT[1]、輸出端子OT[j]、輸出端子OT[n]、輸出端子OTref、端子CT1、端子CT2、端子CT3、端子CT4、端子CT5[1]、端子CT5[j]、端子CT5[n]、端子CT6[1]、端子CT6[j]、端子CT6[n]、端子CT7、端子CT8、電晶體Tr1、電晶體Tr2、電晶體Tr3、電晶體Tr5、電晶體Tr7、電容元件
C1、佈線OL[1]、佈線OL[j]、佈線OL[n]、佈線OLref、佈線ORP、佈線OSP、佈線B[1]、佈線B[j]、佈線B[n]、佈線Bref、佈線IL[1]、佈線IL[j]、佈線IL[n]、佈線ILref、節點NCMref、佈線VDDL以及佈線VSSL，而省略示出除此以外的電路、佈線、元件以及其符號。
《記憶單元陣列120》
以下說明可以應用於記憶單元陣列120的電路結構的範例。圖5示出作為記憶單元陣列120的範例的記憶單元陣列121。
記憶單元陣列121包括記憶單元AM和記憶單元AMref。記憶單元陣列121所具有的所有記憶單元AM的每一個包括電晶體Tr11、電晶體Tr12以及電容元件C2。記憶單元AMref[1]至記憶單元AMref[m]的每一個包括電晶體Tr11、電晶體Tr12以及電容元件C2。
以下著眼於記憶單元AM[i,j]說明記憶單元陣列121的連接結構。電晶體Tr11的第一端子電連接於電晶體Tr12的閘極及電容元件C2的第一端子，電晶體Tr11的第二端子電連接於佈線WD[j]，並且電晶體Tr11的閘極電連接於佈線WW[i]。電晶體Tr12的第一端子電連接於佈線B[j]，而電晶體Tr12的第二端子電連接於佈線VR。電容元件C2的第二端子電連接於佈線RW[i]。
在記憶單元AM[i,j]中，將電晶體Tr11的第一端子、電晶體Tr12的閘極以及電容元件C2的第一端子
之間的連接部分稱為節點N[i,j]。在本發明的一個實施方式中，在節點N[i,j]中保持根據第一類比資料的電位。
接著，著眼於記憶單元AMref[i]進行說明。電晶體Tr11的第一端子電連接於電晶體Tr12的閘極及電容元件C2的第一端子，電晶體Tr11的第二端子電連接於佈線WDref，並且電晶體Tr11的閘極電連接於佈線WW[i]。電晶體Tr12的第一端子電連接於佈線Bref，而電晶體Tr12的第二端子電連接於佈線VR。電容元件C2的第二端子電連接於佈線RW[i]。
在記憶單元AMref[i]中，將電晶體Tr11的第一端子、電晶體Tr12的閘極以及電容元件C2的第一端子之間的連接部分稱為節點Nref[i]。
此外，電晶體Tr11和電晶體Tr12較佳為都是OS電晶體。再者，電晶體Tr11及電晶體Tr12的每一個的通道形成區更佳為由包含銦、元素M以及鋅中的至少一個的氧化物形成。尤其是，電晶體Tr11及電晶體Tr12更佳為採用實施方式5所示的電晶體的結構。
藉由使用OS電晶體作為電晶體Tr11及電晶體Tr12，可以抑制電晶體Tr11及電晶體Tr12的洩漏電流，由此可能會實現計算精確度高的積和運算電路。此外，藉由使用OS電晶體作為電晶體Tr11，可以使電晶體Tr11處於非導通狀態下的從保持節點向寫入字線的洩漏電流變得非常小。也就是說，可以減少保持節點的電位更新工作，由此可以降低半導體裝置的功耗。
再者，藉由使用OS電晶體作為電晶體Tr1至電晶體Tr7、電晶體Tr11以及電晶體Tr12，可以減少半導體裝置的製程。也就是說，可以縮短半導體裝置的生產時間，由此可以增加某個單位時間內的生產個數。
此外，除非特別敘述，電晶體Tr1、電晶體Tr4至電晶體Tr7以及電晶體Tr12均在飽和區域中工作。也就是說，對電晶體Tr1、電晶體Tr4至電晶體Tr7、電晶體Tr12的閘極電壓、源極電壓以及汲極電壓進行適當的偏壓，使得該電壓成為在飽和區域中工作的範圍的電壓。注意，即使電晶體Tr1、電晶體Tr4至電晶體Tr7以及電晶體Tr12的工作偏離理想的飽和區域中的工作，也只要在所希望的範圍內得到輸出資料的精確度就可以看作對電晶體Tr1、電晶體Tr4至電晶體Tr7、電晶體Tr12的閘極電壓、源極電壓以及汲極電壓進行了適當的偏壓。
作為圖5所示的記憶單元陣列121，只示出記憶單元AM[1,1]、記憶單元AM[i,1]、記憶單元AM[m,1]、記憶單元AM[1,j]、記憶單元AM[i,j]、記憶單元AM[m,j]、記憶單元AM[1,n]、記憶單元AM[i,n]、記憶單元AM[m,n]、記憶單元AMref[1]、記憶單元AMref[i]、記憶單元AMref[m]、佈線RW[1]、佈線RW[i]、佈線RW[m]、佈線WW[1]、佈線WW[i]、佈線WW[m]、佈線WD[1]、佈線WD[j]、佈線WD[n]、佈線WDref、佈線B[1]、佈線B[j]、佈線B[n]、佈線Bref、佈線VR、輸出端子SPT[1]、輸出端子SPT[j]、輸出端子SPT[n]、節點
N[1,1]、節點N[i,1]、節點N[m,1]、節點N[1,j]、節點N[i,j]、節點N[m,j]、節點N[1,n]、節點N[i,n]、節點N[m,n]、節點Nref[1]、節點Nref[i]、節點Nref[m]、電晶體Tr11、電晶體Tr12以及電容元件C2，而省略示出除此以外的電路、佈線、元件以及其符號。
此外，本發明的一個實施方式的半導體裝置可以根據情況、狀況或需要而適當地採用組合了上述結構範例的結構。
<工作範例>
這裡，說明本發明的一個實施方式的半導體裝置100的工作的範例。在本工作範例中說明的半導體裝置100中，採用圖6所示的偏移電路150作為偏移電路110，且採用圖7所示的記憶單元陣列160作為半導體裝置100的記憶單元陣列120。
圖6所示的偏移電路150採用圖3所示的偏移電路112的定電流電路CI、定電流電路CIref以及圖4所示的偏移電路113所具有的電流鏡電路CM。藉由採用圖6所示的結構，可以使用具有同一極性的電晶體構成偏移電路150。為了說明本工作範例，圖6示出列輸出電路OUT[j]、列輸出電路OUT[j+1]以及參考列輸出電路Cref。
在圖6中，IC[j]表示從列輸出電路OUT[j]的定電流電路CI所具有的電晶體Tr4的第一端子流過第二
端子的電流，IC[j+1]表示從列輸出電路OUT[j+1]的定電流電路CI所具有的電晶體Tr4的第一端子流過第二端子的電流，並且ICref表示從參考列輸出電路Cref的定電流電路CIref所具有的電晶體Tr6的第一端子流過第二端子的電流。此外，ICM表示在電流鏡電路CM中藉由列輸出電路OUT[j]的佈線IL[j]流過電晶體Tr5的第一端子的電流、藉由列輸出電路OUT[j+1]的佈線IL[j+1]流過電晶體Tr5的第一端子的電流以及藉由參考列輸出電路Cref的佈線ILref流過電晶體Tr7的電流。再者，ICP[j]表示從列輸出電路OUT[j]的佈線OL[j]流過電晶體Tr1的第一端子或電晶體Tr2的第一端子的電流，ICP[j+1]表示從列輸出電路OUT[j+1]的佈線OL[j+1]流過電晶體Tr1的第一端子或電晶體Tr2的第一端子的電流。此外，IB[j]表示從列輸出電路OUT[j]的輸出端子OT[j]輸出到佈線B[j]的電流，IB[j+1]表示從列輸出電路OUT[j+1]的輸出端子OT[j+1]輸出到佈線B[j+1]的電流，並且IBref表示從參考列輸出電路Cref的輸出端子OTref輸出到佈線Bref的電流。
圖7所示的記憶單元陣列160採用與圖5所示的記憶單元陣列121同樣的結構，為了說明本工作範例，圖7示出記憶單元AM[i,j]、記憶單元AM[i+1,j]、記憶單元AM[i,j+1]、記憶單元AM[i+1,j+1]、記憶單元AMref[i]以及記憶單元AMref[i+1]。
在圖7中，IB[j]表示從佈線B[j]輸入的電流，IB[j+1]表示從佈線B[j+1]輸入的電流，IBref表示從佈線
Bref輸入的電流。此外，△IB[j]表示從電連接於佈線B[j]的輸出端子SPT[j]輸出的電流，△IB[j+1]表示從電連接於佈線B[j+1]的輸出端子SPT[j+1]輸出的電流。
圖8和圖9是半導體裝置100的工作範例的時序圖。圖8的時序圖示出時間T01至時間T08的佈線WW[i]、佈線WW[i+1]、佈線WD[j]、佈線WD[j+1]、佈線WDref、節點N[i,j]、節點N[i,j+1]、節點N[i+1,j]、節點N[i+1,j+1]、節點Nref[i]、節點Nref[i+1]、佈線RW[i]、佈線RW[i+1]、佈線OSP以及佈線ORP的電位的變動，且示出電流ΣI[i,j]、電流ΣI[i,j+1]以及電流IBref的大小的變動。注意，電流ΣI[i,j]是流過記憶單元AM[i,j]的電晶體Tr12的電流的對i求和的值，電流ΣI[i,j+1]是流過記憶單元AM[i,j+1]的電晶體Tr12的電流的對i求和的值。圖9的時序圖示出圖8的時序圖的時間T09以後，且示出至時間T14。在時間T09以後，佈線WW[i]、佈線WW[i+1]、佈線ORP以及佈線OSP的每個電位一直保持為低位準電位而不變動，佈線WD[j]、佈線WD[j+1]以及佈線WDref的每個電位一直保持為接地電位而不變動，由此在圖9的時序圖中，省略示出佈線WW[i]、佈線WW[i+1]、佈線WD[j]、佈線WD[j+1]、佈線WDref、佈線ORP以及佈線OSP的電位的變動。此外，圖9的時序圖示出如下所述的△IB[j]、△IB[j+1]的電流的大小的變動。
《時間T01至時間T02》
在時間T01至時間T02的期間，佈線WW[i]被施加高位準電位(在圖8中記為High)，而佈線WW[i+1]被施加低位準電位(在圖8中記為Low)。再者，佈線WD[j]被施加比接地電位(在圖8中記為GND)高VPR-VX[i,j]的電位，佈線WD[j+1]被施加比接地電位高VPR-VX[i,j+1]的電位，並且佈線WDref被施加比接地電位高VPR的電位。再者，佈線RW[i]及佈線RW[i+1]分別被施加參考電位(在圖8中記為REFP)。
此外，電位VX[i,j]及電位VX[i,j+1]為對應於第一類比資料的電位。此外，電位VPR為對應於參考類比資料的電位。
此時，記憶單元AM[i,j]、記憶單元AM[i,j+1]以及記憶單元AMref[i]的每一個的電晶體Tr11的閘極被施加高位準電位，由此記憶單元AM[i,j]、記憶單元AM[i,j+1]以及記憶單元AMref[i]的每一個的電晶體Tr11成為導通狀態。由此，在記憶單元AM[i,j]中，佈線WD[j]與節點N[i,j]電連接，使得節點N[i,j]的電位成為VPR-VX[i,j]。與此同樣，在記憶單元AM[i,j+1]中，佈線WD[j+1]與節點N[i,j+1]電連接，使得節點N[i,j+1]的電位成為VPR-VX[i,j+1]，且在記憶單元AMref[i]中，佈線WDref與節點Nref[i]電連接，使得節點Nref[i]的電位成為VPR。
這裡，考察從記憶單元AM[i,j]、記憶單元AM[i,j+1]以及記憶單元AMref[i]的每一個的電晶體Tr12
的第一端子流過第二端子的電流。從佈線B[j]藉由記憶單元AM[i,j]的電晶體Tr12的第一端子流過第二端子的電流I0[i,j]可以由如下公式(E1)表示。
I 0[i,j]=k(V PR-V X[i,j]-V th)2‧‧‧(E1)
k為取決於電晶體Tr12的通道長度、通道寬度、移動率以及閘極絕緣膜的電容等的常數。此外，Vth表示電晶體Tr12的臨界電壓。
此時，從佈線B[j]藉由記憶單元AM[i,j]的電晶體Tr12的第一端子流過第二端子的電流為I0[i,j]。
與此同樣，從佈線B[j+1]通過記憶單元AM[i,j+1]的電晶體Tr12的第一端子流過第二端子的電流I0[i,j+1]可以由如下公式表示。
I 0[i,j+1]=k(V PR-V X[i,j+1]-V th)2
此時，從佈線B[j+1]藉由記憶單元AM[i,j+1]的電晶體Tr12的第一端子流過第二端子的電流為I0[i,j+1]。
再者，從佈線Bref通過記憶單元AMref[i]的電晶體Tr12的第一端子流過第二端子的電流Iref0[i]可以由如下公式(E2)表示。
I ref 0[i]=k(V PR-V th)2‧‧‧(E2)
此時，從佈線Bref通過記憶單元AMref[i]的
電晶體Tr12的第一端子流過第二端子的電流為Iref0[i]。
此外，記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]以及記憶單元AMref[i+1]的每一個的電晶體Tr11的閘極被施加低位準電位，由此記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]以及記憶單元AMref[i+1]的每一個的電晶體Tr11成為非導通狀態。由此，電位不被保持在節點N[i+1,j]、節點N[i+1,j+1]以及節點Nref[i+1]中。
《時間T02至時間T03》
在時間T02至時間T03的期間，佈線WW[i]被施加低位準電位。此時，記憶單元AM[i,j]、記憶單元AM[i,j+1]以及記憶單元AMref[i]的每一個的電晶體Tr11的閘極被施加低位準電位，由此記憶單元AM[i,j]、記憶單元AM[i,j+1]以及記憶單元AMref[i]的每一個的電晶體Tr11成為非導通狀態。
此外，佈線WW[i+1]從時間T02以前繼續被施加低位準電位。由此，記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]以及記憶單元AMref[i+1]的每一個的電晶體Tr11從時間T02以前繼續為非導通狀態。
如上所述，因為記憶單元AM[i,j]、記憶單元AM[i,j+1]、記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]、記憶單元AMref[i]以及記憶單元AMref[i+1]的每一個的電晶體Tr11為非導通狀態，所以
在時間T02至時間T03的期間，節點N[i,j]、節點N[i,j+1]、節點N[i+1,j]、節點N[i+1,j+1]、節點Nref[i]以及節點Nref[i+1]的每一個的電位被保持。
尤其是，如在對半導體裝置100的電路結構的說明中所描述，藉由將OS電晶體應用於記憶單元AM[i,j]、記憶單元AM[i,j+1]、記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]、記憶單元AMref[i]以及記憶單元AMref[i+1]的每一個的電晶體Tr11，可以減少電晶體Tr11的源極-汲極間流過的洩漏電流，由此可以長時間保持每個節點的電位。
在時間T02至時間T03的期間，佈線WD[j]、佈線WD[j+1]以及佈線WDref被施加接地電位。記憶單元AM[i,j]、記憶單元AM[i,j+1]、記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]、記憶單元AMref[i]以及記憶單元AMref[i+1]的每一個的電晶體Tr11為非導通狀態，由此不會因來自佈線WD[j]、佈線WD[j+1]以及佈線WDref的電位施加而改寫保持在記憶單元AM[i,j]、記憶單元AM[i,j+1]、記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]、記憶單元AMref[i]以及記憶單元AMref[i+1]的每一個的節點中的電位。
《時間T03至時間T04》
在時間T03至時間T04的期間，佈線WW[i]被施加低位準電位，而佈線WW[i+1]被施加高位準電位。再者，佈
線WD[j]被施加比接地電位高VPR-X[i+1,j]的電位，佈線WD[j+1]被施加比接地電位高VPR-X[i+1,j+1]的電位，並且佈線WDref被施加比接地電位高VPR的電位。再者，佈線RW[i]及佈線RW[i+1]從時間T02以前繼續分別被施加參考電位。
此外，電位VX[i+1,j]及電位VX[i+1,j+1]為對應於第一類比資料的電位。
此時，記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]以及記憶單元AMref[i+1]的每一個的電晶體Tr11的閘極被施加高位準電位，由此記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]以及記憶單元AMref[i+1]的每一個的電晶體Tr11成為導通狀態。由此，在記憶單元AM[i+1,j]中，佈線WD[j]與節點N[i+1,j]電連接，使得節點N[i+1,j]的電位成為VPR-X[i+1,j]。與此同樣，在記憶單元AM[i+1,j+1]中，佈線WD[j+1]與節點N[i+1,j+1]電連接，使得節點N[i+1,j+1]的電位成為VPR-X[i+1,j+1]，且在記憶單元AMref[i+1]中，佈線WDref與節點Nref[i+1]電連接，使得節點Nref[i+1]的電位成為VPR。
考慮從記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]以及記憶單元AMref[i+1]的每一個的電晶體Tr12的第一端子流過第二端子的電流。從佈線B[j]藉由記憶單元AM[i+1,j]的電晶體Tr12的第一端子流過第二端子的電流I0[i+1,j]可以由如下公式表示。
I 0[i+1,j]=k(V PR-V X[i+1,j]-V th)2
此時，從佈線B[j]藉由記憶單元AM[i+1,j]的電晶體Tr12的第一端子流過第二端子的電流為I0[i,j]+I0[i+1,j]。
與此同樣，從佈線B[j+1]通過記憶單元AM[i+1,j+1]的電晶體Tr12的第一端子流過第二端子的電流I0[i+1,j+1]可以由如下公式表示。
I 0[i+1,j+1]=k(V PR-V X[i+1,j+1]-V th)2
此時，從佈線B[j+1]藉由記憶單元AM[i+1,j+1]的電晶體Tr12的第一端子流過第二端子的電流為I0[i,j+1]+I0[i+1,j+1]。
再者，從佈線Bref通過記憶單元AMref[i+1]的電晶體Tr12的第一端子流過第二端子的電流Iref0[i+1]可以由如下公式表示。
I ref 0[i+1]=k(V PR-V th)2
此時，從參考列輸出電路Cref的輸出端子OTref流過佈線Bref的電流為Iref0[i]+Iref0[i+1]。
《時間T04至時間T05》
在時間T04至時間T05的期間，與時間T01至時間T02的期間的工作或時間T03至時間T04的期間的工作同
樣，其他記憶單元AM也被寫入對應於第一類比資料的電位，且其他記憶單元AMref也被寫入電位VPR。由此，流過所有記憶單元AM的每一個的電晶體Tr12的電流的總和為從列輸出電路OUT[j]的輸出端子OT[j]流過佈線B[j]的電流，亦即ΣI0[i,j](該Σ是指對i求和)。
這裡，著眼於參考列輸出電路Cref。參考列輸出電路Cref的佈線Bref有電流，該電流相當於流過記憶單元AMref[1]至記憶單元AMref[m]的每一個的電晶體Tr12的電流的總和。也就是說，佈線Bref有IBref=ΣIref0[i](該Σ是指對i求和)的電流。
在圖6中將流過佈線ILref的電流記為ICM，在本說明書中，將在時間T09以前流過佈線ILref的電流記為ICM0。
因為從定電流電路CIref的端子CT4輸出電流ICref，所以以滿足以下公式(E3)的方式設定電晶體Tr7的閘極的電位(節點NCMref的電位)，由此決定ICM0。
此外，電流鏡電路CM參照電晶體Tr7的閘極的電位(節點NCMref的電位)，由此同一電流ICM0流過列輸出電路OUT[1]至列輸出電路OUT[n]的佈線IL[1]至佈線IL[n]。
《時間T05至時間T06》
在時間T05至時間T06的期間，佈線ORP為高位準電位。此時，列輸出電路OUT[1]至列輸出電路OUT[n]的每一個的電晶體Tr3的閘極被施加高位準電位，由此電晶體Tr3成為導通狀態。此時，列輸出電路OUT[1]至列輸出電路OUT[n]的每一個的電容元件C1的第一端子被施加低位準電位，由此電容元件C1的電位被初始化。此外，在時間T06中，佈線ORP被施加低位準電位，使得列輸出電路OUT[1]至列輸出電路OUT[n]的每一個的電晶體Tr3成為非導通狀態。
《時間T06至時間T07》
在時間T06至時間T07的期間，佈線ORP為低位準電位。如上所述，列輸出電路OUT[1]至列輸出電路OUT[n]的每一個的電晶體Tr3的閘極被施加低位準電位，由此電晶體Tr3為非導通狀態。
《時間T07至時間T08》
在時間T07至時間T08的期間，佈線OSP為高位準電位。如上所述，列輸出電路OUT[1]至列輸出電路OUT[n]的每一個的電晶體Tr2的閘極被施加高位準電位，由此電晶體Tr2成為導通狀態。此時，電流從電晶體Tr2的第一端子藉由電晶體Tr2的第二端子流過電容元件C1的第一端子，使得電位被電容元件C1保持。由此，電晶體
Tr1的閘極的電位被保持，在電晶體Tr1的源極-汲極間流過對應於電晶體Tr1的閘極的電位的電流。
此外，在時間T08中，佈線OSP被施加低位準電位，使得列輸出電路OUT[1]至列輸出電路OUT[n]的每一個的電晶體Tr2成為非導通狀態。此時，電晶體Tr1的閘極的電位被保持在電容元件C1中，由此在時間T08以後也繼續在電晶體Tr1的源極-汲極間流過同一電流。
這裡，著眼於列輸出電路OUT[j]。在列輸出電路OUT[j]中，ICP[j]表示電晶體Tr1的源極-汲極間流過的電流，IC[j]表示定電流電路CI的電晶體Tr4的源極-汲極間流過的電流。此外，借助於電流鏡電路CM，電晶體Tr5的源極-汲極間的電流為ICM0。假設在時間T1至時間T8的期間不從輸出端子SPT[j]輸出電流的情況下，列輸出電路OUT[j]的佈線B[j]有記憶單元AM[1]至記憶單元AM[n]的每一個的電晶體Tr12的總和電流。也就是說，佈線B[j]有ΣI0[i,j](該Σ是指對i求和)的電流。由此，如下公式(E4)成立。
《時間T09至時間T10》
以下參照圖9說明時間T09以後的工作。在時間T09至時間T10的期間，佈線RW[i]被施加比參考電位(在圖9中記為REFP)高VW[i]的電位。此時，記憶單元
AM[i,1]至記憶單元AM[i,n]及記憶單元AMref[i]的每一個的電容元件C2的第二端子被施加電位VW[i]，由此電晶體Tr12的閘極的電位上升。
此外，電位VW[i]為對應於第二類比資料的電位。
此外，電晶體Tr12的閘極的電位的增加量相當於佈線RW[i]的電位變化量乘以由記憶單元的結構決定的電容耦合係數的電位。該電容耦合係數根據電容元件C2的電容、電晶體Tr2的閘極電容以及寄生電容而算出。在本工作範例中，為了容易說明，假設佈線RW[i]的電位的增加量與電晶體Tr12的閘極的電位的增加量相等的情況來進行說明。這意味著將記憶單元AM和記憶單元AMref的電容耦合係數都設定為1。
因為電容耦合係數被設定為1，所以藉由對記憶單元AM[i,j]、記憶單元AM[i,j+1]以及記憶單元AMref[i]的每一個的電容元件C2的第二端子施加電位VW[i]，節點N[i,j]、節點N[i,j+1]以及節點Nref[i]的電位都上升VW[i]。
這裡，考察從記憶單元AM[i,j]、記憶單元AM[i,j+1]以及記憶單元AMref[i]的每一個的電晶體Tr12的第一端子流過第二端子的電流。從佈線B[j]藉由記憶單元AM[i,j]的電晶體Tr12的第一端子流過第二端子的電流I[i,j]可以由如下公式(E5)表示。
I[i,j]=k(V PR-V X[i,j]+V W[i]-V th)2‧‧‧(E5)
也就是說，藉由對佈線RW[i]施加電位VW[i]，從佈線B[j]藉由記憶單元AM[i,j]的電晶體Tr12的第一端子流過第二端子的電流增加I[i,j]-I0[i,j](在圖9中記為△I[i,j])。
與此同樣，從佈線B[j+1]藉由記憶單元AM[i,j+1]的電晶體Tr12的第一端子流過第二端子的電流I[i,j+1]可以由如下公式表示。
I[i,j+1]=k(V PR-V X[i,j+1]+V W[i]-V th)2
也就是說，藉由對佈線RW[i]施加電位VW[i]，從佈線B[j+1]藉由記憶單元AM[i,j+1]的電晶體Tr12的第一端子流過第二端子的電流增加I[i,j+1]-I0[i,j+1](在圖9中記為△I[i,j+1])。
再者，從佈線Bref藉由記憶單元AMref[i]的電晶體Tr12的第一端子流過第二端子的電流Iref[i]可以由如下公式(E6)表示。
I ref[i]=k(V PR+V W[i]-V th)2‧‧‧(E6)
也就是說，藉由對佈線RW[i]施加電位VW[i]，從佈線Bref藉由記憶單元AMref[i]的電晶體Tr12的第一端子流過第二端子的電流增加Iref[i]-Iref0[i](在圖9中記為△Iref[i])。
這裡，著眼於參考列輸出電路Cref。參考列
輸出電路Cref的佈線Bref有電流，該電流相當於流過記憶單元AMref[1]至記憶單元AMref[m]的每一個的電晶體Tr12的電流的總和。也就是說，佈線Bref有IBref=ΣIref0[i]的電流。
因為從定電流電路CIref的端子CT4輸出電流ICref，所以以滿足以下公式(E7)的方式設定電晶體Tr7的閘極的電位(節點NCMref的電位)，由此決定ICM。
這裡，考察從佈線B[j]輸出的電流△IB[j]。在時間T08至時間T09的期間，滿足公式(E4)，由此不會從佈線B[j]輸出電流△IB[j]。
在時間T09至時間T10的期間，佈線RW[i]被施加比參考電位高VW[i]的電位，使得記憶單元AM[i,j]的電晶體Tr12的源極-汲極間的電流變化，由此從電連接於佈線B[j]的輸出端子SPT[j]輸出電流△IB[j]。明確而言，在列輸出電路OUT[j]中，從定電流電路CI的端子CT2輸出電流IC[j]，在電晶體Tr5的源極-汲極間有電流ICM，且在電晶體Tr1的源極-汲極間有電流ICP[j]，由此電流△IB[j]可以使用關於記憶單元AM[i,j]的電晶體Tr12的源極-汲極間的電流對i求和的ΣI[i,j]以如下公式(E8)表示。
藉由對公式(E8)使用公式(E1)至公式(E7)，可以得到如下公式(E9)。
也就是說，由公式(E9)可知，電流△IB[j]為作為多個第一類比資料的的電位VX[i,j]與作為多個第二類比資料的的電位Vw[i]的積之和的值。也就是說，藉由測量電流△IB[j]，可以對第一類比資料與第二類比資料求積之和的值。
在時間T09至時間T10的期間，當佈線RW[i]以外的佈線RW[1]至佈線RW[m]的每一個的電位為參考電位時，得到VW[g]=0(g為1以上且m以下並為i以外的整數)，由此根據公式(E9)，輸出△IB[j]=2kVX[i,j]VW[i]。也就是說，從電連接於佈線B[j]的輸出端子SPT[j]輸出如下資料，該資料對應於儲存在記憶單元AM[i,j]中的第一類比資料與相當於被供應到佈線RW[i]的選擇信號的第二類比資料的積。
此外，與此同樣，從電連接於佈線B[j+1]的輸出端子SPT[j+1]輸出的差值電流為△IB[j+1]=2kVX[i,j+1]VW[i]，從電連接於佈線B[j+1]的輸出端子SPT[j+1]輸出如下資料，該資料對應於儲存在記憶單元AM[i,j+1]中的第一類比資料與相當於被供應到佈線RW[i]的選擇信號的第二類比資料的積。
《時間T10至時間T11》
在時間T10至時間T11的期間，佈線RW[i]被施加接地電位。此時，記憶單元AM[i,1]至記憶單元AM[i,n]以及記憶單元AMref[i]的每一個的電容元件C2的第二端子被施加接地電位，由此節點N[i,1]至節點N[i,n]以及節點Nref[i]的每一個的電位變為時間T08至時間T09的期間的電位。
《時間T11至時間T12》
在時間T11至時間T12的期間，佈線RW[i+1]以外的佈線RW[1]至佈線RW[m]的每一個的電位為參考電位，而佈線RW[i+1]被施加比參考電位高VW[i+1]的電位。此時，與時間T09至時間T10的工作同樣，記憶單元AM[i+1,1]至記憶單元AM[i+1,n]以及記憶單元AMref[i+1]的每一個的電容元件C2的第二端子被施加電位VW[i+1]，由此電晶體Tr12的閘極的電位上升。
此外，電位VW[i+1]為對應於第二類比資料的電位。
如上所述，因為將記憶單元AM和記憶單元AMref的電容耦合係數都設定為1，所以藉由對記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]以及記憶單元AMref[i+1]的每一個的電容元件C2的第二端子施加電位VW[i+1]，節點N[i+1,j]、節點N[i+1,j+1]以及節點
Nref[i+1]的電位都上升VW[i+1]。
節點N[i+1,j]、節點N[i+1,j+1]以及節點Nref[i+1]的電位都上升VW[i+1]，由此記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]以及記憶單元AMref[i+1]的每一個的電晶體Tr12的電流量增加。在記憶單元AM[i+1,j]的電晶體Tr12的電流為I[i+1,j]的情況下，從列輸出電路OUT[j]的輸出端子OT[j]流過佈線B[j]的電流增加I[i+1,j]-I0[i+1,j](在圖9中記為△I[i+1,j])。與此同樣，在記憶單元AM[i+1,j+1]的電晶體Tr12的電流為I[i+1,j+1]的情況下，從列輸出電路OUT[j+1]的輸出端子OT[j+1]流過佈線B[j+1]的電流增加I[i+1,j+1]-I0[i+1,j+1](在圖9中記為△I[i+1,j+1])。再者，在記憶單元AMref[i+1]的電晶體Tr12的電流為Iref[i+1]的情況下，從參考列輸出電路Cref的輸出端子OTref流過佈線Bref的電流增加Iref[i+1]-Iref0[i+1](在圖9中記為△Iref[i+1])。
時間T11至時間T12的工作可以被認為與時間T09至時間T10的工作同樣，由此當對時間T11至時間T12的工作使用公式(E9)時，從佈線B[j]輸出的差值電流為△IB[j]=2kVX[i+1,j+1]VW[i+1]。也就是說，從電連接於佈線B[j]的輸出端子SPT[j]輸出如下資料，該資料對應於儲存在記憶單元AM[i+1,j]中的第一類比資料與相當於供應到佈線RW[i+1]的選擇信號的第二類比資料的積。
此外，與此同樣，從佈線B[j+1]輸出的差值電
流為△IB[j+1]=2kVX[i+1,j+1]VW[i+1]，從電連接於佈線B[j+1]的輸出端子SPT[j+1]輸出資料，該資料對應於儲存在記憶單元AM[i+1,j+1]中的第一類比資料與相當於供應到佈線RW[i+1]的選擇信號的第二類比資料的積。
《時間T12至時間T13》
在時間T12至時間T13的期間，佈線RW[i+1]被施加接地電位。此時，記憶單元AM[i+1,1]至記憶單元AM[i+1,n]以及記憶單元AMref[i+1]的每一個的電容元件C2的第二端子被施加接地電位，由此節點N[i+1,1]至節點N[i+1,n]以及節點Nref[i+1]的每一個的電位變為時間T10至時間T11的期間的電位。
《時間T13至時間T14》
在時間T13至時間T14的期間，佈線RW[i]及佈線RW[i+1]以外的佈線RW[1]至佈線RW[m]的每一個的電位為參考電位，佈線RW[i]被施加比參考電位高VW2[i]的電位，並且佈線RW[i+1]被施加比參考電位低VW2[i+1]的電位。此時，與時間T09至時間T10的工作同樣，記憶單元AM[i,1]至記憶單元AM[i,n]以及記憶單元AMref[i]的每一個的電容元件C2的第二端子被施加電位VW2[i]，由此記憶單元AM[i,1]至記憶單元AM[i,n]以及記憶單元AMref[i]的每一個的電晶體Tr12的閘極的電位上升。與此同時，記憶單元AM[i+1,1]至記憶單元AM[i+1,n]以及記憶單元
AMref[i+1]的每一個的電容元件C2的第二端子被施加電位-VW2[i+1]，由此記憶單元AM[i+1,1]至記憶單元AM[i+1,n]以及記憶單元AMref[i+1]的每一個的電晶體Tr12的閘極的電位下降。
此外，電位VW2[i]及電位VW2[i+1]為對應於第二類比資料的電位。
此外，因為將記憶單元AM和記憶單元AMref的電容耦合係數都設定為1，所以藉由對記憶單元AM[i,j]、記憶單元AM[i,j+1]以及記憶單元AMref[i]的每一個的電容元件C2的第二端子施加電位VW2[i]，節點N[i,j]、節點N[i,j+1]以及節點Nref[i]的電位都上升VW2[i]。此外，對記憶單元AM[i+1,j]、記憶單元AM[i+1,j+1]以及記憶單元AMref[i+1]的每一個的電容元件C2的第二端子施加電位-VW2[i+1]，節點N[i+1,j]、節點N[i+1,j+1]以及節點Nref[i+1]的電位都下降VW2[i+1]。
節點N[i,j]、節點N[i,j+1]以及節點Nref[i]的電位都上升VW2[i]，由此記憶單元AM[i,j]、記憶單元AM[i,j+1]以及記憶單元AMref[i]的每一個的電晶體Tr12的電流量增加。在此，記憶單元AM[i,j]的電晶體Tr12的電流為I[i,j]，記憶單元AM[i,j+1]的電晶體Tr12的電流為I[i,j+1]，並且記憶單元AMref[i]的電晶體Tr12的電流為Iref[i]。
此外，節點N[i+1,j]、節點N[i+1,j+1]以及節點Nref[i+1]的電位都下降VW2[i+1]，由此記憶單元
AM[i+1,j]、記憶單元AM[i+1,j+1]及記憶單元AMref[i+1]的每一個的電晶體Tr12的電流量減少。在此，記憶單元AM[i+1,j]的電晶體Tr12的電流為I2[i,j]，記憶單元AM[i+1,j+1]的電晶體Tr12的電流為I2[i,j+1]，並且記憶單元AMref[i+1]的電晶體Tr12的電流為I2ref[i+1]。
此時，從列輸出電路OUT[j]的輸出端子OT[j]流過佈線B[j]的電流增加(I2[i,j]-I0[i,j])+(I2[i+1,j]-I0[i+1,j])(在圖9中記為△I[j])。此外，從列輸出電路OUT[j+1]的輸出端子OT[j+1]流過佈線B[j+1]的電流增加(I2[i,j+1]-I0[i,j+1])+(I2[i+1,j+1]-I0[i+1,j+1])(在圖9中記為△I[j+1]，該△I[j+1]為負電流)。並且，從參考列輸出電路Cref的輸出端子OTref流過佈線Bref的電流增加(I2ref[i,j]-Iref 0[i,j])+(I2ref[i+1,j]-Iref0[i+1,j])(在圖9中記為△IBref)。
時間T13至時間T14的工作可以被認為與時間T09至時間T10的工作同樣，由此當對時間T13至時間T14的工作使用公式(E9)時，從佈線B[j]輸出的差值電流為△IB[j]=2k{VX[i,j]VW2[i]-VX[i+1,j]VW2[i+1]}。也就是說，從電連接於佈線B[j]的輸出端子SPT[j]輸出如下資料，該資料對應於儲存在記憶單元AM[i,j]及記憶單元AM[i+1,j]的每一個中的第一類比資料與相當於供應到佈線RW[i]及佈線RW[i+1]的每一個的選擇信號的第二類比資料的積之和。
此外，與此同樣，從佈線B[j+1]輸出的差值電
流為△IB[j+1]=2k{VX[i,j+1]VW2[i]-VX[i+1,j+1]VW2[i+1]}，從電連接於佈線B[j+1]的輸出端子SPT[j+1]輸出如下資料，該資料對應於儲存在記憶單元AM[i,j+1]及記憶單元AM[i+1,j+1]中的第一類比資料與相當於供應到佈線RW[i]及佈線RW[i+1]的選擇信號的第二類比資料的積。
《時間T14以後》
在時間T14以後，對佈線RW[i]及佈線RW[i+1]施加接地電位。此時，記憶單元AM[i,1]至記憶單元AM[i,n]、記憶單元AM[i+1,1]至記憶單元AM[i+1,n]、記憶單元AMref[i]以及記憶單元AMref[i+1]的每一個的電容元件C2的第二端子被施加接地電位，由此節點N[i,1]至節點N[i,n]、節點N[i+1,1]至節點N[i+1,n]、節點Nref[i]以及節點Nref[i+1]的每一個的電位變為時間T12至時間T13的期間的電位。
如上所述，藉由構成圖1所示的電路，同時進行多個積和運算處理。也就是說，可以提供一種實現高速積和運算處理的半導體裝置。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式2
在本實施方式中，參照圖10A至圖10E說明將上述實施方式所示的半導體裝置應用於電子構件的範例。
〈電子構件〉
在圖10A中，說明將上述實施方式所說明的半導體裝置作為記憶體裝置應用於電子構件的範例。注意，電子構件也被稱為半導體封裝或IC用封裝。該電子構件根據端子取出方向或端子的形狀具有不同規格和名稱。在本實施方式中，說明其範例。
藉由在組裝製程(後製程)中組合多個能夠裝卸在印刷電路板上的構件，完成上述實施方式1所示的由電晶體構成的半導體裝置。
後製程可以經過進行圖10A所示的製程完成。明確而言，在由前製程得到的元件基板完成(步驟STP1)之後，研磨基板的背面(步驟STP2)。藉由在此階段使基板薄膜化，可以減少在前製程中產生的基板的翹曲等，而實現構件的小型化。
研磨基板的背面且進行將基板分成多個晶片的切割(dicing)製程(步驟STP3)。並且，進行將被切割的各晶片安裝於引線框架上並實現接合的晶片接合(die bonding)製程(步驟STP4)。該晶片接合製程中的晶片與引線框架的黏接可以根據產品適當地選擇合適的方法，如利用樹脂的黏接或利用膠帶的黏接等。另外，在晶片接合製程中，也可以將各晶片安裝於插入物(interposer)上而實現接合。
在本實施方式中，在基板的一個表面形成有
元件的情況下，將基板的一個表面稱為表面，並將基板的另一個表面(該基板的沒形成有元件一側的表面)稱為背面。
接著，進行將引線框架的引線與晶片上的電極藉由金屬細線(wire)電連接的打線接合(wire bonding)(步驟STP5)。作為金屬細線可以使用銀線或金線。此外，打線接合可以使用球焊(ball bonding)或楔焊(wedge bonding)。
對進行了打線接合後的晶片實施由環氧樹脂等密封的模塑(molding)製程(步驟STP6)。藉由進行模塑製程，使電子構件的內部被樹脂填充，可以降低因機械外力對安裝於電子構件內部的電路部及金屬細線造成的損傷，還可以降低因水分或灰塵而導致的特性劣化。
接著，對引線框架的引線進行電鍍處理。並且對引線進行切斷及成型加工(步驟STP7)。藉由該電鍍處理可以防止引線生銹，可以更加確實地進行之後將引線安裝於印刷電路板時的銲接。
接著，對封裝表面實施印字處理(marking)(步驟STP8)。並在經過最終的檢驗步驟(步驟STP9)後完成電子構件(步驟STP10)。
上面說明的電子構件可以包括上述實施方式所說明的半導體裝置。因此，可以實現高可靠性的電子構件。
圖10B示出完成的電子構件的透視示意圖。
在圖10B中，作為電子構件的範例，示出QFP(Quad Flat Package：四面扁平封裝)的透視示意圖。圖10B所示的電子構件4700包括引線4701及電路部4703。圖10B所示的電子構件4700例如安裝於印刷電路板4702。藉由組合多個這樣的電子構件4700並使其在印刷電路板4702上彼此電連接，可以安裝於電子裝置的內部。完成的電路基板4704設置於電子裝置等的內部。
此外，本發明的一個實施方式不侷限於上述電子構件4700的形狀，還包括在步驟STP1中所製造的元件基板。此外，本發明的一個實施方式的元件基板還包括被進行了步驟STP2的基板背面的研磨處理的元件基板。此外，本發明的一個實施方式的元件基板包括被進行了步驟STP3的切割製程的元件基板。例如，圖10C所示的半導體晶圓4800等相當於該元件基板。在半導體晶圓4800中，在晶圓4801的頂面形成有多個電路部4802。在晶圓4801的頂面上沒設置有電路部4802的部分相當於空隙4803，其為用於切割的區域。
沿點劃線所示的劃分線SCL1及劃分線SCL2(有時稱為切割線或截斷線)進行切割。為了容易進行切割製程，較佳為以多個劃分線SCL1平行，多個劃分線SCL2平行，且劃分線SCL1與劃分線SCL2垂直的方式設置空隙4803。
藉由進行切割製程，可以從半導體晶圓4800切割出圖10D所示的晶片4800a。晶片4800a包括晶圓
4801a、電路部4802以及空隙4803a。此外，空隙4803a較佳為儘可能小。在此情況下，相鄰的電路部4802之間的空隙4803的寬度只要與劃分線SCL1的劃分用部及劃分線SCL2的劃分用部相等即可。
此外，本發明的一個實施方式的元件基板的形狀不侷限於圖10C所示的半導體晶圓4800的形狀。例如，也可以為圖10E所示的矩形狀的半導體晶圓4810。此外，可以根據元件的製程及製造用設備適當地改變元件基板的形狀。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式3
在本實施方式中說明在實施方式1中說明的半導體裝置的應用範例。
因為半導體裝置100被用作積和運算電路，所以有時可以將半導體裝置100用作人工神經網路的組件之一。人工神經網路是以神經網路為模型的資訊處理系統，其能夠在電腦上實現腦功能的特性。
在人工神經網路中，以神經元為模型的單元藉由以神經突觸為模型的單元彼此結合。藉由改變該結合的強度，可以學習各種輸入類型，由此可以高速執行類型識別、關聯儲存、資料採擷等。尤其是，有時可以實現利用音訊、聲音、音樂、影像或視頻等的類型識別的新穎的
電子裝置。
在實施方式1所示的半導體裝置中，藉由以多個第一類比資料為權重資料並使多個第二類比資料對應於神經元輸出，可以並列進行對各神經元輸出的權重累加運算，由此作為該輸出信號可以得到對應於權重運算的結果的資料，亦即神經突觸輸入。
〈電子裝置〉
這裡，說明利用上述人工神經網路的電子裝置或系統。
圖11A為平板電腦型資訊終端，其包括外殼5221、顯示部5222、操作按鈕5223及揚聲器5224。此外，可以對顯示部5222使用附加了位置輸入功能的顯示裝置。此外，可以藉由在顯示裝置中設置觸控面板來附加位置輸入功能。或者，也可以藉由在顯示裝置的像素部中設置被稱為光感測器的光電轉換元件來附加位置輸入功能。另外，可以將操作按鈕5223用作打開資訊終端的電源開關、操作資訊終端的應用程式的按鈕、音量調整按鈕或者開啟/關閉顯示部5222的開關等。此外，圖11A示出資訊終端包括四個操作按鈕5223的範例，但是資訊終端所具有的操作按鈕的個數及配置不侷限於此。雖然未圖示，但是圖11A所示的資訊終端也可以包括相機。此外，雖然未圖示，但是圖11A所示的資訊終端也可以包括用於快門燈或照明的發光裝置。此外，雖然未圖示，但是圖
11A所示的資訊終端可以在外殼5221的內部設置感測器(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)。尤其是，藉由設置具有陀螺儀感測器或加速度感測器等檢測傾斜度的感測器的檢測裝置，可以判斷圖11A所示的資訊終端的方向(資訊終端相對於垂直方向朝向哪個方向)而將顯示部5222的畫面顯示根據資訊終端的方向自動切換。此外，藉由設置用來取得指紋、靜脈、虹膜或聲紋等生物資訊的裝置，可以實現具有生物識別功能的資訊終端。尤其是，藉由利用上述人工神經網路作為該生物識別功能，有時可以構成精確度高的識別系統。此外，對資訊終端的人工神經網路的應用不侷限於識別系統。例如，在資訊終端中，有時可以利用人工神經網路進行語音解釋。藉由對資訊終端附加語音解釋功能，可以藉由語音辨識操作平板型資訊終端或者識別聲音或會話來製作會話記錄等。由此，例如可以使用平板型資訊終端代替用來學習外語的教科書。或者，例如可以應用於會議等的會議記錄。
本發明的一個實施方式不侷限於圖11A的平板型資訊終端，而也可以是圖11B所示的將減少了圖11A的資訊終端的尺寸且附加了通話功能的手機(智慧手機)。圖11B的手機包括外殼5501、顯示部5502、麥克
風5503、揚聲器5504以及操作按鈕5505。與圖11A所示的資訊終端同樣，藉由設置用來取得指紋、靜脈、虹膜或聲紋等生物資訊的裝置，有時可以實現具有利用人工神經網路的生物識別功能的資訊終端。此外，與圖11A所示的資訊終端同樣，也可以具有利用人工神經網路的語音解釋功能。
圖11C示出視頻攝影機，該視頻攝影機包括第一外殼5801、第二外殼5802、顯示部5803、操作鍵5804、透鏡5805以及連接部5806等。可以將本發明的一個實施方式的半導體裝置用於視頻攝影機的各種積體電路。操作鍵5804及透鏡5805設置在第一外殼5801中，顯示部5803設置在第二外殼5802中。並且，第一外殼5801和第二外殼5802由連接部5806連接，由連接部5806可以改變第一外殼5801和第二外殼5802之間的角度。顯示部5803的影像也可以根據連接部5806所形成的第一外殼5801和第二外殼5802之間的角度切換。
當記錄由攝影機拍攝的影像時，需要進行根據資料記錄方式的編碼。藉由在編碼時進行利用人工神經網路的類型識別，可以計算出前一次的拍攝影像與這一次的拍攝影像的差異資料，以進行資料壓縮。
圖11D示出掌紋識別裝置，包括外殼5431、顯示部5432、掌紋讀取部5433以及佈線5434。圖11D示出取得手5435的掌紋的情況。此外，本發明的一個實施方式不侷限於掌紋識別裝置，而也可以是取得指紋、靜
脈、臉、虹膜、聲紋或基因等生物資訊以進行生物識別的裝置。
圖12示意性地示出廣播系統中的資料傳輸。圖12示出從廣播電臺6561發送的電波(廣播信號)傳送到各家庭的電視機(TV)6560的路徑。TV6560具備接收器及顯示裝置。作為人造衛星6562，例如可以舉出CS衛星和BS衛星等。作為天線6564，例如可以舉出BS/110°CS天線和CS天線等。作為天線6565，例如可以舉出特高頻(UHF：Ultra High Frequency)天線等。
電波6566A、6566B為衛星廣播信號。人造衛星6562在接收電波6566A後向地面發送電波6566B。各家庭藉由用天線6564接收電波6566B，就可以用TV6560收看衛星TV廣播。或者，其他的廣播電臺的天線接收電波6566B並用廣播電臺內的接收器將其加工為能藉由光纜傳輸的信號。廣播電臺利用光纜網發送廣播信號至各家庭的TV6560。電波6567A、6567B為地面廣播信號。電波塔6563放大所接收的電波6567A並發送電波6567B。各家庭藉由用天線6565接收電波6567B，就可以用TV6560收看地面TV廣播。
在從廣播電臺6561發送電波電波6566A或電波6567A之前，由廣播電臺6561所具備的電子裝置進行視頻資料的編碼處理。此時，藉由進行利用人工神經網路的類型識別，可以計算出前一次的拍攝影像與這一次的拍攝影像的差異資料，以進行資料壓縮。
本實施方式的視頻傳輸系統不侷限於TV廣播系統。此外，所發送的視頻資料可以為動態影像資料，也可以為靜態影像資料。
例如，也可以藉由高速IP網路發送攝影機的視頻資料。例如，在醫療現場視頻資料的傳輸系統可以用於遠端診斷和遠端診療。作為用於如影像診斷等醫療行為的影像，需要更清晰的影像，由此作為醫療用影像，需要高解析度(8K、4K、2K)的影像。圖13示意性地示出利用視頻資料的傳輸系統的急救醫療系統。
救護車6600與醫療機構6601之間以及醫療機構6601與醫療機構6602之間的通訊藉由高速網路6605進行。救護車6600上裝載有攝影機6610、編碼器6611及通訊裝置6612。
攝影機6610拍攝運往醫療機構6601的患者。用攝影機6610取得的視頻資料6615可以用通訊裝置6612以非壓縮的形式發送。由此，可以在減少延遲的情況下將高解析度的視頻資料6615發送到醫療機構6601。在不能利用高速網路6605進行救護車6600與醫療機構6601之間的通訊的情況下，也可以用編碼器6611對視頻資料進行編碼並發送編過碼的視頻資料6616。此時，藉由進行利用人工神經網路的類型識別，可以與上述電視系統同樣的計算出前一次的拍攝影像與這一次的拍攝影像的差異資料，以進行資料壓縮。
醫療機構6601用通訊裝置6620接收從救護
車6600發來的視頻資料。在所接收的視頻資料為非壓縮資料的情況下，將該資料經過通訊裝置6620發送到顯示裝置6623並進行顯示。在視頻資料為壓縮資料的情況下，在用解碼器6621解壓之後，發送到伺服器6622及顯示裝置6623並進行顯示。醫生根據顯示裝置6623的影像向救護車6600的急救人員或者醫療機構6601內的醫務人員發出指示。圖13的傳輸系統能夠傳送高清晰度影像，因此醫療機構6601內的醫生能夠確認到急救運送途中的患者的詳細情況。因此，醫生可以在短時間內向急救人員或醫療機構內的醫務人員發出更準確的指示，從而可以提高患者的生存率。
醫療機構6601與醫療機構6602之間的視頻資料的通訊也與上述同樣。可以將用醫療機構6601的成像診斷裝置(CT、MRI等)取得的醫療影像發送到醫療機構6602。在此，雖然以救護車6600為例進行了說明，但是運送患者的手段也可以是直升機等航空機器或船舶。
本實施方式所示的電子裝置或系統可以與其他電子裝置或系統適當地組合。
此外，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式4
在本實施方式中，對可以用於在實施方式3中說明的圖11A所示的平板型終端或圖11B所示的手機等的輸入
輸出裝置進行說明。
圖14A、圖14B-1、圖14B-2以及圖14C是說明可以用於輸入輸出裝置的觸控面板700TP1的結構的圖。圖14A是本發明的一個實施方式的輸入輸出裝置的俯視圖，圖14B-1是說明本發明的一個實施方式的輸入輸出裝置的輸入部的一部分的示意圖，圖14B-2是說明圖14B-1所示的結構的一部分的示意圖。圖14C是說明觸控面板所包括的顯示部的一部分的示意圖。
圖15A是說明圖14C所示的觸控面板的像素的結構的一部分的仰視圖，圖15B是省略在圖15A中示出的結構的一部分而說明的仰視圖。
圖16A和圖16B以及圖17A和圖17B是說明觸控面板的結構的剖面圖。圖16A是沿著圖14A的粗線Z1-Z2、粗線Z3-Z4、粗線Z5-Z6的剖面圖，圖16B是說明圖16A的一部分的圖。
圖17A是沿著圖14A的粗線Z7-Z8、粗線Z9-Z10、粗線Z11-Z12的剖面圖，圖17B是說明圖17A的一部分的圖。
圖18A至圖18C是說明可以用於觸控面板的像素中的反射膜的形狀的示意圖。
圖19是說明用於觸控面板的輸入部的結構的方塊圖。
圖20是輸入輸出裝置所具備的像素電路的結構的電路圖。
〈輸入輸出裝置的結構範例〉
本實施方式所說明的輸入輸出裝置包括觸控面板700TP1(參照圖14A)。觸控面板包括顯示部及輸入部。
〈〈顯示部的結構範例〉〉
顯示部包括顯示面板，該顯示面板包括像素702(i,j)。
像素702(i,j)包括第二導電膜、第一導電膜、第二絕緣膜501C及第一顯示元件750(i,j)(參照圖17A)。
第二導電膜與像素電路530(i,j)電連接。例如，可以將具有被用作像素電路530(i,j)的開關SW1的電晶體的源極電極或汲極電極的功能的導電膜512B用作第二導電膜(參照圖17A及圖20)。
第一導電膜具有與第二導電膜重疊的區域。例如，可以將第一導電膜用於第一顯示元件750(i,j)的第一電極751(i,j)。
第二絕緣膜501C具有夾在第二導電膜與第一導電膜之間的區域，並在夾在第一導電膜與第二導電膜之間的區域中具有開口591A。第二絕緣膜501C具有夾在第一絕緣膜501A與導電膜511B之間的區域。第二絕緣膜501C在夾在第一絕緣膜501A與導電膜511B之間的區域中具有開口591B。第二絕緣膜501C在夾在第一絕緣膜
501A與導電膜511C之間的區域中具有開口591C(參照圖16A及圖17A)。
第一導電膜在開口591A中與第二導電膜電連接。例如，第一電極751(i,j)與導電膜512B電連接。這裡，可以將在設置於第二絕緣膜501C的開口591A中與第二導電膜電連接的第一導電膜稱為貫穿電極。
第一顯示元件750(i,j)與第一導電膜電連接。
第一顯示元件750(i,j)包括反射膜並具有控制反射膜所反射的光的强度的功能。例如，作為第一顯示元件750(i,j)的反射膜，可以使用第一導電膜或第一電極751(i,j)等。同樣的，作為第一顯示元件750(i,j+1)的反射膜，可以使用第一導電膜或第一電極751(i,j+1)等，作為第一顯示元件750(i,j+2)的反射膜，可以使用第一導電膜或第一電極751(i,j+2)等(参照圖18A)。此外，下面描述的圖18B示出作為反射膜的第一電極751(i,j)、第一電極751(i+1,j)以及第一電極751(i+2,j)。
第二顯示元件550(i,j)具有向第二絕緣膜501C發射光的功能(参照圖16A)。
反射膜具有形成有不遮斷第二顯示元件550(i,j)所發射的光的區域的形狀。
另外，本實施方式所說明的顯示面板的像素702(i,j)所具備的反射膜具有一個或多個開口751H(參
照圖18A至圖18C)。
第二顯示元件550(i,j)具有向開口751H發射光的功能。開口751H使第二顯示元件550(i,j)所發射的光透過。
例如，與像素702(i,j)鄰接的像素702(i,j+1)的開口751H不配置於經過像素702(i,j)的開口751H的在行方向(圖式中的以箭頭Ro1表示的方向)上延伸的直線上(參照圖18A)。或者，例如，與像素702(i,j)鄰接的像素702(i+1,j)的開口751H不配置於經過像素702(i,j)的開口751H的在列方向(圖式中的以箭頭Co1表示的方向)上延伸的直線上(參照圖18B)。
例如，像素702(i,j+2)的开口751H配置於經過像素702(i,j)的開口751H的在行方向上延伸的直線上(参照圖18A)。另外，像素702(i,j+1)的開口751H配置於與像素702(i,j)的開口751H和像素702(i,j+2)的開口751H之間的直線正交的直線上。
或者，例如，像素702(i+2,j)的開口751H配置於經過像素702(i,j)的開口751H的在列方向上延伸的直線上(参照圖18B)。另外，例如，像素702(i+1,j)的開口751H配置於與像素702(i,j)的開口751H和像素702(i+2,j)的開口751H之間的直線正交的直線上。
由此，可以容易在靠近第二顯示元件的位置
上配置顯示與第二顯示元件不同的顏色的第三顯示元件。其結果是，可以提供一種方便性或可靠性優異的顯示面板。
例如，將具有以形成有不遮斷第二顯示元件550(i,j)所發射的光的區域751E的方式其端部被切除的形狀的材料用於反射膜(參照圖18C)。明確而言，可以將以縮短列方向(圖式中的以箭頭Co1表示的方向)上的長度的方式其端部被切除的第一電極751(i,j)用作反射膜。在圖18C中，與第一電極751(i,j)同樣，示出第一電極751(i,j+1)。
由此，例如可以使用能夠藉由同一製程形成的像素電路驅動第一顯示元件、以與第一顯示元件不同的方法進行顯示的第二顯示元件。明確而言，藉由將反射型顯示元件用作第一顯示元件，可以降低功耗。或者，可以在外光亮的環境下以高對比良好地顯示影像。或者，可以使用發射光的第二顯示元件在暗環境下良好地顯示影像。另外，可以使用第二絕緣膜抑制第一顯示元件與第二顯示元件之間的雜質擴散或第一顯示元件與像素電路之間的雜質擴散。另外，被供應根據控制資料而被控制的電壓的第二顯示元件所發射的光的一部分不被第一顯示元件所具有的反射膜遮蔽。其結果是，可以提供一種方便性或可靠性優異的顯示裝置。
本實施方式所說明的輸入輸出裝置的像素所包括的第二顯示元件550(i,j)以在能夠看到使用第一顯
示元件750(i,j)的顯示的範圍的一部分中能夠看到使用第二顯示元件550(i,j)的顯示的方式設置。例如，在圖式中以虛線的箭頭表示入射到第一顯示元件750(i,j)而被反射的光的方向，該第一顯示元件750(i,j)藉由控制反射外光的強度進行顯示(參照圖17A)。此外，在圖式中以實線的箭頭表示第二顯示元件550(i,j)向能夠看到使用第一顯示元件750(i,j)的顯示的範圍的一部分發射光的方向(參照圖16A)。
由此，在能夠看到使用第一顯示元件的顯示的區域的一部分中，能夠看到使用第二顯示元件的顯示。或者，使用者能夠以不改變顯示面板的姿態等的方式看到顯示。其結果是，可以提供一種方便性或可靠性優異的顯示面板。
像素電路530(i,j)與信號線Sig1(j)電連接。導電膜512A與信號線Sig1(j)電連接(參照圖17A及圖20)。例如，作為像素電路530(i,j)的開關SW1，可以使用將第二導電膜用於被用作源極電極或汲極電極的導電膜512B的電晶體。
本實施方式所說明的顯示面板包括第一絕緣膜501A(參照圖16A)。
第一絕緣膜501A具有第一開口592A、第二開口592B及開口592C(參照圖16A或圖17A)。
第一開口592A包括與第一中間膜754A及第一電極751(i,j)重疊的區域或與第一中間膜754A及第
二絕緣膜501C重疊的區域。
第二開口592B包括與第二中間膜754B及導電膜511B重疊的區域。開口592C包括與中間膜754C及導電膜511C重疊的區域。
第一絕緣膜501A沿著第一開口592A的邊緣包括被夾在第一中間膜754A與第二絕緣膜501C之間的區域。第一絕緣膜501A沿著第二開口592B的邊緣包括被夾在第二中間膜754B與導電膜511B之間的區域。
本實施方式所說明的顯示面板包括掃描線G2(i)、佈線CSCOM、第三導電膜ANO及信號線Sig2(j)(參照圖20)。
本實施方式所說明的顯示面板的第二顯示元件550(i,j)包括第三電極551(i,j)、第四電極552以及包含發光性材料的層553(j)(參照圖16A)。另外，第三電極551(i,j)與第三導電膜ANO電連接，第四電極552與第四導電膜VCOM2電連接(參照圖20)。
第四電極552包括與第三電極551(i,j)重疊的區域。
包含發光性材料的層553(j)包括被夾在第三電極551(i,j)和第四電極552之間的區域。
第三電極551(i,j)在連接部522中與像素電路530(i,j)電連接。
本實施方式所說明的顯示面板的第一顯示元件750(i,j)包括包含液晶材料的層753、第一電極751
(i,j)以及第二電極752。第二電極752以在與第一電極751(i,j)之間形成控制液晶材料的配向的電場的方式設置(參照圖16A及圖17A)。
此外，本實施方式所說明的顯示面板包括配向膜AF1及配向膜AF2。配向膜AF2以在與配向膜AF1之間夾有包含液晶材料的層753的方式設置。
此外，本實施方式所說明的顯示面板包括第一中間膜754A以及第二中間膜754B。
第一中間膜754A包括在與第二絕緣膜501C之間夾有第一導電膜的區域。第一中間膜754A包括與第一電極751(i,j)接觸的區域。第二中間膜754B包括與導電膜511B接觸的區域。
此外，本實施方式所說明的顯示面板包括遮光膜BM、絕緣膜771、功能膜770P以及功能膜770D。此外，本實施方式所說明的顯示面板還包括彩色膜CF1及彩色膜CF2。
遮光膜BM在與第一顯示元件750(i,j)重疊的區域包括開口。彩色膜CF2設置在第二絕緣膜501C與第二顯示元件550(i,j)之間，並包括與開口751H重疊的區域(參照圖16A)。
絕緣膜771包括被夾在彩色膜CF1與包含液晶材料的層753之間或遮光膜BM與包含液晶材料的層753之間的區域。由此，可以使因彩色膜CF1的厚度產生的凹凸為平坦。或者，可以抑制從遮光膜BM或彩色膜
CF1等擴散到包含液晶材料的層753的雜質。
功能膜770P包括與第一顯示元件750(i,j)重疊的區域。
功能膜770D包括與第一顯示元件750(i,j)重疊的區域。功能膜770D以在與第一顯示元件750(i,j)之間夾有基板770的方式設置。由此，例如可以擴散第一顯示元件750(i,j)所反射的光。
本實施方式所說明的顯示面板包括基板570、基板770以及功能層520。
基板770包括與基板570重疊的區域。
功能層520包括被夾在基板570和基板770之間的區域。功能層520包括像素電路530(i,j)、第二顯示元件550(i,j)、絕緣膜521以及絕緣膜528。此外，功能層520包括絕緣膜518以及絕緣膜516(參照圖16A和圖16B)。
絕緣膜521包括被夾在像素電路530(i,j)和第二顯示元件550(i,j)之間的區域。
絕緣膜528設置在絕緣膜521和基板570之間，並在與第二顯示元件550(i,j)重疊的區域中包括開口。
沿著第三電極551(i,j)的外周形成的絕緣膜528防止第三電極551(i,j)和第四電極之間的短路。
絕緣膜518包括被夾在絕緣膜521和像素電路530(i,j)之間的區域。絕緣膜516包括被夾在絕緣膜
518和像素電路530(i,j)之間的區域。
此外，本實施方式所說明的顯示面板包括接合層505、密封劑705以及結構體KB1。
接合層505包括被夾在功能層520和基板570之間的區域，並具有貼合功能層520和基板570的功能。
密封劑705包括被夾在功能層520和基板770之間的區域，並具有貼合功能層520和基板770的功能。
結構體KB1具有在功能層520和基板770之間提供指定的空隙的功能。
本實施方式所說明的顯示面板包括端子519B及端子519C。
端子519B包括導電膜511B及中間膜754B。
中間膜754B包括與導電膜511B接觸的區域。端子519B例如與信號線Sig1(j)電連接。
此外，可以使用導電材料ACF1將端子519B與軟性印刷電路板FPC1電連接。
端子519C包括導電膜511C及中間膜754C。中間膜754C包括與導電膜511C接觸的區域。導電膜511C例如與佈線VCOM1電連接。
導電材料CP被夾在端子519C和第二電極752之間，並具有使端子519C和第二電極752電連接的功能。例如，可以將導電粒子用於導電材料CP。
此外，本實施方式所說明的顯示面板包括驅動電路GD以及驅動電路SD(參照圖14A)。
驅動電路GD與掃描線G1(i)電連接。驅動電路GD例如包括電晶體MD(參照圖16A)。明確而言，可以將包括能夠藉由與像素電路530(i,j)所包括的電晶體所具有的半導體膜相同的製程形成的半導體膜的電晶體用於電晶體MD。
驅動電路SD與信號線Sig1(j)電連接。驅動電路SD例如與端子519B電連接。
〈〈輸入部的結構範例〉〉
本實施方式所說明的輸入部包括與顯示面板重疊的區域(參照圖14A、圖14B-1、圖14B-2、圖14C、圖16A或圖17A)。
輸入部包括基板710、功能層720、接合層709、端子719(參照圖16A及圖17A)。
輸入部包括控制線CL(g)、檢測信號線ML(h)及檢測元件775(g,h)(參照圖14B-2)。
功能層720包括被夾在基板770和基板710之間的區域。功能層720包括檢測元件775(g,h)及絕緣膜706。
接合層709設置在功能層720和基板770之間，並具有貼合功能層720和基板770的功能。
檢測元件775(g,h)與控制線CL(g)及檢測信號線ML(h)電連接。
控制線CL(g)具有供應控制信號的功能。
檢測元件775(g,h)被供應控制信號，並具有供應控制信號及根據檢測元件775(g,h)與靠近重疊於顯示面板的區域的物體之間的距離而變化的檢測信號的功能。
檢測信號線ML(h)具有被供應檢測信號的功能。
檢測元件775(g,h)具有透光性。
檢測元件775(g,h)包括電極C(g)及電極M(h)。
電極C(g)與控制線CL(g)電連接。
電極M(h)與檢測信號線ML(h)電連接，並以與電極C(g)之間形成電場的方式配置，該電場的一部分被靠近與顯示面板重疊的區域的物體遮蔽。
由此，可以在使用顯示面板顯示影像資料的同時檢測出靠近與顯示面板重疊的區域的物體。
另外，本實施方式所說明的輸入部包括基板710及接合層709(參照圖16A及圖17A)。
基板710以在與基板770之間夾有檢測元件775(g,h)的方式設置。
接合層709設置在基板770與檢測元件775(g,h)之間，並具有貼合基板770與檢測元件775(g,h)的功能。
功能膜770P以在與第一顯示元件750(i,j)之間夾有檢測元件775(g,h)的方式設置。由此，例如可
以降低檢測元件775(g,h)所反射的光的強度。
另外，本實施方式所說明的輸入部包括一群多個檢測元件775(g,1)至檢測元件775(g,q)、另一群多個檢測元件775(1,h)至檢測元件775(p,h)(參照圖19)。g是1以上且p以下的整數，h是1以上且q以下的整數，並且p及q是1以上的整數。
一群多個檢測元件775(g,1)至檢測元件775(g,q)包括檢測元件775(g,h)並配置在行方向(圖式中的以箭頭Ro2表示的方向)上。
另一群多個檢測元件775(1,h)至檢測元件775(p,h)包括檢測元件775(g,h)並配置在與行方向交叉的列方向(圖式中的以箭頭Co2表示的方向)上。
設置在行方向上的一群多個檢測元件775(g,1)至檢測元件775(g,q)包括與控制線CL(g)電連接的電極C(g)。
配置在列方向上的另一群多個檢測元件775(1,h)至檢測元件775(p,h)包括與檢測信號線ML(h)電連接的電極M(h)。
本實施方式所說明的觸控面板的控制線CL(g)包括導電膜BR(g,h)(參照圖16A)。導電膜BR(g,h)具有與檢測信號線ML(h)重疊的區域。
絕緣膜706包括被夾在檢測信號線ML(h)與導電膜BR(g,h)之間的區域。由此，可以防止檢測信號線ML(h)與導電膜BR(g,h)之間的短路。
本實施方式所說明的觸控面板包括振盪電路OSC及檢測電路DC(參照圖19)。
振盪電路OSC與控制線CL(g)電連接，並具有供應控制信號的功能。例如，可以將矩形波、鋸形波、三角形波等用於控制信號。
檢測電路DC與檢測信號線ML(h)電連接，並具有根據檢測信號線ML(h)的電位變化供應檢測信號的功能。
下面說明觸控面板的各組件。注意，有時無法明確區分上述組件，一個組件可能兼作其他組件或包含其他組件的一部分。
例如，可以將第一導電膜用於第一電極751(i,j)。此外，還可以將第一導電膜用於反射膜。
可以將第二導電膜用於具有電晶體的源極電極或汲極電極的功能的導電膜512B。
此外，可以使用導電材料ACF2電連接端子719和撓性線路板FPC2。此外，端子719與檢測元件775(g,h)電連接。
〈〈像素電路的結構範例〉〉
以下參照圖20說明像素電路的結構範例。像素電路530(i,j)與信號線Sig1(j)、信號線Sig2(j)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM及第三導電膜ANO電連接。與此同樣，像素電路530(i,j+1)與信
號線Sig1(j+1)、信號線Sig2(j+1)、掃描線G1(i)、掃描線G2(i)、佈線CSCOM及第三導電膜ANO電連接。
像素電路530(i,j)和像素電路530(i,j+1)都包括開關SW1及電容元件C11。
像素電路530(i,j)和像素電路530(i,j+1)都包括開關SW2、電晶體M及電容元件C12。
例如，可以將包括與掃描線G1(i)電連接的閘極電極及與信號線Sig1(j)電連接的第一電極的電晶體用作開關SW1。
電容元件C11包括與用作開關SW1的電晶體的第二電極電連接的第一電極以及與佈線CSCOM電連接的第二電極。
例如，可以將包括與掃描線G2(i)電連接的閘極電極及與信號線Sig2(j)電連接的第一電極的電晶體用作開關SW2。
電晶體M包括與用作開關SW2的電晶體的第二電極電連接的閘極電極及與第三導電膜ANO電連接的第一電極。
此外，可以將包括以在與閘極電極之間夾著半導體膜的方式設置的導電膜的電晶體用作電晶體M。例如，可以將與能夠供應與電晶體M的閘極電極相同的電位的佈線電連接的導電膜用作上述導電膜。
電容元件C12包括與用作開關SW2的電晶體
的第二電極電連接的第一電極以及與電晶體M的第一電極電連接的第二電極。
此外，在像素電路530(i,j)中，第一顯示元件750(i,j)的第一電極與用作開關SW1的電晶體的第二電極電連接，第一顯示元件750(i,j)的第二電極與佈線VCOM1電連接。由此，可以驅動第一顯示元件750。與此同樣，在像素電路530(i,j+1)中，第一顯示元件750(i,j+1)的第一電極與用作開關SW1的電晶體的第二電極電連接，第一顯示元件750(i,j+1)的第二電極與佈線VCOM1電連接。由此，可以驅動第一顯示元件750。
此外，在像素電路530(i,j)中，第二顯示元件550(i,j)的第一電極與電晶體M的第二電極電連接，第二顯示元件550(i,j)的第二電極與第四導電膜VCOM2電連接。由此，可以驅動第二顯示元件550(i,j)。與此同樣，在像素電路530(i,j+1)中，第二顯示元件550(i,j+1)的第一電極與電晶體M的第二電極電連接，第二顯示元件550(i,j+1)的第二電極與第四導電膜VCOM2電連接。由此，可以驅動第二顯示元件550(i,j+1)。
〈〈電晶體的結構範例〉〉
例如，可以將底閘極型或頂閘極型等電晶體用作開關SW1、電晶體M、電晶體MD等。
例如，可以利用將包含第14族元素的半導體
用於半導體膜的電晶體。明確而言，可以將包含矽的半導體用於半導體膜。例如，可以使用將單晶矽、多晶矽、微晶矽或非晶矽等用於半導體膜的電晶體。
例如，可以利用將氧化物半導體用於半導體膜的電晶體。明確而言，可以將包含銦的氧化物半導體或包含銦、鎵及鋅的氧化物半導體用於半導體膜。
例如，可以將與將非晶矽用於半導體膜的電晶體相比關閉狀態下的洩漏電流更小的電晶體用作開關SW1、電晶體M、電晶體MD等。明確而言，可以將對半導體膜508使用氧化物半導體的電晶體用作開關SW1、電晶體M、電晶體MD等。
由此，與利用將非晶矽用於半導體膜的電晶體的像素電路相比，可以使像素電路能夠保持的影像信號的時間長。明確而言，可以抑制閃爍的發生，並以低於30Hz、較佳為低於1Hz、更佳為低於1次/分的頻率供應選擇信號。其結果是，可以降低資料處理裝置的使用者的眼疲勞。另外，可以降低伴隨驅動的功耗。
注意，在以下實施方式5中將詳細地描述將氧化物半導體用於半導體膜的電晶體。
能夠用作開關SW1的電晶體包括半導體膜508及具有與半導體膜508重疊的區域的導電膜504(參照圖17B)。另外，能夠用作開關SW1的電晶體包括與半導體膜508電連接的導電膜512A及導電膜512B。
導電膜504具有閘極電極的功能，絕緣膜506
具有閘極絕緣膜的功能。導電膜512A具有源極電極的功能和汲極電極的功能中的一個，導電膜512B具有源極電極的功能和汲極電極的功能中的另一個。
此外，可以將包括以在與導電膜504之間夾著半導體膜508的方式設置的導電膜524的電晶體用作電晶體M(參照圖16B)。
藉由將上述輸入輸出裝置應用於在實施方式3中說明的圖11A所示的平板型終端或圖11B所示的手機等，可以實現可見度、方便性或可靠性優異的電子裝置。
此外，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
在本實施方式中，參照圖21A至圖27C對半導體裝置的一個實施方式進行說明。
本發明的一個實施方式的電晶體較佳為具有實施方式6所說明的nc-OS或CAAC-OS。
〈電晶體結構1〉
下面，對根據本發明的一個實施方式的電晶體的範例進行說明。圖21A至圖21C是根據本發明的一個實施方式的電晶體的俯視圖及剖面圖。圖21A是俯視圖，圖21B是對應於圖21A所示的點劃線X1-X2的剖面圖，圖21C是對應於圖21A所示的點劃線Y1-Y2的剖面圖。另外，
有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。注意，在圖21A的俯視圖中，為了明確起見，省略圖式中的部分組件。
電晶體1200A包括：被用作背閘極電極的導電體1205(導電體1205a及導電體1205b)及被用作閘極電極的導電體1260；被用作閘極絕緣層的絕緣體1220、絕緣體1222、絕緣體1224及絕緣體1250；具有其中形成通道的區域的氧化物1230(氧化物1230a、氧化物1230b及氧化物1230c)；被用作源極和汲極中的一個的導電體1240a；被用作源極和汲極中的另一個的導電體1240b；包含過量氧的絕緣體1280；以及具有阻擋性的絕緣體1282。
氧化物1230包括氧化物1230a、氧化物1230a上的氧化物1230b、以及氧化物1230b上的氧化物1230c。當使電晶體1200A導通時，電流主要流過氧化物1230b(形成通道)。另一方面，在氧化物1230a及氧化物1230c中，有時在與氧化物1230b的介面附近(有時成為混合區域)電流流過，但是其他區域有時被用作絕緣體。
此外，如圖21A至圖21C所示，較佳為以覆蓋氧化物1230a及氧化物1230b的側面的方式設置氧化物1230c。藉由在絕緣體1280與包括形成有通道的區域的氧化物1230b之間設置氧化物1230c，可以抑制氫、水及鹵素等雜質從絕緣體1280擴散到氧化物1230b。
被用作背閘極電極的導電體1205可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。尤其是，氮化鉭膜等金屬氮化物膜具有對氫或氧的阻擋性，並且不容易氧化(耐氧化性高)，所以是較佳的。或者，作為導電體1205，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
例如，作為導電體1205a可以使用作為具有對氫的阻擋性的導電體的氮化鉭等，作為導電體1205b可以層疊導電性高的鎢。藉由使用該組合，可以在保持作為佈線的導電性的同時抑制氫擴散到氧化物1230。在圖21A至圖21C中，示出導電體1205a和導電體1205b的兩層結構，但是也可以不侷限於此，既可以是單層又可以是三層以上的疊層結構。例如，也可以在具有阻擋性的導電體與導電性高的導電體之間形成具有阻擋性的導電體以及與導電性高的導電體之間的緊密性高的導電體。
絕緣體1220及絕緣體1224較佳為氧化矽膜或氧氮化矽膜等包含氧的絕緣體。尤其是，作為絕緣體1224較佳為使用包含過量氧(含有超過化學計量組成的氧)的絕緣體。藉由以與構成電晶體1200的氧化物1230接觸的方式設置上述包含過量氧的絕緣體，可以填補氧化
物1230中的氧空位。絕緣體1220及絕緣體1224不一定需要使用同一材料。
作為絕緣體1222，例如較佳為使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba，Sr)TiO3(BST)等的絕緣體的單層或疊層。尤其是，作為絕緣體1222，較佳為使用氧化鋁膜及氧化鉿膜等具有對氧或氫的阻擋性的絕緣膜。當使用這種材料形成絕緣體1222時，絕緣體1222被用作防止從氧化物1230釋放氧或從外部混入氫等雜質的層。
或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣體1220、絕緣體1222及絕緣體1224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料形成的疊層結構。
當在絕緣體1220和絕緣體1224之間包括包含high-k材料的絕緣體1222時，在特定條件下，絕緣體1222俘獲電子，可以增大臨界電壓。就是說，絕緣體1222有時帶負電。
例如，當將氧化矽用於絕緣體1220及絕緣體
1224，將氧化鉿、氧化鋁、氧化鉭等電子俘獲能階多的材料用於絕緣體1222時，在比半導體裝置的使用溫度或保存溫度高的溫度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)下保持導電體1205的電位高於源極電極或汲極電極的電位的狀態10毫秒以上，典型是1分鐘以上，由此電子從構成電晶體1200A的氧化物1230向導電體1205移動。此時，移動的電子的一部分被絕緣體1222的電子俘獲能階俘獲。
在絕緣體1222的電子俘獲能階俘獲所需要的電子的電晶體的臨界電壓向正一側漂移。藉由控制導電體1205的電壓可以控制電子的俘獲量，由此可以控制臨界電壓。藉由採用該結構，電晶體1200A成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外，俘獲電子的處理在電晶體的製造過程中進行即可。例如，在形成與電晶體的源極導電體或汲極導電體連接的導電體之後、前製程(晶圓處理)結束之後、晶圓切割(wafer dicing)製程之後或者封裝之後等發貨之前的任一個階段進行俘獲電子的處理即可。
此外，藉由適當地調整絕緣體1220、絕緣體1222及絕緣體1224的厚度，能夠控制臨界電壓。例如，藉由減少絕緣體1220、絕緣體1222及絕緣體1224的厚度總和，高效率地施加有來自導電體1205的電壓，由此可以提供一種功耗低的電晶體。絕緣體1220、絕緣體
1222及絕緣體1224的厚度總和較佳為65nm以下，更佳為20nm以下。
因此，本發明的一個實施方式可以提供一種關閉狀態時的洩漏電流小的電晶體。本發明的一個實施方式可以提供一種具有穩定的電特性的電晶體。另外，本發明的一個實施方式可以提供一種導通狀態電流大的電晶體。另外，本發明的一個實施方式可以提供一種次臨界擺幅值小的電晶體。另外，本發明的一個實施方式可以提供一種可靠性高的電晶體。
氧化物1230a、氧化物1230b及氧化物1230c使用In-M-Zn氧化物(M為Al、Ga、Y或Sn)等金屬氧化物形成。作為氧化物1230，也可以使用In-Ga氧化物、In-Zn氧化物。
下面說明根據本發明的氧化物1230。
用作氧化物1230的氧化物較佳為至少包含銦或鋅。特別較佳為包含銦及鋅。另外，較佳的是，除此之外，還包含鋁、鎵、釔或錫等。另外，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此考慮氧化物包含銦、元素M及鋅的情況。注意，元素M為鋁、鎵、釔或錫等。作為其他的可用於元素M的元素，除了上述元素以外，還有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時可以組合多個上述元素。
首先，參照圖28A至圖28C說明根據本發明的氧化物所包含的銦、元素M及鋅的較佳的原子個數比範圍。注意，在圖28A至圖28C中，沒有記載氧的原子個數比。將氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖28A至圖28C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1
α
1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=1：1：β的原子個數比的(β
0)的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線、[In]：[M]：[Zn]=1：4：β的原子個數比的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線及[In]：[M]：[Zn]=5：1：β的原子個數比的線。
圖28A至圖28C所示的具有[In]：[M]：[Zn]=0：2：1的原子個數比或其近似值的氧化物容易具有尖晶石型結晶結構。
圖28A和圖28B示出本發明的一個實施方式的氧化物所包含的銦、元素M及鋅的較佳的原子個數比範圍的範例。
作為範例，圖29示出[In]：[M]：[Zn]=1：1：1的InMZnO4的結晶結構。圖29是在從平行於b軸的方向上觀察時的InMZnO4的結晶結構。圖29所示的包含M、Zn、氧的層(以下、(M，Zn)層)中的金屬元素表示元素M或鋅。此時，元素M和鋅的比例相同。元素M和鋅可以相互置換，其具有不規則排列。
InMZnO4具有層狀結晶結構(也稱為層狀結構)，如圖29所示，包含銦及氧的層(下面稱為In層)：包含元素M、鋅及氧的(M，Zn)層=1：2。
銦和元素M可以相互置換。因此，可以用銦取代(M，Zn)層中的元素M，將該層表示為(In，M，Zn)層。在此情況下，具有In層：(In，M，Zn)層=1：2的層狀結構。
具有[In]：[M]：[Zn]=1：1：2的原子個數比的氧化物具有In層：(M，Zn)層=1：3的層狀結構。就是說，當[Zn]相對於[In]及[M]增大時，在氧化物晶化的情況下，相對於In層的(M，Zn)層的比例增加。
注意，在氧化物中，在In層：(M，Zn)層=1：非整數時，有時具有多種In層：(M，Zn)層=1：整數的層狀結構。例如，在[In]：[M]：[Zn]=1：1：1.5的情況下，有時具有In層：(M，Zn)層=1：2的層狀結構和In層：(M，Zn)層=1：3的層狀結構混在一起的結構。
例如，當使用濺射裝置形成氧化物時，形成
其原子個數比與靶材的原子個數比錯開的膜。尤其是，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。
有時在氧化物中，多個相共存(例如，二相共存、三相共存等)。例如，在是[In]：[M]：[Zn]=0：2：1的原子個數比的附近值的原子個數比的情況下，尖晶石型結晶結構和層狀結晶結構的二相容易共存。在[In]：[M]：[Zn]=1：0：0的原子個數比的附近值的原子個數比的情況下，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在氧化物中多個相共存時，在不同的結晶結構之間有時形成晶界。
藉由增高銦含量，可以提高氧化物的載子移動率(電子移動率)。這是因為：在包含銦、元素M及鋅的氧化物中，重金屬的s軌域主要有助於載子傳導，藉由增高銦含量，s軌域重疊的區域變大，由此銦含量高的氧化物的載子移動率比銦含量低的氧化物高。
另一方面，氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，在是[In]：[M]：[Zn]=0：1：0的原子個數比及其附近值的原子個數比(例如，圖28C中的區域C)的情況下，絕緣性變高。
因此，本發明的一個實施方式的氧化物較佳為具有圖28A的以區域A表示的原子個數比，此時該氧化物容易具有載子移動率高且晶界少的層狀結構。
圖28B中的區域B示出[In]：[M]：[Zn]=4：2：3至4.1的原子個數比及其附近值。附近值例如包含
[In]：[M]：[Zn]=5：3：4的原子個數比。具有以區域B表示的原子個數比的氧化物尤其是具有高的結晶性及優異的載子移動率的氧化物。
注意，氧化物形成層狀結構的條件不是根據原子個數比唯一決定的。根據原子個數比，形成層狀結構的難以有差異。另一方面，即使在原子個數比相同的情況下，也根據形成條件，有時具有層狀結構，有時不具有層狀結構。因此，圖示的區域是表示氧化物具有層狀結構時的原子個數比的區域，區域A至區域C的境界不嚴格。
接著，說明將上述氧化物用於電晶體的情況。
藉由將氧化物用於電晶體，可以減少晶界中的載子散亂等，因此可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
此外，作為電晶體較佳為使用載子密度低的氧化物。例如，將氧化物的載子密度設定為低於8×1011cm-3，較佳為低於1×1011cm-3，更佳為低於1×1010cm-3且1×10-9cm-3以上。
另外，因為在高純度本質或實質上高純度本質的氧化物中，載子發生源少，所以可以降低載子密度。此外，高純度本質或實質上高純度本質的氧化物的缺陷態密度低，所以有時其陷阱態密度也降低。
此外，被氧化物的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時
在陷阱態密度高的氧化物中形成有通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物中的雜質濃度是有效的。為了降低氧化物中的雜質濃度，較佳為還降低靠近的膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
在此，說明氧化物中的各雜質的影響。
在氧化物包含第14族元素之一的矽或碳時，在氧化物中形成缺陷態。因此，將氧化物中的矽或碳的濃度、與氧化物的介面附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷態而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物的電晶體容易具有常開啟特性。由此，較佳為降低氧化物中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的氧化物中的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物包含氮時，產生作為載子的電子，並載子密度增加，而氧化物容易被n型化。其結果是，將含有氮的氧化物用於半導體的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物中的氮，例如，利
用SIMS測得的氧化物中的氮濃度較佳為小於5×1019atoms/cm3、更佳為5×1018atoms/cm3以下，進一步較佳為1×1018atoms/cm3以下，還較佳為5×1017atoms/cm3以下。
包含在氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧空位。當氫進入該氧空位時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物的電晶體容易具有常開啟特性。
由此，較佳為儘可能減少氧化物中的氫。明確而言，在氧化物中，利用SIMS測得的氫濃度低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將雜質充分得到降低的氧化物用於電晶體的通道區域，可以賦予穩定的電特性。
接著，對該氧化物具有兩層結構或三層結構的情況進行說明。參照圖30A至圖30C說明氧化物S1、氧化物S2和氧化物S3的疊層結構及與疊層結構接觸的絕緣體的能帶圖、氧化物S1和氧化物S2的疊層結構及與疊層結構接觸的絕緣體的能帶圖以及氧化物S2和氧化物S3的疊層結構及與疊層結構接觸的絕緣體的能帶圖。
圖30A是包括絕緣體I1、氧化物S1、氧化物S2、氧化物S3和絕緣體I2的疊層結構的厚度方向上的能帶圖的範例。另外，圖30B是包括絕緣體I1、氧化物
S2、氧化物S3和絕緣體I2的疊層結構的厚度方向上的能帶圖的範例。另外，圖30C是包括絕緣體I1、氧化物S1、氧化物S2和絕緣體I2的疊層結構的厚度方向上的能帶圖的範例。注意，為了便於理解，能帶圖示出絕緣體I1、氧化物S1、氧化物S2、氧化物S3及絕緣體I2的導帶底的能階(Ec)。
較佳的是，氧化物S1、氧化物S3的導帶底的能階比氧化物S2更靠近真空能階。典型的是，氧化物S2的導帶底的能階低於氧化物S1、氧化物S3的導帶底的能階即可。明確而言，氧化物S2的導帶底的能階與氧化物S1的導帶底的能階之差較佳為0.15eV以上且2eV以下，更佳為0.5eV以上且1eV以下。再加上，氧化物S2的導帶底的能階與氧化物S3的導帶底的能階之差較佳為0.15eV以上且2eV以下，更佳為0.5eV以上且1eV以下。就是說，較佳的是，氧化物S2的電子親和力大於氧化物S1及氧化物S3的電子親和力即可，明確而言，氧化物S1的電子親和力與氧化物S2的電子親和力之差較佳為0.15eV以上且2eV以下，更佳為0.5eV以上且1eV以下，並且氧化物S3的電子親和力與氧化物S2的電子親和力之差較佳為0.15eV以上且2eV以下，更佳為0.5eV以上且1eV以下
如圖30A至圖30C所示，在氧化物S1、氧化物S2、氧化物S3中，導帶底的能階平滑地變化。換言之，也可以將上述情況表達為導帶底的能階連續地變化或
者連續地接合。為了實現這種能帶圖，較佳為降低形成在氧化物S1與氧化物S2的介面或者氧化物S2與氧化物S3的介面的混合層的缺陷態密度。
明確而言，藉由使氧化物S1和氧化物S2、氧化物S2和氧化物S3包含氧之外的共同元素(主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物S2為In-Ga-Zn氧化物的情況下，作為氧化物S1、氧化物S3較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物、氧化鎵等。
此時，載子的主要路徑成為氧化物S2。因為可以降低氧化物S1與氧化物S2的介面以及氧化物S2與氧化物S3的介面的缺陷態密度，所以介面散射給載子傳導帶來的影響小，從而可以得到大的導通狀態電流。
在電子被陷阱態俘獲時，被俘獲的電子像固定電荷那樣動作，導致電晶體的臨界電壓向正方向漂移。藉由設置氧化物S1、氧化物S3，可以使陷阱態遠離氧化物S2。藉由採用該結構，可以防止電晶體的臨界電壓向正方向漂移。
氧化物S1、氧化物S3使用與氧化物S2相比導電率充分低的材料。此時，氧化物S2、氧化物S2與氧化物S1的介面以及氧化物S2與氧化物S3的介面主要用作通道區域。例如，作為氧化物S1、氧化物S3，使用具有在圖28C中以絕緣性高的區域C表示的原子個數比的氧化物即可。注意，圖28C所示的區域C表示[In]：
[M]：[Zn]=0：1：0或其近旁值的原子個數比。
例如，當作為氧化物S2採用以區域A表示的原子個數比的氧化物時，較佳為作為氧化物S1及氧化物S3使用[M]/[In]為1以上(較佳為2以上)的氧化物。另外，作為氧化物S3，較佳為使用能夠得到充分高的絕緣性的[M]/([Zn]+[In])為1以上的氧化物。
作為絕緣體1250，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba，Sr)TiO3(BST)等的絕緣體的單層或疊層。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽而使用。
另外，與絕緣體1224同樣，作為絕緣體1250較佳為使用其氧含量超過滿足化學計量組成的氧化物絕緣體。藉由以與氧化物1230接觸的方式設置上述包含過量氧的絕緣體，可以減少氧化物1230中的氧空位。
絕緣體1250可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等具有對氧或氫的阻擋性的絕緣膜。當使用這種材料形成絕緣體1250時，絕緣體1250被用作防止從氧化物1230釋放氧或從外部混入氫等雜質的層。
絕緣體1250也可以具有與絕緣體1220、絕緣
體1222及絕緣體1224同樣的疊層結構。當絕緣體1250具有在電子俘獲態俘獲所需要的電子的絕緣體時，電晶體1200A的臨界電壓可以向正一側漂移。藉由採用該結構，電晶體1200A成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外，在圖21A至圖21C所示的半導體裝置中，可以在氧化物1230和導電體1260之間除了絕緣體1250以外還可以設置障壁膜。或者，作為氧化物1230c，也可以使用具有阻擋性的材料。
例如，藉由以與氧化物1230接觸的方式設置包含過量氧的絕緣膜，且由障壁膜包圍這些膜，可以使氧化物為與化學計量組成大致一致的狀態或者超過化學計量組成的氧的過飽和狀態。此外，可以防止對氧化物1230侵入氫等雜質。
導電體1240a和導電體1240b中的一個被用作源極電極，而導電體1240a和導電體1240b中的另一個被用作汲極電極。
導電體1240a、導電體1240b可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以這些元素為主要成分的合金。尤其是，氮化鉭膜等金屬氮化物膜對氫或氧具有阻擋性，且耐氧化性較高，所以是較佳的。
此外，雖然圖式中示出單層結構，但是也可以採用兩層以上的疊層結構。例如，較佳為層疊氮化鉭膜
及鎢膜。另外，較佳為層疊鈦膜及鋁膜。另外，也可以採用在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構。
另外，也可以使用：在鈦膜或氮化鈦膜上層疊鋁膜或銅膜並在其上形成鈦膜或氮化鈦膜的三層結構、在鉬膜或氮化鉬膜上層疊鋁膜或銅膜而並在其上形成鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
被用作閘極電極的導電體1260例如可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬、以上述金屬為成分的合金或組合上述金屬的合金等而形成。尤其是，氮化鉭膜等金屬氮化物膜對氫或氧具有阻擋性，且耐氧化性較高，所以是較佳的。另外，也可以使用選自錳、鋯中的一個或多個的金屬。此外，也可以使用以摻雜有磷等雜質元素的多晶矽為代表的半導體、鎳矽化物等矽化物。此外，在圖式中示出單層結構，但是也可以採用兩層以上的疊層結構。
例如，較佳為採用在鋁膜上層疊鈦膜的兩層結構。另外，也可以採用在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構。
還有在鈦膜上層疊鋁膜，在其上層疊鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、
鎢、鉬、鉻、釹、鈧中的一種或多種的合金膜或氮化膜。
此外，作為導電體1260，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料。另外，也可以採用上述具有透光性的導電材料和上述金屬的疊層結構。
接著，在電晶體1200A的上方設置絕緣體1280及絕緣體1282。
作為絕緣體1280較佳為使用含有超過化學計量組成的氧的氧化物。就是說，在絕緣體1280中，較佳為形成有比滿足化學計量組成的氧多的氧存在的區域(以下，也稱為過量氧區域)。尤其是，在將氧化物半導體用於電晶體1200A時，作為電晶體1200A附近的層間膜等形成具有過量氧區域的絕緣體，降低電晶體1200A所包含的氧化物1230的氧空位，而可以提高電晶體1200A的可靠性。
作為具有過剰氧區域的絕緣體，明確而言，較佳為使用由於加熱而一部分的氧脫離的氧化物材料。作為由於加熱而氧脫離的氧化物是指：在TDS分析中，換成為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的氧化物膜。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
例如，作為這種材料，較佳為使用包含氧化矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。注意，在本說明書中，“氧氮化矽”是指在其組成中氧含量多於氮含量的材料，而“氮氧化矽”是指在其組成中氮含量多於氧含量的材料。
覆蓋電晶體1200A的絕緣體1280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
作為絕緣體1282，例如較佳為使用氧化鋁及氧化鉿等具有對氧或氫的阻擋性的絕緣膜。當使用這種材料形成絕緣體1282時，絕緣體1282被用作防止從氧化物1230釋放氧或從外部混入氫等雜質的層。
藉由具有上述結構，可以提供包含氧化物半導體的導通狀態電流大的。另外，可以提供包含氧化物半導體的關閉狀態電流小的電晶體。另外，藉由將具有上述結構的電晶體用於半導體裝置，可以在抑制半導體裝置的電特性變動的同時提高可靠性。另外，可以提供功耗得到降低的半導體裝置。
〈電晶體結構2〉
圖22A至圖22C示出與圖21A至圖21C所示的電晶體不同的結構的範例。圖22A示出電晶體1200B的頂面。注意，為了明確起見，在圖22A中省略一部分的膜。另外，圖22B是沿圖22A中的點劃線X1-X2的剖面圖，圖22C是沿點劃線Y1-Y2的剖面圖。另外，有時將點劃
線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。
注意，在圖22A至圖22C所示的電晶體1200B中，對具有與圖21A至圖21C所示的電晶體1200A的結構相同的功能的結構附加相同元件符號。
在圖22A至圖22C所示的結構中，導電體1260具有兩層結構。當採用兩層結構時，可以設置相同材料的疊層。例如，導電體1260a利用熱CVD法、MOCVD法或ALD法形成。尤其是，較佳為利用ALD法形成。藉由利用ALD法等形成，可以降低進行沉積時對絕緣體1250造成的損傷。利用ALD法等可以形成覆蓋性高的導電體1260a。因此，可以提供一種可靠性高的電晶體。
接著，利用濺射法形成導電體1260b。此時，藉由在絕緣體1250上具有導電體1260a，可以抑制形成導電體1260b時的損傷影響到絕緣體1250。另外，濺射法的沉積速度比ALD法快，所以良率高，從而可以提高生產率。
再者，在圖22A至22C所示的結構中，以覆蓋導電體1260的方式形成絕緣體1270。當將氧脫離的氧化物材料用於絕緣體1280時，作為絕緣體1270使用具有對氧的阻擋性的物質，以防止由於脫離的氧導電體1260b氧化。
例如，作為絕緣體1270可以使用氧化鋁等金
屬氧化物。以防止導電體1260的氧化的程度的厚度形成絕緣體1270即可。例如，以1nm以上且10nm以下、較佳為3nm以上且7nm以下的厚度形成絕緣體1270。
藉由採用該結構，可以擴大導電體1260的材料的選擇範圍。例如，可以使用鋁等耐氧化性低且導電性高的材料。另外，例如可以使用容易進行成膜或加工的導電體。
因此，可以抑制導電體1260的氧化，並且可以將從絕緣體1280脫離的氧高效率地供應到氧化物1230。此外，藉由作為導電體1260使用導電性高的導電體，可以提供一種功耗小的電晶體。
〈電晶體結構3〉
圖23A至圖23C示出與圖21A至圖22C所示的電晶體不同的結構的範例。圖23A示出電晶體1200C的頂面。注意，為了明確起見，在圖23A中省略一部分的膜。另外，圖23B是沿圖23A中的點劃線X1-X2的剖面圖，圖23C是沿點劃線Y1-Y2的剖面圖。另外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。
注意，在圖23A至圖23C所示的電晶體1200C中，對具有與圖21A至圖21C所示的電晶體1200A的結構相同的功能的結構附加相同元件符號。
在圖23A至圖23C所示的結構中，被用作閘
極電極的導電體1260包括導電體1260a、導電體1260b及導電體1260c。另外，氧化物1230c只要覆蓋氧化物1230b的側面即可，也可以在絕緣體1224上被切斷。
例如，導電體1260a利用熱CVD法、MOCVD法或ALD法形成。尤其是，較佳為利用ALD法形成。藉由利用ALD法等形成，可以降低進行沉積時對絕緣體1250造成的電漿損傷。利用ALD法等可以形成覆蓋性高的導電體1260a。因此，可以提供一種可靠性高的電晶體。
另外，導電體1260b使用鉭、鎢、銅、鋁等導電性高的材料形成。再者，形成在導電體1260b上的導電體1260c較佳為使用氮化鎢等耐氧化性高的導電體形成。
例如，在作為絕緣體1280使用使氧脫離的氧化物材料的情況下，藉由作為與具有過量氧區域的絕緣體1280接觸的面積大的導電體1260c使用耐氧化性高的導電體，可以抑制從過量氧區域脫離的氧被導電體1260吸收。此外，可以抑制導電體1260的氧化，並且可以將從絕緣體1280脫離的氧高效率地供應到氧化物1230。此外，藉由作為導電體1260b使用導電性高的導電體，可以提供一種功耗小的電晶體。
另外，如圖23C所示，在通道寬度方向上，氧化物1230b被導電體1260覆蓋。此外，藉由使絕緣體1224具有凸部，氧化物1230b的側面也可以被導電體
1260覆蓋。例如，較佳的是，藉由調整絕緣體1224的凸部的形狀，在氧化物1230b的側面上，導電體1260的底面比氧化物1230b的底面更接近於基板一側。也就是說，電晶體1200C具有可以由導電體1260的電場電圍繞氧化物1230b的結構。如此，將由導電體的電場電圍繞氧化物1230b的電晶體結構稱為surrounded channel(s-channel)結構。在s-channel結構的電晶體1200C中，也可以在氧化物1230b整體(塊體)形成通道。在s-channel結構中可以使電晶體的汲極電流增大，來可以得到更大的導通狀態電流(在電晶體處於開啟狀態時流在源極與汲極之間的電流)。此外，也可以由導電體1260的電場使形成在氧化物1230b中的通道形成區域的整個區域空乏化。因此，s-channel結構可以進一步減少電晶體的關閉狀態電流。另外，藉由縮短通道寬度，可以提高增大導通狀態電流且減少關閉狀態電流的s-channel結構的效果等。
〈電晶體結構4〉
圖24A至圖24C示出與圖21A至圖23C所示的電晶體不同的結構的範例。圖24A示出電晶體1200D的頂面。注意，為了明確起見，在圖24A中省略一部分的膜。另外，圖24B是沿圖24A中的點劃線X1-X2的剖面圖，圖24C是沿點劃線Y1-Y2的剖面圖。另外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。
注意，在圖24A至圖24C所示的電晶體1200D中，對具有與圖21A至圖21C所示的電晶體1200A的結構相同的功能的結構附加相同元件符號。
在圖24A至圖24C所示的結構中，被用作源極或汲極的導電體具有疊層結構。作為導電體1240a及導電體1240b較佳為使用與氧化物1230b的緊密性高的導電體，作為導電體1240a及導電體1240b較佳為使用導電性高的材料。此外，較佳為利用ALD法形成導電體1240a及導電體1240b。藉由利用ALD法等形成導電體1240a及導電體1240b，可以提高覆蓋性。
例如，在作為氧化物1230b使用包含銦的金屬氧化物的情況下，作為導電體1240a及導電體1240b可以使用氮化鈦等。此外，藉由作為導電體1241a及導電體1241b使用鉭、鎢、銅、鋁等導電性高的材料，可以提供一種可靠性高且功耗小的電晶體。
另外，如圖24B及圖24C所示，在通道寬度方向上，氧化物1230b被導電體1205及導電體1260覆蓋。此外，藉由使絕緣體1222具有凸部，氧化物1230b的側面也可以被導電體1260覆蓋。
在此，在作為絕緣體1222使用氧化鉿等high-k材料的情況下，因為絕緣體1222的相對介電常數較大，所以可以減小等效氧化物(SiO2)厚度(EOT：Equivalent Oxide Thickness)。因此，由於絕緣體1222的物理上的厚度而可以擴大導電體1205與氧化物1230之
間的距離，而不使施加到氧化物1230的來自導電體1205的電場的影響減弱。因此，藉由調整絕緣體1222的厚度，可以調整導電體1205與氧化物1230之間的距離。
例如，較佳的是，藉由調整絕緣體1224的凸部的形狀，在氧化物1230b的側面上，導電體1260的底面比氧化物1230b的底面更接近於基板一側。也就是說，電晶體1200D具有可以由導電體1260的電場電圍繞氧化物1230b的結構。也就是說，與電晶體1200C同樣，電晶體1200D具有s-channel結構。在具有s-channel結構的電晶體1200D中，也可以在氧化物1230b整體(塊體)形成通道。在s-channel結構中可以使電晶體的汲極電流增大，來可以得到更大的導通狀態電流(在電晶體處於開啟狀態時流在源極與汲極之間的電流)。此外，也可以由導電體1260的電場使形成在氧化物1230b中的通道形成區域的整個區域空乏化。因此，s-channel結構可以進一步減少電晶體的關閉狀態電流。另外，藉由縮短通道寬度，可以提高增大導通狀態電流且減少關閉狀態電流的s-channel結構的效果等。
〈電晶體結構5〉
圖25A至圖25C示出與圖21A至圖24C所示的電晶體不同的結構的範例。圖25A示出電晶體1200E的頂面。注意，為了明確起見，在圖25A中省略一部分的膜。另外，圖25B是沿圖25A中的點劃線X1-X2的剖面圖，
圖25C是沿點劃線Y1-Y2的剖面圖。另外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。
注意，在圖25A至圖25C所示的電晶體1200E中，對具有與圖21A至圖21C所示的電晶體1200A的結構相同的功能的結構附加相同元件符號。
圖25A至圖25C所示的電晶體1200E在形成於絕緣體1280的開口中形成有氧化物1230c、絕緣體1250及導電體1260。另外，導電體1240a和導電體1240b中的端部與形成在絕緣體1280中的開口的端部一致。再者，導電體1240a及導電體1240b的端部與氧化物1230的端部的一部分一致。由此，可以在與絕緣體1280的開口同時形成導電體1240a、導電體1240b。由此，可以減少遮罩及製程的數量。此外，可以提高良率及生產率。
另外，導電體1240a、導電體1240b、氧化物1230c以及氧化物1230d隔著氧化物1230d接觸於具有過量氧區域的絕緣體1280。由此，藉由在絕緣體1280與包括形成有通道的區域的氧化物1230b之間設置氧化物1230d，可以抑制氫、水及鹵素等雜質從絕緣體1280擴散到氧化物1230b。
再者，由於圖25A至圖25C所示的電晶體1200E具有導電體1240a、導電體1240b與導電體1260幾乎不重疊的結構，所以可以減小導電體1260的寄生電
容。也就是說，可以提供一種工作頻率高的電晶體。
〈電晶體結構6〉
圖26A至圖26C示出與圖21A至圖25C所示的電晶體不同的結構的範例。圖26A示出電晶體1200F的頂面。注意，為了明確起見，在圖26A中省略一部分的膜。另外，圖26B是沿圖26A中的點劃線X1-X2的剖面圖，圖26C是沿點劃線Y1-Y2的剖面圖。另外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。
注意，在圖26A至圖26C所示的電晶體1200F中，對具有與圖25A至圖25C所示的電晶體1200E的結構相同的功能的結構附加相同元件符號。
在絕緣體1282上形成有絕緣體1285及絕緣體1286。
在形成於絕緣體1280、絕緣體1282以及絕緣體1285的開口中形成有氧化物1230c、絕緣體1250及導電體1260。另外，導電體1240a和導電體1240b中的端部與形成在絕緣體1280中的開口的端部一致。再者，導電體1240a及導電體1240b的端部與氧化物1230c的端部的一部分一致。由此，可以在與絕緣體1280的開口同時形成導電體1240a、導電體1240b。由此，可以減少遮罩及製程的數量。此外，可以提高良率及生產率。
另外，導電體1240a、導電體1240b、氧化物
1230c以及氧化物1230b隔著氧化物1230d接觸於具有過量氧區域的絕緣體1280。由此，藉由在絕緣體1280與包括形成有通道的區域的氧化物1230b之間設置氧化物1230d，可以抑制氫、水及鹵素等雜質從絕緣體1280擴散到氧化物1230b。
另外，在圖26A至圖26C所示的電晶體1200F中不形成高電阻的偏移(offset)區域，因此可以增大電晶體的導通狀態電流。
〈電晶體結構7〉
圖27A至圖27C示出與圖21A至圖26C所示的電晶體不同的結構的範例。圖27A示出電晶體1200G的頂面。注意，為了明確起見，在圖27A中省略一部分的膜。另外，圖27B是沿圖27A中的點劃線X1-X2的剖面圖，圖27C是沿點劃線Y1-Y2的剖面圖。另外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。
注意，在圖27A至圖27C所示的電晶體1200G中，對具有與圖21A至圖21C所示的電晶體1200A的結構相同的功能的結構附加相同元件符號。
圖27A至圖27C所示的電晶體1200G不包括氧化物1230d。例如，在作為導電體1240a及導電體1240b使用耐氧化性高的導電體的情況下，不一定需要設置氧化物1230d。由此，可以減少遮罩及製程的數量。此
外，可以提高良率及生產率。
另外，絕緣體1224也可以僅設置在與氧化物1230a及氧化物1230b重疊的區域中。此時，可以以絕緣體1222為蝕刻停止層對氧化物1230a、氧化物1230b及絕緣體1224進行加工。因此，可以提高良率或生產率。
再者，由於圖27A至圖27C所示的電晶體1200G具有導電體1240a、導電體1240b與導電體1260幾乎不重疊的結構，所以可以減小導電體1260的寄生電容。也就是說，可以提供一種工作頻率高的電晶體。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式6
在本實施方式中，說明可以應用於上述實施方式所示的氧化物1230的氧化物半導體膜的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體
以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於準穩態且原子的配置沒有被固定化；鍵角不固定；具有短程有序而不具有長程有序等等。
亦即，不能將穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞(void)的不穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
〈CAAC-OS〉
首先，說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
說明使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS進行分析時的情況。例如，當利用out-of-plane法分析包含分類為空間群R-3m的InGaZnO4結晶的CAAC-OS的結構時，如圖31A所示，在繞射角(2θ)為31°附近出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可確認到在CAAC-OS中結晶具有c軸配向性，並且c軸朝向大致垂
直於形成CAAC-OS的膜的面(也稱為被形成面)或頂面的方向。注意，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值起因於分類為空間群Fd-3m的結晶結構。因此，較佳的是，在CAAC-OS中不出現該峰值。
另一方面，當利用從平行於被形成面的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近出現峰值。該峰值來源於InGaZnO4結晶的(110)面。並且，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖31B所示的那樣觀察不到明確的峰值。另一方面，當對單晶InGaZnO4將2θ固定為56°附近來進行Φ掃描時，如圖31C所示，觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於CAAC-OS的被形成面的方向上入射束徑為300nm的電子束時，有可能出現圖31D所示的繞射圖案(也稱為選區電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，電子繞射也示出CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖31E示出對相同的
樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時的繞射圖案。從圖31E觀察到環狀的繞射圖案。因此，使用束徑為300nm的電子束的電子繞射也示出CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖31E中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖31E中的第二環起因於(110)面等。
另外，在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所獲取的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，可以觀察到多個顆粒。然而，即使在高解析度TEM影像中，有時也觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
圖32A示出從大致平行於樣本面的方向觀察所獲取的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
從圖32A可確認到其中金屬原子排列為層狀
的顆粒。並且可知一個顆粒的尺寸為1nm以上或者3nm以上。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。另外，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。顆粒反映CAAC-OS的被形成面或頂面的凸凹並平行於CAAC-OS的被形成面或頂面。
另外，圖32B及圖32C示出從大致垂直於樣本面的方向觀察所獲取的CAAC-OS的平面的Cs校正高解析度TEM影像。圖32D及圖32E是藉由對圖32B及圖32C進行影像處理得到的影像。下面說明影像處理的方法。首先，藉由對圖32B進行快速傳立葉變換(FFT：Fast Fourier Transform)處理，獲取FFT影像。接著，以保留所獲取的FFT影像中的離原點2.8nm-1至5.0nm-1的範圍的方式進行遮罩處理。接著，對經過遮罩處理的FFT影像進行快速傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而獲取經過處理的影像。將所獲取的影像稱為FFT濾波影像。FFT濾波影像是從Cs校正高解析度TEM影像中提取出週期分量的影像，其示出晶格排列。
在圖32D中，以虛線示出晶格排列被打亂的部分。由虛線圍繞的區域是一個顆粒。並且，以虛線示出的部分是顆粒與顆粒的聯結部。虛線呈現六角形，由此可知顆粒為六角形。注意，顆粒的形狀並不侷限於正六角形，不是正六角形的情況較多。
在圖32E中，以點線示出晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分，以虛線示出晶格排列的方向變化。在點線附近也無法確認到明確的晶界。當以點線附近的晶格點為中心周圍的晶格點相接時，可以形成畸變的六角形、五角形及/或七角形等。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在a-b面方向上的氧的原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。
如上所示，CAAC-OS具有c軸配向性，其多個顆粒(奈米晶)在a-b面方向上連結而結晶結構具有畸變。因此，也可以將CAAC-OS稱為具有CAA crystal(c-axis-aligned a-b-plane-anchored crystal)的氧化物半導體。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧空位等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打
亂氧化物半導體的原子排列，導致結晶性下降。
〈nc-OS〉
接著，對nc-OS進行說明。
說明使用XRD裝置對nc-OS進行分析的情況。例如，當利用out-of-plane法分析nc-OS的結構時，不出現表示配向性的峰值。換言之，nc-OS的結晶不具有配向性。
另外，例如，當使包含InGaZnO4結晶的nc-OS薄片化，並在平行於被形成面的方向上使束徑為50nm的電子束入射到厚度為34nm的區域時，觀察到如圖33A所示的環狀繞射圖案(奈米束電子繞射圖案)。另外，圖33B示出將束徑為1nm的電子束入射到相同的樣本時的繞射圖案(奈米束電子繞射圖案)。從圖33B觀察到環狀區域內的多個斑點。因此，nc-OS在入射束徑為50nm的電子束時觀察不到秩序性，但是在入射束徑為1nm的電子束時確認到秩序性。
另外，當使束徑為1nm的電子束入射到厚度小於10nm的區域時，如圖33C所示，有時觀察到斑點被配置為準正六角形的電子繞射圖案。由此可知，nc-OS在厚度小於10nm的範圍內包含秩序性高的區域，亦即結晶。注意，因為結晶朝向各種各樣的方向，所以也有觀察不到有規律性的電子繞射圖案的區域。
圖33D示出從大致平行於被形成面的方向觀
察到的nc-OS的剖面的Cs校正高解析度TEM影像。在nc-OS的高解析度TEM影像中有如由輔助線所示的部分那樣能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸為1nm以上且10nm以下，尤其大多為1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體(microcrystalline oxide semiconductor)。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
如此，在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
另外，由於在顆粒(奈米晶)之間結晶定向沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非
晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
圖34A和圖34B示出a-like OS的高解析度剖面TEM影像。圖34A示出電子照射開始時的a-like OS的高解析度剖面TEM影像。圖34B示出照射4.3×108e-/nm2的電子(e-)之後的a-like OS的高解析度剖面TEM影像。由圖34A和圖34B可知，a-like OS從電子照射開始時被觀察到在縱向方向上延伸的條狀明亮區域。另外，可知明亮區域的形狀在照射電子之後變化。明亮區域被估計為空洞或低密度區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為樣本，準備a-like OS、nc-OS和CAAC-OS。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
已知InGaZnO4結晶的單位晶格具有所包括的
三個In-O層和六個Ga-Zn-O層共計九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)幾乎相等，由結晶結構分析求出其值為0.29nm。由此，以下可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分看作InGaZnO4結晶部。晶格條紋對應於InGaZnO4結晶的a-b面。
圖35示出調查了各樣本的結晶部(22至30處)的平均尺寸的範例。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖35可知，在a-like OS中，結晶部根據有關取得TEM影像等的電子的累積照射量逐漸變大。由圖35可知，在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在電子(e-)的累積照射量為4.2×108e-/nm2時生長到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。由圖35可知，無論電子的累積照射量如何，nc-OS及CAAC-OS的結晶部尺寸分別為1.3nm左右及1.8nm左右。此外，使用日立穿透式電子顯微鏡H-9000NAR進行電子束照射及TEM的觀察。作為電子束照射條件，加速電壓為300kV；電流密度為6.7×105e-/(nm2．s)；照射區域的直徑為230nm。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，在nc-OS和CAAC-OS中，幾乎沒
有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，當不存在相同組成的單晶氧化物半導體時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
〈氧化物半導體的載子密度〉
以下，對氧化物半導體的載子密度進行說明。
作為給氧化物半導體的載子密度帶來影響的因數，可以舉出氧化物半導體中的氧空位(Vo)或氧化物半導體中的雜質等。
當氧化物半導體中的氧空位增多時，氫與該氧空位鍵合(也可以將該狀態稱為VoH)，而缺陷態密度增高。或者，當氧化物半導體中的雜質增多時，起因於該雜質的增多，缺陷態密度也增高。由此，可以藉由控制氧化物半導體中的缺陷態密度，控制氧化物半導體的載子密度。
以下將對氧化物半導體用於通道區域的電晶體進行說明。
在以抑制電晶體的臨界電壓的負向漂移或降低電晶體的關閉狀態電流為目的的情況下，減少氧化物半導體的載子密度是較佳的。在以降低氧化物半導體的載子密度為目的的情況下，可以降低氧化物半導體中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純
度本質”。高純度本質的氧化物半導體的載子密度低於8×1015cm-3，較佳為低於1×1011cm-3，更佳為低於1×1010cm-3，且為1×10-9cm-3以上，即可。
另一方面，在以增加電晶體的導通狀態電流或提高電晶體的場效移動率為目的的情況下，較佳為增加氧化物半導體的載子密度。在以增加氧化物半導體的載子密度為目的的情況下，稍微增加氧化物半導體的雜質濃度，或者稍微增高氧化物半導體的缺陷態密度即可。或者，較佳為縮小氧化物半導體的能帶間隙即可。例如，在得到電晶體的Id-Vg特性的導通/截止比的範圍中，雜質濃度稍高或缺陷態密度稍高的氧化物半導體可以被看作實質上本質。此外，因電子親和力大而能帶間隙小的熱激發電子(載子)密度增高的氧化物半導體可以被看作實質上本質。另外，在使用電子親和力較大的氧化物半導體的情況下，電晶體的臨界電壓更低。
上述載子密度增高的氧化物半導體具有些微的n型導電性；因此，也可以將載子密度增高的氧化物半導體稱為“slightly-n”氧化物半導體。
實質上本質的氧化物半導體的載子密度較佳為1×105cm-3以上且低於1×1018cm-3，進一步較佳為1×107cm-3以上且1×1017cm-3以下，進一步較佳為1×109cm-3以上且5×1016cm-3以下，進一步較佳為1×1010cm-3以上且1×1016cm-3以下，進一步較佳為1×1011cm-3以上且1×1015cm-3以下。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
(關於本說明書等的記載的附記)
下面，對上述實施方式中的各結構及說明附加注釋。
〈關於實施方式中所示的本發明實施方式的附記〉
各實施方式所示的結構可以與其他實施方式所示的結構適當地組合而構成本發明的一個實施方式。另外，當在一個實施方式中示出多個結構範例時，可以適當地組合結構範例。
注意，可以將某一實施方式中說明的內容(或其一部分)應用/組合/替換成該實施方式中說明的其他內容(或其一部分)，和另一個或其他實施方式中說明的內容(或其一部分)中的至少一個內容。
注意，實施方式中說明的內容是指各實施方式中利用各種圖式所說明的內容或者利用說明書所記載的文章而說明的內容。
注意，藉由將某一實施方式中示出的圖式(或其一部分)與該圖式的其他部分、該實施方式中示出的其他圖式(或其一部分)和另一個或多個其他實施方式中示出的圖式(或其一部分)中的至少一個圖式組合，可以構成更多圖。
〈關於序數詞的附記〉
在本說明書等中，“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而使用，因此，該些用語不是為了限定組件的個數或順序。在本說明書等的實施方式之一中使用“第一”序數詞的組件有可能在其他的實施方式或申請專利範圍中參照為“第二”。另外，例如，本說明書等的實施方式之一中使用“第一”的組件有可能在其他的實施方式或申請專利範圍中被省略“第一”。
〈關於說明圖式的記載的附記〉
參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在實施方式所記載的內容中。注意，在實施方式中的發明的結構中，在不同的圖式中使用相同的元件符號來表示相同的部分或具有相同功能的部分，而此種部分不再重複說明。
在本說明書等中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。組件的位置關係根據描述各組件的方向適當地改變。因此，表示配置的詞句不侷限於本說明書中所示的記載，根據情況可以適當地更換表達方式。
此外，“上”或“下”這樣的用語不限定組件的位置關係為“正上”或“正下”且直接接觸的情況。
例如，當記載為“絕緣層A上的電極B”時，不一定必須在絕緣層A上直接接觸地形成有電極B，也可以包括絕緣層A與電極B之間包括其他組件的情況。
在本說明書等中，根據功能對組件進行分類並在方塊圖中以彼此獨立的方塊表示。然而，在實際的電路等中難以根據功能分類組件，有時一個電路涉及到多個功能或者多個電路涉及到一個功能。因此，方塊圖中的方塊不必要顯示出說明書中敘述的組件，而可以根據情況適當結合另一詞而解釋。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。圖式是為了明確起見而示出任意的大小的，而不侷限於圖式所示的形狀或數值等。例如，可以包括雜訊或定時偏差等所引起的信號、電壓或電流的不均勻等。
在俯視圖(也稱為平面圖、佈局圖)或透視圖等的圖式中，為了明確起見，有時省略部分組件的圖示。
在圖式中，有時使用同一元件符號表示同一組件、具有相同功能的組件、由同一材料構成的組件或者同時形成的組件等，並且有時省略重複說明。
〈關於可以改稱的記載的附記〉
在本說明書等中，在說明電晶體的連接關係時，將源極和汲極中的一方記為“源極和汲極中的一個”(第一電
極或第一端子)，將源極和汲極中的另一方記為“源極和汲極中的另一個”(第二電極或第二端子)。這是因為電晶體的源極和汲極根據電晶體的結構或工作條件等而互換的緣故。可以將電晶體的源極和汲極根據情況適當地改稱為源極(汲極)端子、源極(汲極)電極等。在本說明書等中，有時將閘極以外的兩個端子稱為第一端子及第二端子或第三端子及第四端子。在本說明書等中記載的電晶體具有兩個以上的閘極時(有時將該結構稱為雙閘極結構)，有時將該閘極稱為第一閘極、第二閘極、前閘極或背閘極。此外，“底閘極”是指在形成電晶體時在形成通道形成區域之前形成的端子，“頂閘極”是指在形成電晶體時在形成通道形成區域之後形成的端子。
電晶體包括閘極、源極以及汲極這三個端子。閘極被用作控制電晶體的導通狀態的控制端子。在用作源極或汲極的兩個輸入輸出端子中，根據電晶體的類型或者供應到各端子的電位位準將一個端子用作源極而將另一個端子用作汲極。因此，在本說明書等中，“源極”和“汲極”可以互相調換。另外，在本說明書等中，有時將閘極以外的兩個端子稱為第一端子及第二端子或第三端子及第四端子。
注意，在本說明書等中，“電極”或“佈線”這樣的詞語不在功能上限定其組件。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極”或“佈線”這樣的詞語還包括多個“電極”或“佈
線”被形成為一體的情況等。
另外，在本說明書等中，可以適當地調換電壓和電位。電壓是指與參考電位之間的電位差，例如在參考電位為接地電位時，可以將電壓換稱為電位。接地電位不一定意味著0V。注意，電位是相對的，對佈線等供應的電位有時根據參考電位而變化。在本說明書中，參考電位是指只在某個部分或位置上的參考電位，而不會成為在其他部分或位置上的參考電位。
在本說明書等中，根據情況或狀態，可以互相調換“膜”和“層”等詞句。例如，有時可以將“導電層”變換為“導電膜”。此外，有時可以將“絕緣膜”變換為“絕緣層”。另外，根據情況或狀態，可以使用其他詞句代替“膜”和“層”等詞句。例如，有時可以將“導電層”或“導電膜”變換為“導電體”。此外，例如有時可以將“絕緣層”或“絕緣膜”變換為“絕緣體”。
在本說明書等中，根據情況或狀態，可以互相調換“佈線”、“信號線”及“電源線”等詞句。例如，有時可以將“佈線”變換為“信號線”。此外，例如有時可以將“佈線”變換為“電源線”。反之亦然，有時可以將“信號線”或“電源線”變換為“佈線”。有時可以將“電源線”變換為“信號線”。反之亦然，有時可以將“信號線”變換為“電源線”。另外，根據情況或狀態，可以互相將施加到佈線的“電位”變換為“信號”。反之亦然，有時可以將“信號線”或“電源線”變換為
“佈線”。
〈關於詞句的定義的附記〉
下面，對上述實施方式中涉及到的詞句的定義進行說明。
〈〈半導體〉〉
在本說明書中，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的邊界不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書所記載的“絕緣體”換稱為“半導體”。
另外，例如當導電性充分高時，有時即使表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的邊界不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，半導體的雜質例如是構成半導體層的主要成分之外的物質。例如，濃度低於0.1atomic%的元素是雜質。有時由於包含雜質而例如發生在半導體中形成DOS(Density of States：態密度)、載子移動率降低或結晶性降低等情況。在半導體是氧化物半導體時，作為改變
半導體的特性的雜質，例如有第一族元素、第二族元素、第十三族元素、第十四族元素、第十五族元素或主要成分之外的過渡金屬等，特別是，例如有氫(也包含在水中)、鋰、鈉、矽、硼、磷、碳、氮等。在半導體是氧化物半導體時，例如有時氫等雜質的混入導致氧缺陷的產生。此外，在半導體是矽層時，作為改變半導體的特性的雜質，例如有氧、除了氫之外的第一族元素、第二族元素、第十三族元素、第十五族元素等。
〈〈電晶體〉〉
在本說明書中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道形成區域，並電流能夠流過汲極、通道形成區域以及源極。注意，在本說明書等中，通道形成區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，“源極”和“汲極”可以互相調換。
〈〈開關〉〉
在本說明書等中，開關是指具有藉由變為導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電
流流過的功能的元件。或者，開關是指具有選擇並切換電流路徑的功能的元件。
例如，可以使用電開關或機械開關等。換言之，開關只要可以控制電流就不侷限於特定的開關。
電開關的範例包括電晶體(例如雙極電晶體或MOS電晶體)、二極體(例如PN二極體、PIN二極體、肖特基二極體、金屬-絕緣體-金屬(MIM)二極體、金屬-絕緣體-半導體(MIS)二極體或者二極體接法的電晶體)或者組合這些元件的邏輯電路。
當作為開關使用電晶體時，電晶體的“導通狀態”是指電晶體的源極電極與汲極電極在電性上短路的狀態。另外，電晶體的“非導通狀態”是指電晶體的源極電極與汲極電極在電性上斷開的狀態。當僅將電晶體用作開關時，對電晶體的極性(導電型)沒有特別的限制。
作為機械開關的範例，可以舉出像數位微鏡裝置(DMD)那樣的利用MEMS(微機電系統)技術的開關。該開關具有以機械方式可動的電極，並且藉由移動該電極來控制導通和非導通而進行工作。
〈〈通道長度〉〉
在本說明書等中，例如，通道長度是指在電晶體的俯視圖中，半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區
域或汲極電極)之間的距離。
另外，在一個電晶體中，通道長度不一定在所有的區域中為相同的值。換言之，一個電晶體的通道長度有時不侷限於一個值。因此，在本說明書中，通道長度是形成有通道的區域中的任一個值、最大值、最小值或平均值。
〈〈通道寬度〉〉
在本說明書等中，例如，通道寬度是指在俯視圖中半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極重疊的區域、或者形成有通道的區域中的源極和汲極相對的部分的長度。
另外，在一個電晶體中，通道寬度不一定在所有區域中都是相同的值。換言之，一個電晶體的通道寬度有時不侷限於一個值。因此，在本說明書中，通道寬度是形成有通道的區域中的任一個值、最大值、最小值或平均值。
注意，根據電晶體的結構，有時實際上形成有通道的區域中的通道寬度(下面稱為實效的通道寬度)不同於電晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)。例如，在具有立體結構的電晶體中，有時因為實效的通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且立體結構的電晶體中，有時形成在半導體側面的通道區域的
比例大。在此情況下，實際上形成有通道的實效的通道寬度大於俯視圖所示的外觀上的通道寬度。
然而，在具有立體結構的電晶體中，有時難以藉由實測來估計實效的通道寬度。例如，為了根據設計值估計實效的通道寬度，需要假設半導體的形狀是已知的。因此，當不確定半導體的形狀時，難以正確地測定實效的通道寬度。
因此，在本說明書中，有時將在電晶體的俯視圖中半導體與閘極電極重疊的區域中的源極與汲極相對的部分的長度，亦即外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效的通道寬度。注意，藉由取得剖面TEM影像等並對該影像進行分析等，可以決定通道長度、通道寬度、實效的通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，該求得的值有時不同於使用實效的通道寬度計算求得的值。
〈〈連接〉〉
注意，在本說明書等中，當記載為“X與Y連接”
時，包括如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，還包括圖式或文中所示的連接關係以外的連接關係。
這裡使用的X和Y每一者代表物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜和層等)。
作為X和Y電連接的情況的範例，可以在X和Y之間連接一個以上的能夠電連接X和Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件、負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。
作為X和Y在功能上連接的情況的範例，可以在X和Y之間連接一個以上的能夠在功能上連接X和Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、γ(伽瑪)校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉換器電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝器電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在
X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接的。
此外，當明確地記載為“X與Y電連接”時，包括如下情況：X與Y電連接的情況(換言之，以中間夾有其他元件或其他電路的方式連接X與Y的情況)；X與Y在功能上連接的情況(換言之，以中間夾有其他電路的方式在功能上連接X與Y的情況)；以及X與Y直接連接的情況(換言之，以中間不夾有其他元件或其他電路的方式連接X與Y的情況)。換言之，當明確記載有“電連接”時，與只明確記載有“連接”的情況相同。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示如下。
例如，可以表達為“X、Y、電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)互相電連接，並按X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)及Y的順序電連接”。或者，可以表達為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，並以
X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y的順序依次電連接”。或者，可以表達為“X藉由電晶體的源極(或第一端子等)及電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種範例相同的表達方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)而決定技術範圍。注意，這些表達方法只是範例而已，不侷限於上述表達方法。在此，X、Y、Z1及Z2代表為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，即使在電路圖上獨立的組件彼此電連接，也有時一個組件兼有多個組件的功能。例如，在佈線的一部分用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
〈〈平行、垂直〉〉
在本說明書中，“平行”是指兩條直線形成的角度為大於或等於-10°且小於或等於10°的狀態。因此也包括該角度為大於或等於-5°且小於或等於5°的狀態。“大致平行”是指兩條直線形成的角度為大於或等於-30°且小於或等於30°的狀態。另外，“垂直”是指兩條直線形成的角
度為大於或等於80°且小於或等於100°的狀態。因此也包括該角度為大於或等於85°且小於或等於95°的狀態。另外，“大致垂直”是指兩條直線形成的角度為大於或等於60°且小於或等於120°的狀態。
〈〈三方晶系、菱方晶系〉〉
在本說明書中，六方晶系包括三方晶系和菱方晶系。
OUT[1]:列輸出電路
OUT[j]:列輸出電路
OUT[n]:列輸出電路
Cref:參考列輸出電路
AM[1,1]:記憶單元
AM[i,1]:記憶單元
AM[m,1]:記憶單元
AM[1,j]:記憶單元
AM[i,j]:記憶單元
AM[m,j]:記憶單元
AM[1,n]:記憶單元
AM[i,n]:記憶單元
AM[m,n]:記憶單元
AMref[1]:記憶單元
AMref[i]:記憶單元
AMref[m]:記憶單元
OT[1]:輸出端子
OT[j]:輸出端子
OT[n]:輸出端子
OTref:輸出端子
SPT[1]:輸出端子
SPT[j]:輸出端子
SPT[n]:輸出端子
OSP:佈線
ORP:佈線
B[1]:佈線
B[j]:佈線
B[n]:佈線
Bref:佈線
WD[1]:佈線
WD[j]:佈線
WD[n]:佈線
WDref:佈線
VR:佈線
RW[1]:佈線
RW[i]:佈線
RW[m]:佈線
WW[1]:佈線
WW[i]:佈線
WW[m]:佈線
100:半導體裝置
110:偏移電路
120:記憶單元陣列
Claims (9)
- 一種半導體裝置，包括：包括積和運算電路的人工神經網路，其中該積和運算電路包括第一記憶體單元、第二記憶體單元以及偏移電路，其中該第一記憶體單元經配置以儲存第一類比資料，其中該第二記憶體單元經配置以儲存參考類比資料，其中該第一記憶體單元以及該第二記憶體單元經配置以在參考電位被施加作為選擇信號時，分別提供第一電流以及第二電流，其中該偏移電路經配置以將與該第一電流以及該第二電流之間的差值電流相對應的第三電流提供給該第一記憶體單元，其中在與第二類比資料相對應的電位被施加作為該選擇信號時，該第一記憶體單元以及該第二記憶體單元經配置以分別提供第四電流以及第五電流，且其中該積和運算電路經配置以藉由從該第四電流以及該第五電流之間的差值電流減去該第三電流，以得到根據該第一類比資料以及該第二類比資料的積之和的電流。
- 根據請求項1所述的半導體裝置，其中該偏移電路包括第一定電流電路、第二定電流電路、第一電晶體至第三電晶體、第一電容、第一佈線、第二佈線、第一輸出端子、第二輸出端子以及電流鏡電路，其中該第一定電流電路電連接於該第一佈線，其中該第一電晶體的第一端子電連接於該第二電晶體的第一端子，其中該第一電晶體的閘極電連接於該第二電晶體的第二端子，其中該第二電晶體的該第一端子電連接於該第一佈線，其中該第三電晶體的第一端子電連接於該第二電晶體的該第二端子，其中該第一電容的第一端子電連接於該第一電晶體的該閘極，其中該第一佈線電連接於該第一輸出端子，其中該第二定電流電路電連接於該第二佈線，其中該第二佈線電連接於該第二輸出端子，其中該電流鏡電路經配置以從該第一佈線以及該第二佈線輸出與該第二佈線的電位相對應的電流，其中該第一記憶體單元電連接於該第一輸出端子，且其中該第二記憶體單元電連接於該第二輸出端子。
- 根據請求項2所述的半導體裝置，其中該第一定電流電路包括第四電晶體，其中該第二定電流電路包括第五電晶體，其中該第四電晶體以及該第五電晶體均包括背閘極，其中該第四電晶體的第一端子電連接於該第一佈線，其中該第四電晶體的閘極電連接於該第四電晶體的該第一端子，其中該第五電晶體的第一端子電連接於該第二佈線，且其中該第五電晶體的閘極電連接於該第五電晶體的該第一端子。
- 根據請求項2所述的半導體裝置，其中該電流鏡電路包括第六電晶體以及第七電晶體，其中該第六電晶體的第一端子電連接於該第一佈線，其中該第六電晶體的閘極電連接於該第二佈線，其中該第七電晶體的第一端子電連接於該第二佈線，且其中該第七電晶體的閘極電連接於該第二佈線。
- 根據請求項2所述的半導體裝置，其中該第一記憶體單元包括第八電晶體、第九電晶體以及第二電容，其中該第二記憶體單元包括第十電晶體、第十一電晶體以及第三電容，其中該第八電晶體的第一端子電連接於該第九電晶體的閘極，其中該第二電容的第一端子電連接於該第八電晶體的該第一端子，其中該第九電晶體的第一端子電連接於該第一輸出端子，其中該第十電晶體的第一端子電連接於該第十一電晶體的閘極，其中該第三電容的第一端子電連接於該第十電晶體的該第一端子，其中該第十一電晶體的第一端子電連接於該第二輸出端子。
- 根據請求項5所述的半導體裝置，其中該第一電晶體至該第十一電晶體的極性相同。
- 根據請求項5所述的半導體裝置，其中該第一電晶體至該第十一電晶體中的至少一個通道形成區包括氧化物，該氧化物包含銦、元素M以及鋅中的至少一個，且其中該元素M是鋁、鎵、釔以及錫中的任一個。
- 一種電子裝置，包括：根據請求項1所述的半導體裝置；以及外殼。
- 一種電子裝置，包括：根據請求項1所述的半導體裝置，其經配置以執行例如類型識別以及關聯儲存的處理。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016-055281 | 2016-03-18 | ||
| JP2016055281 | 2016-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202139188A true TW202139188A (zh) | 2021-10-16 |
| TWI750047B TWI750047B (zh) | 2021-12-11 |
Family
ID=59850207
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106107420A TWI722130B (zh) | 2016-03-18 | 2017-03-07 | 半導體裝置及使用該半導體裝置的系統 |
| TW110107041A TWI750047B (zh) | 2016-03-18 | 2017-03-07 | 半導體裝置及使用該半導體裝置的系統 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106107420A TWI722130B (zh) | 2016-03-18 | 2017-03-07 | 半導體裝置及使用該半導體裝置的系統 |
Country Status (6)
| Country | Link |
|---|---|
| US (4) | US10664748B2 (zh) |
| JP (2) | JP6882025B2 (zh) |
| KR (3) | KR102505695B1 (zh) |
| CN (2) | CN108701474B (zh) |
| TW (2) | TWI722130B (zh) |
| WO (1) | WO2017158466A1 (zh) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017099616A (ja) * | 2015-12-01 | 2017-06-08 | ソニー株式会社 | 手術用制御装置、手術用制御方法、およびプログラム、並びに手術システム |
| US9934826B2 (en) * | 2016-04-14 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2017207747A (ja) | 2016-05-17 | 2017-11-24 | 株式会社半導体エネルギー研究所 | 表示システムおよび移動体 |
| WO2018002784A1 (en) * | 2016-06-29 | 2018-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, operation method of the electronic device, and moving vehicle |
| US10504204B2 (en) | 2016-07-13 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
| CN111526267B (zh) | 2016-08-03 | 2022-09-02 | 株式会社半导体能源研究所 | 摄像装置、摄像模块、电子设备及摄像系统 |
| US10410571B2 (en) | 2016-08-03 | 2019-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US10319743B2 (en) | 2016-12-16 | 2019-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display system, and electronic device |
| JP7073090B2 (ja) | 2016-12-28 | 2022-05-23 | 株式会社半導体エネルギー研究所 | ニューラルネットワークを利用したデータ処理装置、電子部品、および電子機器 |
| WO2018189619A1 (ja) | 2017-04-10 | 2018-10-18 | 株式会社半導体エネルギー研究所 | 半導体装置、電子部品、及び電子機器 |
| TWI689092B (zh) * | 2017-06-09 | 2020-03-21 | 美商晶典有限公司 | 具有透光基材之微發光二極體顯示模組及其製造方法 |
| TWI627740B (zh) * | 2017-06-09 | 2018-06-21 | 晶典有限公司 | 微發光二極體顯示模組及其製造方法 |
| KR102578536B1 (ko) | 2017-06-27 | 2023-09-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 시스템 및 데이터 처리 방법 |
| WO2019038651A1 (ja) | 2017-08-24 | 2019-02-28 | 株式会社半導体エネルギー研究所 | 画像処理方法 |
| US10777566B2 (en) | 2017-11-10 | 2020-09-15 | Macronix International Co., Ltd. | 3D array arranged for memory and in-memory sum-of-products operations |
| US10957392B2 (en) | 2018-01-17 | 2021-03-23 | Macronix International Co., Ltd. | 2D and 3D sum-of-products array for neuromorphic computing system |
| US10719296B2 (en) | 2018-01-17 | 2020-07-21 | Macronix International Co., Ltd. | Sum-of-products accelerator array |
| US10635398B2 (en) | 2018-03-15 | 2020-04-28 | Macronix International Co., Ltd. | Voltage sensing type of matrix multiplication method for neuromorphic computing system |
| KR102277928B1 (ko) * | 2018-04-25 | 2021-07-16 | 삼성전자주식회사 | 플렉서블 디스플레이 및 이를 구비하는 전자 장치 |
| JP2019216331A (ja) * | 2018-06-12 | 2019-12-19 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
| US11138497B2 (en) | 2018-07-17 | 2021-10-05 | Macronix International Co., Ltd | In-memory computing devices for neural networks |
| WO2020065881A1 (ja) * | 2018-09-27 | 2020-04-02 | Tdk株式会社 | 積和演算器、ニューロモーフィックデバイス及び積和演算方法 |
| US11417704B2 (en) * | 2018-10-19 | 2022-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US11636325B2 (en) | 2018-10-24 | 2023-04-25 | Macronix International Co., Ltd. | In-memory data pooling for machine learning |
| US11562229B2 (en) | 2018-11-30 | 2023-01-24 | Macronix International Co., Ltd. | Convolution accelerator using in-memory computation |
| US10672469B1 (en) | 2018-11-30 | 2020-06-02 | Macronix International Co., Ltd. | In-memory convolution for machine learning |
| US11934480B2 (en) | 2018-12-18 | 2024-03-19 | Macronix International Co., Ltd. | NAND block architecture for in-memory multiply-and-accumulate operations |
| US11119674B2 (en) | 2019-02-19 | 2021-09-14 | Macronix International Co., Ltd. | Memory devices and methods for operating the same |
| US10783963B1 (en) | 2019-03-08 | 2020-09-22 | Macronix International Co., Ltd. | In-memory computation device with inter-page and intra-page data circuits |
| US11132176B2 (en) | 2019-03-20 | 2021-09-28 | Macronix International Co., Ltd. | Non-volatile computing method in flash memory |
| US10910393B2 (en) | 2019-04-25 | 2021-02-02 | Macronix International Co., Ltd. | 3D NOR memory having vertical source and drain structures |
| US20200349422A1 (en) * | 2019-05-02 | 2020-11-05 | Silicon Storage Technology, Inc. | Output array neuron conversion and calibration for analog neural memory in deep learning artificial neural network |
| CN110335636B (zh) * | 2019-07-05 | 2021-04-02 | 中国科学院上海微系统与信息技术研究所 | 相变存储器的多级存储读写方法及系统 |
| WO2021014256A1 (ja) | 2019-07-19 | 2021-01-28 | 株式会社半導体エネルギー研究所 | オブジェクトをテキストに変換する方法およびシステム |
| TW202145080A (zh) * | 2020-05-15 | 2021-12-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及電子裝置 |
| US11737274B2 (en) | 2021-02-08 | 2023-08-22 | Macronix International Co., Ltd. | Curved channel 3D memory device |
| US11916011B2 (en) | 2021-04-14 | 2024-02-27 | Macronix International Co., Ltd. | 3D virtual ground memory and manufacturing methods for same |
| US11710519B2 (en) | 2021-07-06 | 2023-07-25 | Macronix International Co., Ltd. | High density memory with reference memory using grouped cells and corresponding operations |
Family Cites Families (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829459A (en) * | 1987-11-23 | 1989-05-09 | Ford Aerospace & Communications Corporation | Programmable voltage offset circuit |
| JP3260357B2 (ja) * | 1990-01-24 | 2002-02-25 | 株式会社日立製作所 | 情報処理装置 |
| JPH05507168A (ja) * | 1990-05-21 | 1993-10-14 | ゼネラル・エレクトリック・カンパニイ | ニューラルネットで使用される重み付け加算用容量性構造 |
| JPH04127467A (ja) * | 1990-06-04 | 1992-04-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH0467259A (ja) * | 1990-07-09 | 1992-03-03 | Hitachi Ltd | 情報処理装置 |
| US5140531A (en) | 1990-08-01 | 1992-08-18 | General Electric Company | Analog neural nets supplied digital synapse signals on a bit-slice basis |
| JPH04281584A (ja) * | 1990-08-01 | 1992-10-07 | General Electric Co <Ge> | 複数の入力信号の重みづけられた複数の加算を行う装置 |
| US5115492A (en) | 1990-12-14 | 1992-05-19 | General Electric Company | Digital correlators incorporating analog neural network structures operated on a bit-sliced basis |
| US5167008A (en) | 1990-12-14 | 1992-11-24 | General Electric Company | Digital circuitry for approximating sigmoidal response in a neural network layer |
| JPH04216160A (ja) | 1990-12-17 | 1992-08-06 | Nippon Telegr & Teleph Corp <Ntt> | ニュ−ラルネットワ−ク回路 |
| JPH06274661A (ja) * | 1993-03-18 | 1994-09-30 | Hitachi Ltd | シナプス回路およびそれを用いたニューラルネットワークシステム |
| JPH07134899A (ja) * | 1993-11-11 | 1995-05-23 | Sony Corp | センスアンプ |
| JPH07210445A (ja) * | 1994-01-20 | 1995-08-11 | Mitsubishi Electric Corp | 半導体記憶装置およびコンピュータ |
| JPH0965032A (ja) * | 1995-08-25 | 1997-03-07 | Minolta Co Ltd | ファクシミリ通信方法及びファクシミリ装置 |
| FR2775382B1 (fr) * | 1998-02-25 | 2001-10-05 | St Microelectronics Sa | Procede de controle du rafraichissement d'un plan memoire d'un dispositif de memoire vive dynamique, et dispositif de memoire vive correspondant |
| US6208542B1 (en) * | 1998-06-30 | 2001-03-27 | Sandisk Corporation | Techniques for storing digital data in an analog or multilevel memory |
| US6462584B1 (en) * | 1999-02-13 | 2002-10-08 | Integrated Device Technology, Inc. | Generating a tail current for a differential transistor pair using a capacitive device to project a current flowing through a current source device onto a node having a different voltage than the current source device |
| US6844582B2 (en) | 2002-05-10 | 2005-01-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and learning method thereof |
| JP2004030624A (ja) | 2002-05-10 | 2004-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置及びその学習方法 |
| JP4206805B2 (ja) | 2002-06-28 | 2009-01-14 | セイコーエプソン株式会社 | 電気光学装置の駆動方法 |
| US7610326B2 (en) * | 2002-09-18 | 2009-10-27 | Canon Kabushiki Kaisha | Arithmetic circuit for calculating a cumulative value as a result of parallel arithmetic processing |
| JP4073009B2 (ja) | 2002-09-18 | 2008-04-09 | キヤノン株式会社 | 演算回路 |
| FR2891653A1 (fr) | 2005-10-05 | 2007-04-06 | St Microelectronics Sa | Procede d'ecriture par bloc dans une memoire |
| US7998372B2 (en) | 2005-11-18 | 2011-08-16 | Idemitsu Kosan Co., Ltd. | Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel |
| JP5376750B2 (ja) * | 2005-11-18 | 2013-12-25 | 出光興産株式会社 | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル |
| US7352627B2 (en) * | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7443202B2 (en) | 2006-06-02 | 2008-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus having the same |
| US7649787B2 (en) | 2006-09-05 | 2010-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7792185B2 (en) * | 2007-02-07 | 2010-09-07 | International Business Machines Corporation | Methods and apparatus for calibrating output voltage levels associated with current-integrating summing amplifier |
| US20080247237A1 (en) * | 2007-04-09 | 2008-10-09 | Takumi Abe | Semiconductor memory device in which sense timing of sense amplifier can be controlled by constant current charge |
| JP5457826B2 (ja) * | 2009-12-28 | 2014-04-02 | 株式会社ジャパンディスプレイ | レベルシフト回路、信号駆動回路、表示装置および電子機器 |
| JP6030298B2 (ja) * | 2010-12-28 | 2016-11-24 | 株式会社半導体エネルギー研究所 | 緩衝記憶装置及び信号処理回路 |
| JP5798933B2 (ja) | 2011-01-26 | 2015-10-21 | 株式会社半導体エネルギー研究所 | 信号処理回路 |
| JP5209150B1 (ja) * | 2011-07-21 | 2013-06-12 | パナソニック株式会社 | 不揮発性半導体記憶装置とその読み出し方法 |
| US9287370B2 (en) * | 2012-03-02 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Memory device comprising a transistor including an oxide semiconductor and semiconductor device including the same |
| US8681567B2 (en) * | 2012-03-15 | 2014-03-25 | Chiara Missiroli | Voltage regulator for biasing a NAND memory device |
| WO2013176199A1 (en) * | 2012-05-25 | 2013-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
| KR102112364B1 (ko) * | 2012-12-06 | 2020-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US9286953B2 (en) * | 2013-02-28 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US20140351186A1 (en) | 2013-05-21 | 2014-11-27 | Qualcomm Incorporated | Spike time windowing for implementing spike-timing dependent plasticity (stdp) |
| US9542643B2 (en) | 2013-05-21 | 2017-01-10 | Qualcomm Incorporated | Efficient hardware implementation of spiking networks |
| CN104240753B (zh) | 2013-06-10 | 2018-08-28 | 三星电子株式会社 | 突触阵列、脉冲整形电路和神经形态系统 |
| US9418333B2 (en) * | 2013-06-10 | 2016-08-16 | Samsung Electronics Co., Ltd. | Synapse array, pulse shaper circuit and neuromorphic system |
| US20150046381A1 (en) | 2013-08-06 | 2015-02-12 | Qualcomm Incorporated | Implementing delays between neurons in an artificial nervous system |
| US9330355B2 (en) | 2013-08-06 | 2016-05-03 | Qualcomm Incorporated | Computed synapses for neuromorphic systems |
| RU2016137831A (ru) * | 2014-02-24 | 2018-03-29 | Ханскан Ип Б.В. | Портативное устройство биометрической идентификации |
| JP6625328B2 (ja) * | 2014-03-06 | 2019-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
| US9727459B2 (en) * | 2014-08-22 | 2017-08-08 | Seagate Technology Llc | Non-volatile, solid-state memory configured to perform logical combination of two or more blocks sharing series-connected bit lines |
| JP5851570B1 (ja) * | 2014-08-29 | 2016-02-03 | 株式会社日立製作所 | 半導体装置 |
| US9716852B2 (en) | 2015-04-03 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Broadcast system |
| JP6674838B2 (ja) | 2015-05-21 | 2020-04-01 | 株式会社半導体エネルギー研究所 | 電子装置 |
| WO2017037568A1 (en) | 2015-08-31 | 2017-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device or electronic device including the semiconductor device |
| WO2017068490A1 (en) | 2015-10-23 | 2017-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| KR102609997B1 (ko) | 2015-10-23 | 2023-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 모듈 및 전자 기기 |
| WO2017130082A1 (en) * | 2016-01-29 | 2017-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
-
2017
- 2017-03-06 KR KR1020227010498A patent/KR102505695B1/ko active IP Right Grant
- 2017-03-06 CN CN201780014241.3A patent/CN108701474B/zh active Active
- 2017-03-06 KR KR1020217024087A patent/KR102382727B1/ko active IP Right Grant
- 2017-03-06 KR KR1020187029377A patent/KR102285800B1/ko active IP Right Grant
- 2017-03-06 CN CN202211533206.1A patent/CN115995242A/zh active Pending
- 2017-03-06 WO PCT/IB2017/051281 patent/WO2017158466A1/en active Application Filing
- 2017-03-06 US US15/450,315 patent/US10664748B2/en active Active
- 2017-03-07 TW TW106107420A patent/TWI722130B/zh not_active IP Right Cessation
- 2017-03-07 TW TW110107041A patent/TWI750047B/zh active
- 2017-03-16 JP JP2017051082A patent/JP6882025B2/ja active Active
-
2020
- 2020-03-23 US US16/826,871 patent/US10769520B2/en active Active
- 2020-07-21 US US16/934,110 patent/US11003986B2/en active Active
- 2020-11-02 US US17/086,742 patent/US11636883B2/en active Active
-
2021
- 2021-05-06 JP JP2021078370A patent/JP2021140805A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180123098A (ko) | 2018-11-14 |
| US11003986B2 (en) | 2021-05-11 |
| KR102382727B1 (ko) | 2022-04-08 |
| CN108701474A (zh) | 2018-10-23 |
| WO2017158466A1 (en) | 2017-09-21 |
| JP2017174425A (ja) | 2017-09-28 |
| KR20220045243A (ko) | 2022-04-12 |
| TWI722130B (zh) | 2021-03-21 |
| TWI750047B (zh) | 2021-12-11 |
| CN115995242A (zh) | 2023-04-21 |
| US20200234108A1 (en) | 2020-07-23 |
| CN108701474B (zh) | 2022-12-30 |
| JP6882025B2 (ja) | 2021-06-02 |
| TW201802800A (zh) | 2018-01-16 |
| US10769520B2 (en) | 2020-09-08 |
| US20210049454A1 (en) | 2021-02-18 |
| KR20210096327A (ko) | 2021-08-04 |
| KR102285800B1 (ko) | 2021-08-04 |
| US11636883B2 (en) | 2023-04-25 |
| JP2021140805A (ja) | 2021-09-16 |
| US20200349423A1 (en) | 2020-11-05 |
| KR102505695B1 (ko) | 2023-03-02 |
| US20170270405A1 (en) | 2017-09-21 |
| US10664748B2 (en) | 2020-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI750047B (zh) | 半導體裝置及使用該半導體裝置的系統 | |
| JP6192866B2 (ja) | 半導体装置及び電子機器 | |
| TWI755428B (zh) | 半導體裝置及使用該半導體裝置的系統 | |
| US10545526B2 (en) | Circuit, driving method thereof, and semiconductor device | |
| JP2022087123A (ja) | 撮像装置 | |
| JP2020188464A (ja) | 撮像装置 | |
| JP6906978B2 (ja) | 半導体装置、半導体ウェハ、および電子機器 | |
| US9883129B2 (en) | Semiconductor device | |
| JP2017102904A (ja) | 半導体装置および電子機器 | |
| KR102233786B1 (ko) | 금속 산화물막, 반도체 장치, 및 표시 장치 | |
| JP6840493B2 (ja) | 撮像装置 | |
| JP2020195148A (ja) | 撮像装置 | |
| JP2021158373A (ja) | 半導体装置 | |
| JP6928685B2 (ja) | 電子機器 | |
| WO2022018560A1 (ja) | 半導体装置 |