CN110335636B - 相变存储器的多级存储读写方法及系统 - Google Patents

相变存储器的多级存储读写方法及系统 Download PDF

Info

Publication number
CN110335636B
CN110335636B CN201910605311.3A CN201910605311A CN110335636B CN 110335636 B CN110335636 B CN 110335636B CN 201910605311 A CN201910605311 A CN 201910605311A CN 110335636 B CN110335636 B CN 110335636B
Authority
CN
China
Prior art keywords
data
unit
phase change
reference signal
change memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910605311.3A
Other languages
English (en)
Other versions
CN110335636A (zh
Inventor
吕艺
陈后鹏
王倩
李喜
雷宇
郭家树
解晨晨
苗杰
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201910605311.3A priority Critical patent/CN110335636B/zh
Publication of CN110335636A publication Critical patent/CN110335636A/zh
Application granted granted Critical
Publication of CN110335636B publication Critical patent/CN110335636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Abstract

本发明提供一种相变存储器的多级存储读写方法及系统，包括：数据存储模块，包括多个存储数据的数据单元；参考模块，包括多个参考单元，2k‑1个参考单元对应1个数据单元，用于存储与存储的数据对应的参考信号，k为存储的数据比特；读出功能模块，在读取某一数据单元时将其对应的参考信号读出，并还原数据单元中储存的数据。本发明采用2T2R的结构作为基本单位进行数据存储，通过两个相变存储元件不同阻值的组合在一定程度上减少阻值漂移带来的影响，实现高密度存储；设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性；设置参考单元，通过参考单元计算还原存储的数据，实现高可靠性读取；同时降低检纠错的难度，进一步提高可靠性。

Description

相变存储器的多级存储读写方法及系统
技术领域
本发明涉及存储领域，特别是涉及一种相变存储器的多级存储读写方法及系统。
背景技术
随着电子设备的不断普及和应用，存储器在半导体市场的地位也日益增长。目前主流的两种存储器主要分为以随机存储器(RAM,Random Access Memory)为代表的易失性存储器以及以闪存存储器(Flash Memory)为代表的非易失性存储器两大类。根据摩尔定律，器件的特征尺寸在不断减小，闪存存储器随着其特征尺寸的减小，在特征尺寸减小到45nm时，器件的性能快速下降，进行多值存储的优势就不再显现。在特征尺寸减小到28nm结点以下时，闪存存储器会出现工艺的兼容性问题。
目前存储器的发展趋势主要是高密度、高速度以及高可靠性。相变存储器(PCRAM,Phase Change RAM)凭借其擦写次数高、结构简单、与CMOS工艺兼容性好、成本低以及可实现多值存储等的优势，得到半导体领域的广泛关注。
相变存储器是基于Ovshinsky效应的元件，通过相变材料在晶态和非晶态之间的相互转化，带来电阻差异的变化，从而实现信息的写入、读取和擦除。相变材料不仅可以在晶态和非晶态之间进行转化，还可以在一定的编程脉冲下实现介于完全晶态和完全非晶态之间，相互有明显区别的多种不同状态，这些中间状态的电阻阻值也对应完全晶态电阻阻值和完全非晶态电阻阻值之间。可以利用相变材料的这一特点，实现相变存储器的多值存储。
图1显示了相变材料在set过程和reset过程中温度与时间的变化关系。通过给存储单元施加(a)中所示短而长的脉冲电压，将相变材料温度加热到熔点之上，后突然将温度下降，使其保持高阻的非晶态转化，完成reset操作，实现信息“0”的存储。给存储单元施加(b)中所示长而中等强度的脉冲电压，将相变材料温度加热到结晶点之上，熔点之下，使其完成低阻的晶态转化，完成set操作，实现信息“1”的存储。在读出时，则采用(c)中所示短而弱的脉冲电压，使相变材料状态不会变化，读出相变元件的电阻状态。
相变材料由于其自身特性，导致相变存储单元阻值会随着时间的变化产生阻值漂移(Resistance drift)。相变存储器在进行多值存储时，阻值漂移的产生会使得中间态的阻值与其他相邻阻态发生交叠，导致数据读出错误。
因此，如何克服阻值漂移问题、提高数据读出的准确性，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种相变存储器的多级存储读写方法及系统，用于解决现有技术中阻值漂移带来的误读问题。
为实现上述目的及其他相关目的，本发明提供一种相变存储器的多级存储读写方法，所述相变存储器的多级存储读写方法至少包括：
写入：选中要写入的数据单元及其对应的参考单元，于被选中的数据单元中写入存储的数据，于被选中的参考单元中写入与存储的数据对应的参考信号；
读出：选中要读出的数据单元及其对应的参考单元，读出被选中的参考单元中的电平，通过计算还原对应数据单元中存储的数据，并得到输出数据；
其中，2k-1个所述参考单元对应1个所述数据单元，各参考单元的阻值分别介于相邻两个数据状态对应的阻值之间，k为存储的数据的比特。
可选地，所述数据单元及所述参考单元包括2T2R结构。
更可选地，所述输出数据与各参考信号满足如下关系：
s1＝Sc2；s0＝Sc2⊕(Sc1⊕Sc3)；
其中，s1为所述输出数据的高位，s0为所述输出数据的低位，Sc1为阻值介于第一数据状态与第二数据状态之间的参考单元对应的参考信号；Sc2为阻值介于第二数据状态与第三数据状态之间的参考单元对应的参考信号；Sc3为阻值介于第三数据状态与第四数据状态之间的参考单元对应的参考信号；第一数据状态、第二数据状态、第三数据状态及第四数据状态对应的阻值依次减小。
可选地，所述相变存储器的多级存储读写方法还包括检错操作；分析各参考信号的分布规律，若各参考信号的分布包括“0”及“1”的交替分布，或以“0”开头且其中包括“1”的分布，则启动纠错操作，纠正后计算得到所述输出数据。
更可选地，所述检错操作还包括将所述输出数据与数据单元的写入数据进行比较，若两者一致则输出所述输出数据；若两者不一致则启动纠错操作，纠正后输出。
更可选地，基于BCH码或汉明码进行参考信号的纠错，正确的数据为所述输出数据的相邻数据状态之一。
为实现上述目的及其他相关目的，本发明提供一种相变存储器的多级存储系统，所述相变存储器的多级存储系统至少包括：
数据存储模块，参考模块及读出功能模块；
所述数据存储模块包括多个数据单元，用于存储数据；
所述参考模块包括多个参考单元，2k-1个所述参考单元对应1个所述数据单元，用于存储与数据单元中存储的数据对应的参考信号，各参考单元的阻值分别介于相邻两个数据状态对应的阻值之间，其中，k为所述数据单元中存储的数据的比特；
所述读出功能模块连接所述数据存储模块及所述参考模块，用于在读取某一数据单元时将其对应的参考单元中的参考信号读出，并根据对应参考信号还原数据单元中储存的数据，得到输出数据。
可选地，所述读出功能模块包括第一灵敏放大器，第二灵敏放大器，计算放大单元及选择输出单元。
所述第一灵敏放大器连接所述数据存储模块，用于读出所述数据单元中存储的数据；
所述第二灵敏放大器连接所述参考模块，用于读出所述数据单元对应的各参考单元中存储的参考信号；
所述计算放大单元连接所述第二灵敏放大器，用于对所述第二灵敏放大器读出的各参考信号进行计算，以还原对应数据单元中存储的数据，得到输出数据；
所述选择输出单元连接对应的所述第一灵敏放大器及所述计算放大单元，当所述第一灵敏放大器连接的数据单元被选中读出时，对应的输出数据被输出。
更可选地，所述计算放大单元包括第一异或逻辑单元及第二异或逻辑单元，所述第一异或逻辑单元的输入端连接第一参考信号及第三参考信号，输出端连接至第二异或逻辑单元的输入端；所述第二异或逻辑单元的另一输入端连接第二参考信号，所述第二异或逻辑单元输出所述输出数据的低位，所述第二参考信号作为所述输出数据的高位；其中，所述第一参考信号为阻值介于第一数据状态与第二数据状态之间的参考单元对应的参考信号，所述第二参考信号为阻值介于第二数据状态与第三数据状态之间的参考单元对应的参考信号，所述第三参考信号为阻值介于第三数据状态与第四数据状态之间的参考单元对应的参考信号，第一数据状态、第二数据状态、第三数据状态及第四数据状态对应的阻值依次减小。
更可选地，所述选择输出单元包括多个运算放大器，各运算放大器分别接收一数据单元中储存的数据及对应的输出数据。
可选地，所述数据单元及所述参考单元包括2T2R结构。
可选地，所述相变存储器的多级存储系统还包括写驱动模块及行列译码器，所述行列译码器接收所述写驱动模块的驱动信号产生相应的控制信号，并连接所述数据存储模块及所述参考模块，基于所述控制信号选中相应数据单元及参考单元，以实现读、写操作。
更可选地，所述相变存储器的多级存储系统还包括检错模块，所述检错模块连接所述读出功能模块，基于各参考信号的分布规律或所述输出数据与数据单元的写入数据的匹配检查是否存在错误，并得到检查结果。
更可选地，所述相变存储器的多级存储系统还包括纠错模块，所述纠错模块连接所述检错模块，基于所述检错模块的检查结果对错误的参考信号进行纠正。
如上所述，本发明的相变存储器的多级存储读写方法及系统，具有以下有益效果：
1、本发明的相变存储器的多级存储读写方法及系统采用2T2R的结构作为相变存储的基本单位进行数据存储，通过两个相变存储元件不同阻值的组合，实现每单位存储2bit及以上数据，在一定程度上减少阻值漂移带来的影响，实现相变存储器的高密度存储。
2、本发明的相变存储器的多级存储读写方法及系统设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性。
3、本发明的相变存储器的多级存储读写方法及系统设置参考单元，通过参考单元计算还原存储的数据，实现相变存储器多值存储的高可靠性读取；同时降低检纠错的难度，便于相变存储器的检错和纠错，进一步提高可靠性。
附图说明
图1显示为现有技术中的相变材料在读、写过程中温度与时间的变化关系示意图。
图2显示为本发明的相变存储器的多级存储系统的结构示意图。
图3显示为本发明的数据单元、参考单元及读出功能模块的结构示意图。
图4显示为本发明的四态电阻分布示意图。
图5显示为本发明设置参考单元后的电阻分布示意图。
图6显示为本发明的相变存储器的多级存储读写方法流程示意图。
图7显示为本发明克服阻值漂移的原理示意图。
元件标号说明
1 相变存储器的多级存储系统
11 数据存储模块
12 参考模块
13 读出功能模块
131 第一灵敏放大器
132 第二灵敏放大器
133 计算放大单元
134 选择输出单元
14 写驱动模块
15 行列译码器
16 检错模块
17 纠错模块
18 I/O输出模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图2所示，本实施例提供一种相变存储器的多级存储系统1，所述相变存储器的多级存储系统1包括：
数据存储模块11，参考模块12及读出功能模块13。
如图2所示，所述数据存储模块11包括多个数据单元d，用于存储数据。
具体地，在本实施例中，所述数据单元d采用2T2R结构，可有效提高器件对工艺波动的抗干扰性以及信息存储的可靠性。如图3所示，所述数据单元d包括两个相变存储元件，第一相变存储元件包括第一开关T1及第一相变电阻R1，所述第一开关T1一端接地，另一端连接所述第一相变电阻R1，所述第一开关T1的控制端连接一行扫描信号，所述第一相变电阻R1的另一端连接所述读出功能模块13；第二相变存储元件包括第二开关T2及第二相变电阻R2，所述第二相变存储元件的结构与所述第一相变存储元件的结构相同，在此不一一赘述。需要说明的是，所述第一相变存储元件及所述第二相变存储元件连接同一行扫描信号，各数据单元d连接不同的行扫描信号(图3中为了便于显示仅提供一个数据单元，其它数据单元未示出)。
具体地，相变存储元件在不同的脉冲电压下可以表现出不同的电阻状态，从完全晶态到完全非晶态阻值差异可达六个量级，通过将存储单元操作到阻值差异较大的几个状态，可以实现各数据单元2比特、4比特、8比特甚至更多比特数据的多值存储，在本实施例中，每个相变存储元件具有至少三个稳定阻态，通过两个相存储变元件的不同阻值组合，从中挑选出阻态组合数值差异较大的四种状态，选定为四种数据状态，进行2比特的多值存储，其中，相变存储元件具有的三个稳定阻态从小到大依次称为低阻态L、中间阻态M及高阻态H。如图4所示为本实施例的数据单元d的四态电阻分布曲线，其中，曲线“00”“01”“10”“11”分别对应两个相变存储元件通过不同阻值状态组合出来的数据，两个相变存储元件的阻值状态的组合与数据状态的对应关系如下表所示，“00”为第一数据状态，“01”为第二数据状态，“10”为第三数据状态，“11”为第四数据状态，各数据状态对应的阻值依次减小。
相变存储元件的阻值状态 数据状态
LL 11
LH 10
HL 01
HH 00
需要说明的是，在实际使用中，可根据需要选择不同的阻值状态获得更多比特的数据，选择不同的阻值状态对应数据状态，不以本实施例为限。
如图2所示，所述参考模块12包括多个参考单元，用于存储与对应数据单元中数据对应的参考信号。
具体地，在本实施例中，所述数据单元d存储2比特数据，因此，所述数据单元d对应的参考单元的数量设定为3个，分别为第一参考单元c1、第二参考单元c2、第三参考单元c3，在实际使用中，2k-1个所述参考单元对应1个所述数据单元，其中，k为所述数据单元d中存储的数据的比特。所述参考单元的结构与所述数据单元的结构相同，且各参考单元与其对应的数据单元连接同一行扫描信号，其它结构在此不一一赘述。
具体地，各参考单元的阻值分别介于相邻两个数据状态对应的阻值之间，在本实施例中，四种数据状态中加入3个参考单元进行多值存储的读写，如图5所示，所述第一参考单元c1的阻值介于数据状态“00”和“01”之间，第二参考单元c2的阻值介于数据状态“01”和“10”之间，第三参考单元c3的阻值介于数据状态“10”和“11”之间。
在进行相变存储单元的读取时，相变单元的阻值无法进行直接判断，需要转化为电流值或者电压值进行读出。假设施加的读信号是一定的电流信号，那么基于参考单元的读出电压判断。由图5的曲线分布可知，如果第一参考单元c1、第二参考单元c2及第三参考单元c3的读出电压同时为“0”，则数据单元d中存储的数据为“00”；如果第一参考单元c1的读出电压为“1”，第二参考单元c2及第三参考单元c3的读出电压同时为“0”，则数据单元d中存储的数据为“01”；如果第一参考单元c1及第二参考单元c2的读出电压为“1”，第三参考单元c3的电压为“0”，则数据单元d中存储的数据为“10”；如果第一参考单元c1、第二参考单元c2及第三参考单元c3的读出电压均为“1”，则数据单元d中存储的数据为“11”。因此，当所述数据单元d中写入数据“00”时，各参考单元依次分别写入参考信号“000”；当所述数据单元d中写入数据“01”时，各参考单元依次分别写入参考信号“100”(即第一参考单元c1写入“1”，第二参考单元c2写入“0”，第三参考单元c3写入“0”)；当所述数据单元d中写入数据“10”时，各参考单元依次分别写入参考信号“110”(即第一参考单元c1写入“1”，第二参考单元c2写入“1”，第三参考单元c3写入“0”)；当所述数据单元d中写入数据“11”时，各参考单元依次分别写入参考信号“111”(即第一参考单元c1写入“1”，第二参考单元c2写入“1”，第三参考单元c3写入“1”)。
作为本发明的一种实现形式，如图2所示，所述相变存储器的多级存储系统1还包括写驱动模块14及行列译码器15。所述写驱动模块14产生用于驱动信号。所述行列译码器15连接所述写驱动模块14的输出端，基于所述驱动信号产生进行行扫描、列扫描的控制信号，并连接所述数据存储模块11及所述参考模块12，基于所述控制信号选中相应数据单元及参考单元，以实现读、写操作。
如图2所示，所述读出功能模块13连接所述数据存储模块11及所述参考模块12，用于在读取某一数据单元时将其对应的参考单元中的参考信号读出，并根据对应参考信号还原数据单元中储存的数据，得到输出数据s1s0。
具体地，如图3所示，在本实施例中，所述读出功能模块13包括第一灵敏放大器131，第二灵敏放大器132，计算放大单元133及选择输出单元134。
更具体地，所述第一灵敏放大器131连接所述数据存储模块11，用于读出所述数据单元d中存储的数据。任意可实现数据读出的灵敏放大器的结构均适用于本申请，在此不一一列举。
更具体地，所述第二灵敏放大器132连接所述参考模块12，用于读出所述数据单元d对应的各参考单元中存储的参考信号。任意可实现数据读出的灵敏放大器的结构均适用于本申请，在此不一一列举。
更具体地，所述计算放大单元133连接所述第二灵敏放大器132，用于对所述第二灵敏放大器读出的各参考信号进行计算，以还原对应数据单元中存储的数据。在本实施例中，所述计算放大单元133通过3个开关分别接收所述第一参考单元c1中的第一参考信号Sc1、所述第二参考单元c2中的第二参考信号Sc2及所述第三参考单元c3中的第三参考信号Sc3，各开关分别连接一控制信号(Ctl1、Ctl2或Ctl3)。所述计算放大单元133将各参考信号还原为对应数据单元中存储的数据，得到输出数据s1s0(2比特信号)。在本实施例中，数据状态、各参考信号及输出数据的关系如下表所示：
00 01 10 11
Sc1 0 1 1 1
Sc2 0 0 1 1
Sc3 0 0 0 1
s1 0 0 1 1
s0 0 1 0 1
因此，所述输出数据与各参考信号满足如下关系：
Figure GDA0002894512860000081
其中，s1为所述输出数据的高位，s0为所述输出数据的低位，Sc1为第一参考单元c1(阻值介于第一数据状态与第二数据状态之间的参考单元)中的参考信号；Sc2为第二参考单元c2(阻值介于第二数据状态与第三数据状态之间的参考单元)中的参考信号；Sc3为第三参考单元c3(阻值介于第三数据状态与第四数据状态之间的参考单元)中的参考信号。在本实施例中，所述计算放大单元133包括第一异或逻辑单元及第二异或逻辑单元，所述第一异或逻辑单元的输入端连接所述第一参考信号Sc1及所述第三参考信号Sc3，输出端连接至第二异或逻辑单元的输入端，所述第二异或逻辑单元的另一输入端连接所述第二参考信号Sc2，所述第二异或逻辑单元输出所述输出数据的低位s0，所述第二参考信号Sc2直接作为所述输出数据的高位s1。任意能实现上述逻辑关系的电路结构或软件代码均适用于本发明，在此不一一列举。
更具体地，所述选择输出单元134连接对应的所述第一灵敏放大器131及所述计算放大单元133，当所述第一灵敏放大器131连接的数据单元被选中读出时，所述计算放大单元133输出的信号被输出。所述选择输出单元134包括多个运算放大器(图3中仅显示一个)，各运算放大器分别接收一数据单元中储存的数据及对应参考单元还原得到的数据。在本实施例中，所述运算放大器的反相输入端连接所述第一灵敏放大器131，正相输入端连接所述计算放大单元133，输出所述输出数据s1s0。
作为本发明的一种实现方式，如图2所示，所述相变存储器的多级存储系统1还包括检错模块16，所述检错模块16连接所述读出功能模块13，将所述输出数据s1s0与数据单元的写入数据进行比较，以得到检查结果，如果两者不匹配则报错。作为本发明的另一种实现方式，所述检错模块16还从所述读出功能模块13中获取各参考信号，基于参考信号的分布规律检查是否错误，正确的分布规律中“0”和“1”是连续的，不存在“0”和“1”交替分布的情况，若存在“0”和“1”交替分布的情况则报错。
作为本发明的一种实现方式，如图2所示，所述相变存储器的多级存储系统1还包括纠错模块17，所述纠错模块17连接所述检错模块16，基于所述检错模块16的检查结果对错误的参考单元进行纠正。所述纠错模块17包括但不限于ECC电路，在此不一一赘述。
作为本发明的一种实现方式，如图2所示，所述相变存储器的多级存储系统1还包括I/O输出模块18，所述I/O输出模块18连接所述读出功能模块13及所述纠错模块17，当所述输出数据s1s0没有错误时，从所述读出功能模块13读出数据；当所述输出数据s1s0错误时，从所述纠错模块17读出纠正后的数据。
实施例二
如图2～图6所示，本实施例提供一种相变存储器的多级存储读写方法，具体包括：
如图2～图3所示，相变存储器的写操作步骤：
选中要写入的数据单元及其对应的参考单元，于被选中的数据单元中写入存储的数据，于被选中的参考单元中写入与存储的数据对应的参考信号。
具体地，在本实施例中，所述相变存储器的多级存储读写方法基于实施例一的相变存储器的多级存储系统实现，在实际使用中，任意可实现本方法的装置均适用。在本实施例中，通过所述行列译码器15选中需要进行写操作的所述数据单元d中的第一相变存储元件，基于所述写驱动模块14的控制在所述第一相变存储元件上施加reset脉冲，对所述第一相变存储元件进行非晶化擦除；再通过写控制信号施加一定幅度的脉冲将相应数据写入到所述第一相变存储元件中；接着通过所述行列译码器15选中所述数据单元d中的第二相变存储元件，同样先进行reset操作，然后进行相应数据的写入，在此不一一赘述。在数据单元d进行数据写入的同时，对所述数据单元d对应的参考单元进行参考信号的写入，以消除阻值漂移的影响，操作方法同数据单元的写入，在此不一一赘述。
更具体地，以在所述数据单元d中写入数据“01”为例，所述第一参考单元c1中写入参考信号“1”，所述第二参考单元c2中写入参考信号“0”，所述第三参考单元c3中写入参考信号“0”。各数据所对应的参考信号可参见实施例一，在此不一一列举。在实际使用中，可根据需要设定数据与参考信号的对应关系，不以本实施例为限。
如图2～图6所示，相变存储器的读操作步骤：
选中要读出的数据单元及其对应的参考单元，读出被选中的参考单元中的电平，通过计算还原对应数据单元中存储的数据，并得到输出数据；
其中，2k-1个所述参考单元对应1个所述数据单元，各参考单元的阻值分别介于相邻两个数据状态对应的阻值之间，k为存储的数据的比特。
具体地，通过所述行列译码器15选中所述数据存储模块11中需要进行读出操作的数据单元d，将所述数据单元d中存储的数据输入到所述第一灵敏放大器131中，同时，将所述数据单元d对应的三个参考单元中的参考信号输入到所述第二灵敏放大器132中。
需要说明的是，对于多个数据单元组成的同时写入的存储阵列，与对应数据单元一起写入的参考单元只被参考一次，在本实施例中，每一个数据单元分别对应三个参考单元，在实际使用中，每一个数据单元对应的参考单元的数量与存储的数据比特有关，2k-1个所述参考单元对应1个所述数据单元，k为存储的数据的比特。
具体地，所述第二灵敏放大器132将其读出的参考信号送入到所述计算放大单元133，所述计算放大单元133对各参考信号进行计算，以还原所述数据单元d中存储的数据，得到输出数据s1s0并输出。所述输出数据s1s0与各参考信号满足如下关系：
Figure GDA0002894512860000101
更具体地，以写入的数据为“01”为例，所述第一参考信号Sc1为“1”，所述第二参考信号Sc2为“0”，所述第三参考信号Sc3为“0”，则通过计算得到，所述输出数据s1s0为01，各参考信号所对应的输出数据可参见实施例一，在此不一一列举。在实际使用中，可根据需要设定参考信号与输出数据的对应关系，不以本实施例为限。
作为本发明的一种实现方式，所述相变存储器的多级存储读写方法还包括检错操作，如图6所示，分析所述第二灵敏放大器132输出的参考信号的分布规律，各参考信号的分布中“0”和“1”的出现应该是各自独立且连续的，不存在分立的“0”或“1”，即“0”和“1”不交替分布，如果读出的参考信号是非连续的“0”或“1”，以及以“0”开头且其中包括“1”的分布(例如“001”、“010”、“011”)，则视为出错，将读出的参考单元错误标志位送入到后续的纠错模块进行纠错操作；如果各参考信号的分布符合分布规则那么计算所述输出数据s1s0。
作为本发明的一种实现方式，所述相变存储器的多级存储读写方法还包括检错操作，如图6所示，将所述输出数据s1s0与数据单元的写入数据进行比较，若两者一致则输出所述输出数据s1s0；若两者不一致则启动纠错操作。
作为本发明的一种实现方式，所述相变存储器的多级存储读写方法还包括纠错操作，如图6所示，在本实施例中，正确的取值从与错误数据邻近的连续“0”“1”状态中寻找，并基于包括但不限于BCH码或汉明码的方式进行参考信号的纠错，基于BCH码或汉明码可有效简化外围电路，有利于高密度下的存储。假设参考信号分布为“101”，则正确的数据从参考信号“100”和“110”中寻找。假设输出数据s1s0为“01”而写入的数据不是“01”，则正确的数据从参考信号“000”和“110”中寻找。
如图7所示，其中(a)为阻值漂移前的四态电阻分布曲线，(b)为阻值漂移后的四态电阻分布曲线，由于存在阻值漂移现象，四态电阻向左侧漂移，随着相变存储元件阻值的增大阻值漂移情况会愈发严重(数据状态“00”的阻值最大，漂移最严重)，由图7可知，在较长的时间后，漂移后的数据状态“01”与漂移前的数据状态“00”部分重叠，这就导致了在数据读出过程中产生误读的情况，造成相变存储器可靠性的下降。本发明设置参考单元，参考单元的阻值与数据单元一样会发生漂移，由此可避免阻值漂移的影响，提高输出数据的准确性。
本发明为多值存储中存在的阻值漂移以及错误数据提供了解决方法，同时兼顾了相变存储器对高密度和高可靠性的要求。读出功能模块的算法简单有效，并且同时完成对两个单元的读操作，对相变存储器的速度没有影响。
综上所述，本发明提供一种相变存储器的多级存储读写方法及系统，包括：数据存储模块，参考模块及读出功能模块；所述数据存储模块包括多个数据单元，用于存储数据；所述参考模块包括多个参考单元，2k-1个所述参考单元对应1个所述数据单元，用于存储与数据单元中存储的数据对应的参考信号，各参考单元的阻值分别介于相邻两个数据状态对应的阻值之间，其中，k为所述数据单元中存储的数据的比特；所述读出功能模块连接所述数据存储模块及所述参考模块，用于在读取某一数据单元时将其对应的参考单元中的参考信号读出，并根据对应参考信号还原数据单元中储存的数据，得到输出数据。本发明的相变存储器的多级存储读写方法及系统采用2T2R的结构作为相变存储的基本单位进行数据存储，通过两个相变存储元件不同阻值的组合，实现每单位存储2bit及以上数据，在一定程度上减少阻值漂移带来的影响，实现相变存储器的高密度存储；本发明的相变存储器的多级存储读写方法及系统设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性；本发明的相变存储器的多级存储读写方法及系统设置参考单元，通过参考单元计算还原存储的数据，实现相变存储器多值存储的高可靠性读取；同时降低检纠错的难度，便于相变存储器的检错和纠错，进一步提高可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种相变存储器的多级存储读写方法，其特征在于，所述相变存储器的多级存储读写方法至少包括：
写入：选中要写入的数据单元及其对应的参考单元，于被选中的数据单元中写入存储的数据，于被选中的参考单元中写入与存储的数据对应的参考信号；
读出：选中要读出的数据单元及其对应的参考单元，读出被选中的参考单元中的电平，通过计算还原对应数据单元中存储的数据，并得到输出数据；
其中，2k-1个所述参考单元对应1个所述数据单元，各参考单元的阻值分别介于相邻两个数据状态对应的阻值之间，k为存储的数据的比特。
2.根据权利要求1所述的相变存储器的多级存储读写方法，其特征在于：所述数据单元及所述参考单元包括2T2R结构。
3.根据权利要求2所述的相变存储器的多级存储读写方法，其特征在于：所述输出数据与各参考信号满足如下关系：
s1＝Sc2；s0＝Sc2⊕(Sc1⊕Sc3)；
其中，s1为所述输出数据的高位，s0为所述输出数据的低位，Sc1为阻值介于第一数据状态与第二数据状态之间的参考单元对应的参考信号；Sc2为阻值介于第二数据状态与第三数据状态之间的参考单元对应的参考信号；Sc3为阻值介于第三数据状态与第四数据状态之间的参考单元对应的参考信号；第一数据状态、第二数据状态、第三数据状态及第四数据状态对应的阻值依次减小。
4.根据权利要求1所述的相变存储器的多级存储读写方法，其特征在于：所述相变存储器的多级存储读写方法还包括检错操作；分析各参考信号的分布规律，若各参考信号的分布包括“0”及“1”的交替分布，或以“0”开头且其中包括“1”的分布，则启动纠错操作，纠正后计算得到所述输出数据。
5.根据权利要求4所述的相变存储器的多级存储读写方法，其特征在于：所述检错操作还包括将所述输出数据与数据单元的写入数据进行比较，若两者一致则输出所述输出数据；若两者不一致则启动纠错操作，纠正后输出。
6.根据权利要求4或5所述的相变存储器的多级存储读写方法，其特征在于：所述纠错操作包括：基于BCH码或汉明码进行参考信号的纠错，正确的数据为所述输出数据的相邻数据状态之一。
7.一种相变存储器的多级存储系统，其特征在于，所述相变存储器的多级存储系统至少包括：
数据存储模块，参考模块及读出功能模块；
所述数据存储模块包括多个数据单元，用于存储数据；
所述参考模块包括多个参考单元，2k-1个所述参考单元对应1个所述数据单元，用于存储与数据单元中存储的数据对应的参考信号，各参考单元的阻值分别介于相邻两个数据状态对应的阻值之间，其中，k为所述数据单元中存储的数据的比特；
所述读出功能模块连接所述数据存储模块及所述参考模块，用于在读取某一数据单元时将其对应的参考单元中的参考信号读出，并根据对应参考信号还原数据单元中储存的数据，得到输出数据。
8.根据权利要求7所述的相变存储器的多级存储系统，其特征在于：所述读出功能模块包括第一灵敏放大器，第二灵敏放大器，计算放大单元及选择输出单元；
所述第一灵敏放大器连接所述数据存储模块，用于读出所述数据单元中存储的数据；
所述第二灵敏放大器连接所述参考模块，用于读出所述数据单元对应的各参考单元中存储的参考信号；
所述计算放大单元连接所述第二灵敏放大器，用于对所述第二灵敏放大器读出的各参考信号进行计算，以还原对应数据单元中存储的数据，得到输出数据；
所述选择输出单元连接对应的所述第一灵敏放大器及所述计算放大单元，当所述第一灵敏放大器连接的数据单元被选中读出时，对应的输出数据被输出。
9.根据权利要求8所述的相变存储器的多级存储系统，其特征在于：所述计算放大单元包括第一异或逻辑单元及第二异或逻辑单元，所述第一异或逻辑单元的输入端连接第一参考信号及第三参考信号，输出端连接至第二异或逻辑单元的输入端；所述第二异或逻辑单元的另一输入端连接第二参考信号，所述第二异或逻辑单元输出所述输出数据的低位，所述第二参考信号作为所述输出数据的高位；其中，所述第一参考信号为阻值介于第一数据状态与第二数据状态之间的参考单元对应的参考信号，所述第二参考信号为阻值介于第二数据状态与第三数据状态之间的参考单元对应的参考信号，所述第三参考信号为阻值介于第三数据状态与第四数据状态之间的参考单元对应的参考信号，第一数据状态、第二数据状态、第三数据状态及第四数据状态对应的阻值依次减小。
10.根据权利要求8所述的相变存储器的多级存储系统，其特征在于：所述选择输出单元包括多个运算放大器，各运算放大器分别接收一数据单元中储存的数据及对应的输出数据。
11.根据权利要求7所述的相变存储器的多级存储系统，其特征在于：所述数据单元及所述参考单元包括2T2R结构。
12.根据权利要求7所述的相变存储器的多级存储系统，其特征在于：所述相变存储器的多级存储系统还包括写驱动模块及行列译码器，所述行列译码器接收所述写驱动模块的驱动信号产生相应的控制信号，并连接所述数据存储模块及所述参考模块，基于所述控制信号选中相应数据单元及参考单元，以实现读、写操作。
13.根据权利要求7～12任意一项所述的相变存储器的多级存储系统，其特征在于：所述相变存储器的多级存储系统还包括检错模块，所述检错模块连接所述读出功能模块，基于各参考信号的分布规律或所述输出数据与数据单元的写入数据的匹配检查是否存在错误，并得到检查结果。
14.根据权利要求13所述的相变存储器的多级存储系统，其特征在于：所述相变存储器的多级存储系统还包括纠错模块，所述纠错模块连接所述检错模块，基于所述检错模块的检查结果对错误的参考信号进行纠正。
CN201910605311.3A 2019-07-05 2019-07-05 相变存储器的多级存储读写方法及系统 Active CN110335636B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910605311.3A CN110335636B (zh) 2019-07-05 2019-07-05 相变存储器的多级存储读写方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910605311.3A CN110335636B (zh) 2019-07-05 2019-07-05 相变存储器的多级存储读写方法及系统

Publications (2)

Publication Number Publication Date
CN110335636A CN110335636A (zh) 2019-10-15
CN110335636B true CN110335636B (zh) 2021-04-02

Family

ID=68144713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910605311.3A Active CN110335636B (zh) 2019-07-05 2019-07-05 相变存储器的多级存储读写方法及系统

Country Status (1)

Country Link
CN (1) CN110335636B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023272550A1 (en) 2021-06-30 2023-01-05 Yangtze Memory Technologies Co., Ltd. Phase-change memory devices, systems, and methods of operating thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963505B2 (en) * 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
CN1725369B (zh) * 2005-06-02 2010-05-05 复旦大学 以比值为状态导向的存储方式及电路
KR100748556B1 (ko) * 2005-11-23 2007-08-10 삼성전자주식회사 강유전체 메모리 장치 및 그것의 구동방법
KR101614085B1 (ko) * 2008-12-31 2016-04-20 인텔렉추얼디스커버리 주식회사 Ｏｆｄｍａ ｔｄｄ 시스템에서의 상향링크 전력 제어 방법
KR20130090642A (ko) * 2012-02-06 2013-08-14 삼성전자주식회사 불휘발성 반도체 메모리 장치의 센스앰프 회로
JP5556873B2 (ja) * 2012-10-19 2014-07-23 株式会社フローディア 不揮発性半導体記憶装置
US9620202B2 (en) * 2013-11-01 2017-04-11 Seagate Technology Llc Reduction or elimination of a latency penalty associated with adjusting read thresholds for non-volatile memory
CN106169308B (zh) * 2015-03-16 2020-09-15 爱思开海力士有限公司 存储器控制器及其操作方法
US9899102B2 (en) * 2015-03-31 2018-02-20 SK Hynix Inc. Semiconductor device and operating method thereof
KR102505695B1 (ko) * 2016-03-18 2023-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 시스템
CN106356090B (zh) * 2016-08-26 2019-02-01 中国科学院上海微系统与信息技术研究所 相变存储器读出电路及其数据读取方法

Also Published As

Publication number Publication date
CN110335636A (zh) 2019-10-15

Similar Documents

Publication Publication Date Title
US9928140B2 (en) Non-volatile memory device and method of operating the same
US7304893B1 (en) Method of partial page fail bit detection in flash memory devices
US7355892B2 (en) Partial page fail bit detection in flash memory devices
US8112692B2 (en) Flash memory device error correction code controllers and related methods and memory systems
US8837215B2 (en) Operating method and data read method in nonvolatile memory device
US20110188292A1 (en) Variable resistance memory, operating method and system
US8589767B2 (en) Systems, devices and methods using redundant error correction code bit storage
US20100217921A1 (en) Memory system and data processing method thereof
WO2008154134A1 (en) Programming error correction code into a solid state memory device with varying bits per cell
JP2014044791A (ja) 不揮発性メモリのための適応的エラー訂正
US11301319B2 (en) Memory device and memory system having multiple error correction functions, and operating method thereof
US20070258297A1 (en) Method and Apparatus for Accessing Nonvolatile Memory With Read Error by Changing Read Reference
KR20200058027A (ko) Ecc 회로를 포함하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 에러 정정 방법
TWI805183B (zh) 用於決定讀取電壓的記憶體系統
CN110335636B (zh) 相变存储器的多级存储读写方法及系统
CN110164496B (zh) 半导体存储器元件及其读取方法
US20110093765A1 (en) Flash memory device and related programming method
US11423985B2 (en) Devices and methods for controlling write operations
CN109920461B (zh) 一种基于薄膜晶体管的阻变存储器
US7773421B2 (en) Method and apparatus for accessing memory with read error by changing comparison
US8077516B2 (en) Method and apparatus for accessing memory with read error by changing comparison
CN113744780B (zh) 一种多值存储器的校准电路、校准方法和编程方法
US11289160B2 (en) Memory device and data writing method
US20200382137A1 (en) Memory systems and methods of correctng errors in the memory systems
US9507663B1 (en) Memory device and operation method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant