TW202137346A - 多層3d箔封裝件 - Google Patents

多層3d箔封裝件 Download PDF

Info

Publication number
TW202137346A
TW202137346A TW109143471A TW109143471A TW202137346A TW 202137346 A TW202137346 A TW 202137346A TW 109143471 A TW109143471 A TW 109143471A TW 109143471 A TW109143471 A TW 109143471A TW 202137346 A TW202137346 A TW 202137346A
Authority
TW
Taiwan
Prior art keywords
foil
base
surface area
foil base
main surface
Prior art date
Application number
TW109143471A
Other languages
English (en)
Inventor
克里斯多夫 蘭德斯伯格
爾文 雅寇伯喬治
馬汀 寇尼格
Original Assignee
弗勞恩霍夫爾協會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 弗勞恩霍夫爾協會 filed Critical 弗勞恩霍夫爾協會
Publication of TW202137346A publication Critical patent/TW202137346A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明有關一多層3D箔封裝件及用以製造此一多層3D箔封裝件的方法。此3D箔封裝件包含一箔基體堆疊，其具有至少兩個箔平面，其中一第一電氣絕緣箔基體係配置在一第一箔平面中，且其中一第二電氣絕緣箔基體係配置在一第二箔平面中，其中該第一箔基體包含至少一功能性電子組件配置於其上的一第一主表面區域，其中該第二箔基體包含具有一至少一開口在該第二主表面區域中的一腔穴，其中該箔基體堆疊內的該等箔基體係一者配置於另一者之上，使得配置在該第一箔基體上的該功能性電子組件係配置在設於該第二箔基體中之該腔穴內。

Description

多層3D箔封裝件
本發明係有關用於電子裝置、半導體裝置及類似者的一多層3D箔封裝件，即一個三維封裝件，或殼體。此創新的3D箔封裝件用作為建立三維電子系統且特別是三維積體電路。此3D箔封裝件包含具有數個箔基體彼此上下垂直配置的一箔堆疊。因此，此3D箔封裝件用作為三維系統整合，且因而有別於傳統平面技術。此外，本發明係有關用以製造此一3D箔封裝件的方法。
在三維或3D系統整合中，個別電子組件不是只有如同平面技術所作沿著基體延伸方向水平配置在同一基體上。更確切的說，在3D系統整合中，數個電子組件還另外彼此上下垂直配置。這表示電子組件係分佈遍及數個平面。
因此，三維整合表示裝置的垂直連接(機械性及電性兩者)。與二維系統(平面技術)相比，一個三維整合電子系統的優點尤其是較高可達到的封裝密度及切換速度(較短傳導路徑所致)。
多種不同3D整合技術已為習知。此等技術經常基於運用垂直導引穿過一晶圓基體的傳導接觸部(矽穿孔(TSV))。此基體可為半導體晶圓(包括IC元件)本身或由矽或玻璃製成的一另外中介體晶圓。在矽基體的實例中，傳導通孔必須與環繞的基體電氣絕緣。在晶圓基體上製造這些通孔的技術複雜，且只可在特殊半導體工廠中實行。在玻璃中介體的實例中，絕緣不再需要。然而，不變的是複雜的製程順序。此外，極薄的玻璃中介體晶圓極易破裂。
晶圓對晶圓整合技術的另一缺點在於3D堆疊的產量損失，因為通常一晶圓上的所有晶片元件皆接觸，亦即，包含那些不具電氣功能性的晶片元件。
晶片對晶圓整合係為一替代方案，其中已測試的IC可被預選。晶片對晶圓整合組態中的數個基體包含大型形貌體。這必然會有各平面需要複雜平坦化的缺點。
3D整合技術的另一類型係以堆疊IC元件一者在另一者之上為主，此等IC元件安裝在標準印刷電路板(PCB)材料上並與其接觸。在此實例中，印刷電路板平面的相當大厚度成為問題，其在堆疊時造成高的封裝高度，且讓3D堆疊裡的熱能難以消散。
亦已知單一基架(single-bed)技術，其中晶片元件被嵌入在印刷電路板材料中。此等PCB模組基本上亦可組裝來形成一3D堆疊，然而，仍有高結構高度及不良熱消散的缺點。
因此，為人所欲的是，提供一3D堆疊或三維封裝件允許有高整合密度，同時包含一極為平坦的結構，其可以低複雜性及因而低成本來製作。
提供包含請求項1之特徵的一多層3D箔封裝件來解決此議題。此外，提供用以製造此一多層3D箔封裝件的方法。3D箔堆疊及其製造方法的實施例及進一步優點態樣為個別附屬請求項的主體。
特別是，創新的多層3D箔封裝件包含一箔基體堆疊，其包含至少兩個箔平面。一第一絕緣箔基體係配置在一第一箔平面中，而一第二絕緣箔基體係配置在一第二箔平面中。各箔基體可較佳示現為單層或集積。這表示在此所述之一箔基體可包含一單層箔體或以單體、集積或單層箔體形式示現。同樣可應用在第二及任何其他箔基體上。箔基體通常為平坦且有一(水平) 主延伸方向。個別箔平面係引導成與個別箔基體的主延伸方向平行。個別的箔平面則垂直於該主延伸方向一者依次堆疊於另一者之上。這表示各箔平面例示性以一平面或水平方式延伸，而幾個箔平面係一者垂直堆疊於另一者之上。同樣亦可應用在配置於個別箔平面的箔基體上。此表示個別平坦的箔基體在箔基體堆疊內係一者垂直配置於另一者之上，以便形成具有數個箔基體層的一個三維箔封裝件。第一箔基體包含一第一主表面區域，至少一功能性電子組件係配置於該第一主表面區域上。電氣組件係直接配置於第一箔基體上，即其間沒有任何其他基體或基體層。此可例如為一半導體晶片、IC裝置、LED、感測器、SMD組件及類似者。第二箔基體包含一第一主表面區域及一相對立配置的第二主表面區域，其中至少一功能性電子組件係配置在第一主表面區域上。電氣組件係直接配置於第二箔基體上，即其間沒有任何其他基體或基體層。根據本發明，第二箔基體包含在第二主表面區域中具有至少一開口的一腔穴。因此，箔基體堆疊內的該等箔基體係一者配置於另一者之上，使得第一箔基體的第一主表面區域與第二箔基體的第二主表面區域相對立，以使配置在第一箔基體上的功能性電子組件配置於設在第二箔基體中的腔穴內。此功能性電子組件可例如為配置在第一箔基體上的一半導體晶片，即容裝在上方第二箔基體的腔穴內。此處的功能性電子組件可以一定製套合方式或有一點背隙(backlash)放入腔穴中。因此，第一箔基體上之功能性電子組件的形貌突出部可為互補。第二箔基體因而在其腔穴中容裝下方第一箔基體的功能性電子組件，而與此功能性電子組件的形貌突出部互補。因此，第二箔基體包含相較於一者配置於另一者之上的傳統基體大幅縮小的一突出部，不具有此一腔穴。
此外，本發明提供用以製造此一多層3D箔封裝件的一對應方法。在這些步驟中，此方法包含提供一第一電氣絕緣箔基體及一第二電氣絕緣箔基體。至少一功能性電子組件係配置在第一箔基體的一第一主表面區域上。此外，至少一功能性電子組件係配置在第二箔基體的一第一主表面區域上。根據本發明，一腔穴係製作在第二箔基體中，使得此腔穴包含至少一開口在第二箔基體之與第一表面區域相對立之一第二主表面中。此外，一箔基體堆疊係透過將第一箔基體及第二箔基體彼此垂直配置來製成，其中該等箔基體係一者配置於另一者之上，使得第一箔基體的第一主表面區域與第二箔基體之第二主表面區域相對立，且配置在第一箔基體上的功能性電子組件係配置在設於第二箔基體中的腔穴內。此等箔基體允許一非常平坦的結構。平坦結構的效果係透過將電子組件配置在相對立箔基體之腔穴內而額外進一步提升。此外，此等基體可便宜設置且易於處理，對於一創新3D箔封裝件的生產成本有更為正面的影響。
於下文中，實施例係參照圖式更詳細描述，其中具有相同或類似功能的元件以相同參考編號標示。
方塊圖中所說明及參照方塊圖描述的方法步驟亦可以所說明或描述者以外的任何其他順序執行。此外，有關一裝置的某一特徵之方法步驟與該裝置的該特徵可互換，且反之亦然。
此外，一功能性電子組件將以類似於具有一積體電路的矽晶片之一半導體晶片的範例例示描述。然而，亦可想到其他功能性電子組件及裝置，如IC裝置、LED、感測器、SMD組件及類似者。
圖1及圖2各顯示一創新多層3D箔封裝件100的實施例。在圖1中，為清楚目的，個別的箔基體110、120係彼此分開繪製。在圖2中，顯示一箔基體堆疊150，其中個別箔基體110、120係一者堆疊於另一者之上。此實施例的描述係參照圖1及圖2兩者。
如前所提，3D箔封裝件100包含一箔基體堆疊150。此箔基體堆疊150包含至少兩個箔平面E1 、E2 。一第一電氣絕緣箔基體110係配置在第一箔平面E1 中。一第二電氣絕緣箔基體120係配置在第二箔平面E2 中。這表示在箔基體堆疊150中，兩個箔基體110、120係一者垂直堆疊於另一者之上，即基本上垂直於箔平面E1 、E2 。此則為一個三維系統整合的特徵。
第一箔基體110包含一第一主表面區域111。至少一功能性電子組件113，例如一半導體晶片，係配置在第一主表面區域111上。並且，數個功能性電子組件亦可配置在第一箔基體110上。這些功能性電子組件可配置在第一箔基體110之第一主表面區域111上，或在第一箔平面E1 中，例如在傳統平面技術中。
第二箔基體120包含一第一主表面區域121，及一相對立配置的第二主表面區域122。至少一功能性電子組件123，例如一半導體晶片，係配置在第一主表面區域121上。並且，數個功能性電子組件亦可配置在第二箔基體120上。這些功能性電子組件可配置在第二箔基體120之第一主表面區域121上，或在第二箔平面E2 中，例如在傳統平面技術中。
特別可在圖1中所見，第二箔基體120可包含一腔穴124。腔穴124係形成在第二箔基體120之第二主表面區域122中。此處的腔穴124包含至少一開口在第二主表面區域122中。這表示腔穴124在第二箔基體120之相對立的第一主表面區域121之方向從第二箔基體120的第二主表面區域122開始延伸。如在圖1及圖2中可識別的，腔穴124不會完全延伸，而僅穿過部分第二箔基體120。
腔穴124可包含橫向側壁124a，其基本上垂直於第二箔基體120之第一主表面區域121及第二主表面區域122延伸。此外，腔穴124可包含一底部區域124b，其基本上平行於第二箔基體120之第一主表面區域121及第二主表面區域122延伸。
特別在圖2中可見，腔穴124在第二箔基體120中的尺寸可大於或微大於半導體晶片113在下方或相對立之第一箔基體110上的尺寸。這表示半導體晶片113可容裝在腔穴124中。
兩個箔基體110、120亦可在箔基體堆疊150中一者配置於另一者之上，使得第一箔基體110的第一主表面區域111與第二箔基體120之第二主表面區域122相對立，且配置在第一箔基體110上的功能性電子組件113係配置在設於第二箔基體120中的腔穴124內。
多層箔基體堆疊150已使用兩個箔基體110、120一者垂直配置於另一者之上來描述。多層箔基體堆疊150亦可包含大於純屬例示性的兩個所述箔基體110、120。在此，各個更多的箔基體可配置在一分開的箔平面中，以便個別箔基體在不同箔平面中一者垂直堆疊於另一者之上。各個更多箔基體可額外包含一或多個功能性電子組件在其頂部，及一或多個腔穴在其底部。在此，一個箔基體的數個功能性電子組件可配置在個別上方箔基體的腔穴中。
圖3顯示用以概要說明製造一3D箔封裝件用之一創新方法的方塊圖。
在步驟301中，提供第一電氣絕緣箔基體110及第二電氣絕緣箔基體120。
在步驟302中，至少一功能性電子組件113係配置在第一箔基體110之第一主表面區域111上。
在步驟303中，至少一功能性電子組件123係配置在第二箔基體120之第一主表面區域121上。
在步驟304中，在第二箔基體120中製作腔穴124，使得此腔穴124包含至少一開口在第二箔基體120之相對立於第一主表面區域121的第二主表面區域122中。
在步驟305中，箔基體堆疊150係透過將第一箔基體110及第二箔基體120一者垂直堆疊於另一者之上而產生，其中箔基體110、120係一者配置於另一者之上，使得第一箔基體110之第一主表面區域111與第二箔基體120之第二主表面區域122相對立，且配置在第一箔基體110上的功能性電子組件113係配置在設於第二箔基體120中的腔穴124內。
圖4顯示根據一實施例之一多層箔基體堆疊150的放大示意圖。第一箔基體110包含一箔層厚度H110 。第二箔基體120包含一箔層厚度H120 。箔基體110、120的箔層厚度H110 、H120 可為相同或不同。此箔層厚度H110 、H120 可例如介於20 μm與500 μm之間，或較佳介於20 μm與100 μm之間。
配置在第一箔基體110之第一主表面區域111上的功能性電子組件113包含一相對於第一箔基體110之第一主表面區域111的橫向或平行延伸部或橫向外部輪廓尺寸L113 ，其在平面技術中對應於電子組件113的長度或寬度。電子組件113另外包含一相對於第一箔基體110之第一主表面區域111的垂直尺寸H113 ，其在平面技術中對應於電子組件113的結構高度。此電子組件的結構高度H113 可例如介於10 μm與100 μm之間或20 μm與80 μm之間，且較佳介於20 μm與30 μm之間。
形成在第二箔基體120中的腔穴124包含一相對於第二箔基體120之第二主表面區域122的平行或橫向延伸部或橫向內部輪廓尺寸L124 ，其在平面技術中對應於腔穴124的長度或寬度。此外，腔穴124包含一相對於第二箔基體120之第二主表面區域122的垂直延伸部H124 ，其在平面技術中對應於腔穴124的高度或深度。
電子組件113之突出超過第一箔基體110之第一主表面區域111的一部分形成所謂的形貌突出部。在圖4中所示之非限制性範例中，結構高度H113 形成電子組件113的形貌突出部。
根據本發明，設在第二箔基體120中的腔穴124可包含較功能性電子組件113之形貌上突出超過第一箔基體110之第一主表面區域111之部分的體積為大的一體積。
配置在第一箔基體110之第一主表面區域111上的功能性電子組件113因而可被完全橫向配置在設於第二箔基體120中的腔穴124內。
例示地，配置在第一箔基體110之第一主表面區域111上的功能性電子組件113可包含介於10 μm與100 μm之間或20 μm與80 μm之間的一形貌突出部H113 。設於第二箔基體120中的腔穴124可包含大於功能性電子組件113之形貌突出部H113 1 μm至50 μm或1 μm至30 μm的一深度H124 。
圖5顯示一多層3D箔封裝件100之一實施例的一另外示意截面圖。如圖中可見地，在腔穴124與配置在腔穴124中之電子組件113的外部輪廓間有一空隙。此空隙501較大，腔穴124相對於電子組件113較大，或較大之腔穴124的體積不同於電子組件113的體積。
此空隙501可例示地生成在電子組件113之一外部輪廓與先前參照圖1所述之該等橫向側壁中之一橫向側壁124a及/或腔穴124之底部區域124之間。空隙501可被一填充部502充填，例如聚合物。此填充部502係可例示地配置在腔穴124之底部區域124b與電子組件113之相對立頂側之間(見例如圖10)，其中此實例中的空隙501不會被填充部502完全充填。然而，如圖5中例示繪製地，空隙501亦可被填充部502完全充填。填充部502因而可至少部分且較佳完全充填至少一個或全部功能性電子組件113之外部輪廓及腔穴124相對立於個別外部輪廓之一壁124a、124b之間的空隙501。
功能性電子組件113可例如透過類似例如非等向性傳導附著部(ACA)或非等向性傳導薄膜(ACF)的一傳導附著部503被施用在箔基體110上，或透過焊料連接及凹填物材料以倒裝晶片接合技術被施用在箔基體110上。
在倒裝晶片接合中，腔穴124的區位應為很大，以致在電子組件113從上方安裝時箔基體110被推穿到下方接合板上。換言之，電子組件113之一外部輪廓與腔穴124之特別是相對於底部區域124b的一相對立壁間的一距離被選擇成夠大以允許推穿箔基體110。
配置在箔基體堆疊150中的個別箔基體110、120則可例如透過合適的接合構件504相互連接，例如透過一可焊接合金、透過(例示圖案化)傳導附著部或透過熱壓縮接合金屬連接部。在箔基體堆疊150內連接個別箔基體110、120的步驟可例如透過印刷、施配、網版印刷或透過層疊附著薄膜來執行。
此外，為了在箔基體堆疊150內連接個別箔基體110、120及將電子組件113連接到箔基體110的雙重目的，施加焊料或傳導附著部可例如透過施配或透過模板印刷來在個別表面上以多重用途執行。
箔基體110、120可例如透過在一負壓環境下且較佳在一真空環境下彼此連接。這亦稱為真空接合。在本案揭露內容中，真空環境在意義上來說被理解為在小於100 mbar的一壓力下。
箔基體110、120係可例示地以卷對卷方法或以個別片體形式製造。具有至少一電子組件113、123配置於其上的一箔基體110、120亦可稱為模組、箔膜組或晶片箔膜組。連接箔基體110、120可採不同方式執行。舉例來說，單一模組可被配置在另一單一模組上，或單一模組可被配置在包含數個模組的一片體上，或可施用一片體對片體方法，其中包含數個模組的一第一片體係連接到同樣包含數個模組的一第二片體。此片體對片體方法可具有在一個程序步驟中實現許多3D模組堆疊或多層3D箔封裝件的優點。
一對應的片體對片體方法可例示地包含以下方法步驟。首先，多個功能性電子組件113可經配置在第一箔基體110之第一主表面區域111上。此外，多個功能性電子組件123可經配置在第二箔基體120之第一主表面區域121上。另一步驟提供來製成多個腔穴124，其中此等多個腔穴124係製作在第二箔基體120中與第二箔基體120之第一主表面區域121相對立的第二主表面區域122中。另一步驟提供來透過使第一箔基體110及第二箔基體120一者垂直配置於另一者之上以生成多個箔基體堆疊150，其中該等箔基體110、120係一者配置於另一者之上，使得第一箔基體110之第一主表面區域111與第二箔基體120之第二主要表面區域122相對立，且配置在第一箔基體110上的功能性電子組件113係配置在設於第二箔基體120中的腔穴124內。較佳地，各來自多個電子組件中的一個電子組件113可被配置在各來自多個腔穴中的一個腔穴124內。隨後，依此方式生成的個別箔基體堆疊150可被切割以獲得多個多層3D箔封裝件100。
根據本發明，第二箔基體120包含腔穴124，其中目前一直描述單層箔基體。這表示個別箔基體110、120可包含單層箔體，或以單體、集積或單層箔體的形式來示現。
圖6顯示一多層3D箔封裝件100的另一範例，其中該等箔基體中的至少一者(此範例中為第二箔基體120)經示現為雙層或包含兩層。示現為雙層的箔基體120包含一第一箔基體層120a及一第二箔基體層120b。這兩個箔基體層120a、120b可經垂直配置成一者在另一者之上。
兩個箔基體層120a、120b中之一者，例如相對立於第一箔基體110配置的箔基體層120b，可包含一連續窗開口125。一連續窗開口125係定義成窗開口125延伸完全穿過個別箔基體層120b。這表示連續窗開口125皆暴露個別箔基體層120b的主表面區域。
另一個別箔基體層，例如遠離第一箔基體110的箔基體層120a，可經示現為不包含一窗開口或不具窗開口。本發明的數個實施例係針對遠離第一箔基體110之箔基體層120a提供以包含一腔穴或凹口126，其以虛線標示。此腔穴或凹口126及窗開口125如圖所示可經相合配置成一者在另一者之上，因而一同形成第二箔基體120之腔穴124。
腔穴或凹口126在定義上與先前所提之窗開口125相異在於，腔穴126不延伸完全穿過個別箔基體層120a。這表示腔穴126僅暴露個別箔基體層120a之兩個主表面區域中的一者。
當第二箔基體120之箔基體層120a、120b如圖所示經配置成一者在另一者之上時，包含窗開口125的第二箔基體層120b與第一箔基體層120a中以虛線標示之凹口126可形成下方第一箔基體110之電子組件113可配置於其中的腔穴124。
在上文參照圖6所述之具有兩個層體或片體120a、120b之雙層箔基體120的實例中，這兩個層體120a、120b一同形成腔穴124，其中各層體120a、120b包含各自的個別凹口或腔穴。這表示在兩個層體120a、120b中，有至少一(或連續)凹口或腔穴，其中個別層體120a、120b中的凹口一起形成多層箔基體120的腔穴12。
第二箔基體120亦可示現為多層或多片箔基體，其包含大於例示描述的兩個層體120a、120b。在此實例中，各個別層體124各包含一個凹口，其中所有凹口一起形成多層或多片箔基體120的腔穴124。這亦可應用在第一箔基體110示現為多層或多片箔基體的實例中。可能存在同樣應用於任何其他多層箔基體。
圖7顯示一多層3D箔封裝件100的另一實施例。在此實施例中，一中間箔140係配置在第一箔基體110與第二箔基體120之間。此中間箔140包含一第一主表面區域141及一相對立的第二主表面區域142。中間層140的第一主表面區域141係與第二箔基體120之第二主表面區域122相對立配置。中間層140的第二主表面區域142係與第一箔基體120之第一主表面區域111相對立配置。
一窗開口145延伸完全穿過中間箔140介於第一主表面區域141與第二主表面區域142之間。在箔基體堆疊150內，箔基體110、120及中間箔140係一者配置在另一者之上，使得形成在中間箔140中的連續窗開口145係與形成在第二箔基體120中的腔穴124相對立及相合。因此，配置在第一箔基體110上的功能性電子組件113可經配置在形成於中間箔140中之窗開口145內，且同時配置在形成於第二箔基體120中之腔穴124內。
如先前所提，箔基體堆疊150可包含大於例示說明的兩個箔基體110、120。圖8顯示其中箔基體堆疊150包含一第三箔基體130的一實施例。所有參照兩個例示提及之箔基體110及120描述的特徵亦可應用在圖8中例示所說明的第三箔基體130，且箔基體堆疊150中可能存在更多箔基體。
如圖可識別地，第三箔基體130可包含一功能性電子組件133在一第一主表面區域131上。第三箔基體130可包含在一相對立之第二主表面區域132上的一腔穴134。此腔穴134可與配置在第二箔基體120之第一主表面區域121上的功能性電子組件123相對立配置。配置在第二箔基體120之第一主表面區域121上的功能性電子組件123可較佳完全配置在配置於第三箔基體130之第二主表面區域132中的腔穴134內。
如圖可見，形成在第二箔基體120之第二主表面區域122中的腔穴124可包含對配置在第二箔基體120之第一主表面區域121上之功能性電子組件123的一橫向偏位Vlat_1 。此橫向偏位Vlat_1 至少與配置在第二箔基體120之第一主表面區域121上的電子組件123於同一方向上量測的橫向延伸或尺寸一樣大。這表示橫向偏位Vlat_1 至少與電子組件123的長度或寬度一樣大。這確保配置在第一箔基體110上的電子組件113及配置在第二箔基體120上的電子組件123彼此橫向隔開，使得它們的外部輪廓從俯視來看不會重疊。
替代或此外，形成在第二箔基體120之第二主表面區域122中的腔穴124可包含對形成在第三箔基體130之第二主表面區域132中之腔穴134的一橫向偏位Vlat_2 。此橫向偏位Vlat_2 至少與形成在第三箔基體130中之腔穴134於同一方向上量測的橫向尺寸一樣大。這表示橫向偏位Vlat_2 至少與第三箔基體130中之腔穴134的長度或寬度一樣大。這確保形成在第二箔基體120中的腔穴124及形成在第三箔基體130中的腔穴134彼此橫向隔開，使的它們的外部輪廓從俯視來看不會重疊。
替代地，設於第二箔基體120之第二主表面區域122中的腔穴124可與配置在第二箔基體120之第一主表面區域121上的功能性電子組件123相對立配置，如先前所述的實施例中所示。此外，設於第二箔基體120之第二主表面區域122中的腔穴124可與配置在第三箔基體130之第二主表面區域132中的腔穴134相對立配置(在此不明確說明)。
與配置在箔基體堆疊150中的箔基體110、120、130的數目無關，完全以一般表示，配置在一個別箔基體110、120、130之一第一主表面區域111、121、132上的個別功能性電子組件113、123、133可經配置在形成於個別相對立配置之箔基體110、120、130之一第二主表面區域112、122、132中的腔穴124、134內。
因此，個別腔穴124、134及配置於其中的個別電子組件113、123、133可相對於彼此垂直配置(圖1、圖2、圖4至圖7、圖9、圖10)或彼此橫向偏位配置(圖8)。
這允許個別箔基體110、120、130在箔基體堆疊150內一者平面平行堆疊於另一者之上。相較於傳統3D封裝件之下，這大幅縮減一創新3D箔封裝件100的整體結構高度。
配置在箔基體堆疊150中之電氣絕緣箔基體110、120中的一或多者可例示包含一聚合物或由一聚合物製成。替代地，一或多個箔基體110、120可包含聚醯亞胺或由聚醯亞胺製成。替代地，一或多個箔基體110、120可包含玻璃或陶瓷或可由玻璃或陶瓷製成。配置在箔基體堆疊150中之箔基體110、120中的一或多者可包含從由下列項目組成之群組中選出的至少一材料：聚醯亞胺、聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二醇酯(PEN)、阻焰劑(FR4)化合物、聚乙烯亞胺(PEI)、及液晶聚合物(LCP)。
由於箔基體110、120係電氣絕緣，電氣傳導圖案可具有例如相互電流連接及相互接觸配置在個別箔基體110、120上之功能性電子組件113、123的優點。
圖9顯示包含此電氣傳導圖案910、911、920、921之一多層3D箔封裝件100的一實施例。於此實施例中，第二箔基體120包含至少一垂直穿透連接部或穿孔920，其延伸穿過第二箔基體120介於第一主表面區域121與相對立的第二主表面區域122之間。在此所述的範例中，第二箔基體120包含多個此種垂直穿透連接部920，其垂直延伸穿過第二箔基體120且亦可稱為穿孔。
此外，第二箔基體120可包含至少一傳導跡線圖案921。此傳導跡線圖案921可在第二箔基體120之第一主表面區域121上於功能性電子組件123與至少一穿透連接部920之間橫向延伸，以將功能性電子組件123電流連接到穿透連接部920。
第二箔基體120可包含一或多個金屬化區域(在此不明確說明)，舉例來說如金屬片(例如銅)，其消散來自電子組件123的熱能並使其分佈遍及一區位，且可能分佈到箔基體120之橫向外側邊緣區域。替代或此外，傳導跡線圖案921亦可提供此一功能性。
第一箔基體110可包含至少一垂直穿透連接部910，其延伸穿過第一箔基體110介於第一主表面區域111與相對立的第二主表面區域112之間。在此所述的範例中，第一箔基體110可包含多個此種垂直穿透連接部910，其垂直延伸穿過第一箔基體110且亦可稱為穿孔。
此外，第一箔基體110可包含至少一傳導跡線圖案911。此傳導跡線圖案911可在第一箔基體110之第一主表面區域111上於功能性電子組件113與至少一穿透連接部910之間橫向延伸，以將功能性電子組件113電流連接到穿透連接部910。
第一箔基體110可包含一或多個金屬化區域(在此不明確說明)，舉例來說如金屬片(例如銅)，其消散來自電子組件113的熱能並使其分佈遍及一區位，且可能分佈到箔基體110之橫向外側邊緣區域。替代或此外，傳導跡線圖案911亦可提供此一功能性。
第二箔基體120之垂直穿透連接部920可電流接觸配置在第一箔基體110之第一主表面區域111上的傳導跡線圖案911。在此，一電流連接可於配置在第一箔基體110上之功能性電子組件113與配置在第二箔基體120上之功能性電子組件123間作成。
這亦應用在配置在一創新3D箔封裝件100中的全部箔基體，亦即同樣應用在大於純屬例示的兩個箔基體110、120。因此，所有功能性電子組件可透過個別箔基體中的垂直穿透連接部相互垂直連接，意義上來說為3D系統整合。因而，本發明創新概念亦可稱為兩個或更多晶片箔模組的3D整合。
垂直穿透連接部或穿孔910、920可包含一傳導材料，其可透過濺鍍金屬(如銅、鉻、鎢化鈦)、透過光阻施敷、透過曝光、透過蝕刻或透過電流放大而例示配置在個別穿孔910、920內。
如圖9中亦有例示指出，個別穿透連接部910、920可包含形式套合元件912a、912b、922a、922b以提升兩個穿透連接部910、920之間的一機械及因而電流連接性。
舉例來說，設在第一箔基體110中的穿透連接部910可包含一第一形式套合元件912a在第一箔基體110之第一主表面區域111上。設在第二箔基體120中的穿透連接部920則可包含一互補的第二形式套合元件922b在第二箔基體120之相對立的第二主表面區域122上。如可例示所見，設於第一箔基體110中之穿透連接部910的第一形式套合元件912a包含一公型形狀，而設於第二箔基體120中之穿透連接部920的第二形式套合元件922b包含一互補的母型形狀。因此，個別穿透連接部910、920的形式套合元件912a、922b在兩個箔基體110、120之間可以一形式套合方式接合，以提升此連接的相互電流接觸及機械穩定性。形式套合元件912a、912b、922a、922b可導電且例示地示現為與個別穿透連接部910、920為一體。
形式套合元件912a、912b、921a、922b及特別是先前所提的公型形式套合元件912a、922a可示現成例如焊球。此等焊球912a、922a可例示包含來自由下列項目構成之群組中的一材料：錫、銀、銅、鉛、鉍、銦、金，或具有由下列項目構成之群組中之至少兩材料的合金：錫、銀、銅、鉛、鉍、銦或金。示現為焊球的形式套合元件912a、922a因此一方面作為透過一形式套合部且因而準確套合連接部來接合或安裝兩個箔基體120、130。另一方面，示現為焊球的形式套合元件912a、922a另外作為功能性電子組件113、123之間的一電流連接元件。
實施為焊球的形式套合元件912a、922a可包含一基本圓形幾何形狀。個別互補的形式套合元件，且特別是先前所提的母型形式套合元件912b、922b，可包含一互補圓形幾何形狀。因此，具有一圓形幾何形狀之互補的母型形式套合元件912b、922b可完全圍住實施為焊球的形式套合元件912a、922a。如同圖9中例示繪製地，亦可想到的是互補的母型形式套合元件912a、922b包含一基本橢圓形。在此實例中，具有一橢圓幾何形狀之互補的母型形式套合元件912b、922b可完全圍住實施為焊球的公型形式套合元件912a、922a，包括一選擇性的金屬墊913、923。
3D箔封裝件100可選擇性地經配置在一支撐基體160上，例如在一複合板上。此支撐基體160可例示地實施為一PCB。可選擇地，數個導電形式套合元件962可被設置在支撐基體160之面向箔基體堆疊150的一主表面區域161 (此實例中為第一箔基體110)。這些形式套合元件962可包含與第一箔基體110中穿透連接部910之形式套合元件912b互補的一形狀。此等形式套合元件962可例示地實施為焊球，且例示地包含來自由下列項目組成之群組中的一材料：錫、銀、銅、鉛、鉍、銦、金，或具有來自由下列項組成之群組中之至少兩個材料的合金：錫、銀、銅、鉛、鉍、銦或金。支撐基體162的形式套合元件962可電流連接到支撐基體中的佈線963。
配置在支撐基體160上的箔基體堆疊150可利用一鑄造複合物(圖中未繪示)來選擇性鑄造。此創新的多層3D箔封裝件100可以此方式生產。然而，支撐基體160為可選擇的，即箔基體堆疊150亦可於不存在支撐基體160的情況下利用一鑄造複合物(圖中未繪示)來鑄造，以實現一創新多層3D箔封裝件100。
設在箔基體110、120中的穿透連接部910、920可包含錐形橫截面。舉例來說，在圖9中所示的非限制性範例中，穿透連接部910、920的橫截面可從個別箔基體110、120之第二主表面區域112、122朝向個別箔基體110、120之相對立的第一主表面區域111、121推拔。然而，亦可想到穿透連接部910、920的橫截面從個別箔基體110、120之第一主表面區域111、121朝向個別箔基體110、120之相對立的第二主表面區域112、122推拔。
這些錐形橫截面可例示地透過一剝離雷射產生。因此，雷射可從個別箔基體110、120之兩個主表面112、122中的一者朝向個別箔基體110、120之另一相對立的主表面111、121執行。較佳地，雷射終止在配置於個別箔基體110、120之對應之另一相對立之主表面111、121的一金屬墊913、923上。
僅作為範例，目前已描述箔基體堆疊150包含至少兩個箔基體110、120，其中第二箔基體120係配置或垂直堆疊在第一箔基體110上以形成箔基體堆疊150。
圖10顯示其中箔基體110、120係配置成旋轉180º的一箔基體堆疊150。在此實例中，第二箔基體120係配置在支撐基體160上，而第一箔基體110係垂直配置在第二箔基體120上方。支撐基體160可包含一腔穴164，配置在第二箔基體120上的功能性電子組件123較佳完全被置於腔穴164內。此外，圖式中顯示個別穿透連接部或穿孔910、920之形式套合元件912a、922b如何以一形式套合的方式接合。除此之外，目前所描述的全部特徵同樣應用在圖10中所示的實施例，其即為何在此參照對應圖式的描述以避免重複，其中具有相同功能的元件以相同參考編號標示。
除了目前所論述的實施例以外，第一箔基體110亦可包含在第二主表面112上的一腔穴114，此腔穴具有至少一開口在第二主表面區域112中。因此，一第三箔基體(圖中未顯示)可經配置在第一箔基體110上，更準確是在第一箔基體110之第二主表面區域112上。因而，此第三箔基體可經配置在第一箔基體110上，使得配置在第三箔基體上的一功能性電子組件較佳完全位於形成在第一箔基體110中之腔穴114內。
個別箔基體110、120、130中及支撐基體160中的腔穴114、124、134、164可例示地透過一削減方法生成，例如透過雷射剝離、電漿蝕刻或機械研磨。在第二箔基體120之箔層體120a、120b中或中間箔140中所提的窗開口125、145可透過此等削減方法生成。窗開口125、145可另外透過機械衝壓來生成。
根據一實施例，在第二箔基體120中生成腔穴124的步驟可暫時在將功能性電子組件123配置在第二箔基體120上的步驟之前執行。於此實例中，對於傳導跡線911、921及穿孔910、920的金屬化部一開始可在個別箔基體110、120上被圖案化，而接著電子組件113、123 (舉例來說如半導體晶片)可以倒裝方式安裝及接觸。之後，腔穴114、124可經製成在相同箔基體110、120之相對立側上。此又可透過雷射剝離、機械去除(如研磨)或在一電漿程序中執行。
根據一替代實施例，製成腔穴114、124可暫時在於個別箔基體110、120上安裝電子組件113、123之前執行。在此實例中，箔基體120可例示包含兩個或更多箔層體120a、120b，如兩個聚合物箔層體(見圖6)。兩個箔層體中之一箔層體120b可在一衝壓或雷射切割程序中設置有窗開口125。將兩個箔層體120a、120b層疊或膠黏一起在一箔層體120b先前具有窗開口125的位置形成一側密封的腔穴124。在備妥具有腔穴124的箔基體120之後，使個別箔基體120之相對立之主表面區域121上的傳導跡線921及穿孔920圖案化。在此變化例中，優點在於不在供晶片安裝用之一位置正下方設置腔穴124，而是以橫向偏位設置腔穴124，即有一橫向偏位Vlat_1 (見圖8)。依此方式，倒裝晶片接合可在一平面基底上。在同一箔基體120中電子組件113相對於相對立之腔穴124位置的橫向偏位為可選擇的。基本上可以在具有一下方腔穴之一位置處有一晶片接合部(見例如圖9)。
總結來說，這表示本發明的其中一基本概念為在一電氣絕緣且薄的支撐基體110、120(例如箔體)中製成腔穴124，較佳使得置於一平面E1 上之一元件113的形貌體係透過堆疊不同箔層體110、120來嵌入個別上方或下方的基體平面E2 。此結果為數個元件層一者在另一者上方的一整體平面配置型態。
根據本發明，一極薄的電氣絕緣材料，如具有20 μm至200 μm厚度的一聚合物箔體，較佳約50 μm厚度的一聚合物箔體，可用作為供設置及接觸電子組件113的基體。替代地，可使用如薄玻璃或陶瓷的一薄且為非聚合物的箔體。
因此，本發明尤其有關如同本文所述用以製造一3D箔封裝件100的一方法，例如藉由將箔基體110、120一者堆疊在另一者之上來形成一多層3D箔封裝件100的方法，其中： 具有20 μm至500 μm且較佳在100 μm以下厚度的至少一電氣絕緣箔基體110、120可存在於各箔平面E1 、E2 中； 各箔平面E1 、E2 可包含在頂部或底部之傳導跡線路徑911、921的單層或多層結構； 各箔平面E1 、E2 可包含電氣功能性組件113、123，其經由傳導跡線路徑911、921部分連接； 功能性組件113、123係置於一箔平面E1 、E2 的一外表面上(即在第一形貌突出處)； 個別箔平面E1 、E2 包含從其前部至其背部的電氣穿透連接部910、920；以及 穿透連接部910、920亦可以可選擇地與功能性組件113、123電氣接觸。
較佳地， 一箔平面E1 、E2 上之電氣組件113、123的元件體積可藉由堆疊程序在對應備妥的凹口或腔穴124中嵌入個別上方或下方箔基體110、120。可選擇地，位於個別箔平面E1 、E2 之頂部及底部的接觸區位可採一預定方式彼此電氣及機械連接。
接著，一實施例可提供用以連接電氣組件113、123的方法，其包含以下步驟： 提供具有至少一第一接觸元件962的一基體160； 提供各具有至少一電氣功能性元件113、123的至少兩個非傳導基體110、120； 在該等非傳導基體中之至少一非傳導基體120中製成一腔穴124，其中腔穴124係示現成另一基體110的一電氣功能性元件113可以一大致形式套合方式下降到腔穴124中； 製成至少一導電通道910、920，其各穿過該至少兩個非傳導基體110、120，其中各導電通道910、920各包含一第一形式套合元件及一互補的第二形式套合元件(如接觸元件912a、922a及腔穴912b、922b)； 製成至少一導電連接部911、921，其各位在一導電通道910、920與至少一電氣功能性元件113、123之間； 在基體160與該至少兩個非傳導基體110、120之間製成一導電連接部，其係藉由接合至少一接觸元件962與至少一腔穴912b來完成。
另一實施例可針對電氣組件113、123之一堆疊150而提供，其包含： 一基體160，具有至少一第一接觸元件962； 兩個非傳導基體110、120，其各具有至少一電氣功能性元件113、123，其中電氣功能性元件113、123可嵌入在上方非傳導基體120之一腔穴124中，以造就基體110、120的一平面複合體； 至少一導電通道910、920，其各穿過至少兩個非傳導基體110、120，其中各導電通道910、920各包含一接觸元件912a、922a及一腔穴912b、922b； 至少一導電連接部911、921，其各位在一導電通道910、920與至少一電氣功能性元件113、123之間；以及 一導電連接部962，其藉由位於至少一接觸元件962與至少一腔穴912b之間的一導電接觸部而位於基體160與該至少兩個非傳導基體110、120之間。
相較於傳統3D封裝件時，本發明特別顯現出以下優點：
藉由在上方或下方箔層體中形成一對應定製的腔穴124，功能性電子組件(如晶片) 113的形貌體在安裝時係為互補，依此方式，數個晶片箔模組(箔基體)110、120可採平面平行方式一者堆疊於另一者之上。層體結構的平行化對於多層及經調整之箔模組110、120的堆疊極為有利。
箔基體110、120的可撓性在連接個別箔基體110、120時使高度上的局部差異互補較為容易，相較之下，在接合平面完整平坦的實例中，堅硬的基體(如PCB板、矽或玻璃晶圓)可僅被固定連接。
聚合物箔中的雷射剝離製成具有小直徑(30 μm至100 μm)的穿孔910、920；箔基體110、120中的穿孔910、920可經實現成獲得一錐形橫截面；漏斗形開口允許(在使穿孔側面金屬化之後)焊料在穿孔910、920內潤濕，因而能有一大型平坦電氣接觸。焊料數量不一定必須以一非常精確的方式來控制。
用於IC組件113、123之作為支撐的聚合物箔基體提供很大的優點： 自我絕緣，因此為較簡單的TSV技術； 便宜材料，即大面積需求不是一成本因素； 適於卷對卷程序； 片體對片體堆疊在單一程序步驟中製成許多便宜的封裝件。
嵌置極薄且因而易碎的半導體元件113、123導致不可忽視的機械穩定性。因此，一晶片箔模組110、120可更快且更為堅固的方式加工。半導體元件(如IC)可具有不同尺寸(面積、高度、材料)。
以PCB為基礎的一箔基體堆疊150可利用傳統封裝技術來加工，如一傳統厚的IC。
本發明更可以下列進一步實施例的形式來實現，其可以想要的方式與本文所述的實施例組合。
實施例1：一種多層3D箔封裝件(100)，其包含： 一箔基體堆疊(150)，其具有至少兩個箔平面(E1 、E2 )，其中一第一電氣絕緣箔基體(110)係配置在一第一箔平面(E1 )中，且其中一第二電氣絕緣箔基體(120)係配置在一第二箔平面中(E2 )； 其中該第一箔基體(110)包含一第一主表面區域(111)，至少一功能性電子組件(113)係配置在該第一主表面區域(111)上； 其中該第二箔基體(120)包含一第一主表面區域(121)及一相對立配置的第二主表面區域(122)，其中至少一功能性電子組件(123)係配置在該第一主表面區域(121)上，且其中該第二箔基體(120)包含一腔穴(124)，其具有在該第二主表面區域(122)中的至少一開口， 其中該等箔基體(110、120)係在該箔基體堆疊內(150)一者配置在另一者之上，使得該第一箔基體(110)之該第一主表面區域(111)係與該第二箔基體(120)之該第二主表面區域(122)相對立，而配置在該第一箔基體(110)上的該功能性電子組件(113)係配置在設於該第二箔基體(120)中之該腔穴(124)內。
實施例2：如實施例1的多層3D箔封裝件(100)， 其中配置在該第一箔基體(110)之該第一主表面區域(111)上的該功能性電子組件(113)包含具有一形貌突出部(H113 )的一部分，該形貌突出部(H113 )形貌上突出超過該第一箔基體(110)之該第一主表面區域(111)，以及 其中設於該第二箔基體(120)中的該腔穴(124)包含較配置在該第一箔基體(110)上之該功能性電子組件(113)之該部分的體積為大的一體積，其形貌上突出超過該第一箔基體(110)之該第一主表面區域(111)。
實施例3：如實施例2的多層3D箔封裝件(100)， 其中配置在該第一箔基體(110)之該第一主表面區域(111)上的該功能性電子組件(113)包含介於10 μm與100 μm之間或20 μm與80 μm之間的形貌突出部(H113 )， 其中設於該第二箔基體(120)中的該腔穴(124)包含大於配置在該第一箔基體上(110)之該功能性電子組件(113)之該形貌突出部(H113 ) 1 μm至50 μm或1 μm至30 μm的一深度(H124 )。
實施例4：如實施例1至3中任一實施例的多層3D箔封裝件(100)，其中配置在該第一箔基體(110)之該第一主表面區域(111)上的該功能性電子組件(113)係完全橫向配置在設於該第二箔基體(120)中之該腔穴(124)內。
實施例5：如實施例1至4中任一實施例的多層3D箔封裝件(100)，其中充填該功能性電子組件(113)之一外部輪廓與該腔穴(124)之相對立於該外部輪廓之一壁(124a、124b)間之一空隙(501)至少部分的一聚合物(502)存在於該功能性電子組件(113)與該腔穴(124)之間。
實施例6：如實施例1至5中任一實施例的多層3D箔封裝件(100)， 其中設於該第二箔基體(120)之該第二主表面區域(122)的該腔穴(124)係相對立於配置在該第二箔基體(120)之該第一主表面區域(121)上的該功能性電子組件(123)而配置，或 其中形成在該第二箔基體(120)之該第二主表面區域(122)中的該腔穴(124)包含對配置在該第二箔基體(120)之該第一主表面區域(121)上之該功能性電子組件(123)的一橫向偏位(Vlat_1 )。
實施例7：如實施例1至6中任一實施例的多層3D箔封裝件(100)，其中該第二箔基體(120)包含至少兩個箔基體層(120a、120b)，其一者配置於另一者之上，其中該等兩個箔基體層中之一箔基體層(120b)包含一連續窗開口(125)，以在該等兩個箔基體層(120)係一者配置在另一者之上時，使該箔基體層(120b)中的該窗開口(125)與不具窗開口的另一箔基體層(120a)一同在該第二箔基體(120)中形成該腔穴(124)。
實施例8：如實施例1至6中任一實施例的多層3D箔封裝件(100)， 其中一中間箔(140)係配置在該第一箔基體(110)與該第二箔基體(120)之間，其中該中間箔(140)包含一第一主表面區域(141)及一相對立的第二主表面區域(142)，且其中該中間箔(140)包含延伸完全穿過該中間箔(140)介於該第一主表面區域(141)與該第二主表面區域(142)之間的一窗開口(145)， 其中該箔基體堆疊(150)內的該等箔基體(110、120)及該中間箔(140)係一者配置在另一者之上，使得形成在該中間箔(140)中的連續窗開口(145)係與形成在該第二箔基體(120)中的該腔穴(124)相對立，且配置在該第一箔基體(110)上的該功能性電子組件(113)係配置在形成於該中間箔(140)中之該窗開口內且在形成於該第二箔基體(120)中之該腔穴(124)內。
實施例9：如實施例1至8中任一實施例的多層3D箔封裝件，其中配置在該箔基體堆疊(150)中之該等箔基體(110、120)係以一平面平行方式一者堆疊於另一者之上。
實施例10：如實施例1至9中任一實施例的多層3D箔封裝件(100)， 其中該第二箔基體(120)包含至少一垂直穿透連接部(920)，其延伸穿過該第二箔基體(120)介於該第一主表面區域(121)與相對立的該第二主表面區域(122)之間，及 其中該第二箔基體(120)額外包含至少一傳導跡線圖案(921)，其橫向延伸在該第二箔基體(120)之該第一主表面區域(121)上介於該功能性電子組件(123)與該至少一穿透連接部(920)之間，且將該功能性電子組件(123)電流連接到該穿透連接部(920)。
實施例11：如實施例10的多層3D箔封裝件(100)， 其中該第一箔基體(110)包含至少一傳導跡線圖案(911)，其橫向延伸在該第一箔基體(110)之該第一主表面區域(111)上，且電流接觸配置在該第一箔基體(110)之該第一主表面區域(111)上的該功能性電子組件(113)，以及 其中該第二箔基體(120)中的該垂直穿透連接部(920)電流接觸配置在該第一箔基體(110)之該第一主表面區域(111)上的該傳導跡線圖案(911)，以在配置於該第一箔基體(110)上之該功能性電子組件(113)與配置於該第二箔基體(120)上之該功能性電子組件(123)間產生一電流連接。
實施例12：如實施例10或11的多層3D箔封裝件(100)， 其中該第一箔基體(110)包含至少一垂直穿透連接部(910)，其延伸穿過該第一箔基體(110)介於該第一主表面區域(111)與相對立的該第二主表面區域(112)之間， 其中該第一箔基體(110)中的該垂直穿透連接部(910)電流接觸該第二箔基體(120)中的該垂直穿透連接部(920)，以及 其中該第一箔基體(110)中的該垂直穿透連接部(910)包含一第一形式套合元件(912a)，且其中該第二箔基體(120)中的該垂直穿透連接部(920)包含一第二形式套合元件(922b)，其與該第一形式套合元件(912a)互補，其中該等兩個形式套合元件(912a、922b)係組配來在該第一箔基體(110)與該第二箔基體(120)之間以一形式套合方式接合。
實施例13：如實施例1至12中任一實施例的多層3D箔封裝件， 其中該第一箔基體包含具有一錐形橫截面的至少一垂直穿透連接部，其，及/或 其中該第二箔基體包含具有一錐形橫截面的至少一垂直穿透連接部。
實施例14：如實施例1至13中任一實施例的多層3D箔封裝件， 其中該箔基體堆疊包含至少一第三箔平面，其中一第三電氣絕緣箔基體具有配置在一第一主表面區域上的一功能性電子組件且配置在該第三箔平面中，以及 其中該第一箔平面、該第二箔平面及該第三箔平面之該等箔基體係透過設於個別箔平面中的一或多個垂直穿透連接部而相互電流連接。
實施例15：如實施例1至14中任一實施例的多層3D箔封裝件(100)，其中配置在該箔基體堆疊(150)中的該等箔基體(110、120)各包含厚度介於20 μm與500 μm之間且較佳介於20 μm與100 μm之間的一層體。
實施例16：如實施例1至15中任一實施例的多層3D箔封裝件(100)，其中配置在該基體堆疊(150)中之該等箔基體(110、120)的至少一者係示現為一聚合物箔。
實施例17：如實施例1至16中任一實施例的多層3D箔封裝件(100)，其中該等功能性電子組件(113、123)係各透過一傳導附著部(503)或以透過焊料連接及凹填物材料的倒裝晶片接合技術施用在個別箔基體(110、120)上。
實施例18：如實施例1至17中任一實施例的多層3D箔封裝件(100)，其中配置在該箔基體堆疊(150)中的該等箔基體(110、120)透過一可焊接合金、透過傳導附著部，或透過一熱壓縮接合金屬連接部來互相連接。
實施例19：一種用以製造多層3D箔封裝件(100)的方法，該方法包含以下步驟： 提供(301)一第一電氣絕緣箔基體(110)及一第二電氣絕緣箔基體(120)； 在該第一箔基體(110)之一第一主表面區域(111)上配置(302)至少一功能性電子組件(113)； 在該第二箔基體(120)之一第一主表面區域(121)上配置(303)至少一功能性電子組件(123)； 在該第二箔基體(120)中製成一腔穴(124)，使得該腔穴(124)包含至少一開口在該第二箔基體(120)之與該第一主表面區域(121)相對立的一第二主表面區域(121)中；以及 透過將該第一箔基體(110)及該第二箔基體(120)彼此垂直配置來形成一箔基體堆疊(150)，其中該等箔基體(110、120)係一者配置於另一者之上，使得該第一箔基體(110)之該第一主表面區域(111)係與該第二箔基體(120)之該第二主表面區域(122)相對立，且配置在該第一箔基體(110)上的該功能性電子組件(113)係配置在設於該第二箔基體(120)中之該腔穴(124)內。
實施例20：如實施例19的方法，其中製成該腔穴(124)的步驟包含透過一削減方法移除在該第二箔基體(120)中的基體材料，例如透過雷射剝離、電漿蝕刻或機械研磨。
實施例21：如實施例19的方法， 其中在該第二箔基體(120)中製成該腔穴(124)的步驟包含提供一第一箔基體層(120a)及一第二箔基體層(120b)， 其中一窗開口(125)係引入該等兩個箔基體層中之一箔基體層(120b)，而其後兩個箔基體層(120a、120b)彼此連接以形成該第二箔基體(120)， 其中在該等兩個箔基體層(120a、120b)係一者配置於另一者之上時，該箔基體層(120b)中的該窗開口(125)與不具窗開口的另一箔基體層(120a)一同在該第二箔基體(120)中形成該腔穴(124)。
實施例22：如實施例19至21中任一實施例的方法，其中一聚合物(502)係引入該功能性電子組件(113)與該腔穴(124)之間，以至少部分充填介於該功能性電子組件(113)之一外部輪廓與該腔穴(124)之與該外部輪廓相對立的一壁(124a、124b)之間的一空隙(501)。
實施例23：如實施例19至22中任一實施例的方法，其中配置在該箔基體堆疊(150)中的該等箔基體(110、120)係在一負壓環境下彼此連接。
實施例24：如實施例19至23中任一實施例的方法，其中在該第二箔基體(120)中製成該腔穴(124)的步驟係暫時在將該功能性電子組件(123)配置在該第二箔基體(120)上的步驟之間執行。
實施例25：如實施例19至23中任一實施例的方法， 其中在該第二箔基體(120)上配置該功能性電子組件(123)的步驟包含使該第二箔基體(120)之該第一主表面(121)上的一或多個金屬化層(921)圖案化，及將該功能性電子組件(123)以倒裝晶片技術安裝在經圖案化的該一或多個金屬化層(921)上，以及 其中在該第二箔基體(120)中製成該腔穴(124)的步驟係暫時在將該功能性電子組件(123)配置在該第二箔基體(120)上之前執行。
實施例26：如實施例19至25中任一實施例的方法，其中製成該腔穴(124)的步驟包含在該第二箔基體(120)之該第二主表面區域(122)中製成該腔穴(124)，使得其相對於配置在該第二箔基體(120)之相對立的該第一主表面區域(121)上之該功能性電子組件(123)有一橫向偏位(Vlat_1 )。
實施例27：如實施例19至26中任一實施例的方法，該方法更包含以下步驟： 在該第一箔基體(110)中製造具有一錐形橫截面的至少一垂直穿透連接部(910)，及/或 在該第二箔基體(120)中製造具有一錐形橫截面的至少一垂直穿透連接部(920)。
實施例28：如實施例27的方法， 其中製造具有一錐形橫截面的該等垂直穿透連接部(910、920)係透過一剝離雷射來執行， 其中雷射係從個別箔基體(110、120)之該等兩個主表面(112、122)中的一者向該個別箔基體(110、120)之另一相對立的主表面(111、121)執行，以及 其中雷射終止於配置在該個別箔基體(110、120)之對應的該另一相對立的主表面(111、121)上之一金屬墊(913、923)。
實施例29：如實施例19至28中任一實施例的方法，該方法更包含以下步驟： 在該第二箔基體(120)中製成至少一垂直穿透連接部(920)，使得該垂直穿透連接部(920)延伸穿過該第二箔基體(120)介於該第一主表面區域(121)與相對立的該第二主表面區域(122)之間；以及 透過一傳導跡線圖案(921)接觸該垂直穿透連接部(920)，該傳導跡線圖案(921)配置在該第二箔基體(120)之該第一主表面區域(121)上，且在該功能性電子組件(123)與該垂直穿透連接部(920)之間橫向延伸，以將該功能性電子組件(123)電流連接到該垂直穿透連接部(920)。
實施例30：如實施例29的方法，該方法更包含以下步驟：透過配置在該第一箔基體(110)之該第一主表面區域(111)上的一傳導跡線圖案(911)接觸該第二箔基體(920)中的該垂直穿透連接部(920)，其電流接觸配置在該第一箔基體(110)之該第一主表面區域(111)上的該功能性電子組件(113)，以透過該垂直穿透連接部(920)在配置於該第一箔基體(110)上之該功能性電子組件(113)與配置於該第二箔基體(120)上的該功能性電子組件(123)之間產生一電流連接。
實施例31：如實施例19至30中任一實施例的方法，該方法更包含： 提供具有一第一主表面區域(141)及一相對立配置之第二主表面區域(142)的一箔體(140)； 在該箔體(140)中製成一窗開口(145)，以使該窗開口(145)延伸完全穿過該箔體(140)介於該第一主表面區域(141)與該第二主表面區域(142)之間， 在該第一箔基體(110)與該第二箔基體(120)之間配置該箔體(140)，使得在該箔體(140)中示現為連續的該窗開口(145)係與形成在該第二箔基體(120)中的該腔穴(124)相對立，且配置在該第一箔基體(110)上的該功能性電子組件(113)係配置在形成於該箔體(140)中的該窗開口內及形成於該第二箔基體(120)中的該腔穴(124)內。
實施例32：如實施例19至31中任一實施例的方法，該方法更包含以下步驟： 在該第一箔基體(110)之該第一主表面區域(111)上配置多個功能性電子組件(113)； 在該第二箔基體(120)之該第一主表面區域(121)上配置多個功能性電子組件(123)； 在該第二箔基體(120)之與該第二箔基體(120)之該第一主表面區域(121)相對立的該第二主表面區域(122)中製成多個腔穴(124)； 透過將該第一箔基體(110)及該第二箔基體(120)一者垂直配置於另一者之上來製成多個箔基體堆疊(150)，其中該等箔基體(110、120)係一者配置於另一者之上，使得該第一箔基體(110)之該第一主表面區域(111)與該第二箔基體(120)之該第二主表面區域(122)相對立，且配置在該第一箔基體(110)上的該等多個功能性電子組件(113)係配置在設於該第二箔基體(120)之該等多個腔穴(124)內；以及 接著將以此方式製成的該等多個箔基體堆疊(150)切割以獲得多個多層3D箔封裝件(100)。
雖然一些態樣係配合一設備來描述，但應了解的是這些態樣同樣表示對應方法的描述，以使一設備的方塊或元件被理解成亦為一對應方法步驟或一方法步驟的特徵。類似地，已連同一方法步驟描述或描述成一方法步驟的態樣同樣表示一對應設備的一對應方塊或細節或特徵。
先前所描述的實施例僅表示本發明之原理說明。本文所述之配置及細節的變化及改變對於熟於此技者而言將為明顯。因此，本發明意欲僅由後附申請專利範圍所限制，而非由已利用實施例之描述及論述呈現的特定細節所限制。
100:(多層)3D箔封裝件, 110:(第一電氣絕緣)箔基體,第一箔基體,非傳導基體,(晶片)箔模組,支撐基體 111:第一主表面區域,主表面 112:第二主表面區域,(第二)主表面 113:(功能性)電子組件,半導體晶片,(電氣)功能性組件,電氣組件,(電氣功能性)元件,IC組件,半導體元件 114,134,164:腔穴 120:(第二電氣絕緣)箔基體,第二箔基體,非傳導基體,(晶片)箔模組,支撐基體 120a:(第一)箔基體層,片體,(箔)層體 120b:(第二)箔基體層,片體,(箔)層體 121:第一主表面區域,主表面(區域) 122:第二主表面區域,主表面 123:(功能性)電子組件,(電氣)功能性組件,電氣組件,電氣功能性元件,IC組件,半導體元件 124:腔穴,底部區域,層體 124a:橫向側壁,壁 124b:底部區域,壁 125,145:(連續)窗開口 126:凹口,腔穴 130:(第三)箔基體 132,142:第二主表面區域 133:功能性電子組件 140:中間箔 141:第一主表面區域 150:(多層)箔基體堆疊,堆疊 160:(支撐)基體 161:主表面區域 301,302,303,304,305:步驟 501:空隙 502:填充部 503:傳導附著部 504:接合構件 910,920:電氣傳導圖案,(垂直)穿透連接部,穿孔,電氣穿透連接部,導電通道 911,921:電氣傳導圖案,傳導跡線(圖案),導電連接部,傳導跡線路徑 912a:(第一)形式套合元件,公型形式套合元件,焊球,接觸元件 912b,922b: (第二)形式套合元件,母型形式套合元件,腔穴 913,923:金屬墊 922a:(公型)形式套合元件,焊球,接觸元件 962:(導電)形式套合元件,(第一)接觸元件,導電連接部 963:佈線E1 :(第一)箔平面,平面E2 :(第二)箔平面,基體平面H110 ,H120 :箔層厚度H113 :垂直尺寸,結構高度,形貌突出部H124 :垂直延伸部,深度L113 :橫向外部輪廓尺寸L124 :橫向內部輪廓尺寸Vlat_1 ,Vlat_2 :橫向偏位
一些實施例係例示性繪製於圖式中，且將於下文中說明，其中： 圖1顯示根據一實施例之用於一創新3D箔封裝件之兩個箔基體的側面截面圖， 圖2顯示根據一實施例之一創新3D箔封裝件的一側面截面圖， 圖3顯示用以說明製造一3D箔封裝件用之一創新方法的一概要方塊圖， 圖4顯示根據一實施例之用於一創新3D箔封裝件之兩個箔基體的側面截面圖， 圖5顯示根據一實施例之一創新3D箔封裝件的一側面截面圖， 圖6顯示根據一實施例之一創新3D箔封裝件的一側面截面圖， 圖7顯示根據一實施例之一創新3D箔封裝件的一側面截面圖， 圖8顯示根據一實施例之一創新3D箔封裝件的一側面截面圖， 圖9顯示根據一實施例之一創新3D箔封裝件的一側面截面圖， 圖10顯示根據一實施例之一創新3D箔封裝件的一側面截面圖。
100:(多層)3D箔封裝件
110:(第一電氣絕緣)箔基體，第一箔基體，非傳導基體，(晶片)箔模組，支撐基體
113:(功能性)電子組件，半導體晶片，(電氣)功能性組件，電氣組件，(電氣功能性)元件，IC組件，半導體元件
120:(第二電氣絕緣)箔基體，第二箔基體，非傳導基體，(晶片)箔模組，支撐基體
124:腔穴，底部區域，層體
150:(多層)箔基體堆疊，堆疊
E 1 :(第一)箔平面，平面
E 2 :(第二)箔平面，基體平面

Claims (15)

  1. 一種多層3D箔封裝件，其包含： 一箔基體堆疊，其具有至少兩個箔平面，其中一第一電氣絕緣箔基體係配置在一第一箔平面中，且其中一第二電氣絕緣箔基體係配置在一第二箔平面中； 其中該第一箔基體包含一第一主表面區域，至少一功能性電子組件係配置在該第一主表面區域上； 其中該第二箔基體包含一第一主表面區域及一相對立配置的第二主表面區域，其中至少一功能性電子組件係配置在該第一主表面區域上，且其中該第二箔基體包含一腔穴，其具有在該第二主表面區域中的至少一開口， 其中該等箔基體係在該箔基體堆疊內一者配置在另一者之上，使得該第一箔基體之該第一主表面區域係與該第二箔基體之該第二主表面區域相對立，且配置在該第一箔基體上的該功能性電子組件係配置在設於該第二箔基體中之該腔穴內。
  2. 如請求項1所述的多層3D箔封裝件， 其中配置在該第一箔基體之該第一主表面區域上的該功能性電子組件包含具有一形貌突出部的一部分，該形貌突出部形貌上突出超過該第一箔基體之該第一主表面區域，以及 其中設於該第二箔基體中的該腔穴包含較配置在該第一箔基體上之該功能性電子組件之該部分的體積為大的一體積，其形貌上突出超過該第一箔基體之該第一主表面區域。
  3. 如請求項1所述的多層3D箔封裝件， 其中至少部分充填該功能性電子組件之一外部輪廓與該腔穴之相對立於該外部輪廓之一壁之間的一空隙的一聚合物存在於該功能性電子組件與該腔穴之間。
  4. 如請求項1所述的多層3D箔封裝件， 其中設於該第二箔基體之該第二主表面區域的該腔穴係相對立於配置在該第二箔基體之該第一主表面區域上的該功能性電子組件而配置，或 其中形成在該第二箔基體之該第二主表面區域中的該腔穴包含對配置在該第二箔基體之該第一主表面區域上之該功能性電子組件的一橫向偏位， 其中該橫向偏位至少與配置在該第二箔基體上的該功能性電子組件在同一方向上量測的橫向延伸一樣大。
  5. 如請求項1所述的多層3D箔封裝件， 其中該第二箔基體包含至少兩個箔基體層，其一者配置於另一者之上，其中該等兩個箔基體層中之一箔基體層包含一連續窗開口，且其中該等兩個箔基體層中之另一箔基體層包含一凹口， 其中在該等兩個箔基體層係一者配置於另一者之上時，該一箔基體層中的該窗開口與該另一箔基體層中之該凹口在該第二箔基體中一同形成該腔穴。
  6. 如請求項1所述的多層3D箔封裝件， 其中該第二箔基體包含至少一垂直穿透連接部，其延伸穿過該第二箔基體介於該第一主表面區域與相對立的該第二主表面區域之間， 其中該第二箔基體額外包含至少一傳導跡線圖案，其橫向延伸在該第二箔基體之該第一主表面區域上介於該功能性電子組件與該至少一穿透連接部之間，且將該功能性電子組件電流連接到該穿透連接部， 其中該第一箔基體包含至少一傳導跡線圖案，其橫向延伸在該第一箔基體之該第一主表面區域上，且電流接觸配置在該第一箔基體之該第一主表面區域上的該功能性電子組件，以及 其中該第二箔基體中的該垂直穿透連接部電流接觸配置在該第一箔基體之該第一主表面區域上的該傳導跡線圖案，以在配置於該第一箔基體上之該功能性電子組件與配置於該第二箔基體上之該功能性電子組件間產生一電流連接。
  7. 如請求項6所述的多層3D箔封裝件， 其中該第一箔基體包含至少一垂直穿透連接部，其延伸穿過該第一箔基體介於該第一主表面區域與相對立的該第二主表面區域之間， 其中該第一箔基體中的該垂直穿透連接部電流接觸該第二箔基體中的該垂直穿透連接部，以及 其中該第一箔基體中的該垂直穿透連接部包含一第一形式套合元件，且其中該第二箔基體中的該垂直穿透連接部包含一第二形式套合元件，其與該第一形式套合元件互補，其中該等兩個形式套合元件係組配來在該第一箔基體與該第二箔基體之間以一形式套合方式接合。
  8. 如請求項1所述的多層3D箔封裝件， 其中該箔基體堆疊包含至少一第三箔平面，其中具有配置在一第一主表面區域上的一功能性電子組件的一第三電氣絕緣箔基體係配置在該第三箔平面中，以及 其中該第一箔平面、該第二箔平面及該第三箔平面之該等箔基體係透過設於個別箔平面中的一或多個垂直穿透連接部而相互電流連接。
  9. 如請求項1所述的多層3D箔封裝件， 其中該第二箔基體係以一單層箔體之形式示現，其中該腔穴係以該單層箔體示現，或 其中該第二箔基體包含一第一箔基體層及一第二箔基體層，其中該等兩個箔基體層中之一者包含一連續窗開口，而該等兩個箔基體層中之另一者包含ㄧ凹口，其中該窗開口及該凹口一同形成該腔穴。
  10. 如請求項1所述的多層3D箔封裝件，其中該第一箔基體及該第二箔基體皆示現為一單層箔體。
  11. 一種用以製造多層3D箔封裝件的方法，該方法包含以下步驟： 提供一第一電氣絕緣箔基體及一第二電氣絕緣箔基體； 在該第一箔基體之一第一主表面區域上配置至少一功能性電子組件； 在該第二箔基體之一第一主表面區域上配置至少一功能性電子組件； 在該第二箔基體中製成一腔穴，使得該腔穴包含至少一開口在該第二箔基體之與該第一主表面區域相對立的一第二主表面區域中；以及 透過將該第一箔基體及該第二箔基體彼此垂直配置來形成一箔基體堆疊，其中該等箔基體係一者配置於另一者之上，使得該第一箔基體之該第一主表面區域係與該第二箔基體之該第二主表面區域相對立，且配置在該第一箔基體上的該功能性電子組件係配置在設於該第二箔基體中之該腔穴內。
  12. 如請求項11所述的方法， 其中在該第二箔基體中製成該腔穴的步驟包含提供一第一箔基體層及一第二箔基體層， 其中延伸完全穿過個別箔基體層的一窗開口係引入該等兩個箔基體層中之一箔基體層，且沒有完全延伸超過該箔基體層的一凹口係引入另一箔基體層，且其中而後兩個箔基體層係彼此連接以形成該第二箔基體， 其中在該等兩個箔基體層係一者配置於另一者之上時，該一箔基體層中的該窗開口與該另一箔基體層中的該凹口在該第二箔基體中一同形成該腔穴。
  13. 如請求項11所述的方法，其中一聚合物係引入該功能性電子組件與該腔穴之間，以至少部分充填介於該功能性電子組件之一外部輪廓與該腔穴之與該外部輪廓相對立的一壁之間的一空隙。
  14. 如請求項11所述的方法， 其中製成該腔穴的步驟包含在該第二箔基體之該第二主表面區域中製成該腔穴，使得其相對於配置在該第二箔基體之相對立的該第一主表面區域上之該功能性電子組件有一橫向偏位， 其中該橫向偏位至少與配置在該第二箔基體上的該功能性電子組件在同一方向上量測的橫向延伸一樣大。
  15. 如請求項11所述的方法，該方法更包含以下步驟： 在該第一箔基體中製造具有一錐形橫截面的至少一垂直穿透連接部，及/或 在該第二箔基體中製造具有一錐形橫截面的至少一垂直穿透連接部， 其中製造具有一錐形橫截面的該等垂直穿透連接部係透過一剝離雷射來執行， 其中雷射係從個別箔基體之該等兩個主表面中的一者向該個別箔基體之另一相對立的主表面執行，以及 其中雷射終止於配置在該個別箔基體之對應的該另一相對立的主表面上之一金屬墊。
TW109143471A 2019-12-10 2020-12-09 多層3d箔封裝件 TW202137346A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019219238.6 2019-12-10
DE102019219238.6A DE102019219238A1 (de) 2019-12-10 2019-12-10 Mehrlagiges 3D-Folienpackage

Publications (1)

Publication Number Publication Date
TW202137346A true TW202137346A (zh) 2021-10-01

Family

ID=73740201

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143471A TW202137346A (zh) 2019-12-10 2020-12-09 多層3d箔封裝件

Country Status (6)

Country Link
US (1) US11570898B2 (zh)
EP (1) EP3843136A1 (zh)
KR (1) KR20210073471A (zh)
CN (1) CN112951796B (zh)
DE (1) DE102019219238A1 (zh)
TW (1) TW202137346A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313522B1 (en) 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
JP3681155B2 (ja) * 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
US6664617B2 (en) * 2000-12-19 2003-12-16 Convergence Technologies, Ltd. Semiconductor package
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
DE10164800B4 (de) * 2001-11-02 2005-03-31 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
TW504814B (en) 2001-11-13 2002-10-01 Wus Printed Circuit Co Ltd Manufacturing method of caving type IC package carry board
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
DE10394239B4 (de) * 2003-05-20 2014-09-04 Infineon Technologies Ag Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
WO2005119776A1 (ja) * 2004-06-04 2005-12-15 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置及びその製造方法
JP4504798B2 (ja) * 2004-12-16 2010-07-14 パナソニック株式会社 多段構成半導体モジュール
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
KR100836663B1 (ko) 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
DE102006037538B4 (de) 2006-08-10 2016-03-10 Infineon Technologies Ag Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
KR101479506B1 (ko) * 2008-06-30 2015-01-07 삼성전자주식회사 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
TW201017865A (en) 2008-10-28 2010-05-01 Powertech Technology Inc Stacked package and method for forming conductor solder pillars therein
DE102010042567B3 (de) * 2010-10-18 2012-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Chip-Package und Chip-Package
US9018742B2 (en) * 2012-01-19 2015-04-28 Infineon Technologies Ag Electronic device and a method for fabricating an electronic device
US9502390B2 (en) * 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
TWI531283B (zh) * 2012-10-26 2016-04-21 臻鼎科技股份有限公司 連接基板及層疊封裝結構
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9911715B2 (en) * 2013-12-20 2018-03-06 Cyntec Co., Ltd. Three-dimensional package structure and the method to fabricate thereof
JP6634778B2 (ja) * 2015-11-06 2020-01-22 富士電機株式会社 半導体装置及びその製造方法
US10756054B1 (en) * 2019-07-24 2020-08-25 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
EP3843136A1 (de) 2021-06-30
KR20210073471A (ko) 2021-06-18
CN112951796A (zh) 2021-06-11
DE102019219238A1 (de) 2021-06-10
CN112951796B (zh) 2024-08-06
US11570898B2 (en) 2023-01-31
US20210176864A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
US20200013667A1 (en) Non-embedded silicon bridge chip for multi-chip module
JP4208631B2 (ja) 半導体装置の製造方法
US8551816B2 (en) Direct edge connection for multi-chip integrated circuits
TWI493674B (zh) 具有內建定位件、中介層、以及增層電路之複合線路板
TWI517322B (zh) 半導體元件及其製作方法
TWI517319B (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US20110140286A1 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
TW201519382A (zh) 中介層上設有面對面晶片之半導體元件及其製作方法
US20180337118A1 (en) Interconnection Substrates for Interconnection Between Circuit Modules, and Methods of Manufacture
JP2009521116A (ja) ３ｄ電子モジュールを集積的に製造する方法
TWI584420B (zh) 封裝載板及其製作方法
TWI487043B (zh) 製造具有內建定位件之複合線路板之方法
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
US20070267218A1 (en) Multilayer Electronic Component, Electronic Device, and Method for Manufacturing Multilayer Electronic Component
WO2016071324A1 (en) Hermetically sealed heat pipe structure synthesized with support structure and method for producing it
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
TW201517224A (zh) 半導體裝置以及其製備方法
JP2008047843A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
TW202137346A (zh) 多層3d箔封裝件
JP4503871B2 (ja) セラミック基板の製造方法
EP3349247B1 (en) Patterned cover layer on base structure defining cavity and alignment marker
TWI611530B (zh) 具有散熱座之散熱增益型面朝面半導體組體及製作方法
JP2004055985A (ja) セラミックパッケージ及び電子装置