TW202121669A - 感測裝置之封裝結構以及其製造方法 - Google Patents

感測裝置之封裝結構以及其製造方法 Download PDF

Info

Publication number
TW202121669A
TW202121669A TW108143107A TW108143107A TW202121669A TW 202121669 A TW202121669 A TW 202121669A TW 108143107 A TW108143107 A TW 108143107A TW 108143107 A TW108143107 A TW 108143107A TW 202121669 A TW202121669 A TW 202121669A
Authority
TW
Taiwan
Prior art keywords
layer
metal pad
dielectric layer
sensing
wire layer
Prior art date
Application number
TW108143107A
Other languages
English (en)
Other versions
TWI710123B (zh
Inventor
曾昭崇
許哲瑋
Original Assignee
恆勁科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 恆勁科技股份有限公司 filed Critical 恆勁科技股份有限公司
Priority to TW108143107A priority Critical patent/TWI710123B/zh
Application granted granted Critical
Publication of TWI710123B publication Critical patent/TWI710123B/zh
Priority to US17/102,546 priority patent/US20210159151A1/en
Priority to CN202011340105.3A priority patent/CN112864105B/zh
Publication of TW202121669A publication Critical patent/TW202121669A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/16—Human faces, e.g. facial parts, sketches or expressions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/16—Human faces, e.g. facial parts, sketches or expressions
    • G06V40/161—Detection; Localisation; Normalisation
    • G06V40/166—Detection; Localisation; Normalisation using acquisition arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Manufacturing & Machinery (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Pressure Sensors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置，包括一感測晶片、一介電層、一第一導線層、一第二導線層、至少一導電柱、至少一正面扇出線路。感測晶片之作用面具有一感測區域以及一設有金屬墊之金屬墊區域。介電層包覆該感測晶片之周身、背面及局部之該作用面，且其第一表面高於該感測晶片之該作用面，以曝露出該感測晶片之該感測區域。第一導線層與第二導線層分別設置於該介電層之該第一表面與第二表面。導電柱設於該介電層內，且連接該第一導線層及該第二導線層。正面扇出線路連接該第一導線層與該感測晶片之該金屬墊。本發明復提供一種製造上述半導體裝置之方法。

Description

感測裝置之封裝結構以及其製造方法
本發明係關於一種半導體裝置以及其製造方法，特別關於一種感測裝置之封裝結構以及其製造方法。
科技日新月異，各種感測技術已廣泛使用於日常生活中，例如：手機之感測裝置可用於人臉辨識或三維感測。其中，感測裝置通常利用感測晶片(“die”，或稱「晶粒」)以執行核心之感測功能；並且，為了使感測裝置之整體體積或整體厚度最小化，感測晶片可整合或內埋於感測裝置之電路基板之中。
當感測晶片整合或內埋於電路基板時，必須使感測晶片之感測區域(sensor region或sensor area)外露，以利感測區域對於外界目標物進行感測。換言之，感測晶片四周之導電層或介電層不可完全包覆感測晶片，而必須於感測晶片之感測區域之上方對應位置預留一開口(opening)以使得至少該感測區域外露。
第1-1圖為先前技術之感測裝置1之封裝結構之剖面示意圖。如第1-1圖所示，感測裝置1包含一感測晶片10，其具有一正極區域11與一負極區域12，並且該正極區域11更包含一感測區域111與連接墊112；該感測區域111係鄰近於感測晶片10之作用面101，該連接墊112之上表面齊平或內凹於感測晶片10之作用面101。
感測晶片10內埋於電路基板之介電層13之中，因此感測晶片10僅有周身及底面被介電層13所包覆，且介電層13之第一表面131係齊平(共平面)於感測晶片10之作用面101，所以感測晶片10之作用面101未被介電層13所覆蓋，使其感測區域111能 夠外露，因此感測晶片10周身與介電層13間會形成一接合面133。
此外，導電層14設置或形成於介電層13之第一表面131(即：上表面)及第二表面132(即：下表面)；導電層14於感測晶片10之感測區域111之上方對應位置具有一開口141，以使感測區域111外露；如此，其中之一導電層14將跨設在介電層13之第一表面131與感測晶片10之作用面101上，並且與介電層13及感測晶片10間之接合面133直接接觸。
第1-2圖為第1-1圖所示之封裝結構之局部放大圖。更進一步而言，如第1-2圖所示，由於介電層13之第一表面131與感測晶片10之作用面101兩者齊平，因此於應力或介電材料熱漲冷縮之作用下，介電層13與感測晶片10之接合面133容易裂開或分離而產生一裂隙或裂縫134。或者，亦可能於蝕刻工序中，蝕刻液滲入該接合面133進而侵蝕形成該裂隙134。
不論是肇因於應力或介電材料熱漲冷縮之作用或蝕刻液侵蝕，當介電層13與感測晶片10之間存在裂隙134時，於後續形成導電層14之步驟中，因為導電層14直接跨壓在接合面133之裂隙134上，所以導致於形成導電層14之過程中其導電材料將會滲入該裂隙134而形成一電性連接路徑142。不幸地，由於感測晶片10之正極區域11之厚度h1較小(遠小於負極區域12之厚度h2)，只要該電性連接路徑142具有微量之長度(大於h1)即可將正極區域11導通於負極區域12而造成短路(漏電)，進而導致感測晶片10會產生誤動作或損毀。
此外，當介電層13與感測晶片10之接合面133於應力或介電材料熱漲冷縮之作用下而裂開或分離時，亦將導致感測裝置1之整體結構產生彎曲形變。
有鑑於先前技術中存在之上述技術問題，亟需提出一種改良之封裝結構，使感測裝置之介電層與感測晶片能夠緊密結合，以減少感測晶片之正負極區域短路或感測裝置結構之彎曲形變等不當缺陷。
針對於先前技術中存在之感測晶片與介電層之接合面容易分離或裂開之技術問題，本發明提出以下技術方案。
於本發明之一種實施例中，係提出一種半導體裝置，包括一感測晶片、一介電層、一第一導線層、一第二導線層、至少一導電柱、至少一正面扇出線路以及至少一背面扇出線路。感測晶片之一作用面具有一感測區域以及一設有至少一金屬墊之金屬墊區域。介電層包覆該感測晶片之周身、背面以及局部之該作用面，並且其第一表面高於該感測晶片之該作用面，並曝露出該感測晶片之該感測區域。第一導線層與第二導線層分別設置於該介電層之該第一表面與第二表面。導電柱設於該介電層內，且連接該第一導線層及該第二導線層。正面扇出線路連接該第一導線層與該感測晶片之該金屬墊。背面扇出線路連接該第二導線層與該感測晶片之該背面。
於本發明之一種實施例中，係提出一種半導體裝置之製造方法，包括以下步驟：提供一感測晶片，其具有相對設置之作用面及背面，且該作用面設有一感測區域以及一設有至少一金屬墊之金屬墊區域(其中該金屬墊之上表面齊平或內凹或突出於該作用面之上表面)。將一貼附層設置於該感測晶片之該作用面，以覆蓋至少該感測區域。將該感測晶片以貼附層側設置於一載板上，其中該貼附層之一上表面接合於該載板。於該載板上形成一介電層以包覆該感測晶片之周身、背面以及作用面之一部分，其中該介電層形成有相對設置之一第一表面及一第二表面，且該介電層之該第一表面接合於該載板，並與該貼附層之該上表面為共平面。移除該載板以使該介電層之該第一表面及該貼附層之該上表面外露。於該介電層之該第一表面形成一第一導線層。於該第一導線層與該感測晶片之該金屬墊間形成至少一正面扇出線路，以連接該第一導線層與該金屬墊。於該介電層之該第二表面形成一第二導線層。於該第二導線層與該感測晶片之該背面間形成至少一背面扇出線路，以連接該第二導線層與該感測晶片之該背面。於該第一導線層與該第二導線層間，形成至少一導電柱， 以連接該第一導線層與該第二導線層。以及移除該貼附層以至少曝露出該感測晶片之該感測區域，其中該介電層之該第一表面高於該感測晶片之該作用面。
藉由上述之技術方案，本發明可達到介電層與感測晶片能夠緊密結合之主要技術功效，而能克服先前技術之技術問題。
1、2、4‧‧‧感測裝置
10、20‧‧‧感測晶片
101、201‧‧‧作用面
11、21‧‧‧正極區域
111、211‧‧‧感測區域
112‧‧‧連接墊
12、22‧‧‧負極區域
13、25‧‧‧介電層
131、254‧‧‧第一表面
132、255‧‧‧第二表面
133、256‧‧‧接合面
134‧‧‧裂隙
14‧‧‧導電層
141、281‧‧‧開口
142‧‧‧電性連接路徑
20E‧‧‧金屬墊
212‧‧‧金屬墊區域
212a‧‧‧包邊區
212b‧‧‧模封區
23、31‧‧‧貼附層
231‧‧‧上表面(貼附層之上表面)
24‧‧‧載板
241‧‧‧離型層
25‧‧‧介電層
251、253‧‧‧盲孔
252‧‧‧穿孔
257‧‧‧側壁(介電層之側壁)
25a、41‧‧‧堆疊結構
25c‧‧‧介電層延伸部分
26‧‧‧第一導線層
261、262‧‧‧第一導線層之部分
264、273‧‧‧導電盲孔柱
263、263A‧‧‧導電柱
27‧‧‧第二導線層
271、272‧‧‧第二導線層之部分
28‧‧‧保護層
28c‧‧‧保護層延伸部分
h1‧‧‧厚度(正極區域之厚度)
h2‧‧‧厚度(負極區域之厚度)
h3‧‧‧厚度(貼附層之厚度)、高度差
第1-1圖為先前技術之感測裝置1之封裝結構之剖面示意圖。
第1-2圖為第1-1圖所示之封裝結構之局部放大圖。
第2A圖至第2J圖為根據本發明之第一實施例之感測裝置2之製造方法之剖面示意圖。
第3A圖至第3H圖為根據本發明之第二實施例之感測裝置4之製造方法之剖面示意圖。
第4-1圖為根據本發明之第一實施例之感測裝置2之封裝結構之剖面示意圖。
第4-2圖為第4-1圖所示之封裝結構之局部放大圖。
第5-1圖為根據本發明之第二實施例之感測裝置4之封裝結構之剖面示意圖。
第5-2圖為第5-1圖所示之封裝結構之局部放大圖。
以下將透過實施例來解釋本發明內容，本發明的實施例並非用以限制本發明須在如實施例所述之任何特定的環境、應用或特殊方式方能實施。因此，關於實施例之說明僅為闡釋本發明之目的，而非用以限制本發明。須說明者，以下實施例及圖式中，與本發明非直接相關之元件已省略而未繪示；且圖式中各元件間之尺寸關係僅為求容易瞭解，非用以限制實際比例。另外，以下實施例中，相同的元件將以相同的元件符號加以說明。
第2A圖至第2J圖為根據本發明之第一實施例之感測裝置2之製造方法之剖面示意圖。首先，如第2A圖所示，係提供一 感測晶片20，其具有一正極區域21與一負極區域22。正極區域21之作用面(上表面)201具有一感測區域211以及一金屬墊區域212(metal pad region，或稱「金屬襯墊區域」、「金屬電極墊區域」、「電極墊區域」)。金屬墊區域212具有至少一金屬墊20E，且該金屬墊20E之上表面可齊平或內凹或突出於該作用面201之上表面。
接下來，於感測晶片20之作用面201貼附或設置一貼附層23(adhesive layer)。貼附層23具有一厚度h3，其例如介於5μm至15μm之範圍。於第一實施例中，貼附層23僅覆蓋感測晶片20之感測區域211，但不覆蓋其金屬墊區域212。
接下來，如第2B圖所示，將感測晶片20連同貼附層23一併於垂直方向翻轉，並設置、置放或貼附於載板24(“carrier”)上。換言之，感測晶片20以貼附層23側設置於載板24上，其中該貼附層23之上表面231接合於該載板24。
載板24可例如為金屬材質或陶瓷材質，其上表面具有一離型膜或離型層241。感測晶片20設置於載板24之後，貼附層23係介於感測晶片20與載板24之間，並且貼附層23之上表面231係接合於載板24(接合於載板24之離型層241)。
接下來，如第2C圖所示，執行塑模工序(molding，或稱「灌模」、「鑄模」)以於載板24上形成一介電層25。介電層25之材質為塑模化合物(molding compound)，其可例如為酚醛基樹脂(Novolac-Based Resin)、環氧基樹脂(Epoxy-Based Resin)或矽基樹脂(Silicone-Based Resin)。
塑模並固化後之介電層25具有相對設置之第一表面254與第二表面255；其中，介電層25之第一表面254接合於載板24，因此介電層25之第一表面254與貼附層23之上表面231共平面。介電層25係覆蓋載板24並包覆感測晶片20之周身(鄰接處形成為一接合面256)、背面以及該金屬墊區域212，並且形成一介電層延伸部分25c來包覆該感測晶片20之該金屬墊區域212，如此將可藉由該延伸部分25c之包覆作用，進而令該接合面256不會產生裂縫，所以能確保結構強度。
而後，可選擇性執行研磨工序(grinding)以將介電層25之第二表面255磨平。
接下來，如第2D圖所示，執行雷射鑽孔(laser drill)或其他方式之蝕刻工序(例如：乾式蝕刻，dry etch)，於介電層25中形成至少一盲孔251以及至少一穿孔252(第2D圖僅舉例圖示出兩個盲孔251及一個穿孔252。於其他實施態樣中，亦可形成其他數量之盲孔251及穿孔252)。盲孔251係向下延伸至感測晶片20之負極區域22，以曝露出感測晶片20之背面之局部於介電層25之第二表面255。並且，穿孔252貫穿整個介電層25，以連通介電層25之第一表面254及第二表面255，並且延伸至載板24之離型層241。
接下來，如第2E圖所示，移除載板24，以使載板24與感測晶片20及介電層25分離，並使得介電層25之第一表面254外露(同時也使得貼附層23之上表面231外露)。為了方便說明，移除載板24後之感測晶片20、貼附層23及介電層25統稱為堆疊結構25a。
接下來，如第2F圖所示，將堆疊結構25a於垂直方向翻轉。於堆疊結構25a之中，貼附層23之上表面231與介電層25之第一表面254共平面。
接下來，如第2G圖所示，對於介電層25進行雷射鑽孔工序，以於感測晶片20之金屬墊區域212之上方對應位置形成至少一盲孔253。換言之，盲孔253係形成於介電層25所覆蓋該金屬墊區域212之介電層延伸部分25c；盲孔253並向下延伸至金屬墊區域212，以曝露出該金屬墊區域212之該金屬墊20E於介電層25之第一表面254。
接下來，如第2H圖所示，於介電層25之第一表面254及第二表面255執行電鍍工序，而分別形成第一導線層26與第二導線層27；上述兩者皆為圖案化(“patterned”)之導電層而具有預先規劃之電路圖案。於第2H圖所示之剖面位置上，第一導線層26包含至少兩個相互分離之部分261與262，並且第二導線層27包含至少兩個相互分離之部分271與272(於其他實施態樣中，或於其他 剖面位置上，第一導線層26與第二導線層27亦可包含其他數量之相互分離部分)。此外，第一導線層26之該等部分261與262皆不覆蓋貼附層23。
同時，於該第一導線層26與感測晶片20之金屬墊20E之間形成至少一正面扇出(“fan-out”)線路，並於該第二導線層27與該感測晶片20之背面之間形成至少一背面扇出線路。
進一步而言，於盲孔253中執行電鍍工序以形成導電盲孔柱264。導電盲孔柱264作為感測晶片20之正極區域21之正面扇出線路，其連接該金屬墊20E與該第一導線層26，如此將可藉由介電層25之延伸部分25c之支撐與阻隔作用，促使第一導線層26之一部分261不會接觸到介電層25與感測晶片20之接合面256，所以不會有滲鍍及電性短路之問題發生。另一方面，亦於盲孔251中執行電鍍工序以形成導電盲孔柱273。導電盲孔柱273作為感測晶片20之負極區域22之背面扇出線路，其連接感測晶片20背面與該第二導線層27。再者，介電層延伸部分25c僅暴露部分的金屬墊20E，換言之，金屬墊20E與正極區域21之交界處之接合面亦被介電層25所覆蓋，所以不會有滲鍍及電性短路之問題發生。
此外，並於穿孔252中執行電鍍工序以形成導電柱263。導電柱263作為上下導線層之間的連接線路，以連接第二導線層27與第一導線層26。
接下來，如第21圖所示，於第一導線層26上形成保護層28；保護層28亦覆蓋了介電層25之第一表面254之部分。保護層28之材質可例如為高分子材料或含磷材料；上述材料為軟性材質，因而保護層28具有較大之韌性而不易碎裂。此外，保護層28於貼附層23之上方對應位置具有一開口281以使貼附層23外露，而利於後續步驟中將貼附層23移除。
接下來，如第2J圖所示，係將貼附層23移除，使感測晶片20之感測區域211可經由保護層28之開口281而外露。移除貼附層23之後，即得到第一實施例之感測裝置2之封裝結構。
於移除貼附層23之前，貼附層23之上表面231與介電 層25之第一表面254齊平(如第2I圖所示)；並且，貼附層23具有厚度h3。因此，於移除貼附層23之後，介電層25之第一表面254將高於感測晶片20之作用面201，兩者之高度差等於貼附層23之厚度h3(如第2J圖所示)。
本發明之感測裝置之製造方法並不限定於上述之第一實施例；下文將敘述第二實施例之製造方法。
第3A圖至第3H圖為根據本發明之第二實施例之感測裝置4之製造方法之剖面示意圖。本實施例之製造方法與第一實施例大致類似，主要差異在於：電性連接至感測晶片20之金屬墊20E之正面扇出線路之形成方式。
首先，第3A圖至第3C圖所示之各步驟類似於第一實施例之第2A圖至第2C圖所示之各對應步驟，差異之處在於：如第3A圖所示，本實施例之貼附層31不僅覆蓋感測晶片20之感測區域211，也覆蓋了部分的金屬墊區域212。也就是說，貼附層31覆蓋了金屬墊20E，以及覆蓋了金屬墊20E內側與該感測區域間一部分之金屬墊區域212(下稱模封區212b)，並且露出了金屬墊20E外側與作用面201上表面邊緣間的部位(下稱包邊區212a)。
特別說明的是，如第3A圖所示，本實施例之貼附層31寬度略小於感測晶片20，因此，金屬墊區域212之包邊區212a(即金屬墊20E外側與作用面201上表面邊緣間的部位)仍然可露出於貼附層31之一端。因此，如第3C圖所示，形成介電層25之後，介電層25之延伸部分25c仍然可包覆感測晶片20之金屬墊區域212之包邊區212a，如此將可藉由該延伸部分25c之包覆作用，進而令介電層25與感測晶片20之接合面256不會產生裂縫，所以能確保結構強度。
接下來，於第3D圖至第3F圖所示之各步驟類似於第一實施例之第2D圖至第2F圖所示之各對應步驟，差異之處在於：如第3E圖所示，本實施例於移除載板24之同時(或緊接其後)移除貼附層31，以使感測晶片20之感測區域211與金屬墊區域212外露(為了方便說明，移除載板24後之感測晶片20及介電層25統稱 為堆疊結構41)。因此，如第3F圖所示，於垂直翻轉後之堆疊結構41中，感測區域211、金屬墊20E以及模封區212b(即金屬墊20E與該感測區域211間一部分之金屬墊區域212)係已外露；以利於後續步驟中，形成正面扇出線路以電性連接至外露之金屬墊20E。
接下來，於第3G圖至第3H圖所示之各步驟類似於第一實施例之第2H圖至第2I圖所示之各對應步驟，差異之處在於：如第3G圖所示，本實施例係以自金屬墊20E沿著介電層25之延伸部分25c之側壁257直接向上延伸至第一導線層26之一部分261來形成導電柱263A，以作為感測晶片20之正面扇出線路，如此將可藉由延伸部分25c之支撐與阻隔作用，促使第一導線層26之一部分261不會接觸到接合面256，所以不會有滲鍍及電性短路的問題發生。此外，如第3H圖所示，形成保護層28之同時，其延伸部分28c亦沿著導電柱263A向下延伸至金屬墊區域212之模封區212b，並且使感測晶片20之感測區域211外露。形成保護層28後，即得到第二實施例之感測裝置4之封裝結構。
上文所述為本發明之第一、第二實施例之感測裝置2、4之製造方法；下文將敘述感測裝置2、4各別之封裝結構之結構特徵。
第4-1圖為根據本發明之第一實施例之感測裝置2之封裝結構之剖面示意圖。如第4-1圖所示，感測裝置2包含一感測晶片20、一介電層25、一第一導線層26、一第二導線層27、至少一導電柱263、複數個導電盲孔柱264與273，以及一保護層28。
感測晶片20之正極區域21位於負極區域22上方，並且正極區域21之作用面201具有感測區域211與金屬墊區域212。感測區域211係用以感測外界之目標物，而金屬墊區域212所設置之金屬墊20E則作為感測晶片20之訊號傳輸介面，且該金屬墊20E之上表面可齊平或內凹或突出於該作用面201之上表面。
介電層25設置或形成於感測晶片20之周圍，其完整包覆感測晶片20之周身、背面以及包覆感測晶片20之作用面201之一部分。更具體而言，介電層25之第一表面254係高於感測晶片20 之作用面201，兩者之高度差為h3(h3例如介於5μm至15μm之範圍)。而如第4-2圖中之局部放大圖所示，介電層25具有延伸部分25c，其高於感測晶片20之作用面201；介電層25之該延伸部分25c係延伸並覆蓋於感測晶片20之金屬墊區域212，並包覆導電盲孔柱264。
由於介電層25之該延伸部分25c高於感測晶片20之作用面201並且覆蓋金屬墊區域212，因此藉由該延伸部分25c之包覆作用，即可令介電層25與感測晶片20能夠緊密結合，除了兩者之接合面256不會有因為應力或介電材料熱漲冷縮作用而發生分離狀況之外，感測裝置2之整體封裝結構更不會產生彎曲形變。
此外，由於該接合面256不會有應力或介電材料熱漲冷縮作用而產生裂隙，以及藉由介電層25延伸部分25c之支撐與阻隔作用，可避免第一導線層26與接合面256相接觸到，因此於形成第一導線層26之過程中其導電材質不會滲入該接合面256，故避免了感測晶片20之正極區域21與負極區域22發生短路之風險。上述為本發明之主要技術功效之一。
感測裝置2之第一導線層26設置或形成於介電層25之第一表面254，其為具有預先規劃之電路圖案之圖案化導電層，而包含至少兩個相互分離之部分261與262。於功能上，第一導線層26係作為感測裝置2之正面線路，其用以傳輸感測晶片20之正極區域21之訊號。此外，第一導線層26之兩個部分261與262皆不覆蓋感測晶片20之感測區域211。
類似的，第二導線層27設置或形成於介電層25之第二表面255，其亦為圖案化導電層，而包含至少兩個相互分離之部分271與272。於功能上，第二導線層27係作為感測裝置2之背面線路，其用以傳輸感測晶片20之負極區域22之訊號。
導電盲孔柱264設置或形成於第一導線層26之一部分261與感測晶片20之金屬墊20E之間。因此，導電盲孔柱264係作為感測晶片20之正極區域21之正面扇出線路，以將感測晶片20之正極區域21之訊號傳送至正面線路(即：第一導線層26)。於本實 施例中，如第4-2圖之局部放大圖所示，導電盲孔柱264係被介電層25之延伸部分25c所包覆。
另一方面，導電盲孔柱273設置或形成於第二導線層27之一部分272與感測晶片20背面之負極區域22之間。因此，導電盲孔柱273係作為感測晶片20之負極區域22之背面扇出線路，以將感測晶片20之負極區域22之訊號傳送至背面線路(即：第二導線層27)。
再者，導電柱263設置或形成於第一導線層26與第二導線層27之間，其係作為感測裝置2之正面線路與背面線路之間的訊號傳輸路徑，以將第一導線層26與第二導線層27之訊號相互傳遞。
並且，保護層28設置或形成於第一導線層26上以及介電層25之第一表面254之部分，其完整包覆第一導線層26之各部分261及262，亦覆蓋了鄰近感測區域211側之介電層延伸部分25c(如第4-2圖之局部放大圖所示)。保護層28並於感測晶片20之感測區域211之上方對應位置具有一開口281，以使感測區域211外露。保護層28為軟性材質，其具有較大之韌性；因而感測裝置2縱使於超薄厚度之狀況下，亦不易因應力作用而碎裂。
第5-1圖為根據本發明之第二實施例之感測裝置4之封裝結構之剖面示意圖。如第5-1圖所示，感測裝置4之各材料層或元件之設置位置、材質與功能皆與第一實施例之感測裝置2之各對應材料層或對應元件完全相同或類似。其中，導電柱263A對應至第一實施例之導電盲孔柱264。
本實施例與第一實施例之感測裝置2之差異在於：如第5-2圖之局部放大圖所示，介電層25之延伸部分25c覆蓋金屬墊區域212之包邊區212a(即金屬墊20E外側與作用面201邊緣間之部位)，而保護層28之延伸部分28c則覆蓋金屬墊區域212與之模封區212b(即金屬墊20E內側與感測區域211間之部位)。
由於介電層25之延伸部分25c以及保護層28之延伸部分28c兩者皆高於感測晶片20之作用面201，且兩者(延伸部分 25c以及延伸部分28c)覆蓋了金屬墊區域212，使得介電層25與保護層28對於感測晶片20提供了更完整的包覆，以及藉由介電層25延伸部分25c的支撐與阻隔作用，可避免第一導線層26與接合面256相接觸到，因此，介電層25與感測晶片20除了能夠緊密結合，促使介電層25與感測晶片20之接合面256不會有因應力或介電材料熱漲冷縮作用而分離或裂開之外，更可於形成第一導線層26之過程中其導電材料不會滲入該接合面256，故避免了感測晶片20之正極區域21與負極區域22發生短路之風險。
本實施例與第一實施例之感測裝置2之另一差異處在於：藉由介電層25之延伸部分25c之支撐與阻隔作用，促使可自金屬墊20E上順著延伸部分25c之側壁257垂直向上延伸而來形成導電柱263A，並且據以與第一導線層26相連接，因此導電柱263A之剖面形狀為直柱狀；其與第一實施例之填充盲孔253而成之導電盲孔柱264之錐柱狀有所不同。
並且，又一差異處在於：本實施例之導電柱263A之其中一側(右側)被保護層28之延伸部分28c所直接包覆，所不同的是(請參照第4-2圖)，第一實施例之導電盲孔柱264，其兩側皆被介電層25之延伸部分25c所直接包覆，而未被保護層28直接包覆。
本發明符合發明專利之要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士，爰依本案發明精神所作之等效修飾或變化，皆應包括於以下之申請專利範圍內。
2‧‧‧感測裝置
20‧‧‧感測晶片
21‧‧‧正極區域
22‧‧‧負極區域
201‧‧‧作用面
211‧‧‧感測區域
212‧‧‧金屬墊區域
20E‧‧‧金屬墊
25‧‧‧介電層
254‧‧‧第一表面
255‧‧‧第二表面
256‧‧‧接合面
26‧‧‧第一導線層
261、262‧‧‧第一導線層之部分
263‧‧‧導電柱
264、273‧‧‧導電盲孔柱
27‧‧‧第二導線層
271、272‧‧‧第二導線層之部分
28‧‧‧保護層
281‧‧‧開口
h3‧‧‧高度差

Claims (14)

  1. 一種半導體裝置，包括：
    一感測晶片，係具有相對設置之一作用面及一背面，該作用面設有一感測區域以及一設有至少一金屬墊之金屬墊區域；
    一介電層，係包覆該感測晶片之周身、背面以及金屬墊區域，並具有相對設置之一第一表面以及一第二表面，該介電層之該第一表面高於該感測晶片之該作用面，且曝露出該感測晶片之該感測區域；
    一第一導線層，係設置於該介電層之該第一表面；
    一第二導線層，係設置於該介電層之該第二表面；
    至少一導電柱，係設於該介電層內，且連接該第一導線層及該第二導線層；以及
    至少一正面扇出線路，係連接該第一導線層與該感測晶片之該金屬墊。
  2. 如請求項1所述之半導體裝置，其中更包括該金屬墊及該金屬墊內側與該感測區域間之該金屬墊區域係曝露於該介電層之該第一表面，而該金屬墊外側與該作用面之邊緣間之該金屬墊區域係被介電層所包覆。
  3. 如請求項1、2所述之半導體裝置，其中該介電層內更設有至少一背面扇出線路，以連接該感測晶片之該背面與該第二導線層。
  4. 如請求項1、2所述之半導體裝置，其中該介電層之該第一表面更設有一保護層，以覆蓋該第一導線層，並且曝露出該感測區域。
  5. 如請求項1所述之半導體裝置，其中該正面扇出線路係為至少一導電盲孔柱。
  6. 如請求項2所述之半導體裝置，其中該正面扇出線路係為至少一導電柱。
  7. 一種半導體裝置之製造方法，包括以下步驟：
    提供一感測晶片，其具有相對設置之一作用面及一背面，且該 作用面設有一感測區域以及一設有至少一金屬墊之一金屬墊區域；
    將一貼附層設置於該感測晶片之該作用面，以覆蓋至少該感測區域；
    將該感測晶片以該貼附層側設置於一載板上，其中該貼附層之一上表面接合於該載板；
    於該載板上形成一介電層以包覆該感測晶片之周身、背面以及金屬墊區域，其中該介電層形成有相對設置之一第一表面及一第二表面，且該介電層之該第一表面接合於該載板，並與該貼附層之該上表面為共平面；
    移除該載板以使該介電層之該第一表面及該貼附層之該上表面外露；
    於該介電層之該第一表面形成一第一導線層；
    於該第一導線層與該感測晶片之該金屬墊間形成至少一正面扇出線路，以連接該第一導線層與該金屬墊；
    於該介電層之該第二表面形成一第二導線層；
    於該第一導線層與該第二導線層間，形成至少一導電柱，以連接該第一導線層與該第二導線層；以及
    移除該貼附層以至少曝露出該感測晶片之該感測區域，其中該介電層之該第一表面高於該感測晶片之該作用面。
  8. 如請求項7所述之製造方法，其中於形成該第二導線層之步驟前，更包括以下形成一背面扇出線路之步驟：
    於該介電層形成至少一盲孔，以將該感測晶片之該背面之局部曝露於該第二表面；以及
    於該盲孔中電鍍形成一導電盲孔柱並成為該背面扇出線路，以連接該背面與該第二導線層。
  9. 如請求項7所述之製造方法，其中形成該正面扇出線路的方法，更包括以下步驟：
    於該介電層形成至少一盲孔，以將該金屬墊區域之該金屬墊曝露於該第一表面；以及
    於該盲孔中電鍍形成一導電盲孔柱並成為該正面扇出線路，以連接該金屬墊與該第一導線層。
  10. 如請求項7所述之製造方法，其中形成該導電柱的方法更包括以下步驟：
    於該介電層形成至少一穿孔，以連通該第一表面及該第二表面；以及
    於該穿孔中電鍍形成該導電柱，以連接該第一導線層與該第二導線層。
  11. 如請求項7所述之製造方法，於移除該貼附層之步驟後，更包括以下步驟：
    於該第一導線層上形成一保護層，以包覆該第一導線層及該介電層之該第一表面，並且曝露出該感測晶片之該感測區域。
  12. 如請求項7所述之製造方法，其中該貼附層更進一步覆蓋該感測晶片之該金屬墊及該金屬墊內側與該感測區域間之該金屬墊區域，且於形成該第一導線層之步驟前即先移除該貼附層，以曝露出該感測晶片之該感測區域、該金屬墊及該金屬墊內側與該感測區域間之該金屬墊區域，且其中形成該正面扇出線路的方法，更包括以下步驟：
    於露出之該金屬墊上電鍍形成該導電柱，以連接該金屬墊與該第一導線層。
  13. 如請求項12所述之製造方法，其中於形成該第二導線層之步驟前，更包括以下形成該背面扇出線路之步驟：
    於該介電層形成至少一盲孔，以將該感測晶片之該背面之局部曝露於該第二表面；以及
    於該盲孔中電鍍形成一導電盲孔柱並成為該背面扇出線路，以連接該背面與該第二導線層。
  14. 如請求項12所述之製造方法，於形成該第一導線層之步驟後，更包括以下步驟：
    於該第一導線層上形成一保護層，以包覆該第一導線層、該正面扇出線路、該介電層之該第一表面以及該金屬墊內側與該 感測區域間之該金屬墊區域，並且曝露出該感測晶片之該感測區域。
TW108143107A 2019-11-27 2019-11-27 感測裝置之封裝結構以及其製造方法 TWI710123B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108143107A TWI710123B (zh) 2019-11-27 2019-11-27 感測裝置之封裝結構以及其製造方法
US17/102,546 US20210159151A1 (en) 2019-11-27 2020-11-24 Sensing device and manufacturing method thereof
CN202011340105.3A CN112864105B (zh) 2019-11-27 2020-11-25 感测装置的封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108143107A TWI710123B (zh) 2019-11-27 2019-11-27 感測裝置之封裝結構以及其製造方法

Publications (2)

Publication Number Publication Date
TWI710123B TWI710123B (zh) 2020-11-11
TW202121669A true TW202121669A (zh) 2021-06-01

Family

ID=74202371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108143107A TWI710123B (zh) 2019-11-27 2019-11-27 感測裝置之封裝結構以及其製造方法

Country Status (3)

Country Link
US (1) US20210159151A1 (zh)
CN (1) CN112864105B (zh)
TW (1) TWI710123B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI839931B (zh) * 2022-11-02 2024-04-21 恆勁科技股份有限公司 內埋感測晶片之封裝結構及其製法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778686A (en) * 1972-08-18 1973-12-11 Motorola Inc Carrier for beam lead integrated circuits
JP2564787B2 (ja) * 1983-12-23 1996-12-18 富士通株式会社 ゲートアレー大規模集積回路装置及びその製造方法
US4587717A (en) * 1985-05-02 1986-05-13 Xerox Corporation LED printing array fabrication method
US5434453A (en) * 1991-04-26 1995-07-18 Hitachi, Ltd. Semiconductor integrated circuit device and computer system using the same
US6780762B2 (en) * 2002-08-29 2004-08-24 Micron Technology, Inc. Self-aligned, integrated circuit contact and formation method
CN100565828C (zh) * 2007-04-16 2009-12-02 日月光半导体制造股份有限公司 传感器芯片的封胶方法
CN101131941B (zh) * 2007-09-28 2010-09-08 日月光半导体制造股份有限公司 半导体芯片封装制程及其结构
TWM410891U (en) * 2010-10-27 2011-09-01 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
TWI445469B (zh) * 2012-05-25 2014-07-11 Unimicron Technology Corp 感測元件封裝結構及其製作方法
US10270003B2 (en) * 2012-12-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for CMOS sensor packaging
US9368460B2 (en) * 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
TWI614881B (zh) * 2015-01-28 2018-02-11 精材科技股份有限公司 感光模組及其製造方法
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
US9711425B2 (en) * 2015-08-20 2017-07-18 Xintec Inc. Sensing module and method for forming the same
KR102440362B1 (ko) * 2015-09-25 2022-09-05 삼성전자주식회사 이미지 센서, 적층형 이미지 센서, 이미지 처리 장치 및 이미지 센서 칩 패키지의 제조 방법
CN107039286A (zh) * 2015-10-21 2017-08-11 精材科技股份有限公司 感测装置及其制造方法
WO2017071426A1 (zh) * 2015-10-28 2017-05-04 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
US10355203B2 (en) * 2016-03-14 2019-07-16 Toshiba Memory Corporation Semiconductor memory device with variable resistance elements
US10269671B2 (en) * 2017-01-03 2019-04-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US20180226442A1 (en) * 2017-02-08 2018-08-09 Powertech Technology Inc. Image sensor and manufacturing method thereof
TWI635579B (zh) * 2017-07-13 2018-09-11 力成科技股份有限公司 封裝結構及其製造方法
TWI666743B (zh) * 2017-09-29 2019-07-21 英屬開曼群島商鳳凰先驅股份有限公司 感測器封裝件及其製作方法
US10790439B2 (en) * 2018-07-24 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell with top electrode via
TWI762046B (zh) * 2020-11-24 2022-04-21 恆勁科技股份有限公司 半導體封裝結構及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI839931B (zh) * 2022-11-02 2024-04-21 恆勁科技股份有限公司 內埋感測晶片之封裝結構及其製法

Also Published As

Publication number Publication date
CN112864105B (zh) 2024-04-02
TWI710123B (zh) 2020-11-11
US20210159151A1 (en) 2021-05-27
CN112864105A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
TWI532139B (zh) 晶片封裝體及其形成方法
KR101075241B1 (ko) 유전체 부재에 단자를 구비하는 마이크로전자 패키지
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
TWI611535B (zh) 半導體裝置
KR101730916B1 (ko) 반도체 패키지 및 그 제조 방법
JP2014007228A (ja) 半導体装置及びその製造方法
JP5878054B2 (ja) 半導体装置の製造方法及び半導体装置
KR20080003802A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI474447B (zh) 半導體封裝結構及其封裝方法
JP5775747B2 (ja) 配線基板及びその製造方法
TWI710123B (zh) 感測裝置之封裝結構以及其製造方法
CN100514590C (zh) 防止焊垫剥离的制造方法以及防止焊垫剥离的结构
CN106298729A (zh) 封装结构及其制作方法
JP2006073586A (ja) 半導体装置の製造方法
US8164200B2 (en) Stack semiconductor package and method for manufacturing the same
CN211320101U (zh) 半导体结构
CN210745645U (zh) 电路板及半导体封装体
JP4737995B2 (ja) 半導体装置
KR101319441B1 (ko) 리드프레임
JP2017069446A (ja) プリント配線板およびその製造方法
CN221551882U (zh) 芯片封装结构
TWI395310B (zh) 基板及應用其之半導體封裝件與其製造方法
JP2005303107A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
US20230178515A1 (en) Double-sided package structure and manufacturing method thereof