TW202121657A - 電子寫入抹除式可複寫唯讀記憶體的操作方法 - Google Patents
電子寫入抹除式可複寫唯讀記憶體的操作方法 Download PDFInfo
- Publication number
- TW202121657A TW202121657A TW108143601A TW108143601A TW202121657A TW 202121657 A TW202121657 A TW 202121657A TW 108143601 A TW108143601 A TW 108143601A TW 108143601 A TW108143601 A TW 108143601A TW 202121657 A TW202121657 A TW 202121657A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor substrate
- floating
- type
- transistor structure
- ion
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 83
- 150000002500 ions Chemical class 0.000 claims abstract description 57
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一種電子寫入抹除式可複寫唯讀記憶體的操作方法,此電子寫入抹除式可複寫唯讀記憶體在半導體基板上設置有電晶體結構,且電晶體結構具有第一導電閘極,同時,於第一導電閘極與源極和汲極交界處之半導體基板內或源極和汲極之離子摻雜區內更植入有同型離子,以增加該區域內的離子濃度,以降低寫入及抹除之電壓差,藉由本發明對應元件提出之操作方法,包括將汲極或源極設定為浮接之條件,進而可達到大量記憶晶胞之快速寫入及抹除。本發明除了可以應用於單閘極電晶體結構之外,更適用於具有浮接閘極結構之電子寫入抹除式可複寫唯讀記憶體。
Description
本發明是有關一種電子寫入抹除式可複寫唯讀記憶體技術,特別是關於一種電子寫入抹除式可複寫唯讀記憶體的快速寫入及抹除的操作方法。
在電腦資訊產品發達的現今,電子式可抹除程式化唯讀記憶體(Electrically Erasable Programmable Read Only Memory,EEPROM)以及快閃記憶體(Flash)等非揮發性記憶體都是一種可以通過電子方式多次複寫的半導體儲存裝置,只需特定電壓來抹除記憶體內的資料,以便寫入新的資料,且在電源關掉後資料並不會消失,所以被廣泛使用於各式電子產品上。
由於非揮發性記憶體係為可程式化的,其係利用儲存電荷來改變記憶體之電晶體的閘極電壓,或不儲存電荷以留下原記憶體之電晶體的閘極電壓。抹除操作則是將儲存在非揮發性記憶體中之電荷移除,使得非揮發性記憶體回到原記憶體之電晶體之閘極電壓。對於目前之非揮發記憶體,抹除時都需要高電壓差,此將會造成面積的增加以及製程的複雜度增加。
有鑑於此,本申請人係針對上述先前技術之缺失,特別提出一種低電流低電壓差之電子寫入抹除式可複寫唯讀記憶體,經過進一步潛心的研究,更對於此記憶體架構提出一種低壓且快速的操作方法。
本發明之主要目的在於提供一種電子寫入抹除式可複寫唯讀記憶體的操作方法,其使用電子寫入抹除式可複寫唯讀記憶體,並對於此記憶體利用離子植入濃度的增加來增加電晶體或是基板與閘極間之電場,以藉此降低寫入及抹除之電壓差;同時,藉由本發明之操作條件,將源極或汲極設定為浮接,可達到大量記憶晶胞的快速寫入及快速抹除之功效。
為達到上述目的,本發明遂提出一種電子寫入抹除式可複寫唯讀記憶體的操作方法,應用於電子寫入抹除式可複寫唯讀記憶體,此電子寫入抹除式可複寫唯讀記憶體主要包括有一半導體基板,其上設置有至少一電晶體結構,此電晶體結構包括有一第一介電層位於半導體基板表面,一第一導電閘極設置於第一介電層上,以及至少二第一離子摻雜區分別位於半導體基板內且位於第一導電閘極之二側,以分別作為源極和汲極;其中,利用離子植入方式於第一導電閘極與源極和汲極交界處之半導體基板內或第一離子摻雜區內更進一步植入有同型離子,以增加其離子濃度,來降低寫入及抹除之電壓差。
當然,除了上述之單閘極電晶體結構之外,本發明亦適用於浮接閘極結構,因此除了前述之電晶體結構之外,更包括一電容結構係位於半導體基板表面且與此電晶體相隔離,此電容結構包含有一第二離子摻雜區位於半導體基板內,一第二介電層位於第二離子摻雜區表面,以及一第二導電閘極疊設於第二介電層上,且第二導電閘極係電性連接第一導電閘極,以作為浮接閘極。
承上,不管是單閘極電晶體結構或是浮接閘極結構,其中植入的同型離子可增加半導體基板內或第一離子摻雜區內之離子濃度的1至10倍。
其中,本發明上述之電晶體結構為N型電晶體時,第一離子摻雜區或第二離子摻雜區為N型摻雜區,且半導體基板為P型半導體基板或是具有P型井的半導體基板。當上述之電晶體結構為P型電晶體時,第一離子摻雜區或第二離子摻雜區為P型摻雜區,且半導體基板為N型半導體基板或是具有N型井的半導體基板。
不管是單閘極結構或是浮接閘極結構,由於增加離子濃度的區域不同以及電晶體的類型不同,對應有不同的操作方法。
當上述之電晶體為N型電晶體且於第一離子摻雜區內植入同型離子來增加其離子濃度時,本發明之操作方法包括在第一導電閘極或浮接閘極、源極、汲極及半導體基板分別施加一閘極電壓Vg
、源極電壓Vs
、汲極電壓Vd
及基板電壓Vsubp
,並滿足下列條件:
對該N型電晶體進行寫入時,滿足Vsubp
為接地(0),Vd
為高壓(HV),Vs
為浮接,且Vg
為高壓(HV);或是,滿足Vsubp
為接地(0),Vs
為高壓(HV),Vd
為浮接,且Vg
為高壓(HV)。
對該N型電晶體進行抹除時,滿足Vsubp
為接地(0),Vd
為高壓(HV),Vs
為浮接,且Vg
為浮接;或是,滿足Vsubp
為接地(0),Vs
為高壓(HV),Vd
為浮接,且Vg
為浮接。
當上述之電晶體為P型電晶體且於第一離子摻雜區內植入同型離子來增加其離子濃度時,本發明之操作方法包括在第一導電閘極或浮接閘極、源極、汲極及半導體基板分別施加一閘極電壓Vg
、源極電壓Vs
、汲極電壓Vd
及基板電壓Vsubn
,並滿足下列條件:
對該P型電晶體進行寫入時,滿足Vsubn
為高壓(HV),Vd
為接地,Vs
為浮接,且Vg
為接地;或是,滿足Vsubn
為高壓(HV),Vs
為接地,Vd
為浮接,且Vg
為接地。
對該P型電晶體進行抹除時,滿足Vsubn
為高壓(HV),Vd
為接地,Vs
為浮接,且Vg
為浮接;或是,滿足Vsubn
為高壓(HV),Vs
為接地,Vd
為浮接,且Vg
為浮接。
底下藉由具體實施例配合所附的圖式詳加說明,當更容易瞭解本發明之目的、技術內容及其所達成之功效。
本發明主要是提供一種電子寫入抹除式可複寫唯讀記憶體的操作方法,應用於電子寫入抹除式可複寫唯讀記憶體,此電子寫入抹除式可複寫唯讀記憶體乃利用離子植入濃度的增加來增加電晶體或是基板與閘極間之電場,以藉此降低寫入及抹除之電壓差,藉由本發明之操作方法,同時施加操作電壓於所有記憶胞連接之閘極、源極及汲極,並利用於操作時將源極或汲極設為浮接的條件,以達到大量記憶晶胞的快速寫入及快速抹除之功效。
如第一(a)圖及第一(b)圖所示,本發明提出之電子寫入抹除式可複寫唯讀記憶體主要包括有:一半導體基板10,並有至少一電晶體結構係形成於半導體基板10上,此電晶體結構12包括有一第一介電層14係位於半導體基板10的表面,第一介電層14上則設有一第一導電閘極16,另有至少二第一離子摻雜區(18、20)分別位於半導體基板10內且位於第一導電閘極16之二側,以分別作為源極18和汲極20。其中,本發明可藉由源極/汲極對閘極的電壓差,或是藉由基板/井對閘極的電壓差,來讓電子穿過介電層(氧化層),以達到低電流之寫入及抹除。因此,增加離子植入濃度的方式有二種,一種如第一(a)圖所示,利用離子植入方式於第一導電閘極16與源極18和汲極20交界處之第一離子摻雜區18、20內再植入同型離子22,亦即第一離子摻雜區18、20為P型,則植入P型離子22,為N型就植入N型離子22,以增加其離子濃度,將第一離子摻雜區18、20內之離子濃度增加原有濃度的1至10倍,以便於施加電壓差於電晶體結構與第一導電閘極,以進行寫入及抹除,並藉此降低寫入及抹除之電壓差。另一種則如第一(b)圖所示,利用離子植入方式於第一導電閘極16與源極18和汲極20交界處之半導體基板10內再植入同型離子22,亦即半導體基板為P型,則植入P型離子22,為N型就植入N型離子22,以增加其離子濃度,同樣地將半導體基板10內之離子濃度增加原有濃度的1至10倍,以便於施加電壓差於半導體基板與第一導電閘極,以進行操作。
續上,在電晶體結構之第一介電層與第二導電閘極之二側壁更設有間隔物(Spacer)(圖中未示),且於第一導電閘極16與源極18和汲極20交界處之第一離子摻雜區內植入之同型離子係於此間隔物形成前先進行該離子植入,以增加此摻雜區的濃度,而此第一離子摻雜區18、20更具有一輕摻雜汲極(LDD),此時,較佳之摻雜位置則為此輕摻雜汲極(LDD)區域。
其中,除了上述之單閘極結構之外,本發明利用前述二種結構增加離子濃度之方式亦適用於單浮接閘極結構,差別僅在於,若為單浮接閘極結構,則本發明更進一步包含一電容結構,使電容結構之第二導電閘極電性連接第一導電閘極,以作為單浮接閘極。詳細之各種結構應用與操作方法,將依序說明如後。
首先,請參閱第二圖所示,電子寫入抹除式可複寫唯讀記憶體之單一記憶胞結構包括一P型半導體基板30,亦可為具有P型井的半導體基板,在此係以P型半導體基板30為例,於P型半導體基板30上設置有一N型電晶體32,例如N型金氧半場效電晶體(MOSFET),此N型電晶體係包含有一第一介電層320位於P型半導體基板30表面上,一第一導電閘極322疊設於第一介電層320上方,以及二N型離子摻雜區位於P型半導體基板30內,以分別作為其源極324及汲極326,在源極324和汲極326間係形成有一通道;其中第一導電閘極322由下而上更依序包括一浮接閘極3221、一控制介電層3222以及一控制閘極3223分別疊設於第一介電層320上,此即為單閘極結構。
其次,請再參閱第三圖所示,電子寫入抹除式可複寫唯讀記憶體之單一記憶胞結構包括一P型半導體基板30,其上設置有一N型電晶體32及一N型井(N-well)電容34,二者間係以隔離元件36分隔之。N型電晶體32,例如N型金氧半場效電晶體(MOSFET),其係包含有一第一介電層320位於P型半導體基板30表面上,一第一導電閘極322疊設於第一介電層320上方,以及二N型離子摻雜區位於P型半導體基板30內,以分別作為其源極324及汲極326,在源極324和汲極326間係形成一通道。N型井電容34包含一第二離子摻雜區於P型半導體基板30內,係作為N型井340,一第二介電層342位於N型井340表面,且於第二介電層342上則設置有一第二導電閘極344,以形成頂板-介電層-底板之電容結構。N型電晶體32之第一導電閘極322和N型井電容34之第二導電閘極344係形成電性連接且以該隔離元件36隔離之,以形成一單浮接閘極(floating gate)38之結構。
請同時參閱第二圖及第三圖所示,不管是第二圖或第三圖所示之記憶胞結構,當此電子寫入抹除式可複寫唯讀記憶體皆具有N型電晶體32,且於靠近第一導電閘極322交界處之源極324和汲極326的離子摻雜區內更植入有同型的N型或P型離子,以藉此增加其離子濃度,例如增加1~10倍,本發明之操作方法包括有:於第一導電閘極322或單浮接閘極38、源極324、汲極326及P型半導體基板30分別施加一閘極電壓Vg
、源極電壓Vs
、汲極電壓Vd
及基板電壓Vsubp
,並同時滿足下列條件:
對N型電晶體32進行寫入時,滿足Vsubp
為接地(0),Vd
為高壓(HV),Vs
為浮接,且Vg
為高壓(HV);或是,滿足Vsubp
為接地(0),Vs
為高壓(HV),Vd
為浮接,且Vg
為高壓(HV);以及
對N型電晶體32進行抹除時,滿足Vsubp
為接地(0),Vd
為高壓(HV),Vs
為浮接,且Vg
為浮接;或是,滿足Vsubp
為接地(0),Vs
為高壓(HV),Vd
為浮接,且Vg
為浮接。
請再參閱第四圖所示,電子寫入抹除式可複寫唯讀記憶體之單一記憶胞結構包括一N型半導體基板40,亦可為具有N型井的半導體基板,在此係以N型半導體基板40為例,於N型半導體基板40上設置有一P型電晶體42,例如P型金氧半場效電晶體(MOSFET),此P型電晶體係包含有一第一介電層420位於N型半導體基板40表面上,一第一導電閘極422疊設於第一介電層420上方,以及二P型離子摻雜區位於N型半導體基板40內,以分別作為其源極424及汲極426,在源極424和汲極426間係形成有一通道;其中第一導電閘極422由下而上更依序包括一浮接閘極4221、一控制介電層4222以及一控制閘極4223分別疊設於第一介電層420上,此即為單閘極結構。
接著如第五圖所示,電子寫入抹除式可複寫唯讀記憶體之單一記憶胞結構包括一N型半導體基板40,其上設置有一P型電晶體42及一P型井(N-well)電容44,二者間是以隔離元件46分隔之。P型電晶體42,例如P型金氧半場效電晶體(MOSFET),其包含有一第一介電層420位於N型半導體基板40表面上,一第一導電閘極422疊設於第一介電層420上方,以及二N型離子摻雜區位於N型半導體基板40內,以分別作為其源極424及汲極426,在源極424和汲極426間係形成有一通道。P型井電容44包含一第二離子摻雜區於N型半導體基板40內,係作為P型井440,一第二介電層442位於P型井440表面,且於第二介電層442上則設置有一第二導電閘極444,以形成頂板-介電層-底板之電容結構。其中P型電晶體42之第一導電閘極422和P型井電容44之第二導電閘極444係形成電性連接且以隔離元件46分隔之,以形成一單浮接閘極(floating gate)48之結構。
請同時對照第四圖及第五圖所示,不管是第四圖或第五圖所示之記憶胞結構,當此電子寫入抹除式可複寫唯讀記憶體皆具有P型電晶體42,且於靠近第一導電閘極422交界處之源極424和汲極426的離子摻雜區內更植入有同型的P型或N型離子,以藉此增加其離子濃度,例如增加1~10倍。本發明之操作方法包括有:於第一導電閘極422或單浮接閘極48、源極424、汲極426及N型半導體基板40分別施加一閘極電壓Vg
、源極電壓Vs
、汲極電壓Vd
及基板電壓Vsubn
,並同時滿足下列條件:
對該P型電晶體42進行寫入時,滿足Vsubn
為高壓(HV),Vd
為接地,Vs
為浮接,且Vg
為接地;或是,滿足Vsubn
為高壓(HV),Vs
為接地,Vd
為浮接,且Vg
為接地。
對該P型電晶體42進行抹除時,滿足Vsubn
為高壓(HV),Vd
為接地,Vs
為浮接,且Vg
為浮接;或是,滿足Vsubn
為高壓(HV),Vs
為接地,Vd
為浮接,且Vg
為浮接。
根據本發明所揭露之電子寫入抹除式可複寫唯讀記憶體,由於操作時的寫入及抹除會與打入的濃度有關係,甚至會影響源極、汲極、閘極的施加電壓,因此,源極、汲極、閘極只要有足夠的電壓差就可以有寫入及抹除的效果,因此也可以用負壓代替接地,可以降低習知所需之高壓電壓;針對此種可實現低電壓操作之記憶體架構,本發明特別提出可在寫入或抹除時將源極或汲極設定為浮接的條件,使得記憶晶胞的操作作業更為簡單、快速。
以上所述之實施例僅係為說明本發明之技術思想及特點,其目的在使熟悉此項技術者能夠瞭解本發明之內容並據以實施,當不能以之限定本發明之專利範圍,即大凡依本發明所揭示之精神所作之均等變化或修飾,仍應涵蓋在本發明之專利範圍內。
10:半導體基板
12:電晶體結構
14:第一介電層
16:第一導電閘極
18:源極
20:汲極
22:離子
30:P型半導體基板
32:N型電晶體
320:第一介電層
322:第一導電閘極
3221:浮接閘極
3222:控制介電層
3223:控制閘極
324:源極
326:汲極
34:N型井電容
340:N型井
342:第二介電層
344:第二導電閘極
36:隔離元件
38:單浮接閘極
40:N型半導體基板
42:P型電晶體
420:第一介電層
422:第一導電閘極
4221:浮接閘極
4222:控制介電層
4223:控制閘極
424:源極
426:汲極
44:P型井電容
440:P型井
442:第二介電層
444:第二導電閘極
46:隔離元件
48:單浮接閘極
第一(a)圖為本發明之電子寫入抹除式可複寫唯讀記憶體於第一離子摻雜區(源/汲極)內再進行離子植入之結構示意圖。
第一(b)圖為本發明之電子寫入抹除式可複寫唯讀記憶體於半導體基板內再進行離子植入之結構示意圖。
第二圖為本發明具有N型電晶體且為單閘極結構之單一記憶胞結構示意圖。
第三圖為本發明具有N型電晶體且為單浮接閘極結構之單一記憶胞結構示意圖。
第四圖為本發明具有P型電晶體且為單閘極結構之單一記憶胞結構示意圖。
第五圖為本發明具有P型電晶體且為單浮接閘極結構之單一記憶胞結構示意圖。
30:P型半導體基板
32:N型電晶體
320:第一介電層
322:第一導電閘極
3221:浮接閘極
3222:控制介電層
3223:控制閘極
324:源極
326:汲極
Claims (17)
- 一種電子寫入抹除式可複寫唯讀記憶體的操作方法,該電子寫入抹除式可複寫唯讀記憶體包含有一半導體基板,其上設有至少一N型電晶體結構,該N型電晶體結構具有一第一導電閘極以及至少二第一離子摻雜區位於該半導體基板內且位於該第一導電閘極之二側,以分別作為源極和汲極,且該第一導電閘極與該源極和汲極交界處之該第一離子摻雜區內更植入同型離子,以增加其離子濃度,該操作方法係包括: 於該第一導電閘極、源極、汲極及該半導體基板分別施加一閘極電壓Vg 、源極電壓Vs 、汲極電壓Vd 及基板電壓Vsubp ,並滿足下列條件: 對該N型電晶體結構進行寫入時,滿足Vsubp 為接地(0),Vd 為高壓(HV),Vs 為浮接,且Vg 為高壓(HV);或是,滿足Vsubp 為接地(0),Vs 為高壓(HV),Vd 為浮接,且Vg 為高壓(HV);以及 對該N型電晶體結構進行抹除時,滿足Vsubp 為接地(0),Vd 為高壓(HV),Vs 為浮接,且Vg 為浮接;或是,滿足Vsubp 為接地(0),Vs 為高壓(HV),Vd 為浮接,且Vg 為浮接。
- 如請求項1所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該電子寫入抹除式可複寫唯讀記憶體更包含有一電容結構,位於該半導體基板表面且與該至少一N型電晶體結構相隔離,該電容結構包括有一第二離子摻雜區位於該半導體基板內,以及一第二導電閘極電性連接該第一導電閘極,以作為單浮接閘極,此時該單浮接閘極係施加該閘極電壓Vg 。
- 如請求項1所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中植入該同型離子係增加該半導體基板內或該第一離子摻雜區內之離子濃度的1至10倍。
- 如請求項1所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該N型電晶體結構係為N型金屬氧化半場效電晶體(MOSFET)。
- 如請求項1所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該第一離子摻雜區更包含有一輕摻雜汲極(LDD)。
- 一種電子寫入抹除式可複寫唯讀記憶體的操作方法,該電子寫入抹除式可複寫唯讀記憶體包含有一半導體基板,其上設有至少一P型電晶體結構,該P型電晶體結構具有一第一導電閘極以及至少二第一離子摻雜區位於該半導體基板內且位於該第一導電閘極之二側,以分別作為源極和汲極,且該第一導電閘極與該源極和汲極交界處之該第一離子摻雜區內更植入同型離子,以增加其離子濃度,該操作方法係包括: 於該第一導電閘極、源極、汲極及該半導體基板分別施加一閘極電壓Vg 、源極電壓Vs 、汲極電壓Vd 及基板電壓Vsubn ,並滿足下列條件: 對該P型電晶體結構進行寫入時,滿足Vsubn 為高壓(HV),Vd 為接地,Vs 為浮接,且Vg 為接地;或是,滿足Vsubn 為高壓(HV),Vs 為接地,Vd 為浮接,且Vg 為接地;以及 對該P型電晶體結構進行抹除時,滿足Vsubn 為高壓(HV),Vd 為接地,Vs 為浮接,且Vg 為浮接;或是,滿足Vsubn 為高壓(HV),Vs 為接地,Vd 為浮接,且Vg 為浮接。
- 如請求項6所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該電子寫入抹除式可複寫唯讀記憶體更包含有一電容結構,位於該半導體基板表面且與該至少一P型電晶體結構相隔離,該電容結構包括有一第二離子摻雜區位於該半導體基板內,以及一第二導電閘極電性連接該第一導電閘極,以作為單浮接閘極,此時該單浮接閘極係施加該閘極電壓Vg 。
- 如請求項6所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中植入該同型離子係增加該半導體基板內或該第一離子摻雜區內之離子濃度的1至10倍。
- 如請求項6所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該P型電晶體結構係為P型金屬氧化半場效電晶體(MOSFET)。
- 如請求項6所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該第一離子摻雜區更包含有一輕摻雜汲極(LDD)。
- 一種電子寫入抹除式可複寫唯讀記憶體的操作方法,該電子寫入抹除式可複寫唯讀記憶體包含有一半導體基板,其上設有至少一電晶體結構,該電晶體結構具有一第一導電閘極以及至少二第一離子摻雜區位於該半導體基板內且位於該第一導電閘極之二側,以分別作為源極和汲極,且該第一導電閘極與該源極和汲極交界處之該半導體基板內更植入同型離子,以增加其離子濃度,該操作方法係包括: 於該第一導電閘極、源極、汲極及該半導體基板分別施加一閘極電壓Vg 、源極電壓Vs 、汲極電壓Vd 及基板電壓Vsub ,並滿足下列條件: 當該電晶體結構係為一N型電晶體結構︰ 對該N型電晶體結構進行寫入時,滿足Vsub 為接地(0),Vd 為高壓(HV),Vs 為浮接,且Vg 為高壓(HV);或是,滿足Vsub 為接地(0),Vs 為高壓(HV),Vd 為浮接,且Vg 為高壓(HV);以及 對該N型電晶體結構進行抹除時,滿足Vsub 為接地(0),Vd 為高壓(HV),Vs 為浮接,且Vg 為浮接;或是,滿足Vsub 為接地(0),Vs 為高壓(HV),Vd 為浮接,且Vg 為浮接;或是 當該電晶體結構係為一P型電晶體結構︰ 對該P型電晶體結構進行寫入時,滿足Vsub 為高壓(HV),Vd 為接地,Vs 為浮接,且Vg 為接地;或是,滿足Vsub 為高壓(HV),Vs 為接地,Vd 為浮接,且Vg 為接地;以及 對該P型電晶體結構進行抹除時,滿足Vsub 為高壓(HV),Vd 為接地,Vs 為浮接,且Vg 為浮接;或是,滿足Vsub 為高壓(HV),Vs 為接地,Vd 為浮接,且Vg 為浮接。
- 如請求項11所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該電子寫入抹除式可複寫唯讀記憶體更包含有一電容結構,位於該半導體基板表面且與該至少一電晶體結構相隔離,該電容結構包括有一第二離子摻雜區位於該半導體基板內,以及一第二導電閘極電性連接該第一導電閘極,以作為單浮接閘極,此時該單浮接閘極係施加該閘極電壓Vg 。
- 如請求項12所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該電晶體結構係為該N型電晶體結構時,該第一離子摻雜區及該第二離子摻雜區係為N型摻雜區,且該半導體基板為P型半導體基板或是具有P型井的半導體基板;以及該電晶體結構係為該P型電晶體結構時,該第一離子摻雜區及該第二離子摻雜區係為P型摻雜區,且該半導體基板為N型半導體基板或是具有N型井的半導體基板。
- 如請求項11所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該電晶體結構係為該N型電晶體結構時,該第一離子摻雜區係為N型摻雜區,且該半導體基板為P型半導體基板或是具有P型井的半導體基板;以及該電晶體結構係為該P型電晶體結構時,該第一離子摻雜區係為P型摻雜區,且該半導體基板為N型半導體基板或是具有N型井的半導體基板。
- 如請求項11所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中植入該同型離子係增加該半導體基板內或該第一離子摻雜區內之離子濃度的1至10倍。
- 如請求項11所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該電晶體結構係為金屬氧化半場效電晶體(MOSFET)。
- 如請求項11所述之電子寫入抹除式可複寫唯讀記憶體的操作方法,其中該第一離子摻雜區更包含有一輕摻雜汲極(LDD)。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108143601A TWI710113B (zh) | 2019-11-29 | 2019-11-29 | 電子寫入抹除式可複寫唯讀記憶體的操作方法 |
CN201911415784.3A CN112885834A (zh) | 2019-11-29 | 2019-12-31 | 带电可擦除可编程只读存储器的操作方法 |
US16/747,787 US11004857B1 (en) | 2019-11-29 | 2020-01-21 | Operating method of an electrically erasable programmable read only memory (EEPROM) cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108143601A TWI710113B (zh) | 2019-11-29 | 2019-11-29 | 電子寫入抹除式可複寫唯讀記憶體的操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI710113B TWI710113B (zh) | 2020-11-11 |
TW202121657A true TW202121657A (zh) | 2021-06-01 |
Family
ID=74202633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108143601A TWI710113B (zh) | 2019-11-29 | 2019-11-29 | 電子寫入抹除式可複寫唯讀記憶體的操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11004857B1 (zh) |
CN (1) | CN112885834A (zh) |
TW (1) | TWI710113B (zh) |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3200497B2 (ja) * | 1993-03-19 | 2001-08-20 | 三菱電機株式会社 | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法 |
JP2725564B2 (ja) * | 1993-09-27 | 1998-03-11 | 日本電気株式会社 | 半導体記憶装置及びそのデータ書込み方法 |
FR2718289B1 (fr) * | 1994-03-30 | 1996-08-02 | Sgs Thomson Microelectronics | Cellule mémoire électriquement programmable. |
US5376572A (en) * | 1994-05-06 | 1994-12-27 | United Microelectronics Corporation | Method of making an electrically erasable programmable memory device with improved erase and write operation |
US5949717A (en) * | 1997-09-12 | 1999-09-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to improve flash EEPROM cell write/erase threshold voltage closure |
JP4138173B2 (ja) * | 1999-08-26 | 2008-08-20 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置およびその消去方法 |
US6258668B1 (en) * | 1999-11-24 | 2001-07-10 | Aplus Flash Technology, Inc. | Array architecture and process flow of nonvolatile memory devices for mass storage applications |
US8305808B2 (en) * | 2010-08-12 | 2012-11-06 | Yield Microelectronics Corp. | Low-voltage EEPROM array |
US9240242B1 (en) * | 2014-12-10 | 2016-01-19 | Yield Microelectronics Corp. | Method for operating low-cost EEPROM array |
JP6440507B2 (ja) * | 2015-01-27 | 2018-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
TW201637018A (zh) * | 2015-04-14 | 2016-10-16 | Yield Microelectronics Corp | 降低電壓差之電子寫入抹除式可複寫唯讀記憶體及其操作方法 |
CN106158874B (zh) * | 2015-04-15 | 2019-08-30 | 亿而得微电子股份有限公司 | 降低电压差的eeprom的操作方法 |
US20160329104A1 (en) * | 2015-05-08 | 2016-11-10 | Yield Microelectronics Corp. | Low voltage difference operated eeprom and operating method thereof |
KR102395724B1 (ko) * | 2015-10-07 | 2022-05-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
KR102503169B1 (ko) * | 2015-11-03 | 2023-02-24 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
TWI624034B (zh) * | 2016-11-21 | 2018-05-11 | 單閘極多次寫入非揮發性記憶體的操作方法 | |
KR20190012571A (ko) * | 2017-07-27 | 2019-02-11 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그 동작 방법 |
TWI640084B (zh) * | 2017-08-16 | 2018-11-01 | 億而得微電子股份有限公司 | 低電壓差之電子寫入抹除式可複寫唯讀記憶體及其操作方法 |
CN109427793B (zh) * | 2017-08-25 | 2020-08-21 | 亿而得微电子股份有限公司 | 低电压差的电子写入抹除式可复写只读存储器及操作方法 |
US10242741B1 (en) * | 2017-09-19 | 2019-03-26 | Yield Microelectronics Corp. | Low voltage difference operated EEPROM and operating method thereof |
US20200327944A1 (en) * | 2019-04-11 | 2020-10-15 | Yield Microelectronics Corp. | Method of fast erasing an eeprom with low-voltages, where ions are implanted at a higher concentration to increase the intensity of the electric field between the gate and the substrate or between the gate and the transistor and thus decrease the required voltage difference for erasing the eeprom |
-
2019
- 2019-11-29 TW TW108143601A patent/TWI710113B/zh active
- 2019-12-31 CN CN201911415784.3A patent/CN112885834A/zh active Pending
-
2020
- 2020-01-21 US US16/747,787 patent/US11004857B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20210167074A1 (en) | 2021-06-03 |
TWI710113B (zh) | 2020-11-11 |
CN112885834A (zh) | 2021-06-01 |
US11004857B1 (en) | 2021-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100389130B1 (ko) | 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자 | |
US6490196B1 (en) | Method for operating a nonvolatile memory having embedded word lines | |
CN110265076B (zh) | 具有在fdsoi衬底中形成的垂直选择栅极的存储器单元 | |
JPH1065030A (ja) | シングルゲート不揮発性メモリセルおよび該メモリセルにアクセスする方法 | |
TW201637018A (zh) | 降低電壓差之電子寫入抹除式可複寫唯讀記憶體及其操作方法 | |
CN104240759A (zh) | N通道半导体非易失性存储器的超低功率程序化方法 | |
US20020113272A1 (en) | Embedded type flash memory structure and method for operating the same | |
JP2004214365A (ja) | 不揮発性半導体メモリ装置およびその動作方法 | |
JP2005184029A (ja) | 不揮発性記憶素子及び半導体集積回路装置 | |
US6914826B2 (en) | Flash memory structure and operating method thereof | |
TWI640084B (zh) | 低電壓差之電子寫入抹除式可複寫唯讀記憶體及其操作方法 | |
EP0087012B1 (en) | Electrically alterable read-only storage cell and method of operating same | |
US9601202B2 (en) | Low voltage difference operated EEPROM and operating method thereof | |
US6528845B1 (en) | Non-volatile semiconductor memory cell utilizing trapped charge generated by channel-initiated secondary electron injection | |
CN109427793B (zh) | 低电压差的电子写入抹除式可复写只读存储器及操作方法 | |
TWI710113B (zh) | 電子寫入抹除式可複寫唯讀記憶體的操作方法 | |
US20200327944A1 (en) | Method of fast erasing an eeprom with low-voltages, where ions are implanted at a higher concentration to increase the intensity of the electric field between the gate and the substrate or between the gate and the transistor and thus decrease the required voltage difference for erasing the eeprom | |
TWI695489B (zh) | 電子寫入抹除式可複寫唯讀記憶體的低壓快速抹除方法 | |
KR100799040B1 (ko) | 플래쉬 메모리 장치 | |
JP2005184028A (ja) | 不揮発性記憶素子 | |
JPH10223784A (ja) | フラッシュメモリセル | |
JP2872873B2 (ja) | 半導体記憶装置 | |
CN111739572A (zh) | 电子写入可擦除可重写只读存储器的低压快速擦除方法 | |
CN108806749B (zh) | P沟道闪存单元的操作方法 | |
KR100521430B1 (ko) | 플래쉬 메모리 및 이를 이용한 프로그램 방법 |