TW202117941A - 印刷基板 - Google Patents

印刷基板 Download PDF

Info

Publication number
TW202117941A
TW202117941A TW109127125A TW109127125A TW202117941A TW 202117941 A TW202117941 A TW 202117941A TW 109127125 A TW109127125 A TW 109127125A TW 109127125 A TW109127125 A TW 109127125A TW 202117941 A TW202117941 A TW 202117941A
Authority
TW
Taiwan
Prior art keywords
circuit
interlayer
top surface
surface side
layer
Prior art date
Application number
TW109127125A
Other languages
English (en)
Inventor
多田哲也
久原健二
三室武
Original Assignee
日商板橋精機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商板橋精機股份有限公司 filed Critical 日商板橋精機股份有限公司
Publication of TW202117941A publication Critical patent/TW202117941A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明的印刷基板係中央層間電路11、頂面側層間電路12及底面側層間電路13由無連接面的相同金屬一體成形，因頂面側層間電路12與頂面側表層電路14的連接面33及底面側層間電路13與底面側表層電路15的連接面34在板厚方向無連接面且絕緣層31、32呈同一平面而具良好的連接狀態，故第一電路10不易發生連接不良。又因頂面側層間電路12與底面側層間電路13可交錯配置於印刷基板的平面方向而增加電路設計的自由度，且不同於習知技術，通孔未貫穿於板厚方向故可在較頂面側層間電路12更下側或較底面側層間電路13更上側包夾絕緣層31、32的狀態下配置未與第一電路連接的平面電路24、16。

Description

印刷基板
本發明係有關一種在電路設計上具有自由度且不易發生電路的連接不良之印刷基板。
於圖14之習知技術圖所示的印刷基板901中，在由板狀的絕緣體902所構成之基材的頂面及底面設置有諸如銅箔的導電體之基板上，以鑽床(drill)等在基板的板厚方向上一直線狀地設置貫穿孔後，利用電鍍(plating)處理在貫穿孔內部與頂面及底面的銅箔上設置導電體。其後，為了形成頂面的電路903與底面的電路904，係利用蝕刻光阻劑(etching resist)覆蓋作為電路的部分及貫穿孔，並進行蝕刻(etching)處理，藉此製成印刷基板901。於貫穿孔內部設置有導電體906的部分被稱為通孔(through hole)905，雖然透過此通孔905而連接頂面的電路903與底面的電路904，但在電鍍處理之際，必須在電鍍液良好地接觸到貫穿孔內部的狀態下進行處理，而在其處理不足的情況下，則恐有發生初期斷線或因印刷基板的熱膨脹所致的老化劣化造成之斷線的故障之疑慮。承如上述，提高將頂面的電路903與底面的電路904連接於板厚方向之導電體906的可靠性為其課題。
又在習知技術的印刷基板901中，由於必須將貫穿孔一直線地設置於板厚方向上，因此也必須將透過通孔905所連接之頂面的電路903與底面的電路904一直線地(於基板的平面方向上呈相同座標地)設置在板厚方向上，使其在電路設計的自由度上有所限制。〔先前技術文獻〕 〔發明專利文獻〕
〔發明專利文獻1〕日本特開第2006-332449號公報。
〔發明所欲解決之課題〕
本發明係有鑑於上述先前技術而研發完成者。本發明的目的係在於提供一種不需將貫穿孔一直線地設置在印刷基板的板厚方向上就能使電路設計的自由度提高且不易發生連接不良之印刷基板。〔解決課題之技術手段〕
本發明之印刷基板係具有在印刷基板的平面方向上延伸之中央層間電路(11)、設置於前述中央層間電路(11)的一端側且在板厚方向上延伸之頂面側層間電路(12)、設置於前述中央層間電路(11)的另一端側且在板厚方向上延伸之底面側層間電路(13)、設置於前述頂面側層間電路(12)的頂面側之頂面側表層電路(14)、設置於前述底面側層間電路(13)的底面側之底面側表層電路(15)、以及絕緣層(31, 32)的印刷基板。前述中央層間電路(11)、前述頂面側層間電路(12)以及前述底面側層間電路(13)係由無連接面之一體成形的導電體所設置。前述頂面側表層電路(14)係在前述絕緣層(31)之頂面與前述頂面側層間電路(12)之頂面呈同一平面的狀態下，橫跨前述絕緣層(31)之頂面與前述頂面側層間電路(12)之頂面而設置。前述底面側表層電路(15)係在前述絕緣層(32)之底面與前述底面側層間電路(13)之底面呈同一平面的狀態下，橫跨前述絕緣層(32)之底面與前述底面側層間電路(13)之底面而設置。 本發明之印刷基板係包括在印刷基板的平面方向上延伸之中央層間電路(11)、設置於前述中央層間電路的一端側且在板厚方向上延伸之頂面側層間電路(12)、設置於前述中央層間電路的另一端側且在板厚方向上延伸之底面側層間電路(13)、絕緣層(31)、頂面側內層平面電路(41)、以及頂面側內層層間電路(42)的印刷基板。前述中央層間電路(11)、前述頂面側層間電路(12)以及前述底面側層間電路(13)係由無連接面之一體成形的導電體所設置。前述頂面側內層平面電路(41)係在前述絕緣層(31)之頂面與前述頂面側層間電路(12)之頂面呈同一平面的狀態下，橫跨前述絕緣層(31)之頂面與前述頂面側層間電路(12)之頂面而設置。前述頂面側內層層間電路(42)係由與前述頂面側內層平面電路(41)無連接面之一體成形的導電體所設置。前述頂面側內層平面電路(41)的另一端側係連接有前述頂面側層間電路(12)，且前述頂面側內層平面電路(41)的一端側係設置有前述頂面側內層層間電路(42)。 本發明之印刷基板係具備具有前述中央層間電路(11)、前述頂面側層間電路(12)、前述底面側層間電路(13)、前述頂面側表層電路(14)及前述底面側表層電路(15)的第一電路(10)，以及未與前述第一電路(10)連接且在平面方向上延伸之其他的平面電路(16, 20)的印刷基板。於較前述頂面側層間電路(12)或前述底面側層間電路(13)更為頂面側或底面側係設置有前述絕緣層(31, 32)。於前述絕緣層(31, 32)的頂面側或底面側係設置有前述其他的電路(16, 20)。在前述其他的電路(16, 20)與前述頂面側層間電路(12)或前述底面側層間電路(13)之間，前述絕緣層(31, 32)係存在於印刷基板的板厚方向上，且前述其他的電路(16, 20)與前述頂面側層間電路(12)或前述底面側層間電路(13)係在印刷基板的平面方向上重疊配置。 本發明之前述其他的電路(20)係包括在板厚方向上延伸之其他的電路之頂面側層間電路(22)、在平面方向上延伸之其他的電路之中央層間電路(21)、在板厚方向上延伸之前述其他的電路之底面側層間電路(23)、以及在平面方向上延伸之其他的平面電路(24)。前述其他的電路之頂面側層間電路(22)、前述其他的電路之中央層間電路(21)以及前述其他的電路之底面側層間電路(23)係由無連接面之一體成形的導電體所設置。〔發明之功效〕
本發明之印刷基板係具有在印刷基板的平面方向上延伸之中央層間電路(11)、設置於前述中央層間電路(11)的一端側且在板厚方向上延伸之頂面側層間電路(12)、設置於前述中央層間電路(11)的另一端側且在板厚方向上延伸之底面側層間電路(13)、設置於前述頂面側層間電路(12)的頂面側之頂面側表層電路(14)、設置於前述底面側層間電路(13)的底面側之底面側表層電路(15)、以及絕緣層(31, 32)的印刷基板。前述中央層間電路(11)、前述頂面側層間電路(12)以及前述底面側層間電路(13)係由無連接面之一體成形的導電體所設置。前述頂面側表層電路(14)係在前述絕緣層(31)之頂面與前述頂面側層間電路(12)之頂面呈同一平面的狀態下，橫跨前述絕緣層(31)之頂面與前述頂面側層間電路(12)之頂面而設置。前述底面側表層電路(15)係在前述絕緣層(32)之底面與前述底面側層間電路(13)之底面呈同一平面的狀態下，橫跨前述絕緣層(32)之底面與前述底面側層間電路(13)之底面而設置。本發明係藉由上述特徵，由於頂面側層間電路之頂面側的連接部分與底面側層間電路之底面側的連接部分不需像習知技術的通孔一樣一直線地配置在板厚方向上，因此具有電路設計的自由度增加，且不易發生連接不良的功效。 本發明之印刷基板係包括在印刷基板的平面方向上延伸之中央層間電路(11)、設置於前述中央層間電路的一端側且在板厚方向上延伸之頂面側層間電路(12)、設置於前述中央層間電路的另一端側且在板厚方向上延伸之底面側層間電路(13)、絕緣層(31)、頂面側內層平面電路(41)、以及頂面側內層層間電路(42)的印刷基板。前述中央層間電路(11)、前述頂面側層間電路(12)以及前述底面側層間電路(13)係由無連接面之一體成形的導電體所設置。前述頂面側內層平面電路(41)係在前述絕緣層(31)之頂面與前述頂面側層間電路(12)之頂面呈同一平面的狀態下，橫跨前述絕緣層(31)之頂面與前述頂面側層間電路(12)之頂面而設置。前述頂面側內層層間電路(42)係由與前述頂面側內層平面電路(41)無連接面之一體成形的導電體所設置。前述頂面側內層平面電路(41)的另一端側係連接有前述頂面側層間電路(12)，且前述頂面側內層平面電路(41)的一端側係設置有前述頂面側內層層間電路(42)。本發明係藉由上述特徵，因而具有電路設計的自由度增加，且在中央層間電路(11)、頂面側層間電路(12)、底面側層間電路(13)、頂面側內層平面電路(41)、以及頂面側內層層間電路(42)之間不易發生連接不良的功效。 本發明之印刷基板係具備具有前述中央層間電路(11)、前述頂面側層間電路(12)、前述底面側層間電路(13)、前述頂面側表層電路(14)及前述底面側表層電路(15)的第一電路(10)，以及未與前述第一電路(10)連接且在平面方向上延伸之其他的平面電路(16, 20)的印刷基板。於較前述頂面側層間電路(12)或前述底面側層間電路(13)更為頂面側或底面側係設置有絕緣層(31, 32)。於前述絕緣層(31, 32)的頂面側或底面側係設置有前述其他的電路(16, 20)。在前述其他的電路(16, 20)與前述頂面側層間電路(12)或前述底面側層間電路(13)之間，絕緣層(31, 32)係存在於印刷基板的板厚方向上，且前述其他的電路(16, 20)與前述頂面側層間電路(12)或前述底面側層間電路(13)係在印刷基板的平面方向上重疊配置。本發明係藉由上述特徵，能夠在將絕緣層包夾於板厚方向的狀態下，於前述頂面側層間電路(12)或前述底面側層間電路(13)的頂面側或底面側配置其他的平面電路，因此電路設計的自由度增加，且不易發生第一電路的連接不良。 本發明之前述其他的電路(20)係包括在板厚方向上延伸之其他的電路之頂面側層間電路(22)、在平面方向上延伸之其他的電路之中央層間電路(21)、在板厚方向上延伸之其他的電路之底面側層間電路(23)、以及在平面方向上延伸之其他的平面電路(24)。前述其他的電路之頂面側層間電路(22)、前述其他的電路之中央層間電路(21)以及前述其他的電路之底面側層間電路(23)係由無連接面之一體成形的導電體所設置。本發明係藉由上述特徵，能夠在將絕緣層包夾於板厚方向的狀態下，於前述頂面側層間電路(12)或前述底面側層間電路(13)的頂面側或底面側配置其他的平面電路，因此電路設計的自由度增加，且不易發生第一電路及第二電路的連接不良。
參照圖1及圖2，針對有關用以實施發明的態樣1之印刷基板的構造進行說明。圖2的(1)圖係圖1所示之印刷基板30的C-C剖面圖，圖2的(2)圖係圖1所示之印刷基板30的D-D剖面圖。印刷基板30係與習知技術的印刷基板不同，其未設置用以連接各個層之間的Z軸(板厚)方向之貫穿孔。印刷基板30係具備絕緣層31、絕緣層32、第一電路10以及第二電路20。第一電路10與第二電路20係未相互連接之電路，且由絕緣層31、絕緣層32所分隔。
參照圖2的(1)圖，針對第一電路10進行說明。第一電路10係具備第一電路10的中間層間電路11、第一電路10的頂面側層間電路12、第一電路10的底面側層間電路13、第一電路10的頂面側表層電路14、以及第一電路10的底面側表層電路15。
第一電路10的中央層間電路11係在平面(X-Y軸)方向上延伸的電路。於第一電路10的中央層間電路11之一端側係設置有第一電路10的頂面側層間電路12。於本實施的態樣中係例示了第一電路10的中央層間電路11為在X軸方向上一直線延伸的電路。第一電路10的中央層間電路11與第一電路10的頂面側層間電路12係鄰接設置，且於第一電路10的中央層間電路11與第一電路10的頂面側層間電路12的連接部分係不存在板厚方向及平面方向上的連接面。
第一電路10的頂面側層間電路12係在板厚(Z軸)方向上延伸，且於第一電路10的頂面側層間電路12之頂面側係設置有第一電路10的頂面側表層電路14。第一電路10的頂面側層間電路12與第一電路10的頂面側表層電路14係鄰接設置，且於第一電路10的頂面側層間電路12與第一電路10的頂面側表層電路14的連接部分係在平面方向上存在有連接面33。此外，此連接面33係與絕緣層31的頂面側之表面在同一平面上構成，且在板厚方向上不存在連接面。第一電路10的頂面側表層電路14係在平面方向上延伸的電路。如圖2的(2)圖及圖1所示，第一電路10的頂面側表層電路14係通過較後述的第二電路20的底面側層間電路23之更頂面側而設置，且第一電路10的頂面側表層電路14與第二電路20的底面側層間電路23係呈將絕緣層31包夾在板厚方向上的狀態。
換言之，印刷基板係在印刷基板的板厚方向上，為第一電路10的頂面側表層電路14與第二電路20的底面側層間電路23之間存在有絕緣層31的狀態；且在印刷基板的平面方向上，為第一電路10的頂面側表層電路14與第二電路20的底面側層間電路23呈重疊的狀態。
在連接第二電路20的中央層間電路21與第二電路20的底面側表層電路25的情況下，若以習知技術的方式在板厚方向上設置一直線貫穿的通孔時，由於第二電路20的中央層間電路21、第二電路20的底面側表層電路25、及第一電路10的頂面側表層電路14會因通孔而連接，使得第一電路10與第二電路20成為一個電路，因而無法配置第一電路10的頂面側表層電路14。
另一方面，只要是用以實施本發明的態樣，由於絕緣層31係在板厚方向上分斷第一電路10與第二電路20，使得第二電路20的中央層間電路21與第二電路20的底面側表層電路25可透過第二電路20的底面側層間電路23連接，並使得第一電路10的頂面側表層電路14得以配置。
回到圖2的(1)圖，於第一電路10的中央層間電路11之另一端側係設置有第一電路10的底面側層間電路13。第一電路10的中央層間電路11與第一電路10的底面側層間電路13係鄰接設置，且第一電路10的中央層間電路11與第一電路10的底面側層間電路13的連接部分係在板厚方向及平面方向上不存在連接面。第一電路10的底面側表層電路15係在第一電路10的底面側層間電路13於板厚(Z軸)方向上延伸，且設置於第一電路10的底面側層間電路13之底面側。
第一電路10的底面側層間電路13與第一電路10的底面側表層電路15係鄰接設置，且於第一電路10的底面側層間電路13與第一電路10的底面側表層電路15之連接部分係在平面方向上存在連接面34。此外，此連接面34係與絕緣層32的底面側之表面在同一平面上構成，且在板厚方向上不存在連接面。第一電路10的底面側表層電路15係在平面方向上延伸的電路。
如圖2的(2)圖及圖1所示，第一電路10的底面側表層電路15係通過較後述的第二電路20的頂面側層間電路22之更底面側而設置，且第一電路10的底面側表層電路15與第二電路20的頂面側層間電路22係呈將絕緣層32包夾在板厚方向上的狀態。
換言之，印刷基板係在印刷基板的板厚方向上，為第一電路10的底面側表層電路15與第二電路20的頂面側層間電路22之間存在有絕緣層32的狀態；且在印刷基板的平面方向上，為第一電路10的底面側表層電路15與第二電路20的頂面側層間電路22呈重疊的狀態。
在連接第二電路20的中央層間電路21與第二電路20的頂面側表層電路24的情況下，若以習知技術的方式在板厚方向上設置一直線貫穿的通孔時，由於第二電路20的中央層間電路21、第二電路20的頂面側表層電路24、及第一電路10的底面側表層電路15會因通孔而連接，使得第一電路10與第二電路20成為一個電路，因而無法配置第一電路10的底面側表層電路15。
另一方面，只要是用以實施本發明的態樣，由於絕緣層32係在板厚方向上分斷第一電路10與第二電路20，使得第二電路20的中央層間電路21與第二電路20的頂面側表層電路24可透過第二電路20的頂面側層間電路22連接，並使得第一電路10的底面側表層電路15得以配置。
參照圖2的(2)圖，針對第二電路20進行說明。第二電路20係具備第二電路20的中間層間電路21、第二電路20的頂面側層間電路22、第二電路20的底面側層間電路23、第二電路20的頂面側表層電路24、以及第二電路20的底面側表層電路25。
第二電路20的中央層間電路21係在平面(X-Y軸)方向上延伸的電路。於第二電路20的中央層間電路21之另一端側係設置有第二電路20的頂面側層間電路22。於本實施的態樣中係例示了第二電路20的中央層間電路21為在X軸方向上一直線延伸的電路。第二電路20的中央層間電路21與第二電路20的頂面側層間電路22係鄰接設置，且於第二電路20的中央層間電路21與第二電路20的頂面側層間電路22的連接部分係不存在板厚方向及平面方向上的連接面。
第二電路20的頂面側層間電路22係在板厚(Z軸)方向上延伸，且於第二電路20的頂面側層間電路22之頂面側係設置有第二電路20的頂面側表層電路24。第二電路20的頂面側層間電路22與第二電路20的頂面側表層電路24係鄰接設置，且於第二電路20的頂面側層間電路22與第二電路20的頂面側表層電路24的連接部分係在平面方向上存在有連接面36。此外，此連接面36係與絕緣層31的頂面側之表面在同一平面上構成，且在板厚方向上不存在連接面。
第二電路20的頂面側表層電路24係在平面方向上延伸的電路。如圖2的(1)圖及圖1所示，第二電路20的頂面側表層電路24係通過較第一電路10的底面側層間電路13之更頂面側而設置，且第二電路20的頂面側表層電路24與第一電路10的底面側層間電路13係呈將絕緣層31包夾在板厚方向上的狀態。
換言之，印刷基板係在印刷基板的板厚方向上，為第二電路20的頂面側表層電路24與第一電路10的底面側層間電路13之間存在有絕緣層31的狀態；且在印刷基板的平面方向上，為第二電路20的頂面側表層電路24與第一電路10的底面側層間電路13呈重疊的狀態。
在連接第一電路10的中央層間電路11與第一電路10的底面側表層電路15的情況下，若以習知技術的方式在板厚方向上設置一直線貫穿的通孔時，由於第一電路10的中央層間電路11、第一電路10的底面側表層電路15、及第二電路20的頂面側表層電路24會因通孔而連接，使得第一電路10與第二電路20成為一個電路，因而無法配置第二電路20的頂面側表層電路24。
另一方面，只要是用以實施本發明的態樣，由於絕緣層31係在板厚方向上分斷第一電路10與第二電路20，使得第一電路10的中央層間電路11與第一電路10的底面側表層電路15可透過第一電路10的底面側層間電路13連接，並使得第二電路20的頂面側表層電路24得以配置。
回到圖2的(2)圖，於第二電路20的中央層間電路21之一端側係設置有第二電路20的底面側層間電路23。第二電路20的中央層間電路21與第二電路20的底面側層間電路23係鄰接設置，且第二電路20的中央層間電路21與第二電路20的底面側層間電路23之連接部分係在板厚方向及平面方向上不存在連接面。第二電路20的底面側表層電路25係在第二電路20的底面側層間電路23於板厚(Z軸)方向上延伸，且設置於第二電路20的底面側層間電路23之底面側。
第二電路20的底面側層間電路23與第二電路20的底面側表層電路25係鄰接設置，且於第二電路20的底面側層間電路23與第二電路20的底面側表層電路25之連接部分係在平面方向上存在連接面35。此外，此連接面35係與絕緣層32的底面側之表面在同一平面上構成，且在板厚方向上不存在連接面。第二電路20的底面側表層電路25係在平面方向上延伸的電路。
如圖2的(1)圖及圖1所示，第二電路20的底面側表層電路25係通過較第一電路10的頂面側層間電路12之更底面側而設置，且第二電路20的底面側表層電路25與第一電路10的頂面側層間電路12係呈將絕緣層32包夾在板厚方向上的狀態。
換言之，印刷基板係在印刷基板的板厚方向上，為第二電路20的底面側表層電路25與第一電路10的頂面側層間電路12之間存在有絕緣層32的狀態；且在印刷基板的平面方向上，為第二電路20的底面側表層電路25與第一電路10的頂面側層間電路12呈重疊的狀態。
在連接第一電路10的中央層間電路11與第一電路10的頂面側表層電路14的情況下，若以習知技術的方式在板厚方向上設置一直線貫穿的通孔時，由於第一電路10的中央層間電路11、第一電路10的頂面側表層電路14、及第二電路20的底面側表層電路25會因通孔而連接，使得第一電路10與第二電路20成為一個電路，因而無法配置第二電路20的底面側表層電路25。
另一方面，只要是用以實施本發明的態樣，由於絕緣層32係在板厚方向上分斷第一電路10與第二電路20，使得第一電路10的中央層間電路11與第一電路10的頂面側表層電路14可透過第一電路10的頂面側層間電路12連接，並使得第二電路20的底面側表層電路25得以配置。
由於第一電路10的中央層間電路11、第一電路10的頂面側層間電路12、以及第一電路10的底面側層間電路13係由無連接面之相同金屬一體成形的導電體所構成，因此不會發生因導電體的熱膨脹所造成的連接面之剝離。又由於不存在因連接面的存在所產生的電阻，因此適合作為供大電流流過的電路。
第一電路10的頂面側表層電路14與第一電路10的底面側表層電路15之導電體係由電鍍處理而構成者，且第一電路10的頂面側層間電路12之頂面與絕緣層31之頂面係在同一平面的狀態下進行電鍍處理，以及第一電路10的底面側層間電路13之底面與絕緣層32之底面係在同一平面的狀態下進行電鍍處理，藉此，第一電路10的頂面側層間電路12之頂面與絕緣層31之頂面係與電鍍液的接觸良好，以及第一電路10的底面側層間電路13之底面與絕緣層32之底面係與電鍍液的接觸良好，又由於導電體係橫跨第一電路10的頂面側層間電路12之頂面與絕緣層31之頂面而設置，且導電體係橫跨第一電路10的底面側層間電路13之底面與絕緣層32之底面而設置，因此即使存在連接面33、連接面34，亦不易發生因導電體的熱膨脹所造成的連接面之剝離。
由於第二電路20的中央層間電路21、第二電路20的頂面側層間電路22、以及第二電路20的底面側層間電路23係由無連接面之相同金屬一體成形的導電體所構成，因此不會發生因導電體的熱膨脹所造成的連接面之剝離。又由於不存在因連接面的存在所產生的電阻，因此適合作為供大電流流過的電路。
第二電路20的頂面側表層電路24與第二電路20的底面側表層電路25之導電體係由電鍍處理而構成者，且第二電路20的頂面側層間電路22之頂面與絕緣層31之頂面係在同一平面的狀態下進行電鍍處理，以及第二電路20的底面側層間電路23之底面與絕緣層32之底面係在同一平面的狀態下進行電鍍處理，藉此，第二電路20的頂面側層間電路22之頂面與絕緣層31之頂面係與電鍍液的接觸良好，以及第二電路20的底面側層間電路23之底面與絕緣層32之底面係與電鍍液的接觸良好，又由於導電體係橫跨第二電路20的頂面側層間電路22之頂面與絕緣層31之頂面而設置，且導電體係橫跨第二電路20的底面側層間電路23之底面與絕緣層32之底面而設置，因此即使存在連接面35、連接面36，亦不易發生因導電體的熱膨脹所造成的連接面之剝離。
由於第一電路10係具有設置於第一電路10的中央層間電路11之一端側的第一電路10的頂面側層間電路12，以及設置於第一電路10的中央層間電路11之另一端側的第一電路10的底面側層間電路13，而不需像習知技術的通孔一樣地將第一電路10的頂面側層間電路12之頂面側的連接部分與第一電路10的底面側層間電路13之底面側的連接部分一直線地配置在板厚方向上，因此增加了電路設計的自由度。
由於第二電路20係具有設置於第二電路20的中央層間電路21之一端側的第二電路20的頂面側層間電路22，以及設置於第二電路20的中央層間電路21之另一端側的第二電路20的底面側層間電路23，而不需像習知技術的通孔一樣地將第二電路20的頂面側層間電路22之頂面側的連接部分與第二電路20的底面側層間電路23之底面側的連接部分一直線地配置在板厚方向上，因此增加了電路設計的自由度。
參照圖3及圖4，針對印刷基板30的製造方法進行說明。如圖3的(1)圖及圖4的(1)圖所示，係準備表面平坦的板狀之導電體38。作為導電體，雖然可使用銅(copper)或鋁(aluminium)，但不限定於該等，作為印刷基板的電性電路只要是導電的物質皆可用作為導電體。 導電體38係可使用滾軋板。滾軋板係指將作為原料的導電體之鑄錠(ingot)插入正在旋轉的兩根輥(roll)之間，一邊壓碎一邊拉伸鑄錠，一直軋薄到目的的厚度為止而製成的板。 具體而言，係可使用滾軋銅板或滾軋鋁板。 表面平坦之板狀的導電體38之厚度並不特別予以限定。然而，在將滾軋銅板或滾軋鋁板用於導電體38的情況下之厚度的下限值係較佳地為0.3 mm以上，更佳地為0.6 mm以上。又在將滾軋銅板或滾軋鋁板用於導電體38的情況下之厚度的上限值係較佳地為2.0 mm以下，更佳地為1.0 mm以下。只要是在此範圍，在製造步驟中則容易進行導電體38的處理。 若在導電體38的厚度超過1.0 mm的情況下，則使用蝕刻之電路(中央層間電路11, 21、頂面側層間電路12, 22以及底面側層間電路13, 23)寬度的控制會變得困難。再者，製造成本也會提高。此外，板狀的導電體亦包括導電體的塊。
於板狀的導電體38上係設置有用以保護形成第一電路10的頂面側層間電路12之部分、形成第一電路10的底面側層間電路13之部分、形成第二電路20的頂面側層間電路22之部分、以及形成第二電路20的底面側層間電路23之部分的阻劑(resist)，並進行半蝕刻(half etching)。
如圖3的(2)圖及圖4的(2)圖所示，半蝕刻係以留下板狀的導電體38之板厚方向的中央部分的方式而進行，並設置第一電路10的頂面側層間電路12、第一電路10的底面側層間電路13、第二電路20的頂面側層間電路22、以及第二電路20的底面側層間電路23。接著如圖3的(3)圖及圖4的(3)圖所示，阻劑被去除，且絕緣樹脂被填充在導電體38的底面以設置絕緣層32。
其後，設置用以保護形成第一電路10的頂面側層間電路12及第一電路10的中央層間電路11之部分、形成第二電路20的頂面側層間電路22及第二電路20的中央層間電路21之部分、以及導電體38的底面整體之阻劑，並進行蝕刻。之後去除阻劑。如圖3的(4)圖及圖4的(4)圖所示，蝕刻係以成為自導電體38的頂面露出絕緣層32之狀態的方式而進行。
如圖3的(5)圖及圖4的(5)圖所示，絕緣樹脂被填充於導電體38的頂面以設置絕緣層31。其後，第一電路10的頂面側層間電路12之頂面與第二電路20的頂面側層間電路22之頂面與絕緣層31之頂面、以及第一電路10的底面側層間電路13之底面與第二電路20的底面側層間電路23之底面與絕緣層32之底面係進行表面整理(surface cleaning and conditioning)處理。接著，第一電路10的頂面側層間電路12之頂面與第二電路20的頂面側層間電路22之頂面與絕緣層31之頂面變成在同一平面上，且第一電路10的底面側層間電路13之底面與第二電路20的底面側層間電路23之底面與絕緣層32之底面變成在同一平面上。此外，將完成該表面整理處理的狀態作為基板中間體60。此外，基板中間體60係只要至少具有第一電路10的中央層間電路11、第一電路10的頂面側層間電路12以及第一電路10的底面側層間電路13即可，即使在不具有第二電路20的中央層間電路21、第二電路20的頂面側層間電路22以及第二電路20的底面側層間電路23的情況下，亦等同於基板中間體60。
其後，進行電鍍處理，橫跨第一電路10的頂面側層間電路12與第二電路20的頂面側層間電路22之頂面及絕緣層31之頂面透過電鍍處理設置導電體。又橫跨第一電路10的底面側層間電路13與第二電路20的底面側層間電路23之底面及絕緣層32之底面透過電鍍處理設置導電體。於利用電鍍處理之導電體的形成中，係可使用銅電鍍。
其後，於利用電鍍處理所設置的導電體上設置阻劑，透過蝕刻處理的進行，設置第一電路10的頂面側表層電路14、第二電路20的頂面側表層電路24、第一電路10的底面側表層電路15、以及第二電路20的底面側表層電路25，藉此完成第一電路10與第二電路20，並完成印刷基板30。然後，於印刷基板30上進行阻焊劑(solder resist)的塗布，完成用以實施本發明的態樣之印刷基板30。
第一電路10的中央層間電路11、第一電路10的頂面側層間電路12、第一電路10的底面側層間電路13為無連接面之一體成形的導電體係指，透過將一個導電體進行造型加工而形成第一電路10的中央層間電路11、第一電路10的頂面側層間電路12、以及第一電路10的底面側層間電路13者。造型加工係只要是用以改變一體成形的導電體之形狀的加工即可，可列舉如蝕刻加工、切削加工、研磨加工、雷射加工、衝壓(press)加工等。藉此，中央層間電路與頂面側層間電路與底面側層間電路成為無連接面之一體成形的導電體，由於沒有連接部分，因此不易發生連接不良，而達到可抑制因連接部分存在所產生的電阻之功效。
第二電路20的中央層間電路21、第二電路20的頂面側層間電路22、第二電路20的底面側層間電路23為無連接面之一體成形的導電體係指，透過將一個導電體進行造型加工而形成第二電路20的中央層間電路21、第二電路20的頂面側層間電路22、以及第二電路20的底面側層間電路23者。造型加工係只要是用以改變一體成形的導電體之形狀的加工即可，可列舉如蝕刻加工、切削加工、研磨加工、雷射加工、衝壓加工等。藉此，中央層間電路與頂面側層間電路與底面側層間電路成為無連接面之一體成形的導電體，由於沒有連接部分，因此不易發生連接不良，而達到可抑制因連接部分存在所產生的電阻之功效。
此外，在將第一電路10或第二電路20使用作為阻抗(impedance)的控制之必要的信號線(signal line)之情況下，亦可使第一電路10的中央層間電路11之板厚方向的厚度t1與第二電路20的中央層間電路21之板厚方向的厚度t2產生差異來進行阻抗的控制。又，由於亦可設計為使第一電路10的頂面側層間電路12或第二電路20的頂面側層間電路22在平面方向上的剖面積與第一電路10的底面側層間電路13或第二電路20的底面側層間電路23在平面方向上的剖面積產生差異，因此增加了電路設計的自由度。
當以第一電路10來控制阻抗的情況為例以進行說明時，亦可以在段落0044的步驟之後、段落0045的步驟之前，設置用以保護第一電路10的頂面側層間電路12、第二電路20的頂面側層間電路22、第二電路20的中央層間電路21、以及導電體38的底面整體之阻劑，並進行半蝕刻，藉此設置厚度較第二電路20的中央層間電路21的板厚方向之厚度更薄的第一電路10的中央層間電路11。藉由進行像這樣的製造步驟，由於能夠使第一電路10的中央層間電路11之板厚方向的厚度t1調整成比第二電路20的中央層間電路21之板厚方向的厚度t2更薄，因此使得電路設計的自由度提升。
參照圖5，針對有關用以實施發明的態樣2之印刷基板的構造進行說明。於用以實施發明的態樣2中，第一電路10係與用以實施發明的態樣1為相同之結構。第二電路20係僅設置有頂面側表層電路24，而在未設置有用以實施發明的態樣1之第二電路20的中央層間電路21、第二電路20的頂面側層間電路22、第二電路20的底面側層間電路23、以及第二電路20的底面側表層電路25之處，與用以實施發明的態樣1不同。亦即，第二電路20不需要具有第二電路20的頂面側層間電路22及第二電路20的底面側層間電路23。又設置有未連接第一電路10與第二電路20的在平面方向上延伸之第三電路的底面側表層電路16。此外，於本實施態樣中係例示了第一電路10的中央層間電路11為在X軸方向及Y軸方向上延伸之電路的情況。
第二電路20的頂面側表層電路24係通過較第一電路10的底面側層間電路13之更頂面側而設置，且第二電路20的頂面側表層電路24與第一電路10的底面側層間電路13係呈將絕緣層31包夾在板厚方向上的狀態且於印刷基板的平面方向上重疊的狀態。
換言之，印刷基板係在印刷基板的板厚方向上，為第二電路20的頂面側表層電路24與第一電路10的底面側表層電路15之間存在有絕緣層31的狀態；且在印刷基板的平面方向上，為第二電路20的頂面側表層電路24與第一電路10的底面側表層電路15呈重疊的狀態。作為本結構的功效，係可獲得與段落0027至段落0028之記載相同的功效。
第三電路的底面側表層電路16係通過較第一電路10的頂面側層間電路12之更底面側而設置，且第三電路的底面側表層電路16與第一電路10的頂面側層間電路12係呈將絕緣層32包夾在板厚方向上的狀態且於印刷基板的平面方向上重疊的狀態。
換言之，印刷基板係在印刷基板的板厚方向上，為第三電路的底面側表層電路16與第一電路10的頂面側表層電路14之間存在有絕緣層32的狀態；且在印刷基板的平面方向上，為第三電路的底面側表層電路16與第一電路10的頂面側表層電路14呈重疊的狀態。
作為段落0056之功效，可適用將段落0033及段落0034的底面側表層電路25替換成底面側表層電路16，而將第二電路20替換成第三電路16。
此外，針對有關用以實施發明的態樣2之印刷基板的製造方法，係在段落0041至段落0046的製造方法中，不執行圖4所示之第二電路20的步驟，而是在透過電鍍處理所設置的導電體上設置阻劑，並進行蝕刻處理，藉此設置第二電路20的頂面側表層電路24與第三電路的底面側表層電路16即可。
參照圖6及圖7，針對用以實施發明的態樣3之印刷基板的構造進行說明。於用以實施發明的態樣3中，係在用以實施發明的態樣2之第一電路10的頂面側層間電路12與第一電路10的頂面側表層電路14之間設置有第一電路10的頂面側內層電路40之構造。
第一電路10的頂面側內層電路40係具備第一電路10的頂面側內層平面電路41以及第一電路10的頂面側內層層間電路42。用以實施發明的態樣3之第一電路10係具備第一電路10的中央層間電路11、第一電路10的頂面側層間電路12、第一電路10的底面側層間電路13、第一電路10的頂面側表層電路14、第一電路10的底面側表層電路15、第一電路10的頂面側內層平面電路41、以及第一電路10的頂面側內層層間電路42的構造。
如圖7的(2)圖所示之圖6的F-F剖面圖所示，第一電路10的頂面側內層平面電路41係在印刷基板的平面方向上延伸之電路，且於第一電路10的頂面側內層平面電路41之一端側係設置有第一電路10的頂面側內層層間電路42。第一電路10的頂面側內層平面電路41與第一電路10的頂面側內層層間電路42係鄰接設置，且第一電路10的頂面側內層平面電路41與第一電路10的頂面側內層層間電路42的連接部分係由在板厚方向及平面方向上不存在連接面之一體成形的導電體所構成。
第一電路10的頂面側內層層間電路42係在板厚(Z軸)方向上延伸，且於第一電路10的頂面側內層層間電路42之頂面側係設置有在平面方向上延伸之第一電路10的頂面側表層電路14。第一電路10的頂面側內層層間電路42與第一電路10的頂面側表層電路14係鄰接設置，且於第一電路10的頂面側內層層間電路42與第一電路10的頂面側表層電路14的連接部分係在平面方向上存在有連接面51。此外，此連接面51係與絕緣層52的頂面側之表面在同一平面上構成，且在板厚方向上不存在連接面。
又，於第一電路10的頂面側內層平面電路41之另一端側係與第一電路10的頂面側層間電路12鄰接，且於第一電路10的頂面側內層平面電路41與第一電路10的頂面側層間電路12的連接部分係在平面方向上存在有連接面53。此外，此連接面53係與絕緣層31的頂面側之表面在同一平面上構成，且在板厚方向上不存在連接面。
如圖7的(2)圖及圖6所示，第一電路10的頂面側內層層間電路42係通過較第四電路的平面電路55之更頂面側而設置，且第一電路10的頂面側內層層間電路42與第四電路的平面電路55係呈將絕緣層31、絕緣層32包夾在板厚方向上的狀態。此外，第四電路的平面電路55與第一電路10與第二電路20係未相互連接的電路。
換言之，印刷基板係在印刷基板的板厚方向上，為第四電路的平面電路55與第一電路10的頂面側內層層間電路42之間存在有絕緣層31、絕緣層32的狀態；且在印刷基板的平面方向上，為第四電路的平面電路55與第一電路10的頂面側內層層間電路42呈重疊的狀態。
在連接第一電路10的頂面側內層平面電路41與第一電路10的頂面側表層電路14的情況下，若以習知技術的方式在板厚方向上設置一直線貫穿的通孔時，由於第一電路10的頂面側內層平面電路41、第一電路10的頂面側表層電路14、及第四電路的平面電路55會因通孔而連接，使得第一電路10與第四電路的平面電路55成為一個電路，因而無法配置第四電路的平面電路55。
另一方面，只要是用以實施本發明的態樣，由於絕緣層31、絕緣層32係在板厚方向上分斷第一電路10與第四電路的平面電路55，使得第一電路10的頂面側內層平面電路41與第一電路10的頂面側表層電路14可透過第一電路10的頂面側內層層間電路42連接，並使得第四電路的平面電路55得以配置。
由於第一電路10的頂面側內層平面電路41與第一電路10的頂面側內層層間電路42係由電鍍處理所製成的導電體，且第一電路10的頂面側層間電路12之頂面與絕緣層31之頂面係在同一平面的狀態下進行電鍍處理，藉此第一電路10的頂面側層間電路12之頂面與絕緣層31之頂面係與電鍍液的接觸良好。因此，即使存在連接面53，亦不易發生因導電體的熱膨脹所造成的連接面之剝離。又由於第一電路10的頂面側內層層間電路42之頂面與絕緣層52之頂面係在同一平面的狀態下進行電鍍處理，藉此第一電路10的頂面側內層層間電路42之頂面與絕緣層52之頂面係與電鍍液的接觸良好。因此，即使存在連接面51，亦不易發生因導電體的熱膨脹所造成的連接面之剝離。
當參照圖8至圖10，針對用以實施發明的態樣3之印刷基板的製造方法進行說明時，承如段落0041至段落0046之記載，係執行與圖3的(1)圖至(5)圖相同的步驟，且如圖8的(1)圖至圖10的(1)圖所示，係透過電鍍處理將導電體39製作於頂面側全體。
其後，利用阻劑保護形成第一電路10的頂面側內層層間電路42之部分，並進行半蝕刻，且在製成第一電路10的頂面側內層層間電路42後，利用阻劑保護形成第一電路10的頂面側內層層間電路42及第一電路10的頂面側內層平面電路41之部分，並以露出導電體39的底側之層的絕緣層31的方式進行蝕刻，藉此如圖8的(2)圖、圖9的(2)圖及圖10的(2)圖所示，製成第一電路10的頂面側內層電路40。
其後，填充絕緣樹脂以設置絕緣層52。接著，絕緣層52之頂面與第一電路10的頂面側內層層間電路42之頂面係進行表面整理處理，使絕緣層52之頂面與第一電路10的頂面側內層層間電路42之頂面變成在同一平面上，成為圖8的(3)圖、圖9的(3)圖以及圖10的(3)圖之狀態。
接著，進行電鍍處理，橫跨絕緣層52之頂面與第一電路10的頂面側內層層間電路42之頂面設置導電體，且設置第一電路10的頂面側表層電路14、第一電路10的底面側表層電路15、第二電路20、以及第四電路的平面電路55。
於用以實施發明的態樣3中，雖然是在用以實施發明的態樣2之第一電路10的頂面側層間電路12與第一電路10的頂面側表層電路14之間設置有第一電路10的頂面側內層電路40之構造，但亦可在第一電路10的底面側層間電路13與第一電路10的底面側表層電路15之間設置有由第一電路10的底面側內層層間電路及第一電路10的底面側內層平面電路而成之第一電路10的底面側內層電路。第一電路10的底面側內層電路係與將實施態樣3的印刷基板翻面的狀態之第一電路10的頂面側內層電路40相同，且第一電路10的底面側內層層間電路與第一電路10的底面側內層平面電路係無連接面的電路。
又，亦可將第一電路10的頂面側內層電路40複數層積在第一電路10的頂面側層間電路12與第一電路10的頂面側表層電路14之間，或是亦可將第一電路10的底面側內層電路複數層積在第一電路10的底面側層間電路13與第一電路10的底面側表層電路15之間。
亦可將用以實施發明的態樣3之第一電路10的頂面側內層電路40及第一電路10的底面側內層電路適用於用以實施發明的態樣1及態樣2中。 又亦可在用以實施發明的態樣1之第二電路20的頂面側層間電路22與第二電路20的頂面側表層電路24之間，與第一電路10的頂面側內層電路40同樣地設置第二電路20的頂面側內層電路。 進一步地，亦可在第二電路20的底面側層間電路23與第二電路20的底面側表層電路25之間，設置與第一電路10的底面側內層層間電路相同之第二電路20的底面側內層電路。第四電路的平面電路55亦可與用以實施發明的態樣1之第二電路20同樣地，具備第四電路的中央層間電路、第四電路的頂面側層間電路、以及第四電路的底面側層間電路。此外，第四電路的中央層間電路、第四電路的頂面側層間電路及第四電路的底面側層間電路係由板狀的導電體所設置之無連接面的一體成形之導電體所設置的電路。再者，第四電路的平面電路55亦可具備與第一電路10的頂面側內層電路40相同之第四電路的頂面側內層電路，或是亦可具備與第一電路10的底面側內層電路相同之第四電路的底面側內層電路。
由於本說明書中的發明係一側的電路之層間電路與未與一側的電路連接之其他的電路是以在俯視下重疊的方式配置，故不需在板厚方向上設置貫穿孔而即可將一側電路之各層的平面電路彼此連接，藉此能夠將絕緣層包夾在較一側的電路之層間電路更為頂面側或底面側的狀態下配置其他的電路，因此提升了電路設計的自由度。
進一步地，由於在板厚方向上延伸之層間電路與在平面方向上延伸之平面電路的連接部分係在無連接面的狀態下進行連接，或是在板厚方向上延伸之層間電路與在平面方向上延伸之平面電路的連接部分係與絕緣層變成在同一平面的狀態下進行連接，而在板厚方向上無連接面的狀態下進行連接，藉此成為不易發生連接不良的印刷基板。
段落0076中之一側的電路之層間電路係包括第一電路10的頂面側層間電路12、第一電路10的底面側層間電路13、由透過電鍍處理所製成的導電體而製成之頂面側內層電路40的頂面側內層層間電路42、由透過電鍍處理所製成的導電體而製成之底面側內層電路的內層層間電路。 又，段落0076中之一側的電路之平面電路係包括中央層間電路11、頂面側層間電路12、底面側層間電路13、第一電路10的頂面側內層平面電路41、第一電路10的由透過電鍍處理所製成之導電體而製成的內層平面電路。
再者，段落0076中之未與第一電路連接之其他的電路係包括第二電路20、第二電路20的由透過電鍍處理所製成之導電體而製成的頂面側內層電路40、第二電路20的由透過電鍍處理所製成之導電體而製成的底面側內層電路、第三電路的底面側表層電路16、第四電路的平面電路55(第四電路的平面電路55也包括具備第四電路的中央層間電路、第四電路的頂面側層間電路、第四電路的底面側層間電路、第四電路的頂面側內層電路、第四電路的底面側內層電路之情況)。
此外，基板中間體60的中央層間電路11, 21、頂面側層間電路12, 22、底面側層間電路13, 23之板厚方向的厚度(高度)之總和係因表面整理處理而減少。換言之，導電體38的厚度係在印刷基板的製造過程中減少。 在使用滾軋銅板或滾軋鋁板來作為導電體38的情況下，基板中間體60的厚度係下限值較佳地為0.25 mm以上，更佳地為0.55 mm以上。又在使用滾軋銅板或滾軋鋁板的情況下，基板中間體60的厚度係較佳地為未滿2.0 mm，更佳地為未滿1.0 mm。只要在此範圍，則在製造步驟中容易進行基板中間體60的處理。 又在基板中間體60的厚度在0.55 mm以上的情況下，則在基板中間體60的翹曲(warping)之發生率減少。因此，即使是在於基板中間體60形成有頂面側內層電路、頂面側表層電路、底面側表層電路等而變成包括基板中間體60之印刷基板的情況下，也能夠減少在基板的翹曲之發生率。 進一步地，由於確保在進行蝕刻時的深度，故可充分地填充絕緣層31及絕緣層32，藉此降低了在絕緣層31或絕緣層32之龜裂的發生率。
使用滾軋銅板或滾軋鋁板形成的中央層間電路11, 21、頂面側層間電路12, 22以及底面側層間電路13, 23會變成在滾軋的方向(印刷基板的平面(X-Y軸)方向)上延伸之層狀的金屬結構。又藉由在印刷基板的製造過程中之熱處理而變成幾乎等軸的(equiaxial)結晶粒。 另一方面，透過電鍍處理所形成的導電體(銅)之電路係厚度方向(Z軸方向)柱狀的金屬組織。
本發明的電子設備係具備本發明的印刷基板之電子設備，雖然未特別限定其用途，但可列舉如汽車、飛機、無人飛機、行動電話、智慧型手機、個人電腦、LED模組、功率半導體模組等。根據該電子設備，由於可減少作為印刷基板的電路之導電體彼此的連接面，且為連接面連接良好之印刷基板，故可抑制導電體彼此之連接不良。又可抑制在導電體彼此之連接部分產生的電阻值，而可抑制在導電體彼此之連接部分產生的電力損失(電子設備之電力消耗量的降低)。
10:第一電路 11,21:中央層間電路 12,22:頂面側層間電路 13,23:底面側層間電路 14,24:頂面側表層電路 15,25:底面側表層電路 16:第三電路的底面側表層電路 20:第二電路 30:印刷基板 31,32,52:絕緣層 33,34,35,36,51,53,54:連接面 38,39:導電體 40:頂面側內層電路 41:頂面側內層平面電路 42:頂面側內層層間電路 55:第四電路的平面電路 60:基板中間體 901:印刷基板 902:絕緣體 903:頂面的電路 904:底面的電路 905:通孔 906:導電體 t1,t2:厚度
〔圖1〕係有關用以實施發明的態樣1之印刷基板的俯視圖。 〔圖2〕(1)圖係圖1所記載之C-C剖面圖。(2)圖係圖1所記載之D-D剖面圖。 〔圖3〕係有關用以實施圖2所記載之C-C剖面圖中的發明之態樣1的印刷基板的製造方法之步驟圖。 〔圖4〕係有關用以實施圖2所記載之D-D剖面圖中的發明之態樣1的印刷基板的製造方法之步驟圖。 〔圖5〕(1)圖係有關用以實施發明的態樣2之印刷基板的俯視圖。(2)圖係(1)圖所記載之A-A剖面圖。(3)圖係(1)圖所記載之B-B剖面圖。 〔圖6〕係有關用以實施發明的態樣3之印刷基板的俯視圖。 〔圖7〕(1)圖係圖6所記載之E-E剖面圖。(2)圖係圖6所記載之F-F剖面圖。(3)圖係圖6所記載之G-G剖面圖。 〔圖8〕係有關用以實施圖6所記載之E-E剖面圖中的發明之態樣3的印刷基板的製造方法之步驟圖。 〔圖9〕係有關用以實施圖6所記載之F-F剖面圖中的發明之態樣3的印刷基板的製造方法之步驟圖。 〔圖10〕係有關用以實施圖6所記載之G-G剖面圖中的發明之態樣3的印刷基板的製造方法之步驟圖。 〔圖11〕係有關用以實施發明的態樣3之印刷基板的絕緣層經去除的狀態之電路的立體圖。 〔圖12〕係有關用以實施發明的態樣3之印刷基板的絕緣層經去除的狀態之電路的立體圖。 〔圖13〕係有關用以實施發明的態樣3之印刷基板的絕緣層經去除的狀態之電路的立體圖。 〔圖14〕 係習知技術的印刷基板之通孔部分的剖面圖。
10:第一電路
11:中央層間電路
12:頂面側層間電路
13:底面側層間電路
14,24:頂面側表層電路
20:第二電路
15:底面側表層電路
16:第三電路的底面側表層電路
31,32:絕緣層
33,34:連接面

Claims (7)

  1. 一種印刷基板，其具有： 中央層間電路，係在印刷基板的平面方向上延伸； 頂面側層間電路，係設置於前述中央層間電路的一端側且在板厚方向上延伸； 底面側層間電路，係設置於前述中央層間電路的另一端側且在板厚方向上延伸； 頂面側表層電路，係設置於前述頂面側層間電路的頂面側；以及 絕緣層； 前述中央層間電路、前述頂面側層間電路以及前述底面側層間電路係由無連接面之一體成形的導電體所設置； 前述中央層間電路、前述頂面側層間電路以及前述底面側層間電路係由板狀的導電體透過蝕刻處理所設置； 前述頂面側表層電路係由透過電鍍處理而設置的導電體所設置； 前述頂面側表層電路係在前述絕緣層之頂面與前述頂面側層間電路之頂面呈同一平面的狀態下，橫跨前述絕緣層之頂面與前述頂面側層間電路之頂面而設置，且於前述頂面側表層電路與前述頂面側層間電路存在著於板厚方向上不具有連接面之平面方向的連接面。
  2. 如請求項1所記載之印刷基板，其具備： 第一電路，係具有請求項1所記載之前述中央層間電路、前述頂面側層間電路、前述底面側層間電路以及前述頂面側表層電路；以及 第二電路的底面側層間電路，係未與前述第一電路連接； 於較前述第一電路的頂面側層間電路更為底面側係設置有前述絕緣層； 於前述絕緣層的底面側係設置有前述第二電路的底面側層間電路； 在前述第二電路的底面側層間電路與前述第一電路的頂面側層間電路之間，前述絕緣層係存在於印刷基板的板厚方向上，且前述第二電路的底面側層間電路與前述第一電路的前述頂面側層間電路係在印刷基板的平面方向上重疊配置。
  3. 如請求項2所記載之印刷基板，其中，請求項2所記載的前述第二電路的底面側層間電路係進一步包括： 在板厚方向上延伸之第二電路的頂面側層間電路； 在平面方向上延伸之第二電路的中央層間電路；以及 在板厚方向上延伸之第二電路的底面側層間電路； 前述第二電路的頂面側層間電路、前述第二電路的中央層間電路以及前述第二電路的底面側層間電路係由無連接面之一體成形的導電體所設置。
  4. 一種印刷基板，其包括： 中央層間電路，係在印刷基板的平面方向上延伸； 頂面側層間電路，係設置於前述中央層間電路的一端側且在板厚方向上延伸； 底面側層間電路，係設置於前述中央層間電路的另一端側且在板厚方向上延伸； 絕緣層； 頂面側內層平面電路；以及 頂面側內層層間電路； 前述中央層間電路、前述頂面側層間電路以及前述底面側層間電路係由無連接面之一體成形的導電體所設置； 前述頂面側內層平面電路與前述頂面側內層層間電路的連接部分係由在板厚方向及平面方向上不存在連接面之一體成形的導電體所構成； 前述中央層間電路、前述頂面側層間電路以及前述底面側層間電路係由板狀的導電體透過蝕刻處理所形成； 前述頂面側內層平面電路與前述頂面側內層層間電路係由透過電鍍處理而設置之導電體所設置； 前述頂面側內層平面電路係在前述絕緣層之頂面與前述頂面側層間電路之頂面呈同一平面的狀態下，橫跨前述絕緣層之頂面與前述頂面側層間電路之頂面而設置，且於前述頂面側內層平面電路與前述頂面側層間電路存在著於板厚方向上不具有連接面之平面方向的連接面； 前述頂面側內層平面電路的另一端側係連接有前述頂面側層間電路，且前述頂面側內層平面電路的一端側係設置有前述頂面側內層層間電路。
  5. 如請求項4所記載之印刷基板，其具備： 第一電路，係具有請求項4所記載之前述中央層間電路、前述頂面側層間電路、前述底面側層間電路、前述頂面側內層平面電路以及前述頂面側內層層間電路；以及 第四電路的平面電路，係未與前述第一電路連接； 於較前述第一電路的前述頂面側內層層間電路更為底面側係設置有前述絕緣層； 於前述絕緣層的底面側係設置有前述第四電路的平面電路； 在前述第四電路的平面電路與前述第一電路的前述頂面側內層層間電路之間，前述絕緣層係存在於印刷基板的板厚方向上，且前述第四電路的平面電路與前述第一電路的前述頂面側內層層間電路係在印刷基板的平面方向上重疊配置。
  6. 一種電子設備，其具備請求項1至請求項5之任一項所記載之印刷基板。
  7. 如請求項6所記載之電子設備，其為汽車、飛機、無人飛機、行動電話、智慧型手機、個人電腦、LED模組、功率半導體模組。
TW109127125A 2019-08-09 2020-08-10 印刷基板 TW202117941A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019148235A JP6804115B1 (ja) 2019-08-09 2019-08-09 プリント基板
JP2019-148235 2019-08-09

Publications (1)

Publication Number Publication Date
TW202117941A true TW202117941A (zh) 2021-05-01

Family

ID=73836130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109127125A TW202117941A (zh) 2019-08-09 2020-08-10 印刷基板

Country Status (6)

Country Link
US (1) US20220361325A1 (zh)
EP (1) EP4012761A4 (zh)
JP (2) JP6804115B1 (zh)
CN (1) CN114041328A (zh)
TW (1) TW202117941A (zh)
WO (1) WO2021029416A1 (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125339A (ja) * 1994-10-21 1996-05-17 Kyocera Corp 多層配線基板の製造方法
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法
JP3319449B2 (ja) * 1999-10-05 2002-09-03 株式会社村田製作所 積層インダクタ及びその製造方法
US20030204949A1 (en) * 2002-05-01 2003-11-06 Ultratera Corporation Method of forming connections on a conductor pattern of a printed circuit board
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール
JP3946114B2 (ja) * 2002-09-13 2007-07-18 日本メクトロン株式会社 多層回路配線基板の製造方法
JP3900104B2 (ja) * 2003-04-10 2007-04-04 松下電器産業株式会社 静電気対策部品
JP2006332449A (ja) 2005-05-27 2006-12-07 Cmk Corp 多層プリント配線板及びその製造方法
JP4879536B2 (ja) * 2005-09-13 2012-02-22 株式会社フジクラ 複合基板及びその製造方法、並びに電子装置
JP2009016518A (ja) * 2007-07-04 2009-01-22 Denki Kagaku Kogyo Kk 多層配線基板
JP2010080866A (ja) * 2008-09-29 2010-04-08 Tdk Corp 多層配線板及びその製造方法
KR101669534B1 (ko) * 2009-12-07 2016-10-26 해성디에스 주식회사 범프를 구비한 회로기판 및 그 제조 방법
WO2012133380A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 回路基板及び回路基板の製造方法
KR20160004602A (ko) * 2014-07-03 2016-01-13 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
JP6341837B2 (ja) * 2014-11-04 2018-06-13 日本特殊陶業株式会社 配線基板
CN107046366B (zh) * 2016-02-05 2019-06-04 台达电子企业管理（上海）有限公司 电源变换器及其制备方法
JP6911369B2 (ja) * 2017-02-15 2021-07-28 Tdk株式会社 積層コイル部品の製造方法

Also Published As

Publication number Publication date
EP4012761A1 (en) 2022-06-15
US20220361325A1 (en) 2022-11-10
EP4012761A4 (en) 2023-11-01
JPWO2021029416A1 (zh) 2021-02-18
CN114041328A (zh) 2022-02-11
JP2021028963A (ja) 2021-02-25
JP6804115B1 (ja) 2020-12-23
WO2021029416A1 (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
US9516740B2 (en) Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
US9338887B2 (en) Core substrate, manufacturing method thereof, and structure for metal via
JP2001210744A (ja) 回路基板
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
US7994631B1 (en) Substrate for an integrated circuit package and a method of forming a substrate
CN110636690A (zh) 一种散热基板结构及其制作方法
JP4814770B2 (ja) 半導体集積回路
US9867282B2 (en) Circuit board with corner hollows
JP2001251024A (ja) 多層集合基板および多層セラミック部品の製造方法
TW202117941A (zh) 印刷基板
US20160219690A1 (en) Wiring board
CN111642059A (zh) 一种散热pcb板及其制作方法
TWI603661B (zh) 電路板之填孔方法及其所製成的電路板
WO2014146469A1 (zh) 一种封装基板及其制作方法和基板组件
KR101231274B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI550745B (zh) 封裝基板及其製作方法
CN220733083U (zh) 一种嵌入氮化铝陶瓷块的电路板结构
JP7136930B2 (ja) 多層回路基板およびその製造方法
TWI390689B (zh) 封裝基板結構及其製法
JP2011199320A (ja) 半導体集積回路及びその製造方法
US20230232545A1 (en) Method for manufacturing a packaging substrate, and packaging substrate
JP2023160173A (ja) 基板の回路の製造方法及びその回路を有する基板
JP5524680B2 (ja) 配線基板内蔵用コンデンサの製造方法
US20140174798A1 (en) Metal core substrate and method of manufacturing the same
TWI651030B (zh) 電路板及其製造方法