WO2021029416A1 - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
WO2021029416A1
WO2021029416A1 PCT/JP2020/030633 JP2020030633W WO2021029416A1 WO 2021029416 A1 WO2021029416 A1 WO 2021029416A1 JP 2020030633 W JP2020030633 W JP 2020030633W WO 2021029416 A1 WO2021029416 A1 WO 2021029416A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
surface side
interlayer
interlayer circuit
inner layer
Prior art date
Application number
PCT/JP2020/030633
Other languages
English (en)
French (fr)
Inventor
多田 哲也
健二 久原
武 三室
Original Assignee
板橋精機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 板橋精機株式会社 filed Critical 板橋精機株式会社
Priority to US17/619,892 priority Critical patent/US20220361325A1/en
Priority to CN202080040559.0A priority patent/CN114041328A/zh
Priority to JP2021539304A priority patent/JPWO2021029416A1/ja
Priority to EP20851464.6A priority patent/EP4012761A4/en
Publication of WO2021029416A1 publication Critical patent/WO2021029416A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0323Working metal substrate or core, e.g. by etching, deforming
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers

Definitions

  • the present invention relates to a printed circuit board having a degree of freedom in circuit design and less likely to cause a circuit connection failure.
  • the printed circuit board 901 shown in the conventional diagram of FIG. 14 is a substrate made of a plate-shaped insulator 902 and provided with a conductor such as a copper foil on the upper surface and the lower surface in the plate thickness direction of the substrate by a drill or the like. After the through holes are provided in a straight line, conductors are provided inside the through holes and on the copper foils on the upper and lower surfaces by plating. After that, in order to form the circuit 903 on the upper surface and the circuit 904 on the lower surface, the printed circuit board 901 is created by covering the circuit portion and the through hole with an etching resist and performing an etching process.
  • the portion where the conductor 906 is provided inside the through hole is called a through hole 905, and the circuit 903 on the upper surface and the circuit 904 on the lower surface are connected by the through hole 905, but the inside of the through hole is used during the plating process. It is necessary to perform the treatment in a state where the plating solution is in good contact with the plating solution, and if the treatment is insufficient, there is a risk of disconnection problems due to aged deterioration due to initial disconnection or thermal expansion of the printed circuit board. .. From the above, it has been an issue to improve the reliability of the conductor 906 that connects the circuit 903 on the upper surface and the circuit 904 on the lower surface in the plate thickness direction.
  • the circuit 903 on the upper surface and the circuit 904 on the lower surface connected by the through holes 905 are linear in the plate thickness direction of the substrate. Must be provided (at the same coordinates in the plane direction of the board), which limits the degree of freedom in circuit design.
  • the present invention has been made in view of the above background technology, and is used to improve the degree of freedom in circuit design and prevent connection failure without providing a linear through hole in the thickness direction of the printed circuit board. For the purpose of providing.
  • the present invention includes a central interlayer circuit (11) extending in the plane direction of a printed circuit board, an upper surface side interlayer circuit (12) provided on one end side of the central interlayer circuit (11), and an upper surface side interlayer circuit (12) extending in the plate thickness direction.
  • the lower surface side interlayer circuit (13) provided on the other end side of the interlayer circuit (11) and extending in the plate thickness direction, and the upper surface side surface layer circuit (14) provided on the upper surface side of the upper surface side interlayer circuit (12).
  • a printed circuit board having a lower surface side surface circuit (15) provided on the lower surface side of the lower surface side interlayer circuit (13) and an insulating layer (31; 32), and the central interlayer circuit (11).
  • the upper surface side interlayer circuit (12) and the lower surface side interlayer circuit (13) are provided from an integral conductor having no connecting surface, and the upper surface side surface layer circuit (14) is of the insulating layer (31).
  • the upper surface and the upper surface of the upper surface side interlayer circuit (12) are flush with each other, and are provided over the upper surface of the insulating layer (31) and the upper surface of the upper surface side interlayer circuit (12).
  • the lower surface of the insulating layer (32) and the lower surface side interlayer circuit (15) are flush with each other, and the lower surface of the insulating layer (32) and the lower surface side interlayer circuit (15). It is characterized in that it is provided over the lower surface of 15).
  • the present invention comprises a central interlayer circuit (11) extending in the plane direction of a printed circuit board, an upper surface side interlayer circuit (12) provided on one end side of the central interlayer circuit and extending in the plate thickness direction, and the central interlayer circuit.
  • the lower surface side interlayer circuit (13) provided on the other end side and extending in the plate thickness direction, the insulating layer (31), the upper surface side inner layer plane circuit (41), and the upper surface side inner layer interlayer circuit (42) are provided.
  • the printed circuit board including the central interlayer circuit (11), the upper surface side interlayer circuit (12), and the lower surface side interlayer circuit (13) are provided from an integral conductor having no connecting surface, and the upper surface side inner layer is provided.
  • the upper surface of the insulating layer (31) and the upper surface of the upper surface side interlayer circuit (12) are flush with each other, and the upper surface of the insulating layer (31) and the upper surface side interlayer circuit (12) are flush with each other.
  • the upper surface side inner layer interlayer circuit (42) is provided from an integral conductor having no connection surface with the upper surface side inner layer plane circuit (41), and the upper surface side inner layer plane is provided.
  • the upper surface side interlayer circuit (12) is connected to the other end side of the circuit (41), and the upper surface side inner layer interlayer circuit (42) is provided on one end side of the upper surface side inner layer plane circuit (41). It is characterized by including.
  • the present invention includes the central interlayer circuit (11), the upper surface side interlayer circuit (12), the lower surface side interlayer circuit (13), the upper surface side surface layer circuit (14), and the lower surface side surface layer circuit (15).
  • a printed circuit board having a first circuit (10) and another planar circuit (16; 20) extending in a planar direction that is not connected to the first circuit (10), and is an upper surface side interlayer circuit.
  • An insulating layer (31; 32) is provided on the upper surface side or the lower surface side of the (12) or the lower surface side interlayer circuit (13), and the other circuit is provided on the upper surface side or the lower surface side of the insulating layer (31; 32).
  • the other circuit (20) includes an upper surface side interlayer circuit (22) of another circuit extending in the plate thickness direction, a central interlayer circuit (21) of another circuit extending in the plane direction, and a plate thickness direction.
  • the lower surface side interlayer circuit (23) of the other circuit extending and the other planar circuit (24) extending in the plane direction are included, and the upper surface side interlayer circuit (22) of the other circuit and the other circuit are included.
  • the central interlayer circuit (21) and the lower surface side interlayer circuit (23) of the other circuit are provided from an integral conductor having no connecting surface.
  • the present invention includes a central interlayer circuit (11) extending in the plane direction of a printed circuit board, an upper surface side interlayer circuit (12) provided on one end side of the central interlayer circuit (11), and an upper surface side interlayer circuit (12) extending in the plate thickness direction.
  • the lower surface side interlayer circuit (13) provided on the other end side of the interlayer circuit (11) and extending in the plate thickness direction, and the upper surface side surface layer circuit (14) provided on the upper surface side of the upper surface side interlayer circuit (12).
  • a printed circuit board having a lower surface side surface circuit (15) provided on the lower surface side of the lower surface side interlayer circuit (13) and an insulating layer (31; 32), and the central interlayer circuit (11).
  • the upper surface side interlayer circuit (12) and the lower surface side interlayer circuit (13) are provided from an integral conductor having no connecting surface, and the upper surface side surface layer circuit (14) is of the insulating layer (31).
  • the upper surface and the upper surface of the upper surface side interlayer circuit (12) are flush with each other, and are provided over the upper surface of the insulating layer (31) and the upper surface of the upper surface side interlayer circuit (12).
  • the lower surface of the insulating layer (32) and the lower surface side interlayer circuit (15) are flush with each other, and the lower surface of the insulating layer (32) and the lower surface side interlayer circuit (15).
  • connection portion on the upper surface side of the upper surface side interlayer circuit and the connection portion on the lower surface side of the lower surface side interlayer circuit are formed into a plate like a conventional through hole. Since it is not necessary to arrange them in a straight line in the thickness direction, the degree of freedom in circuit design is increased, and there is an effect that connection failure is unlikely to occur.
  • the present invention comprises a central interlayer circuit (11) extending in the plane direction of a printed circuit board, an upper surface side interlayer circuit (12) provided on one end side of the central interlayer circuit and extending in the plate thickness direction, and the central interlayer circuit.
  • the lower surface side interlayer circuit (13) provided on the other end side and extending in the plate thickness direction, the insulating layer (31), the upper surface side inner layer plane circuit (41), and the upper surface side inner layer interlayer circuit (42) are provided.
  • the printed circuit board including the central interlayer circuit (11), the upper surface side interlayer circuit (12), and the lower surface side interlayer circuit (13) are provided from an integral conductor having no connecting surface, and the upper surface side inner layer is provided.
  • the upper surface of the insulating layer (31) and the upper surface of the upper surface side interlayer circuit (12) are flush with each other, and the upper surface of the insulating layer (31) and the upper surface side interlayer circuit (12) are flush with each other.
  • the upper surface side inner layer interlayer circuit (42) is provided from an integral conductor having no connection surface with the upper surface side inner layer plane circuit (41), and the upper surface side inner layer plane is provided.
  • the upper surface side interlayer circuit (12) is connected to the other end side of the circuit (41), and the upper surface side inner layer interlayer circuit (42) is provided on one end side of the upper surface side inner layer plane circuit (41).
  • the central interlayer circuit (11), the upper surface side interlayer circuit (12), the lower surface side interlayer circuit (13), and the upper surface side inner layer plane circuit are included. There is an effect that a connection failure is less likely to occur between (41) and the upper surface side inner layer interlayer circuit (42).
  • the present invention includes the central interlayer circuit (11), the upper surface side interlayer circuit (12), the lower surface side interlayer circuit (13), the upper surface side surface layer circuit (14), and the lower surface side surface layer circuit (15).
  • a printed circuit board having a first circuit (10) and another planar circuit (16; 20) extending in a planar direction that is not connected to the first circuit (10), and is an upper surface side interlayer circuit.
  • An insulating layer (31; 32) is provided on the upper surface side or the lower surface side of the (12) or the lower surface side interlayer circuit (13), and the other circuit is provided on the upper surface side or the lower surface side of the insulating layer (31; 32).
  • the other circuit (16; 20) is provided, and an insulating layer (31; 32) is provided between the other circuit (16; 20) and the upper surface side interlayer circuit (12) or the lower surface side interlayer circuit (13).
  • the other circuit (16; 20) existing in the thickness direction of the printed circuit board and the upper surface side interlayer circuit (12) or the lower surface side interlayer circuit (13) are arranged so as to overlap each other in the plane direction of the printed circuit board. Therefore, another plane circuit can be arranged on the upper surface side or the lower surface side of the upper surface side interlayer circuit (12) or the lower surface side interlayer circuit with the insulating layer sandwiched in the plate thickness direction, and the degree of freedom in circuit design is increased. In addition, the connection failure of the first circuit is unlikely to occur.
  • the other circuit (20) includes an upper surface side interlayer circuit (22) of another circuit extending in the plate thickness direction, a central interlayer circuit (21) of another circuit extending in the plane direction, and a plate thickness direction.
  • the lower surface side interlayer circuit (23) of the other circuit extending and the other planar circuit (24) extending in the plane direction are included, and the upper surface side interlayer circuit (22) of the other circuit and the other circuit are included. Since the central interlayer circuit (21) and the lower surface side interlayer circuit (23) of the other circuit are provided from an integral conductor having no connecting surface, an insulating layer is sandwiched in the plate thickness direction.
  • another planar circuit can be arranged on the upper surface side or the lower surface side of the upper surface side interlayer circuit (12) or the lower surface side interlayer circuit, which increases the degree of freedom in circuit design and increases the first circuit and the second circuit. Circuit connection failure is unlikely to occur.
  • FIG. 1 The plan view of the printed circuit board which concerns on Embodiment 1 for carrying out the invention.
  • the figure is a cross-sectional view taken along the line CC shown in FIG. (2)
  • the figure is a cross-sectional view taken along the line DD shown in FIG.
  • FIG. 2 is a process chart of a method for manufacturing a printed circuit board according to the first embodiment for carrying out the invention in the CC sectional view shown in FIG.
  • FIG. 2 is a process chart of a method for manufacturing a printed circuit board according to the first embodiment for carrying out the invention in the DD cross-sectional view shown in FIG. (1)
  • the figure is a plan view of the printed circuit board according to the second aspect for carrying out the invention.
  • FIG. 6 is a process chart of a method for manufacturing a printed circuit board according to a third aspect for carrying out the invention in the cross-sectional view taken along the line EE shown in FIG. FIG.
  • FIG. 6 is a process chart of a method for manufacturing a printed circuit board according to a third embodiment for carrying out the invention in the FF sectional view shown in FIG.
  • FIG. 6 is a process chart of a method for manufacturing a printed circuit board according to a third aspect for carrying out the invention in the GG sectional view shown in FIG.
  • FIG. 3 is a perspective view of a circuit in a state where the insulating layer of the printed circuit board according to the third embodiment for carrying out the invention is removed.
  • FIG. 3 is a perspective view of a circuit in a state where the insulating layer of the printed circuit board according to the third embodiment for carrying out the invention is removed.
  • FIG. 3 is a perspective view of a circuit in a state where the insulating layer of the printed circuit board according to the third embodiment for carrying out the invention is removed. Sectional drawing of the through hole part of the conventional printed circuit board.
  • FIG. 2 (1) is a cross-sectional view taken along the line CC of the printed circuit board 30 shown in FIG. 1
  • FIG. 2 (2) is a cross-sectional view taken along the line DD of the printed circuit board 30 shown in FIG.
  • the printed circuit board 30 is not provided with a through hole in the Z-axis (plate thickness) direction for connecting the layers.
  • the printed circuit board 30 includes an insulating layer 31; 32, a first circuit 10, and a second circuit 20.
  • the first circuit 10 and the second circuit 20 are circuits that are not connected to each other and are separated by an insulating layer 31; 32.
  • the first circuit 10 will be described with reference to FIG. 2 (1).
  • the first circuit 10 includes the central interlayer circuit 11 of the first circuit 10, the upper surface side interlayer circuit 12 of the first circuit 10, the lower surface side interlayer circuit 13 of the first circuit 10, and the upper surface side of the first circuit 10.
  • the surface layer circuit 14 and the lower surface side surface circuit 15 of the first circuit 10 are provided.
  • the central interlayer circuit 11 of the first circuit 10 is a circuit extending in the plane (XY axes) direction.
  • An upper surface side interlayer circuit 12 of the first circuit 10 is provided on one end side of the central interlayer circuit 11 of the first circuit 10.
  • a circuit in which the central interlayer circuit 11 of the first circuit 10 extends in a straight line in the X-axis direction is illustrated.
  • the central interlayer circuit 11 of the first circuit 10 and the upper surface side interlayer circuit 12 of the first circuit 10 are provided adjacent to each other, and the central interlayer circuit 11 of the first circuit 10 and the upper surface of the first circuit 10 are provided adjacent to each other.
  • the connection portion with the side interlayer circuit 12 does not have a connection surface in the plate thickness direction and the plane direction.
  • the upper surface side interlayer circuit 12 of the first circuit 10 extends in the plate thickness (Z-axis) direction, and the upper surface side surface layer circuit of the first circuit 10 is on the upper surface side of the upper surface side interlayer circuit 12 of the first circuit 10. 14 is provided.
  • the upper surface side interlayer circuit 12 of the first circuit 10 and the upper surface side surface circuit 14 of the first circuit 10 are provided adjacent to each other, and the upper surface side interlayer circuit 12 and the first circuit 10 of the first circuit 10 are provided adjacent to each other.
  • a connection surface 33 exists in the plane direction at the connection portion with the surface layer circuit 14 on the upper surface side of the above.
  • the connecting surface 33 is configured to be flush with the surface on the upper surface side of the insulating layer 31, and there is no connecting surface in the plate thickness direction.
  • the upper surface side surface circuit 14 of the first circuit 10 is a circuit extending in the plane direction. As shown in FIG. 2 (2) and FIG. 1, the upper surface side surface circuit 14 of the first circuit 10 is provided so as to pass through the upper surface side of the lower surface side interlayer circuit 23 of the second circuit 20 described later. The upper surface side surface circuit 14 of the first circuit 10 and the lower surface side interlayer circuit 23 of the second circuit 20 sandwich the insulating layer 31 in the plate thickness direction.
  • the insulating layer 31 exists between the upper surface side surface circuit 14 of the first circuit 10 and the lower surface side interlayer circuit 23 of the second circuit 20 in the thickness direction of the printed circuit board and is printed. In the plane direction of the substrate, the upper surface side surface circuit 14 of the first circuit 10 and the lower surface side interlayer circuit 23 of the second circuit 20 are overlapped with each other.
  • the second circuit 20 When connecting the central interlayer circuit 21 of the second circuit 20 and the surface layer circuit 25 on the lower surface side of the second circuit 20, if a through hole penetrating in a straight line in the plate thickness direction is provided as in the conventional case, the second circuit 20
  • the central interlayer circuit 21 of the circuit 20, the lower surface side circuit 25 of the second circuit 20, and the upper surface side surface circuit 14 of the first circuit 10 are connected by a through hole, and the first circuit 10 and the second circuit 10 are connected. Since the circuit 20 and the circuit 20 form one circuit, the upper surface side surface circuit 14 of the first circuit 10 cannot be arranged.
  • the central interlayer circuit of the second circuit 20 since the insulating layer 31 divides the first circuit 10 and the second circuit 20 in the plate thickness direction, the central interlayer circuit of the second circuit 20 The 21 and the lower surface side surface circuit 25 of the second circuit 20 can be connected by the lower surface side interlayer circuit 23 of the second circuit 20, and the upper surface side surface layer circuit 14 of the first circuit 10 can be arranged.
  • the lower surface side interlayer circuit 13 of the first circuit 10 is provided on the other end side of the central interlayer circuit 11 of the first circuit 10.
  • the central interlayer circuit 11 of the first circuit 10 and the lower surface side interlayer circuit 13 of the first circuit 10 are provided adjacent to each other, and the central interlayer circuit 11 of the first circuit 10 and the lower surface of the first circuit 10 are provided adjacent to each other.
  • the connection portion with the side interlayer circuit 13 does not have a connection surface in the plate thickness direction and the plane direction.
  • the lower surface side interlayer circuit 13 of the first circuit 10 extends in the plate thickness (Z-axis) direction, and the lower surface side of the lower surface side interlayer circuit 13 of the first circuit 10 is the lower surface side surface layer of the first circuit 10.
  • the circuit 15 is provided.
  • the lower surface side interlayer circuit 13 of the first circuit 10 and the lower surface side surface circuit 15 of the first circuit 10 are provided adjacent to each other, and the lower surface side interlayer circuit 13 and the first circuit 10 of the first circuit 10 are provided adjacent to each other.
  • a connecting surface 34 exists in the plane direction at the connecting portion with the surface layer circuit 15 on the lower surface side of the above.
  • the connecting surface 34 is configured to be flush with the surface on the lower surface side of the insulating layer 32, and there is no connecting surface in the plate thickness direction.
  • the lower surface side surface circuit 15 of the first circuit 10 is a circuit extending in the plane direction.
  • the lower surface side surface circuit 15 of the first circuit 10 is provided so as to pass through the lower surface side of the upper surface side interlayer circuit 22 of the second circuit 20 described later.
  • the lower surface side surface circuit 15 of the first circuit 10 and the upper surface interlayer circuit 22 of the second circuit 20 sandwich the insulating layer 32 in the plate thickness direction.
  • the printed circuit board has an insulating layer 32 between the lower surface side surface circuit 15 of the first circuit 10 and the upper surface side interlayer circuit 22 of the second circuit 20 in the thickness direction of the printed circuit board and is printed. In the plane direction of the substrate, the lower surface side surface circuit 15 of the first circuit 10 and the upper surface side interlayer circuit 22 of the second circuit 20 are overlapped.
  • the second circuit 20 When connecting the central interlayer circuit 21 of the second circuit 20 and the upper surface side surface circuit 24 of the second circuit 20, if a through hole penetrating in a straight line in the plate thickness direction is provided as in the conventional case, the second circuit 20 is provided.
  • the central interlayer circuit 21 of the circuit 20, the upper surface side circuit 24 of the second circuit 20, and the lower surface side circuit 15 of the first circuit 10 are connected by a through hole, and the first circuit 10 and the second circuit 10 are connected. Since the circuit 20 and the circuit 20 form one circuit, the lower surface side surface circuit 15 of the first circuit 10 cannot be arranged.
  • the central interlayer circuit of the second circuit 20 since the insulating layer 32 divides the first circuit 10 and the second circuit 20 in the plate thickness direction, the central interlayer circuit of the second circuit 20 The 21 and the upper surface side surface circuit 24 of the second circuit 20 can be connected by the upper surface side interlayer circuit 22 of the second circuit 20, and the lower surface side surface circuit 15 of the first circuit 10 can be arranged.
  • the second circuit 20 will be described with reference to FIG. 2 (2).
  • the second circuit 20 includes the central interlayer circuit 21 of the second circuit 20, the upper surface side interlayer circuit 22 of the second circuit 20, the lower surface side interlayer circuit 23 of the second circuit 20, and the upper surface side of the second circuit 20.
  • the surface layer circuit 24 and the lower surface side surface circuit 25 of the second circuit 20 are provided.
  • the central interlayer circuit 21 of the second circuit 20 is a circuit extending in the plane (XY axes) direction.
  • An upper surface side interlayer circuit 22 of the second circuit 20 is provided on the other end side of the central interlayer circuit 21 of the second circuit 20.
  • a circuit in which the central interlayer circuit 21 of the second circuit 20 extends in a straight line in the X-axis direction is illustrated.
  • the central interlayer circuit 21 of the second circuit 20 and the upper surface side interlayer circuit 22 of the second circuit 20 are provided adjacent to each other, and the central interlayer circuit 21 of the second circuit 20 and the upper surface of the second circuit 20 are provided adjacent to each other.
  • the connection portion with the side interlayer circuit 22 does not have a connection surface in the plate thickness direction and the plane direction.
  • the upper surface side interlayer circuit 22 of the second circuit 20 extends in the plate thickness (Z-axis) direction, and the upper surface side surface layer circuit of the second circuit 20 is on the upper surface side of the upper surface side interlayer circuit 22 of the second circuit 20. 24 is provided.
  • the upper surface side interlayer circuit 22 of the second circuit 20 and the upper surface side surface circuit 24 of the second circuit 20 are provided adjacent to each other, and the upper surface side interlayer circuit 22 and the second circuit 20 of the second circuit 20 are provided adjacent to each other.
  • a connecting surface 36 exists in the plane direction at the connecting portion with the surface layer circuit 24 on the upper surface side of the above.
  • the connecting surface 36 is formed flush with the surface on the upper surface side of the insulating layer 31, and there is no connecting surface in the plate thickness direction.
  • the upper surface side surface circuit 24 of the second circuit 20 is a circuit extending in the plane direction. As shown in FIG. 2 (1) and FIG. 1, the upper surface side surface circuit 24 of the second circuit 20 is provided so as to pass through the upper surface side of the lower surface side interlayer circuit 13 of the first circuit 10. , The upper surface side surface circuit 24 of the second circuit 20 and the lower surface side interlayer circuit 13 of the first circuit 10 sandwich the insulating layer 31 in the plate thickness direction.
  • the insulating layer 31 exists between the upper surface side surface circuit 24 of the second circuit 20 and the lower surface side interlayer circuit 13 of the first circuit 10 in the thickness direction of the printed circuit board and is printed. In the plane direction of the substrate, the upper surface side surface circuit 24 of the second circuit 20 and the lower surface side interlayer circuit 13 of the first circuit 10 are overlapped with each other.
  • the central interlayer circuit of the first circuit 10 11 and the lower surface side surface circuit 15 of the first circuit 10 can be connected by the lower surface side interlayer circuit 13 of the first circuit 10, and the upper surface side surface layer circuit 24 of the second circuit 20 can be arranged.
  • the lower surface side interlayer circuit 23 of the second circuit 20 is provided on one end side of the central interlayer circuit 21 of the second circuit 20.
  • the central interlayer circuit 21 of the second circuit 20 and the lower surface side interlayer circuit 23 of the second circuit 20 are provided adjacent to each other, and the central interlayer circuit 21 of the second circuit 20 and the lower surface of the second circuit 20 are provided adjacent to each other.
  • the lower surface side interlayer circuit 23 of the second circuit 20 extends in the plate thickness (Z-axis) direction, and the lower surface side of the lower surface side interlayer circuit 23 of the second circuit 20 is the lower surface side surface layer of the second circuit 20.
  • the circuit 25 is provided.
  • the lower surface side interlayer circuit 23 of the second circuit 20 and the lower surface side surface circuit 25 of the second circuit 20 are provided adjacent to each other, and the lower surface side interlayer circuit 23 and the second circuit 20 of the second circuit 20 are provided adjacent to each other.
  • a connection surface 35 exists in the plane direction at the connection portion with the surface layer circuit 25 on the lower surface side of the above.
  • the connecting surface 35 is formed flush with the surface on the lower surface side of the insulating layer 32, and there is no connecting surface in the plate thickness direction.
  • the lower surface side surface circuit 25 of the second circuit 20 is a circuit extending in the plane direction.
  • the lower surface side surface circuit 25 of the second circuit 20 is provided so as to pass through the lower surface side of the upper surface side interlayer circuit 12 of the first circuit 10.
  • the lower surface side surface circuit 25 of the second circuit 20 and the upper surface side interlayer circuit 12 of the first circuit 10 sandwich the insulating layer 32 in the plate thickness direction.
  • the printed circuit board has an insulating layer 32 between the lower surface side surface circuit 25 of the second circuit 20 and the upper surface side interlayer circuit 12 of the first circuit 10 in the thickness direction of the printed circuit board and is printed. In the plane direction of the substrate, the lower surface side surface circuit 25 of the second circuit 20 and the upper surface side interlayer circuit 12 of the first circuit 10 are overlapped.
  • the central interlayer circuit of the first circuit 10 11 and the upper surface side surface circuit 14 of the first circuit 10 can be connected by the upper surface side interlayer circuit 12 of the first circuit 10, and the lower surface side surface circuit 25 of the second circuit 20 can be arranged.
  • the central interlayer circuit 11 of the first circuit 10, the upper surface side interlayer circuit 12 of the first circuit 10, and the lower surface side interlayer circuit 13 of the first circuit 10 are formed of an integral conductor having no connecting surface. Therefore, the connecting surface does not peel off due to thermal expansion of the conductor. Further, since there is no electrical resistance due to the presence of the connecting surface, it is suitable as a circuit for passing a large current.
  • the conductor of the upper surface side surface circuit 14 of the first circuit 10 and the lower surface side surface circuit 15 of the first circuit 10 is formed by plating, and the upper surface side interlayer circuit 12 of the first circuit 10 Since the upper surface of the insulating layer 31 and the upper surface of the insulating layer 31 are flush with each other and the lower surface of the interlayer circuit 13 on the lower surface side of the first circuit 10 and the lower surface of the insulating layer 32 are flush with each other, the plating process is performed.
  • the upper surface of the upper surface side interlayer circuit 12 of one circuit 10, the upper surface of the insulating layer 31, the lower surface of the lower surface side interlayer circuit 13 of the first circuit 10, and the lower surface of the insulating layer 32 are in good contact with the plating solution, and the first Conductors are provided over the upper surface of the upper surface side interlayer circuit 12 of the circuit 10 and the upper surface of the insulating layer 31, and on the lower surface of the lower surface side interlayer circuit 13 of the first circuit 10 and the lower surface of the insulating layer 32. Since the conductor is provided over the conductor, even if the connecting surfaces 33; 34 are present, the connecting surfaces are unlikely to be peeled off due to thermal expansion of the conductor.
  • the central interlayer circuit 21 of the second circuit 20, the upper surface side interlayer circuit 22 of the second circuit 20, and the lower surface side interlayer circuit 23 of the second circuit 20 are composed of an integral conductor having no connecting surface. Therefore, peeling of the connecting surface due to thermal expansion of the conductor does not occur. Further, since there is no electrical resistance due to the presence of the connecting surface, it is suitable as a circuit for passing a large current.
  • the conductor of the upper surface side surface circuit 24 of the second circuit 20 and the lower surface side surface circuit 25 of the second circuit 20 is formed by plating, and the upper surface side interlayer circuit 22 of the second circuit 20 is formed. Since the upper surface of the insulating layer 31 and the upper surface of the insulating layer 31 are flush with each other and the lower surface of the interlayer circuit 23 on the lower surface side of the second circuit 20 and the lower surface of the insulating layer 32 are flush with each other, the plating process is performed.
  • the upper surface of the upper surface side interlayer circuit 22 of the second circuit 20, the upper surface of the insulating layer 31, the lower surface of the lower surface side interlayer circuit 23 of the second circuit 20, and the lower surface of the insulating layer 32 are in good contact with the plating solution, and the second circuit 20 is second.
  • a conductor is provided over the upper surface of the upper surface side interlayer circuit 22 of the circuit 20 and the upper surface of the insulating layer 31, and also on the lower surface of the lower surface side interlayer circuit 23 of the second circuit 20 and the lower surface of the insulating layer 32. Since the conductor is provided over the conductor, even if the connecting surfaces 35; 36 are present, the connecting surfaces are unlikely to be peeled off due to thermal expansion of the conductor.
  • the first circuit 10 includes the upper surface side interlayer circuit 12 of the first circuit 10 provided on one end side of the central interlayer circuit 11 of the first circuit 10, and the central interlayer circuit 11 of the first circuit 10. Since it has the lower surface side interlayer circuit 13 of the first circuit 10 provided on the end side, the connection portion on the upper surface side of the upper surface side interlayer circuit 12 of the first circuit 10 and the first circuit 10 Since it is not necessary to arrange the connection portion on the lower surface side of the lower surface side interlayer circuit 13 in a straight line in the plate thickness direction as in the conventional through hole, the degree of freedom in circuit design is increased.
  • the second circuit 20 includes the upper surface side interlayer circuit 22 of the second circuit 20 provided on one end side of the central interlayer circuit 21 of the second circuit 20, and the central interlayer circuit 21 of the second circuit 20. Since it has the lower surface side interlayer circuit 23 of the second circuit 20 provided on the end side, the connection portion on the upper surface side of the upper surface side interlayer circuit 22 of the second circuit 20 and the second circuit 20 Since it is not necessary to arrange the connection portion on the lower surface side of the lower surface side interlayer circuit 23 in a straight line in the plate thickness direction as in the conventional through hole, the degree of freedom in circuit design is increased.
  • a method for manufacturing the printed circuit board 30 will be described with reference to FIGS. 3 and 4.
  • a plate-shaped conductor 38 having a flat surface is prepared. Copper or aluminum can be used as the conductor, but the conductor is not limited to these, and any substance that conducts electricity as an electric circuit of the printed circuit board can be used as the conductor.
  • a rolled plate can be used as the conductor 38.
  • a rolled plate is manufactured by inserting an ingot of a conductor as a raw material between two rotating rolls, stretching the ingot while crushing it, and thinning it to a desired thickness. It is a board. Specifically, a rolled copper plate or a rolled aluminum plate can be used.
  • the thickness of the plate-shaped conductor 38 having a flat surface is not particularly limited. However, when a rolled copper plate or rolled aluminum is used for the conductor 38, the lower limit of the thickness is preferably 0.3 mm or more, more preferably 0.6 mm or more. When a rolled copper plate or rolled aluminum is used for the conductor 38, the upper limit of the thickness is 2.0 mm or less, more preferably 1.0 mm or less. Within this range, the conductor 38 can be easily handled in the manufacturing process. When the thickness of the conductor 38 exceeds 1.0 mm, it becomes difficult to control the width of the circuits by etching (center interlayer circuit 11; 21, upper surface side interlayer circuit 12; 22, and lower surface side interlayer circuit 13; 23). Become. In addition, the manufacturing cost is high.
  • the plate-shaped conductor 38 also includes a lump of the conductor.
  • the portion that becomes the upper surface side interlayer circuit 12 of the first circuit 10 On the plate-shaped conductor 38, the portion that becomes the upper surface side interlayer circuit 12 of the first circuit 10, the portion that becomes the lower surface side interlayer circuit 13 of the first circuit 10, and the upper surface side interlayer circuit 22 of the second circuit 20.
  • a resist is provided to protect the portion to be formed and the portion to be the lower surface side interlayer circuit 23 of the second circuit 20, and half etching is performed.
  • half-etching is performed so that the central portion of the plate-shaped conductor 38 in the plate thickness direction is left.
  • the upper surface side interlayer circuit 12 of one circuit 10, the lower surface side interlayer circuit 13 of the first circuit 10, the upper surface side interlayer circuit 22 of the second circuit 20, and the lower surface side interlayer circuit 23 of the second circuit 20 are provided.
  • the resist is removed, and as shown in FIGS. 3 (3) and 4 (3), the lower surface of the conductor 38 is filled with an insulating resin to provide an insulating layer 32.
  • the upper surface side interlayer circuit 12 of the first circuit 10 the portion of the first circuit 10 which becomes the central interlayer circuit 11, the upper surface side interlayer circuit 22 of the second circuit 20, and the central interlayer circuit 21 of the second circuit 20
  • a resist is provided to protect the portion to be formed and the entire lower surface of the conductor 38, and etching is performed.
  • the resist is then removed. As shown in FIG. 3 (4) and FIG. 4 (4), the etching is performed so that the insulating layer 32 is exposed from the upper surface of the conductor 38.
  • the upper surface of the conductor 38 is filled with an insulating resin to provide an insulating layer 31.
  • the upper surface of the upper surface side interlayer circuit 12 of the first circuit 10 the upper surface of the upper surface side interlayer circuit 22 of the second circuit 20, the upper surface of the insulating layer 31, and the lower surface of the lower surface side interlayer circuit 13 of the first circuit 10.
  • the lower surface of the lower surface side interlayer circuit 23 of the second circuit 20 and the lower surface of the insulating layer 32 are surface-aligned.
  • the substrate intermediate 60 has at least a central interlayer circuit 11 of the first circuit 10, an upper surface side interlayer circuit 12 of the first circuit 10, and a lower surface side interlayer circuit 13 of the first circuit 10. This is a case where the central interlayer circuit 21 of the second circuit 20, the upper surface side interlayer circuit 22 of the second circuit 20, and the lower surface side interlayer circuit 23 of the second circuit 20 are not provided. However, it corresponds to the substrate intermediate 60.
  • a plating process is performed, and a conductor by the plating process is provided over the upper surface of the upper surface side interlayer circuit 12 of the first circuit 10 and the upper surface side interlayer circuit 22 of the second circuit 20 and the upper surface of the insulating layer 31. Be done. Further, a conductor by plating is provided over the lower surface side interlayer circuit 13 of the first circuit 10, the lower surface of the lower surface side interlayer circuit 23 of the second circuit 20, and the lower surface of the insulating layer 32. Copper plating can be used for forming the conductor by the plating treatment.
  • a resist is provided on the conductor provided by the plating process, and the etching process is performed to perform the upper surface side surface layer circuit 14 of the first circuit 10 and the upper surface side surface layer circuit 24 and the first circuit of the second circuit 20.
  • the first circuit 10 and the second circuit 20 are completed, and the printed circuit board 30 is completed.
  • the solder resist is applied to the printed circuit board 30, and the printed circuit board 30 in the form for carrying out the present invention is completed.
  • the central interlayer circuit 11 of the first circuit 10, the upper surface side interlayer circuit 12 of the first circuit 10, and the lower surface side interlayer circuit 13 of the first circuit 10 are an integral conductor having no connecting surface.
  • the modeling process may be any process for changing the shape of the integral conductor, and examples thereof include etching processing, cutting processing, polishing processing, laser processing, and pressing processing.
  • the central interlayer circuit 11 of the first circuit 10, the upper surface side interlayer circuit 12 of the first circuit 10, and the lower surface side interlayer circuit 13 of the first circuit 10 become an integral conductor without a connection surface and are connected. Since there is no portion, poor connection is unlikely to occur, and the presence of the connection portion has the effect of suppressing electrical resistance.
  • the central interlayer circuit 21 of 20 of the second circuit, the upper surface side interlayer circuit 22 of the second circuit 20, and the lower surface side interlayer circuit 23 of the second circuit 20 have no connecting surface?
  • the central interlayer circuit 21 of 20 of the second circuit, the upper surface side interlayer circuit 22 of the second circuit 20, and the lower surface side interlayer circuit 23 of the second circuit 20 were formed by molding one conductor. It is a thing.
  • the modeling process may be any process for changing the shape of the integral conductor, and examples thereof include etching processing, cutting processing, polishing processing, laser processing, and pressing processing.
  • the central interlayer circuit 21 of the second circuit 20 As a result, the central interlayer circuit 21 of the second circuit 20, the upper surface side interlayer circuit 22 of the second circuit 20, and the lower surface side interlayer circuit 23 of the second circuit 20 become an integral conductor without a connection surface and are connected. Since there is no portion, poor connection is unlikely to occur, and the presence of the connection portion has the effect of suppressing electrical resistance.
  • the thickness t1 of the central interlayer circuit 11 of the first circuit 10 in the plate thickness direction and the second circuit 20 It is also possible to control the impedance by making the thickness t2 in the plate thickness direction different from that of the central interlayer circuit 21.
  • the cross-sectional area of the upper surface side interlayer circuit 12 of the first circuit 10 or the upper surface side interlayer circuit 22 of the second circuit 20 in the plane direction and the lower surface side interlayer circuit 13 or the second circuit 20 of the first circuit 10 Since it is possible to design the interlayer circuit 23 on the lower surface side in a different cross-sectional area in the plane direction, the degree of freedom in circuit design is increased.
  • the impedance of the first circuit 10 is controlled as an example, after the step of paragraph 0044 and before the step of paragraph 0045, the upper surface side interlayer circuit 12 and the second circuit 20 of the first circuit 10 A resist is provided to protect the upper surface side interlayer circuit 22, the central interlayer circuit 21 of the second circuit 20, and the entire lower surface of the conductor 38, and by performing half etching, the central interlayer circuit 21 of the second circuit 20 is provided.
  • the central interlayer circuit 11 of the first circuit 10 which is thinner than the thickness in the plate thickness direction may be provided.
  • the thickness t1 of the central interlayer circuit 11 of the first circuit 10 in the plate thickness direction is adjusted to be thinner than the thickness t2 of the central interlayer circuit 21 of the second circuit 20 in the plate thickness direction. This improves the degree of freedom in circuit design.
  • the first circuit 10 has the same configuration as that of the first embodiment for carrying out the invention.
  • the second circuit 20 is provided with only the surface layer side upper surface circuit 24, and the central interlayer circuit 21 of the second circuit 20 of the first embodiment and the upper surface side interlayer circuit 22 and the second circuit 20 of the second circuit 20 for carrying out the invention.
  • the invention is different from the first embodiment in that the lower surface side interlayer circuit 23 of the circuit 20 and the lower surface side surface circuit 25 of the second circuit 20 are not provided.
  • the second circuit 20 does not need to have the central interlayer circuit 21 of the second circuit 20, the upper surface side interlayer circuit 22 of the second circuit 20, and the lower surface side interlayer circuit 23 of the second circuit 20. .. Further, a surface layer circuit 16 on the lower surface side of the third circuit extending in the plane direction, which is not connected to the first circuit 10 and the second circuit 20, is provided. In this embodiment, the case where the central interlayer circuit 11 of the first circuit 10 extends in the X-axis direction and the Y-axis direction is illustrated.
  • the surface layer side upper surface circuit 24 of the second circuit 20 is provided so as to pass through the upper surface side of the lower surface side interlayer circuit 13 of the first circuit 10, and is provided with the surface layer side upper surface circuit 24 of the second circuit 20.
  • the lower surface side interlayer circuit 13 of one circuit 10 is sandwiched between the insulating layer 31 in the plate thickness direction and overlapped in the plane direction of the printed circuit board.
  • the insulating layer 31 exists between the surface layer side upper surface circuit 24 of the second circuit 20 and the lower surface side surface circuit 15 of the first circuit 10 in the thickness direction of the printed circuit board and is printed.
  • the surface layer side upper surface circuit 24 of the second circuit 20 and the lower surface side surface circuit 15 of the first circuit 10 are overlapped in the plane direction of the substrate.
  • the lower surface side surface circuit 16 of the third circuit is provided so as to pass through the lower surface side of the upper surface side interlayer circuit 12 of the first circuit 10, and is provided with the lower surface side surface layer circuit 16 of the third circuit and the first one.
  • the upper surface side interlayer circuit 12 of the circuit 10 is sandwiched between the insulating layer 32 in the plate thickness direction and overlapped in the plane direction of the printed circuit board.
  • the printed circuit board has an insulating layer 32 between the lower surface side surface circuit 16 of the third circuit and the upper surface side surface circuit 12 of the first circuit 10 in the thickness direction of the printed circuit board and the printed circuit board. In the plane direction of the above, the lower surface side surface circuit 16 of the third circuit and the upper surface side surface circuit 12 of the first circuit 10 are overlapped.
  • the lower surface side circuit 25 of paragraphs 0033 and 0034 can be read as the lower surface surface circuit 16, and the second circuit 20 can be read as the third circuit.
  • the circuit intermediate 60 is used without performing the step of the second circuit 20 shown in FIG.
  • the upper surface side surface circuit 24 of 20 of the second circuit and the lower surface side surface circuit 16 of the third circuit are provided by providing a resist on the conductor provided by the plating process and performing the etching process. Just do it.
  • the first circuit is formed between the upper surface side interlayer circuit 12 of the first circuit 10 of the first circuit 10 and the upper surface side surface circuit 14 of the first circuit 10 for carrying out the invention. It is a structure in which the upper surface side inner layer circuit 40 of 10 is provided.
  • the upper surface side inner layer circuit 40 of the first circuit 10 includes an upper surface side inner layer plane circuit 41 of the first circuit 10 and an upper surface side inner layer interlayer circuit 42 of the first circuit 10.
  • the first circuit 10 according to the third embodiment for carrying out the invention is the central interlayer circuit 11 of the first circuit 10, the upper surface side interlayer circuit 12 of the first circuit 10, and the lower surface side interlayer circuit of the first circuit 10. 13 and the upper surface side surface circuit 14 of the first circuit 10, the lower surface side surface circuit 15 of the first circuit 10, the upper surface side inner plane circuit 41 of the first circuit 10, and the upper surface side inner layer interlayer circuit of the first circuit 10. It has a structure including 42.
  • the upper surface side inner layer planar circuit 41 of the first circuit 10 is a circuit extending in the planar direction of the printed circuit board, and the first circuit 10
  • An upper surface side inner layer interlayer circuit 42 of the first circuit 10 is provided on one end side of the upper surface side inner layer plane circuit 41.
  • the upper surface side inner layer planar circuit 41 of the first circuit 10 and the upper surface side inner layer interlayer circuit 42 of the first circuit 10 are provided adjacent to each other, and the upper surface side inner layer planar circuit 41 of the first circuit 10 and the first
  • the connection portion of the circuit 10 with the upper surface side inner layer interlayer circuit 42 is composed of an integral conductor having no connecting surface in the plate thickness direction and the plane direction.
  • the upper surface side inner layer interlayer circuit 42 of the first circuit 10 extends in the plate thickness (Z axis) direction, and the first circuit extending in the plane direction on the upper surface side of the upper surface side inner layer interlayer circuit 42 of the first circuit 10
  • the upper surface side surface circuit 14 of 10 is provided.
  • the upper surface side inner layer interlayer circuit 42 of the first circuit 10 and the upper surface side surface layer circuit 14 of the first circuit 10 are provided adjacent to each other, and the upper surface side inner layer interlayer circuit 42 of the first circuit 10 and the first A connection surface 51 exists in the plane direction at the connection portion of the circuit 10 with the surface layer circuit 14 on the upper surface side.
  • the connecting surface 51 is formed flush with the surface on the upper surface side of the insulating layer 52, and there is no connecting surface in the plate thickness direction.
  • the other end side of the upper surface side inner layer plane circuit 41 of the first circuit 10 is adjacent to the upper surface side interlayer circuit 12 of the first circuit 10, and the upper surface side inner layer plane circuit 41 of the first circuit 10
  • a connecting surface 53 exists in the plane direction at the connecting portion of the first circuit 10 with the upper surface side interlayer circuit 12.
  • the connecting surface 53 is formed flush with the surface on the upper surface side of the insulating layer 31, and there is no connecting surface in the plate thickness direction.
  • the upper surface side inner layer interlayer circuit 42 of the first circuit 10 is provided so as to pass through the upper surface side of the plane circuit 55 of the fourth circuit.
  • the upper surface side inner layer interlayer circuit 42 of the circuit 10 and the planar circuit 55 of the fourth circuit sandwich the insulating layer 31; 32 in the plate thickness direction.
  • the planar circuit 55 of the fourth circuit, the first circuit 10 and the second circuit 20 are not connected to each other.
  • the insulating layer 31; 32 is present between the plane circuit 55 of the fourth circuit and the upper surface side inner layer interlayer circuit 42 of the first circuit 10 in the thickness direction of the printed circuit board, and the printed circuit board is printed.
  • the plane circuit 55 of the fourth circuit and the upper surface side inner layer interlayer circuit 42 of the first circuit 10 overlap each other.
  • the insulating layer 31; 32 divides the first circuit 10 and the plane circuit 55 of the fourth circuit in the plate thickness direction, the first circuit
  • the upper surface side inner layer plane circuit 41 of 10 and the upper surface side surface circuit 14 of the first circuit 10 can be connected by the upper surface side inner layer interlayer circuit 42 of the first circuit 10, and the plane circuit 55 of the fourth circuit is arranged. Is possible.
  • the upper surface side inner layer plane circuit 41 of the first circuit 10 and the upper surface side inner layer interlayer circuit 42 of the first circuit 10 are conductors produced by plating, and the upper surface side interlayer circuit 12 of the first circuit 10 Since the plating process is performed so that the upper surface and the upper surface of the insulating layer 31 are flush with each other, the upper surface of the upper surface side interlayer circuit 12 of the first circuit 10 and the upper surface of the insulating layer 31 come into good contact with the plating solution. Therefore, even if the connecting surface 53 is present, the connecting surface is unlikely to be peeled off due to thermal expansion of the conductor.
  • the plating process is performed in a state where the upper surface of the upper surface side inner layer interlayer circuit 42 of the first circuit 10 and the upper surface of the insulating layer 52 are flush with each other, the upper surface side inner layer interlayer circuit 42 of the first circuit 10 The upper surface and the upper surface of the insulating layer 52 come into good contact with the plating solution. Therefore, even if the connecting surface 51 is present, the connecting surface is unlikely to be peeled off due to thermal expansion of the conductor.
  • FIGS. 8 to 10 a method for manufacturing the printed circuit board of the third embodiment for carrying out the invention will be described. As described in paragraphs 0041 to 0046, FIGS. 3 (1) to (5) The same process is performed, and as shown in FIGS. 8 (1) to 10 (1), a conductor 39 is formed on the entire upper surface side by plating.
  • the portion of the first circuit 10 to be the upper surface side inner layer interlayer circuit 42 is protected by a resist and half-etched to create the upper surface side inner layer interlayer circuit 42 of the first circuit 10, and then the first circuit.
  • the upper surface side inner layer interlayer circuit 42 of 10 and the portion of the first circuit 10 to be the upper surface side inner layer plane circuit 41 are protected by a resist, and etching is performed so that the insulating layer 31 of the lower layer of the conductor 39 is exposed. By doing so, as shown in FIG. 8 (2), FIG. 9 (2), and FIG. 10 (2), the upper surface side inner layer circuit 40 of the first circuit 10 is created.
  • the insulating resin is filled and the insulating layer 52 is provided. Then, the upper surface of the insulating layer 52 and the upper surface of the upper surface side inner layer interlayer circuit 42 of the first circuit 10 are surface-aligned so that the upper surface of the insulating layer 52 and the upper surface of the upper surface side inner layer interlayer circuit 42 of the first circuit 10 are formed. It becomes flush with each other and is in the state of FIG. 8 (3), FIG. 9 (3), and FIG. 10 (3).
  • a plating process is performed, and a conductor is provided over the upper surface of the insulating layer 52 and the upper surface of the upper surface side inner layer interlayer circuit 42 of the first circuit 10, and the surface layer circuit 14 on the upper surface side of the first circuit 10 is provided.
  • the lower surface side surface circuit 15 of the first circuit 10, the second circuit 20, and the planar circuit 55 of the fourth circuit are provided.
  • the first circuit is formed between the upper surface side interlayer circuit 12 of the first circuit 10 of the first circuit 10 and the upper surface side surface circuit 14 of the first circuit 10 for carrying out the invention.
  • the structure is such that the upper surface side inner layer circuit 40 of 10 is provided, the lower surface of the first circuit 10 is formed between the lower surface side interlayer circuit 13 of the first circuit 10 and the lower surface side surface circuit 15 of the first circuit 10.
  • the lower surface side inner layer circuit of the first circuit 10 including the side inner layer interlayer circuit and the lower surface side inner layer plane circuit of the first circuit 10 may be provided.
  • the lower surface side inner layer circuit of the first circuit 10 is the same as the upper surface side inner layer circuit 40 of the first circuit 10 in a state where the printed circuit board of the third embodiment is turned upside down, and the lower surface side inner layer circuit of the first circuit 10
  • the circuit and the inner layer plane circuit on the lower surface side of the first circuit 10 are circuits without a connecting surface.
  • the upper surface side inner layer circuit 40 of the first circuit 10 of the first circuit 10 and the lower surface side inner layer circuit of the first circuit 10 for carrying out the invention may be provided between the upper surface side interlayer circuit 22 of the second circuit 20 of the second circuit 20 for carrying out the invention and the upper surface side surface layer circuit 24 of the second circuit 20, the upper surface side inner layer circuit 40 of the first circuit 10 Similarly, the upper surface side inner layer circuit of the second circuit 20 may be provided.
  • An inner layer circuit on the lower surface side may be provided.
  • the planar circuit 55 of the fourth circuit is the same as the second circuit 20 of the first embodiment for carrying out the invention, the central interlayer circuit of the fourth circuit, the upper surface side interlayer circuit of the fourth circuit, and the fourth. It may have an interlayer circuit on the lower surface side of the four circuits.
  • the central interlayer circuit of the fourth circuit, the upper surface side interlayer circuit of the fourth circuit, and the lower surface side interlayer circuit of the fourth circuit are integrated without a connecting surface provided from a plate-shaped conductor.
  • planar circuit 55 of the fourth circuit may have an upper surface side inner layer circuit of the fourth circuit similar to the upper surface side inner layer circuit 40 of the first circuit 10, and may have a lower surface side of the first circuit 10. It may have an inner layer circuit on the lower surface side of the fourth circuit similar to the inner layer circuit.
  • the invention in the present specification is arranged so that the interlayer circuit of one circuit and the other circuit not connected to one circuit overlap each other in a plan view. Since the planar circuits of each layer of one circuit can be connected to each other without providing a through hole in the plate thickness direction, the other circuit is arranged with the insulating layer sandwiched on the upper surface side or the lower surface side of the interlayer circuit of one circuit. Therefore, the degree of freedom in circuit design is improved.
  • the interlayer circuit extending in the plate thickness direction and the planar circuit extending in the planar direction are connected without a connecting surface, or the connecting portion between the interlayer circuit extending in the plate thickness direction and the planar circuit extending in the planar direction is insulated. Since the printed circuit board is connected in a flush state with the layers and is connected without a connecting surface in the plate thickness direction, the printed circuit board is less likely to cause a connection failure.
  • the interlayer circuit of one of the circuits in paragraph 0076 is created from the upper surface side interlayer circuit 12 of the first circuit 10, the lower surface side interlayer circuit 13 of the first circuit 10, and the conductor created by plating.
  • the upper surface side inner layer circuit 42 of the upper surface side inner layer circuit 40 and the inner layer layer circuit of the lower surface side inner layer circuit created from the conductor created by the plating process are included.
  • the planar circuit of one circuit in paragraph 0076 is the central interlayer circuit 11 of the first circuit 10, the upper surface side interlayer circuit 12 of the first circuit 10, and the lower surface side interlayer circuit 13 of the first circuit 10. And the inner layer plane circuit 41 on the upper surface side of the first circuit 10, and the inner layer plane circuit of the first circuit 10 made from the conductor created by the plating process in the first circuit 10.
  • the other circuit not connected to one circuit in paragraph 0076 is a second circuit 20 and a second circuit 20 created from the conductor created by the plating process in the second circuit 20.
  • the plane circuit 55 of the fourth circuit (the plane circuit 55 of the fourth circuit is the central interlayer circuit of the fourth circuit, the upper surface side interlayer circuit of the fourth circuit, the lower surface side interlayer circuit of the fourth circuit, and the fourth Including the case where the circuit has an inner layer circuit on the upper surface side and an inner layer circuit on the lower surface side of the fourth circuit).
  • the lower limit of the thickness of the substrate intermediate 60 is preferably 0.25 mm or more, more preferably 0.55 mm or more.
  • the thickness of the substrate intermediate 60 is preferably less than 2.0 mm, more preferably less than 1.0 mm. Within this range, the substrate intermediate 60 can be easily handled in the manufacturing process. Further, when the thickness of the substrate intermediate 60 is 0.55 mm or more, the possibility that the substrate intermediate 60 is warped is reduced.
  • the risk of warpage of the substrate is reduced. it can. Further, since the depth at the time of etching is secured and the insulating layer 31 and the insulating layer 32 can be sufficiently filled, the possibility of cracks in the insulating layer 31 or the insulating layer 32 is reduced.
  • the central interlayer circuit 21 of the second circuit 20, the upper surface side interlayer circuit 22 of the second circuit 20, and the lower surface side interlayer circuit 23 of the second circuit 20 are in the rolling direction (the plane of the printed circuit board (X-). It becomes a layered metal structure extending in the (Y-axis) direction).
  • heat treatment in the process of producing a printed circuit board results in crystal grains that are close to equiaxed.
  • the circuit of the conductor (copper) formed by the plating treatment is a columnar metal structure in the thickness direction (Z-axis direction).
  • the electronic device of the present invention is an electronic device provided with the printed circuit board of the present invention, and its use is not particularly limited.
  • the printed circuit board has a printed circuit board in which the number of connecting surfaces of the conductors, which is a circuit of the printed circuit board, can be reduced and the connecting surfaces are well connected, it is possible to suppress poor connection between the conductors. it can. Further, the resistance value generated at the connecting portion between the conductors can be suppressed, and the power loss generated at the connecting portion between the conductors can be suppressed (reduction of the power consumption of the electronic device).
  • First circuit 11 Central interlayer circuit 12 Upper interlayer circuit 13 Bottom side interlayer circuit 14 Upper surface side surface circuit 15 Lower surface side surface circuit 16 Lower surface side surface circuit of third circuit 20
  • Second circuit 21 Central interlayer circuit 22 Upper surface Side interlayer circuit 23 Bottom side interlayer circuit 24 Top side surface layer circuit 25
  • Bottom side surface layer circuit 30 Printed circuit board 31 Insulation layer 32 Insulation layer 33 Connection surface 34 Connection surface 35 Connection surface 36 Connection surface 38 Conductor 39 Conductor 40 Top side inner layer circuit 41 Upper surface side inner layer planar circuit 42 Upper surface side inner layer interlayer circuit 51 Connection surface 52 Insulation layer 53 Connection surface 54 Connection surface 55 Plane circuit 60 of fourth circuit Substrate intermediate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】回路設計に自由度がありかつ回路の接続不良が起こりにくいプリント基板を提供する。 【解決手段】中央層間回路11と上面側層間回路12と下面側層間回路13とが接続面のない一体の導電体から形成される。又、上面側層間回路12と上面側表層回路14との接続面33及び下面側層間回路13と下面側表層回路15との接続面34は板厚方向に接続面がないことから、接続状態が良好である。よって、第一の回路10は接続不良がおこりにくい。又、上面側層間回路12と下面側層間回路13とがプリント基板の平面方向において位置をずらして配置できることから回路設計の自由度が増加する。上面側層間回路12よりも下側又は下面側層間回路13よりも上側に絶縁層31;32を挟んだ状態で第一の回路と連結していない平面回路24;16を配置できる。

Description

プリント基板
 本発明は、回路設計に自由度がありかつ回路の接続不良が起こりにくいプリント基板に関する。
 図14の従来図に示したプリント基板901は、板状の絶縁体902からなる基材の上面及び下面に銅箔のような導電体が設けられた基板にドリル等で基板の板厚方向に一直線状に貫通孔を設けた後、メッキ処理にて貫通孔内部と上面及び下面の銅箔に導電体を設ける。その後、上面の回路903と下面の回路904とを形成するため、回路となる部分と貫通孔とをエッチングレジストで覆い、エッチング処理を行うことで、プリント基板901が作成される。貫通孔内部に導電体906が設けられた部分はスルーホール905と呼ばれ、このスルーホール905により上面の回路903と下面の回路904とが連結されるが、メッキ処理の際に、貫通孔内部にメッキ液が良好に接触した状態で処理が行われる必要があり、その処理が不十分の場合には初期断線やプリント基板の熱膨張を原因とする経年劣化による断線の不具合が生じる恐れがある。以上のことから、上面の回路903と下面の回路904とを板厚方向に繋ぐ導電体906の信頼度の向上が課題であった。
 又、従来のプリント基板901では、板厚方向に一直線状に貫通孔を設ける必要があることから、スルーホール905で繋ぐ上面の回路903と下面の回路904とが基板の板厚方向に一直線状に(基板の平面方向において同じ座標に)設けられる必要があり、回路設計の自由度の点で制約があった。
特開2006-332449号公報
 本発明は、上記背景技術に鑑みてなされたものであり、プリント基板の板厚方向に一直線状の貫通孔を設けることなく、回路設計の自由度を向上させかつ接続不良のおこりにくいプリント基板の提供を目的とする。
 本発明は、プリント基板の平面方向に延びる中央層間回路(11)と、前記中央層間回路(11)の一端の側に設けられた板厚方向に延びる上面側層間回路(12)と、前記中央層間回路(11)の他端の側に設けられた板厚方向に延びる下面側層間回路(13)と、前記上面側層間回路(12)の上面側に設けられた上面側表層回路(14)と、前記下面側層間回路(13)の下面側に設けられた下面側表層回路(15)と、絶縁層(31;32)とを有するプリント基板であって、前記中央層間回路(11)と前記上面側層間回路(12)と前記下面側層間回路(13)とが接続面の無い一体の導電体から設けられており、前記上面側表層回路(14)は、前記絶縁層(31)の上面と前記上面側層間回路(12)の上面とが面一の状態で、前記絶縁層(31)の上面と前記上面側層間回路(12)の上面とに渡って設けられており、前記下面側表層回路(15)が、前記絶縁層(32)の下面と前記下面側層間回路(15)の下面とが面一の状態で、前記絶縁層(32)の下面と前記下面側層間回路(15)の下面とに渡って設けられたことを特徴とする。
 本発明は、プリント基板の平面方向に延びる中央層間回路(11)と、前記中央層間回路の一端の側に設けられた板厚方向に延びる上面側層間回路(12)と、前記中央層間回路の他端の側に設けられた板厚方向に延びる下面側層間回路(13)と、絶縁層(31)と、上面側内層平面回路(41)と、上面側内層層間回路(42)と、を含むプリント基板であって、前記中央層間回路(11)と前記上面側層間回路(12)と前記下面側層間回路(13)とが接続面の無い一体の導電体から設けられ、前記上面側内層平面回路(41)が、前記絶縁層(31)の上面と前記上面側層間回路(12)の上面とが面一の状態で、前記絶縁層(31)の上面と前記上面側層間回路(12)の上面とに渡って設けられており、前記上面側内層層間回路(42)が、前記上面側内層平面回路(41)と接続面の無い一体の導電体から設けられ、前記上面側内層平面回路(41)の他端の側に前記上面側層間回路(12)が接続されかつ前記上面側内層平面回路(41)の一端の側に前記上面側内層層間回路(42)が設けられたことを含むことを特徴とする。
 本発明は、前記中央層間回路(11)と前記上面側層間回路(12)と前記下面側層間回路(13)と前記上面側表層回路(14)と前記下面側表層回路(15)とを有する第一の回路(10)と、前記第一の回路(10)とは連結していない平面方向に延びる他の平面回路(16;20)とを有するプリント基板であって、前記上面側層間回路(12)又は前記下面側層間回路(13)よりも上面側又は下面側に絶縁層(31;32)が設けられ、前記絶縁層(31;32)の上面側又は下面側に前記他の回路(16;20)が設けられており、前記他の回路(16;20)と前記上面側層間回路(12)又は前記下面側層間回路(13)との間に絶縁層(31;32)がプリント基板の板厚方向に存在しかつ前記他の回路(16;20)と前記上面側層間回路(12)又は前記下面側層間回路(13)とがプリント基板の平面方向において重なって配置されたことを特徴とする。
 本発明は前記他の回路(20)は、板厚方向に延びる他の回路の上面側層間回路(22)と、平面方向に延びる他の回路の中央層間回路(21)と、板厚方向に延びる前記他の回路の下面側層間回路(23)と、平面方向に延びる他の平面回路(24)を含んでおり、前記他の回路の上面側層間回路(22)と、前記他の回路の中央層間回路(21)と、前記他の回路の下面側層間回路(23)とが接続面のない一体の導電体から設けられたことを特徴とする。
 本発明は、プリント基板の平面方向に延びる中央層間回路(11)と、前記中央層間回路(11)の一端の側に設けられた板厚方向に延びる上面側層間回路(12)と、前記中央層間回路(11)の他端の側に設けられた板厚方向に延びる下面側層間回路(13)と、前記上面側層間回路(12)の上面側に設けられた上面側表層回路(14)と、前記下面側層間回路(13)の下面側に設けられた下面側表層回路(15)と、絶縁層(31;32)とを有するプリント基板であって、前記中央層間回路(11)と前記上面側層間回路(12)と前記下面側層間回路(13)とが接続面の無い一体の導電体から設けられており、前記上面側表層回路(14)は、前記絶縁層(31)の上面と前記上面側層間回路(12)の上面とが面一の状態で、前記絶縁層(31)の上面と前記上面側層間回路(12)の上面とに渡って設けられており、前記下面側表層回路(15)が、前記絶縁層(32)の下面と前記下面側層間回路(15)の下面とが面一の状態で、前記絶縁層(32)の下面と前記下面側層間回路(15)の下面とに渡って設けられたことを特徴とすることから、上面側層間回路の上面側の接続部分と下面側層間回路の下面側の接続部分とを従来のスルーホールのように板厚方向に一直線に配置する必要がないため回路設計の自由度が増加するうえ、接続不良の起こりにくい効果を有する。
 本発明は、プリント基板の平面方向に延びる中央層間回路(11)と、前記中央層間回路の一端の側に設けられた板厚方向に延びる上面側層間回路(12)と、前記中央層間回路の他端の側に設けられた板厚方向に延びる下面側層間回路(13)と、絶縁層(31)と、上面側内層平面回路(41)と、上面側内層層間回路(42)と、を含むプリント基板であって、前記中央層間回路(11)と前記上面側層間回路(12)と前記下面側層間回路(13)とが接続面の無い一体の導電体から設けられ、前記上面側内層平面回路(41)が、前記絶縁層(31)の上面と前記上面側層間回路(12)の上面とが面一の状態で、前記絶縁層(31)の上面と前記上面側層間回路(12)の上面とに渡って設けられており、前記上面側内層層間回路(42)が、前記上面側内層平面回路(41)と接続面の無い一体の導電体から設けられ、前記上面側内層平面回路(41)の他端の側に前記上面側層間回路(12)が接続されかつ前記上面側内層平面回路(41)の一端の側に前記上面側内層層間回路(42)が設けられたことを含むことを特徴とすることから、回路設計の自由度が増すうえ、中央層間回路(11)と、上面側層間回路(12)と、下面側層間回路(13)と、上面側内層平面回路(41)と、上面側内層層間回路(42)との間で接続不良が起こりにくい効果がある。
 本発明は、前記中央層間回路(11)と前記上面側層間回路(12)と前記下面側層間回路(13)と前記上面側表層回路(14)と前記下面側表層回路(15)とを有する第一の回路(10)と、前記第一の回路(10)とは連結していない平面方向に延びる他の平面回路(16;20)とを有するプリント基板であって、前記上面側層間回路(12)又は前記下面側層間回路(13)よりも上面側又は下面側に絶縁層(31;32)が設けられ、前記絶縁層(31;32)の上面側又は下面側に前記他の回路(16;20)が設けられており、前記他の回路(16;20)と前記上面側層間回路(12)又は前記下面側層間回路(13)との間に絶縁層(31;32)がプリント基板の板厚方向に存在しかつ前記他の回路(16;20)と前記上面側層間回路(12)又は前記下面側層間回路(13)とがプリント基板の平面方向において重なって配置されたことから、板厚方向に絶縁層を挟んだ状態で、前記上面側層間回路(12)又は前記下面側層間回路の上面側又は下面側に他の平面回路が配置でき、回路設計の自由度が増加うえ、第一の回路の接続不良がおこりにくい。
 本発明は前記他の回路(20)は、板厚方向に延びる他の回路の上面側層間回路(22)と、平面方向に延びる他の回路の中央層間回路(21)と、板厚方向に延びる前記他の回路の下面側層間回路(23)と、平面方向に延びる他の平面回路(24)を含んでおり、前記他の回路の上面側層間回路(22)と、前記他の回路の中央層間回路(21)と、前記他の回路の下面側層間回路(23)とが接続面のない一体の導電体から設けられたことを特徴とすることから、板厚方向に絶縁層を挟んだ状態で、前記上面側層間回路(12)又は前記下面側層間回路の上面側又は下面側に他の平面回路が配置でき、回路設計の自由度が増加するうえ、第一の回路及び第二の回路の接続不良がおこりにくい。
発明を実施するための形態1に係るプリント基板の平面図。 (1)図は図1に記載のC-C断面図。(2)図は図1に記載のD-D断面図。 図2に記載のC-C断面図における発明を実施するための形態1に係るプリント基板の製造方法の工程図。 図2に記載のD-D断面図における発明を実施するための形態1に係るプリント基板の製造方法の工程図。 (1)図は発明を実施するための形態2に係るプリント基板の平面図。(2)図は(1)図に記載のA-A断面図。(3)図は(1)図に記載のB-B断面図。 発明を実施するための形態3に係るプリント基板の平面図。 (1)図は図6に記載のE-E断面図。(2)図は図6に記載のF-F断面図。(3)図は図6に記載のG-G断面図。 図6に記載のE-E断面図における発明を実施するための形態3に係るプリント基板の製造方法の工程図。 図6に記載のF-F断面図における発明を実施するための形態3に係るプリント基板の製造方法の工程図。 図6に記載のG-G断面図における発明を実施するための形態3に係るプリント基板の製造方法の工程図。 発明を実施するための形態3に係るプリント基板の絶縁層を除去した状態の回路の斜視図。 発明を実施するための形態3に係るプリント基板の絶縁層を除去した状態の回路の斜視図。 発明を実施するための形態3に係るプリント基板の絶縁層を除去した状態の回路の斜視図。 従来のプリント基板のスルーホール部分の断面図。
 図1及び図2を参照し、発明を実施するための形態1に係るプリント基板の構造について説明する。図2の(1)図は、図1に示すプリント基板30のC-C断面図であり、図2(2)は、図1に示すプリント基板30のD-D断面図である。プリント基板30は、従来のプリント基板と異なり、各層間を接続するためのZ軸(板厚)方向の貫通孔が設けられていない。プリント基板30は、絶縁層31;32と第一の回路10と第二の回路20とを備える。第一の回路10と第二の回路20とは互いに連結していない回路になっており、絶縁層31;32で隔てられている。
 図2の(1)図を参照し、第一の回路10について説明する。第一の回路10は、第一の回路10の中央層間回路11と第一の回路10の上面側層間回路12と第一の回路10の下面側層間回路13と第一の回路10の上面側表層回路14と第一の回路10の下面側表層回路15とを備える。
 第一の回路10の中央層間回路11は平面(X-Y軸)方向に延びる回路である。第一の回路10の中央層間回路11の一端の側には第一の回路10の上面側層間回路12が設けられる。本実施の形態では、第一の回路10の中央層間回路11がX軸方向に一直線に延びる回路を例示した。第一の回路10の中央層間回路11と第一の回路10の上面側層間回路12とは隣接して設けられており、第一の回路10の中央層間回路11と第一の回路10の上面側層間回路12との接続部分には板厚方向及び平面方向に接続面が存在しない。
 第一の回路10の上面側層間回路12は板厚(Z軸)方向に延びており、第一の回路10の上面側層間回路12の上面側には第一の回路10の上面側表層回路14が設けられる。第一の回路10の上面側層間回路12と第一の回路10の上面側表層回路14とは隣接して設けられており、第一の回路10の上面側層間回路12と第一の回路10の上面側表層回路14との接続部分には、平面方向に接続面33が存在する。尚、この接続面33は絶縁層31の上面側の面と面一に構成されており、板厚方向には接続面が存在しない。第一の回路10の上面側表層回路14は平面方向に延びる回路である。図2の(2)図及び図1に示すように、第一の回路10の上面側表層回路14は後述する第二の回路20の下面側層間回路23よりも上面側を通過して設けられており、第一の回路10の上面側表層回路14と第二の回路20の下面側層間回路23とが絶縁層31を板厚方向に挟んだ状態となっている。
 言い換えると、プリント基板は、プリント基板の板厚方向において、第一の回路10の上面側表層回路14と第二の回路20の下面側層間回路23との間に絶縁層31が存在しかつプリント基板の平面方向において第一の回路10の上面側表層回路14と第二の回路20の下面側層間回路23とが重なった状態である。
 第二の回路20の中央層間回路21と第二の回路20の下面側表層回路25とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第二の回路20の中央層間回路21と第二の回路20の下面側表層回路25と第一の回路10の上面側表層回路14とがスルーホールで連結してしまい、第一の回路10と第二の回路20とが一つの回路となるため、第一の回路10の上面側表層回路14を配置することができない。
 一方、本発明を実施するための形態であれば、絶縁層31が第一の回路10と第二の回路20とを板厚方向で分断しているため、第二の回路20の中央層間回路21と第二の回路20の下面側表層回路25とが第二の回路20の下面側層間回路23で連結できかつ第一の回路10の上面側表層回路14を配置することが可能となる。
 図2の(1)図に戻り、第一の回路10の中央層間回路11の他端の側には第一の回路10の下面側層間回路13が設けられる。第一の回路10の中央層間回路11と第一の回路10の下面側層間回路13とは隣接して設けられており、第一の回路10の中央層間回路11と第一の回路10の下面側層間回路13との接続部分には板厚方向及び平面方向に接続面が存在しない。第一の回路10の下面側層間回路13には板厚(Z軸)方向に延びており、第一の回路10の下面側層間回路13の下面側には第一の回路10の下面側表層回路15が設けられる。
 第一の回路10の下面側層間回路13と第一の回路10の下面側表層回路15とは隣接して設けられており、第一の回路10の下面側層間回路13と第一の回路10の下面側表層回路15との接続部分には、平面方向に接続面34が存在する。尚、この接続面34は絶縁層32の下面側の面と面一に構成されており、板厚方向には接続面が存在しない。第一の回路10の下面側表層回路15は平面方向に延びる回路である。
 図2の(2)図及び図1に示すように、第一の回路10の下面側表層回路15は後述する第二の回路20の上面側層間回路22よりも下面側を通過して設けられており、第一の回路10の下面側表層回路15と第二の回路20の上面層間回路22とが絶縁層32を板厚方向に挟んだ状態となっている。
 言い換えると、プリント基板は、プリント基板の板厚方向において、第一の回路10の下面側表層回路15と第二の回路20の上面側層間回路22との間に絶縁層32が存在しかつプリント基板の平面方向において第一の回路10の下面側表層回路15と第二の回路20の上面側層間回路22とが重なった状態である。
 第二の回路20の中央層間回路21と第二の回路20の上面側表層回路24とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第二の回路20の中央層間回路21と第二の回路20の上面側表層回路24と第一の回路10の下面側表層回路15とがスルーホールで連結してしまい、第一の回路10と第二の回路20とが一つの回路となることから、第一の回路10の下面側表層回路15を配置することができない。
 一方、本発明を実施するための形態であれば、絶縁層32が第一の回路10と第二の回路20とを板厚方向で分断しているため、第二の回路20の中央層間回路21と第二の回路20の上面側表層回路24とが第二の回路20の上面側層間回路22で連結できかつ第一の回路10の下面側表層回路15を配置することが可能となる。
 図2(2)を参照し、第二の回路20について説明する。第二の回路20は、第二の回路20の中央層間回路21と第二の回路20の上面側層間回路22と第二の回路20の下面側層間回路23と第二の回路20の上面側表層回路24と第二の回路20の下面側表層回路25とを備える。
 第二の回路20の中央層間回路21は平面(X-Y軸)方向に延びる回路である。第二の回路20の中央層間回路21の他端の側には第二の回路20の上面側層間回路22が設けられる。本実施の形態では、第二の回路20の中央層間回路21がX軸方向に一直線に延びる回路を例示した。第二の回路20の中央層間回路21と第二の回路20の上面側層間回路22とは隣接して設けられており、第二の回路20の中央層間回路21と第二の回路20の上面側層間回路22との接続部分には板厚方向及び平面方向に接続面が存在しない。
 第二の回路20の上面側層間回路22は板厚(Z軸)方向に延びており、第二の回路20の上面側層間回路22の上面側には第二の回路20の上面側表層回路24が設けられる。第二の回路20の上面側層間回路22と第二の回路20の上面側表層回路24とは隣接して設けられており、第二の回路20の上面側層間回路22と第二の回路20の上面側表層回路24との接続部分には、平面方向に接続面36が存在する。尚、この接続面36は絶縁層31の上面側の面と面一に構成されており、板厚方向には接続面が存在しない。
 第二の回路20の上面側表層回路24は平面方向に延びる回路である。図2の(1)図及び図1に示すように、第二の回路20の上面側表層回路24は第一の回路10の下面側層間回路13よりも上面側を通過して設けられており、第二の回路20の上面側表層回路24と第一の回路10の下面側層間回路13とが絶縁層31を板厚方向に挟んだ状態となっている。
 言い換えると、プリント基板は、プリント基板の板厚方向において、第二の回路20の上面側表層回路24と第一の回路10の下面側層間回路13との間に絶縁層31が存在しかつプリント基板の平面方向において第二の回路20の上面側表層回路24と第一の回路10の下面側層間回路13とが重なった状態である。
 第一の回路10の中央層間回路11と第一の回路10の下面側表層回路15とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第一の回路10の中央層間回路11と第一の回路10の下面側表層回路15と第二の回路20の上面側表層回路24とがスルーホールで連結してしまい、第一の回路10と第二の回路20とが一つの回路となるため、第二の回路20の上面側表層回路24を配置することができない。
 一方、本発明を実施するための形態であれば、絶縁層31が第一の回路10と第二の回路20とを板厚方向で分断しているため、第一の回路10の中央層間回路11と第一の回路10の下面側表層回路15とが第一の回路10の下面側層間回路13で連結できかつ第二の回路20の上面側表層回路24を配置することが可能となる。
 図2の(2)図に戻り、第二の回路20の中央層間回路21の一端の側には第二の回路20の下面側層間回路23が設けられる。第二の回路20の中央層間回路21と第二の回路20の下面側層間回路23とは隣接して設けられており、第二の回路20の中央層間回路21と第二の回路20の下面側層間回路23との接続部分には板厚方向及び平面方向に接続面が存在しない。第二の回路20の下面側層間回路23には板厚(Z軸)方向に延びており、第二の回路20の下面側層間回路23の下面側には第二の回路20の下面側表層回路25が設けられる。
 第二の回路20の下面側層間回路23と第二の回路20の下面側表層回路25とは隣接して設けられており、第二の回路20の下面側層間回路23と第二の回路20の下面側表層回路25との接続部分には、平面方向に接続面35が存在する。尚、この接続面35は絶縁層32の下面側の面と面一に構成されており、板厚方向には接続面が存在しない。第二の回路20の下面側表層回路25は平面方向に延びる回路である。
 図2の(1)図及び図1に示すように、第二の回路20の下面側表層回路25は第一の回路10の上面側層間回路12よりも下面側を通過して設けられており、第二の回路20の下面側表層回路25と第一の回路10の上面側層間回路12とが絶縁層32を板厚方向に挟んだ状態となっている。
 言い換えると、プリント基板は、プリント基板の板厚方向において、第二の回路20の下面側表層回路25と第一の回路10の上面側層間回路12との間に絶縁層32が存在しかつプリント基板の平面方向において第二の回路20の下面側表層回路25と第一の回路10の上面側層間回路12とが重なった状態である。
 第一の回路10の中央層間回路11と第一の回路10の上面側表層回路14とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第一の回路10の中央層間回路11と第一の回路10の上面側表層回路14と第二の回路20の下面側表層回路25とがスルーホールで連結してしまい、第一の回路10と第二の回路20とが一つの回路となることから、第二の回路20の下面側表層回路25を配置することができない。
 一方、本発明を実施するための形態であれば、絶縁層32が第一の回路10と第二の回路20とを板厚方向で分断しているため、第一の回路10の中央層間回路11と第一の回路10の上面側表層回路14とが第一の回路10の上面側層間回路12で連結できかつ第二の回路20の下面側表層回路25を配置することが可能となる。
 第一の回路10の中央層間回路11と第一の回路10の上面側層間回路12と第一の回路10の下面側層間回路13とが、接続面のない一体の導電体で構成されることから、導電体の熱膨張による接続面の剥離が起こることがない。又、接続面が存在することによる電気抵抗が存在ないことから大電流を流す回路として好適である。
 第一の回路10の上面側表層回路14と第一の回路10の下面側表層回路15との導電体はメッキ処理にて構成されたものであり、第一の回路10の上面側層間回路12の上面と絶縁層31の上面とが面一の状態及び、第一の回路10の下面側層間回路13の下面と絶縁層32の下面とが面一状態でメッキ処理が行われることから、第一の回路10の上面側層間回路12の上面と絶縁層31の上面と第一の回路10の下面側層間回路13の下面と絶縁層32の下面とがメッキ液と良好に接触し、第一の回路10の上面側層間回路12の上面と絶縁層31の上面とに渡って導電体が設けられ、又、第一の回路10の下面側層間回路13の下面と絶縁層32の下面とに渡って導電体が設けられることから、接続面33;34が存在しても導電体の熱膨張による接続面の剥離が起こりにくい。
 第二の回路20の中央層間回路21と第二の回路20の上面側層間回路22と第二の回路20の下面側層間回路23とが、接続面のない一体の導電体で構成されることから、導電体の熱膨張による接続面の剥離が起こることがない。又、接続面が存在することによる電気抵抗が存在しないことから大電流を流す回路として好適である。
 第二の回路20の上面側表層回路24と第二の回路20の下面側表層回路25との導電体はメッキ処理にて構成されたものであり、第二の回路20の上面側層間回路22の上面と絶縁層31の上面とが面一の状態及び、第二の回路20の下面側層間回路23の下面と絶縁層32の下面とが面一状態でメッキ処理が行われることから、第二の回路20の上面側層間回路22の上面と絶縁層31の上面と第二の回路20の下面側層間回路23の下面と絶縁層32の下面とがメッキ液と良好に接触し、第二の回路20の上面側層間回路22の上面と絶縁層31の上面とに渡って導電体が設けられ、又、第二の回路20の下面側層間回路23の下面と絶縁層32の下面とに渡って導電体が設けられることから、接続面35;36が存在しても導電体の熱膨張による接続面の剥離が起こりにくい。
 第一の回路10は、第一の回路10の中央層間回路11の一端の側に設けられた第一の回路10の上面側層間回路12と、第一の回路10の中央層間回路11の他端の側に設けられた第一の回路10の下面側層間回路13とを有していることから、第一の回路10の上面側層間回路12の上面側の接続部分と第一の回路10の下面側層間回路13の下面側の接続部分とを従来のスルーホールのように板厚方向に一直線に配置する必要がないため回路設計の自由度が増加する。
 第二の回路20は、第二の回路20の中央層間回路21の一端の側に設けられた第二の回路20の上面側層間回路22と、第二の回路20の中央層間回路21の他端の側に設けられた第二の回路20の下面側層間回路23とを有していることから、第二の回路20の上面側層間回路22の上面側の接続部分と第二の回路20の下面側層間回路23の下面側の接続部分とを従来のスルーホールのように板厚方向に一直線に配置する必要がないため回路設計の自由度が増加する。
 図3及び図4を参照し、プリント基板30の製造方法について説明する。図3の(1)及び図4の(1)に示すように表面が平坦な板状の導電体38が準備される。導電体としては、銅やアルミニウムを用いることが可能であるが、これらに限定されることなく、プリント基板の電気回路として電気を通す物質であれば導電体として利用可能である。
 導電体38は、圧延板を用いることができる。圧延板とは、原料となる導電体の鋳塊が、回転している二本のロールの間に挿入され、鋳塊が押しつぶされながら引き延ばされ、目的の厚みまで薄くして製造された板である。
 具体的には、圧延銅板又は圧延アルミニウム板を用いることができる。
 表面が平坦な板状の導電体38の厚みは、特に限定されない。しかしながら、導電体38に圧延銅板または圧延アルミニウムを用いた場合の厚みの下限値は、好ましくは0.3mm以上であり、より好ましくは0.6mm以上である。また、導電体38に圧延銅板または圧延アルミニウムを用いた場合の厚みの上限値は、2.0mm以下であり、より好ましくは1.0mm以下である。この範囲であれば、製造工程において導電体38の取り扱いがしやすい。
 導電体38の厚みが、1.0mmを超える場合、エッチングによる回路(中央層間回路11;21と、上面側層間回路12;22と、下面側層間回路13;23)の幅の制御が困難になる。また、製造コストも高くなる。なお、板状の導電体38は、導電体の塊も含む。
 板状の導電体38に、第一の回路10の上面側層間回路12になる部分と第一の回路10の下面側層間回路13になる部分と第二の回路20の上面側層間回路22になる部分と第二の回路20の下面側層間回路23になる部分とを保護するレジストが設けられ、ハーフエッチングが行われる。
 図3の(2)図及び図4の(2)図に示すように、ハーフエッチングは、板状の導電体38の板厚方向の中央部分が残された状態になるように行われ、第一の回路10の上面側層間回路12と第一の回路10の下面側層間回路13と第二の回路20の上面側層間回路22と第二の回路20の下面側層間回路23が設けられる。そして、レジストが除去されて、図3の(3)図及び図4の(3)図に示すように、導電体38の下面に絶縁樹脂が充填されて絶縁層32が設けられる。
 その後、第一の回路10の上面側層間回路12と第一の回路10の中央層間回路11になる部分と第二の回路20の上面側層間回路22と第二の回路20の中央層間回路21になる部分と導電体38の下面全体とを保護するレジストが設けられ、エッチングが行われる。その後レジストが除去される。図3の(4)図及び図4の(4)図に示すように、エッチングは、導電体38の上面から絶縁層32が露出した状態になるように行われる。
 図3(5)及び図4(5)に示すように、導電体38の上面に絶縁樹脂が充填されて絶縁層31が設けられる。その後、第一の回路10の上面側層間回路12の上面と第二の回路20の上面側層間回路22の上面と絶縁層31の上面と、第一の回路10の下面側層間回路13の下面と第二の回路20の下面側層間回路23の下面と絶縁層32の下面とが整面処理される。そして、第一の回路10の上面側層間回路12の上面と第二の回路20の上面側層間回路22の上面と絶縁層31の上面とが面一となり、第一の回路10の下面側層間回路13の下面と第二の回路20の下面側層間回路23の下面と絶縁層32の下面とが面一となる。なお、この整面処理が行われた状態を基板中間体60とする。なお、基板中間体60は、少なくとも、第一の回路10の中央層間回路11と、第一の回路10の上面側層間回路12と、第一の回路10の下面側層間回路13とを有していればよく、第二の回路20の中央層間回路21と、第二の回路20の上面側層間回路22と、第二の回路20の下面側層間回路23とを有していない場合であっても、基板中間体60に該当する。
 その後、メッキ処理が行われ、第一の回路10の上面側層間回路12と第二の回路20の上面側層間回路22の上面と絶縁層31の上面とに渡ってメッキ処理による導電体が設けられる。また、第一の回路10の下面側層間回路13と第二の回路20の下面側層間回路23の下面と絶縁層32の下面とに渡ってメッキ処理による導電体が設けられる。メッキ処理による導電体の形成には、銅メッキを用いることができる。
 その後、メッキ処理により設けられた導電体にレジストを設け、エッチング処理を行うことにより、第一の回路10の上面側表層回路14と第二の回路20の上面側表層回路24と第一の回路10の下面側表層回路15と第二の回路20の下面側表層回路25とが設けられることにより、第一の回路10と第二の回路20とが完成し、プリント基板30が完成する。その後、プリント基板30にソルダーレジストの塗布が行われ、本発明を実施するための形態のプリント基板30が完成する。
 第一の回路10の中央層間回路11と、第一の回路10の上面側層間回路12と、第一の回路10の下面側層間回路13と、が接続面の無い一体の導電体とは、一つの導電体を造形加工することにより、第一の回路10の中央層間回路11、第一の回路10の上面側層間回路12及び第一の回路10の下面側層間回路13を形成したものである。造形加工は、一体の導電体の形状を変えるための加工であればよく、例えば、エッチング加工、切削加工、研磨加工、レーザー加工、プレス加工などが挙げられる。これにより、第一の回路10の中央層間回路11と第一の回路10の上面側層間回路12と第一の回路10の下面側層間回路13とが接続面の無い一体の導電体となり、接続部分がないことから、接続不良が起こりにくく、接続部分が存在することによる電気抵抗を抑制できる効果を奏する。
 第二の回路の20の中央層間回路21と、第二の回路20の上面側層間回路22と、第二の回路20の下面側層間回路23と、が接続面の無い一体の導電体とは、一つの導電体を造形加工することにより、第二の回路の20の中央層間回路21、第二の回路20の上面側層間回路22及び第二の回路20の下面側層間回路23を形成したものである。造形加工は、一体の導電体の形状を変えるための加工であればよく、例えば、エッチング加工、切削加工、研磨加工、レーザー加工、プレス加工などが挙げられる。これにより、第二の回路20の中央層間回路21と第二の回路20の上面側層間回路22と第二の回路20の下面側層間回路23とが接続面の無い一体の導電体となり、接続部分がないことから、接続不良が起こりにくく、接続部分が存在することによる電気抵抗を抑制できる効果を奏する。
 尚、第一の回路10又は第二の回路20をインピーダンスの制御の必要な信号線として使用する場合、第一の回路10の中央層間回路11の板厚方向の厚みt1と第二の回路20中央層間回路21との板厚方向の厚みt2を異ならせて、インピーダンスの制御を行うことも可能である。又、第一の回路10の上面側層間回路12又は第二の回路20の上面側層間回路22の平面方向における断面積と、第一の回路10の下面側層間回路13又は第二の回路20の下面側層間回路23の平面方向における断面積とを異ならせる設計も可能であることから回路設計の自由度が増加する。
 第一の回路10をインピーダンスの制御をする場合を例に説明すると、段落0044の工程の後、段落0045の工程の前に第一の回路10の上面側層間回路12と第二の回路20の上面側層間回路22と第二の回路20の中央層間回路21と導電体38の下面全体とを保護するレジストが設けられ、ハーフエッチングを行うことにより、第二の回路20の中央層間回路21の板厚方向の厚みよりも厚みの薄い第一の回路10の中央層間回路11を設けるようにしても良い。このような製造工程を行うことにより、第一の回路10の中央層間回路11の板厚方向の厚みt1が第二の回路20中央層間回路21との板厚方向の厚みt2よりも薄くする調整ができることから回路設計の自由度の向上になる。
 図5を参照し、発明を実施するための形態2に係るプリント基板の構造について説明する。発明を実施するための形態2では、第一の回路10は発明を実施するための形態1の同じ構成である。第二の回路20は表層側上面回路24のみが設けられ、発明を実施するための形態1の第二の回路20の中央層間回路21と第二の回路20の上面側層間回路22と第二の回路20の下面側層間回路23と第二の回路20の下面側表層回路25とが設けられていない点が発明を実施するための形態1と異なる。つまり、第二の回路20は第二の回路20の中央層間回路21と第二の回路20の上面側層間回路22と第二の回路20の下面側層間回路23とを有することを必要としない。又、第一の回路10と第二の回路20とは接続していない平面方向に延びる第三の回路の下面側表層回路16が設けられている。尚、本実施の形態では、第一の回路10の中央層間回路11がX軸方向とY軸方向に延びる回路の場合を例示した。
 第二の回路20の表層側上面回路24は、第一の回路10の下面側層間回路13よりも上面側を通過して設けられており、第二の回路20の表層側上面回路24と第一の回路10の下面側層間回路13とが絶縁層31を板厚方向に挟んだ状態かつプリント基板の平面方向に重なった状態となっている。
 言い換えると、プリント基板は、プリント基板の板厚方向において、第二の回路20の表層側上面回路24と第一の回路10の下面側表層回路15との間に絶縁層31が存在しかつプリント基板の平面方向において第二の回路20の表層側上面回路24と第一の回路10の下面側表層回路15とが重なった状態である。本構成の効果としては、段落0027乃至0028に記載と同じの効果を得ることができる。
 第三の回路の下面側表層回路16は、第一の回路10の上面側層間回路12よりも下面側を通過して設けられており、第三の回路の下面側表層回路16と第一の回路10の上面側層間回路12とが絶縁層32を板厚方向に挟んだ状態かつプリント基板の平面方向に重なった状態となっている。
 言い換えると、プリント基板は、プリント基板の板厚方向において、第三の回路の下面側表層回路16と第一の回路10の上面側表層回路12との間に絶縁層32が存在しかつプリント基板の平面方向において第三の回路の下面側表層回路16と第一の回路10の上面側表層回路12とが重なった状態である。
 段落0056の効果としては、段落0033及び段落0034の下面側表層回路25を下面側表層回路16に読み替え、第二の回路20を第三の回路と読み替えて適用可能である。
 尚、発明を実施するための形態2に係るプリント基板の製造方法については、段落0041乃至段落0046の製造方法において、図4に示す第二の回路20の工程を行うことなく、回路中間体60を作成し、メッキ処理により設けられた導電体にレジストを設け、エッチング処理を行うことにより、第二の回路の20の上面側表層回路24と第三の回路の下面側表層回路16を設ければよい。
 図6及び図7を参照し、発明を実施するための形態3に係るプリント基板の構造について説明する。発明を実施するための形態3では、発明を実施するための形態2の第一の回路10の上面側層間回路12と第一の回路10の上面側表層回路14との間に第一の回路10の上面側内層回路40が設けられた構造である。
 第一の回路10の上面側内層回路40は第一の回路10の上面側内層平面回路41と第一の回路10の上面側内層層間回路42を備える。発明を実施するための形態3に係る第一の回路10は、第一の回路10の中央層間回路11と第一の回路10の上面側層間回路12と第一の回路10の下面側層間回路13と第一の回路10の上面側表層回路14と第一の回路10の下面側表層回路15と第一の回路10の上面側内層平面回路41と第一の回路10の上面側内層層間回路42とを備えた構造になっている。
 図7の(2)図に示す図6のF-F断面図のように、第一の回路10の上面側内層平面回路41はプリント基板の平面方向に延びる回路であり、第一の回路10の上面側内層平面回路41の一端の側には第一の回路10の上面側内層層間回路42が設けられる。第一の回路10の上面側内層平面回路41と第一の回路10の上面側内層層間回路42とは隣接して設けられており、第一の回路10の上面側内層平面回路41と第一の回路10の上面側内層層間回路42との接続部分には板厚方向及び平面方向に接続面が存在しない一体の導電体から構成される。
 第一の回路10の上面側内層層間回路42は板厚(Z軸)方向に延びており、第一の回路10の上面側内層層間回路42の上面側には平面方向に延びる第一の回路10の上面側表層回路14が設けられる。第一の回路10の上面側内層層間回路42と第一の回路10の上面側表層回路14とは隣接して設けられており、第一の回路10の上面側内層層間回路42と第一の回路10の上面側表層回路14との接続部分には、平面方向に接続面51が存在する。尚、この接続面51は絶縁層52の上面側の面と面一に構成されており、板厚方向には接続面が存在しない。
 又、第一の回路10の上面側内層平面回路41の他端の側は第一の回路10の上面側層間回路12と隣接しており、第一の回路10の上面側内層平面回路41と第一の回路10の上面側層間回路12との接続部分には、平面方向に接続面53が存在する。尚、この接続面53は、絶縁層31の上面側の面と面一に構成されており、板厚方向には接続面が存在しない。
 図7図(2)及び図6に示すように、第一の回路10の上面側内層層間回路42は第四の回路の平面回路55よりも上面側を通過して設けられており、第一の回路10の上面側内層層間回路42と第四の回路の平面回路55とが絶縁層31;32を板厚方向に挟んだ状態となっている。尚、第四の回路の平面回路55と第一の回路10と第二の回路20とは互いに連結していない回路である。
 言い換えると、プリント基板は、プリント基板の板厚方向において、第四の回路の平面回路55と第一の回路10の上面側内層層間回路42との間に絶縁層31;32が存在しかつプリント基板の平面方向において第四の回路の平面回路55と第一の回路10の上面側内層層間回路42とが重なった状態である。
 第一の回路10の上面側内層平面回路41と第一の回路10の上面側表層回路14とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第一の回路10の上面側内層平面回路41と第一の回路10の上面側表層回路14と第四の回路の平面回路55がスルーホールで連結してしまい、第一の回路10と第四の回路の平面回路55とが一つの回路となるため、第四の回路の平面回路55を配置することができない。
 一方、本発明を実施するための形態であれば、絶縁層31;32が第一の回路10と第四の回路の平面回路55とを板厚方向で分断しているため、第一の回路10の上面側内層平面回路41と第一の回路10の上面側表層回路14とが第一の回路10の上面側内層層間回路42で連結できかつ第四の回路の平面回路55を配置することが可能となる。
 第一の回路10の上面側内層平面回路41と第一の回路10の上面側内層層間回路42はメッキ処理にて作成された導電体であり、第一の回路10の上面側層間回路12の上面と絶縁層31の上面とが面一の状態でメッキ処理が行われることから、第一の回路10の上面側層間回路12の上面と絶縁層31の上面がメッキ液と良好に接触する。よって、接続面53が存在しても導電体の熱膨張による接続面の剥離が起こりにくい。又、第一の回路10の上面側内層層間回路42の上面と絶縁層52の上面とが面一の状態でメッキ処理が行われることから、第一の回路10の上面側内層層間回路42の上面と絶縁層52の上面がメッキ液と良好に接触する。よって、接続面51が存在しても導電体の熱膨張による接続面の剥離が起こりにくい。
 図8乃至図10を参照し、発明を実施するための形態3のプリント基板の製造方法について説明すると、段落0041乃至段落0046の記載の通り図3の(1)図乃至(5)図までと同じ工程を行い、図8の(1)図乃至図10の(1)図に示すように、メッキ処理にて上面側全体に導電体39を作成する。
 その後、第一の回路10の上面側内層層間回路42となる部分をレジストで保護し、ハーフエッチングを行い、第一の回路10の上面側内層層間回路42が作成された後、第一の回路10の上面側内層層間回路42と第一の回路10の上面側内層平面回路41となる部分とをレジストで保護し、導電体39の下側の層の絶縁層31が露出するようにエッチングを行うことで、図8の(2)図、図9の(2)図及び図10の(2)図に示すように、第一の回路10の上面側内層回路40が作成される。
 その後、絶縁樹脂が充填されて絶縁層52が設けられる。そして絶縁層52の上面と第一の回路10の上面側内層層間回路42の上面とが整面処理されて絶縁層52の上面と第一の回路10の上面側内層層間回路42の上面とが面一となり、図8の(3)図、図9の(3)図及び図10の(3)の状態となる。
 そして、メッキ処理が行われ、絶縁層52の上面と第一の回路10の上面側内層層間回路42の上面とに渡って導電体が設けられ、第一の回路10の上面側表層回路14と、第一の回路10の下面側表層回路15と第二の回路20と第四の回路の平面回路55とが設けられる。
 発明を実施するための形態3では、発明を実施するための形態2の第一の回路10の上面側層間回路12と第一の回路10の上面側表層回路14との間に第一の回路10の上面側内層回路40が設けられた構造であるが、第一の回路10の下面側層間回路13と第一の回路10の下面側表層回路15との間に第一の回路10の下面側内層層間回路と第一の回路10の下面側内層平面回路とからなる第一の回路10の下面側内層回路が設けられてもよい。第一の回路10の下面側内層回路は、実施の形態3のプリント基板を裏返した状態の第一の回路10の上面側内層回路40と同じであり、第一の回路10の下面側内層層間回路と第一の回路10の下面側内層平面回路は接続面の無い回路である。
 又、第一の回路10の上面側内層回路40を第一の回路10の上面側層間回路12と第一の回路10の上面側表層回路14との間に複数積層することも可能であり、第一の回路10の下面側内層回路を第一の回路10の下面側層間回路13と第一の回路10の下面側表層回路15との間に複数積層することも可能である。
 発明を実施するための形態1及び形態2に発明を実施するための形態3の第一の回路10の上面側内層回路40及び第一の回路10の下面側内層回路を適用することも可能である。
 又、発明を実施するための形態1の第二の回路20の上面側層間回路22と第二の回路20の上面側表層回路24との間に、第一の回路10の上面側内層回路40と同様に第二の回路20の上面側内層回路を設けてもよい。
 さらに、第二の回路20の下面側層間回路23と第二の回路20の下面側表層回路25との間に、第一の回路10の下面側内層層間回路と同様の第二の回路20の下面側内層回路を設けてもよい。
 第四の回路の平面回路55は、発明を実施するための形態1の第二の回路20と同様に、第四の回路の中央層間回路と、第四の回路の上面側層間回路と、第四の回路の下面側層間回路とを有してもよい。なお、第四の回路の中央層間回路と、第四の回路の上面側層間回路と、第四の回路の下面側層間回路とは、板状の導電体から設けられた接続面のない一体の導電体から設けられた回路である。さらに、第四の回路の平面回路55は、第一の回路10の上面側内層回路40と同様の第四の回路の上面側内層回路を有してもよく、第一の回路10の下面側内層回路と同様の第四の回路の下面側内層回路を有してもよい。
 本明細書内の発明は、一方の回路の層間回路と一方の回路とは連結していない他の回路とが平面視で重なるように配置される。板厚方向に貫通孔を設けることなく一方の回路の各層の平面回路どうしを接続できることから、一方の回路の層間回路よりも上面側又は下面側に絶縁層を挟んだ状態で他の回路が配置できるため、回路の設計の自由度が向上する。
 さらに、板厚方向に延びる層間回路と平面方向に延びる平面回路との接続部分に接続面が無い状態で接続又は、板厚方向に延びる層間回路と平面方向に延びる平面回路との接続部分が絶縁層と面一になった状態で接続されており、板厚方向に接続面の無い状態で接続されていることから接続不良のおこりにくいプリント基板となる。
 段落0076における一方の回路の層間回路とは、第一の回路10の上面側層間回路12と、第一の回路10の下面側層間回路13と、メッキ処理で作成された導電体から作成された上面側内層回路40の上面側内層層間回路42と、メッキ処理で作成された導電体から作成された下面側内層回路の内層層間回路と、を含む。
 また、段落0076における一方の回路の平面回路とは、第一の回路10の中央層間回路11と、第一の回路10の上面側層間回路12と、第一の回路10の下面側層間回路13と、第一の回路10の上面側内層平面回路41と、第一の回路10におけるメッキ処理で作成された導電体から作成された第一の回路10の内層平面回路と、を含む。
 また、段落0076における一方の回路とは連結していない他の回路とは、第二の回路20と、第二の回路20におけるメッキ処理で作成された導電体から作成された第二の回路20の上面側内層回路40と、第二の回路20におけるメッキ処理で作成された導電体から作成された第二の回路20の下面側内層回路と、第三の回路の下面側表層回路16と、第四の回路の平面回路55(第四の回路の平面回路55が、第四の回路の中央層間回路と第四の回路の上面側層間回路と第四の回路の下面側層間回路と第四の回路の上面側内層回路と第四の回路の下面側内層回路とを有する場合も含む)と、を含む。
 なお、基板中間体60の第一の回路10の中央層間回路11、第一の回路10の上面側層間回路12及び第一の回路10の下面側層間回路13の板厚方向の厚み(高さ)の和は、整面処理がされているため、減少する。また、基板中間体60の第二の回路20の中央層間回路21、第二の回路20の上面側層間回路22及び第二の回路20の下面側層間回路23の板厚方向の厚み(高さ)の和は、整面処理がされているため、減少する。言い換えると、導電体38の厚みは、プリント基板の製造過程において減少する。
 導電体38として、圧延銅板または圧延アルミニウムを用いた場合、基板中間体60の厚みは、下限値が、好ましくは0.25mm以上であり、より好ましくは0.55mm以上である。また、圧延銅板または圧延アルミニウムを用いた場合、基板中間体60の厚みは、好ましくは、2.0mm未満であり、より好ましくは1.0mm未満である。この範囲であれば、製造工程において、基板中間体60の扱いがしやすい。
 また、基板中間体60の厚みが、0.55mm以上の場合は、基板中間体60に反りが生じる恐れが低減する。よって、基板中間体60に上面側内層回路、上面側表層回路、下面側表層回路等が形成されて、基板中間体60を含むプリント基板となった場合においても、基板に反りが生じる恐れを低減できる。
 さらに、エッチングの際の深さが確保されており、絶縁層31及び絶縁層32を十分に充填できることから、絶縁層31又は絶縁層32にクラックが生じる恐れが低減する。
 圧延銅板または圧延アルミニウムを用いて形成された第一の回路10の中央層間回路11と、第一の回路10の上面側層間回路12と、第一の回路10の下面側層間回路13と、第二の回路20の中央層間回路21と、第二の回路20の上面側層間回路22と、第二の回路20の下面側層間回路23と、は、圧延の方向(プリント基板の平面(X-Y軸)方向)に延びた層状の金属組織となる。また、プリント基板の作成の過程における熱処理により、等軸に近い結晶粒となる。
 一方、メッキ処理にて形成された導電体(銅)の回路は、厚さ方向(Z軸方向)に柱状の金属組織である。
 本発明の電子機器は、本発明のプリント基板を備える電子機器であり、その用途は特に限定されないが、例えば、自動車、航空機、無人航空機、携帯電話、スマートフォン、パーソナルコンピューター、LEDモジュール、パワー半導体モジュールなどが挙げられる。この電子機器によれば、プリント基板の回路である導電体どうしの接続面が少なくできかつ接続面が良好に接続されているプリント基板であることから、導電体どうしの接続不良を抑制することができる。また、導電体どうしの接続部分で生じる抵抗値を抑制でき、導電体どうしの接続部分で生じる電力損失を抑制(電子機器の電力消費量の低減)できる。
10 第一の回路
11 中央層間回路
12 上面側層間回路
13 下面側層間回路
14 上面側表層回路
15 下面側表層回路
16 第三の回路の下面側表層回路
20 第二の回路
21 中央層間回路
22 上面側層間回路
23 下面側層間回路
24 上面側表層回路
25 下面側表層回路
30 プリント基板
31 絶縁層
32 絶縁層
33 接続面
34 接続面
35 接続面
36 接続面
38 導電体
39 導電体
40 上面側内層回路
41 上面側内層平面回路
42 上面側内層層間回路
51 接続面
52 絶縁層
53 接続面
54 接続面
55 第四の回路の平面回路
60 基板中間体

 

Claims (7)

  1.  プリント基板の平面方向に延びる中央層間回路と、前記中央層間回路の一端の側に設けられた板厚方向に延びる上面側層間回路と、前記中央層間回路の他端の側に設けられた板厚方向に延びる下面側層間回路と、前記上面側層間回路の上面側に設けられた上面側表層回路と、絶縁層とを有するプリント基板であって、前記中央層間回路と前記上面側層間回路と前記下面側層間回路とが接続面の無い一体の導電体から設けられており、
     前記中央層間回路と前記上面側層間回路と前記下面側層間回路とが板状の導電体からエッチング処理により設けられ、
     前記上面側表層回路は、メッキ処理により設けられた導電体で設けられており、
     前記上面側表層回路は、前記絶縁層の上面と前記上面側層間回路の上面とが面一の状態で、前記絶縁層の上面と前記上面側層間回路の上面とに渡って設けられておりかつ前記上面側表層回路と前記上面側層間回路には、板厚方向に接続面を有しない平面方向の接続面が存在することを特徴とするプリント基板。
  2.  請求項1記載の前記中央層間回路と前記上面側層間回路と前記下面側層間回路と前記上面側表層回路とを有する第一の回路と、前記第一の回路とは連結していない第二の回路の下面側層間回路とを有するプリント基板であって、
     前記第一の回路の上面側層間回路よりも下面側に前記絶縁層が設けられ、
     前記絶縁層の下面側に前記第二の回路の下面側層間回路が設けられており、
     前記第二の回路の下面側層間回路と前記第一の回路の上面側層間回路との間に前記絶縁層がプリント基板の板厚方向に存在しかつ前記第二の回路の下面側層間回路と前記第一の回路の前記上面側層間回路とがプリント基板の平面方向において重なって配置されたことを特徴とする請求項1記載のプリント基板。
  3.  請求項2記載の前記第二の回路の下面側層間回路は、さらに板厚方向に延びる第二の回路の上面側層間回路と、平面方向に延びる第二の回路の中央層間回路と、板厚方向に延びる第二の回路の下面側層間回路と、を含んでおり、前記第二の回路の上面側層間回路と、前記第二の回路の中央層間回路と、前記第二の回路の下面側層間回路と、が接続面のない一体の導電体から設けられたことを特徴とする請求項2記載のプリント基板。
  4.  プリント基板の平面方向に延びる中央層間回路と、前記中央層間回路の一端の側に設けられた板厚方向に延びる上面側層間回路と、前記中央層間回路の他端の側に設けられた板厚方向に延びる下面側層間回路と、絶縁層と、上面側内層平面回路と、上面側内層層間回路と、を含むプリント基板であって、
     前記中央層間回路と前記上面側層間回路と前記下面側層間回路とが接続面の無い一体の導電体から設けられており、
     前記上面側内層平面回路と前記上面側内層層間回路との接続部分には板厚方向及び平面方向に接続面が存在しない一体の導電体から構成され、
     前記中央層間回路と前記上面側層間回路と前記下面側層間回路とが板状の導電体からエッチング処理により形成され、
     前記上面側内層平面回路と、前記上面側内層層間回路とがメッキ処理により設けられた導電体で設けられており、
     前記上面側内層平面回路が、前記絶縁層の上面と前記上面側層間回路の上面とが面一の状態で、前記絶縁層の上面と前記上面側層間回路の上面とに渡って設けられておりかつ前記上面側内層平面回路と前記上面側層間回路には、板厚方向に接続面を有しない平面方向の接続面が存在し、
     前記上面側内層平面回路の他端の側に前記上面側層間回路が接続されかつ前記上面側内層平面回路の一端の側に前記上面側内層層間回路が設けられたことを含むことを特徴とするプリント基板。
  5.  請求項4記載の前記中央層間回路と前記上面側層間回路と前記下面側層間回路と前記上面側内層平面回路と前記上面側内層層間回路とを有する第一の回路と、前記第一の回路とは連結していない第四の回路の平面回路とを有するプリント基板であって、
     前記第一の回路の前記上面側内層層間回路よりも下面側に前記絶縁層が設けられ、
     前記絶縁層の下面側に前記第四の回路の平面回路が設けられており、
     前記第四の回路の平面回路と前記第一の回路の前記上面側内層層間回路との間に前記絶縁層がプリント基板の板厚方向に存在しかつ前記第四の回路の平面回路と前記第一の回路の前記上面側内層層間回路とがプリント基板の平面方向において重なって配置されたことを特徴とする請求項4記載のプリント基板。
  6.  請求項1から請求項5に記載のプリント基板を備えたことを特徴とする、電子機器。
  7.  前記電子機器は、自動車、航空機、無人航空機、携帯電話、スマートフォン、パーソナルコンピューター、LEDモジュール、パワー半導体モジュールであることを特徴とする、電子機器。

     
PCT/JP2020/030633 2019-08-09 2020-08-11 プリント基板 WO2021029416A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/619,892 US20220361325A1 (en) 2019-08-09 2020-08-11 Printed circuit board
CN202080040559.0A CN114041328A (zh) 2019-08-09 2020-08-11 印刷基板
JP2021539304A JPWO2021029416A1 (ja) 2019-08-09 2020-08-11
EP20851464.6A EP4012761A4 (en) 2019-08-09 2020-08-11 CIRCUIT BOARD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-148235 2019-08-09
JP2019148235A JP6804115B1 (ja) 2019-08-09 2019-08-09 プリント基板

Publications (1)

Publication Number Publication Date
WO2021029416A1 true WO2021029416A1 (ja) 2021-02-18

Family

ID=73836130

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/030633 WO2021029416A1 (ja) 2019-08-09 2020-08-11 プリント基板

Country Status (6)

Country Link
US (1) US20220361325A1 (ja)
EP (1) EP4012761A4 (ja)
JP (2) JP6804115B1 (ja)
CN (1) CN114041328A (ja)
TW (1) TW202117941A (ja)
WO (1) WO2021029416A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法
JP2004104045A (ja) * 2002-09-13 2004-04-02 Nippon Mektron Ltd 多層回路配線基板
JP2006332449A (ja) 2005-05-27 2006-12-07 Cmk Corp 多層プリント配線板及びその製造方法
JP2009016518A (ja) * 2007-07-04 2009-01-22 Denki Kagaku Kogyo Kk 多層配線基板
JP2010080866A (ja) * 2008-09-29 2010-04-08 Tdk Corp 多層配線板及びその製造方法
WO2012133380A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 回路基板及び回路基板の製造方法
JP2016092196A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125339A (ja) * 1994-10-21 1996-05-17 Kyocera Corp 多層配線基板の製造方法
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板,多層配線基板およびその製造方法
JP3319449B2 (ja) * 1999-10-05 2002-09-03 株式会社村田製作所 積層インダクタ及びその製造方法
US20030204949A1 (en) * 2002-05-01 2003-11-06 Ultratera Corporation Method of forming connections on a conductor pattern of a printed circuit board
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール
JP3900104B2 (ja) * 2003-04-10 2007-04-04 松下電器産業株式会社 静電気対策部品
JP4879536B2 (ja) * 2005-09-13 2012-02-22 株式会社フジクラ 複合基板及びその製造方法、並びに電子装置
KR101669534B1 (ko) * 2009-12-07 2016-10-26 해성디에스 주식회사 범프를 구비한 회로기판 및 그 제조 방법
KR20160004602A (ko) * 2014-07-03 2016-01-13 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
CN107046366B (zh) * 2016-02-05 2019-06-04 台达电子企业管理(上海)有限公司 电源变换器及其制备方法
JP6911369B2 (ja) * 2017-02-15 2021-07-28 Tdk株式会社 積層コイル部品の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法
JP2004104045A (ja) * 2002-09-13 2004-04-02 Nippon Mektron Ltd 多層回路配線基板
JP2006332449A (ja) 2005-05-27 2006-12-07 Cmk Corp 多層プリント配線板及びその製造方法
JP2009016518A (ja) * 2007-07-04 2009-01-22 Denki Kagaku Kogyo Kk 多層配線基板
JP2010080866A (ja) * 2008-09-29 2010-04-08 Tdk Corp 多層配線板及びその製造方法
WO2012133380A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 回路基板及び回路基板の製造方法
JP2016092196A (ja) * 2014-11-04 2016-05-23 日本特殊陶業株式会社 配線基板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4012761A4

Also Published As

Publication number Publication date
TW202117941A (zh) 2021-05-01
EP4012761A4 (en) 2023-11-01
JP6804115B1 (ja) 2020-12-23
US20220361325A1 (en) 2022-11-10
JPWO2021029416A1 (ja) 2021-02-18
CN114041328A (zh) 2022-02-11
JP2021028963A (ja) 2021-02-25
EP4012761A1 (en) 2022-06-15

Similar Documents

Publication Publication Date Title
US20080117608A1 (en) Printed circuit board and fabricating method thereof
US10306770B2 (en) Thin-film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device equipped with the substrate
US20150114698A1 (en) Substrate structure and manufacturing method thereof
TW201342523A (zh) 用於只包含已驗證的電路板的三維電子模組之集體製造的方法
US9362248B2 (en) Coreless package structure and method for manufacturing same
US9101084B2 (en) Method of fabricating PCB board and PCB board
US10515898B2 (en) Circuit board incorporating semiconductor IC and manufacturing method thereof
JP6235575B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
JP2007128929A (ja) メタルコア基板及びその製造方法並びに電気接続箱
US20130313122A1 (en) Method For Fabricating Conductive Structures of Substrate
WO2021029416A1 (ja) プリント基板
JP2008071963A (ja) 多層配線基板
CN102244972A (zh) 电路板及其应用
JP6555417B2 (ja) 多層基板及び多層基板の製造方法
CN104766855A (zh) 芯片装置及其制造方法
JP4486553B2 (ja) キャパシタ内蔵両面実装回路基板を有する電子装置
US20160219690A1 (en) Wiring board
JP7187821B2 (ja) プリント配線板およびその製造方法
US10231342B2 (en) Component built-in substrate
US20140174791A1 (en) Circuit board and manufacturing method thereof
TWI477212B (zh) 軟硬複合線路板及其製造方法
CN102931168A (zh) 封装基板及其制造方法
TWI827099B (zh) 印刷電路板與其製作方法
US20140174798A1 (en) Metal core substrate and method of manufacturing the same
JP2006005035A (ja) 電子部品収納用セラミックパッケージ集合体およびセラミックパッケージ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20851464

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2021539304

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020851464

Country of ref document: EP

Effective date: 20220309