TW202040846A - 記憶體元件及其製造方法 - Google Patents

記憶體元件及其製造方法 Download PDF

Info

Publication number
TW202040846A
TW202040846A TW108121346A TW108121346A TW202040846A TW 202040846 A TW202040846 A TW 202040846A TW 108121346 A TW108121346 A TW 108121346A TW 108121346 A TW108121346 A TW 108121346A TW 202040846 A TW202040846 A TW 202040846A
Authority
TW
Taiwan
Prior art keywords
layer
nitrogen
memory device
carbon nanotubes
electrode
Prior art date
Application number
TW108121346A
Other languages
English (en)
Other versions
TWI732232B (zh
Inventor
方偉權
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202040846A publication Critical patent/TW202040846A/zh
Application granted granted Critical
Publication of TWI732232B publication Critical patent/TWI732232B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8418Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02606Nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • H10K30/82Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H10K30/821Transparent electrodes, e.g. indium tin oxide [ITO] electrodes comprising carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Composite Materials (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種記憶體元件的製造方法,包括以下步驟。形成複數奈米碳管於一基板之上,作為第一電極。形成一絕緣層於奈米碳管之上。形成一石墨烯層於絕緣層之上,作為第二電極,且絕緣層分隔第一電極與第二電極。

Description

記憶體元件及其製造方法
本揭露係有關於一種記憶體元件與一種形成記憶體元件的方法。
可變電阻式記憶體(Resistive random access memory;RRAM)可用於各種電子應用產品中,因為可變電阻式記憶體具有高速度、低功耗與較佳的可擴展性的優點。可變電阻式記憶體是包括一可變電阻式記憶體單元陣列的一儲存單元,每個可變電阻式記憶體單元使用電阻值儲存一位元的數據。可變電阻式記憶體單元包括一電阻材料層,其電阻可以被調整以表示邏輯「0」或邏輯「1」。基本的可變電阻式記憶體是由一上金屬電極、一下金屬電極以及一過渡金屬氧化物所組成。
依據本揭露的一些實施方式中,一種記憶體元件的製造方法,包括以下步驟。形成複數奈米碳管於一基板之上,作為第一電極。形成一絕緣層於奈米碳管之上。形成一石 墨烯層於絕緣層之上,作為第二電極,且絕緣層分隔第一電極與第二電極。
依據本揭露的一些實施方式中,記憶體元件的製造方法更包括在形成奈米碳管之後,在奈米碳管之間的一間隙中填充一聚合物。
依據本揭露的一些實施方式,記憶體元件的製造方法更包括在形成奈米碳管之前,形成一導電層於基板之上。
依據本揭露的一些實施方式,記憶體元件的製造方法更包括在形成奈米碳管之前,形成一催化層於基板之上。在形成奈米碳管之前,在催化層上執行一表面處理操作。
依據本揭露的一些實施方式,漸縮部分從頂部分往底部分漸縮。
依據本揭露的一些實施方式,執行表面處理操作包括在催化層上執行一氫氣電漿處理。
依據本揭露的一些實施方式,形成石墨烯層係使用一含碳前驅物與一含氮前驅物。
依據本揭露的一些實施方式,石墨烯層中氮的一原子百分比的一範圍在約2%至約10%。
依據本揭露的一些實施方式,形成奈米碳管係使用一含碳前驅物與一含氮前驅物。
依據本揭露的一些實施方式,奈米碳管中氮的一原子百分比的一範圍在約2%至約10%。
依據本揭露的一些實施方式,一種記憶體元件包括一下電極、一絕緣層以及一上電極。下電極包括複數奈米碳 管。絕緣層位於奈米碳管之上。上電極包括一石墨烯層,絕緣層分隔石墨烯層與奈米碳管。
依據本揭露的一些實施方式,奈米碳管為氮摻雜。
依據本揭露的一些實施方式,石墨烯層為氮摻雜。
綜上所述,本揭露提供一種記憶體元件及製作方法。記憶體元件包括下電極與上電極。下電極包括複數個奈米碳管,上電極包括石墨烯層。由於含碳材料具有較佳的導電性,以傳輸電荷,故由含碳材料所製成的電極可以改善信號傳輸速率。因此,具有更高傳輸速度的記憶體元件可以被實現。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例,並且旨在提供對本揭露的進一步解釋。
10‧‧‧記憶體元件
110‧‧‧基板
120‧‧‧主動及/或被動元件
130‧‧‧內連接結構
1400至140n‧‧‧金屬化層
1500至150n‧‧‧介電層
1521至152n‧‧‧介電層
1600‧‧‧導電插塞
1701至170n‧‧‧導線
1801至180n‧‧‧導電通孔
200‧‧‧導電層
300‧‧‧催化層
310‧‧‧催化顆粒
400‧‧‧奈米碳管
410‧‧‧間隙
420‧‧‧聚合物
430‧‧‧氮原子
500‧‧‧絕緣層
600‧‧‧石墨烯層
610‧‧‧吡啶氮原子
612‧‧‧石墨氮原子
614‧‧‧吡咯氮原子
700‧‧‧介電層
C‧‧‧表面處理操作
本揭露之態樣可從以下實施方式的詳細說明及隨附的圖式理解。
第1圖至第6圖、第8圖、第9圖、第11圖與第12圖是根據本揭露的一些實施方式在各個階段形成一記憶體元件的方法之示意圖。
第7圖是第6圖的局部放大圖,繪示奈米碳管的結構。
第10圖是第9圖的局部放大圖,繪示石墨烯層的結構。
以下揭露內容提供用於實施本揭露之不同特徵之諸多不同實施例或實例。下文描述組件及排列之某些實施例或 實例以簡化本揭露。當然,此等僅係示例性且並非意欲為限制性。舉例而言,部件之尺寸不限於所揭示範圍或值,而是可取決於元件之製程條件及/或所期望性質。此外,隨後之描述中在第二特徵上方或在第二特徵上形成第一特徵可包含其中第一特徵及第二特徵直接接觸形成之實施方式且亦可包含其中可插入第一特徵及第二特徵中間以形成額外特徵以使得第一特徵及第二特徵可不直接接觸之實施方式。為簡單與清晰起見,各特徵可按不同比例而任意繪製。
進一步而言,為了便於描述,本文可使用諸如「下面」、「下方」、「下部」、「上方」、「上部」及類似者等空間相對性術語來描述如圖中所圖示之一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了圖中所描繪之定向外,空間相對性術語意欲囊括使用或操作中之元件之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且因此可同樣解讀本文所使用之空間相對性描述詞。
第1圖至第6圖是根據本揭露的一些實施方式在各個階段形成一記憶體元件10的方法之示意圖。記憶體元件10於本揭露中可以是一可變電阻式記憶體(Resistive random access memory;RRAM)。透過改變記憶體元件10中的中間介電層的特性,可變電阻式記憶體單元可以用於保持二進制的數據或一位元,來改變前述介電層的電阻。可以透過將介電層的電阻設置為相對較高的電阻狀態,或是將相對較低的電阻狀態進行編碼。值為「1」分配給一個狀態,而值為「0」分配給另一個狀態。舉例來說,值為「1」分配給開啟狀態(on-state), 而值為「0」分配給關閉狀態(off-state)。詳細來說,可變電阻式記憶體單操作於介電層(例如一般的絕緣層)之下,可以在通過足夠高的電壓後形成的燈絲(filament)或傳導路徑進行導電。燈絲或傳導路徑的形成可以被稱為可變電阻式記憶體單元的形成操作或是形成步驟。足夠高的電壓可視為在可變電阻式記憶體單元的「形式」電壓(form voltage),「形式」電壓是一與讀取和寫入可變電阻式記憶體單元不同的電壓。在一些實施方式中,「形式」電壓具有較高的絕對值或具有不同的極性。在寫入操作的期間,通過傳遞不同於「形式」電壓的電壓來破壞燈絲或傳導路徑。在一些實施方式中,「寫入」電壓具有與「形式」電壓不同的極性。隨後的寫入操作應用小於「形式」電壓的不同電壓以重新連接斷裂的燈絲。透過改變燈絲,高電阻或低電阻都會儲存在可變電阻式記憶體單元中,且當電源被移除時也不會改變。可以將高電阻或低電阻分別讀為「0」或「1」,在讀取操作期間,跨越可變電阻式記憶體單元施加「讀取」電壓。在一些實施方式中,「讀取」電壓遠小於「寫入」電壓,以避免無意中將可變電阻式記憶體單元寫入不同的值。
參閱第1圖,一導電層200形成於一內連接結構130之上,其中內連接結構130形成於基板110之上。在一些實施方式中,基板110可以是矽基板。在其他的實施方式中,基板110可包括其他半導體元素,例如:鍺(germauium),或包括半導體化合物,例如:碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦 (indium phosphide)、砷化銦(indium phosphide)、及/或銻化銦(indium antimonide),或其他半導體合金,例如:矽鍺(SiGe)、磷化砷鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)、及/或磷砷化銦鎵(GaInAsP),以及以上之任意組合。
在一些實施方式中,一個或多個主動及/或被動元件120形成於基板110之上。一個或多個主動及/或被動元件120可包括各種N型金屬氧化半導體(N-type metal-oxide semiconductor;NMOS)及/或P型金屬氧化半導體(P-type metal-oxide semiconductor;PMOS),例如電晶體。
在一些實施方式中,內連接結構130形成於一個或多個主動及/或被動元件120與基板110之上。內連接結構130將一個或多個主動及/或被動元件120電性內連接,以形成在其中的功能電路。內連接結構130可以包括一個或多個金屬化層1400至140n,其中n+1為一個或多個金屬化層1400至140n的數量。在一些實施方式中,n的值會由於記憶體元件10的設計規範而變化。金屬化層1400至140n可以分別包括介電層1500至150n。金屬化層1401至140n可以分別包括介電層1521至152n。介電層1521至152n形成於相對應的介電層1501至150n之上。
在一些實施方式中,介電層1500可視為層間介電(inter-layer dielectric;ILD)層,並且介電層1501至150n與介電層1521至152n可視為金屬間介電(inter-metal dielectric;IMD)層。
在一些實施方式中,金屬化層1400可以包括通過介電層1500的導電插塞1600,並且金屬化層1401至140n分別包括一個或多個導電內連接,例如分別在介電層1521至152n中的導線1701至170n,以及分別在介電層1501至150n中導電通孔1801至180n。導電插塞1600將一個或多個主動及/或被動元件120電性耦合到導線1701至170n以及導電通孔1801至180n。在主動及/或被動元件120是電晶體的一些實施方式中,導電插塞1600可以分別落在閘極電極與電晶體120的源極/汲極區上,因此可分別視為閘極接觸與源極/汲極接觸。
在一些實施方式中,導電插塞1600、導線1701至170n以及導電通孔1801至180n可以使用任何適當的方法形成,例如鑲嵌(damascene)、雙鑲嵌(dual damascene)等。導電插塞1600、導線1701至170n以及導電通孔1801至180n可以包括導電材料,例如銅、鋁、鎢,及其組合等。在一些實施方式中,導電插塞1600、導線1701至170n以及導電通孔1801至180n還可包括一個或多個阻擋/黏著層(未繪示),以保護相對應的介電層1500至150n以及介電層1520至152n免於擴散與金屬中毒。一個或多個阻擋/黏著層可以包括鈦、氮化鈦、鉭、氮化鉭等,並且可以使用物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層氣相沉積(ALD)等形成。
導電層200地毯式地形成於內連接結構130之上。換句話說,在介電層152n與導線170n之上形成導電層200。再換句話說,導電層200與導線170n的頂表面以及與介電層152n的頂表面接觸。在一些實施方式中,導電層200為一 個金屬層。舉例來說,導電層200為一個鈦膜(Titanium film;Ti film),厚度為100奈米,但本揭露並不在此限制。導電層200可以透過濺射(sputtering)或其他適當的方法形成於基板110之上。
參閱第2圖。催化層300形成於導電層200上。催化層300覆蓋導電層200。在一些實施方式中,催化層300為一個金屬層。舉例來說,催化層300為一個鐵膜(iron film;Fe film)。催化層300可以通過使用電子束蒸鍍(electron beam evaporation;e-beam evaporation)或其他適當的方法形成於導電層200之上。
參閱第3圖至第5圖。在形成複數奈米碳管400之前,在催化層300上執行一表面處理操作(surface treatment operation)C。表面處理操作C可視為形成奈米碳管400的預處理操作,並且表面處理操作C有助於奈米碳管400的成長。如第3圖與第4圖所示,執行表面處理操作C,以將催化層300轉換為不連續的催化顆粒(catalyst particles)310。詳細來說,催化顆粒310透過使用表面處理操作C形成於導電層200之上,並且有助於後續奈米碳管400的成長。舉例來說,催化顆粒310接觸於導電層200的表面。催化顆粒310可以是金屬顆粒,例如是鐵顆粒。在一些實施方式中,表面處理操作C可以包括在催化層300的表面上執行一氫氣電漿處理(hydrogen plasma treatment),使得催化層300轉換為催化顆粒310。在一些實施方式中,催化層300用於防止金屬矽化物形成,其中金屬矽化物會阻礙奈米碳管400的形成。催化層300還用於提 升奈米碳管400與導電層200之間的電荷傳輸。
如第5圖所示,在形成奈米碳管400時,催化顆粒310可以被包裹在奈米碳管400中。在本實施方式中,為了方便解釋,第5圖中的虛線用於繪示催化顆粒310嵌設於奈米碳管400中,且催化顆粒310也被包裹在奈米碳管400中。舉例來說,奈米碳管400的結構可以形成為碳洋蔥(carbon onions)的結構,且催化顆粒310嵌設於其中。
在一些實施方式中,奈米碳管400是垂直排列的奈米碳管束(carbon nanotubes bundles)。在奈米碳管400之間形成間隙410,並且暴露導電層200的一部分。在其他的實施方式中,奈米碳管400可以形成為中空管。奈米碳管400可包括通孔內連接,形成於下面的導電層200與上面的絕緣層500(參閱第8圖)之間。
在一些實施方式中,形成奈米碳管400的方法可以使用例如微波電漿化學氣相沉積(microwave plasma-enhanced chemical vapor deposition;MPECVD)或其他適當的方法。在一些實施方式中,使用含碳的前驅物(precursor)與含氮的前驅物形成奈米碳管400。舉例來說,含碳的前驅物可包括例如甲烷(CH4)、乙炔(C2H2)、丙烯(C3H6)或其他適當的氣體,而含氮的前驅物可包括例如氨(NH3)或其他適當的氣體。
參閱第6圖。在形成奈米碳管400之後,填充聚合物420於奈米碳管400之間的間隙410中。奈米碳管400與聚合物420可視為記憶體元件10的第一電極。詳細來說,聚合物420 將緩慢地流入奈米碳管400之間的間隙410,聚合物420可例如是聚二甲基矽氧烷(polydimethylsiloxane;PDMS)的矽氧烷(silicone)溶液。在間隙410被聚合物420完全填充之後,聚合物420通過加熱而固化。加熱過程將固化並硬化聚合物420,並且將聚合物420從黏性液體轉變為彈性固體。固化時間的長短很大程度地取決於固化溫度,其中在較高溫度的固化會較快。對於不同的聚合物420而言,適當的固化時間也可以是不同的。例如,使用聚二甲基矽氧烷的矽氧烷溶液時,固化溫度為100℃,且固化時間為10分鐘。
參閱第7圖,第7圖是第6圖的局部放大圖,並繪示奈米碳管400的結構。如第7圖所示,奈米碳管400為氮摻雜(nitrogen-doped;N-doped)。換句話說,在奈米碳管400中摻雜至少一個氮原子430。在一些實施方式中,使用含碳的前驅物與含氮的前驅物以形成氮摻雜的奈米碳管400。詳細來說,包括含碳的前驅物與含氮的前驅物的混合氣體於一溫度(例如700℃)下引入,此導致含碳的前驅物與含氮的前驅物的高度分解(high dissociation)。如此一來,含碳的前驅物與含氮的前驅物被分解與再結合,從而製造氮摻雜的奈米碳管400。
氮摻雜的奈米碳管400的結構可以至少具有以下的優點。作為第一電極的氮摻雜的奈米碳管400與絕緣層500(參閱第8圖)之間的電荷傳導速率可以被改善,從而第一電極的導電性也可以被改善。再者,氮摻雜的奈米碳管400的黏附性可以被改善,因此有助於第一電極與絕緣層500(參閱第 8圖)之間的黏附。
在一些實施方式中,氮摻雜的奈米碳管400中的氮的原子百分比在約2%至約10%的範圍內,以實現較佳的分散效果。若氮摻雜的奈米碳管400中的氮的原子百分比大於10%,則氮原子可能導致聚集效應(cluster effect),並且不容易有效地分散。若氮摻雜的奈米碳管400中的氮的原子百分比小於2%,則氮原子可能不足以實現分散效果。
第8圖與第9圖是根據本揭露的一些實施方式在各個階段形成記憶體元件10的方法之示意圖。參閱第8圖,在奈米碳管400上形成絕緣層500。換句話說,在第一電極上地毯式地形成絕緣層500。再換句話說,絕緣層500接觸於奈米碳管400以及聚合物420。在一些實施方式中,絕緣層500可以包括氧化釩(V2O5)、氧化鋁(Al2O3),氧化鎳(NiO)、二氧化鈦(TiO2),鈦酸鍶(SrTiO3)、鈦酸鉻(ZrTiO3),或其他適當的絕緣材料。形成絕緣層500的方法可以使用例如化學氣相沉積(chemical vapor deposition;CVD)或其他適當的方法。
參閱第9圖。石墨烯層600形成於絕緣層500之上,作為第二電極,前述的第二電極透過絕緣層500與第一電極分離。形成石墨烯層600的方法可以使用例如化學氣相沉積(CVD)或其他適當的方法。在一些實施方式中,石墨烯層600可以使用含碳的前驅物與含氮的前驅物來形成。舉例來說,含碳的前驅物可包括例如甲烷(CH4)、乙炔(C2H2)、丙烯(C3H6)或其他適當的氣體,而含氮的前驅物可包括例如氨(NH3)或其他適當的氣體。
在本實施方式中,石墨烯層600可視為上電極(top electrode),而奈米碳管400與聚合物420可視為下電極(bottom electrode)。在一些實施方式中,石墨烯層600可視為下電極,而奈米碳管400與聚合物420可視為上電極,本揭露並不在此限制。由於含碳材料具有較佳的導電性以傳輸電荷,因此由含碳材料製成的電極可以提高信號傳輸速率。如此一來,高速的記憶體元件10可以被實現。
參閱第10圖,第10圖是第9圖的局部放大圖,並繪示石墨烯層600的結構。如第10圖所示,石墨烯層600為氮摻雜。氮摻雜的石墨烯層600可以包括至少一個吡啶氮原子(pyridinic nitrogen atom)610、石墨氮原子(graphitic nitrogen atom)612與吡咯氮原子(pyrrolic nitrogen atom)614。吡啶氮原子610與吡咯氮原子614兩者與碳原子的鍵結結構上是不同的。在一些實施方式中,含碳的前驅物與含氮的前驅物用於形成氮摻雜的石墨烯層600。詳細來說,包括含碳的前驅物與含氮的前驅物的混合氣體於一溫度(例如700℃)下引入,此導致含碳的前驅物與含氮的前驅物的高度分解。如此一來,含碳的前驅物與含氮的前驅物被分解與再結合,從而製造氮摻雜的石墨烯層600。例如,氮摻雜的石墨烯層600可以是石墨烯片(graphene sheet)。
氮摻雜的石墨烯層600的結構可以至少具有以下的優點。作為第二電極的氮摻雜的石墨烯層600與絕緣層500之間的電荷傳導速率可以被改善,從而第二電極的導電性也可以被改善。再者,氮摻雜的石墨烯層600的黏附性可以被改善, 因此有助於第二電極與絕緣層500之間的黏附。
在一些實施方式中,氮摻雜的石墨烯層600中的氮的原子百分比在約2%至約10%的範圍內,以實現較佳的分散效果。若氮摻雜的石墨烯層600中的氮的原子百分比大於10%,則氮原子可能導致聚集效應(cluster effect),並且不容易有效地分散。若氮摻雜的石墨烯層600中的氮的原子百分比小於2%,則氮原子可能不足以實現分散效果。
第11圖與第12圖是根據本揭露的一些實施方式在各個階段形成記憶體元件10的方法之示意圖。如第11圖所示,記憶體元件10的一部分被蝕刻。詳細來說,透過使用適當的蝕刻技術以圖案化石墨烯層600、絕緣層500、奈米碳管400、聚合物420與導電層200的一部分。
參閱第12圖。在基板110上形成介電層700。換句話說,介電層700覆蓋石墨烯層600。再換句話說,介電層700圍繞石墨烯層600、絕緣層500、奈米碳管400、聚合物420以及導電層200。在一些實施方式中,介電層700可視為金屬間介電(IMD)層。介電層700可包括例如氧化矽、低k氧化矽(例如多孔氧化矽層)、其他適當的介電材料,或其組合。
綜上所述,本揭露提供一種記憶體元件及製作方法。記憶體元件包括下電極與上電極。下電極包括複數個奈米碳管,上電極包括石墨烯層。由於含碳材料具有較佳的導電性,以傳輸電荷,故由含碳材料所製成的電極可以改善信號傳輸速率。因此,具有更高傳輸速度的記憶體元件可以被實現。
雖然本揭露已經將實施方式詳細地揭露如上,然 而其他的實施方式也是可能的,並非用以限定本揭露。因此,所附之權利要求的精神及其範圍不應限於本揭露實施方式之說明。
本領域任何熟習此技藝者,在不脫離本揭露之精神和範圍內,當可作各種之改變或替換,因此所有的這些改變或替換都應涵蓋於本揭露所附權利要求的保護範圍之內。
10‧‧‧記憶體元件
110‧‧‧基板
120‧‧‧主動及/或被動元件
130‧‧‧內連接結構
1400至140n‧‧‧金屬化層
1500至150n‧‧‧介電層
1521至152n‧‧‧介電層
1600‧‧‧導電插塞
1701至170n‧‧‧導線
1801至180n‧‧‧導電通孔
200‧‧‧導電層
400‧‧‧奈米碳管
420‧‧‧聚合物
500‧‧‧絕緣層
600‧‧‧石墨烯層
700‧‧‧介電層

Claims (12)

  1. 一種記憶體元件的製造方法,包含:形成複數奈米碳管於一基板之上,作為一第一電極;形成一絕緣層於該些奈米碳管之上;以及形成一石墨烯層於該絕緣層之上,作為一第二電極,且該絕緣層分隔該第一電極與該第二電極。
  2. 如請求項1所述之記憶體元件的製造方法,更包含:在形成該些奈米碳管之後,在該些奈米碳管之間的一間隙中填充一聚合物。
  3. 如請求項1所述之記憶體元件的製造方法,更包含:在形成該些奈米碳管之前,形成一導電層於該基板之上。
  4. 如請求項1所述之記憶體元件的製造方法,更包含:在形成該些奈米碳管之前,形成一催化層於該基板之上;以及在形成該些奈米碳管之前,在該催化層上執行一表面處理操作。
  5. 如請求項4所述之記憶體元件的製造方法,其中執行該表面處理操作包含在該催化層上執行一氫氣電漿 處理。
  6. 如請求項1所述之記憶體元件的製造方法,其中形成該石墨烯層係使用一含碳前驅物與一含氮前驅物。
  7. 如請求項6所述之記憶體元件的製造方法,其中該石墨烯層中氮的一原子百分比的一範圍在約2%至約10%。
  8. 如請求項1所述之記憶體元件的製造方法,其中形成該些奈米碳管係使用一含碳前驅物與一含氮前驅物。
  9. 如請求項8所述之記憶體元件的製造方法,其中該些奈米碳管中氮的一原子百分比的一範圍在約2%至約10%。
  10. 一種記憶體元件,包含:一下電極,包含複數奈米碳管;一絕緣層,位於該些奈米碳管之上;以及一上電極,包含一石墨烯層,且該絕緣層分隔該石墨烯層與該些奈米碳管。
  11. 如請求項10所述之記憶體元件,其中該些奈米碳管為氮摻雜。
  12. 如請求項10所述之記憶體元件,其中該石墨烯層為氮摻雜。
TW108121346A 2019-04-18 2019-06-19 記憶體元件及其製造方法 TWI732232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/388,858 2019-04-18
US16/388,858 US11239415B2 (en) 2019-04-18 2019-04-18 Memory device and fabrication method thereof

Publications (2)

Publication Number Publication Date
TW202040846A true TW202040846A (zh) 2020-11-01
TWI732232B TWI732232B (zh) 2021-07-01

Family

ID=72831276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108121346A TWI732232B (zh) 2019-04-18 2019-06-19 記憶體元件及其製造方法

Country Status (3)

Country Link
US (2) US11239415B2 (zh)
CN (1) CN111834523A (zh)
TW (1) TWI732232B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803207B (zh) * 2021-12-07 2023-05-21 南亞科技股份有限公司 具有重分佈結構的半導體元件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785921B (zh) * 2021-12-09 2022-12-01 華邦電子股份有限公司 可變電阻式記憶體及其製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327496B1 (ko) * 2000-06-27 2002-03-15 윤종용 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US8399772B2 (en) * 2006-09-04 2013-03-19 Nxp B.V. Control of carbon nanostructure growth in an interconnect structure
KR20080038670A (ko) * 2006-10-30 2008-05-07 삼성전자주식회사 나노물질을 구비한 전하저장층을 갖는 비휘발성 메모리소자들 및 그의 제조방법들
US7450423B2 (en) * 2007-01-03 2008-11-11 Macronix International Co., Ltd. Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure
KR20090036850A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
DE102008015902A1 (de) * 2008-03-27 2009-10-01 Bayer Technology Services Gmbh Verfahren zur Sauerstoffreduktion
US8492748B2 (en) * 2011-06-27 2013-07-23 International Business Machines Corporation Collapsable gate for deposited nanostructures
WO2013009958A1 (en) * 2011-07-12 2013-01-17 Wake Forest University Optoelectronic devices and applications thereof
CN102826538A (zh) * 2012-09-17 2012-12-19 辽宁科技大学 一种聚合物改性制备氮掺杂碳质材料的方法
CN104752606B (zh) * 2013-12-26 2018-06-22 华邦电子股份有限公司 电阻式存储器的形成方法
CN105206561B (zh) * 2014-05-28 2018-08-10 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法和半导体结构
CN105449067B (zh) * 2015-12-31 2017-12-19 白德旭 一种石墨烯led芯片及其制备方法
US9748334B1 (en) * 2016-02-18 2017-08-29 International Business Machines Corporation Fabrication of nanomaterial T-gate transistors with charge transfer doping layer
CN107564980B (zh) * 2016-07-01 2020-03-31 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10811334B2 (en) * 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
CN108010879A (zh) * 2017-11-22 2018-05-08 深圳市华星光电半导体显示技术有限公司 一种柔性阵列基板的制作方法及柔性阵列基板
US10505109B1 (en) * 2018-05-23 2019-12-10 Purdue Research Foundation Phase transition based resistive random-access memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803207B (zh) * 2021-12-07 2023-05-21 南亞科技股份有限公司 具有重分佈結構的半導體元件
US11764178B2 (en) 2021-12-07 2023-09-19 Nanya Technology Corporation Semiconductor device with redistribution structure and method for fabricating the same

Also Published As

Publication number Publication date
US11665986B2 (en) 2023-05-30
TWI732232B (zh) 2021-07-01
US20220115591A1 (en) 2022-04-14
CN111834523A (zh) 2020-10-27
US11239415B2 (en) 2022-02-01
US20200335695A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
KR102402363B1 (ko) 셀 교란 감소를 위해 누설 디바이스를 커패시터 구성에 통합하는 방법 및 누설 디바이스를 통합한 커패시터 구성
JP5637795B2 (ja) 装置
US11665986B2 (en) Memory device
JP5488458B2 (ja) 抵抗変化素子及びその製造方法
US20150021538A1 (en) Device switching using layered device structure
US20110006425A1 (en) Semiconductor device
JP5525132B2 (ja) 半導体デバイス
JP2011508458A (ja) 選択的に製造されたカーボンナノチューブ可逆抵抗切替素子を使用するメモリセルおよびそれを形成する方法
CN103782349A (zh) 在电子器件中使用的富碳的碳氮化硼介电膜
Wang et al. Graphene/metal contacts: bistable states and novel memory devices
US20190311984A1 (en) Self-aligned via
JPWO2009096363A1 (ja) 抵抗変化型不揮発性記憶装置とその製造方法
US20170155043A1 (en) Resistive random access memory including layer for preventing hydrogen diffusion and method of fabricating the same
US20110303888A1 (en) Nonvolatile memory device
Zou et al. High‐performance solution‐processed 2D p‐type WSe2 transistors and circuits through molecular doping
KR20010089242A (ko) 반도체 장치 및 그 제조 방법
JP5870758B2 (ja) 電子デバイス及びその製造方法
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
KR100634509B1 (ko) 3차원 반도체 캐패시터 및 그 제조 방법
Li et al. Van der Waals Epitaxy of Horizontally Orientated Bismuth Iodide/Silicon Heterostructure for Nonvolatile Resistive‐Switching Memory with Multistate Data Storage
CN110085589B (zh) 碳纳米管模块、半导体器件及制造方法
US8253171B1 (en) Two terminal nanotube switch, memory array incorporating the same and method of making
US11258023B1 (en) Resistive change elements using passivating interface gaps and methods for making same
US20220223788A1 (en) Resistive memory cell using an interfacial transition metal compound layer and method of forming the same
US20230124085A1 (en) Hybrid transistor and memory cell