TW202040652A - 溝槽式功率半導體元件及其製造方法 - Google Patents

溝槽式功率半導體元件及其製造方法 Download PDF

Info

Publication number
TW202040652A
TW202040652A TW108114372A TW108114372A TW202040652A TW 202040652 A TW202040652 A TW 202040652A TW 108114372 A TW108114372 A TW 108114372A TW 108114372 A TW108114372 A TW 108114372A TW 202040652 A TW202040652 A TW 202040652A
Authority
TW
Taiwan
Prior art keywords
trench
insulating layer
layer
top surface
electrode
Prior art date
Application number
TW108114372A
Other languages
English (en)
Other versions
TWI704606B (zh
Inventor
許修文
Original Assignee
帥群微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 帥群微電子股份有限公司 filed Critical 帥群微電子股份有限公司
Priority to TW108114372A priority Critical patent/TWI704606B/zh
Priority to US16/824,899 priority patent/US11289587B2/en
Application granted granted Critical
Publication of TWI704606B publication Critical patent/TWI704606B/zh
Publication of TW202040652A publication Critical patent/TW202040652A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明公開一種溝槽式功率半導體元件及其製造方法。在溝槽式功率半導體元件的製造方法中，形成溝槽式閘極結構的步驟是先在溝槽內形成遮蔽電極、底部絕緣層以及上絕緣層。底部絕緣層覆蓋溝槽的一下方內壁面，並圍繞遮蔽電極。上絕緣層覆蓋溝槽的一上方內壁面，且上絕緣層的厚度小於底部絕緣層的厚度。之後，形成層間介電層以及U型遮罩層於溝槽內。層間介電層設置於上絕緣層與U型遮罩層之間。之後，通過U型遮罩層，去除位於溝槽上半部的一部分上絕緣層以及一部分層間介電層，以形成一極間介電層。

Description

溝槽式功率半導體元件及其製造方法
本發明涉及一種功率半導體元件及其製造方法，特別是涉及一種具有遮蔽電極的溝槽式功率半導體元件及其製造方法。
現有的溝槽式功率金氧半場效電晶體(Power Metal Oxide Semiconductor Field Transistor, Power MOSFET)的工作損失可分成切換損失(switching loss)及導通損失(conducting loss)兩大類，其中閘極/汲極的電容值(Cgd)是影響切換損失的重要參數。閘極/汲極電容值太高會造成切換損失增加，進而限制功率型金氧半場效電晶體的切換速度，不利於應用高頻電路中。
現有的溝槽式功率金氧半場效電晶體會具有一位於閘極溝槽下半部的遮蔽電極(shielding electrode)，以降低閘極/汲極電容值，並在不犧牲導通電阻(on-resistance)的情況下增加崩潰電壓。因此，可進一步最佳化磊晶層的厚度以及阻值。
目前，在形成具有遮蔽電極的溝槽式功率金氧半場效電晶體的製程中，閘氧化層與閘極及遮蔽電極之間的極間介電層是在同一熱氧化步驟中完成。也就是說，極間介電層的厚度只略大於或等於閘氧化層。
另一方面，極間介電層通常是通過氧化多晶矽(也就是遮蔽電極)頂部而形成，因此極間介電層的緻密性與耐壓強度都比閘氧化層低。因此，現有的溝槽式功率金氧半場效電晶體中，在閘極與遮蔽電極之間的耐壓不足，並且可能在兩者之間產生漏電流，進而影響元件可靠度。
本發明所要解決的技術問題在於，改善閘極以及遮蔽電極之間的耐壓不足或是漏電流，以提升元件可靠度。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種溝槽式功率半導體元件的製造方法。形成一磊晶層於一基材上。在磊晶層內至少形成一溝槽，並形成溝槽閘極結構於溝槽內。形成溝槽閘極結構的至少包括下列步驟。在溝槽內形成遮蔽電極、底部絕緣層以及上絕緣層。底部絕緣層覆蓋溝槽的下方內壁面，並圍繞遮蔽電極。上絕緣層覆蓋溝槽的上方內壁面，且上絕緣層的厚度小於底部絕緣層的厚度。之後，形成層間介電層以及U型遮罩層於溝槽內。層間介電層設置於上絕緣層與U型遮罩層之間。以及通過U型遮罩層，去除位於溝槽上半部的一部分上絕緣層以及一部分層間介電層，以形成一極間介電層。
為了解決上述的技術問題，本發明所採用的另外一技術方案是，提供一種溝槽式功率半導體元件，其包括基材、磊晶層以及溝槽閘極結構。磊晶層設置在基材上，並具有由磊晶層的上表面朝向基材延伸的溝槽。溝槽閘極結構設置在溝槽內，並包括：遮蔽電極、底部絕緣層、極間介電層、閘絕緣層以及閘極。遮蔽電極設置在溝槽的下半部，底部絕緣層覆蓋溝槽的一下方內壁面，並圍繞遮蔽電極。極間介電層設置在遮蔽電極以及底部絕緣層上。極間介電層被區分為位於遮蔽電極上的一中間部分，以及位於底部絕緣層上的周圍部分。中間部分的頂面與周圍部分的頂面都高於遮蔽電極的一頂端面，且中間部分的頂面與周圍部分的頂面之間非共平面。閘絕緣層覆蓋溝槽的一上方內壁面。閘極設置於溝槽的上半部，並通過極間介電層與遮蔽電極隔離。
本發明的其中一有益效果在於，本發明所提供的溝槽式功率半導體元件及其製造方法，其能通過“形成層間介電層以及U型遮罩層於溝槽內，並通過U型遮罩層去除位於溝槽上半部的一部分上絕緣層以及一部分層間介電層，以形成一極間介電層”以及“極間介電層被區分為位於遮蔽電極上的一中間部分，以及位於底部絕緣層上的周圍部分。中間部分的頂面與周圍部分的頂面都高於遮蔽電極的一頂端面，且中間部分的頂面與周圍部分的頂面之間非共平面”的技術方案，以使極間介電層具有一定的厚度而具有較高的耐壓能力，以及減少閘極與遮蔽電極之間的漏電流，進而提升元件可靠度。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
以下是通過特定的具體實施例來說明本發明所公開有關“溝槽式功率半導體元件及其製造方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
請參照圖1。圖1顯示本發明實施例的溝槽式功率半導體元件的製造方法。
在步驟S10中，形成一磊晶層於一基材上；在步驟S20中，形成溝槽於磊晶層內；在步驟S30中，形成一溝槽閘極結構於溝槽內；以及在步驟S40中，形成一基體區與源極區於磊晶層內，且源極區位於基體區上方。下文進一步詳細說明溝槽式功率半導體元件的製造方法，以及形成溝槽閘極結構的詳細流程。
圖2至圖14顯示對應於圖1的流程圖，來製作本發明一實施例的溝槽式功率半導體元件的各個步驟。請參閱圖2，磊晶層11(epitaxial layer)已被形成於基材10上，並具有和基材10相同的導電型，但磊晶層11的摻雜濃度低於基材10的摻雜濃度。磊晶層11具有與基材10相對的一上表面11s。
此外，溝槽11h已經形成於磊晶層11中，並由上表面11s朝基材10延伸。溝槽11h的數量並不限制，在本實施例中，繪示兩個溝槽11h為例來進行說明。接著進行步驟S30，也就是形成溝槽閘極結構於溝槽內。以下詳細說明形成溝槽閘極結構的詳細流程。
請先參照圖3至圖7，顯示圖1的步驟S300的詳細流程。在步驟S300中，在溝槽內形成遮蔽電極、底部絕緣層以及上絕緣層。
如圖3所示，在溝槽11h的內壁面上，形成初始絕緣層12，且初始絕緣層12具有和溝槽11h的內壁面相符的輪廓。在圖3中，初始絕緣層12覆蓋溝槽11h的內壁面以及磊晶層11的上表面11s。形成初始絕緣層12的方式可以通過已知的物理氣相沉積製程、化學氣相沉積製程或者是熱氧化製程的氧化矽層。
接著，請參照圖4以及圖5，形成初始遮蔽電極13’於溝槽11h內。具體而言，如圖4所示，先毯覆式地形成一多晶矽層13”於磊晶層11上，並填入溝槽11h中。接著，參照圖5，回蝕(etch back)去除磊晶層11的上表面11s上所覆蓋的一部分多晶矽層13”，而留下位於溝槽11h下半部的多晶矽層13”，以形成初始遮蔽電極13’。初始遮蔽電極13’可以是含導電性雜質的多晶矽結構(doped poly-Si)。
請參照圖6，以初始遮蔽電極13’為遮罩，去除位於溝槽11h上半部的一部分初始絕緣層12。值得注意的是，位於溝槽11h上半部的初始絕緣層12並不會被完全去除。因此，在溝槽11h上半部形成上絕緣層12b，且在溝槽11h下半部會形成底部絕緣層12a。換言之，上絕緣層12b覆蓋溝槽11h的上方內壁面，而底部絕緣層12a覆蓋溝槽11h的下方內壁面。另外，上絕緣層12b的厚度小於底部絕緣層12a的厚度，且初始遮蔽電極13’的一頂部部分13a會凸出於底部絕緣層12a的一頂表面。
請參照圖7，去除初始遮蔽電極13’的頂部部分13a，以形成遮蔽電極13。進一步而言，遮蔽電極13的一頂端面與底部絕緣層12a的頂表面大致齊平。另外，底部絕緣層12a圍繞遮蔽電極13，以使遮蔽電極13與磊晶層11隔離。
值得一提的是，在本實施例中，形成遮蔽電極13的步驟包括兩次蝕刻步驟。另外，本發明實施例中，並不是使遮蔽電極13的頂部氧化，來形成極間介電層。以下將進一步說明形成極間介電層的詳細流程。
請參照圖8以及圖9，顯示圖1的步驟S310的詳細流程。在步驟S310中，形成一層間介電層以及一U型遮罩層於所述溝槽內，其中，層間介電層設置於上絕緣層與U型遮罩層之間。
如圖8所示，形成初始層間介電層14’覆蓋磊晶層11的上表面11s、上絕緣層12b、底部絕緣層12a以及遮蔽電極13。在一實施例中，初始層間介電層14’是通過化學氣相沉積製程來製作。另外，初始層間介電層14’的材料與上絕緣層12b以及底部絕緣層12a的材料相同，例如：氧化矽。
須先說明的是，在本發明中，初始層間介電層14’的厚度是根據後續極間介電層所需要的厚度來決定。若需要元件具有較高的耐壓，初始層間介電層14’的厚度要越厚。另一方面，初始層間介電層14’的厚度不能太厚，而封閉溝槽11h的開口端。
請繼續參照圖8，在形成初始層間介電層14’之後，形成初始遮罩層15’完全覆蓋初始層間介電層14’。進一步而言，初始遮罩層15’的其中一部份會位於磊晶層11的上表面11s上，另一部分會位於溝槽11h內。在本實施例中，初始遮罩層15’並未將溝槽11h的剩餘空間填滿。也就是說，位於溝槽11h內的一部分初始遮罩層15’會在溝槽11h內定義出一空間。
在本實施例中，初始遮罩層15’的材料與初始層間介電層14’的材料以及上絕緣層12b的材料都不相同。舉例而言，初始層間介電層14’的材料為氧化物，初始遮罩層15’的材料可以選擇氮化物，如：氮化矽。然而，本發明並不以此例為限。
值得注意的是，在形成初始層間介電層14’的步驟中，通過控制初始層間介電層14’的厚度，可以定義出初始遮罩層15’的底部的位置。也就是說，通過初始層間介電層14’的設置，初始遮罩層15’的底部可以被自對準地形成在遮蔽電極13的上方。如此，可以在不使用光罩的情況下，使初始遮罩層15’的底部對應於遮蔽電極13所在的位置而設置。
請參照圖9，去除位於磊晶層11的上表面11s的一部分初始層間介電層14’，以及一部分初始遮罩層15’，而在溝槽11h內形成層間介電層14以及U型遮罩層15。在一實施例中，可以通過執行化學機械研磨步驟，來去除位於磊晶層11的上表面11s的一部分初始遮罩層15’以及一部分初始層間介電層14’。
在執行上述步驟之後，在溝槽11h內可形成U型遮罩層15，U型遮罩層15的頂端會與層間介電層14的頂表面大致齊平。另外，層間介電層14是位於U型遮罩層15與上絕緣層12b之間。在本實施例中，在磊晶層11的上表面11s上還保留具有一定厚度的絕緣層，以避免損害磊晶層11，但本發明並不以此為限。
請參照圖10，顯示圖1的步驟S320的詳細流程。在步驟S320中，通過U型遮罩層，去除位於溝槽上半部的一部分上絕緣層以及一部分層間介電層，以形成極間介電層。
如圖10所示，由於U型遮罩層15的材料與上絕緣層12b的材料以及層間介電層14的材料都不相同，因此可利用U型遮罩層15作為罩冪，來去除位於溝槽11h上半部的一部分上絕緣層12b以及一部分層間介電層14。
進一步而言，可以執行選擇性濕式蝕刻步驟，去除位於磊晶層11的上表面11s上的上絕緣層12b以及層間介電層14，以及位於溝槽11h上半部的上絕緣層12b與層間介電層14。
如圖10所示，在執行上述步驟之後，剩下的另一部分層間介電層與另一部分上絕緣層共同形成極間介電層14a。在去除位於溝槽11h上半部的一部分上絕緣層12b以及一部分層間介電層14之後，溝槽11h的上半部剩下U型遮罩層15，且U型遮罩層15位於極間介電層14a的一中間部分上。
如圖10所示，U型遮罩層15具有兩個相對的側壁部15a以及連接於兩個側壁部15a之間的底部15b。本實施例中，兩個側壁部15a的頂端會凸出於磊晶層11的上表面11s。
另外，如上所述，本實施例中，是通過控制初始層間介電層14的厚度，可以定義出初始遮罩層15’的底部的位置。據此，U型遮罩層15的底部15b會位於遮蔽電極13的正上方。換句話說，U型遮罩層15的底部15b在溝槽11h的深度方向的垂直投影會與遮蔽電極13重疊。
值得注意的是，位於U型遮罩層15與遮蔽電極13之間的一部分層間介電層14因為被U型遮罩層15所覆蓋，而可在執行選擇性蝕刻步驟之後被保留，並維持與初始層間介電層14’相同的厚度。據此，本發明實施例所提供的製造方法可以確保遮蔽電極13與閘極之間的極間介電層14a具有一定的厚度，而具有較佳的耐壓能力。在一實施例中，極間介電層14a的中間部分的厚度範圍是由50至300nm。
請參照圖11、圖11A以及圖12，顯示圖1的步驟S330的詳細流程。在步驟S330中，去除U型遮罩層，並形成一閘絕緣層於溝槽內，其中，閘絕緣層覆蓋溝槽的上方內壁面。
如圖11所示，位於溝槽11h內的U型遮罩層15已被完全去除。請配合參照圖11以及圖11A，通過上述步驟所形成的極間介電層14a可以被區分為位於遮蔽電極13上的一中間部分141，以及位於底部絕緣層12a上的周圍部分142，且周圍部分142位於中間部分141與溝槽11h的側壁面之間。
如圖11A所示，周圍部分142的頂面142s的位置以及中間部分141的頂面141s的位置都高於遮蔽電極13的頂端面13s。由於本實施例中，遮蔽電極13的頂端面13s會與底部絕緣層12a的頂表面12s大致平齊，因此，周圍部分142的頂面142s的位置以及中間部分141的頂面141s的位置也高於底部絕緣層12a的頂表面12s。
此外，中間部分141的頂面141s與周圍部分142的頂面142s之間非共平面。進一步而言，在本實施例中，周圍部分142會凸出於中間部分141的一頂面141s。如此，可以避免閘極與遮蔽電極13之間因為周圍部分142的厚度過薄，而使耐壓降低或者導致漏電流增加。
如圖11A所示，既然周圍部分142會凸出於中間部分141的頂面141s，周圍部分142的頂面142s與中間部分141的頂面141s兩者之間會形成段差，從而使極間介電層14a會具有兩個相對應的階梯結構(未標號)。
另外，由於在形成極間介電層14a的步驟中，是以U型遮罩層15作為罩冪，因此被U型遮罩層15所覆蓋的中間部分141的頂面141s為平坦面。
請參照圖12，閘絕緣層16被形成於溝槽11h內，並覆蓋溝槽11h的上方內壁面。在本實施例中，閘絕緣層16是通過熱氧化製程而形成，因此在形成閘絕緣層16之後，溝槽11h上半部的寬度會略大於溝槽11h下半部的寬度。因此，在閘絕緣層16的底部會具有一斜面，且斜面是由溝槽11h的上方內壁面延伸至極間介電層14a的周圍部分142。也就是說，閘絕緣層16底部的斜面會連接於周圍部分142的頂面142s。
請參照圖13，圖13為本發明實施例的溝槽式功率半導體元件的製作方法的步驟S340的示意圖。在步驟S340中，形成閘極於溝槽內，且閘極通過極間介電層與遮蔽電極隔離。
如圖13所示，閘極17被形成於溝槽11h的上半部，並且閘極17通過閘絕緣層16與磊晶層11隔離。此外，閘極17還通過極間介電層14a與遮蔽電極13隔離。在本實施例中，閘極17會接觸極間介電層14a的中間部分141的頂面141s以及周圍部分142的頂面142s。也就是說，在形成閘極17之後，極間介電層14a的兩個階梯結構會直接接觸閘極17。通過圖3至13的步驟，可形成本發明其中一實施例的溝槽閘極結構G1。
請再參照圖1，在步驟S40中，形成基體區與源極區於磊晶層內，且源極區位於基體區上方。請參照圖14，圖14為本發明實施例的溝槽式功率半導體元件的示意圖。
如圖14所示，基體區111與源極區112位於磊晶層11內，並位遠離基材10的一側。源極區112位於基體區111上方，並連接於磊晶層11的上表面。在一實施例中，可以通過執行基體摻雜製程以及源極摻雜製程，來形成前述的基體區111與源極區112。另外，磊晶層11未被摻雜的部分，也就是位於基體區111下方的區域，會被定義為溝槽式功率半導體元件M1的漂移區110。
據此，本發明實施例的溝槽式功率半導體元件M1包括基材10、磊晶層11以及溝槽閘極結構G1。磊晶層11設置在基材10上，並具有由磊晶層11的上表面11s朝向基材10延伸的溝槽11h。磊晶層11內可被區分為漂移區110、基體區111以及源極區112。
溝槽閘極結構G1設置在溝槽11h內，並包括：遮蔽電極13、底部絕緣層12a、極間介電層14a、閘絕緣層16以及閘極17。遮蔽電極13設置在溝槽11h的下半部，而底部絕緣層12a覆蓋溝槽11h的一下方內壁面，並圍繞遮蔽電極13。
溝槽閘極結構G1的極間介電層14a可被區分為位於遮蔽電極13上的中間部分141，以及位於底部絕緣層12a上的周圍部分142。中間部分141的頂面與周圍部分142的頂面都高於遮蔽電極13的頂端面。但是，周圍部分142的頂面所在的位置低於基體區111的一下方邊緣。
另外，中間部分141的頂面與周圍部分142的所述頂面之間非共平面。本實施例中，周圍部分142凸出於中間部分141的頂面。也就是說，周圍部分142的頂面的位置高於中間部分141的頂面的位置，而在兩者之間形成段差。據此，極間介電層14a具有兩個相對應的階梯結構，且兩個階梯結構接觸閘極17。
在本實施例中，中間部分141的頂面為平坦表面。然而，在其他實施例中，由於製程選擇的差異，中間部分141的頂面與周圍部分142的表面也可以都是平坦表面，本發明並不限制。
請參照圖15，其顯示本發明另一實施例的溝槽式功率半導體元件的示意圖。本實施例的溝槽式功率半導體元件M2與圖14的實施例不同之處在於，極間介電層14b的中間部分141凸出於周圍部分142的頂面。也就是說，中間部分141的頂面的位置高於周圍部分142的頂面的位置，而在兩者之間形成段差。據此，極間介電層14b具有兩個相對應的階梯結構(未標號)，且兩個階梯結構接觸閘極17。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的溝槽式功率半導體元件及其製造方法，其能通過“形成層間介電層14以及U型遮罩層15於溝槽11h內，並通過U型遮罩層15去除位於溝槽11h上半部的一部分上絕緣層12b以及一部分層間介電層14，以形成極間介電層14a、14b”以及“極間介電層14a、14b被區分為位於遮蔽電極13上的一中間部分141，以及位於底部絕緣層12a上的周圍部分142。中間部分141的頂面141s與周圍部分142的頂面142s都高於遮蔽電極13的一頂端面13s，且中間部分141的頂面141s與周圍部分142的頂面142s之間非共平面”的技術方案，以使極間介電層14a、14b在中間部分141具有一定的厚度而具有較高的耐壓能力。另一方面，也可以減少閘極17與遮蔽電極13之間的漏電流，進而提升溝槽式功率半導體元件M1、M2的可靠度。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
M1、M2:溝槽式功率半導體元件10:基材11:磊晶層110:漂移區111:基體區112:源極區11s:上表面11h:溝槽G1:溝槽閘極結構12:初始絕緣層12a:底部絕緣層12s:頂表面12b:上絕緣層13”:多晶矽層13’:初始遮蔽電極13a:頂部部分13:遮蔽電極13s:頂端面14’:初始層間介電層14:層間介電層15’:初始遮罩層15:U型遮罩層15a:側壁部15b:底部14a、14b:極間介電層141:中間部分141s:中間部分頂面142:周圍部分142s:周圍部分頂面16:閘絕緣層17:閘極S10~S40、S300~S340:流程步驟
圖1為本發明溝槽式功率半導體元件的製作方法的流程圖。
圖2為本發明實施例的溝槽式功率半導體元件的製作方法的步驟S20的示意圖。
圖3至圖7為本發明實施例的溝槽式功率半導體元件的製作方法的步驟S300的示意圖。
圖8至圖9為本發明實施例的溝槽式功率半導體元件的製作方法的步驟S310的示意圖。
圖10為本發明實施例的溝槽式功率半導體元件的製作方法的步驟S320的示意圖。
圖11為本發明實施例的溝槽式功率半導體元件的製作方法的步驟S330的示意圖。
圖11A為本發明實施例的溝槽式功率半導體元件在圖11的區域XIA的局部放大示意圖。
圖12為本發明實施例的溝槽式功率半導體元件的製作方法的步驟S330的示意圖。
圖13為本發明實施例的溝槽式功率半導體元件的製作方法的步驟S340的示意圖。
圖14為本發明其中一實施例的溝槽式功率半導體元件的示意圖。
圖15為本發明另一實施例的溝槽式功率半導體元件的示意圖。
M1:溝槽式功率半導體元件
10:基材
11:磊晶層
110:漂移區
111:基體區
112:源極區
11s:上表面
11h:溝槽
12a:底部絕緣層
13:遮蔽電極
14a:極間介電層
141:中間部分
142:周圍部分
16:閘絕緣層
17:閘極

Claims (17)

  1. 一種溝槽式功率半導體元件的製造方法，其包括： 形成一磊晶層於一基材上； 在所述磊晶層內至少形成一溝槽；以及 形成一溝槽閘極結構於所述溝槽內，其中，形成所述溝槽閘極結構的步驟至少包括： 在所述溝槽內形成一遮蔽電極、一底部絕緣層以及一上絕緣層，其中，所述底部絕緣層覆蓋所述溝槽的一下方內壁面，並圍繞所述遮蔽電極，所述上絕緣層覆蓋所述溝槽的一上方內壁面； 形成一層間介電層以及一U型遮罩層於所述溝槽內，其中，所述層間介電層設置於所述上絕緣層與所述U型遮罩層之間；以及 通過所述U型遮罩層，去除位於所述溝槽上半部的一部分所述上絕緣層以及一部分所述層間介電層，以形成一極間介電層。
  2. 如申請專利範圍第1項所述的溝槽式功率半導體元件的製造方法，其中，所述極間介電層被區分為位於所述遮蔽電極上的一中間部分，以及位於所述底部絕緣層上的周圍部分，所述中間部分的頂面與所述周圍部分的頂面都高於所述遮蔽電極的一頂端面，且所述中間部分的所述頂面與所述周圍部分的所述頂面之間非共平面。
  3. 如申請專利範圍第1項所述的溝槽式功率半導體元件的製造方法，其中，所述極間介電層被區分為位於所述遮蔽電極上的一中間部分，以及位於所述底部絕緣層上的周圍部分，所述周圍部分凸出所述中間部分的一頂面，以使所述極間介電層具有兩個相對應的階梯結構，且兩個所述階梯結構接觸所述閘極。
  4. 如申請專利範圍第1項所述的溝槽式功率半導體元件的製造方法，其中，所述極間介電層被區分為位於所述遮蔽電極上的一中間部分，以及位於所述底部絕緣層上的周圍部分，所述中間部分凸出於所述周圍部分的一頂面，以使所述極間介電層具有兩個相對應的階梯結構，且兩個所述階梯結構接觸所述閘極。
  5. 如申請專利範圍第1項所述的溝槽式功率半導體元件的製造方法，其中，形成所述遮蔽電極、所述底部絕緣層以及所述上絕緣層的步驟包括： 形成一初始絕緣層於所述溝槽內，其中，所述初始絕緣層覆蓋所述溝槽的內壁面； 形成一初始遮蔽電極於所述溝槽內，其中，所述初始遮蔽電極位於所述溝槽的下半部；以及 以所述初始遮蔽電極為遮罩，去除位於所述溝槽上半部的一部分初始絕緣層，以形成所述上絕緣層以及所述底部絕緣層。
  6. 如申請專利範圍第5項所述的溝槽式功率半導體元件的製造方法，其中，所述上絕緣層的厚度小於所述底部絕緣層的厚度，且所述初始遮蔽電極的一頂部部份凸出於所述底部絕緣層的一頂表面；其中，形成所述遮蔽電極、所述底部絕緣層以及所述上絕緣層的步驟進一步包括： 去除所述初始遮蔽電極的所述頂部部分，以形成所述遮蔽電極，其中，所述遮蔽電極的一頂端面與所述底部絕緣層的所述頂表面大致齊平。
  7. 如申請專利範圍第1項所述的溝槽式功率半導體元件的製造方法，其中，形成所述層間介電層以及所述U型遮罩層於所述溝槽內的步驟包括： 形成一初始層間介電層覆蓋所述磊晶層的一上表面，所述上絕緣層、所述底部絕緣層以及所述遮蔽電極； 形成一初始遮罩層覆蓋所述初始層間介電層；以及 去除位於所述磊晶層的所述上表面的一部分所述初始層間介電層，以及一部分所述初始遮罩層，以在所述溝槽內形成所述層間介電層以及所述U型遮罩層。
  8. 如申請專利範圍第1項所述的溝槽式功率半導體元件的製造方法，其中，所述U型遮罩層具有兩個側壁部以及連接於所述兩個側壁部之間的一底部，兩個所述側壁部的頂端凸出於所述磊晶層的所述上表面。
  9. 如申請專利範圍第1項所述的溝槽式功率半導體元件的製造方法，其中，所述U型遮罩層的一底部在平行於所述磊晶層的一上表面的方向上具有一第一寬度，所述遮蔽電極在平行於所述上表面的方向上具有一第二寬度，所述第一寬度大於或等於所述第二寬度。
  10. 如申請專利範圍第1項所述的溝槽式功率半導體元件的製造方法，其中，形成所述溝槽閘極結構的步驟還進一步包括： 在去除位於所述溝槽上半部的一部分所述上絕緣層以及一部分所述層間介電層之後，所述溝槽的上半部只有所述U型遮罩層，且所述U型遮罩層位於所述極間介電層的一中間部分上。
  11. 如申請專利範圍第1項所述的溝槽式功率半導體元件的製造方法，其中，形成所述溝槽閘極結構的步驟還進一步包括： 去除所述U型遮罩層，並形成一閘絕緣層於所述溝槽內，其中，所述閘絕緣層覆蓋所述溝槽的所述上方內壁面；以及 形成一閘極於所述溝槽內，且所述閘極通過所述極間介電層與所述遮蔽電極隔離。
  12. 一種溝槽式功率半導體元件，其包括： 一基材； 一磊晶層，其設置於所述基材上，其中，所述磊晶層具有一溝槽；以及 一溝槽閘極結構，其設置於所述溝槽內，其中，所述溝槽閘極結構包括： 一遮蔽電極，其設置在所述溝槽的下半部； 一底部絕緣層，其覆蓋所述溝槽的一下方內壁面，並圍繞所述遮蔽電極； 一極間介電層，其設置在所述遮蔽電極以及所述底部絕緣層上，其中，所述極間介電層被區分為位於所述遮蔽電極上的一中間部分，以及位於所述底部絕緣層上的周圍部分，所述中間部分的頂面與所述周圍部分的頂面都高於所述遮蔽電極的一頂端面，且所述中間部分的所述頂面與所述周圍部分的所述頂面之間非共平面； 一閘絕緣層，其覆蓋所述溝槽的一上方內壁面；以及 一閘極，其設置於所述溝槽的上半部，並通過所述極間介電層與所述遮蔽電極隔離。
  13. 如申請專利範圍第12項所述的溝槽式功率半導體元件，其中，所述周圍部分凸出於所述中間部分的所述頂面，以使所述極間介電層具有兩個相對應的階梯結構，且兩個所述階梯結構接觸所述閘極。
  14. 如申請專利範圍第12項所述的溝槽式功率半導體元件，其中，所述中間部分凸出於所述周圍部分的所述頂面，以使所述極間介電層具有兩個相對應的階梯結構，且兩個所述階梯結構接觸所述閘極。
  15. 如申請專利範圍第12項所述的溝槽式功率半導體元件，其中，所述中間部分的頂面為平坦面。
  16. 如申請專利範圍第12項所述的溝槽式功率半導體元件，還進一步包括：一基體區以及位於所述基體區上方的一源極區，其中，所述周圍部分的所述頂面所在的位置會低於所述基體區的一下方邊緣。
  17. 如申請專利範圍第12項所述的溝槽式功率半導體元件，其中，所述閘絕緣層的底部具有一斜面，且所述斜面連接於所述周圍部分的所述頂面。
TW108114372A 2019-04-24 2019-04-24 溝槽式功率半導體元件及其製造方法 TWI704606B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108114372A TWI704606B (zh) 2019-04-24 2019-04-24 溝槽式功率半導體元件及其製造方法
US16/824,899 US11289587B2 (en) 2019-04-24 2020-03-20 Trench power semiconductor component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108114372A TWI704606B (zh) 2019-04-24 2019-04-24 溝槽式功率半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI704606B TWI704606B (zh) 2020-09-11
TW202040652A true TW202040652A (zh) 2020-11-01

Family

ID=72917366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114372A TWI704606B (zh) 2019-04-24 2019-04-24 溝槽式功率半導體元件及其製造方法

Country Status (2)

Country Link
US (1) US11289587B2 (zh)
TW (1) TWI704606B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI838763B (zh) * 2022-06-08 2024-04-11 力晶積成電子製造股份有限公司 遮蔽閘金氧半場效電晶體

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085685A (ja) * 1999-09-13 2001-03-30 Shindengen Electric Mfg Co Ltd トランジスタ
US6376315B1 (en) * 2000-03-31 2002-04-23 General Semiconductor, Inc. Method of forming a trench DMOS having reduced threshold voltage
JP2008546189A (ja) * 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
US20100187602A1 (en) * 2009-01-29 2010-07-29 Woolsey Debra S Methods for making semiconductor devices using nitride consumption locos oxidation
TWI470790B (zh) * 2012-07-13 2015-01-21 Ubiq Semiconductor Corp 溝渠式閘極金氧半場效電晶體
KR101790818B1 (ko) * 2013-10-28 2017-10-27 매그나칩 반도체 유한회사 반도체 소자
TWI615889B (zh) * 2016-05-18 2018-02-21 杰力科技股份有限公司 功率金氧半導體場效電晶體的製造方法
TWI622124B (zh) * 2017-06-30 2018-04-21 帥群微電子股份有限公司 溝槽式功率半導體元件的製造方法
CN107871787B (zh) * 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI838763B (zh) * 2022-06-08 2024-04-11 力晶積成電子製造股份有限公司 遮蔽閘金氧半場效電晶體

Also Published As

Publication number Publication date
US11289587B2 (en) 2022-03-29
US20200343369A1 (en) 2020-10-29
TWI704606B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
US9865694B2 (en) Split-gate trench power mosfet with protected shield oxide
TWI489559B (zh) 用三個或四個遮罩製備的氧化物終端溝槽
TWI426568B (zh) 半導體功率元件與其製作方法
US20130134505A1 (en) Semiconductor device for power and method of manufacture thereof
TWI488304B (zh) 溝渠金屬氧化物半導體場效電晶體（ｍｏｓｆｅｔ）及其製造方法
TWI696288B (zh) 遮蔽閘金氧半場效電晶體及其製造方法
TWI629795B (zh) 溝槽式功率半導體元件及其製造方法
TWI639232B (zh) 溝槽式功率半導體元件及其製造方法
JP4261335B2 (ja) トレンチゲート半導体デバイスの製造
US12080792B2 (en) Semiconductor device and method for manufacturing same
US20170365708A1 (en) Trench power semiconductor device
KR100919576B1 (ko) 반도체 소자 및 그 제조 방법
TWI704606B (zh) 溝槽式功率半導體元件及其製造方法
JP2009123944A (ja) 半導体装置及びその製造方法
TWI588991B (zh) 溝槽式功率半導體元件
WO2021114437A1 (zh) 沟槽型场效应晶体管结构及其制备方法
TWI809577B (zh) 溝槽式功率半導體元件及其製造方法
KR20070117143A (ko) 모스 전계효과 트랜지스터 및 그 제조 방법
TWI731753B (zh) 半導體結構及其形成方法
US7517761B2 (en) Method for manufacturing semiconductor device
TW202147621A (zh) 功率元件及其製造方法
TW202133321A (zh) 多閘極之半導體結構及其製造方法
TWI775695B (zh) 溝槽式電晶體及其製造方法
CN111863617A (zh) 沟槽式功率半导体组件及其制造方法
CN109216449B (zh) 沟槽式功率半导体元件及其制造方法