TW202005278A - 用於產生時脈的方法及設備 - Google Patents

用於產生時脈的方法及設備 Download PDF

Info

Publication number
TW202005278A
TW202005278A TW108114024A TW108114024A TW202005278A TW 202005278 A TW202005278 A TW 202005278A TW 108114024 A TW108114024 A TW 108114024A TW 108114024 A TW108114024 A TW 108114024A TW 202005278 A TW202005278 A TW 202005278A
Authority
TW
Taiwan
Prior art keywords
signal
pulse
clock signal
delay
voltage
Prior art date
Application number
TW108114024A
Other languages
English (en)
Other versions
TWI811342B (zh
Inventor
金昇辰
李宗祐
趙敏揆
韓秉基
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202005278A publication Critical patent/TW202005278A/zh
Application granted granted Critical
Publication of TWI811342B publication Critical patent/TWI811342B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一種時脈產生設備包括：脈衝產生器，被配置成使用參考時脈訊號來產生脈衝訊號及選擇訊號；延遲線電路；開關；以及控制器。延遲線電路選擇脈衝訊號或延遲路徑的輸出處的延遲時脈訊號的經回饋部分作為延遲路徑的輸入訊號且藉此產生延遲時脈訊號，其中所述選擇是基於選擇訊號。開關將第一電壓或第二電壓切換至延遲線電路以用於延遲線電路的操作，其中第一電壓更向脈衝產生器提供電力。第二電壓是基於參考時脈訊號與延遲時脈訊號之間的相位差而產生。控制器基於延遲時脈訊號的頻率而產生開關控制訊號。

Description

用於產生時脈的方法及設備
本發明概念大體而言是有關於時脈產生且更具體而言是有關於一種用於自參考時脈訊號產生所需時脈訊號的方法及設備。
涉及數位訊號處理的積體電路操作可與時脈訊號同步。積體電路亦可使用時脈訊號來處理類比訊號，例如射頻（radio frequency，RF）範圍中的訊號。當由積體電路處理的訊號的頻率及數量增加時，可利用較高頻率時脈訊號來實施處理操作。若時脈訊號中產生時脈抖動（clock jitter），則此可使積體電路的高速操作劣化。
本發明概念提供一種用於藉由防止原本可引起抖動的雜訊效應（noise effect）而產生抖動減少的時脈的方法及設備。
根據本發明概念的態樣，提供一種時脈產生設備，其包括：脈衝產生器，被配置成使用參考時脈訊號來產生脈衝訊號及選擇訊號；延遲線電路；開關；以及控制器。所述延遲線電路被配置成選擇所述脈衝訊號或延遲路徑的輸出處的延遲時脈訊號的經回饋部分作為所述延遲路徑的輸入訊號且藉此產生所述延遲時脈訊號，所述選擇是基於所述選擇訊號。所述開關被配置成基於開關控制訊號而將第一電壓或第二電壓切換至所述延遲線電路以用於所述延遲線電路的操作，其中所述第一電壓更向所述脈衝產生器提供電力，且所述第二電壓是基於所述參考時脈訊號與所述延遲時脈訊號之間的相位差而產生。所述控制器被配置成基於所述延遲時脈訊號的頻率而產生所述開關控制訊號。
根據本發明概念的另一態樣，提供一種時脈產生設備，其包括：脈衝產生器，被配置成產生包含與參考時脈訊號的邊緣同步的注入脈衝（injection pulse）的脈衝訊號；延遲線電路，包括各自提供基於控制電壓及延遲控制訊號而變化的延遲的一系列延遲胞元，且被配置成週期性地使所述注入脈衝延遲以產生延遲時脈訊號；以及控制器。所述控制器被配置成：在其中所述控制電壓是亦向所述脈衝產生器提供電力的第一電壓的時間週期中調整所述延遲控制訊號，直至所述延遲時脈訊號的頻率與目標頻率之間的頻率誤差落於預定範圍內為止；以及此後，在其中所述控制電壓是基於所述參考時脈訊號與所述延遲時脈訊號之間的相位差而產生的第二電壓的時間週期期間，將所述延遲控制訊號維持於上一個經調整值下，使得所述延遲時脈訊號的所述頻率更被朝向所述目標頻率而調整。
根據本發明概念的另一態樣，提供一種產生時脈的方法，所述方法包括：使用參考時脈訊號來產生脈衝訊號及選擇訊號；基於所述選擇訊號而選擇所述脈衝訊號及延遲時脈訊號的經回饋部分中的一者；藉由使所選的訊號經過一系列延遲胞元而產生所述延遲時脈訊號；在粗調週期中，將為恆定電壓的第一電壓提供至所述一系列延遲胞元，且調整所述一系列延遲胞元的延遲，直至所述延遲時脈訊號的頻率與目標頻率之間的頻率誤差落於預定範圍內為止；以及在細調週期中，基於所述參考時脈訊號與所述延遲時脈訊號之間的相位差而產生第二電壓，且將所述第二電壓提供至所述一系列延遲胞元。
根據又一態樣，一種延遲鎖定迴路電路包括：脈衝產生器，被配置成產生以參考時脈訊號的邊緣作為參考的脈衝；延遲線電路，包括具有可調整延遲的延遲路徑以用於調整輸出時脈訊號的頻率，其中所述脈衝週期性地施加至所述延遲路徑；開關；以及控制器。所述開關被配置成基於開關控制訊號而將第一電壓或第二電壓作為控制電壓切換至所述延遲線電路以用於控制所述可調整延遲，其中所述第一電壓更向所述脈衝產生器提供電力，且所述第二電壓可基於所述參考時脈訊號與自所述輸出時脈訊號導出的回饋訊號之間的相位差而變化。所述控制器被配置成基於所述輸出時脈訊號的頻率而使所述開關控制訊號變化。
圖1是根據示例性實施例的時脈產生設備10的方塊圖。時脈產生設備10可包括相位偵測器100、電壓產生器200、開關300、時脈產生器400、控制器500及分頻器600。在一些實施例中，時脈產生設備10可完全被實作為藉由使用半導體製程而製造的積體電路，且在其他實施例中，可包括包含積體電路的至少一個半導體封裝及上面安裝半導體封裝的板。
時脈產生設備10可自參考時脈訊號CK_R產生輸出時脈訊號CK_O。參考時脈訊號CK_R可基於恆定頻率而振盪，且可例如是自晶體振盪器而產生。輸出時脈訊號CK_O可具有處於對於輸出時脈訊號CK_O被提供至的功能區塊的操作而言所需的範圍內的目標頻率（例如，圖2A所示f_OUT'）。
在下文，為簡潔起見，任何訊號、電壓或其他變數可以僅藉由前面所介紹的其圖例來互換地指代。舉例而言，可將輸出時脈訊號CK_O僅稱為「CK_O」；可將參考時脈訊號CK_R僅稱為「CK_R」；可將電壓V1僅稱為「V1」；等等。
功能區塊可基於CK_O而處理訊號，其中功能區塊的訊號處理速度可取決於CK_O的頻率，但CK_O的抖動可限制功能區塊的高速操作。如以下所述，根據本發明概念示例性實施例的時脈產生設備10可藉由防止在產生CK_O時原本會引起抖動的雜訊效應而產生抖動較少的CK_O。
相位偵測器100可自時脈產生設備10外部的源接收參考時脈訊號CK_R，且接收「經分頻時脈訊號」CK_FD，即經過分頻器600分頻的時脈訊號。相位偵測器100可偵測參考時脈訊號CK_R與經分頻時脈訊號CK_FD之間的相位差，且產生與所偵測到的相位差對應的偵測訊號DET。舉例而言，如以下參照圖8所述，偵測訊號DET可包括上行訊號及下行訊號，且相位偵測器100可基於CK_R與CK_FD之間的相位差的正負號而啟用上行訊號及/或下行訊號。
在一些實施例中，相位偵測器100可偵測包括相位偵測器100、電壓產生器200、開關300、時脈產生器400及分頻器600的迴路是否被鎖定。當CK_O的頻率或回饋時脈訊號CK_F的頻率（其可為與CK_O相同的頻率）已維持於目標頻率時，可將所述迴路視為被鎖定。舉例而言，當CK_R的相位與CK_FD的相位相等或彼此間具有恆定差時，相位偵測器100可產生經啟用鎖定訊號LOCK。
電壓產生器200可自相位偵測器100接收偵測訊號DET，且基於DET而產生第二電壓V2。第二電壓V2可具有取決於由DET指示的相位差的量值。舉例而言，電壓產生器200可包括電荷幫浦、迴路濾波器、電壓緩衝器等，並且當經分頻時脈訊號CF_FD的相位相對滯後時，電壓產生器200可增大V2，且當CF_FD的相位相對領先時，電壓產生器200可減小V2。因此，電壓產生器200可在迴路被鎖定的狀態中以恆定量值產生V2。以下將參照圖8來闡述電壓產生器200的實例。
開關300可基於開關控制訊號C_SW而將第一電壓V1或第二電壓V2作為控制電壓VC供應至時脈產生器400。V1是恆定電壓且可自時脈產生設備10外部的源而提供。在一些實施例中，V1可為向時脈產生設備10外部的用於處理數位訊號的邏輯電路供應電力的正供電電壓。如以下參照圖2A及圖2B所述，基於開關控制訊號C_SW，開關300可在粗調時間週期中將V1作為控制電壓VC供應至時脈產生器400，且在細調時間週期中將V2作為控制電壓VC供應至時脈產生器400。
時脈產生器400可自開關300接收VC，且自控制器500接收延遲控制訊號C_DL。時脈產生器400可產生頻率取決於VC及C_DL的內部振盪訊號（例如，圖3所示CK_D），且可自所述內部振盪訊號產生CK_O及CK_F。C_DL可為包含至少一個位元的數位訊號，且由於時脈產生器400基於C_DL的值而對內部振盪訊號提供延遲，因此內部振盪訊號的頻率可受到控制。
時脈產生設備10可為倍頻延遲鎖定迴路（multiplying delay locked loop，MDLL）電路，其為一種類型的延遲鎖定迴路（delay locked loop，DLL）。MDLL可產生頻率為參考時脈訊號頻率的倍數（例如，為整數N的倍數，其中N為2或更高）的輸出時脈訊號。一般而言，MDLL可藉由週期性地將參考時脈的邊緣注入至輸出時脈產生器中以藉由防止抖動累加而減少總體抖動來運行。如以下參照圖3所述，時脈產生器400可藉由週期性地將參考時脈訊號CK_R的邊緣注入至內部振盪訊號中來改良輸出時脈訊號CK_O的抖動特性。此外，根據本發明概念，為防止其中由於CK_R的邊緣在注入至內部振盪訊號中時被延遲而使迴路的鎖定中斷的現象，可將注入有所述邊緣的時脈訊號與用於鎖定所述迴路的時脈訊號彼此分隔開。舉例而言，CK_O可具有取決於內部振盪訊號的頻率，且可包含自CK_R週期性注入的邊緣，而回饋時脈訊號CK_F可具有與CK_O相同的頻率，但可不包含自CK_R注入的邊緣。
基於CK_O的頻率（其可為與時脈產生器400的內部振盪訊號或CK_F相同的頻率），控制器500可將開關控制訊號C_SW提供至開關300，且可將延遲控制訊號C_DL提供至時脈產生器400。如以下參照圖2A及圖2B所述，控制器500可產生開關控制訊號C_SW，使得在粗調週期中將為恆定電壓的第一電壓V1作為控制電壓VC提供至時脈產生器400，且在細調週期中將電壓產生器200的第二電壓V2提供至時脈產生器400。此外，控制器500可在粗調週期期間產生延遲控制訊號C_DL以調整時脈產生器400中所包括的延遲胞元的延遲，且可在細調週期期間將C_DL的值維持於上一個經調整值。
在一些實施例中，時脈產生器400可藉由使用自第一電壓V1提供的電力來產生用於週期性地注入參考時脈訊號CK_R的邊緣的訊號（例如，圖3所示PUL及SEL）。然而，隨著與第一電壓V1相關聯的電力被遞送，可出現「電力雜訊」，且CK_O（或內部振盪訊號）的抖動可因電力雜訊而增加。如以上所提及，控制器500可藉由在細調週期期間命令施加第二電壓V2來作為控制電壓VC而防止可與第一電壓V1相關聯地出現的此種電力雜訊效應。
分頻器600可自時脈產生器400接收回饋時脈訊號CK_F，且將自CK_F分頻的經分頻時脈訊號CK_FD提供至相位偵測器100。舉例而言，分頻器600可基於參考時脈訊號CK_R的頻率對CK_O的目標頻率的比率來對CK_F進行分頻。
圖2A及圖2B示出根據示例性實施例的圖1所示時脈產生設備10的操作。具體而言，圖2A是示出根據時間流，時脈產生設備10的操作的時序圖，且圖2B是示出基於控制電壓VC及延遲控制訊號C_DL，時脈產生器400中所包括的延遲胞元的延遲的曲線圖。如圖2B中所示，延遲胞元的延遲可根據控制電壓VC以及延遲控制訊號C_DL的值X20至X25而變化。在本文中，被說成「經啟用」的訊號可具有表示第一訊號狀態或命令的第一邏輯電壓位準，例如，高位準，而被說成「未經啟用」訊號的訊號具有表示第二訊號狀態或命令的第二邏輯位準，例如，低位準。在下文中，將參照圖1來闡述圖2A及圖2B。
參照圖2A，控制器500可產生在時間點t20啟用的開關控制訊號C_SW，以控制開關300將為恆定電壓的第一電壓V1作為控制電壓VC提供至時脈產生器400。因此，控制電壓VC可具有實質上為第一電壓V1的恆定量值。開關控制訊號C_SW可被啟用至時間點t24為止，且其中控制電壓VC基於經啟用的開關控制訊號C_SW而對應於V1的時間週期可被稱為粗調週期P_COA。
控制器500可在粗調週期P_COA期間藉由調整延遲控制訊號C_DL的值而將CK_O的頻率f_OUT設定為最接近於目標頻率f_OUT'的頻率（例如，圖2A所示f4）。在一些實施例中，如圖2A及圖2B中所示，控制器500可使用對延遲值的二分搜尋（binary searching）來得出C_DL的最佳值且使用逐次近似暫存器（successive approximation register，SAR）來設定f_OUT。圖2A及圖2B中所示的控制器500的搜尋方法僅為實例，且控制器500可藉由使用各種其他搜尋方法來設定CK_O的頻率f_OUT。如上所述，在其中施加第一（恆定）電壓V1的狀態中藉由控制延遲控制訊號C_DL而產生具有所需頻率的CK_O可被稱為自動偏壓校準（automatic bias calibration，ABC）。
控制器500可在時間點t20產生具有值X21的延遲控制訊號C_DL。因此，如圖2B中所示，時脈產生器400中所包括的延遲胞元可提供與點P1對應的延遲，且CK_O的頻率f_OUT可具有第一頻率f1。在時間點t21，控制器500可產生具有值X25的延遲控制訊號C_DL，且CK_O的頻率f_OUT可基於與圖2B所示點P2對應的延遲而具有第二頻率f2。在時間點t22，控制器500可產生具有值X23的延遲控制訊號C_DL，且CK_O的頻率f_OUT可基於與圖2B所示點P3對應的延遲而具有第三頻率f3。在時間點t23，控制器500可產生具有值X24的延遲控制訊號C_DL，且CK_O的頻率f_OUT可基於與圖2B所示點P4對應的延遲而具有第四頻率f4。
在第四頻率f4與CK_O的目標頻率f_OUT'之間可存在頻率誤差Δf，其中f4是在其中施加第一電壓V1的狀態中對f_OUT'的最佳近似。頻率誤差Δf可取決於由時脈產生器400中所包括的延遲胞元提供的延遲的最小單位（minimum unit）。為減小在粗調區段P_COA中確定的第四頻率f4與目標頻率f_OUT'之間的頻率誤差Δf，時脈產生器400可包括具有更小的可變延遲最小單位的延遲胞元，且延遲控制訊號C_DL的位元數目可對應地增加。
在時間點t24處，粗調區段P_COA可結束，且細調區段P_FIN可開始。開關控制訊號C_SW在細調區段P_FIN中可未被啟用，且因此，由電壓產生器200產生的第二電壓V2可作為控制電壓VC被提供至時脈產生器400。因此，控制電壓VC可對應於第二電壓V2，且CK_O的頻率f_OUT可藉由包括相位偵測器100、電壓產生器200、時脈產生器400及分頻器600的迴路來調整。在細調區段P_FIN中，控制器500可維持具有與第四頻率f4對應的值X24（上一個經調整值）的延遲控制訊號C_DL。如圖2A中所示，第二電壓V2（及對應地，控制電壓VC）可在時間點t24之後改變，且變化至時間點t25為止。電壓V2'表示第二電壓V2在時間點t25周圍的值，其使得CK_O具有與圖2B所示點P5對應的目標頻率f_OUT'。在此時間，包括相位偵測器100、電壓產生器200、時脈產生器400及分頻器600的迴路可被鎖定。
在時間點t25，細調週期P_FIN可結束，且鎖定週期P_LOC可隨著鎖定訊號LOCK被啟用而開始。開關控制訊號C_SW可在鎖定週期P_LOC中維持於未經啟用狀態下，且因此，控制電壓VC可實質上為V2'。在鎖定週期P_LOC中，控制器500可將延遲控制訊號C_DL的值維持為X24。類似於上述頻率誤差Δf，在鎖定週期P_LOC中V1與V2'之間的電壓差ΔV可取決於由時脈產生器400中所包括的延遲胞元提供的延遲的最小單位。
圖3是根據實施例的圖1所示時脈產生器400的實例的方塊圖。如以上參照圖1所述，圖3所示時脈產生器400'可產生頻率基於控制電壓VC及延遲控制訊號C_DL而改變的輸出時脈訊號CK_O及回饋時脈訊號CK_F，且可接收提供注入至輸出時脈訊號CK_O中的邊緣的參考時脈訊號CK_R。時脈產生器400'可包括脈衝產生器420、延遲線（「延遲線電路」）440及時脈訊號產生器460。延遲線440可包括形成延遲路徑的一系列延遲胞元。簡單而言，延遲線440可週期性地選擇由脈衝產生器420產生的脈衝訊號PUL或「延遲時脈訊號」CK_D的經回饋部分作為延遲路徑的輸入訊號，「延遲時脈訊號」CK_D是延遲路徑的輸出處的時脈訊號。所述選擇可基於由脈衝產生器420產生的選擇訊號SEL而作出。脈衝產生器420可自（或藉由使用）參考時脈訊號CK_R產生脈衝訊號PUL及選擇訊號SEL。第一電壓V1可由脈衝產生器420接收，脈衝產生器420可使用由V1驅動的電力來產生訊號PUL及SEL，以用於注入CK_R的邊緣。V1可為脈衝產生器420的正供電電壓。脈衝訊號PUL可包含與CK_R的邊緣同步的脈衝（例如，啟用脈衝），且選擇訊號SEL可在「啟用窗（activation window）」中被啟用，所述「啟用窗」是包含PUL的所述脈衝的時間週期。
在其中脈衝產生器420產生脈衝訊號PUL及選擇訊號SEL的過程期間可能會產生雜訊；且所述雜訊可被加至V1。不同於圖3所示電路中的操作，若脈衝產生器420將接收自提供至延遲線440的控制電壓VC驅動的電力，則由延遲線440產生的延遲時脈訊號CK_D的抖動可因由脈衝產生器420引起的雜訊而增加。另一方面，如圖3中所示，第一電壓V1驅動脈衝產生器420，且與延遲線440分隔開，以使延遲線440免受因脈衝產生器420所致的雜訊影響。稍後將參照圖4A及圖4B來闡述脈衝產生器420的示例性操作。
延遲線440可接收控制電壓VC及延遲控制訊號C_DL；自脈衝產生器420接收脈衝訊號PUL及選擇訊號SEL；且沿著所示的閉合迴路直接回饋路徑接收延遲時脈訊號CK_D的回饋。（CK_D的「回饋」可被理解為是CK_D的經回饋部分的訊號。）延遲線440可包括提供基於控制電壓VC及延遲控制訊號C_DL而變化的延遲的延遲胞元；且可藉由基於選擇訊號SEL而使PUL的脈衝或CK_D的經回饋訊號延遲來產生CK_D。作為內部振盪訊號的CK_D的週期及頻率可為由延遲線440提供的延遲的函數。稍後將參照圖6A及圖6B來闡述延遲線440的實例。
時脈訊號產生器460可接收延遲時脈訊號CK_D，且可產生與CK_D同步的CK_O及回饋時脈訊號CK_F。在一些實施例中，時脈訊號產生器460可藉由對CK_D進行分頻來產生CK_O及CK_F；且CK_O與CK_F可具有相同的頻率。儘管自脈衝訊號PUL注入的邊緣可包含於CK_O中，然而其可不包含於CK_F中。在一些實施例中，CK_O與CK_F可相互逆轉，且儘管作為上升邊緣（或下降邊緣）注入的邊緣可包含於CK_O中，然而所述邊緣可不包含於CK_F中。
圖4A及圖4B是根據相應實施例的圖3所示脈衝產生器420的操作的實例的時序圖。在圖4A所示實例中，脈衝訊號PUL可包含與參考時脈訊號CK_R同步的一個脈衝，且在圖4B所示實例中，PUL可包含與CK_R同步的二個脈衝。為方便在圖4A及圖4B中示出，可省略各訊號之間的延遲。參照圖4A，在脈衝訊號PUL中可自參考時脈訊號CK_R的上升邊緣起產生脈衝。可參考時脈訊號CK_R的每週期T_REF或每二或更多個週期T_REF產生PUL的脈衝。亦即，可每n*T_REF產生PUL的脈衝，其中n是正整數。
選擇訊號SEL可在包含脈衝訊號PUL的脈衝的週期（下文稱為「SEL窗」）中被啟用，且可被稱為窗訊號。SEL脈衝可寬於PUL脈衝，且可具有在PUL脈衝之前及之後的脈衝部分。如圖4A中所示，可在SEL窗中每「n*T_REF」週期將因PUL脈衝所致的邊緣注入至CK_O中。在圖4A所示實例中，因脈衝訊號PUL的脈衝所致的邊緣可作為下降邊緣注入至回饋時脈訊號CK_F中，但被配置成接撤回饋時脈訊號CK_F的圖1所示分頻器600及被配置成接收經分頻時脈訊號CK_FD的圖1所示相位偵測器100可基於回饋時脈訊號CK_F的上升邊緣而運行，且因此，因下降邊緣的注入所致的效應可得以去除。
參照圖4B，在脈衝訊號PUL中可自參考時脈訊號CK_R的上升邊緣起產生二個脈衝，亦即，前一第一脈衝及後一第二脈衝。在脈衝訊號PUL中，可每n*T_REF週期產生第一脈衝及第二脈衝。
選擇訊號SEL可在包含第一脈衝及第二脈衝的週期中被啟用（SEL啟用窗可包含第一脈衝及第二脈衝）。如圖4B中所示，在SEL窗中，因第一脈衝所致的第一邊緣可注入至CK_O中，且因第二脈衝所致的第二邊緣可注入至CK_F中。（在其他實施例中，不同於圖4B所示情形，因前一第一脈衝所致的邊緣可注入至回饋時脈訊號CK_F中，且因後一第二脈衝所致的邊緣可注入至CK_O中。）CK_O可具有每「n*T_REF」週期被注入的邊緣，而CK_F可維持所述週期，使得圖1所示迴路可被鎖定，而不管注入至CK_O中的邊緣如何。在一些實施例中，脈衝產生器420可包括具有與延遲線440中所包括的延遲胞元相同的結構的延遲胞元，且因此，在CK_O的週期的一半內，第二脈衝可相對於第一脈衝而延遲。
圖5A及圖5B是根據相應實施例的圖3所示脈衝產生器420的操作的實例的時序圖。詳細而言，圖5A及圖5B示出被配置成在粗調週期P_COA、細調週期P_FIN及鎖定週期P_LOC中產生如以上參照圖4B所述包含第一脈衝及第二脈衝的脈衝訊號PUL的脈衝產生器420的操作的實例。在下文中，將參照圖1及圖3闡述圖5A及圖5B，且將不再進行贅述。
參照圖5A，在粗調週期P_COA中，脈衝產生器420可產生包含每週期T51a產生的二個脈衝（亦即，第一脈衝及第二脈衝）的脈衝訊號PUL，且可產生在包含所述二個脈衝的週期中啟用的選擇訊號SEL。在細調週期P_FIN中，脈衝產生器420可產生未被啟用的脈衝訊號PUL及選擇訊號SEL。因此，在細調週期P_FIN中可不發生邊緣注入。在一些實施例中，脈衝產生器420可自控制器500接收開關控制訊號C_SW，且可藉由未被啟用的開關控制訊號C_SW來辨識細調週期P_FIN。
在鎖定週期P_LOC中，如圖5A中所示，脈衝產生器420可產生包含一個脈衝的脈衝訊號PUL及在包含一個脈衝的週期中被啟用的選擇訊號SEL，使得藉由延遲線440週期性地使僅一個脈衝延遲。可在鎖定週期P_LOC中每週期T52a產生脈衝訊號PUL的脈衝，且在一些實施例中，週期T52a可短於週期T51a。在一些實施例中，脈衝產生器420可自相位偵測器100接收鎖定訊號LOCK，且可藉由經啟用的鎖定訊號LOCK來辨識鎖定週期P_LOC。
參照圖5B，在粗調週期P_COA中，脈衝產生器420可產生包含每週期T51b產生的二個脈衝的脈衝訊號PUL，且可產生在包含所述二個脈衝的週期中啟用的選擇訊號SEL。在細調週期P_FIN中，脈衝產生器420可產生包含二個脈衝的脈衝訊號PUL，且可產生未被啟用的選擇訊號SEL。因未被啟用的選擇訊號SEL，儘管存在脈衝訊號PUL的脈衝，在細調週期P_FIN中亦可不發生邊緣注入。
在鎖定週期P_LOC中，如圖5B中所示，脈衝產生器420可產生包含二個脈衝的脈衝訊號PUL及僅在包含所述二個脈衝中的僅一者的週期中啟用的選擇訊號SEL，使得藉由延遲線440週期性地使僅一個脈衝延遲。可在鎖定週期P_LOC中每週期T52b產生脈衝訊號PUL的所述二個脈衝，且在一些實施例中，週期T52b可對應於或可短於週期T51b。
圖6A及圖6B是根據實施例的圖3所示延遲線440的相應實例的方塊圖。如以上參照圖3所述，圖6A及圖6B所示延遲線440a及440b可自脈衝產生器420接收脈衝訊號PUL及選擇訊號SEL，且可接收控制電壓VC及延遲控制訊號C_DL。在各種實施例中，延遲線440包括較圖6A及圖6B中所示者更多或更少的延遲胞元。
參照圖6A，延遲線440a可包括多工器（MUX）441a以及一系列延遲胞元442a、443a及444a。控制電壓VC可被供應至多工器441a以及所述一系列延遲胞元442a、443a及444a，且可提供電力作為正供電電壓。延遲時脈訊號CK_D的週期（亦即，頻率）可基於由多工器441a以及所述一系列延遲胞元442a、443a及444a提供的延遲而確定。
多工器441a可基於選擇訊號SEL而輸出脈衝訊號PUL及延遲時脈訊號CK_D中的一者，且所述一系列延遲胞元442a、443a及444a可藉由使多工器441a的輸出訊號延遲來產生延遲時脈訊號CK_D。在一些實施例中，多工器441a的輸出訊號相對於脈衝訊號PUL或延遲時脈訊號CK_D的延遲可隨著控制電壓VC的量值增大而減小。所述一系列延遲胞元442a、443a及444a可提供基於控制電壓VC及延遲控制訊號C_DL而變化的延遲。舉例而言，所述一系列延遲胞元442a、443a及444a可提供隨著控制電壓VC的量值增大而減小的延遲。
參照圖6B，延遲線440b可包括具有相同結構的一系列延遲胞元441b、442b、443b及444b。控制電壓VC可被供應至所述一系列延遲胞元441b、442b、443b及444b，且可提供電力作為正供電電壓。延遲時脈訊號CK_D的週期或頻率可基於由所述一系列延遲胞元441b、442b、443b及444b提供的延遲而加以確定及控制。
第一延遲胞元441b可基於選擇訊號SEL而輸出脈衝訊號PUL及延遲時脈訊號CK_D中的一者。如圖6B中所示，第二延遲胞元至第四延遲胞元442b、443b及444b中的每一者可藉由一個輸入而接收前一延遲胞元的輸出訊號，且參考電壓（例如，接地電壓）可施加至第二延遲胞元至第四延遲胞元442b、443b及444b中的每一者，使得所接收的輸出訊號被選擇。所述一系列延遲胞元441b、442b、443b及444b可藉由基於控制電壓VC及延遲控制訊號C_DL而使輸入訊號延遲來產生輸出訊號。舉例而言，所述一系列延遲胞元441b、442b、443b及444b可提供隨著控制電壓VC的量值增大而減小的延遲。
圖7A及圖7B是根據實施例的延遲胞元的相應實例的方塊圖。參照圖7A，延遲胞元20a可包括自正供電電壓被供應電力的多工器21a、數位控制延遲線（digitally controlled delay line，DCDL）22a及緩衝器（BUF）23a，所述正供電電壓可為上述控制電壓VC。多工器21a可基於選擇輸入S_IN而輸出第一輸入IN1及第二輸入IN2中的一者。DCDL 22a可基於控制輸入C_IN（其可為圖3所示C_DL）而使多工器21a的輸出訊號延遲。DCDL 22a可具有任意結構。舉例而言，DCDL 22a可藉由不同地使各輸入訊號延遲而在內部產生多個訊號，且可基於控制輸入C_IN而輸出所產生的所述多個訊號中的一者。緩衝器23a可防止DCDL 22a的輸出訊號減小，且可產生輸出OUT。舉例而言，延遲胞元20a可用作圖6A所示多工器441a及圖6B所示第一延遲胞元441b。
參照圖7B，延遲胞元20b可可藉由使輸入IN延遲而產生輸出OUT。延遲胞元20b可包括自正供電電壓VC被供應電力的緩衝器21b、DCDL 22b及多工器23b。與圖7A所示延遲胞元20a相較，圖7B所示延遲胞元20b可具有經翻轉的結構。當前一延遲胞元是圖7A所示延遲胞元20a時，圖7B所示延遲胞元20b可被配置成具有與圖7A所示延遲胞元20a相同的延遲特性。舉例而言，延遲胞元20b可用作圖6A所示的所述一系列延遲胞元442a、443a及444a、以及圖6B所示的第二延遲胞元至第四延遲胞元442b、443b及444b。
圖8是根據示例性實施例的電壓產生器200'的方塊圖。與圖1所示實例相較，圖8所示電壓產生器200'可被視為包括用作圖1所示開關300的開關260，且可輸出控制電壓VC。如圖8中所示，電壓產生器200'可包括電荷幫浦220、迴路濾波器240、開關260及電壓緩衝器280。
電荷幫浦220可接收上行訊號UP及下行訊號DN作為偵測訊號DET。電荷幫浦220可基於經啟用的上行訊號UP而將電流供應至迴路濾波器240，且可基於經啟用的下行訊號DN而自迴路濾波器240撤回電流。迴路濾波器240可包括例如電容器等離散裝置，且可基於自電荷幫浦220供應或撤回的電流而將電壓輸出至節點N。
開關260可基於自控制器500接收的開關控制訊號C_SW而將第一電壓V1施加至節點N或阻止第一電壓V1到達節點N，迴路濾波器240藉由節點N輸出電壓。V1可為正供電電壓，且當開關260基於在粗調週期P_COA中啟用的開關控制訊號C_SW而閉合時，節點N可因迴路濾波器240具有相對高的輸出阻抗而具有第一電壓V1。另一方面，當開關260基於在細調週期P_FIN及鎖定週期P_LOC中未被啟用的開關控制訊號C_SW而斷開時，節點N可具有由迴路濾波器240輸出的電壓；因此，在此條件下，節點N的電壓可基於自電荷幫浦220供應或撤回的電流而具有第二電壓V2的量值。由於所述迴路濾波器具有高輸出阻抗，因此圖8中的開關260的連接有效地將節點N處的第一電壓V1或第二電壓V2切換至電壓緩衝器280，類似於圖1中的開關300。電壓緩衝器280可產生與節點N的電壓對應或遵循節點N的電壓的控制電壓VC，且可具有低輸出阻抗。舉例而言，電壓緩衝器280可具有線性調節器，例如低壓降（low dropout，LDO）調節器。
圖9是根據示例性實施例產生時脈的方法的流程圖。舉例而言，圖9所示方法可由圖3所示時脈產生器400'執行。在下文中，將參照圖3來闡述圖9。
參照圖9，在操作S200中，可執行產生脈衝訊號PUL及選擇訊號SEL的操作。舉例而言，脈衝產生器420可產生包含與參考時脈訊號CK_R同步的至少一個脈衝的脈衝訊號PUL，且可產生在包含脈衝訊號PUL的脈衝的週期中啟用的選擇訊號SEL，如以上參照圖4A至圖5B所述。
在操作S400中，可執行選擇脈衝訊號PUL及延遲時脈訊號CK_D中的一者的操作。舉例而言，延遲線440中所包括的多工器可基於選擇訊號SEL而選擇脈衝訊號PUL及被回饋並輸入的延遲時脈訊號CK_D中的一者。
在操作S600中，可藉由使所選訊號延遲來執行產生延遲時脈訊號CK_D的操作。舉例而言，延遲線440可藉由使基於選擇訊號SEL而選擇的訊號延遲來產生延遲時脈訊號CK_D。所產生的延遲時脈訊號CK_D可被回饋至延遲線440的輸入，且可變為欲在操作S400中選擇的訊號。（由於亦可自延遲線440輸出CK_D，因此當CK_D被說成回饋至延遲線440的輸入時，應理解，CK_D「的一部分」被回饋。）
在操作S800中，可執行產生回饋時脈訊號CK_F及輸出時脈訊號CK_O的操作。舉例而言，時脈訊號產生器460可藉由例如對延遲時脈訊號CK_D進行分頻來產生回饋時脈訊號CK_F及輸出時脈訊號CK_O。以下將參照圖14來闡述操作S800的實例。
圖10是操作S200'的流程圖，操作S200'是在粗調週期P_COA中圖9所示操作S200的實例。舉例而言，操作S200'可由圖3所示脈衝產生器420執行，且如圖10中所示，操作S200'可包括操作S220及S240。
在操作S220中，可執行產生包含第一脈衝及第二脈衝的脈衝訊號PUL的操作。舉例而言，如以上參照圖4B所述，脈衝產生器420可自參考時脈訊號CK_R的邊緣起產生包含二個脈衝（亦即，第一脈衝及第二脈衝）的脈衝訊號PUL。
在操作S240中，可執行在包含第一脈衝及第二脈衝的週期中啟用選擇訊號SEL的操作。舉例而言，如以上參照圖4B所述，脈衝產生器420可產生在包含第一脈衝及第二脈衝的週期中啟用的選擇訊號SEL。因此，因第一脈衝及第二脈衝所致的邊緣可週期性地注入至延遲時脈訊號CK_D中。
圖11是操作S600'的實例的流程圖，操作S600'是在粗調週期P_COA中圖9所示操作S600的實例。舉例而言，操作S600'可由圖1所示控制器500執行，且如圖11中所示，操作S600'可包括操作S610及S630。
在操作S610中，可執行將第一電壓V1供應至延遲胞元的操作。舉例而言，控制器500可藉由開關控制訊號C_SW來控制開關300，使得為恆定電壓的第一電壓V1被供應至時脈產生器400中所包括的延遲胞元（例如，圖3所示延遲線440）。V1可為將電力供應至時脈產生器400中所包括的脈衝產生器（例如，圖3所示420）的正供電電壓。
在操作S630中，可執行基於CK_O的頻率f_OUT而調整延遲胞元的延遲的操作。如圖11中所示，操作S630可包括操作S632、S634及S636。
在操作S632中，可執行調整延遲胞元的延遲的操作。舉例而言，控制器500可藉由延遲控制訊號C_DL來調整時脈產生器400中所包括的延遲胞元的延遲。在一些實施例中，控制器500可藉由使用SAR進行二分搜尋來調整延遲胞元。
在操作S634中，可執行量測CK_O的頻率f_OUT的操作。舉例而言，控制器500可包括計數器，且可對CK_O的邊緣進行計數以量測CK_O的頻率f_OUT。CK_O及回饋時脈訊號CK_F可為時脈產生器400的內部振盪訊號，亦即，與延遲時脈訊號CK_D同步的訊號，並且因此，在一些實施例中，控制器500可量測回饋時脈訊號CK_F的頻率，且在一些實施例中，可量測延遲時脈訊號CK_D的頻率。
在操作S636中，可執行判斷CK_F的頻率f_OUT與目標頻率f_OUT'之間的頻率誤差Δf是否小於預定臨限值THR的操作。亦即，可執行判斷頻率誤差Δf是否變得處於預定範圍內的操作。如以上參照圖2A所述，可基於由時脈產生器400中所包括的延遲胞元提供的最小延遲單位而確定臨限值THR。當頻率誤差Δf小於臨限值THR時，粗調週期P_COA可結束，但當頻率誤差Δf不小於臨限值THR時，接下來可執行操作S632。在一些實施例中，當在操作S634中量測回饋時脈訊號CK_F或延遲時脈訊號CK_D的頻率而非CK_O的頻率f_OUT時，在操作S636中用以計算頻率誤差Δf的目標頻率可不同於CK_O的目標頻率f_OUT'，且臨限值亦可不同於臨限值THR。
圖12是繪示操作S200''、S400''及S600''的流程圖，操作S200''、S400''及S600''是在細調週期P_FIN中圖9所示操作S200、S400及S600的相應實例。
在操作S200''中，可執行產生未經啟用的選擇訊號SEL的操作。舉例而言，脈衝產生器420可基於開關控制訊號C_SW而辨識細調區段P_FIN，且可不啟用選擇訊號SEL。接下來，在操作S400''中，可執行選擇延遲時脈訊號CK_D的操作。舉例而言，延遲線440可基於未經啟用的選擇訊號SEL而選擇延遲時脈訊號CK_D。因此，可在細調週期P_FIN中防止邊緣注入至延遲時脈訊號CK_D中。
在操作S600''中，如以上參照圖9所述，可執行藉由使所選訊號延遲來產生延遲時脈訊號CK_D的操作，且如圖12中所示，操作S600''可包括操作S650、S670及S690。在操作S650中，可執行產生第二電壓V2的操作。第二電壓V2可為基於參考時脈訊號CK_R與經分頻時脈訊號CK_FD之間的相位差而產生的電壓。（由於CK_FD是自相位可以CK_O或CK_D作為參考的CK_F而導出，因此第二電壓V2亦可被視為基於CK_R與CK_F、CK_O或CK_D中的任一者之間的相位差。）以下將參照圖13來闡述操作S650的實例。
在操作S670中，可執行將第二電壓V2供應至延遲胞元的操作。舉例而言，控制器500可藉由開關控制訊號C_SW來控制開關300，使得第二電壓V2被供應至時脈產生器400中所包括的延遲胞元（例如，圖3所示延遲線440）。因此，可形成包括圖1所示相位偵測器100、電壓產生器200、時脈產生器400及分頻器600的迴路。
在操作S690中，可執行判斷迴路是否被鎖定的操作。舉例而言，當迴路被鎖定時，相位偵測器100可產生經啟用的鎖定訊號LOCK。當迴路被鎖定時，CK_O可具有目標頻率f_OUT'，且細調週期P_FIN可結束。另一方面，當迴路未被鎖定時，可重複操作S650及S670，直至迴路被鎖定為止。
圖13是操作S650'的流程圖，操作S650'是圖12所示操作S650的實例。具體而言，操作S650'是用於在細調週期P_FIN及鎖定週期P_LOC中產生第二電壓V2的示例性操作。如圖13中所示，操作S650'可包括操作S652、S654及S656。在下文中，將參照圖1來闡述操作S650'。
在操作S652中，可執行對回饋時脈訊號CK_F進行分頻的操作。舉例而言，分頻器600可藉由對自時脈產生器400接收的回饋時脈訊號CK_F進行分頻來產生經分頻時脈訊號CK_FD。分頻器600的分頻比率可由參考時脈訊號CK_R的頻率及CK_O的目標頻率f_OUT'確定。
在操作S654中，可執行偵測參考時脈訊號CK_R與經分頻時脈訊號CK_FD之間的相位差的操作。舉例而言，相位偵測器100可藉由偵測參考時脈訊號CK_R與經分頻時脈訊號CK_FD之間的相位差來產生偵測訊號DET，且偵測訊號DET可指示經分頻時脈訊號CK_FD是滯後於還是領先於參考時脈訊號CK_R。
在操作S656中，可執行基於相位差而產生第二電壓V2的操作。舉例而言，當基於相位偵測器100的偵測訊號DET，經分頻時脈訊號CK_FD的相位相對滯後時，電壓產生器200可產生上升的第二電壓V2，且當基於相位偵測器100的偵測訊號DET，經分頻時脈訊號CK_FD的相位相對領先時，電壓產生器200可產生下降的第二電壓V2。
圖14是根據實施例的圖9所示操作S800的實例的流程圖。舉例而言，圖14所示操作S800'可由圖3所示時脈訊號產生器460執行。如圖14中所示，操作S800'可包括操作S820及S840，且在一些實施例中，可並行地執行操作S820及S840。
在操作S820中，可執行產生輸出時脈訊號CK_O的操作，輸出時脈訊號CK_O包含相對於第一脈衝的邊緣而延遲的邊緣。舉例而言，脈衝產生器420可產生包含二個脈衝（亦即，第一脈衝及第二脈衝）的脈衝訊號PUL，其中第一脈衝的邊緣可由延遲線440基於選擇訊號SEL而選擇且可被延遲。延遲時脈訊號CK_D可包含第一脈衝的經延遲邊緣，且因此，時脈訊號產生器460可產生包含延遲時脈訊號CK_D中所包含的第一脈衝的經延遲邊緣的CK_O。因此，第一脈衝的邊緣可注入至CK_O中。
在操作S840中，可執行產生回饋時脈訊號CK_F的操作，回饋時脈訊號CK_F包含相對於第二脈衝的邊緣而延遲的邊緣。舉例而言，由脈衝產生器420產生的脈衝訊號PUL的第二脈衝的邊緣可由延遲線440基於選擇訊號SEL而選擇，且可被延遲。延遲時脈訊號CK_D可包含第二脈衝的經延遲邊緣，且因此，時脈訊號產生器460可產生包含延遲時脈訊號CK_D中所包含的第二脈衝的經延遲邊緣的回饋時脈訊號CK_F。
圖15是根據示例性實施例包括裝置的示例性系統的方塊圖，所述裝置可包括時脈產生設備10。繪示了其中基地台31及使用者裝備32使用蜂巢式網路在無線通訊系統30中執行無線通訊的實例。無線通訊系統30可界定高載波頻率，且基地台31及使用者裝備32可包括根據以上所述的示例性實施例提供優越抖動特性的時脈產生設備10且可準確地處理高頻率範圍中的訊號。
基地台31可為與使用者裝備及/或其他基地台進行通訊的固定台。舉例而言，基地台31可被稱為節點B、演進型節點B（evolved-Node B，eNB）、扇區、站點、基地收發器系統（base transceiver system，BTS）、存取點（access point，AP）、中繼節點、遠端無線電頭端（remote radio head，RRH）、無線電單元（radio unit，RU）、小型小區等。使用者裝備32可為固定或行動的，且可藉由與基地台31進行通訊而傳送及接收資料及/或控制資訊。舉例而言，使用者裝備32可被稱為終端機裝備、行動台（mobile station，MS）、行動終端機（mobile terminal，MT）、使用者終端機（user terminal，UT）、用戶台（subscriber station，SS）、無線裝置、手持式裝置等。如圖15中所示，基地台31及使用者裝備32中的每一者可包括多個天線，且可藉由多輸入多輸出（multiple input multiple output，MIMO）頻道33來執行無線通訊。
儘管已參照本發明概念的實施例具體示出並闡述了本發明概念，然而應理解，可在不背離由以下申請專利範圍及其等效內容界定的本發明概念的精神及範圍的條件下對所述實施例作出形式及細節上的各種改變。
10‧‧‧時脈產生設備 20a、20b、442a、443a、444a‧‧‧延遲胞元 21a、23b、441a‧‧‧多工器（MUX） 21b、23a‧‧‧緩衝器（BUF） 22a、22b‧‧‧數位控制延遲線（DCDL） 30‧‧‧無線通訊系統 31‧‧‧基地台 32‧‧‧使用者裝備 33‧‧‧多輸入多輸出（MIMO）頻道 100‧‧‧相位偵測器 200、200'‧‧‧電壓產生器 220‧‧‧電荷幫浦 240‧‧‧迴路濾波器 260、300‧‧‧開關 280‧‧‧電壓緩衝器 400、400'‧‧‧時脈產生器 420‧‧‧脈衝產生器 440、440a、440b‧‧‧延遲線 441b‧‧‧延遲胞元/第一延遲胞元 442b‧‧‧延遲胞元/第二延遲胞元 443b‧‧‧延遲胞元/第三延遲胞元 444b‧‧‧延遲胞元/第四延遲胞元 460‧‧‧時脈訊號產生器 500‧‧‧控制器 600‧‧‧分頻器 C_DL‧‧‧延遲控制訊號 C_IN‧‧‧控制輸入 CK_D‧‧‧延遲時脈訊號 CK_F‧‧‧回饋時脈訊號 CK_FD‧‧‧經分頻時脈訊號 CK_O‧‧‧輸出時脈訊號 CK_R‧‧‧參考時脈訊號 C_SW‧‧‧開關控制訊號 DET‧‧‧偵測訊號 DN‧‧‧下行訊號 f1‧‧‧第一頻率 f2‧‧‧第二頻率 f3‧‧‧第三頻率 f4‧‧‧第四頻率 f_OUT‧‧‧頻率 f_OUT'‧‧‧目標頻率 IN‧‧‧輸入 IN1‧‧‧第一輸入 IN2‧‧‧第二輸入 LOCK‧‧‧鎖定訊號 N‧‧‧節點 OUT‧‧‧輸出 P1、P2、P3、P4、P5‧‧‧點 P_COA‧‧‧粗調週期 P_FIN‧‧‧細調週期 P_LOC‧‧‧鎖定週期 PUL‧‧‧脈衝訊號/訊號 SEL‧‧‧選擇訊號/訊號 S_IN‧‧‧選擇輸入 S200、S200'、S200''、S220、S240、S400、S400''、S600、S600'、S600''、S610、S630、S632、S634、S636、S650、S650'、S652、S654、S656、S670、S690、S800、S800'、S820、S840‧‧‧操作 t20、t21、t22、t23、t24、t25‧‧‧時間點 T51a、T51b、T52a、T52b、T_REF‧‧‧週期 UP‧‧‧上行訊號 V1‧‧‧電壓/第一電壓 V2‧‧‧第二電壓 V2'‧‧‧電壓 VC‧‧‧控制電壓 X20、X21、X22、X23、X24、X25‧‧‧值 Δf‧‧‧頻率誤差 ΔV‧‧‧電壓差
結合附圖閱讀以下詳細說明，將會更清楚地理解本發明概念的實施例，在附圖中，相同的參考字元標示相同的元件或功能，其中： 圖1是根據示例性實施例的時脈產生設備的方塊圖。 圖2A及圖2B示出根據示例性實施例的圖1所示時脈產生設備的操作。 圖3是根據示例性實施例的圖1所示時脈產生器的實例的方塊圖。 圖4A及圖4B是根據示例性實施例的圖3所示脈衝產生器的操作的相應實例的時序圖。 圖5A及圖5B是根據示例性實施例的圖3所示脈衝產生器的操作的相應實例的時序圖。 圖6A及圖6B是根據示例性實施例的圖3所示延遲線的相應實例的方塊圖。 圖7A及圖7B是根據示例性實施例的延遲胞元的相應實例的方塊圖。 圖8是根據示例性實施例的電壓產生器的方塊圖。 圖9是根據示例性實施例產生時脈的方法的流程圖。 圖10是根據示例性實施例的圖9所示操作S200的實例的流程圖。 圖11是根據示例性實施例的圖9所示操作S600的實例的流程圖。 圖12是根據示例性實施例的圖9所示操作S200、S400及S600的實例的流程圖。 圖13是根據示例性實施例的圖12所示操作S650的實例的流程圖。 圖14是根據示例性實施例的圖9所示操作S800的實例的流程圖。 圖15是根據示例性實施例具有裝置的示例性系統的方塊圖，所述裝置可包括時脈產生設備。
10‧‧‧時脈產生設備
100‧‧‧相位偵測器
200‧‧‧電壓產生器
300‧‧‧開關
400‧‧‧時脈產生器
500‧‧‧控制器
600‧‧‧分頻器
C_DL‧‧‧延遲控制訊號
CK_F‧‧‧回饋時脈訊號
CK_FD‧‧‧經分頻時脈訊號
CK_O‧‧‧輸出時脈訊號
CK_R‧‧‧參考時脈訊號
C_SW‧‧‧開關控制訊號
DET‧‧‧偵測訊號
LOCK‧‧‧鎖定訊號
V1‧‧‧電壓/第一電壓
V2‧‧‧第二電壓
VC‧‧‧控制電壓

Claims (25)

  1. 一種時脈產生設備，包括： 脈衝產生器，被配置成使用參考時脈訊號來產生脈衝訊號及選擇訊號； 延遲線電路，被配置成選擇所述脈衝訊號或延遲路徑的輸出處的延遲時脈訊號的經回饋部分作為所述延遲路徑的輸入訊號且藉此產生所述延遲時脈訊號，所述選擇是基於所述選擇訊號； 開關，被配置成基於開關控制訊號而將第一電壓或第二電壓切換至所述延遲線電路以用於所述延遲線電路的操作，其中所述第一電壓更向所述脈衝產生器提供電力，且所述第二電壓是基於所述參考時脈訊號與所述延遲時脈訊號之間的相位差而產生；以及 控制器，被配置成基於所述延遲時脈訊號的頻率而產生所述開關控制訊號。
  2. 如申請專利範圍第1項所述的時脈產生設備，其中所述延遲路徑包括一系列延遲胞元， 所述一系列延遲胞元中的每一者被配置成提供基於延遲控制訊號而變化的延遲，且 所述控制器更被配置成基於所述延遲時脈訊號的所述頻率而產生所述延遲控制訊號。
  3. 如申請專利範圍第2項所述的時脈產生設備，其中在所述第一電壓基於所述開關控制訊號而被提供至所述延遲線電路時，所述控制器被配置成使所述延遲控制訊號變化，直至所述延遲時脈訊號的所述頻率與目標頻率之間的頻率誤差落於預定範圍內為止。
  4. 如申請專利範圍第3項所述的時脈產生設備，其中所述控制器更被配置成產生所述開關控制訊號，使得在所述頻率誤差落於所述預定範圍內之後，將所述第二電壓提供至所述延遲線電路。
  5. 如申請專利範圍第4項所述的時脈產生設備，其中所述脈衝產生器更被配置成產生所述選擇訊號，使得在所述頻率誤差落於所述預定範圍內之後，所述延遲線電路選擇所述延遲時脈訊號的所述經回饋部分。
  6. 如申請專利範圍第1項所述的時脈產生設備，其中所述脈衝產生器更被配置成產生包含與所述參考時脈訊號的邊緣同步的第一脈衝的所述脈衝訊號，且產生在包含所述第一脈衝的時間週期期間啟用的所述選擇訊號。
  7. 如申請專利範圍第6項所述的時脈產生設備，其中所述脈衝產生器更被配置成產生包含與所述參考時脈訊號的所述邊緣同步的第二脈衝的所述脈衝訊號，且其中所述選擇訊號被啟用的所述時間週期更包含所述第二脈衝。
  8. 如申請專利範圍第7項所述的時脈產生設備，更包括時脈訊號產生器，所述時脈訊號產生器被配置成自所述延遲時脈訊號產生輸出時脈訊號及回饋時脈訊號，所述輸出時脈訊號包含相對於所述第一脈衝的邊緣而延遲的邊緣，所述回饋時脈訊號包含相對於所述第二脈衝的邊緣而延遲的邊緣。
  9. 如申請專利範圍第8項所述的時脈產生設備，其中所述脈衝產生器更被配置成在所述延遲時脈訊號的所述頻率等於目標頻率之後產生其中所述第二脈衝被省略的所述脈衝訊號。
  10. 如申請專利範圍第8項所述的時脈產生設備，其中所述脈衝產生器更被配置成在所述延遲時脈訊號的頻率已達到目標頻率之後產生在包含所述第二脈衝的所述時間週期期間未被啟用的所述脈衝訊號。
  11. 如申請專利範圍第8項所述的時脈產生設備，更包括： 分頻器，被配置成對所述回饋時脈訊號進行分頻； 相位偵測器，被配置成偵測經分頻的所述回饋時脈訊號與所述參考時脈訊號之間的相位差；以及 電壓產生器，被配置成基於偵測到的所述相位差而產生所述第二電壓。
  12. 如申請專利範圍第1項所述的時脈產生設備，其中切換至所述延遲線電路的所述第一電壓或所述第二電壓作為控制電壓被施加以控制所述延遲路徑的延遲。
  13. 一種時脈產生設備，包括： 脈衝產生器，被配置成產生包含與參考時脈訊號的邊緣同步的注入脈衝的脈衝訊號； 延遲線電路，包括各自提供基於控制電壓及延遲控制訊號而變化的延遲的一系列延遲胞元，且被配置成週期性地使所述注入脈衝延遲以產生延遲時脈訊號；以及 控制器，被配置成： 在其中所述控制電壓是亦向所述脈衝產生器提供電力的第一電壓的時間週期中調整所述延遲控制訊號，直至所述延遲時脈訊號的頻率與目標頻率之間的頻率誤差落於預定範圍內為止；以及 在其中所述控制電壓是基於所述參考時脈訊號與所述延遲時脈訊號之間的相位差而產生的第二電壓的時間週期期間，將所述延遲控制訊號維持於上一個經調整值下，使得所述延遲時脈訊號的所述頻率更被朝向所述目標頻率而調整。
  14. 如申請專利範圍第13項所述的時脈產生設備，更包括開關，所述開關被配置成基於開關控制訊號而將所述第一電壓或所述第二電壓作為所述控制電壓提供至所述延遲線電路， 其中所述控制器更被配置成基於所述延遲時脈訊號的所述頻率而產生所述開關控制訊號。
  15. 如申請專利範圍第13項所述的時脈產生設備，其中所述脈衝產生器更被配置成產生在包含所述注入脈衝的時間週期期間啟用的選擇訊號，且 所述延遲線電路更被配置成藉由基於所述選擇訊號而使所述脈衝訊號或在回饋路徑上回饋的所述延遲時脈訊號延遲來產生所述延遲時脈訊號。
  16. 如申請專利範圍第15項所述的時脈產生設備，其中所述脈衝產生器更被配置成產生包含與所述參考時脈訊號的所述邊緣同步的鎖定脈衝的所述脈衝訊號且產生在包含所述鎖定脈衝的時間週期中啟用的所述選擇訊號。
  17. 如申請專利範圍第16項所述的時脈產生設備，更包括時脈訊號產生器，所述時脈訊號產生器被配置成自所述延遲時脈訊號產生輸出時脈訊號及回饋時脈訊號，所述輸出時脈訊號包含相對於所述注入脈衝的邊緣而延遲的邊緣，所述回饋時脈訊號包含相對於所述鎖定脈衝的邊緣而延遲的邊緣。
  18. 如申請專利範圍第16項所述的時脈產生設備，其中所述脈衝產生器更被配置成在所述延遲時脈訊號具有所述目標頻率之後，產生所述脈衝訊號及所述選擇訊號，使得僅所述注入脈衝及所述延遲時脈訊號被延遲。
  19. 一種產生時脈的方法，所述方法包括： 使用參考時脈訊號來產生脈衝訊號及選擇訊號； 基於所述選擇訊號而選擇所述脈衝訊號及延遲時脈訊號的經回饋部分中的一者； 藉由使所選的訊號經過一系列延遲胞元而產生所述延遲時脈訊號； 在粗調週期中，將為恆定電壓的第一電壓提供至所述一系列延遲胞元，且調整所述一系列延遲胞元的延遲，直至所述延遲時脈訊號的頻率與目標頻率之間的頻率誤差落於預定範圍內為止； 在細調週期中，基於所述參考時脈訊號與所述延遲時脈訊號之間的相位差而產生第二電壓，且將所述第二電壓提供至所述一系列延遲胞元。
  20. 如申請專利範圍第19項所述的方法，其中所述第一電壓亦為用於在產生所述脈衝訊號及所述選擇訊號時提供電力的電壓。
  21. 如申請專利範圍第19項所述的方法，其中產生所述脈衝訊號及所述選擇訊號包括： 在所述粗調週期中，產生包含各自與所述參考時脈訊號的邊緣同步的第一脈衝及第二脈衝的所述脈衝訊號；以及 在所述粗調週期中，產生在包含所述第一脈衝及所述第二脈衝的週期中啟用的所述選擇訊號。
  22. 如申請專利範圍第21項所述的方法，其中產生所述脈衝訊號及所述選擇訊號更包括在所述細調週期已結束之後，產生所述脈衝訊號及所述選擇訊號，使得其中所述選擇訊號被啟用的週期僅包含所述第一脈衝。
  23. 如申請專利範圍第21項所述的方法，更包括： 自所述延遲時脈訊號產生輸出時脈訊號，所述輸出時脈訊號包含相對於所述第一脈衝的邊緣而延遲的邊緣；以及 自所述延遲時脈訊號產生回饋時脈訊號，所述回饋時脈訊號包含相對於所述第二脈衝的邊緣而延遲的邊緣。
  24. 如申請專利範圍第23項所述的方法，其中產生所述第二電壓包括： 對所述回饋時脈訊號進行分頻； 偵測經分頻的所述回饋時脈訊號與所述參考時脈訊號之間的相位差；以及 基於偵測到的所述相位差而產生所述第二電壓。
  25. 如申請專利範圍第19項所述的方法，其中產生所述脈衝訊號及所述選擇訊號包括在所述細調週期中產生所述選擇訊號，使得所述延遲時脈訊號的所述經回饋部分在整個所述細調週期中被持續選擇。
TW108114024A 2018-05-09 2019-04-22 用於產生時脈的方法及設備 TWI811342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0053206 2018-05-09
KR1020180053206A KR102528561B1 (ko) 2018-05-09 2018-05-09 클락 생성을 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
TW202005278A true TW202005278A (zh) 2020-01-16
TWI811342B TWI811342B (zh) 2023-08-11

Family

ID=66182410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114024A TWI811342B (zh) 2018-05-09 2019-04-22 用於產生時脈的方法及設備

Country Status (5)

Country Link
US (1) US10693472B2 (zh)
EP (1) EP3567724B1 (zh)
KR (1) KR102528561B1 (zh)
CN (1) CN110474633B (zh)
TW (1) TWI811342B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201820175D0 (en) * 2018-12-11 2019-01-23 Nordic Semiconductor Asa Frequency synthesiser circuits
US10879998B1 (en) * 2020-03-26 2020-12-29 Mission Microwave Technologies, Llc Rate adaptive reference synthesizer for frequency converters used in satellite communication systems
EP4203313A4 (en) * 2020-11-16 2024-03-20 Changxin Memory Technologies, Inc. GENERATION CIRCUIT AND METHOD FOR GENERATION OF PULSE SIGNAL AND MEMORY
US11451234B1 (en) * 2021-11-23 2022-09-20 Nanya Technology Corporation Delay looked loop circuit and method of measuring delay
US11695421B1 (en) 2022-01-14 2023-07-04 Changxin Memory Technologies, Inc. Delay-locked loop, control method for delay-locked loop, and electronic device
CN116488642A (zh) * 2022-01-14 2023-07-25 长鑫存储技术有限公司 延迟锁相环、延迟锁相环控制方法及电子设备
US12021538B2 (en) * 2022-05-20 2024-06-25 Apple Inc. Clock frequency limiter

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630870B2 (ja) * 1996-04-03 2005-03-23 株式会社ルネサステクノロジ システムクロック発生回路
US6167245A (en) * 1998-05-29 2000-12-26 Silicon Laboratories, Inc. Method and apparatus for operating a PLL with a phase detector/sample hold circuit for synthesizing high-frequency signals for wireless communications
JP3415444B2 (ja) * 1998-06-12 2003-06-09 Ｎｅｃエレクトロニクス株式会社 クロック制御方法および回路
US6731667B1 (en) * 1999-11-18 2004-05-04 Anapass Inc. Zero-delay buffer circuit for a spread spectrum clock system and method therefor
US6545547B2 (en) * 2000-08-18 2003-04-08 Texas Instruments Incorporated Method for tuning a VCO using a phase lock loop
US7546097B2 (en) * 2002-03-06 2009-06-09 Qualcomm Incorporated Calibration techniques for frequency synthesizers
US7336752B2 (en) * 2002-12-31 2008-02-26 Mosaid Technologies Inc. Wide frequency range delay locked loop
JP4660076B2 (ja) * 2003-06-23 2011-03-30 ルネサスエレクトロニクス株式会社 クロック発生回路
JP2005064896A (ja) * 2003-08-13 2005-03-10 Renesas Technology Corp 同期クロック発生回路
US6982579B2 (en) 2003-12-11 2006-01-03 Micron Technology, Inc. Digital frequency-multiplying DLLs
US7138839B2 (en) * 2004-05-19 2006-11-21 Skyworks Solutions, Inc. Phase-locked loops
US7042253B2 (en) * 2004-05-24 2006-05-09 Industrial Technology Research Institute (Itri) Self-calibrating, fast-locking frequency synthesizer
JP2006180194A (ja) * 2004-12-22 2006-07-06 Toshiba Corp 周波数シンセサイザ
JP2006279392A (ja) * 2005-03-29 2006-10-12 Renesas Technology Corp 通信用半導体集積回路
KR100715154B1 (ko) * 2005-12-21 2007-05-10 삼성전자주식회사 락킹속도가 향상되는 락킹루프회로 및 이를 이용한클락락킹방법
ATE472194T1 (de) * 2006-02-03 2010-07-15 Imec Vorrichtungen mit einer verzögerungsleitung zum anwenden einer variablen verzögerung auf ein taktsignal
US20080036544A1 (en) * 2006-08-08 2008-02-14 Fucheng Wang Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US8487707B2 (en) * 2006-08-08 2013-07-16 Mstar Semiconductor, Inc. Frequency synthesizer
US7375595B2 (en) * 2006-09-29 2008-05-20 Broadcom Corporation Method and apparatus for calibrating a phase locked loop in open-loop
US7495489B2 (en) 2006-11-22 2009-02-24 Intel Corporation Frequency multiplying delay-locked loop
US7474159B2 (en) * 2007-05-08 2009-01-06 Zerog Wireless, Inc. Frequency calibration for frequency synthesizers
US8022849B2 (en) * 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop
CN101577541A (zh) * 2008-05-09 2009-11-11 联发科技股份有限公司 分频器、分频方法及使用该分频器的锁相环路
TWI373917B (en) * 2008-05-09 2012-10-01 Mediatek Inc Frequency divider, frequency dividing method thereof, and phase locked loop utilizing the frequency divider
US8085098B2 (en) * 2008-10-10 2011-12-27 Canon Kabushiki Kaisha PLL circuit
KR101543329B1 (ko) * 2009-04-21 2015-08-10 삼성전자주식회사 지연 고정 루프 및 그 구동 방법
US7994832B2 (en) 2009-11-06 2011-08-09 Oracle America, Inc. Aperture generating circuit for a multiplying delay-locked loop
US8154350B2 (en) * 2010-03-17 2012-04-10 Texas Instruments Incorporated PLL with continuous and bang-bang feedback controls
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
KR20120100248A (ko) 2011-03-03 2012-09-12 삼성전자주식회사 디지털 제어 발진기
TWI551056B (zh) * 2011-03-07 2016-09-21 國立交通大學 用於次臨界／近臨界動態電壓與頻率調節系統之可程式化時脈產生器
WO2013070218A1 (en) * 2011-11-09 2013-05-16 Intel Corporation Compensation for digitally controlled oscillator apparatus and method
US8638145B2 (en) * 2011-12-30 2014-01-28 Advanced Micro Devices, Inc. Method for locking a delay locked loop
WO2013162557A1 (en) * 2012-04-26 2013-10-31 Hewlett-Packard Development Company, L.P. Self-biased delay locked loop with delay linearization
US8536915B1 (en) 2012-07-02 2013-09-17 Qualcomm Incorporated Low-noise and low-reference spur frequency multiplying delay lock-loop
KR101382500B1 (ko) * 2013-01-18 2014-04-10 연세대학교 산학협력단 지연 고정 회로 및 클록 생성 방법
US8988121B2 (en) * 2013-05-20 2015-03-24 Qualcomm Incoporated Method and apparatus for generating a reference signal for a fractional-N frequency synthesizer
US9203416B2 (en) * 2013-05-23 2015-12-01 Broadcom Corporation Compensation of slow time-varying variations in voltage controlled oscillator (VCO) frequency in cellular transceivers
US9413366B2 (en) * 2013-12-19 2016-08-09 Analog Devices Global Apparatus and methods for phase-locked loops with temperature compensated calibration voltage
US9484935B2 (en) * 2013-12-19 2016-11-01 Analog Devices Global Apparatus and methods for frequency lock enhancement of phase-locked loops
US9685141B2 (en) * 2014-01-31 2017-06-20 Samsung Display Co., Ltd. MDLL/PLL hybrid design with uniformly distributed output phases
CN104113303B (zh) * 2014-02-26 2017-02-15 西安电子科技大学 50%占空比时钟产生电路
CN104579319B (zh) * 2014-04-22 2019-04-09 上海华虹宏力半导体制造有限公司 多相位时钟生成器
CN104316860B (zh) * 2014-09-23 2016-11-30 宁波大学 一种基于pll‑vco的高准度老化监测器
US9786353B2 (en) 2016-02-18 2017-10-10 Intel Corporation Reconfigurable clocking architecture
US9614537B1 (en) 2016-04-07 2017-04-04 Xilinx, Inc. Digital fractional-N multiplying injection locked oscillator
TWI619351B (zh) * 2016-05-06 2018-03-21 瑞鼎科技股份有限公司 頻率合成裝置及使用其之自動校正方法
CN107528583B (zh) 2016-06-21 2022-04-19 马维尔亚洲私人有限公司 使用采样时间至数字转换器的倍频延迟锁定环路
US10110223B2 (en) * 2016-07-06 2018-10-23 Via Alliance Semiconductor Co., Ltd. Single ended-to-differential converter
CN107733428B (zh) * 2016-08-12 2022-03-04 三星电子株式会社 延迟锁定环电路、集成电路和用于控制它的方法
US9935640B1 (en) * 2017-02-08 2018-04-03 Hong Kong Applied Science and Technology Research Institute Company, Limited Gain calibration for direct modulation synthesizer using a look-up table searched by a reduced count from an overflow counter
KR101861215B1 (ko) 2017-06-07 2018-05-25 이세희 안전사고 방지용 화로
KR101851215B1 (ko) * 2017-08-14 2018-04-23 홍익대학교 산학협력단 분수배 주파수 합성을 위한 완전 디지털 위상-정렬 주파수 증배기

Also Published As

Publication number Publication date
EP3567724B1 (en) 2023-06-07
US10693472B2 (en) 2020-06-23
KR20190128897A (ko) 2019-11-19
US20190348988A1 (en) 2019-11-14
EP3567724A1 (en) 2019-11-13
KR102528561B1 (ko) 2023-05-04
CN110474633A (zh) 2019-11-19
CN110474633B (zh) 2024-06-07
TWI811342B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
TWI811342B (zh) 用於產生時脈的方法及設備
US10659065B2 (en) Apparatus and methods for phase synchronization of phase-locked loops
KR101470990B1 (ko) 피드포워드 분파기를 구비하는 적응형 대역폭 위상 동기루프
EP3208943B1 (en) Fractional frequency synthesizer
CN107911114B (zh) 一种恒定环路带宽的宽带锁相环
JP6290862B2 (ja) 位相固定ループの切替え及び位相雑音の向上技術を用いた送受信機
KR100717134B1 (ko) 자동 주파수 제어 루프 회로
US20170293265A1 (en) Calibration method and apparatus for high tdc resolution
US20190220055A1 (en) Hybrid Single Loop Feedback Retiming Circuit
CN110719101A (zh) 具有电流镜和负反馈电路的数字控制振荡器
US20230318607A1 (en) Digitally Augmented Analog Phase Locked Loop with Accurate Bandwidth
JP2001285059A (ja) リング発振器出力波形間の位相オフセットを補正するための自己補正回路および方法
CN113114227B (zh) 多相位时钟信号相位差检测电路与方法、数字相位调制系统
US10771066B2 (en) Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal
US7183821B1 (en) Apparatus and method of controlling clock phase alignment with dual loop of hybrid phase and time domain for clock source synchronization
US7236025B2 (en) PLL circuit and program for same
US6570947B1 (en) Phase lock loop having a robust bandwidth and a calibration method thereof
US11088695B2 (en) Phase-locked loop apparatus and method for clock synchronization
US10790835B2 (en) System for phase calibration of phase locked loop
US20180091162A1 (en) Systems and methods for performing phase error correction
US20240120927A1 (en) Phase-locked loop device and operation method thereof
US20240113854A1 (en) Phase difference control circuit
US20200186152A1 (en) Phase locked loop
JPH06318963A (ja) 移動無線機
JPH04368020A (ja) 周波数シンセサイザ