TW202004205A

TW202004205A - 用於傳輸並供測試高速訊號的電路板

Info

Publication number: TW202004205A
Application number: TW107118442A
Authority: TW
Inventors: 朱育男; 杜永中; 陳毅唐
Original assignee: 緯穎科技服務股份有限公司
Priority date: 2018-05-30
Filing date: 2018-05-30
Publication date: 2020-01-16
Also published as: CN110557882A; CN110557882B; US10775427B2; US20190369160A1; TWI665455B

Abstract

一種用於傳輸並供測試高速訊號的電路板，包含基板、絕緣層及二金屬走線。絕緣層設置於基板上，且具有第一表面、第二表面及測試開口，其中第一表面背向基板，第二表面朝向基板，且測試開口係貫穿第一表面且形成於第二表面上。所述二金屬走線用於傳輸高速訊號且埋設於絕緣層的第一表面及第二表面之間。所述二金屬走線之中的至少一者包含測試區段，此測試區段對位於絕緣層的測試開口且透過該測試開口外露。

Description

用於傳輸並供測試高速訊號的電路板

本發明係關於一種電路板，特別係關於一種用於傳輸並供測試高速訊號的電路板。

在現今印刷電路板（Printed Circuit Board，PCB）的板端上元件以及訊號的電氣測試上，會執行在線測試（In-circuit Test，ICT）或製造缺陷分析（Manufacturing Defect Analyze）等。透過在板端上的金屬走線中設置多個測試區塊，再藉由測試探針接觸測試點以進行測試，如此方能檢測印刷線路板上是否存在因製程而造成的元件異常。

一般而言，用於傳輸高速訊號的金屬走線的線寬界於4～7毫英吋（mil），而習知的測試區塊為直徑界於28～35mil之間的圓形區塊。若於傳輸高速訊號的金屬走線上設置習知的測試區塊，將大幅改變金屬走線的阻抗，導致阻抗不連續而產生訊號反射，影響高速訊號的傳輸品質、整體裝置的穩定性甚至是讀寫速度，因此，習知的ICT或MDA不會針對傳輸高速訊號的金屬走線來進行測試，而是在後續的功能性測試（Functional Test）階段時才一併測試。其中，功能性測試屬於偏向完整的系統性測試，係待所有電路板皆生產完成後，以整套系統及陪測物（例如週邊元件內連線匯流排界面的固態硬碟）所進行的系統面功能性測試。

然而，由於功能性測試為整套性統組裝完成後所執行的測試，於此階段中，待測元件的數量多又複雜，此外，於一般電路板廠商的生產流程中，電路板的製造依據不同的製程工單會於不同的時間或生產線來執行，因此各塊電路板的製成時間不一，使得高速訊號走線的測試相當困難。

鑒於上述，本發明提供一種用於傳輸並供測試高速訊號的電路板，不僅可以提供測試探針執行高速訊號的測試，亦具有良好的訊號傳輸品質。

依據本發明一實施例的用於傳輸並供測試高速訊號的電路板，包含基板、絕緣層及二金屬走線。絕緣層設置於基板上，且具有第一表面、第二表面及測試開口，其中第一表面背向基板，第二表面朝向基板，且測試開口係貫穿第一表面且形成於第二表面上。所述二金屬走線用於傳輸高速訊號且埋設於絕緣層的第一表面及第二表面之間。所述二金屬走線之中的至少一者包含測試區段，此測試區段對位於絕緣層的測試開口且透過所述測試開口外露。

依據本發明另一實施例的用於傳輸並供測試高速訊號的電路板，其中所述二金屬走線包含第一金屬走線及第二金屬走線。第一金屬走線包含測試區段及非測試區段，其中第一金屬走線的非測試區段及第二金屬走線均與測試開口錯位，且測試區段與第二金屬走線之間的距離大於非測試區段與第二金屬走線之間的距離。

依據本發明又一實施例的用於傳輸並供測試高速訊號的電路板，其中所述二金屬走線包含第一金屬走線及第二金屬走線。第一金屬走線及第二金屬走線均包含測試區段及非測試區段，其中第一金屬走線的非測試區段及第二金屬走線的非測試區段均與測試開口錯位，第一金屬走線的測試區段的線寬大於第一金屬走線的非測試區段的線寬，且第二金屬走線的測試區段的線寬大於第二金屬走線的非測試區段的線寬。

藉由上述各實施例所提出的實施方式，本案所揭示的用於傳輸並供測試高速訊號的電路板，透過打開遮罩（Open Solder Mask）的結構，搭配相對應的金屬走線間距或線寬比例的調整，降低了阻抗不連續的狀況，使得金屬走線在設置有測試區段的情況下仍保有良好的傳輸品質。本案所揭示的電路板可以提供測試高速訊號是否有出現製程上的問題，例如訊號間短路、金屬走線本身的斷路、串聯元件本身缺件、偏移、錯件、損件等會影響高速訊號的因素。此外，透過本案所提供的電路板來執行高速訊號的測試，相較於習知的功能性測試能夠更精準和快速找出錯誤問題點，節省工廠大量人力物力金錢資源等，且在相同有限時間之下，亦可以間接提升工廠生產之良率。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參考圖1，圖1係依據本發明一實施例所繪示的用於傳輸並供測試高速訊號的電路板的金屬走線的電路示意圖。如圖1所示，本發明所提供的用於傳輸並供測試高速訊號的電路板具有兩條金屬走線M1及M2，屬於差分訊號（Differential Signal）線，即由正訊號（Positive Signal）線與負訊號（Negative Signal）線所構成的一對傳輸訊號線。金屬走線M1及M2用於連接於電壓源V_S 及負載阻抗Z_L 之間以傳輸高速訊號，且在傳輸訊號的過程中，金屬走線M1及M2具有特徵阻抗。進一步來說，高速訊號例如基於週邊元件內連線匯流排（Peripheral Component Interconnect Express，PCIe），其頻率例如為2GHz以上，此外，高速訊號亦可基於串列SCSI（Serial Attached SCSI，SAS）標準、串列ATA（Serial ATA，SATA）等訊號標準，本發明不予限制。

接下來請參考圖1及圖2A～2C以說明於本發明的一實施例中的用於傳輸並供測試高速訊號的電路板1的架構。其中，圖2A係電路板1的部分俯視圖；圖2B係依據圖2A的電路板1所繪示的局部放大俯視圖；且圖2C係依據圖2B的電路板1所繪示的立體圖。圖2A示例性地繪示部分的金屬走線M1及M2於電路板1上的設置，於此實施例中，金屬走線M1及M2中的至少一者具有測試區段Rt作為提供測試高速訊號的區段，而測試區段Rt以外的區段則定義為非測試區段Rnt。

圖2B及2C分別繪示圖2A中的虛線方塊區域的局部放大及立體圖，以說明電路板1的結構與尺寸設計。如圖所示，電路板1包含基板10、絕緣層11及二金屬走線M1及M2。基板10可以為紙基板（例如FR-1、FR-2、FR-3）、環氧玻纖布基板（例如FR-4、FR-5）、複合基板或由其他絕緣材料組成的基板，本發明不予限制。絕緣層11可以由防焊綠漆（Solder Mask）或其他絕緣材料組成，且設置於基板10上。絕緣層11具有第一表面111、第二表面112以及貫穿第一表面111且形成於第二表面112的測試開口Ot，其中，第一表面111定義為背向基板10的表面，而第二表面112定義為朝向基板10的表面。換句話說，絕緣層11的第一表面111與基板10之間的距離大於第二表面112與基板10之間的距離。

電路板1的兩條金屬走線M1及M2埋設於絕緣層11的第一表面111及第二表面112之間，且金屬走線M1及M2中至少一者包含測試區段Rt，此測試區段Rt對位於前述絕緣層11的測試開口Ot且透過測試開口Ot外露。換句話說，測試開口Ot可以暴露出測試區段Rt，以供測試探針電性測試區段Rt來執行金屬走線上的高速訊號的測試。舉例來說，測試開口Ot所暴露出的測試區段Rt上可以再加印錫膏，供導體（例如針床）接觸以執行測試。

於圖2A～2C所示的實施例中，為了方便說明，更定義金屬走線M1為第一金屬走線M1，而金屬走線M2為第二金屬走線M2。也就是說，金屬走線M1及M2包含第一金屬走線M1及第二金屬走線M2。其中，第一金屬走線M1包含了測試區段Rt及非測試區段Rnt，測試區段Rt對位於絕緣層11的測試開口Ot，非測試區段Rnt則與測試開口Ot錯位的區段，且第二金屬走線M2亦與測試開口Ot錯位。換句話說，測試開口Ot僅暴露出第一金屬走線M1的測試區段Rt，而第一金屬走線M1的非測試區段Rnt及第二金屬走線M2均受絕緣層11所覆蓋。

第一金屬走線M1的測試區段Rt與非測試區段Rnt的交界處具有轉角以形成上述距離D1大於距離D2的線路設置。舉例來說，第一金屬走線M1的測試區段Rt與第二金屬走線M2之間的距離D1為非測試區段Rnt與第二金屬走線M2之間的距離D2的1.1～1.8倍；而第一金屬走線M1的測於此實施例中，測試區段Rt與第二金屬走線M2之間的距離D1大於非測試區段Rnt與第二金屬走線M2之間的距離D2。具體來說，測試區段Rt的長度L1為非測試區段Rnt與第二金屬走線M2之間的距離D2的2.5～3.5倍。此外，於此實施例中，第一金屬走線M1的測試區段Rt的線寬W1可以等於非測試區段Rnt的線寬W2。

詳細來說，當兩條維持單一間隔的金屬走線的其中一條的一區段上未覆蓋絕緣層時，未覆蓋絕緣層的區段的特徵阻抗會小於其他受絕緣層覆蓋的區段的特徵阻抗，導致金屬走線的阻抗不連續而產生訊號反射，影響高速訊號的傳輸品質、整體裝置的穩定性甚至是讀寫速度。因此，透過如前述將第一金屬走線M1中未覆蓋絕緣層11的區段（即測試區段Rt）與第二金屬走線M2之間的距離D1加寬以大於第一金屬走線M1中受覆蓋區段（即測試區段Rnt）與第二金屬走線M2之間的距離D2的設計，便能使未覆蓋絕緣層11的區段與第二金屬走線M2之間的互容（Mutual Capacitance）減少，進而增加未覆蓋絕緣層11的區段的特徵阻抗，以將其調整近似於受絕緣層11覆蓋的區段的特徵阻抗，以降低阻抗不連續的狀況，使得金屬走線在設置有測試區段的情況下仍保有良好的傳輸品質。

此外，於此實施例中，電路板1除了基板10、絕緣層11及二金屬走線M1及M2之外更可以包含錫膏。所述錫膏可以設置於測試開口Ot所暴露出的第一金屬走線M1的測試區段Rt上，以導電連接於所述測試區段Rt，進而供測試探針接觸以執行高速訊號的測試。

請再參考圖1及圖3A～3C以說明於本發明的另一實施例中的用於傳輸並供測試高速訊號的電路板1’的架構。其中，圖3A係電路板1’的部分俯視圖；圖3B係依據圖3A的電路板1’所繪示的局部放大俯視圖；且圖3C係依據圖3B的電路板1’所繪示的立體圖。圖3A示例性地繪示部分的金屬走線M1’及M2’於電路板1’上的設置，於此實施例中，金屬走線M1’及M2’分別具有測試區段Rt1及Rt2，而金屬走線M1’及M2’上的測試區段Rt及Rt2以外的區段則分別定義為非測試區段Rnt1及Rnt2。

圖3B及3C分別繪示圖3A中的虛線方塊區域的局部放大及立體圖，以說明電路板1’的結構與尺寸設計。如圖所示，電路板1’包含基板10、絕緣層11’及二金屬走線M1’及M2’。類似於前一實施例的電路板1，電路板1’的基板10可以為紙基板（例如FR-1、FR-2、FR-3）、環氧玻纖布基板（例如FR-4、FR-5）、複合基板或由其他絕緣材料組成的基板，本發明不予限制；絕緣層11’則可以由防焊綠漆（Solder Mask）或其他絕緣材料組成，且設置於基板10上。絕緣層11’具有第一表面111’、第二表面112’以及貫穿第一表面111’且形成於第二表面112’上的測試開口Ot’，其中，第一表面111’定義為背向基板10的表面，而第二表面112’定義為朝向基板10的表面。換句話說，絕緣層11’的第一表面111’與基板10之間的距離大於第二表面112’與基板10之間的距離。

為了方便說明，下述定義金屬走線M1’為第一金屬走線M1’，且定義金屬走線M2’為第二金屬走線M2’，意即金屬走線M1’及M2’包含第一金屬走線M1’及第二金屬走線M2’。於圖3A～3C所示的實施例中，如前所述，第一金屬走線M1’及第二金屬走線M2’均包含測試區段Rt1及Rt2與非測試區段Rnt1及Rnt2。其中，第一金屬走線M1’的測試區段Rt1及第二金屬走線M2’的測試區段Rt2共同與測試開口Ot’對位。具體來說，測試開口Ot’同時暴露出第一金屬走線M1’的測試區段Rt1及第二金屬走線M2’的測試區段Rt2。另一方面，第一金屬走線M1’的非測試區段Rnt1及第二金屬走線M2’的非測試區段Rnt2則均與測試開口Ot’錯位。

於此實施例中，第一金屬走線M1’的測試區段Rt1的線寬W1’大於第一金屬走線M1’的非測試區段Rnt1的線寬W1，且第二金屬走線M2’的測試區段Rt2的線寬W2’大於第二金屬走線M2’的非測試區段Rnt2的線寬W2。具體來說，第一金屬走線M1’的測試區段Rt1與非測試區段Rnt1的交界處具有轉角，且第二金屬走線M2’的測試區段Rt2與非測試區段Rnt2的交界處亦具有轉角，以形成上述測試區段Rt1及Rt2的線寬W1’及W2’大於非測試區段Rnt1及Rnt2的線寬W1及W2的線路設置。

舉例來說，第一金屬走線M1’的測試區段Rt1的線寬W1’可以為第一金屬走線M1’的非測試區段Rnt1的線寬W1的1.18倍～1.33倍；而第一金屬走線M1’的測試區段Rt1的長度L1’可以為第一金屬走線M1’的非測試區段Rnt1的線寬W1的3.5～5倍。於此實施例中，第一金屬走線M1’的測試區段Rt1的長度L1’與第二金屬走線M2’的測試區段Rt2的長度L2’可以相同，且第二金屬走線M2’的測試區段Rt2的線寬W2’與非測試區段Rnt2的線寬W2之間的比例以及測試區段Rt2的長度L2’與線寬W2之間的比例皆可同於第一金屬走線M1’。此外，第一金屬走線M1的測試區段Rt1與第二金屬走線M2的測試區段Rt2之間的距離D1’可以等於第一金屬走線M1的非測試區段Rnt1與第二金屬走線M2的非測試區段Rnt2之間的距離D2’。

詳細來說，上述實施例中的測試開口Ot’同時暴露第一金屬走線M1的測試區段Rt1及第二金屬走線M2的測試區段Rt2，使得第一金屬走線M1與第二金屬走線M2具有相同的線路設置，進而具有較佳的高速訊號傳輸效能。實際上，在兩條金屬走線皆維持單一線寬的情況下，相比於受絕緣層覆蓋的兩條金屬走線，如上述同時遭測試開口暴露而未受絕緣層覆蓋的兩條金屬走線的部分區段所具有的特徵阻抗會較大。因此，透過前述將兩條金屬走線中未受絕緣層覆蓋的區段的線寬增加以大於其餘受覆蓋區段的線寬的設計，便能將未受絕緣層覆蓋的兩條金屬走線的部分區段的特徵阻抗調整近似於受絕緣層覆蓋的金屬走線的特徵阻抗。

進一步地說明前述各實施例中金屬走線間距或線寬比例的設計方式，係利用高速訊號的傳輸指標S參數中的「饋入損失（Insertion Loss）」、「反射損失（Return Loss）」以及「時域反射術（Time Domain Reflectomery，TDR）」參數來進行多個比例的訊號傳輸效能的比較，以取得具有較理想參數（即具有較佳訊號傳輸效能）的金屬走線間距或線寬比例。其中，饋入損失參數指示訊號自金屬走線的輸入端傳送至輸出端後所剩餘的訊號強度與原先輸入的訊號強度之間的比例，其理想數值為1；反射損失參數則指示有多少比例的訊號遭受反射而無法成功傳遞至輸出端，其理想數值為0；TDR參數則指示金屬走線的特徵阻抗，其理想數值基於高速訊號的標準，以PCIE4.0為例，在基頻段為8GHz下， TDR參數的理想數值為85歐姆（ohm）。

此外，於此實施例中，電路板1’除了基板10、絕緣層11’及二金屬走線M1’及M2’之外更可以包含錫膏。所述錫膏可以設置於未覆蓋絕緣層11’的第一金屬走線M1’的測試區段Rt1或是第二金屬走線M2’的測試區段Rt2上，以導電連接於錫膏所設置的測試區段Rt1或Rt2，進而供測試探針接觸以執行高速訊號的測試。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

V_S‧‧‧電壓源Z_L‧‧‧負載阻抗M1、M2、M1’、M2’‧‧‧金屬走線1、1’‧‧‧電路板11、11’‧‧‧絕緣層Rt、Rt1、Rt2‧‧‧測試區段Rnt、Rnt1、Rnt2‧‧‧非測試區段Ot、Ot’‧‧‧測試開口W1、W2、W1’、W2’‧‧‧線寬D1、D2、D1’、D2’‧‧‧距離L1、L1’、L2’‧‧‧長度10‧‧‧基板111、111’‧‧‧第一表面112、112’‧‧‧第二表面

圖1係依據本發明一實施例所繪示的用於傳輸並供測試高速訊號的電路板的金屬走線的電路示意圖。圖2A係依據本發明一實施例所繪示的用於傳輸並供測試高速訊號的電路板的部分俯視圖。圖2B係依據圖2A的電路板所繪示的局部放大俯視圖。圖2C係依據圖2B的電路板所繪示的立體圖。圖3A係依據本發明另一實施例所繪示的用於傳輸並供測試高速訊號的電路板的部分俯視圖。圖3B係依據圖3A的電路板所繪示的局部放大俯視圖。圖3C係依據圖3B的電路板所繪示的立體圖。

1‧‧‧電路板

10‧‧‧基板

11‧‧‧絕緣層

111‧‧‧第一表面

112‧‧‧第二表面

Ot‧‧‧測試開口

M1、M2‧‧‧金屬走線

Rt‧‧‧測試區段

Rnt‧‧‧非測試區段

Claims

一種用於傳輸並供測試高速訊號的電路板，包含：一基板；一絕緣層，設置於該基板上，該絕緣層具有一第一表面、一第二表面及一測試開口，該第一表面背向該基板，該第二表面朝向該基板，該測試開口係貫穿該第一表面且形成於該第二表面上；以及二金屬走線，用於傳輸該高速訊號且埋設於該絕緣層的該第一表面及該第二表面之間，該些金屬走線之中的至少一者包含一測試區段，該測試區段係對位於該絕緣層的該測試開口且透過該測試開口外露。
如請求項1所述的電路板，其中該二金屬走線包含一第一金屬走線及一第二金屬走線，該第一金屬走線包含該測試區段及一非測試區段，該第一金屬走線的該非測試區段及該第二金屬走線均與該測試開口錯位，且該測試區段與該第二金屬走線之間的距離大於該非測試區段與該第二金屬走線之間的距離。
如請求項2所述的電路板，其中該測試區段的線寬等於該非測試區段的線寬。
如請求項2所述的電路板，其中該第一金屬走線的該測試區段與該第二金屬走線之間的該距離為該非測試區段與該第二金屬走線之間的該距離的1.1～1.8倍。
如請求項4所述的電路板，其中該第一金屬走線的該測試區段的長度為該非測試區段與該第二金屬走線之間的該距離的2.5～3.5倍。
如請求項2所述的電路板，更包含一錫膏設置於該測試區段上，以導電連接該測試區段。
如請求項1所述的電路板，其中該二金屬走線包含一第一金屬走線及一第二金屬走線，該第一金屬走線及該第二金屬走線均包含該測試區段及一非測試區段，該第一金屬走線的該非測試區段及該第二金屬走線的該非測試區段均與該測試開口錯位，該第一金屬走線的該測試區段的線寬大於該第一金屬走線的該非測試區段的線寬，且該第二金屬走線的該測試區段的線寬大於該第二金屬走線的該非測試區段的線寬。
如請求項7所述的電路板，其中該第一金屬走線的該測試區段與該第二金屬走線的該測試區段之間的距離等於該第一金屬走線的該非測試區段與該第二金屬走線的該非測試區段之間的距離。
如請求項7所述的電路板，其中該第一金屬走線的該測試區段及該第二金屬走線的該測試區段具有相同的長度。
如請求項7所述的電路板，其中該第一金屬走線的該測試區段的該線寬為該第一金屬走線的該非測試區段的該線寬的1.18倍～1.33倍。
如請求項10所述的電路板，其中該第一金屬走線的該測試區段的長度為該第一金屬走線的該非測試區段的線寬的3.5～5倍。
如請求項7所述的電路板，更包含一錫膏設置於該第一金屬走線或該第二金屬走線的該測試區段上，以導電連接該錫膏所設置的該測試區段。