CN110557882A - 用于传输并供测试高速信号的电路板 - Google Patents

用于传输并供测试高速信号的电路板 Download PDF

Info

Publication number
CN110557882A
CN110557882A CN201810713797.8A CN201810713797A CN110557882A CN 110557882 A CN110557882 A CN 110557882A CN 201810713797 A CN201810713797 A CN 201810713797A CN 110557882 A CN110557882 A CN 110557882A
Authority
CN
China
Prior art keywords
metal trace
testing
section
test
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810713797.8A
Other languages
English (en)
Other versions
CN110557882B (zh
Inventor
朱育男
杜永中
陈毅唐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wiwynn Corp
Original Assignee
Wiwynn Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wiwynn Corp filed Critical Wiwynn Corp
Publication of CN110557882A publication Critical patent/CN110557882A/zh
Application granted granted Critical
Publication of CN110557882B publication Critical patent/CN110557882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开一种用于传输并供测试高速信号的电路板，包含基板、绝缘层及二金属走线。绝缘层设置于基板上，且具有第一表面、第二表面及测试开口，其中第一表面背向基板，第二表面朝向基板，且测试开口贯穿第一表面且形成于第二表面上。所述二金属走线用于传输高速信号且埋设于绝缘层的第一表面及第二表面之间。所述二金属走线之中的至少一者包含测试区段，此测试区段对位于绝缘层的测试开口且通过该测试开口外露。

Description

用于传输并供测试高速信号的电路板
技术领域
本发明涉及一种电路板，特别是涉及一种用于传输并供测试高速信号的电路板。
背景技术
在现今印刷电路板(Printed Circuit Board，PCB)的板端上元件以及信号的电气测试上，会执行在线测试(In-circuit Test，ICT)或制造缺陷分析(Manufacturing DefectAnalyze)等。通过在板端上的金属走线中设置多个测试区块，再通过测试探针接触测试点以进行测试，如此方能检测印刷线路板上是否存在因制作工艺而造成的元件异常。
一般而言，用于传输高速信号的金属走线的线宽界于4～7毫英寸(mil)，而现有的测试区块为直径界于28～35mil之间的圆形区块。若在传输高速信号的金属走线上设置现有的测试区块，将大幅改变金属走线的阻抗，导致阻抗不连续而产生信号反射，影响高速信号的传输品质、整体装置的稳定性甚至是读写速度，因此，现有的ICT或MDA不会针对传输高速信号的金属走线来进行测试，而是在后续的功能性测试(Functional Test)阶段时才一并测试。其中，功能性测试属于偏向完整的系统性测试，是待所有电路板都生产完成后，以整套系统及陪测物(例如周边元件内连线总线界面的固态硬盘)所进行的系统面功能性测试。
然而，由于功能性测试为整套系统组装完成后所执行的测试，在此阶段中，待测元件的数量多又复杂，此外，在一般电路板厂商的生产流程中，电路板的制造依据不同的制作工艺工单会于不同的时间或生产线来执行，因此各块电路板的制成时间不一，使得高速信号走线的测试相当困难。
发明内容
鉴于上述，本发明提供一种用于传输并供测试高速信号的电路板，不仅可以提供测试探针执行高速信号的测试，也具有良好的信号传输品质。
依据本发明一实施例的用于传输并供测试高速信号的电路板，包含基板、绝缘层及二金属走线。绝缘层设置于基板上，且具有第一表面、第二表面及测试开口，其中第一表面背向基板，第二表面朝向基板，且测试开口贯穿第一表面且形成于第二表面上。所述二金属走线用于传输高速信号且埋设于绝缘层的第一表面及第二表面之间。所述二金属走线之中的至少一者包含测试区段，此测试区段对位于绝缘层的测试开口且通过所述测试开口外露。
依据本发明另一实施例的用于传输并供测试高速信号的电路板，其中所述二金属走线包含第一金属走线及第二金属走线。第一金属走线包含测试区段及非测试区段，其中第一金属走线的非测试区段及第二金属走线均与测试开口错位，且测试区段与第二金属走线之间的距离大于非测试区段与第二金属走线之间的距离。
依据本发明又一实施例的用于传输并供测试高速信号的电路板，其中所述二金属走线包含第一金属走线及第二金属走线。第一金属走线及第二金属走线均包含测试区段及非测试区段，其中第一金属走线的非测试区段及第二金属走线的非测试区段均与测试开口错位，第一金属走线的测试区段的线宽大于第一金属走线的非测试区段的线宽，且第二金属走线的测试区段的线宽大于第二金属走线的非测试区段的线宽。
通过上述各实施例所提出的实施方式，本案所揭示的用于传输并供测试高速信号的电路板，通过打开掩模(Open Solder Mask)的结构，搭配相对应的金属走线间距或线宽比例的调整，降低了阻抗不连续的状况，使得金属走线在设置有测试区段的情况下仍保有良好的传输品质。本案所揭示的电路板可以提供测试高速信号是否有出现制作工艺上的问题，例如信号间短路、金属走线本身的断路、串联元件本身缺件、偏移、错件、损件等会影响高速信号的因素。此外，通过本案所提供的电路板来执行高速信号的测试，相较于现有的功能性测试能够更精准和快速找出错误问题点，节省工厂大量人力物力金钱资源等，且在相同有限时间之下，也可以间接提升工厂生产的良率。
以上的关于本揭露内容的说明及以下的实施方式的说明是用以示范与解释本发明的精神与原理，并且提供本发明的权利要求更进一步的解释。
附图说明
图1为本发明一实施例所绘示的用于传输并供测试高速信号的电路板的金属走线的电路示意图；
图2A为本发明一实施例所绘示的用于传输并供测试高速信号的电路板的部分俯视图；
图2B为图2A的电路板所绘示的局部放大俯视图；
图2C为图2B的电路板所绘示的立体图；
图3A为本发明另一实施例所绘示的用于传输并供测试高速信号的电路板的部分俯视图；
图3B为图3A的电路板所绘示的局部放大俯视图；
图3C为图3B的电路板所绘示的立体图。
符号说明
VS 电压源
ZL 负载阻抗
M1、M2、M1’、M2’ 金属走线
1、1’ 电路板
11、11’ 绝缘层
Rt、Rt1、Rt2 测试区段
Rnt、Rnt1、Rnt2 非测试区段
Ot、Ot’ 测试开口
W1、W2、W1’、W2’ 线宽
D1、D2、D1’、D2’ 距离
L1、L1’、L2’ 长度
10 基板
111、111’ 第一表面
112、112’ 第二表面
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟悉相关技术者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、权利要求及附图，任何熟悉相关技术者可轻易地理解本发明相关的目的及优点。以下的实施例是进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
请参考图1，图1是依据本发明一实施例所绘示的用于传输并供测试高速信号的电路板的金属走线的电路示意图。如图1所示，本发明所提供的用于传输并供测试高速信号的电路板具有两条金属走线M1及M2，属于差分信号(Differential Signal)线，即由正信号(Positive Signal)线与负信号(Negative Signal)线所构成的一对传输信号线。金属走线M1及M2用于连接于电压源VS及负载阻抗ZL之间以传输高速信号，且在传输信号的过程中，金属走线M1及M2具有特征阻抗。进一步来说，高速信号例如基于周边元件内连线总线(Peripheral Component Interconnect Express，PCIe)，其频率例如为2GHz以上，此外，高速信号也可基于串列SCSI(Serial Attached SCSI，SAS)标准、串列ATA(Serial ATA，SATA)等信号标准，本发明不予限制。
接下来请参考图1及图2A～图2C以说明于本发明的一实施例中的用于传输并供测试高速信号的电路板1的架构。其中，图2A是电路板1的部分俯视图；图2B是依据图2A的电路板1所绘示的局部放大俯视图；且图2C是依据图2B的电路板1所绘示的立体图。图2A示例性地绘示部分的金属走线M1及M2于电路板1上的设置，在此实施例中，金属走线M1及M2中的至少一者具有测试区段Rt作为提供测试高速信号的区段，而测试区段Rt以外的区段则定义为非测试区段Rnt。
图2B及图2C分别绘示图2A中的虚线方块区域的局部放大及立体图，以说明电路板1的结构与尺寸设计。如图所示，电路板1包含基板10、绝缘层11及二金属走线M1及M2。基板10可以为纸基板(例如FR-1、FR-2、FR-3)、环氧玻纤布基板(例如FR-4、FR-5)、复合基板或由其他绝缘材料组成的基板，本发明不予限制。绝缘层11可以由防焊绿漆(Solder Mask)或其他绝缘材料组成，且设置于基板10上。绝缘层11具有第一表面111、第二表面112以及贯穿第一表面111且形成于第二表面112的测试开口Ot，其中，第一表面111定义为背向基板10的表面，而第二表面112定义为朝向基板10的表面。换句话说，绝缘层11的第一表面111与基板10之间的距离大于第二表面112与基板10之间的距离。
电路板1的两条金属走线M1及M2埋设于绝缘层11的第一表面111及第二表面112之间，且金属走线M1及M2中至少一者包含测试区段Rt，此测试区段Rt对位于前述绝缘层11的测试开口Ot且通过测试开口Ot外露。换句话说，测试开口Ot可以暴露出测试区段Rt，以供测试探针电性测试区段Rt来执行金属走线上的高速信号的测试。举例来说，测试开口Ot所暴露出的测试区段Rt上可以再加印锡膏，供导体(例如针床)接触以执行测试。
在图2A～图2C所示的实施例中，为了方便说明，更定义金属走线M1为第一金属走线M1，而金属走线M2为第二金属走线M2。也就是说，金属走线M1及M2包含第一金属走线M1及第二金属走线M2。其中，第一金属走线M1包含了测试区段Rt及非测试区段Rnt，测试区段Rt对位于绝缘层11的测试开口Ot，非测试区段Rnt则与测试开口Ot错位的区段，且第二金属走线M2也与测试开口Ot错位。换句话说，测试开口Ot仅暴露出第一金属走线M1的测试区段Rt，而第一金属走线M1的非测试区段Rnt及第二金属走线M2均受绝缘层11所覆盖。
第一金属走线M1的测试区段Rt与非测试区段Rnt的交界处具有转角以形成上述距离D1大于距离D2的线路设置。举例来说，第一金属走线M1的测试区段Rt与第二金属走线M2之间的距离D1为非测试区段Rnt与第二金属走线M2之间的距离D2的1.1～1.8倍；而第一金属走线M1的测于此实施例中，测试区段Rt与第二金属走线M2之间的距离D1大于非测试区段Rnt与第二金属走线M2之间的距离D2。具体来说，测试区段Rt的长度L1为非测试区段Rnt与第二金属走线M2之间的距离D2的2.5～3.5倍。此外，在此实施例中，第一金属走线M1的测试区段Rt的线宽W1可以等于非测试区段Rnt的线宽W2。
详细来说，当两条维持单一间隔的金属走线的其中一条的一区段上未覆盖绝缘层时，未覆盖绝缘层的区段的特征阻抗会小于其他受绝缘层覆盖的区段的特征阻抗，导致金属走线的阻抗不连续而产生信号反射，影响高速信号的传输品质、整体装置的稳定性甚至是读写速度。因此，通过如前述将第一金属走线M1中未覆盖绝缘层11的区段(即测试区段Rt)与第二金属走线M2之间的距离D1加宽以大于第一金属走线M1中受覆盖区段(即测试区段Rnt)与第二金属走线M2之间的距离D2的设计，便能使未覆盖绝缘层11的区段与第二金属走线M2之间的互容(Mutual Capacitance)减少，进而增加未覆盖绝缘层11的区段的特征阻抗，以将其调整近似于受绝缘层11覆盖的区段的特征阻抗，以降低阻抗不连续的状况，使得金属走线在设置有测试区段的情况下仍保有良好的传输品质。
此外，在此实施例中，电路板1除了基板10、绝缘层11及二金属走线M1及M2之外更可以包含锡膏。所述锡膏可以设置于测试开口Ot所暴露出的第一金属走线M1的测试区段Rt上，以导电连接于所述测试区段Rt，进而供测试探针接触以执行高速信号的测试。
请再参考图1及图3A～图3C以说明于本发明的另一实施例中的用于传输并供测试高速信号的电路板1’的架构。其中，图3A是电路板1’的部分俯视图；图3B是依据图3A的电路板1’所绘示的局部放大俯视图；且图3C是依据图3B的电路板1’所绘示的立体图。图3A示例性地绘示部分的金属走线M1’及M2’于电路板1’上的设置，在此实施例中，金属走线M1’及M2’分别具有测试区段Rt1及Rt2，而金属走线M1’及M2’上的测试区段Rt及Rt2以外的区段则分别定义为非测试区段Rnt1及Rnt2。
图3B及图3C分别绘示图3A中的虚线方块区域的局部放大及立体图，以说明电路板1’的结构与尺寸设计。如图所示，电路板1’包含基板10、绝缘层11’及二金属走线M1’及M2’。类似于前一实施例的电路板1，电路板1’的基板10可以为纸基板(例如FR-1、FR-2、FR-3)、环氧玻纤布基板(例如FR-4、FR-5)、复合基板或由其他绝缘材料组成的基板，本发明不予限制；绝缘层11’则可以由防焊绿漆(Solder Mask)或其他绝缘材料组成，且设置于基板10上。绝缘层11’具有第一表面111’、第二表面112’以及贯穿第一表面111’且形成于第二表面112’上的测试开口Ot’，其中，第一表面111’定义为背向基板10的表面，而第二表面112’定义为朝向基板10的表面。换句话说，绝缘层11’的第一表面111’与基板10之间的距离大于第二表面112’与基板10之间的距离。
为了方便说明，下述定义金属走线M1’为第一金属走线M1’，且定义金属走线M2’为第二金属走线M2’，意即金属走线M1’及M2’包含第一金属走线M1’及第二金属走线M2’。在图3A～图3C所示的实施例中，如前所述，第一金属走线M1’及第二金属走线M2’均包含测试区段Rt1及Rt2与非测试区段Rnt1及Rnt2。其中，第一金属走线M1’的测试区段Rt1及第二金属走线M2’的测试区段Rt2共同与测试开口Ot’对位。具体来说，测试开口Ot’同时暴露出第一金属走线M1’的测试区段Rt1及第二金属走线M2’的测试区段Rt2。另一方面，第一金属走线M1’的非测试区段Rnt1及第二金属走线M2’的非测试区段Rnt2则均与测试开口Ot’错位。
在此实施例中，第一金属走线M1’的测试区段Rt1的线宽W1’大于第一金属走线M1’的非测试区段Rnt1的线宽W1，且第二金属走线M2’的测试区段Rt2的线宽W2’大于第二金属走线M2’的非测试区段Rnt2的线宽W2。具体来说，第一金属走线M1’的测试区段Rt1与非测试区段Rnt1的交界处具有转角，且第二金属走线M2’的测试区段Rt2与非测试区段Rnt2的交界处也具有转角，以形成上述测试区段Rt1及Rt2的线宽W1’及W2’大于非测试区段Rnt1及Rnt2的线宽W1及W2的线路设置。
举例来说，第一金属走线M1’的测试区段Rt1的线宽W1’可以为第一金属走线M1’的非测试区段Rnt1的线宽W1的1.18倍～1.33倍；而第一金属走线M1’的测试区段Rt1的长度L1’可以为第一金属走线M1’的非测试区段Rnt1的线宽W1的3.5～5倍。在此实施例中，第一金属走线M1’的测试区段Rt1的长度L1’与第二金属走线M2’的测试区段Rt2的长度L2’可以相同，且第二金属走线M2’的测试区段Rt2的线宽W2’与非测试区段Rnt2的线宽W2之间的比例以及测试区段Rt2的长度L2’与线宽W2之间的比例都可同于第一金属走线M1’。此外，第一金属走线M1的测试区段Rt1与第二金属走线M2的测试区段Rt2之间的距离D1’可以等于第一金属走线M1的非测试区段Rnt1与第二金属走线M2的非测试区段Rnt2之间的距离D2’。
详细来说，上述实施例中的测试开口Ot’同时暴露第一金属走线M1的测试区段Rt1及第二金属走线M2的测试区段Rt2，使得第一金属走线M1与第二金属走线M2具有相同的线路设置，进而具有较佳的高速信号传输效能。实际上，在两条金属走线都维持单一线宽的情况下，相比于受绝缘层覆盖的两条金属走线，如上述同时遭测试开口暴露而未受绝缘层覆盖的两条金属走线的部分区段所具有的特征阻抗会较大。因此，通过前述将两条金属走线中未受绝缘层覆盖的区段的线宽增加以大于其余受覆盖区段的线宽的设计，便能将未受绝缘层覆盖的两条金属走线的部分区段的特征阻抗调整近似于受绝缘层覆盖的金属走线的特征阻抗。
进一步地说明前述各实施例中金属走线间距或线宽比例的设计方式，是利用高速信号的传输指标S参数中的「馈入损失(Insertion Loss)」、「反射损失(Return Loss)」以及「时域反射术(Time Domain Reflectomery，TDR)」参数来进行多个比例的信号传输效能的比较，以取得具有较理想参数(即具有较佳信号传输效能)的金属走线间距或线宽比例。其中，馈入损失参数指示信号自金属走线的输入端传送至输出端后所剩余的信号强度与原先输入的信号强度之间的比例，其理想数值为1；反射损失参数则指示有多少比例的信号遭受反射而无法成功传递至输出端，其理想数值为0；TDR参数则指示金属走线的特征阻抗，其理想数值基于高速信号的标准，以PCIE4.0为例，在基频段为8GHz下，TDR参数的理想数值为85欧姆(ohm)。
此外，在此实施例中，电路板1’除了基板10、绝缘层11’及二金属走线M1’及M2’之外更可以包含锡膏。所述锡膏可以设置于未覆盖绝缘层11’的第一金属走线M1’的测试区段Rt1或是第二金属走线M2’的测试区段Rt2上，以导电连接于锡膏所设置的测试区段Rt1或Rt2，进而供测试探针接触以执行高速信号的测试。
通过上述各实施例所提出的实施方式，本案所揭示的用于传输并供测试高速信号的电路板，通过打开掩模(Open Solder Mask)的结构，搭配相对应的金属走线间距或线宽比例的调整，降低了阻抗不连续的状况，使得金属走线在设置有测试区段的情况下仍保有良好的传输品质。本案所揭示的电路板可以提供测试高速信号是否有出现制作工艺上的问题，例如信号间短路、金属走线本身的断路、串联元件本身缺件、偏移、错件、损件等会影响高速信号的因素。此外，通过本案所提供的电路板来执行高速信号的测试，相较于现有的功能性测试能够更精准和快速找出错误问题点，节省工厂大量人力物力金钱资源等，且在相同有限时间之下，也可以间接提升工厂生产的良率。
虽然结合以上的实施例公开了本发明，然而其并非用以限定本发明。在不脱离本发明的精神和范围内，所为之更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的权利要求。

Claims (12)

1.一种用于传输并供测试高速信号的电路板，其特征在于，包含：
基板；
绝缘层，设置于该基板上，该绝缘层具有第一表面、第二表面及测试开口，该第一表面背向该基板，该第二表面朝向该基板，该测试开口贯穿该第一表面且形成于该第二表面上；以及
两个金属走线，用于传输该高速信号且埋设于该绝缘层的该第一表面及该第二表面之间，该些金属走线之中的至少一者包含测试区段，该测试区段对位于该绝缘层的该测试开口且通过该测试开口外露。
2.如权利要求1所述的电路板，其中该两个金属走线包含第一金属走线及第二金属走线，该第一金属走线包含该测试区段及非测试区段，该第一金属走线的该非测试区段及该第二金属走线均与该测试开口错位，且该测试区段与该第二金属走线之间的距离大于该非测试区段与该第二金属走线之间的距离。
3.如权利要求2所述的电路板，其中该测试区段的线宽等于该非测试区段的线宽。
4.如权利要求2所述的电路板，其中该第一金属走线的该测试区段与该第二金属走线之间的该距离为该非测试区段与该第二金属走线之间的该距离的1.1～1.8倍。
5.如权利要求4所述的电路板，其中该第一金属走线的该测试区段的长度为该非测试区段与该第二金属走线之间的该距离的2.5～3.5倍。
6.如权利要求2所述的电路板，还包含锡膏，设置于该测试区段上，以导电连接该测试区段。
7.如权利要求1所述的电路板，其中该二金属走线包含第一金属走线及第二金属走线，该第一金属走线及该第二金属走线均包含该测试区段及非测试区段，该第一金属走线的该非测试区段及该第二金属走线的该非测试区段均与该测试开口错位，该第一金属走线的该测试区段的线宽大于该第一金属走线的该非测试区段的线宽，且该第二金属走线的该测试区段的线宽大于该第二金属走线的该非测试区段的线宽。
8.如权利要求7所述的电路板，其中该第一金属走线的该测试区段与该第二金属走线的该测试区段之间的距离等于该第一金属走线的该非测试区段与该第二金属走线的该非测试区段之间的距离。
9.如权利要求7所述的电路板，其中该第一金属走线的该测试区段及该第二金属走线的该测试区段具有相同的长度。
10.如权利要求7所述的电路板，其中该第一金属走线的该测试区段的该线宽为该第一金属走线的该非测试区段的该线宽的1.18倍～1.33倍。
11.如权利要求10所述的电路板，其中该第一金属走线的该测试区段的长度为该第一金属走线的该非测试区段的线宽的3.5～5倍。
12.如权利要求7所述的电路板，还包含锡膏设置于该第一金属走线或该第二金属走线的该测试区段上，以导电连接该锡膏所设置的该测试区段。
CN201810713797.8A 2018-05-30 2018-07-03 用于传输并供测试高速信号的电路板 Active CN110557882B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107118442A TWI665455B (zh) 2018-05-30 2018-05-30 用於傳輸並供測試高速訊號的電路板
TW107118442 2018-05-30

Publications (2)

Publication Number Publication Date
CN110557882A true CN110557882A (zh) 2019-12-10
CN110557882B CN110557882B (zh) 2021-06-01

Family

ID=68049570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810713797.8A Active CN110557882B (zh) 2018-05-30 2018-07-03 用于传输并供测试高速信号的电路板

Country Status (3)

Country Link
US (1) US10775427B2 (zh)
CN (1) CN110557882B (zh)
TW (1) TWI665455B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI712810B (zh) * 2019-09-11 2020-12-11 英業達股份有限公司 檢測差動訊號之方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869671A (en) * 1988-02-22 1989-09-26 Instrument Specialties Co., Inc. Electrical connector for printed circuit board
CN101119610A (zh) * 2006-08-04 2008-02-06 日东电工株式会社 布线电路基板
CN101346040A (zh) * 2007-07-09 2009-01-14 佳能株式会社 印刷布线板和印刷电路板
JP2010093232A (ja) * 2008-10-09 2010-04-22 Nan Ya Printed Circuit Board Corp 単一プリント回路板のはんだバンプ印刷方法
CN102065643A (zh) * 2009-11-17 2011-05-18 富葵精密组件(深圳)有限公司 电路板制作方法
CN105611723A (zh) * 2016-03-23 2016-05-25 京东方科技集团股份有限公司 一种高频信号线布线结构及pcb板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
TWI297095B (en) * 2003-10-02 2008-05-21 Au Optronics Corp Bonding pad structure for a display and fabrication method thereof
TWI395037B (zh) 2008-10-13 2013-05-01 Prime View Int Co Ltd 主動元件陣列基板及其檢測方法
KR101490485B1 (ko) * 2008-10-30 2015-02-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI467269B (zh) 2012-07-02 2015-01-01 E Ink Holdings Inc 顯示面板的測試結構及其測試方法與測試後的測試結構
TW201444007A (zh) * 2013-05-09 2014-11-16 United Microelectronics Corp 半導體結構及其測試方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869671A (en) * 1988-02-22 1989-09-26 Instrument Specialties Co., Inc. Electrical connector for printed circuit board
CN101119610A (zh) * 2006-08-04 2008-02-06 日东电工株式会社 布线电路基板
CN101346040A (zh) * 2007-07-09 2009-01-14 佳能株式会社 印刷布线板和印刷电路板
JP2010093232A (ja) * 2008-10-09 2010-04-22 Nan Ya Printed Circuit Board Corp 単一プリント回路板のはんだバンプ印刷方法
CN102065643A (zh) * 2009-11-17 2011-05-18 富葵精密组件(深圳)有限公司 电路板制作方法
CN105611723A (zh) * 2016-03-23 2016-05-25 京东方科技集团股份有限公司 一种高频信号线布线结构及pcb板

Also Published As

Publication number Publication date
US10775427B2 (en) 2020-09-15
CN110557882B (zh) 2021-06-01
TW202004205A (zh) 2020-01-16
US20190369160A1 (en) 2019-12-05
TWI665455B (zh) 2019-07-11

Similar Documents

Publication Publication Date Title
US20120274338A1 (en) High performance time domain reflectometry
US20060258187A1 (en) Impedance controlled via structure
KR101384714B1 (ko) 반도체 검사장치
US9786977B2 (en) Pocketed circuit board
US20030001587A1 (en) Test structure apparatus and method
JPH02237131A (ja) 半導体ｉｃの試験装置及び試験方法
CN103809100B (zh) 晶圆自动测试系统
TWI620940B (zh) 探針卡及其多重訊號傳輸板
KR20090082783A (ko) Ｅｄｓ 공정용 프로브 카드 어셈블리
CN106950488B (zh) 一种电路板及检测方法
CN110557882B (zh) 用于传输并供测试高速信号的电路板
JP2020085695A (ja) プローブ装置、電気検査装置、および電気検査方法
CN109061435B (zh) 一种背钻加工能力的检测装置及方法
CN109587933B (zh) 一种电路转接板以及测试装置
JP6199010B2 (ja) プローブカード
US6498299B2 (en) Connection structure of coaxial cable to electric circuit substrate
JPH0964126A (ja) ウェーハプローバ用接続リング
US6891392B2 (en) Substrate impedance measurement
TWI506281B (zh) Low impedance value of the probe module
US20240168057A1 (en) Probe card for high-frequency testing
JP6848116B1 (ja) 検査方法および検査装置
US11761984B2 (en) Probe card device and testing equipment thereof
JP2006308528A (ja) プローブカード
CN114449728A (zh) 易于测试的pcb板及一种电子设备
JPH06181246A (ja) プローブ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant