CN117233476A - 用于插损测试的测试板及测试方法 - Google Patents
用于插损测试的测试板及测试方法 Download PDFInfo
- Publication number
- CN117233476A CN117233476A CN202311168213.0A CN202311168213A CN117233476A CN 117233476 A CN117233476 A CN 117233476A CN 202311168213 A CN202311168213 A CN 202311168213A CN 117233476 A CN117233476 A CN 117233476A
- Authority
- CN
- China
- Prior art keywords
- test
- hole
- layer
- line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 310
- 238000003780 insertion Methods 0.000 title claims abstract description 36
- 230000037431 insertion Effects 0.000 title claims abstract description 36
- 238000010998 test method Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 71
- 239000002344 surface layer Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000005553 drilling Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 239000000523 sample Substances 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 abstract description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000003365 glass fiber Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本申请涉及一种用于插损测试的测试板及测试方法。一种用于插损测试的测试板,测试板包括至少一层信号层,以及表层,每层信号层沿其层叠方向的相邻上下层均为电地层,表层设置有至少一组焊盘组,焊盘组与信号层一一对应,对于每层信号层,与其相应的焊盘组通过测试孔连接,每层信号层布置有至少一组差分线,每组差分线包括第一信号线与第二信号线,第一信号线以与差分线长度方向呈45°角的方向由对应的测试孔引出。通过设置测试板,能够规避自身的噪声因子对高速印制板信号完整性评价的影响,确保频域法测试能够精确有效地监控高速印制板设计、板材选择以及制程能力对高速印制板电性能的影响,从而提高频域法测试结果的精度和准确性。
Description
技术领域
本申请涉及PCB(Printed Circuit Board,印制线路板)技术领域,特别是涉及用于插损测试的测试板及测试方法。
背景技术
在高速信号传输过程中,随着时钟频率不断增加,信号的传输速率不断提升,脉冲信号上升/下降沿越发陡峭,电路对噪声的容忍度大大下降,导致信号的波形发生畸变,当接收端接收到信号时,可能已无法正确判断发送器的输出信号,从而出现信号畸变的问题。高速印制板作为高速互联系统的硬件载体,其自身性能直接影响后续使用过程中信号传输的完整性,因此需要对高速印制板进行信号完整性测试。当信号的传输频率达到GHz以上时,传统的时域阻抗测试就无法全面有效地评价印制电路板在电性能上的表现,需要基于频域法使用矢量网络分析仪对印制电路板进行插入损耗测试。矢量网络分析仪是一种采用电磁波能量的测试仪器,能够准确测量高频信号的入射能量、发射能量和传输能量;插入损耗测试简称插损测试,其结果使用S21表示,在信号传输过程中,S21通常定义为输出端接口所接收到的功率n1和输入端口的源功率m2之比。基于矢量网络分析仪的插损测试具有较高的测试精确度和稳定性,适用于高速印制板的应用场景,是信号完整性的重要表征手段之一。
相关技术中插损测试的方法包括频域法、短脉冲传输法、单端TDR差分插入损耗法等。其中,单端TDR差分插入损耗法测试效率较高,但测试精度较差、适用范围单一,仅适用于10GHz以下频率信号损耗测试;短脉冲传输法测试频率可达20GHz,但测试流程复杂,效率较低;频域法通过设置矢量网络分析仪的S参数,能够直接读取插入损耗值S21,其测试流程方便快捷,通过自校准保证精度,是目前使用范围比较广的插损测试方法。
然而,目前没有专用于上述频域法的测试板,常规的测试板其自身存在噪声,使得频域法无法准确有效地监控高速印制板设计、板材选择以及制程能力对印制板电性能产生的影响,无法准确评价高速印制板信号完整性,无法直接应用于生产及检测。
发明内容
基于此,有必要针对常规测试板无法适配频域法测试的问题,提供一种用于插损测试的测试板及测试方法。
一种用于插损测试的测试板,所述测试板包括至少一层信号层,以及表层,所述每层信号层沿其层叠方向的相邻上下层均为电地层,所述表层设置有至少一组焊盘组,所述焊盘组与所述信号层一一对应,对于每层信号层,与其相应的焊盘组通过测试孔连接,所述每层信号层布置有至少一组差分线,每组差分线包括第一信号线,以及沿差分线长度方向与第一信号线对称布置的第二信号线,所述第一信号线以与差分线长度方向呈45°角的方向由对应的测试孔引出。
在其中一个实施例中,所述第一信号线包括沿其长度方向依次连接的第一线段、第二线段与第三线段,所述第二信号线包括沿其长度方向依次连接的第四线段、第五线段与第六线段,所述第二线段与所述第五线段均平行于所述差分线的长度方向。
在其中一个实施例中,对于表层,设有多个与位于内层的信号层对应的测试区,每组差分线对应连接一个所述测试区,所述测试区包括:第一测试孔、第二测试孔、第三测试孔、第四测试孔、第一焊盘、第二焊盘、第三焊盘与第四焊盘;
在其中一个实施例中,所述第一测试孔,其一端与所述第一焊盘连接,其另一端与所述第一线段的对应端连接;所述第二测试孔,其一端与所述第二焊盘连接,其另一端与所述第三线段的对应端连接;所述第三测试孔,其一端与所述第三焊盘连接,其另一端与所述第四线段的对应端连接;所述第四测试孔,其一端与所述第四焊盘连接,其另一端与所述第六线段的对应端连接。
在其中一个实施例中,同一测试区内,所述第三测试孔位于所述第一测试孔的正下方,所述第一测试孔中心与所述第三测试孔中心沿竖直方向的直线距离为20mm;
在其中一个实施例中,所述第四测试孔位于所述第二测试孔的正下方,所述第二测试孔中心与所述第四测试孔中心沿竖直方向的直线距离为20mm。
在其中一个实施例中,对于表层,一个测试区内第一测试孔中心与另一相邻测试区内的第一测试孔中心沿水平方向的直线距离为20mm。
在其中一个实施例中,所述测试孔采用背钻工艺,背钻不可贯穿层即为该测试孔对应的差分线所在信号层,所述测试孔的孔径为0.3mm,环宽为0.15mm,所述背钻孔的孔径为0.5mm。
在其中一个实施例中,所述每层信号层的走线位置大铜皮挖空,挖空间距不小于3.1mm。
在其中一个实施例中,每个测试孔的周围沿圆周均匀布置有数个屏蔽孔,同时该测试孔的左右两侧设置有沿水平方向对称分布的安装孔,所述安装孔的孔径为1.6mm,所述安装孔中心与对应的测试孔中心之间的直线距离为3.58mm,所述屏蔽孔为导通孔,所述屏蔽孔的孔径为0.45mm,所述屏蔽孔中心与对应的测试孔中心的直线距离为1.2mm。通过在测试孔与差分线四周设置屏蔽孔,当信号沿着差分线传输时,在差分线和电地层的槽缝中的能量会通过电磁耦合传播到差分线两侧的电地层中,随后再从高速印制板的边缘反射回来,从而引起电地层波导谐振,导致能量损耗及信号衰减,屏蔽孔能够消除这种波导谐振现象,减小信号损耗,降低测试条自身设计对信号完整性评估的影响。
在其中一个实施例中,所述每层电地层在测试孔位置与安装孔位置设置隔离,每个测试孔的隔离环宽为0.225mm,每个安装孔的隔离环宽为0.3mm。电地层采用覆铜设计,当电地层存在线路不连续的位置时,回流信号必须绕过不完整的位置才能回到原端,由此带来了反射、串扰、能量损耗、信号衰减等信号完整性问题,大面积的覆铜设计能够有效保证电地层信号返回线路的连续性,从而能够有效规避电地层对信号完整性评估的影响。
根据本申请的第二方面,还提出一种用于插损测试的测试方法,利用上述的测试板,所述测试方法包括:
准备工作,准备测试仪器、多种尺寸规格的所述测试板,不同尺寸规格的测试板的层数与板宽相同,不同尺寸规格的测试板的板长不同,不同尺寸规格的测试板的差分线线长不同;
所述测试板随所要评估的高速印制板的制作流程进行加工制作;
制作测试条,所述测试条包括两张沿所述差分线长度方向拼接的不同尺寸规格的所述测试板,所述测试条旋转5°-10°进行拼板;
所述测试条上未布线区域均设置屏蔽孔,所述屏蔽孔的孔径为0.45mm,相邻两个屏蔽孔的孔节距2.54mm,屏蔽孔在表层的对应位置铺设方形铜块,所述方形铜块的尺寸为1mm*1mm;
进行测试,测试仪器采用矢量网络分析仪,根据测试需求选择相应频段的矢量网络分析仪测试频域损耗S参数,将矢量网络分析仪的测试探头接触测试条表层的焊盘组,从而通过测试孔导通连接至相应信号层的差分线,随后通过矢量网络分析仪读取各组差分线对应的插入损耗值S21,对测试条同一层数的不同线长的差分线长度作差并取绝对值,得到第一差值a,对测试条同一层数的不同线长的差分线对应的损耗值S21作差并取绝对值,得到第二差值b,将所述第二差值b除以第一差值a,从而得到所述测试条的差分线单位线长的信号损失。
上述一种用于插损测试的测试板,通过对测试板的线路图形进行优化设计,使其适用于频域法的测试环境,从而提升频域法评价结果的可靠性,以监控高速印制板设计、板材选型以及制程波动等对高速印制板成品电性能带来的影响,匹配后端客户的应用需求;能够规避自身的噪声因子对高速印制板信号完整性评价的影响,确保频域法测试能够精确有效地监控高速印制板设计、板材选择以及制程能力对高速印制板电性能的影响,从而提高频域法测试结果的精度和准确性;差分线以45°角方向从测试孔引出,45°的斜角拐弯能够减小差分线的不连续性及干扰,提高差分线传输信号的均匀性,保护差分线的阻抗连续性不被破坏,从而提高差分信号的传输质量,降低其自身原因导致的信号损耗。
上述一种用于插损测试的测试方法,从测试条的差分线布置、走线方式、叠层结构、电地层、屏蔽孔、拼板方式等因素考虑,结合频域法的测试特点,提供一种测试条,该测试条的加工工艺与所要测试的高速印制板的加工工艺一致,从而能够有效规避噪声因子对测试条信号完整性评估的影响,以确保该测试条能够精确有效地监控印制板设计、板材选择以及制程能力对对应的高速印制板电性能产生的影响,是高速印制板信号完整性评价的关键一环;在高速印制板的使用场景中,若差分线沿玻纤方向水平布线,由于玻纤和树脂的介电常数差异,差分线的正负端感受到的介电常数不一致,导致信号线间的传输速率的不同,从而产生信号偏移,严重时引起谐振,将差分线走线与玻纤方向呈5°-10°布置时,信号线间的玻纤效应将达到平均,可以有效避免玻纤效应对信号完整性评估的影响。
附图说明
图1为本申请提出的测试板第一实施例的表层与单层信号层的布线叠加效果图。
图2为图1中A处的局部放大图。
图3为本申请提出的测试板第一实施例的表层的布线效果图。
图4为本申请提出的测试板第一实施例的信号层的布线效果图。
图5为本申请提出的测试板第一实施例与第二实施例拼板时表层与信号层的布线叠加效果图。
附图标号说明:
1、第一测试孔;2、第二测试孔;3、第三测试孔;4、第四测试孔;5、屏蔽孔;6、安装孔。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似改进,因此本申请不受下面公开的具体实施例的限制。
在本申请的描述中,需要理解的是,若有出现这些术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等,这些术语指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的用于插损测试的测试板或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,若有出现这些术语“第一”、“第二”,这些术语仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,若有出现术语“多个”,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本申请中,除非另有明确的规定和限定,若有出现术语“安装”、“相连”、“连接”、“固定”等,这些术语应做广义理解。例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,若有出现第一特征在第二特征“上”或“下”等类似的描述,其含义可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
需要说明的是,若元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。若一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。如若存在,本申请所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
基于网络分析仪进行插入损耗测试是评价信号完整性的常用方法,可以准确反应信号在传输过程中的损耗变化,从而达到精准有效对高速印制板电性能进行评价的目的;在此测试过程中,如何通过高速印制板插损测试图形的合理设计,来规避噪声因子对印制板信号完整性评价的影响,确保该测试能精确有效的监控印制板设计、板材选择以及制程能力对印制板电性能产生的影响,是高速印制板信号完整性评价的关键一环。
基于此,本申请提出了一种用于插损测试的测试板,旨在解决传统的测试板其自身的噪声因子对高速印制板信号完整性评价存在影响的问题。
图1至图4为本申请中用于插损测试的测试板的一实施例的结构示意图,本申请一实施例提供的用于插损测试的测试板,测试板包括至少一层信号层,以及表层,每层信号层沿其层叠方向的相邻上下层均为电地层,表层设置有至少一组焊盘组,焊盘组与信号层一一对应,对于每层信号层,与其相应的焊盘组通过测试孔连接,每层信号层布置有至少一组差分线,每组差分线包括第一信号线,以及沿差分线长度方向与第一信号线对称布置的第二信号线,第一信号线以与差分线长度方向呈45°角的方向由对应的测试孔引出。测试板上的一对差分线以及每根差分线两头相连接的四个SMA接口组成一个测试区;每对差分线分布在对应的信号层,单根差分线以与水平方向呈45°角的方向由测试孔引出,单根差分线的线宽以及一对差分线之间的最小间距,根据对应的高速印制成品板板内较为关注的高速信号线的线宽以及间距设置,并且该对差分线所在信号层层数与该高速信号线在高速印制板上的层数对应;每个SMA接口包括中心的一个测试孔,均匀分布在该测试孔四周的六个屏蔽孔,以及水平分布在该测试孔左右两侧的两个安装孔,安装孔为NPTH孔,;为了进一步消除测试板自身的噪声因子,在每层信号层的相邻上下层均设置有电地层,电地层采用覆铜设计,仅在测试孔、安装孔位置设计隔离,测试孔的隔离环宽为0.225mm,安装孔的隔离环宽为0.3mm;对于每层信号层,对应差分线的走线位置采用大铜皮挖空设计,要求挖空间距不小于3.1mm,即差分线与相邻铜面的间距不小于3.1mm,其余位置覆铜。
其中,测试孔的孔径按照对应的高速印制成品板板内最小孔确定,本实施例中,测试孔的孔径为0.3mm,环宽为0.15mm;安装孔6的孔径为1.6mm,其与测试孔的孔节距为3.58mm,即安装孔中心与对应的测试孔中心之间的直线距离为3.58mm;屏蔽孔的孔径为0.45mm,其与测试孔的孔节距1.2mm,即屏蔽孔中心与对应的测试孔中心的直线距离为1.2mm;所有测试孔均采用背钻设计,背钻孔的孔径0.5mm,背钻不可贯穿层即为该测试孔所对应的差分线所在层次。
对于表层,设有多个与位于内层的信号层对应的测试区,每组差分线对应连接一个测试区;
一组差分线包括两根信号线,即第一信号线与第二信号线,本实施例中第一信号线与第二信号线的线长均为100mm,即第一线段、第二线段与第三线段的线长之和为100mm,第四线段、第五线段与第六线段之和为100mm;
第一信号线包括沿其长度方向依次连接的第一线段、第二线段与第三线段,第二信号包括沿其长度方向依次连接的第四线段、第五线段与第六线段,第二线段与第五线段均平行于差分线的长度方向。
参阅图1,图1为本申请提出的测试板第一实施例的表层与单层信号层的布线叠加效果图,测试区包括:第一测试孔1、第二测试孔2、第三测试孔3、第四测试孔4、第一焊盘、第二焊盘、第三焊盘与第四焊盘;第一测试孔1,其一端与第一焊盘连接,其另一端与第一线段的对应端连接;第二测试孔2,其一端与第二焊盘连接,其另一端与第三线段的对应端连接;第三测试孔3,其一端与第三焊盘连接,其另一端与第四线段的对应端连接;第四测试孔4,其一端与第四焊盘连接,其另一端与第六线段的对应端连接;
同一测试区内,第三测试孔3位于所述第一测试孔1的正下方,第一测试孔1中心与第三测试孔3中心沿竖直方向的直线距离为20mm;第四测试孔4位于第二测试孔2的正下方,第二测试孔2中心与第四测试孔4中心沿竖直方向的直线距离为20mm;
对于表层,一个测试区内第一测试孔1中心与另一相邻测试区内的第一测试孔1中心沿水平方向的直线距离为20mm,即相邻两个不同层次的测试区之间沿水平方向间隔20mm布置。
参阅图2,图2为图1中第一测试孔位置处的局部放大图,第一测试孔1的周围沿圆周均匀布置有数个屏蔽孔5,同时第一测试孔1的左右两侧设置有沿水平方向对称分布的安装孔6,每个测试孔周围对应的屏蔽孔5与对应的安装孔6的布置形式均与第一测试孔1相同。
在一些实施例中,第一信号线与第二信号线的线长均为300mm。
在一些实施例中,第一信号线与第二信号线的线长均为200mm。
基于上述硬件条件,本申请还提出一种用于插损测试的测试方法,应用于如上任意一实施例中所说的测试板,测试方法包括:
准备工作:准备测试仪器、多种尺寸规格的测试板,不同尺寸规格的测试板的层数与板宽相同,不同尺寸规格的测试板的板长不同,不同尺寸规格的测试板的差分线线长不同,在一些实施例中,准备差分线线长分别为100mm、200mm的测试板,即一种测试板的第一信号线与第二信号线的线长为100mm,另一种测试板的第一信号线与第二信号线的线长为200mm,除差分线线长参数与测试板板长参数外,两种测试板的其余参数均相同;
两张测试板随所要评估的高速印制板的制作流程进行加工制作;制作过程中背钻stub管控在0.3mm以内,以及差分线的线宽以及间距管控在±7%以内;
制作测试条:测试条包括两张沿差分线长度方向拼接的不同尺寸规格的测试板,测试条旋转5°-10°进行拼板;
参阅图5,图5示出了本申请第一实施例与第二实施例中的测试板进行拼板时的示意图,在一些实施例中,将差分线线长100mm的测试板与差分线线长300mm的测试板旋转5°-10°进行拼板得到测试条,完成拼板后的测试条与水平方向或竖直方向的夹角为5°-10°;
测试条上未布线区域均设置屏蔽孔,屏蔽孔的孔径为0.45mm,相邻两个屏蔽孔的孔节距2.54mm,屏蔽孔在表层的对应位置铺设方形铜块,方形铜块的尺寸为1mm*1mm,在一些实施例中,进行拼板的测试板之间需设计不低于2排的屏蔽孔;
进行测试,测试仪器采用矢量网络分析仪,根据测试需求选择相应频段的矢量网络分析仪测试频域损耗S参数,将矢量网络分析仪的测试探头接触测试条表层的焊盘组,从而通过测试孔导通连接至相应信号层的差分线,随后通过矢量网络分析仪读取各组差分线对应的插入损耗值S21,对测试条同一层数的不同线长的差分线长度作差并取绝对值,得到第一差值a,对测试条同一层数的不同线长的差分线对应的损耗值S21作差并取绝对值,得到第二差值b,将第二差值b除以第一差值a,从而得到测试条的差分线单位线长的信号损失。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种用于插损测试的测试板,其特征在于,所述测试板包括至少一层信号层,以及表层,所述每层信号层沿其层叠方向的相邻上下层均为电地层,所述表层设置有至少一组焊盘组,所述焊盘组与所述信号层一一对应,对于每层信号层,与其相应的焊盘组通过测试孔连接,所述每层信号层布置有至少一组差分线,每组差分线包括第一信号线,以及沿差分线长度方向与第一信号线对称布置的第二信号线,所述第一信号线以与差分线长度方向呈45°角的方向由对应的测试孔引出。
2.根据权利要求1所述的用于插损测试的测试板,其特征在于,所述第一信号线包括沿其长度方向依次连接的第一线段、第二线段与第三线段,所述第二信号线包括沿其长度方向依次连接的第四线段、第五线段与第六线段,所述第二线段与所述第五线段均平行于所述差分线的长度方向。
3.根据权利要求2所述的用于插损测试的测试板,其特征在于,对于表层,设有多个与位于内层的信号层对应的测试区,每组差分线对应连接一个所述测试区,所述测试区包括:第一测试孔、第二测试孔、第三测试孔、第四测试孔、第一焊盘、第二焊盘、第三焊盘与第四焊盘;
所述第一测试孔,其一端与所述第一焊盘连接,其另一端与所述第一线段的对应端连接;所述第二测试孔,其一端与所述第二焊盘连接,其另一端与所述第三线段的对应端连接;所述第三测试孔,其一端与所述第三焊盘连接,其另一端与所述第四线段的对应端连接;所述第四测试孔,其一端与所述第四焊盘连接,其另一端与所述第六线段的对应端连接。
4.根据权利要求3所述的用于插损测试的测试板,其特征在于,同一测试区内,所述第三测试孔位于所述第一测试孔的正下方,所述第一测试孔中心与所述第三测试孔中心沿竖直方向的直线距离为20mm;
所述第四测试孔位于所述第二测试孔的正下方,所述第二测试孔中心与所述第四测试孔中心沿竖直方向的直线距离为20mm。
5.根据权利要求3所述的用于插损测试的测试板,其特征在于,对于表层,一个测试区内第一测试孔中心与另一相邻测试区内的第一测试孔中心沿水平方向的直线距离为20mm。
6.根据权利要求1所述的用于插损测试的测试板,其特征在于,所述测试孔采用背钻工艺,背钻不可贯穿层即为该测试孔对应的差分线所在信号层,所述测试孔的孔径为0.3mm,环宽为0.15mm,所述背钻孔的孔径为0.5mm。
7.根据权利要求1所述的用于插损测试的测试板,其特征在于,所述每层信号层的走线位置大铜皮挖空,挖空间距不小于3.1mm。
8.根据权利要求1所述的用于插损测试的测试板,其特征在于,每个测试孔的周围沿圆周均匀布置有数个屏蔽孔,同时该测试孔的左右两侧设置有沿水平方向对称分布的安装孔,所述安装孔的孔径为1.6mm,所述安装孔中心与对应的测试孔中心之间的直线距离为3.58mm,所述屏蔽孔为导通孔,所述屏蔽孔的孔径为0.45mm,所述屏蔽孔中心与对应的测试孔中心的直线距离为1.2mm。
9.根据权利要求1所述的用于插损测试的测试板,其特征在于,所述每层电地层在测试孔位置与安装孔位置设置隔离,每个测试孔的隔离环宽为0.225mm,每个安装孔的隔离环宽为0.3mm。
10.一种用于插损测试的测试方法,利用如权利要求1至9任意一项所述的测试板实现,其特征在于,所述测试方法包括:
准备工作,准备测试仪器、多种尺寸规格的所述测试板,不同尺寸规格的测试板的层数与板宽相同,不同尺寸规格的测试板的板长不同,不同尺寸规格的测试板的差分线线长不同;
所述测试板随所要评估的高速印制板的制作流程进行加工制作;
制作测试条,所述测试条包括两张沿所述差分线长度方向拼接的不同尺寸规格的所述测试板,所述测试条旋转5°-10°进行拼板;
所述测试条上未布线区域均设置屏蔽孔,所述屏蔽孔的孔径为0.45mm,相邻两个屏蔽孔的孔节距2.54mm,屏蔽孔在表层的对应位置铺设方形铜块,所述方形铜块的尺寸为1mm*1mm;
进行测试,测试仪器采用矢量网络分析仪,根据测试需求选择相应频段的矢量网络分析仪测试频域损耗S参数,将矢量网络分析仪的测试探头接触测试条表层的焊盘组,从而通过测试孔导通连接至相应信号层的差分线,随后通过矢量网络分析仪读取各组差分线对应的插入损耗值S21,对测试条同一层数的不同线长的差分线长度作差并取绝对值,得到第一差值a,对测试条同一层数的不同线长的差分线对应的损耗值S21作差并取绝对值,得到第二差值b,将所述第二差值b除以第一差值a,从而得到所述测试条的差分线单位线长的信号损失。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311168213.0A CN117233476A (zh) | 2023-09-12 | 2023-09-12 | 用于插损测试的测试板及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311168213.0A CN117233476A (zh) | 2023-09-12 | 2023-09-12 | 用于插损测试的测试板及测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117233476A true CN117233476A (zh) | 2023-12-15 |
Family
ID=89095992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311168213.0A Pending CN117233476A (zh) | 2023-09-12 | 2023-09-12 | 用于插损测试的测试板及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117233476A (zh) |
-
2023
- 2023-09-12 CN CN202311168213.0A patent/CN117233476A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8481866B2 (en) | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards | |
US7446624B2 (en) | Transmission line and wiring forming method | |
CN108184306B (zh) | 电场无源探头 | |
US7856709B2 (en) | Method for high-frequency tuning an electrical device | |
CN108152606B (zh) | 电场无源探头 | |
CN109884562B (zh) | 差分磁场检测模块及磁场探头 | |
JP2008046038A (ja) | 同軸ケーブルアセンブリの断線試験方法 | |
US8091225B2 (en) | Method of manufacturing probe with printed tip | |
CN101309547A (zh) | 印刷电路板 | |
CN109884561B (zh) | 磁场检测模块及磁场探头 | |
CN114966230A (zh) | 电磁场探头 | |
CN112433098A (zh) | 一种自校型射频毛纽扣高频性能测试工装及测试方法 | |
CN117233476A (zh) | 用于插损测试的测试板及测试方法 | |
CA2202364C (en) | Surface mounted directional coupler | |
CN113238098B (zh) | 可同时测量双分量电场的宽频电场探头 | |
CN211297130U (zh) | 辅助测试电路板 | |
CN115516327B (zh) | 电磁场传感器 | |
CN108445299A (zh) | 一种插入损耗测试条 | |
CN110557882B (zh) | 用于传输并供测试高速信号的电路板 | |
WO2023199706A1 (ja) | 検査治具および検査治具の特性インピーダンスの調整方法 | |
CN220368259U (zh) | 用于测试通道物理层c-phy信号的接口板及装置 | |
TWI779747B (zh) | 檢查方法以及檢查裝置 | |
CN113295932B (zh) | 一种分段式金属条磁场探头 | |
JP6855634B1 (ja) | 検査方法および検査システム | |
CN118102600B (zh) | 高速光器件电路板的设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |