CN108445299A - 一种插入损耗测试条 - Google Patents
一种插入损耗测试条 Download PDFInfo
- Publication number
- CN108445299A CN108445299A CN201810219213.1A CN201810219213A CN108445299A CN 108445299 A CN108445299 A CN 108445299A CN 201810219213 A CN201810219213 A CN 201810219213A CN 108445299 A CN108445299 A CN 108445299A
- Authority
- CN
- China
- Prior art keywords
- layer
- testing weld
- weld pad
- signal wiring
- measured signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及PCB技术领域,公开了一种插入损耗测试条,沿其层叠方向包括两个表层和至少一层待测信号布线层,还包括至少一组测试焊盘组,测试焊盘组与所述待测信号布线层一一对应;对于位于内层的每层待测信号布线层,与其相应的测试焊盘组通过过孔连接,且其相应的测试焊盘组设置于指定表层;过孔未经背钻处理,指定表层为所述两个表层中与本层待测信号布线层垂直距离较远的第一表层或者第二表层。本发明实施例在对过孔不进行背钻处理工艺的前提下,采用将测试焊盘组远离其对应信号布线层的结构设计,来缩短过孔残桩的长度,一方面因不采用背钻处理工艺而节省了生产成本,另一方面可有效减弱stub谐振效应,提高插入损耗的测试精确度。
Description
技术领域
本发明涉及PCB(Printed Circuit Board,印制线路板)技术领域,尤其涉及一种应用于PCB的插入损耗测试条。
背景技术
随着PCB产品逐步走入高速高频领域,信号线在不同频率下的插入损耗特性逐渐被关注。为此,插入损耗测试条逐渐被设计在PCB产品上,以监控PCB产品的插入损耗特性。
业界通用的插入损耗测试条,通常通过过孔来连接内层的差分信号线,以实现在插入损耗测试条的表层对内层信号进行监控测试操作。为了压缩成本,大量插入损耗测试条不采用过孔背钻工艺处理,但是这样会造成过孔阻抗不连续,最终影响内层信号的精准测试,下面将提供一个实例来说明。
stub谐振效应:其由未背钻产生的stub残桩所导致,信号经过过孔残铜时会出现信号反射,反射信号会与初始的入射信号相互叠加从而产生stub谐振效应,该效应会严重影响初始的入射信号,导致信号损失及信号失真。
以包括有四对待监控的差分信号线的12层板为例,其中一对差分信号线设计在位于表层的L12层,另外三对差分信号线分别设计在位于内层的L7层、L9层及L10层。为此,将在该PCB产品的板边添加插入损耗测试条,以监控L7层、L9层、L10层及L12层的插损性能。
按照常规设计,插入损耗测试条的表层设计如图1所示,各个待测信号布线层对应的测试PAD全部设计在插入损耗测试条的L12层表面。插入损耗测试条的剖面如图2所示,L12层设计有四组测试PAD,这四组测试PAD与L7、L9、L10、L12四层的信号线一一对应,且L7、L9、L10三层的信号线分别通过一过孔连接至位于L12层的相应测试PAD,由于这些过孔均未做背钻处理,因此分别形成了L1至L7层的无效过孔残铜、L1至L9层的无效过孔残铜、L1至L10层的无效过孔残铜,其中L1至L10层的无效过孔残铜的长度最长。
插入损耗测试结果如图3和下表1所示(图3中,曲线A为L7层的插损测试结果,曲线B为L9层的插损测试结果,曲线C为L10层的插损测试结果,曲线D为L12层的插损测试结果),由图表可以明显地看出在高频时会出现stub谐振效应,L10层尤为严重,此时的插损测试数据完全偏离真实值。
表1插损测试数据(单位:dB/in)
层次 | 4G | 8G | 12.89G |
L7 | 0.406 | 0.672 | 0.938 |
L9 | 0.459 | 0.780 | 1.112 |
L10 | 0.647 | 1.278 | 2.049 |
L12 | 0.520 | 0.911 | 1.329 |
由此可知,L1至L10层的无效过孔残铜的长度最长,此时信号反射影响最剧烈,因而L10层的插损测试结果在高频时出现的异常最为突出。
发明内容
本发明的目的在于提供一种插入损耗测试条,克服现有技术在对过孔不采用背钻处理工艺时因产生stub谐振效应而影响测试精准度的缺陷。
为达此目的,本发明采用以下技术方案:
一种插入损耗测试条,沿其层叠方向包括两个表层和至少一层待测信号布线层,还包括至少一组测试焊盘组,所述测试焊盘组与所述待测信号布线层一一对应;
对于位于内层的每层待测信号布线层,与其相应的测试焊盘组通过过孔连接,且其相应的测试焊盘组设置于指定表层;所述过孔未经背钻处理,所述指定表层为所述两个表层中与本层待测信号布线层垂直距离较远的第一表层或者第二表层。
可选的,对于位于表层的每层待测信号布线层,其相应的测试焊盘组设置于本层待测信号布线层所位的同一表层。
可选的,所述每层待测信号布线层布置有至少一组差分信号线,每组差分信号线包括具有相同长度和宽度的第一信号线和第二信号线。
可选的,对于每层待测信号布线层,在其相应测试焊盘组所位的表层,设有多个与本层待测信号布线层相对应的测试区,本层待测信号布线层的每组差分信号线的两端分别对应连接一个所述测试区;
所述测试区包括:第一过孔,第二过孔,第一测试焊盘,第二测试焊盘;所述第一过孔,其一端与所述第一测试焊盘连接,其另一端与对应差分信号线中第一信号线的对应端连接;所述第二过孔,其一端与所述第二测试焊盘连接,其另一端与对应差分信号线中第二信号线的对应端连接;
对于每层待测信号布线层,其对应的测试焊盘组包括:与本层待测信号布线层内各组差分信号线分别连接的所有第一测试焊盘和所有第二测试焊盘。
可选的,所述测试区还包括若干个接地孔,若干个所述接地孔分布于所述第一过孔和所述第二过孔周围。
可选的,所述测试区还包括若干个定位孔,若干个所述定位孔分布于测试区的四周边缘。
与现有技术相比,本发明的有益效果为:
本发明实施例在对过孔不进行背钻处理工艺的前提下,采用将测试焊盘组远离其对应信号布线层的结构设计,来缩短过孔残桩的长度,一方面因不采用背钻处理工艺而节省了生产成本,另一方面可有效减弱stub谐振效应,提高插入损耗的测试精确度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。
图1为现有技术中插入损耗测试条的表层设计视图;
图2为现有技术中插入损耗测试条的剖视图;
图3为现有技术中插入损耗测试条的插损测试结果曲线视图;
图4为每个测试区的结构示意图;
图5为本发明实施例提供的插入损耗测试条的第一表层的设计视图;
图6为本发明实施例提供的插入损耗测试条的第二表层的设计视图;
图7为本发明实施例提供的插入损耗测试条的剖视图;
图8为本发明实施例提供的插入损耗测试条的插损测试结果曲线视图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,下面所描述的实施例仅仅是本发明一部分实施例,而非全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
由于stub谐振效应因过孔残桩所引起,且过孔残桩的长度越长stub谐振效应越明显,因而本发明将在不采用背钻处理工艺的前提下,通过缩短过孔残桩长度的方式来有效减弱stub谐振效应,提高插入损耗的测试精确度。
本实施例提供一种插入损耗测试条,沿其层叠方向包括两个表层(为方便区分,分别称为第一表层和第二表层)和至少一层待测信号布线层,每层待测信号布线层分别连接有对应的设置于表层的测试焊盘组。
待测信号布线层可以位于表层,也可以位于内层。当待测信号布线层位于表层时,与该待测信号布线层对应的测试焊盘组设置于同一表层,两者可通过引线直接连接;当待测信号布线层位于内层时,与该待测信号布线层对应的测试焊盘组设置于指定表层,两者通过贯穿两个表层的过孔连接,且指定表层为两个表层中与当前待测信号布线层垂直距离较远的第一表层或者第二表层。
待测信号布线层的数量可以为一层,也可以为两层或者两层以上。在包括两层或者两层以上待测信号布线层时,由于每层待测信号布线层与第一表层/第二表层的距离不等,因而各测试焊盘组可能位于同一表层(第一表层或者第二表层),也可能位于不同表层(部分位于第一表层,部分位于第二表层)。
本实施例中,由于用于连接待测信号布线层与对应测试焊盘组的过孔未进行背钻处理工艺,而测试焊盘组设置于与待测信号布线层距离较远的一个表层(即指定表层,具体为第一表层或者第二表层),因而产生的stub残桩的长度为待测信号布线层与另一表层的距离。与现有技术相比,这样可在不采用背钻处理工艺的前提下最大程度地缩短stub残桩的长度,减小过孔阻抗不连续对插损测试精确度的不良影响。
另外,每层待测信号布线层布置有至少一组差分信号线,每组差分信号线包括具有相同长度和宽度的第一信号线和第二信号线。对于每层待测信号布线层,在其相应测试焊盘组所位的表层,设有多个与本层待测信号布线层相对应的测试区,本层待测信号布线层的每组差分信号线的两端分别对应连接一个测试区。
如图4所示,每个测试区包括:第一过孔1,第二过孔2,第一测试焊盘3,第二测试焊盘4;第一过孔1贯通所有信号布线层,其一端与第一测试焊盘3连接,其另一端与对应差分信号线中第一信号线的对应端连接;第二过孔2贯通所有信号布线层,其一端与第二测试焊盘4连接,其另一端与对应差分信号线中第二信号线的对应端连接。
此外,每个测试区还包括若干个接地孔5和若干个定位孔6,接地孔5和定位孔6均为导通孔。接地孔5分布于第一过孔1和第二过孔2周围,用于减少外界对过孔内信号的干扰。定位孔6分布于测试区的四周边缘,用于在测试过程中对测试治具进行定位,以确保测试稳定性。
与每层待测信号布线层的各组差分信号线分别连接的所有第一测试焊盘3和所有第二测试焊盘4,组成与本层待测信号布线层对应的测试焊盘组。
下面将提供一个实例来说明。
以包括有四对待监控的差分信号线的12层板为例,其中一对差分信号线设计在位于表层的L12层,另外三对差分信号线分别设计在位于内层的L7层、L9层及L10层。为此,将在该PCB产品的板边添加插入损耗测试条(包括第一表层和第二表层),以监控L7层、L9层、L10层及L12层的插损性能。
按照本发明实施例的设计,由于L7层、L9层及L10层位于内层,且距离第一表层(即L1层)较远,因此将与L7层、L9层及L10层连接的三组测试焊盘组均设置于第一表层,如图5所示;而L12层位于表层,因而与L12层连接的一组测试焊盘组设置于第二表层(即L12层),如图6所示。此时,如图7所示,分别形成了L7至L12层的无效过孔残铜、L9至L12层的无效过孔残铜、L10至L12层的无效过孔残铜,其中L7至L12层的无效过孔残铜的长度最长。通过对比图2和图7可得出,三段无效过孔残铜的长度均已明显缩短。
与此同时,插入损耗测试结果如图8和下表2所示(图8中,曲线A′为L7层的插损测试结果,曲线B′为L9层的插损测试结果,曲线C′为L10层的插损测试结果,曲线D′为L12层的插损测试结果)
表2插损测试数据(单位:dB/in)
层次 | 4G | 8G | 12.89G |
L7 | 0.393 | 0.661 | 0.989 |
L9 | 0.451 | 0.786 | 1.159 |
L10 | 0.436 | 0.745 | 1.150 |
L12 | 0.526 | 0.902 | 1.305 |
对比图3和图8以及表1和表2,可以得出:采用本发明的设计方案后,stub谐振效应明显改善(尤其是L10层),各信号布线层的插损测试结果回归真实值,更加准确。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种插入损耗测试条,沿其层叠方向包括两个表层和至少一层待测信号布线层,还包括至少一组测试焊盘组,所述测试焊盘组与所述待测信号布线层一一对应;其特征在于,
对于位于内层的每层待测信号布线层,与其相应的测试焊盘组通过过孔连接,且其相应的测试焊盘组设置于指定表层;所述过孔未经背钻处理,所述指定表层为所述两个表层中与本层待测信号布线层垂直距离较远的第一表层或者第二表层。
2.根据权利要求1所述的插入损耗测试条,其特征在于,对于位于表层的每层待测信号布线层,其相应的测试焊盘组设置于本层待测信号布线层所位的同一表层。
3.根据权利要求1所述的插入损耗测试条,其特征在于,所述每层待测信号布线层布置有至少一组差分信号线,每组差分信号线包括具有相同长度和宽度的第一信号线和第二信号线。
4.根据权利要求3所述的插入损耗测试条,其特征在于,对于每层待测信号布线层,在其相应测试焊盘组所位的表层,设有多个与本层待测信号布线层相对应的测试区,本层待测信号布线层的每组差分信号线的两端分别对应连接一个所述测试区;
所述测试区包括:第一过孔,第二过孔,第一测试焊盘,第二测试焊盘;所述第一过孔,其一端与所述第一测试焊盘连接,其另一端与对应差分信号线中第一信号线的对应端连接;所述第二过孔,其一端与所述第二测试焊盘连接,其另一端与对应差分信号线中第二信号线的对应端连接;
对于每层待测信号布线层,其对应的测试焊盘组包括:与本层待测信号布线层内各组差分信号线分别连接的所有第一测试焊盘和所有第二测试焊盘。
5.根据权利要求4所述的插入损耗测试条,其特征在于,所述测试区还包括若干个接地孔,若干个所述接地孔分布于所述第一过孔和所述第二过孔周围。
6.根据权利要求4所述的插入损耗测试条,其特征在于,所述测试区还包括若干个定位孔,若干个所述定位孔分布于测试区的四周边缘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810219213.1A CN108445299B (zh) | 2018-03-16 | 2018-03-16 | 一种插入损耗测试条 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810219213.1A CN108445299B (zh) | 2018-03-16 | 2018-03-16 | 一种插入损耗测试条 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108445299A true CN108445299A (zh) | 2018-08-24 |
CN108445299B CN108445299B (zh) | 2021-01-19 |
Family
ID=63195628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810219213.1A Active CN108445299B (zh) | 2018-03-16 | 2018-03-16 | 一种插入损耗测试条 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108445299B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109656770A (zh) * | 2018-12-27 | 2019-04-19 | 中国电子科技集团公司第三十研究所 | 一种vpx总线的无源串行通道测试电路板 |
CN110716128A (zh) * | 2019-10-29 | 2020-01-21 | 广州兴森快捷电路科技有限公司 | 一种pcb损耗测试方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101594729A (zh) * | 2008-05-27 | 2009-12-02 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
CN102724807A (zh) * | 2012-06-08 | 2012-10-10 | 加弘科技咨询(上海)有限公司 | 印刷电路板 |
CN103096613A (zh) * | 2011-11-07 | 2013-05-08 | 英业达科技有限公司 | 印刷电路板及其制作方法 |
CN203981836U (zh) * | 2014-07-18 | 2014-12-03 | 广州兴森快捷电路科技有限公司 | 电路板测试机构及测试系统 |
CN204536428U (zh) * | 2015-01-08 | 2015-08-05 | 航天科工防御技术研究试验中心 | 一种emi电源滤波器共模差模插入损耗测试工装 |
CN105873355A (zh) * | 2016-04-26 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种pcb层叠方法及pcb |
CN206879213U (zh) * | 2017-07-06 | 2018-01-12 | 新华三技术有限公司 | 电路板及电子设备 |
CN107632255A (zh) * | 2017-10-16 | 2018-01-26 | 广东欧珀移动通信有限公司 | 测试治具板 |
-
2018
- 2018-03-16 CN CN201810219213.1A patent/CN108445299B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101594729A (zh) * | 2008-05-27 | 2009-12-02 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
CN103096613A (zh) * | 2011-11-07 | 2013-05-08 | 英业达科技有限公司 | 印刷电路板及其制作方法 |
CN102724807A (zh) * | 2012-06-08 | 2012-10-10 | 加弘科技咨询(上海)有限公司 | 印刷电路板 |
CN203981836U (zh) * | 2014-07-18 | 2014-12-03 | 广州兴森快捷电路科技有限公司 | 电路板测试机构及测试系统 |
CN204536428U (zh) * | 2015-01-08 | 2015-08-05 | 航天科工防御技术研究试验中心 | 一种emi电源滤波器共模差模插入损耗测试工装 |
CN105873355A (zh) * | 2016-04-26 | 2016-08-17 | 浪潮电子信息产业股份有限公司 | 一种pcb层叠方法及pcb |
CN206879213U (zh) * | 2017-07-06 | 2018-01-12 | 新华三技术有限公司 | 电路板及电子设备 |
CN107632255A (zh) * | 2017-10-16 | 2018-01-26 | 广东欧珀移动通信有限公司 | 测试治具板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109656770A (zh) * | 2018-12-27 | 2019-04-19 | 中国电子科技集团公司第三十研究所 | 一种vpx总线的无源串行通道测试电路板 |
CN110716128A (zh) * | 2019-10-29 | 2020-01-21 | 广州兴森快捷电路科技有限公司 | 一种pcb损耗测试方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108445299B (zh) | 2021-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492146B2 (en) | Impedance controlled via structure | |
CN209218453U (zh) | 一种ate的测试板 | |
CN108445299A (zh) | 一种插入损耗测试条 | |
DE112009005186B4 (de) | Signalerfassungsvorrichtungen und schaltungsplatinen | |
CN203981836U (zh) | 电路板测试机构及测试系统 | |
CN103792435B (zh) | 用于测量散射参数的耦合组件、数据测定装置及方法 | |
KR20090082783A (ko) | Eds 공정용 프로브 카드 어셈블리 | |
CN108205081B (zh) | 一种用于微尺度焊球回波损耗测量的装置 | |
US10393790B2 (en) | Method for testing connectivity | |
CN109001617A (zh) | Ate测试板及基于ate测试板的电子元器件设置方法 | |
CN106872790B (zh) | 一种检测过孔损耗的方法及系统 | |
CN205961559U (zh) | 具有差分信号线的印制电路板、印制装配板及电子设备 | |
CN201188716Y (zh) | 电子带隙电源平面装置 | |
CN215379335U (zh) | 一种pcb阻抗测试结构及pcb板 | |
CN110213881A (zh) | 一种印刷电路板和测试夹具 | |
CN205374533U (zh) | 一种微波毫米波直流偏置探针 | |
US11490505B2 (en) | Method for reducing influence of remote reference power noise on signal quality | |
CN205027819U (zh) | Pcb板内单端阻抗测试头 | |
CN110557882B (zh) | 用于传输并供测试高速信号的电路板 | |
CN110798963B (zh) | 5g天线pcb幅度一致性的控制方法 | |
CN209148835U (zh) | 一种pcb板的叠加式种针四线测试系统 | |
CN207095504U (zh) | 一种用于hdi板检测激光钻孔精度的结构 | |
CN210347768U (zh) | 一种超高速信号板的阻抗测试结构 | |
US20040150388A1 (en) | Testing method for a printed circuit board formed with conductive traces for high-frequency diferential signal transmission | |
CN205450140U (zh) | 一种无极性连接器的测试板及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |