TW201946235A - 包含直通塑模穿孔結構的堆疊封裝 - Google Patents

包含直通塑模穿孔結構的堆疊封裝 Download PDF

Info

Publication number
TW201946235A
TW201946235A TW107139690A TW107139690A TW201946235A TW 201946235 A TW201946235 A TW 201946235A TW 107139690 A TW107139690 A TW 107139690A TW 107139690 A TW107139690 A TW 107139690A TW 201946235 A TW201946235 A TW 201946235A
Authority
TW
Taiwan
Prior art keywords
package
semiconductor wafer
sub
mold
connection
Prior art date
Application number
TW107139690A
Other languages
English (en)
Other versions
TWI791665B (zh
Inventor
嚴柱日
崔福奎
李在薰
朴津佑
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW201946235A publication Critical patent/TW201946235A/zh
Application granted granted Critical
Publication of TWI791665B publication Critical patent/TWI791665B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Led Device Packages (AREA)
  • Hydrogen, Water And Hydrids (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種堆疊封裝包括第一子封裝和堆疊在第一子封裝上的第二子封裝。第一子封裝包括：用於連接的第一直通塑模穿孔(TMV)，其在X軸方向上與第一半導體晶片間隔開；用於旁通的第一TMV，其在Y軸方向上與第一半導體晶片間隔開；以及第一重分佈層(RDL)圖案，其將第一半導體晶片連接至用於連接的第一TMV。第二子封裝包括：用於連接的第二TMV，其在Y軸方向上與第二半導體晶片間隔開；以及另一RDL圖案，其將第二半導體晶片連接至用於連接的第二TMV。第二子封裝堆疊在第一子封裝上，使得用於連接的第二TMV連接至用於旁通的第一TMV。

Description

包含直通塑模穿孔結構的堆疊封裝
本申請案的公開內容涉及半導體封裝技術，並且更具體地，涉及包括直通塑模穿孔(through mold via，TMV)結構的堆疊封裝。
相關申請案交互引用
本申請案主張於2018年4月30日提交的韓國申請案第10-2018-0050263號的優先權，該申請案通過引用全部合併於此。
近來，在各種電子系統中需要具有高密度且高速運行的半導體封裝。回應於這種需求，很多努力已經聚焦於增加具有多個通道的半導體封裝的頻寬。另外，已開發出具有相對小的形狀因數的結構的半導體封裝。因此，可以垂直地堆疊多個半導體晶片以實現具有大存儲容量的緊湊的半導體封裝。
根據一實施方式，一種堆疊封裝包括第一子封裝、堆疊在第一子封裝上的第二子封裝以及與第一子封裝相對地堆疊在第二子封裝上的第三子封裝。第一子封裝包括：第一半導體晶片；用於連接的第一直通塑模穿孔(TMV)，其在X軸方向上與第一半導體晶片間隔開；用於旁通的第一TMV，其在Y軸方向上與第一半導體晶片間隔開；第二重分佈層(RDL)圖案，其將 第一半導體晶片連接至第一外連接器；以及第三RDL圖案，其將用於旁通的第一TMV連接至第二外連接器。第二子封裝包括：第二半導體晶片；用於旁通的第二TMV，其在Y軸方向上與第二半導體晶片間隔開並且連接至用於旁通的第一TMV；以及第四RDL圖案，其將第二半導體晶片連接至用於連接的第一TMV。第三子封裝包括第三半導體晶片和第五RDL圖案，第五RDL圖案將第三半導體晶片連接至用於旁通的第二TMV。
根據另一實施方式，一種堆疊封裝包括第一子封裝和堆疊在第一子封裝上的第三子封裝。第一子封裝包括：第一半導體晶片；用於旁通的第一直通塑模穿孔(TMV)，其在Y軸方向上與第一半導體晶片間隔開；第二重分佈層(RDL)圖案，其將第一半導體晶片連接至第一外連接器；以及第三RDL圖案，其將用於旁通的第一TMV連接至第二外連接器。第三子封裝包括第三半導體晶片和第五RDL圖案，第五RDL圖案將第三半導體晶片連接至用於旁通的第一TMV。
根據又一實施方式，一種堆疊封裝包括第一子封裝和堆疊在第一子封裝上的第三子封裝。第一子封裝包括：第一半導體晶片；用於連接的第一直通塑模穿孔(TMV)，其在X軸方向上與第一半導體晶片間隔開；用於旁通的第一TMV，其在Y軸方向上與第一半導體晶片間隔開；以及第一重分佈層(RDL)圖案，其將第一半導體晶片連接至用於連接的第一TMV。第三子封裝包括：第三半導體晶片；用於連接的第三TMV，其在Y軸方向上與第三半導體晶片間隔開；以及第五RDL圖案，其將第三半導體晶片連接至用於連接的第三TMV。第三子封裝堆疊在第一子封裝上，使得用於連接的第三TMV連接至用於旁通的第一TMV。
根據再一實施方式，一種堆疊封裝包括第一子封裝、堆疊在第一子封裝上的第二子封裝以及與第一子封裝相對地堆疊在第二子封裝上的第三 子封裝。第一子封裝包括：第一半導體晶片；第一模製層，其覆蓋第一半導體晶片的側表面；用於連接的第一直通塑模穿孔(TMV)，其在X軸方向上與第一半導體晶片間隔開；用於旁通的第一TMV，其在Y軸方向上與第一半導體晶片間隔開；第一重分佈層(RDL)圖案，其從第一模製層的第二表面延伸至第一半導體晶片的表面上以將第一半導體晶片連接至用於連接的第一TMV；第二RDL圖案，其設置在第一模製層的與第一RDL圖案相對的第一表面上以將用於連接的第一TMV連接至第一外連接器；以及第三RDL圖案，其設置在第一模製層的第一表面上以將用於旁通的第一TMV連接至第二外連接器。第二子封裝包括：第二半導體晶片；用於旁通的第二TMV，其在Y軸方向上與第二半導體晶片間隔開並且連接至用於旁通的第一TMV；以及第四RDL圖案，其將第二半導體晶片連接至用於連接的第一TMV。第三子封裝包括第三半導體晶片和第五RDL圖案，第五RDL圖案將第三半導體晶片連接至用於旁通的第二TMV。
100‧‧‧第一子封裝
100(X)‧‧‧截面圖
100(Y)‧‧‧截面圖
100Z‧‧‧平面圖
110‧‧‧第一模製層
111‧‧‧第一表面
112‧‧‧第二表面
113‧‧‧側表面
120‧‧‧第一半導體晶片
121‧‧‧第一晶片襯墊
123‧‧‧第一表面
124‧‧‧第二表面
125‧‧‧側表面
125X‧‧‧第一側表面
125Y‧‧‧第二側表面
130‧‧‧第一TMV
130X‧‧‧用於連接的第一TMV
130Y‧‧‧用於旁通的第一TMV
140G1‧‧‧第一區域
140G2‧‧‧第二區域
140X‧‧‧第二RDL圖案
140Y‧‧‧第三RDL圖案
141‧‧‧第三接觸圖案
142‧‧‧第五接觸圖案
143‧‧‧第四接觸圖案
144‧‧‧第六接觸圖案
145‧‧‧第二延伸圖案
146‧‧‧第三延伸圖案
150‧‧‧第一RDL圖案
151‧‧‧第一接觸圖案
153‧‧‧第二接觸圖案
155‧‧‧第一延伸圖案
160‧‧‧第二電介質層
161‧‧‧第三開口孔
163‧‧‧第四開口孔
170‧‧‧第一電介質層
171‧‧‧第一開口孔
173‧‧‧第二開口孔
200‧‧‧第二子封裝
200(X)‧‧‧截面圖
200(Y)‧‧‧截面圖
210‧‧‧第二模製層
211‧‧‧第一表面
212‧‧‧第二表面
220‧‧‧第二半導體晶片
221‧‧‧第二晶片襯墊
223‧‧‧第一表面
224‧‧‧第二表面
225‧‧‧側表面
225X‧‧‧第一側表面
225Y‧‧‧第二側表面
230‧‧‧第二TMV
230X‧‧‧用於連接的第二TMV/第二TMV
230Y‧‧‧用於旁通的第二TMV
250‧‧‧第四RDL圖案
251‧‧‧第七接觸圖案
253‧‧‧第八接觸圖案
255‧‧‧第四延伸圖案
270‧‧‧第三電介質層
271‧‧‧第五開口孔
273‧‧‧第六開口孔
300‧‧‧第三子封裝
300(X)‧‧‧截面圖
300(Y)‧‧‧截面圖
310‧‧‧第三模製層
311‧‧‧第一表面
312‧‧‧第二表面
320‧‧‧第三半導體晶片
320’‧‧‧第四半導體晶片
321‧‧‧第三晶片襯墊
323‧‧‧第一表面
323’‧‧‧第一表面
324‧‧‧第二表面
325‧‧‧側表面
325X‧‧‧第一側表面
325Y‧‧‧第二側表面
330‧‧‧第三TMV
330X‧‧‧用於旁通的第三TMV/第三TMV
330X’‧‧‧用於旁通的第四TMV/第四TMV
330Y‧‧‧用於連接的第三TMV
330Y’‧‧‧用於連接的第四TMV/第四TMV
350‧‧‧第五RDL圖案
350’‧‧‧第六RDL圖案
351‧‧‧第九接觸圖案
353‧‧‧第十接觸圖案
355‧‧‧第五延伸圖案
370‧‧‧第四電介質層
371‧‧‧第七開口孔
373‧‧‧第八開口孔
410X‧‧‧第一外連接器
410Y‧‧‧第二外連接器
430X‧‧‧內連接器
430Y‧‧‧內連接器
500‧‧‧堆疊封裝
500(X)‧‧‧截面圖
500(Y)‧‧‧截面圖
600‧‧‧堆疊封裝
600(X)‧‧‧截面圖
600(Y)‧‧‧截面圖
700‧‧‧堆疊封裝
700(X)‧‧‧截面圖
700(Y)‧‧‧截面圖
800‧‧‧堆疊封裝
800(X)‧‧‧截面圖
800(Y)‧‧‧截面圖
1100‧‧‧第一子封裝
1100(X)‧‧‧截面圖
1100(Y)‧‧‧截面圖
1110‧‧‧第一模製層
1111‧‧‧第二表面
1112‧‧‧第一表面
1113‧‧‧側表面
1120‧‧‧第一半導體晶片
1121‧‧‧第一晶片襯墊
1123‧‧‧第一表面
1124‧‧‧第二表面
1125‧‧‧側表面
1125X‧‧‧第一側表面
1125Y‧‧‧第二側表面
1130‧‧‧第一TMV
1130X‧‧‧用於連接的第一TMV/第一TMV
1130Y‧‧‧用於旁通的第一TMV
1140G1‧‧‧第一區域
1140G2‧‧‧第二區域
1140X‧‧‧第二RDL圖案
1140Y‧‧‧第三RDL圖案
1141‧‧‧第三接觸圖案
1142‧‧‧第五接觸圖案
1143‧‧‧第四接觸圖案
1144‧‧‧第六接觸圖案
1145‧‧‧第二延伸圖案
1146‧‧‧第三延伸圖案
1150‧‧‧第一RDL圖案
1151‧‧‧第一接觸圖案
1153‧‧‧第二接觸圖案
1155‧‧‧第一延伸圖案
1171‧‧‧第一電介質層
1171S‧‧‧表面
1173‧‧‧第二電介質層
1175‧‧‧第一開口孔
1177‧‧‧第三開口孔
1179‧‧‧第二開口孔
1410X‧‧‧第一外連接器
1410Y‧‧‧第二外連接器
7710‧‧‧電子系統
7800‧‧‧記憶卡
7810‧‧‧記憶體
7820‧‧‧記憶體控制器
7830‧‧‧主機
8710‧‧‧電子系統
8711‧‧‧控制器
8712‧‧‧輸入/輸出裝置
8713‧‧‧記憶體
8714‧‧‧介面
8715‧‧‧匯流排
S1-200‧‧‧第二級子封裝
S2-300‧‧‧第三級子封裝
S3-100‧‧‧第一級子封裝
S4-300‧‧‧第四級子封裝
S5-1100‧‧‧第一級子封裝
X1-X1’‧‧‧線
X2-X2’‧‧‧線
X3-X3’‧‧‧線
X4-X4’‧‧‧線
Y1-Y1’‧‧‧線
Y2-Y2’‧‧‧線
Y3-Y3’‧‧‧線
Y4-Y4’‧‧‧線
圖1至圖5例示了根據實施方式的堆疊封裝中所採用的第一子封裝的示例。
圖6至圖9例示了根據實施方式的堆疊封裝中所採用的第二子封裝的示例。
圖10至圖13例示了根據實施方式的堆疊封裝中所採用的第三子封裝的示例。
圖14和15是例示根據實施方式的堆疊封裝的截面圖。
圖16和17是例示根據另一實施方式的堆疊封裝的截面圖。
圖18至圖21例示了根據實施方式的堆疊封裝中所採用的第一子封裝的另一示例。
圖22和圖23是例示根據又一實施方式的堆疊封裝的截面圖。
圖24和圖25是例示根據再一實施方式的堆疊封裝的截面圖。
圖26是例示採用包括根據實施方式的封裝的記憶卡的電子系統的方塊圖。
圖27是例示包括根據實施方式的封裝的另一電子系統的方塊圖。
本文所使用的術語可以對應於考慮其在實施方式中的功能而選擇的詞語，並且這些術語的含義可以根據這些實施方式所屬技術領域的通常技術人士而進行不同的解釋。如果被具體定義，則術語可以根據定義而解釋。除非另有限定，否則本文所使用的術語(包括技術術語和科學術語)均具有與實施方式所屬技術領域的通常技術人士所通常理解的含義相同的含義。
應當理解，儘管本文可能使用術語“第一”、“第二”、“第三”等來描述各個元件，但是這些元件不應受這些術語的限制。這些術語僅用於將一個元件和另一元件區分開，而不用於限定僅元件自身或者意指特定的順序。
還應理解，當元件或層被稱作在另一元件或層“上”、“上方”、“下方”、“之下”或“外部”時，該元件或層可以與該另一元件或層直接接觸，或者可以存在中間的元件或層。其它用於描述元件或層的關係的詞語應當以相同的方式理解(例如，“在......之間”與“直接在......之間”或者“相鄰”與“直接相鄰”)。還應理解，當元件或層被稱作在另一元件或層“上”、或者“連接至”或“耦接至”另一元件或層時，該元件或層可以直接地在該另一元件或層上，或者直接地連接至或耦接至該另一元件或層，或者可以存在中間的元件或層。相比之下，當元件被稱作“直接在另一元件或層上”，或者“直接連接至”或“直接耦接 至”另一元件或層時，不存在中間的元件或層。
諸如“下面”、“下方”、“下部”、“上方”、“上部”、“頂”和“底”等的空間相對術語可以用於描述如(例如)附圖中所示的元件和/或特徵與另外的元件和/或特徵之間的關係。應當理解，這些空間相對術語旨在包含除了附圖中所描繪的朝向外之裝置在使用和/或操作中的不同朝向。例如，當附圖中的裝置被翻轉時，被描述為在其它元件或特徵下方和/或下面的元件然後將朝向為在所述其它元件或特徵的上方。裝置可以進行另外的朝向(旋轉90度或者在其它方向)，並且本文所使用的空間相對描述符也應進行相應的理解。
半導體封裝可包括諸如半導體晶片或半導體晶粒之類的電子裝置。半導體晶片或半導體晶粒可以通過利用晶粒切割製程將諸如晶圓之類的半導體基板分離為多片而獲得。半導體晶片可以對應於記憶體晶片、邏輯晶片(包括特定應用積體電路(ASIC)晶片)或系統級晶片(SoC)。記憶體晶片可以包括整合在半導體基板上的動態隨機存取記憶體(DRAM)電路、靜態隨機存取記憶體(SRAM)電路、NAND型快閃記憶體電路、NOR型快閃記憶體電路、磁隨機存取記憶體(MRAM)電路、電阻式隨機存取記憶體(ReRAM)電路、鐵電隨機存取記憶體(FeRAM)電路或相變隨機存取記憶體(PcRAM)電路。邏輯晶片可以包括整合在半導體基板上的邏輯電路。可以在諸如行動電話、與生物技術或醫療保健相關聯的電子系統、或可穿戴電子系統之類的通信系統中採用半導體封裝。
在整個說明書當中，相似的元件符號指代相似的元件。即使沒有參考一附圖而提及或描述元件符號，但是可以參考其它附圖而提及或描述該元件符號。另外，即使在一附圖中沒有示出元件符號，但是可以參考另一附圖而提及和描述該元件符號。
圖1是根據實施方式的堆疊封裝中採用的第一子封裝100的沿著 X軸方向獲取的截面圖100(X)。圖2是圖1所示的第一子封裝100的沿著Y軸方向獲取的截面圖100(Y)。圖3是沿著圖1所示的第一子封裝100中所包括的第一模製層100的第一表面111所獲取的平面圖100(111)。圖4是沿著圖1所示的第一子封裝100中所包括的第一模製層100的第二表面112所獲取的平面圖100(112)。圖5是其中設置了圖1所示的第一子封裝100的第一直通塑模穿孔(TMV)130的平面圖100Z。圖1是沿著圖3的線X1-X1’獲取的截面圖，圖2是沿著圖3的線Y1-Y1’獲取的截面圖，而圖5是對應於沿著圖1的線Z-Z’獲取的水平截面圖的平面圖。
參考圖1，第一子封裝100可以被配置為包括由第一模製層110圍繞的第一半導體晶片120。第一子封裝100可以包括基本穿透所述第一模製層110的第一TMV 130。第一TMV 130可以是從第一模製層110的第一表面111延伸至到達第一模製層110的第二表面112的導電通孔。第一表面111和第二表面112可以彼此相對。第一模製層110的第一表面111可以對應於第一模製層110的底表面，而第一模製層110的第二表面112可以對應於第一模製層110的頂表面。第一模製層110的第一表面111可以通過側表面113連接至第一模製層110的第二表面112。第一模製層110的側表面113可以露出至第一子封裝100的外部區域，以用作第一子封裝100的側表面的一部分。
第一半導體晶片120可以由用於保護第一半導體晶片120免受外部環境影響的第一模製層110囊封。可以利用各種囊封材料中的至少一種來形成第一模製層110。第一模製層110可以形成為包括環氧樹脂模製化合物(EMC)材料。第一模製層110的形狀可以通過利用EMC材料執行的模制製程而確定。
第一模製層110可以形成為顯露第一半導體晶片120的第一表面123並且覆蓋第一半導體晶片120的側表面125。第一模製層110可以延伸為覆蓋 第一半導體晶片120的第二表面124。第一半導體晶片120可以被設置為使得第一半導體晶片120的第二表面124與第一模製層110的第一表面111相鄰。第一半導體晶片120的第一表面123可以在第一模製層110的第二表面112處顯露和露出。也就是說，第一半導體晶片120的第一表面123可以與第一模製層110的第二表面112共平面。第一晶片襯墊121可以設置在第一半導體晶片120的第一表面123上，以用作連接端子。第一晶片襯墊121可以將第一半導體晶片120中的積體電路電連接至外部裝置。
參考圖1和圖5，第一TMV 130可以設置在第一半導體晶片120的週邊區域(即，外部區域)。第一TMV 130可以根據第一TMV 130的位置而分為兩組。例如，第一TMV 130可以分為用於連接的第一TMV 130X或者用於旁通的第一TMV 130Y。
用於連接的第一TMV 130X可以位於在X軸方向上與第一半導體晶片120間隔開的位置處。用於連接的第一TMV 130X可以設置為面對第一半導體晶片120的側表面125中所包括的X軸方向上的第一側表面125X。用於連接的第一TMV 130X可以被排列成與Y軸平行的行。用於連接的第一TMV 130X可以電連接至嵌入在第一模製層110中的第一半導體晶片120。
參考圖2和圖5，用於旁通的第一TMV 130Y可以位於在Y軸方向上與第一半導體晶片120間隔開的位置處。用於旁通的第一TMV 130Y可以被設置為面對第一半導體晶片120的側表面125中所包括的Y軸方向上的第二側表面125Y。用於旁通的第一TMV 130Y可以被排列成與X軸平行的列。用於旁通的第一TMV 130Y可以與嵌入在第一模製層110中的第一半導體晶片120電斷連。用於旁通的第一TMV 130Y和用於連接的第一TMV 130X可以形成為具有大體相同的形狀。然而，不同於用於連接的第一TMV 130X，用於旁通的第一TMV 130Y可以與第一半導體晶片120電斷連。因而，用於旁通的第一TMV 130Y可以 在電連接方面與用於連接的第一TMV 130X不同。
參考圖1和圖4，第一子封裝100可以包括第一重分佈層(RDL)圖案150。第一RDL圖案150可以包括從第一半導體晶片120的第一表面123延伸至第一模製層110的第二表面112上的導電圖案。例如，第一RDL圖案150中的每個可以包括第一延伸圖案155以及分別連接至第一延伸圖案155的兩端的第一接觸圖案151和第二接觸圖案153。
第一延伸圖案155可以從第一半導體晶片120的第一表面123延伸至第一模製層110的第二表面112上。第一RDL圖案150的第一接觸圖案151可以分別連接至第一晶片襯墊121。第一接觸圖案151可以被設置為分別與第一晶片襯墊121相交疊。第一RDL圖案150的第二接觸圖案153可以分別連接至用於連接的第一TMV 130X。第二接觸圖案153可以被設置為分別與用於連接的第一TMV 130X的在第一模製層110的第二表面112處顯露的端部交疊。
第一半導體晶片120可以通過第一RDL圖案150而電連接至用於連接的第一TMV 130X。第一半導體晶片120可以不通過第一RDL圖案150而電連接至用於旁通的第一TMV 130Y。如圖2和圖4所示，用於旁通的第一TMV 130Y可以與第一半導體晶片120電隔離和電絕緣。
參考圖1和圖2，第一子封裝100可以包括覆蓋第一RDL圖案150的第一電介質層170。第一電介質層170可以延伸為覆蓋第一半導體晶片120的第一表面123和第一模製層110的第二表面112。第一電介質層170可以用作使第一RDL圖案150彼此電絕緣的絕緣層。如圖1所示，第一電介質層170可以具有第一開口孔171，第一開口孔171顯露第一RDL圖案150的第二接觸圖案153。另外，如圖2所示，第一電介質層170還可以具有第二開口孔173，第二開口孔顯露用於旁通的第一TMV 130Y的端部。
參考圖3，第一子封裝100可以包括第二RDL圖案140X，第二 RDL圖案設置在第一模製層110的第一表面111上。另外，第一子封裝100還可以包括第三RDL圖案140Y，第三RDL圖案設置在第一模製層110的第一表面111上。如圖3的平面圖中所示，設置有第二RDL圖案140X的區域可以與設置有第三RDL圖案140Y的區域不同。也就是說，第二RDL圖案140X可以設置為不與第三RDL圖案140Y垂直地交疊。第二RDL圖案140X可以設置在第一模製層110的第一表面111的第一區域140G1中。第一區域140G1可以包括在X軸方向上彼此間隔開的兩個區域。第三RDL圖案140Y可以設置在第一模製層110的第一表面111的第二區域140G2中。第二區域140G2可以包括在Y軸方向上彼此間隔開的兩個區域。在其它實施方式中，第一區域140G1和第二區域140G2可以在幾何結構方面與圖3所示的幾何結構不同。
參考圖1和圖3，第二RDL圖案140X可以包括在第一模製層110的第一表面111上設置並且伸長的導電圖案。第二RDL圖案140X中的每個可以包括第二延伸圖案145以及分別連接至第二延伸圖案145的兩端的第三接觸圖案141和第四接觸圖案143。第二RDL圖案140X的第三接觸圖案141可以是被設置為電連接至外部裝置的球形著陸圖案(ball landing pattern)。第二RDL圖案140X的第四接觸圖案143可以分別連接至用於連接的第一TMV 130X。第四接觸圖案143可以設置為與用於連接的第一TMV 130X的在第一模製層110的第一表面111處顯露的端部交疊。
第四接觸圖案143可以設置為在平面圖中與位於第一半導體晶片120的外部區域的第一模製層110的各部分交疊。第三接觸圖案141中的每個可以設置為在平面圖中與第一半導體晶片120的一部分或者位於第一半導體晶片120的外部區域的第一模製層110的一部分交疊。由於第二延伸圖案145將第三接觸圖案141連接至第四接觸圖案143，所以第二延伸圖案145中的一些可以設置為在平面圖中與第一半導體晶片120和位於第一半導體晶片120的外部區域的 第一模製層110兩者都交疊。這樣，由於第三接觸圖案141中的至少一個可以設置為與位於第一半導體晶片120的外部區域的第一模製層110的一部分相交疊，所以第二RDL圖案140X可以具有扇出互連結構。
參考圖2和圖3，第三RDL圖案140Y可以設置為具有與第二RDL圖案140X的配置相似的配置。第三RDL圖案140Y中的每個可以包括第三延伸圖案146以及分別連接至第三延伸圖案146的兩端的第五接觸圖案142和第六接觸圖案144。第三RDL圖案140Y的第五接觸圖案142可以是被設置為電連接至外部裝置的球形著陸圖案。第三RDL圖案140Y的第六接觸圖案144可以分別連接至用於旁通的第一TMV 130Y。第六接觸圖案144可以設置為與用於旁通的第一TMV 130Y的在第一模製層110的第一表面111處顯露的端部交疊。第三RDL圖案140Y的第五接觸圖案142中的一些可以設置為在平面圖中與位於第一半導體晶片120的外部區域的第一模製層110的各部分交疊。因而，第三RDL圖案140Y也可以具有扇出互連結構。
參考圖1和圖2，第一子封裝100可以包括第二電介質層160，第二電介質層覆蓋第二RDL圖案140X和第三RDL圖案140Y。第二電介質層160可以延伸為覆蓋第一模製層110的第一表面111。第二電介質層160可以用作使第二RDL圖案140X和第三RDL圖案10Y彼此電絕緣的絕緣層。如圖1所示，第二電介質層160可以具有第三開口孔161，該第三開口孔顯露第二RDL圖案140X的第三接觸圖案141。另外，如圖2所示，第二電介質層160還可以具有第四開口孔163，該第四開口孔顯露第三RDL圖案140Y的第五接觸圖案142。
第三接觸圖案141可以用作與第五接觸圖案142不同的信號傳輸路徑。例如，在施加至第三接觸圖案141的信號通過第二RDL圖案140X、用於連接的第一TMV 130X以及第一RDL圖案150而傳輸至第一半導體晶片120的同時，施加至第五接觸圖案142的信號可以通過第三RDL圖案140Y和用於旁通的 第一TMV 130Y而傳輸至與用於旁通的第一TMV 130Y連接的另一半導體晶片。
圖6是根據實施方式的堆疊封裝中採用的第二子封裝200的沿著X軸方向獲取的截面圖200(X)。圖7是圖6中示出的第二子封裝200的沿著Y軸方向獲取的截面圖200(Y)。圖8是沿著圖6所示的第二子封裝200中所包括的第二模製層210的第一表面211所獲取的平面圖200(211)。圖9是沿著圖6所示的第二子封裝200中所包括的第二模製層210的第二表面212所獲取的平面圖200(212)。圖6是沿著圖8的與X軸方向平行的線X2-X2’獲取的截面圖，而圖7是沿著圖8的與Y軸方向平行的線Y2-Y2’獲取的截面圖。
參考圖6，第二子封裝200可以具有與第一子封裝(圖1的100)相似的形狀。除了圖1和圖2所示的第一子封裝100的第二電介質層160與第二RDL圖案140X和第三RDL圖案140Y之外，第二子封裝200可以具有與第一子封裝100大體相同的形狀。
第二子封裝200可以被配置為包括由第二模製層210圍繞的第二半導體晶片220。第二子封裝200可以包括基本穿透所述第二模製層210的第二TMV 230。第二TMV 230可以是從第二模製層210的第一表面211延伸至到達第二模製層210的第二表面212的導電通孔。第一表面211和第二表面212可以彼此相對。
第二模製層210可以形成為顯露第二半導體晶片220的第一表面223並且覆蓋第二半導體晶片220的側表面225。第二模製層210可以延伸為覆蓋第二半導體晶片220的第二表面224。第二半導體晶片220可以設置為使得第二半導體晶片220的第二表面224與第二模製層210的第一表面211相鄰。第二半導體晶片220的第一表面223可以在第二模製層210的第二表面212處顯露和露出。也就是說，第二半導體晶片220的第一表面223可以與第二模製層210的第二表面212共平面。第二晶片襯墊221可以設置在第二半導體晶片220的第一表面223 上，以用作連接端子。第二晶片襯墊221可以將第二半導體晶片220中的積體電路電連接至外部裝置。第二半導體晶片220中的積體電路可以是與第一半導體晶片120中的積體電路大體相同的積體電路。
參考圖6和圖8，第二TMV 230可以設置在第二半導體晶片220的週邊區域(即，外部區域)。可以根據第二TMV 230的位置將第二TMV 230分為兩組。例如，第二TMV 230可以分為用於連接的第二TMV 230X或者用於旁通的第二TMV 230Y。
用於連接的第二TMV 230X可以位於在X軸方向上與第二半導體晶片220間隔開的位置處。用於連接的第二TMV 230X可以設置為面對第二半導體晶片220的側表面225中所包括的X軸方向上的第一側表面225X。用於連接的第二TMV 230X可以排列成與Y軸平行的行。用於連接的第二TMV 230X可以電連接至嵌入在第二模製層210中的第二半導體晶片220。
參考圖7和圖8，用於旁通的第二TMV 230Y可以位於在Y軸方向上與第二半導體晶片220間隔開的位置處。用於旁通的第二TMV 230Y可以設置為面對第二半導體晶片220的側表面225中所包括的Y軸方向上的第二側表面225Y。用於旁通的第二TMV 230Y可以排列成與X軸平行的列。用於旁通的第二TMV 230Y可以與嵌入在第二模製層210中的第二半導體晶片220電斷連。用於旁通的第二TMV 230Y和用於連接的第二TMV 230X可以形成為具有大體相同的形狀。然而，不同於用於連接的第二TMV 230X，用於旁通的第二TMV 230Y可以與第二半導體晶片220電斷連。因而，用於旁通的第二TMV 230Y可以在電連接方面與用於連接的第二TMV 230X不同。
參考圖6和圖9，第二子封裝200可以包括第四重分佈層(RDL)圖案250。第四RDL圖案250可以包括從第二半導體晶片220的第一表面223延伸至第二模製層210的第二表面212上的導電圖案。例如，第四RDL圖案250中的 每個可以包括第四延伸圖案255以及分別連接至第四延伸圖案255的兩端的第七接觸圖案251和第八接觸圖案253。
第四延伸圖案255可以從第二半導體晶片220的第一表面223延伸至第二模製層210的第二表面212上。第四延伸圖案255可以在X軸方向上延伸。第四RDL圖案250的第七接觸圖案251可以分別連接至第二晶片襯墊221。第七接觸圖案251可以設置為分別與第二晶片襯墊221相交疊。第四RDL圖案250的第八接觸圖案253可以分別連接至用於連接的第二TMV 230X。第八接觸圖案253可以設置為分別與用於連接的第二TMV 230X的在第二模製層210的第二表面212處顯露的端部交疊。
第二半導體晶片220可以通過第四RDL圖案250而電連接至用於連接的第二TMV 230X。第二半導體晶片220可不通過第四RDL圖案250電連接至用於旁通的第二TMV 230Y。如圖6所示，用於旁通的第二TMV 230Y可以與第二半導體晶片220電隔離和電絕緣。
參考圖6和圖7，第二子封裝200可以包括覆蓋第四RDL圖案250的第三電介質層270。第三電介質層270可以延伸為覆蓋第二半導體晶片220的第一表面223和第二模製層210的第二表面212。第三電介質層270可以用作使第四RDL圖案250彼此電絕緣的絕緣層。如圖6所示，第三電介質層270可以具有第五開口孔271，該第五開口孔271顯露第四RDL圖案250的第八接觸圖案253。另外，如圖7所示，第三電介質層270還可以具有第六開口孔273，該第六開口孔顯露用於旁通的第二TMV 230Y的端部。
圖10是根據實施方式的堆疊封裝中採用的第三子封裝300的沿著X軸方向獲取的截面圖300(X)。圖11是圖10中所示的第三子封裝300的沿著Y軸方向獲取的截面圖300(Y)。圖12是沿著圖10所示的第三子封裝300中所包括的第三模製層310的第一表面311所獲取的平面圖300(311)。圖13是沿著圖 10所示的第三子封裝300中所包括的第三模製層310的第二表面312所獲取的平面圖300(312)。圖10是沿著圖12和圖13的與X軸方向平行的線X3-X3’獲取的截面圖，而圖11是沿著圖12和圖13的與Y軸方向平行的線Y3-Y3’獲取的截面圖。
參考圖10，第三子封裝300可以具有與第二子封裝(圖9的200)相似的形狀。第三子封裝300可以具有與在X-Y平面中旋轉90度的第二子封裝200大體相同的形狀。
第三子封裝300可以被配置為包括由第三模製層310圍繞的第三半導體晶片320。第三子封裝300可以包括基本穿透第三模製層310的第三TMV 330。第三TMV 330可以是從第三模製層310的第一表面311延伸至到達第三模製層310的第二表面312的導電通孔。第一表面311和第二表面312可以彼此相對。
第三模製層310可以形成為顯露第三半導體晶片320的第一表面323並且覆蓋第三半導體晶片320的側表面325。第三模製層310可以延伸為覆蓋第三半導體晶片320的第二表面324。第三半導體晶片320可以設置為使得第三半導體晶片320的第二表面324與第三模製層310的第一表面311相鄰。第三半導體晶片320的第一表面323可以在第三模製層310的第二表面312處顯露和露出。也就是說，第三半導體晶片320的第一表面323可以與第三模製層310的第二表面312共平面。
參考圖11，第三晶片襯墊321可以設置在第三半導體晶片320的第一表面323上，以用作連接端子。第三晶片襯墊321可以將第三半導體晶片320中的積體電路電連接至外部裝置。第三半導體晶片320中的積體電路可以是與第二半導體晶片220中的積體電路大體相同的積體電路。第三半導體晶片320可以具有與在X-Y平面中旋轉90度的第二半導體晶片220相同的形狀。
參考圖11和圖12，第三TMV 330可以設置在第三半導體晶片320 的週邊區域(即，外部區域)。可以根據第三TMV 330的位置將第三TMV 330分為兩組。例如，第三TMV 330可以分為用於連接的第三TMV 330Y或者用於旁通的第三TMV 330X。用於連接的第三TMV 330Y可以位於用於連接的第二TMV 230X在X-Y平面中利用第二子封裝200的中心點作為旋轉軸線而旋轉90度所在的位置處。用於旁通的第三TMV 330X可以位於用於旁通的第二TMV 230Y在X-Y平面中利用第二子封裝200的中心點作為旋轉軸線而旋轉90度所在的位置處。考慮第三子封裝300堆疊在第二子封裝(圖8中的200)上的情況，用於連接的第三TMV 330Y可以設置為在平面圖中與用於旁通的第二TMV 230Y垂直地交疊。第三半導體晶片320可以具有與在X-Y平面中旋轉90度的第二半導體晶片220大體相同的形狀。在這種情況下，第三半導體晶片320可以堆疊在第二半導體晶片220上從而在X-Y平面中成直角地與第二半導體晶片220交疊。
參考圖12，用於連接的第三TMV 330Y可以位於在Y軸方向上與第三半導體晶片320間隔開的位置處。用於連接的第三TMV 330Y可以設置為面對第三半導體晶片320的側表面325中所包括的Y軸方向上的第二側表面325Y。用於連接的第三TMV 330Y可以排列成與X軸平行的列。用於連接的第三TMV 330Y可以電連接至嵌入在第三模製層310中的第三半導體晶片320。
參考圖10和圖12，用於旁通的第三TMV 330X可以位於在X軸方向上與第三半導體晶片320間隔開的位置處。用於旁通的第三TMV 330X可以設置為面對第三半導體晶片320的側表面325中所包括的X軸方向上的第一側表面325X。用於旁通的第三TMV 330X可以排列成與Y軸平行的行。用於旁通的第三TMV 330X可以與嵌入在第三模製層310中的第三半導體晶片320電斷連。用於旁通的第三TMV 330X和用於連接的第三TMV 330Y可以形成為具有大體相同的形狀。然而，不同於用於連接的第三TMV 330Y，用於旁通的第三TMV 330X可以與第三半導體晶片320電斷連。因而，用於旁通的第三TMV 330X可以在電 連接方面與用於連接的第三TMV 330Y不同。
參考圖11和圖13，第三子封裝300可以包括第五重分佈層(RDL)圖案350。第五RDL圖案350可以包括從第三半導體晶片320的第一表面323延伸至第三模製層310的第二表面312上的導電圖案。例如，第五RDL圖案350中的每個可以包括第五延伸圖案355以及分別連接至第五延伸圖案355的兩端的第九接觸圖案351和第十接觸圖案353。
第五延伸圖案355可以從第三半導體晶片320的第一表面323延伸至第三模製層310的第二表面312上。第五延伸圖案355可以是在Y軸方向上延伸的導電圖案。第五RDL圖案350的第九接觸圖案351可以分別連接至第三晶片襯墊321。第九接觸圖案351可以設置為分別與第三晶片襯墊321相交疊。第五RDL圖案350的第十接觸圖案353可以分別連接至用於連接的第三TMV 330Y。第十接觸圖案353可以設置為分別與用於連接的第三TMV 330Y的在第三模製層310的第二表面312處顯露的端部交疊。
第三半導體晶片320可以通過第五RDL圖案350而電連接至用於連接的第三TMV 330Y。與之相反，第三半導體晶片320可以不通過第五RDL圖案350電連接至用於旁通的第三TMV 330X。如圖10所示，用於旁通的第三TMV 330X可以與第三半導體晶片320電隔離和電絕緣。
參考圖10和圖11，第三子封裝300可以包括覆蓋第五RDL圖案350的第四電介質層370。第四電介質層370可以延伸為覆蓋第三半導體晶片320的第一表面323和第三模製層310的第二表面312。第四電介質層370可以用作使第五RDL圖案350彼此電絕緣的絕緣層。如圖11所示，第四電介質層370可以具有第七開口孔371，該第七開口孔371顯露第五RDL圖案350的第十接觸圖案353。另外，如圖10所示，第四電介質層370還可以具有第八開口孔373，該第八開口孔顯露用於旁通的第三TMV 330X的端部。
第三子封裝(圖10的300)可以垂直地堆疊在第一子封裝(圖1的100)或第二子封裝(圖6的200)上。另選地，第二子封裝(圖6的200)和第三子封裝(圖10的300)可以順序地堆疊在第一子封裝(圖1的100)上。
圖14和圖15是例示根據實施方式的堆疊封裝500的截面圖。圖14是堆疊封裝500的沿著X軸方向獲取的截面圖500(X)，而圖15是堆疊封裝500的沿著Y軸方向獲取的截面圖500(Y)。也就是說，圖14是堆疊封裝500的沿著線X1-X1’獲取的截面圖500(X)，而圖15是堆疊封裝500的沿著線Y1-Y1’獲取的截面圖500(Y)。圖14和圖15所示的堆疊封裝500可以包括垂直地堆疊的第一子封裝(圖1的100)，第二子封裝(圖6的200)以及第三子封裝(圖10的300)。
參考圖14和圖15，堆疊封裝500可以包括第二級子封裝S1-200和垂直地堆疊在第二級子封裝S1-200上的第三級子封裝S2-300。因而，第三半導體晶片320可以基本堆疊在第二半導體晶片220上。在一些情況下，為了易於和便於解釋，可以將第二級子封裝S1-200中所包括的第二半導體晶片220稱作第一半導體晶片。在一些其它情況下，為了易於和便於解釋，可以將第三級子封裝S2-300中所包括的第三半導體晶片320稱作第一半導體晶片。儘管在本文中使用術語“第一”至“第五”來描述半導體晶片、RDL圖案和子封裝的層級，但是這些術語僅用於區分一個元件和另一元件，而不用於僅限定元件自身，或者意味著特定的順序。這對於理解如附圖中所示的半導體晶片、子封裝和RDL圖案的形狀可以是有效的。圖6和圖7所示的第二子封裝200可以用作第二級子封裝S1-200。圖10和圖11所示的第三子封裝300可以用作第三級子封裝S2-300。
第一級子封裝S3-100可以附加地堆疊在第二級子封裝S1-200的與第三級子封裝S2-300相對的底表面上。圖1和圖2所示的第一子封裝100可以用作第一級子封裝S3-100。第四級子封裝S4-300可以附加地堆疊在第三級子封裝 S2-300的與第二級子封裝S1-200相對的頂表面上。圖10和圖11所示的第三子封裝300可以用作第四級子封裝S4-300。術語“第一級”至“第四級”僅用於將堆疊的子封裝相互區分開，而不用於限定僅子封裝自身，或者意味著特定的順序。
第一級子封裝至第四級子封裝S3-100、S1-200、S2-300和S4-300可以通過內連接器430X、430Y彼此電連接。內連接器430X、430Y可以是導電凸塊。
參考圖14，第二級子封裝S1-200的用於連接的第二TMV 230X可以通過第四RDL圖案250而電連接至第二級子封裝S1-200中的第二半導體晶片220。也就是說，第四RDL圖案250和用於連接的第二TMV 230X可以用作將第二半導體晶片220電連接至另一半導體晶片或另一子封裝的連接路徑。
第二級子封裝S1-200的用於連接的第二TMV 230X可以電連接至與第三級子封裝S2-300相對地位於第二級子封裝S1-200的下方的第一級子封裝S3-100的用於連接的第一TMV 130X。用於連接的第二TMV 230X可以通過第一內連接器430X而電連接至用於連接的第一TMV 130X。第一級子封裝S3-100的用於連接的第一TMV 130X可以電連接至第二RDL圖案140X。第一外連接器410X可以附接至第二RDL圖案140X的第三接觸圖案141。第一外連接器410X可以是將堆疊封裝500連接至外部裝置的連接構件。第一外連接器410X可以是焊球或凸塊。
第一外連接器410X、第二RDL圖案140X、第一級子封裝S3-100的用於連接的第一TMV 130X、第二級子封裝S1-200的用於連接的第二TMV 230X以及第四RDL圖案250可以用作第二半導體晶片220的電連接路徑。另外，第一外連接器410X、第二RDL圖案140X、第一級子封裝S3-100的用於連接的第一TMV 130X以及第一RDL圖案150可以用作第一半導體晶片120的電連接路徑。
第三級子封裝S2-300的用於旁通的第三TMV 330X可以電連接至第二級子封裝S1-200的用於連接的第二TMV 230X。然而，第三級子封裝S2-300的用於旁通的第三TMV 330X和第四級子封裝S4-300的用於旁通的第四TMV 330X’可以對應於不與第三級子封裝S2-300中的第三半導體晶片320和第四級子封裝S4-300中的第四半導體晶片320’電連接的虛擬通孔。因而，嵌入在第三級子封裝S2-300中的第三半導體晶片320和嵌入在第四級子封裝S4-300中的第四半導體晶片320’可以與第一外連接器410X電斷連。
參考圖15，第三級子封裝S2-300的用於連接的第三TMV 330Y可以通過第五RDL圖案350電連接至第三級子封裝S2-300中的第三半導體晶片320。也就是說，第五RDL圖案350和用於連接的第三TMV 330Y可以用作將第三半導體晶片320電連接至另一半導體晶片或另一子封裝的連接路徑。類似地，第四級子封裝S4-300的用於連接的第四TMV 330Y’可以通過第六RDL圖案350’電連接至第四級子封裝S4-300中的第四半導體晶片320’。用於連接的第四TMV 330Y’可以具有與用於連接的第三TMV 330Y大體相同的形狀，第六RDL圖案350’可以具有與第五RDL圖案350大體相同的形狀，並且第四半導體晶片320’可以具有與第三半導體晶片320大體相同的形狀。
第三級子封裝S2-300的用於連接的第三TMV 330Y可以電連接至與第四級子封裝S4-300相對地位於第三級子封裝S2-300的下方的用於旁通的第二TMV 230Y。用於連接的第三TMV 330Y可以通過第二內連接器430Y電連接至用於旁通的第二TMV 230Y。第二級子封裝S1-200的用於旁通的第二TMV 230Y可以通過第二內連接器430Y而電連接至第一級子封裝S3-100的用於旁通的第一TMV 130Y。用於旁通的第一TMV 130Y可以電連接至第三RDL圖案140Y。第二外連接器410Y可以附接至第三RDL圖案140Y的第五接觸圖案142。第二外連接器410Y可以是將堆疊封裝500連接至外部裝置的連接構件。第二外 連接器410Y可以在電連接方面不同於第一外連接器410X。
第二外連接器410Y、第三RDL圖案140Y、第一級子封裝S3-100的用於旁通的第一TMV 130Y、第二級子封裝S1-200的用於旁通的第二TMV 230Y、第三級子封裝S2-300的用於連接的第三TMV 330Y以及第五RDL圖案350可以用作第三半導體晶片320的電連接路徑。另外，第二外連接器410Y、第三RDL圖案140Y、第一級子封裝S3-100的用於旁通的第一TMV 130Y、第二級子封裝S1-200的用於旁通的第二TMV 230Y、第三級子封裝S2-300的用於連接的第三TMV 330Y、第四級子封裝S4-300的用於連接的第四TMV 330Y’以及第六RDL圖案350’可以用作第四半導體晶片320’的電連接路徑。第二級子封裝S1-200的用於旁通的第二TMV 230Y和第一級子封裝S3-100的用於旁通的第一TMV 130Y可以用作將用於連接的第三TMV 330Y連接至第二外連接器410Y的中間連接路徑。
圖14和圖15所示的堆疊封裝500可以被配置為包括第一級子封裝至第四級子封裝S3-100、S1-200、S2-300和S4-300。然而，在其它一些實施方式中，堆疊封裝500可以被配置為僅包括兩級子封裝，例如，第一級子封裝S3-100和第三級子封裝S2-300。
圖16和圖17所示的堆疊封裝600可以提供包括依序地堆疊的第一級子封裝S3-100和第三級子封裝S2-300的結構的示例。圖16是堆疊封裝600的沿著X軸方向獲取的截面圖600(X)，而圖17是堆疊封裝600的沿著Y軸方向獲取的截面圖600(Y)。
參考圖16和圖17，第一級子封裝S3-100的用於連接的第一TMV 130X可以用作將第一半導體晶片120電連接至第一外連接器410X的連接路徑。第三級子封裝S2-300的用於連接的第三TMV 330Y和第一級子封裝S3-100的用於旁通的第一TMV 130Y可以用作將第三半導體晶片320電連接至第二外連接器 410Y的連接路徑。
參考圖14和圖15，多個半導體晶片120、220、320和320’可以堆疊為具有面朝上(faced-up)的形狀，以提供堆疊封裝500。然而，在其它一些實施方式中，多個半導體晶片120、220、320和320’可以堆疊為具有面朝下的形狀，使得半導體晶片120、220、320和320’的所有的第一表面123、223、323和323’面對第一外連接器410X和第二外連接器410Y。在這種情況下，可以改變第一RDL圖案150、第二RDL圖案140X和第三RDL圖案140Y的位置和電連接。
圖18至圖21例示了根據實施方式的堆疊封裝中所採用的另一第一子封裝1100。圖18至圖21所示的第一子封裝1100可以對應於參考圖1至圖5所描述的第一子封裝100的另一示例。在圖8至圖21中，與圖1至圖5所示具有相同形狀的構件可以被理解為大體相同的元件。
圖18是第一子封裝1100的沿著X軸方向獲取的截面圖1100(X)。圖19是第一子封裝1100的沿著Y軸方向獲取的截面圖1100(Y)。圖20是沿著圖18所示的第一子封裝1100中所包括的第一電介質層1170的表面1171S所獲取的平面圖1100(1171S)。圖21是沿著圖18所示的第一子封裝1100中所包括的第一模製層1100的第一表面1112所獲取的平面圖1100(1112)。圖18是沿著圖20和圖21的線X4-X4’獲取的截面圖，而圖19是沿著圖20和圖21的線Y4-Y4’獲取的截面圖。
參考圖18，第一子封裝1100可以被配置為包括由第一模製層1110圍繞的第一半導體晶片1120。第一子封裝1100可以包括基本穿透第一模製層1110的第一TMV 1130。第一TMV 1130可以是從第一模製層1110的第一表面1112延伸至到達第一模製層1110的第二表面1111的導電通孔。
第一表面1112和第二表面1111可以彼此相對。第一模製層1110的第一表面1112和第二表面1111可以為了便於解釋而分別理解為第二表面和第 一表面。第一模製層1110的側表面1113可以是第一子封裝1100的側表面的部分，並且可以顯露或露出至第一子封裝1100的外部區域。第一模製層1110可以顯露第一半導體晶片1120的第一表面1123並且可以延伸從而覆蓋第一半導體晶片1120的側表面1125。第一模製層1110也可以延伸為覆蓋第一半導體晶片1120的第二表面1124。
第一晶片襯墊1121可以設置在第一半導體晶片1120的第一表面1123上，以用作連接端子。
參考圖18和圖21，第一TMV 1130可以分為用於連接的第一TMV 1130X或者用於旁通的第一TMV 1130Y。用於連接的第一TMV 1130X可以位於在X軸方向上與第一半導體晶片1120間隔開的位置處。用於連接的第一TMV 1130X可以設置為面對第一半導體晶片1120的側表面1125中所包括的X軸方向上的第一側表面1125X。用於連接的第一TMV 1130X可以電連接至嵌入在第一模製層1110中的第一半導體晶片1120。
參考圖19和圖21，用於旁通的第一TMV 1130Y可以位於在Y軸方向上與第一半導體晶片1120間隔開的位置處。用於旁通的第一TMV 1130Y可以設置為面對第一半導體晶片1120的側表面1125中所包括的Y軸方向上的第二側表面1125Y。用於旁通的第一TMV 130Y可以與嵌入在第一模製層1110中的第一半導體晶片1120電斷連且電隔離。
再次參考圖18和圖21，第一子封裝1100可以包括第一重分佈層(RDL)圖案1150。第一RDL圖案1150可以將用於連接的第一TMV 1130X電連接至第一半導體晶片1120。第一RDL圖案1150可以包括從第一半導體晶片1120的第一表面1123延伸至第一模製層1110的第一表面1112上的導電圖案。具體而言，第一RDL圖案1150中的每個可以包括第一延伸圖案1155以及分別連接至第一延伸圖案1155的兩端的第一接觸圖案1151和第二接觸圖案1153。第一延伸圖 案1155可以從第一半導體晶片1120的第一表面1123延伸至第一模製層1110的第一表面1112上。第一RDL圖案1150的第一接觸圖案1151可以分別連接至第一晶片襯墊1121。第一RDL圖案1150的第二接觸圖案1153可以分別連接至用於連接的第一TMV 1130X。第一半導體晶片1120可以通過第一RDL圖案1150而電連接至用於連接的第一TMV 1130X。
參考圖18和圖19，第一子封裝1100可以包括覆蓋第一RDL圖案1150的第一電介質層1171。第一電介質層1171可以延伸為覆蓋第一半導體晶片1120的第一表面1123和第一模製層1110的第一表面1112。第一電介質層1171可以具有第一開口孔1175，該第一開口孔1175顯露第一RDL圖案1150的第二接觸圖案1153。另外，第一電介質層1171還可以具有第二開口孔1179，該第二開口孔顯露用於旁通的第一TMV 1130Y的端部。
參考圖18和圖20，第一子封裝1100可以包括設置在第一電介質層1171的與第一RDL圖案1150相對的表面1171S上的第二RDL圖案1140X。第二RDL圖案1140X可以是在第一電介質層1171的表面1171S上設置並伸長的導電圖案。第二RDL圖案1140X可以部分地與第一RDL圖案1150交疊。第二RDL圖案1140X可以與第一RDL圖案1150位於不同的水準處。第一RDL圖案1150可以位於在第一半導體晶片1120和第二RDL圖案1140X之間的水準。第一RDL圖案1150可以將用於連接的第一TMV 1130X連接至第一半導體晶片1120，並且也可以將第二RDL圖案1140X連接至用於連接的第一TMV 1130X。
參考圖19和圖20，第一子封裝1100還可以包括第三RDL圖案1140Y，該第三RDL圖案與第二RDL圖案1140X不同地設置在第一電介質層1171的表面1171S上。第三RDL圖案1140Y可以是在第一電介質層1171的表面1171S上設置並伸長的導電圖案。如圖20的平面圖中所示，設置有第二RDL圖案1140X的區域可以與設置有第三RDL圖案1140Y的區域不同。也就是說，第二 RDL圖案1140X可以在平面圖中設置為不與第三RDL圖案1140Y垂直地交疊。第二RDL圖案1140X可以設置在第一電介質層1171的表面1171S的第一區域1140G1中。第一區域1140G1可以包括在X軸方向上彼此間隔開的兩個區域。第三RDL圖案1140Y可以設置在第一電介質層1171的表面1171S的第二區域1140G2中。第二區域1140G2可以包括在Y軸方向上彼此間隔開的兩個區域。在其它實施方式中，第一區域1140G1和第二區域1140G2可以在幾何結構方面與圖20所示的幾何結構不同。
參考圖18和圖20，第二RDL圖案1140X中的每個可以包括第二延伸圖案1145以及分別連接至第二延伸圖案1145的兩端的第三接觸圖案1141和第四接觸圖案1143。第二RDL圖案1140X的第三接觸圖案1141可以是設置為電連接至外部裝置的球形著陸圖案。第二RDL圖案1140X的第四接觸圖案1143可以延伸為填充第一開口孔1175，並且可以通過第一開口孔1175而接觸第一RDL圖案1150的第二接觸圖案1153。第二RDL圖案1140X的第四接觸圖案1143可以與第一RDL圖案1150的第二接觸圖案1153接觸並且垂直地交疊。也就是說，第二RDL圖案1140X的第四接觸圖案1143可以分別電連接至第一RDL圖案1150的第二接觸圖案1153。第二RDL圖案1140X的第四接觸圖案1143可以設置為與用於連接的第一TMV 1130X的在第一模製層1110的第一表面1112處顯露的端部交疊。
第四接觸圖案1143可以設置為在平面圖中與位於第一半導體晶片1120的外部區域的第一模製層1110的各部分交疊。第三接觸圖案1141中的每個可以設置為在平面圖中與第一半導體晶片1120的一部分或者位於第一半導體晶片1120的外部區域的第一模製層1110的一部分交疊。由於第二延伸圖案1145將第三接觸圖案1141連接至第四接觸圖案1143，第二延伸圖案1145中的一些可以設置為在平面圖中與第一半導體晶片1120和位於第一半導體晶片1120的外部 區域的第一模製層1110兩者都相交疊。這樣，由於第三接觸圖案1141中的至少一個可以設置為與位於第一半導體晶片1120的外部區域的第一模製層1110的一部分相交疊，所以包括第二RDL圖案1140X的第一子封裝1100可以具有扇出封裝結構。
再次參考圖19和圖20，第三RDL圖案1140Y可以設置為具有與第二RDL圖案1140X的配置相似的配置。第三RDL圖案1140Y中的每個可以包括第三延伸圖案1146以及分別連接至第三延伸圖案1146的兩端的第五接觸圖案1142和第六接觸圖案1144。第三RDL圖案1140Y的第五接觸圖案1142可以是設置為電連接至外部裝置的球形著陸圖案。第三RDL圖案1140Y的第六接觸圖案1144可以分別連接至用於旁通的第一TMV 1130Y。第六接觸圖案1144可以設置為與用於旁通的第一TMV 1130Y的通過第一電介質層1171的第二開口孔1179顯露的端部相接觸和交疊。第三RDL圖案1140Y的第五接觸圖案1142中的一些可以設置為在平面圖中與位於第一半導體晶片1120的外部區域的第一模製層1110的各部分交疊。因而，第三RDL圖案1140Y也可以具有扇出互連結構。
參考圖18和圖19，第一子封裝1100還可以包括第二電介質層1173，該第二電介質層覆蓋第二RDL圖案1140X和第三RDL圖案1140Y。第二電介質層1173可以延伸為覆蓋第一電介質層1171的表面1171S。第二電介質層1173可以具有第三開口孔1177，該第三開口孔顯露第二RDL圖案1140X的第三接觸圖案1141以及第三RDL圖案1140Y的第五接觸圖案1142。
第三接觸圖案1141可以用作與第五接觸圖案1142不同的信號傳輸路徑。例如，在施加至第三接觸圖案1141的信號通過第二RDL圖案1140X和第一RDL圖案1150而傳輸至第一半導體晶片1120的同時，施加至第五接觸圖案1142的信號可以通過第三RDL圖案1140Y和用於旁通的第一TMV 1130Y而傳輸至與用於旁通的第一TMV 1130Y連接的另一半導體晶片。
圖22和圖23是例示根據又一實施方式的堆疊封裝700的截面圖。圖22是堆疊封裝700的沿著X軸方向獲取的截面圖700(X)，而圖23是堆疊封裝700的沿著Y軸方向獲取的截面圖700(Y)。圖22是沿著圖20和圖21的線X4-X4’獲取的截面圖，而圖23是沿著圖20和圖21的線Y4-Y4’獲取的截面圖。在圖22和圖23中，與在圖14和圖15中使用的元件符號相同的元件符號指代相同的元件。
參考圖22和圖23，堆疊封裝700可以被配置為包括順序地且垂直地堆疊的第一子封裝(圖18和圖19所示的1100)、第二子封裝(圖6的200)、以及兩個第三子封裝(圖10的300)。堆疊在第一子封裝1100上的第二子封裝200和兩個第三子封裝300可以翻轉從而具有面朝下的形狀。
堆疊封裝700的第一級子封裝S5-1100可以利用圖18和圖19所示的第一子封裝1100來實現。如圖22所示，第一級子封裝S5-1100還可以包括與第二RDL圖案1140X的第三接觸圖案1141連接的第一外連接器1410X。如圖23所示，第一級子封裝S5-1100還可以包括與第三RDL圖案1140Y的第五接觸圖案1142連接的第二外連接器1410Y。通過第一外連接器1410X而提供的連接路徑(或者連接通道)可以與通過第二外連接器1410Y而提供的連接路徑(或者連接通道)不同。第一外連接器1410X可以提供用於堆疊封裝700的第一通道，而第二外連接器1410Y可以提供用於堆疊封裝700的第二通道。因而，堆疊封裝700可以通過兩個通道而電連接且信號連接至外部裝置或系統。
堆疊封裝700的第二級子封裝S1-200可以通過將圖6的第二子封裝200翻轉並且將經翻轉的第二子封裝200堆疊在第一級子封裝S5-1100上而實現。堆疊封裝700的第三級子封裝S2-300可以通過將圖10的第三子封裝300翻轉並且將經翻轉的第三子封裝300堆疊在第二級子封裝S1-200上而實現。堆疊封裝700的第四級子封裝S4-300可以通過將圖10的第三子封裝300翻轉並且將經翻轉 的第三子封裝300堆疊在第三級子封裝S2-300上而實現。第二級子封裝S1-200中的第二半導體晶片220可以設置為使得第二半導體晶片220的第一表面223(即，有源表面)與第一子封裝1100的第一表面1123面向相同的方向。第三級子封裝S2-300中的第三半導體晶片320也可以設置為使得第三半導體晶片320的第一表面323(即，有源表面)與第一子封裝1100的第一表面1123面向相同的方向。第四級子封裝S4-200中的第四半導體晶片320’也可以設置為使得第四半導體晶片320’的第一表面323’(即，有源表面)與第一子封裝1100的第一表面1123面向相同的方向。第一級子封裝至第四級子封裝S5-1100、S1-200、S2-300和S4-300可以通過內連接器430而彼此電連接。
參考圖22，第二級子封裝S1-200的用於連接的第二TMV 230X可以電連接至位於第二級子封裝S1-200的下方的第一級子封裝S5-1100的用於連接的第一TMV 1130X。第二級子封裝S1-200的用於連接的第二TMV 230X和第四RDL圖案250可以用作第二半導體晶片220的連接路徑。用於連接的第二TMV 230X可以通過第一內連接器430X電連接至用於連接的第一TMV 1130X。第一級子封裝S5-1100的用於連接的第一TMV 1130X可以通過第二RDL圖案1140X而電連接至第一外連接器1410X。
第一外連接器1410X、第二RDL圖案1140X、第一級子封裝S5-1100的用於連接的第一TMV 1130X、第二級子封裝S1-200的用於連接的第二TMV 230X以及第四RDL圖案250可以用作第二半導體晶片220的電連接路徑。另外，第一外連接器1410X以及第一級子封裝S5-1100的第二RDL圖案1140X和第一RDL圖案1150可以用作第一半導體晶片1120的電連接路徑。
第三級子封裝S2-300的用於旁通的第三TMV 330X可以電連接至第二級子封裝S1-200的用於連接的第二TMV 230X。然而，第三級子封裝S2-300的用於旁通的第三TMV 330X和第四級子封裝S4-300的用於旁通的第四TMV 330X’可以對應於與第三級子封裝S2-300中的第三半導體晶片320和第四級子封裝S4-300中的第四半導體晶片320’電斷連的虛擬通孔。因而，嵌入在第三級子封裝S2-300中的第三半導體晶片320和嵌入在第四級子封裝S4-300中的第四半導體晶片320’可以與第一外連接器1410X電斷連。這樣，由於第三級子封裝S2-300的用於旁通的第三TMV 330X、第四級子封裝S4-300的用於旁通的第四TMV 330X’以及第二級子封裝S1-200的用於連接的第二TMV 230X對應於虛擬通孔，所以可以在堆疊封裝700中省略第三TMV 330X、第四TMV 330X’和第二TMV 230X。
參考圖23，第三級子封裝S2-300的用於連接的第三TMV 330Y可以通過第五RDL圖案350電連接至第三級子封裝S2-300中的第三半導體晶片320。也就是說，第五RDL圖案350和用於連接的第三TMV 330Y可以用作將第三半導體晶片320電連接至另一半導體晶片或另一子封裝的連接路徑。類似地，第四級子封裝S4-300的用於連接的第四TMV 330Y’可以通過第六RDL圖案350’而電連接至第四級子封裝S4-300中的第四半導體晶片320’。用於連接的第四TMV 330Y’可以具有與用於連接的第三TMV 330Y大體相同的形狀，第六RDL圖案350’可以具有與第五RDL圖案350大體相同的形狀，並且第四半導體晶片320’可以具有與第三半導體晶片320大體相同的形狀。
第二外連接器1410Y、第三RDL圖案1140Y、第一級子封裝S3-1100的用於旁通的第一TMV 1130Y、第二級子封裝S1-200的用於旁通的第二TMV 230Y以及第五RDL圖案350可以用作第三半導體晶片320的電連接路徑。另外，第二外連接器1410Y、第三RDL圖案1140Y、第一級子封裝S3-1100的用於旁通的第一TMV 1130Y、第二級子封裝S1-200的用於旁通的第二TMV 230Y、第三級子封裝S2-300的用於連接的第三TMV 330Y以及第六RDL圖案350’可以用作第四半導體晶片320’的電連接路徑。第二級子封裝S1-200的用於 旁通的第二TMV 230Y和第一級子封裝S3-1100的用於旁通的第一TMV 1130Y可以用作將用於連接的第三TMV 330Y連接至第二外連接器1410Y的中間連接路徑。在這種情況下，第四級子封裝S4-300的用於連接的第四TMV 330Y’可以對應於虛擬通孔。因而，可以在第四級子封裝S4-300中省略第四TMV 330Y’。
參考圖22和圖23，堆疊封裝700可以被配置為僅包括依序地堆疊的第一級子封裝至第三級子封裝S5-1100、S1-200和S2-300，而不包括第四級子封裝S4-300。另選地，堆疊封裝700可以被修改為僅包括依序地堆疊的第二級子封裝S1-200和第三級子封裝S2-300，而不包括第一級子封裝S5-1100和第四級子封裝S4-300。
圖22和圖23所示的堆疊封裝700可以被配置為包括第一級子封裝至第四級子封裝S5-1100、S1-200、S2-300和S4-300。然而，在其它一些實施方式中，堆疊封裝700可以被配置為僅包括兩級子封裝，例如，第一級子封裝S5-1100和第三級子封裝S2-300，而不包括第二和第四級子封裝S1-200和S4-300。
圖24和圖25例示了包括第一級子封裝(圖22和圖23的S5-1100)和直接地堆疊在第一級子封裝S5-1100上的第三級子封裝(圖22和圖23的S2-300)的堆疊封裝800。圖24是堆疊封裝800的沿著X軸方向獲取的截面圖800(X)，而圖25是堆疊封裝800的沿著Y軸方向獲取的截面圖800(Y)。圖24是沿著圖20和圖21的線X4-X4’獲取的截面圖，而圖25是沿著圖20和圖21的線Y4-Y4’獲取的截面圖。
參考圖24和圖25，第一級子封裝S5-1100的用於連接的第一TMV 1130X和第三級子封裝S2-300的用於旁通的第三TMV 330X可以對應於虛擬通孔。因而，在堆疊封裝800中，可以省略第一TMV 1130X和第三TMV 330X。第一級子封裝S5-1100的用於旁通的第一TMV 1130Y可以用作將第三半導體晶片320電連接至第二外連接器1410Y的連接路徑。
不同的實施方式可以具有針對晶片的旋轉朝向而以不同順序堆疊的不同數量的晶片。因此，在X軸方向與晶片間隔開的電連接的TMV的堆疊可以與第一組晶片電連接而旁通堆疊中的第二組剩餘晶片。在Y軸方向與晶片間隔開的電連接的TMV的堆疊可以與第二組晶片電連接而旁通第一組晶片。
不同的實施方式可以具有不同的晶片幾何結構以及旋轉的晶片之間的不同的相對旋轉角度。例如，正方形或矩形四側邊晶片可以具有90度的相對旋轉角度，使得Y軸方向從X軸方向旋轉90度。六邊形的六側邊晶片可以具有60度的相對旋轉角度，使得Y軸方向從X軸方向旋轉60度。另外，n側邊晶片可以在X軸方向和Y軸方向之間具有360/n度的相對旋轉角度。
圖26例示了包括採用根據本公開的實施方式的堆疊封裝中的至少一個的記憶卡7800的電子系統7710的方塊圖。記憶卡7800包括諸如非揮發性記憶體裝置之類的記憶體7810和記憶體控制器7820。記憶體7810和記憶體控制器7820可以存儲資料或讀出存儲的資料。記憶體7810和記憶體控制器7820中的至少一個可以包括根據實施方式的堆疊封裝中的至少一個。
記憶體7810可以包括應用了本公開的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810，從而使得回應於來自主機7830的讀取/寫入請求而讀出存儲的資料或者對資料進行存儲。
圖27是例示包括根據實施方式的堆疊封裝中的至少一個的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以通過提供資料移動路徑的匯流排8715而彼此耦接。
在實施方式中，控制器8711可以包括一個或更多個微處理器、數位訊號處理器、微控制器和/或能夠與這些元件執行相同功能的邏輯裝置。控制器8711或記憶體8713可以包括一個或更多個根據本公開的實施方式的堆疊封 裝。輸入/輸出裝置8712可以包括選自小型鍵盤、鍵盤、顯示裝置和觸控式螢幕等中的至少一個。記憶體8713是用於存儲資料的裝置。記憶體8713可以存儲資料和/或要由控制器8711執行的命令等。
記憶體8713可以包括諸如DRAM之類的揮發性記憶體裝置和/或諸如快閃記憶體之類的非揮發性記憶體裝置。例如，快閃記憶體可以被安裝到諸如移動終端或臺式電腦之類的資訊處理系統。快閃記憶體可以構成固態磁碟(SSD)。在這種情況下，電子系統8710可以在快閃記憶體系統中穩定地存儲大量資料。
電子系統8710還可以包括介面8714，介面被配置為將資料發送至通信網路或者從通信網路接收資料。介面8714可以是有線類型或無線類型的。例如，介面8714可以包括天線或者有線收發器或無線收發器。
電子系統8710可以被實現為移動系統、個人電腦、工業電腦或執行各種功能的邏輯系統。例如，移動系統可以是個人數位助理(PDA)、可攜式電腦、平板電腦、行動電話、智慧型電話、無線電話、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統中的任意一種。
如果電子系統8710表示能夠執行無線通訊的裝置，則電子系統8710可以用於使用分碼多工存取(code division multiple access，CDMA)、全球移動通信系統(global system for mobile communications，GSM)、北美數位蜂窩(North American digital cellular，NADC)、增強分時多工存取(enhanced-time division multiple access，E-TDMA)、寬頻分碼多工存取(wideband code division multiple access，WCDMA)、CDMA2000、長期演進(long term evolution，LTE)或無線寬頻網絡(wireless broadband Internet，WiBro)的技術的通信系統中。
已出於例示性目的公開了本公開的實施方式。本領域技術人員 將認識到，在不脫離本公開和所附申請專利範圍的範疇和精神的情況下，可以進行各種修改、添加和替換。

Claims (21)

  1. 一種堆疊封裝，所述堆疊封裝包括：第一子封裝；第二子封裝，所述第二子封裝堆疊在所述第一子封裝上；以及第三子封裝，所述第三子封裝與所述第一子封裝相對地堆疊在所述第二子封裝上，其中，所述第一子封裝包括：第一半導體晶片；用於連接的第一直通塑模穿孔(TMV)，所述用於連接的第一直通塑模穿孔在X軸方向上與所述第一半導體晶片間隔開；用於旁通的第一直通塑模穿孔，所述用於旁通的第一直通塑模穿孔在Y軸方向上與所述第一半導體晶片間隔開；第二重分佈層(RDL)圖案，所述第二重分佈層圖案將所述第一半導體晶片連接至第一外連接器；以及第三重分佈層圖案，所述第三重分佈層圖案將所述用於旁通的第一直通塑模穿孔連接至第二外連接器，其中，所述第二子封裝包括：第二半導體晶片；用於旁通的第二直通塑模穿孔，所述用於旁通的第二直通塑模穿孔在所述Y軸方向上與所述第二半導體晶片間隔開並且連接至所述用於旁通的第一直通塑模穿孔；以及第四重分佈層圖案，所述第四重分佈層圖案將所述第二半導體晶片連接至所述用於連接的第一直通塑模穿孔，並且其中，所述第三子封裝包括： 第三半導體晶片；以及第五重分佈層圖案，所述第五重分佈層圖案將所述第三半導體晶片連接至所述用於旁通的第二直通塑模穿孔。
  2. 如請求項1所述的堆疊封裝，其中，所述第一子封裝還包括第一重分佈層圖案，所述第一重分佈層圖案連接在所述第一半導體晶片和所述用於連接的第一直通塑模穿孔之間，以通過所述用於連接的第一直通塑模穿孔和所述第一重分佈層圖案而將所述第二重分佈層圖案連接至所述第一半導體晶片。
  3. 如請求項2所述的堆疊封裝，其中，所述第一子封裝還包括第一模製層，所述第一模製層至少覆蓋所述第一半導體晶片的側表面，並且其中，所述第一重分佈層圖案從所述第一模製層的第一表面延伸至所述第一半導體晶片的表面上。
  4. 如請求項3所述的堆疊封裝，其中，所述第一重分佈層圖案被設置在所述第二重分佈層圖案上方，以與所述第二重分佈層圖案的一部分垂直地交疊，並且其中，所述第一重分佈層圖案位於與所述第二重分佈層圖案的水準不同的水準處。
  5. 如請求項3所述的堆疊封裝，其中，所述用於連接的第一直通塑模穿孔和所述用於旁通的第一直通塑模穿孔二者基本穿透所述第一模製層，以從所述第一模製層的所述第一表面延伸並且到達所述第一模製層的與所述第一重分佈層圖案相對的第二表面。
  6. 如請求項1所述的堆疊封裝，其中，所述第三重分佈層圖案與所述用於連接的第一直通塑模穿孔和所述第一半導體晶片間隔開且電隔離。
  7. 如請求項1所述的堆疊封裝，其中，所述用於旁通的第一直通塑模穿孔與所述第一半導體晶片電斷連且電隔離。
  8. 如請求項1所述的堆疊封裝，其中，所述第二子封裝還包括用於連接的第二直通塑模穿孔，所述用於連接的第二直通塑模穿孔在所述X軸方向上與所述第二半導體晶片間隔開並且連接至所述用於連接的第一直通塑模穿孔，並且其中，所述第四重分佈層圖案延伸為將所述第二半導體晶片連接至所述用於連接的第二直通塑模穿孔。
  9. 如請求項8所述的堆疊封裝，其中，所述第三子封裝還包括用於旁通的第三直通塑模穿孔，所述用於旁通的第三直通塑模穿孔在所述X軸方向上與所述第三半導體晶片間隔開並且連接至所述用於連接的第二直通塑模穿孔。
  10. 如請求項9所述的堆疊封裝，其中，所述第三子封裝還包括用於連接的第三直通塑模穿孔，所述用於連接的第三直通塑模穿孔在所述Y軸方向上與所述第三半導體晶片間隔開並且連接至所述用於旁通的第二直通塑模穿孔，並且其中，所述第五重分佈層圖案將所述第三半導體晶片連接至所述用於連接的第三直通塑模穿孔。
  11. 如請求項10所述的堆疊封裝，該堆疊封裝還包括第四子封裝，所述第四子封裝與所述第二子封裝相對地堆疊在所述第三子封裝上，其中，所述第四子封裝包括：第四半導體晶片；用於旁通的第四直通塑模穿孔，所述用於旁通的第四直通塑模穿孔在所述X軸方向上與所述第四半導體晶片間隔開並且連接至所述用於旁通的第三直通 塑模穿孔；用於連接的第四直通塑模穿孔，所述用於連接的第四直通塑模穿孔在所述Y軸方向上與所述第四半導體晶片間隔開並且連接至所述用於連接的第三直通塑模穿孔；以及第六重分佈層圖案，所述第六重分佈層圖案將所述第四半導體晶片連接至所述用於連接的第四直通塑模穿孔。
  12. 如請求項1所述的堆疊封裝，其中，所述第四重分佈層圖案包括在所述X軸方向上延伸的導電圖案，並且其中，所述第五重分佈層圖案包括在所述Y軸方向上延伸的導電圖案。
  13. 如請求項1所述的堆疊封裝，其中，所述第三半導體晶片在X-Y平面內基本成直角地與所述第一半導體晶片交疊。
  14. 如請求項1所述的堆疊封裝，其中，所述用於旁通的第一直通塑模穿孔和所述用於旁通的第二直通塑模穿孔通過包括凸塊的第二內連接器彼此連接。
  15. 一種堆疊封裝，該堆疊封裝包括：第一子封裝；以及第三子封裝，所述第三子封裝堆疊在所述第一子封裝上，其中，所述第一子封裝包括：第一半導體晶片；用於旁通的第一直通塑模穿孔(TMV)，所述用於旁通的第一直通塑模穿孔在Y軸方向上與所述第一半導體晶片間隔開；第二重分佈層(RDL)圖案，所述第二重分佈層圖案將所述第一半導體晶片連接至第一外連接器；以及 第三重分佈層圖案，所述第三重分佈層圖案將所述用於旁通的第一直通塑模穿孔連接至第二外連接器，並且其中，所述第三子封裝包括：第三半導體晶片；以及第五重分佈層圖案，所述第五重分佈層圖案將所述第三半導體晶片連接至所述用於旁通的第一直通塑模穿孔。
  16. 如請求項15所述的堆疊封裝，其中，所述第一子封裝還包括用於連接的第一直通塑模穿孔，所述用於連接的第一直通塑模穿孔在X軸方向上與所述第一半導體晶片間隔開。
  17. 一種堆疊封裝，該堆疊封裝包括：第一子封裝；以及第三子封裝，所述第三子封裝堆疊在所述第一子封裝上，其中，所述第一子封裝包括：第一半導體晶片；用於連接的第一直通塑模穿孔(TMV)，所述用於連接的第一直通塑模穿孔在X軸方向上與所述第一半導體晶片間隔開；用於旁通的第一直通塑模穿孔，所述用於旁通的第一直通塑模穿孔在Y軸方向上與所述第一半導體晶片間隔開；以及第一重分佈層(RDL)圖案，所述第一重分佈層圖案將所述第一半導體晶片連接至所述用於連接的第一直通塑模穿孔，其中，所述第三子封裝包括：第三半導體晶片；用於連接的第三直通塑模穿孔，所述用於連接的第三直通塑模穿孔在所述Y軸方向上與所述第三半導體晶片間隔開；以及 第五重分佈層圖案，所述第五重分佈層圖案將所述第三半導體晶片連接至所述用於連接的第三直通塑模穿孔，並且其中，所述第三子封裝堆疊在所述第一子封裝上，使得所述用於連接的第三直通塑模穿孔連接至所述用於旁通的第一直通塑模穿孔。
  18. 如請求項17所述的堆疊封裝，其中，所述用於連接的第一直通塑模穿孔電連接至第一外連接器，並且其中，所述用於旁通的第一直通塑模穿孔電連接至與所述第一外連接器不同的第二外連接器。
  19. 如請求項17所述的堆疊封裝，其中，所述第三子封裝還包括用於旁通的第三直通塑模穿孔，所述用於旁通的第三直通塑模穿孔在所述X軸方向上與所述第三半導體晶片間隔開，連接至所述用於連接的第一直通塑模穿孔，並且通過所述用於連接的第一直通塑模穿孔而連接至所述第一半導體晶片。
  20. 如請求項17所述的堆疊封裝，其中，所述第一重分佈層圖案包括在所述X軸方向上延伸的導電圖案，並且其中，所述第五重分佈層圖案包括在所述Y軸方向上延伸的導電圖案。
  21. 一種堆疊封裝，該堆疊封裝包括：第一子封裝；第二子封裝，所述第二子封裝堆疊在所述第一子封裝上；以及第三子封裝，所述第三子封裝與所述第一子封裝相對地堆疊在所述第二子封裝上，其中，所述第一子封裝包括：第一半導體晶片； 第一模製層，所述第一模製層覆蓋所述第一半導體晶片的側表面；用於連接的第一直通塑模穿孔(TMV)，所述用於連接的第一直通塑模穿孔在X軸方向上與所述第一半導體晶片間隔開；用於旁通的第一直通塑模穿孔，所述用於旁通的第一直通塑模穿孔在Y軸方向上與所述第一半導體晶片間隔開；第一重分佈層(RDL)圖案，所述第一重分佈層圖案從所述第一模製層的第二表面延伸至所述第一半導體晶片的表面上，以將所述第一半導體晶片連接至所述用於連接的第一直通塑模穿孔；第二重分佈層圖案，所述第二重分佈層圖案被設置在所述第一模製層的與所述第一重分佈層圖案相對的第一表面上，以將所述用於連接的第一直通塑模穿孔連接至第一外連接器；以及第三重分佈層圖案，所述第三重分佈層圖案被設置在所述第一模製層的所述第一表面上，以將所述用於旁通的第一直通塑模穿孔連接至第二外連接器，其中，所述第二子封裝包括：第二半導體晶片；用於旁通的第二直通塑模穿孔，所述用於旁通的第二直通塑模穿孔在所述Y軸方向上與所述第二半導體晶片間隔開並且連接至所述用於旁通的第一直通塑模穿孔；以及第四重分佈層圖案，所述第四重分佈層圖案將所述第二半導體晶片連接至所述用於連接的第一直通塑模穿孔，並且其中，所述第三子封裝包括：第三半導體晶片；以及第五重分佈層圖案，所述第五重分佈層圖案將所述第三半導體晶片連 接至所述用於旁通的第二直通塑模穿孔。
TW107139690A 2018-04-30 2018-11-08 包含直通塑模穿孔結構的堆疊封裝 TWI791665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0050263 2018-04-30
KR1020180050263A KR102508552B1 (ko) 2018-04-30 2018-04-30 쓰루 몰드 비아를 포함하는 스택 패키지

Publications (2)

Publication Number Publication Date
TW201946235A true TW201946235A (zh) 2019-12-01
TWI791665B TWI791665B (zh) 2023-02-11

Family

ID=68291677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139690A TWI791665B (zh) 2018-04-30 2018-11-08 包含直通塑模穿孔結構的堆疊封裝

Country Status (4)

Country Link
US (1) US11342315B2 (zh)
KR (1) KR102508552B1 (zh)
CN (1) CN110416202A (zh)
TW (1) TWI791665B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822280B (zh) * 2022-07-05 2023-11-11 創意電子股份有限公司 半導體晶片的介面以及一種具有堆疊式半導體晶片的半導體裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102464066B1 (ko) * 2018-04-30 2022-11-07 에스케이하이닉스 주식회사 쓰루 몰드 비아를 포함하는 스택 패키지
KR20220000753A (ko) 2020-06-26 2022-01-04 삼성전자주식회사 반도체 패키지, 및 이를 가지는 적층 패키지 모듈
US11594477B2 (en) * 2021-04-15 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing semiconductor package
US11744021B2 (en) * 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874781A (en) * 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6884657B1 (en) * 1995-08-16 2005-04-26 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US6365966B1 (en) * 2000-08-07 2002-04-02 Advanced Semiconductor Engineering, Inc. Stacked chip scale package
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
KR100914977B1 (ko) 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100945504B1 (ko) * 2007-06-26 2010-03-09 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
KR101348748B1 (ko) * 2007-08-24 2014-01-08 삼성전자주식회사 재배선 기판을 이용한 반도체 패키지 제조방법
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
KR101013562B1 (ko) * 2009-01-23 2011-02-14 주식회사 하이닉스반도체 큐브 반도체 패키지
KR101695770B1 (ko) * 2010-07-02 2017-01-13 삼성전자주식회사 회전 적층 구조를 갖는 반도체 패키지
US9177832B2 (en) * 2011-09-16 2015-11-03 Stats Chippac, Ltd. Semiconductor device and method of forming a reconfigured stackable wafer level package with vertical interconnect
KR101880155B1 (ko) * 2011-12-22 2018-07-19 에스케이하이닉스 주식회사 적층 반도체 패키지
KR101394203B1 (ko) 2011-12-29 2014-05-14 주식회사 네패스 적층형 반도체 패키지 및 그 제조 방법
TWI576928B (zh) * 2015-10-21 2017-04-01 力成科技股份有限公司 模封互連基板及其製造方法
US10217728B2 (en) * 2016-11-22 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
US11011502B2 (en) * 2018-01-19 2021-05-18 Nepes Co., Ltd. Semiconductor package
KR102542617B1 (ko) * 2018-06-08 2023-06-14 삼성전자주식회사 반도체 패키지, 패키지 온 패키지 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI822280B (zh) * 2022-07-05 2023-11-11 創意電子股份有限公司 半導體晶片的介面以及一種具有堆疊式半導體晶片的半導體裝置

Also Published As

Publication number Publication date
US20190333899A1 (en) 2019-10-31
KR20190125886A (ko) 2019-11-07
CN110416202A (zh) 2019-11-05
US11342315B2 (en) 2022-05-24
KR102508552B1 (ko) 2023-03-10
TWI791665B (zh) 2023-02-11

Similar Documents

Publication Publication Date Title
TWI791665B (zh) 包含直通塑模穿孔結構的堆疊封裝
US10991640B2 (en) Semiconductor packages including bridge die
US10741529B2 (en) Semiconductor packages
US9153557B2 (en) Chip stack embedded packages
CN111613600B (zh) 包括桥接管芯的系统级封装
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
US9324688B2 (en) Embedded packages having a connection joint group
US11201140B2 (en) Semiconductor packages including stacked sub-packages with interposing bridges
TWI791664B (zh) 包含直通塑模穿孔的堆疊封裝
CN112786565A (zh) 具有中介层桥的层叠封装
US10553567B2 (en) Chip stack packages
CN113113386A (zh) 包括具有中介桥的层叠的模块的半导体封装
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
US11127722B2 (en) Stack packages including vertically stacked sub-packages with interposer bridges
US10998294B2 (en) Semiconductor packages having stacked chip structure
US11322475B2 (en) Stack semiconductor packages having wire-bonding connection structure
US11430763B2 (en) Semiconductor packages including stack modules comprised of interposing bridges and semiconductor dies
TWI842777B (zh) 包含支撐基板的堆疊封裝件
KR102487532B1 (ko) 반도체 칩 및 이를 이용한 적층 반도체 칩
TW202101710A (zh) 包含支撐基板的堆疊封裝件