CN110416202A - 包括过模通孔结构的层叠封装件 - Google Patents

包括过模通孔结构的层叠封装件 Download PDF

Info

Publication number
CN110416202A
CN110416202A CN201811453953.8A CN201811453953A CN110416202A CN 110416202 A CN110416202 A CN 110416202A CN 201811453953 A CN201811453953 A CN 201811453953A CN 110416202 A CN110416202 A CN 110416202A
Authority
CN
China
Prior art keywords
tmv
sub
packaging part
semiconductor chip
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811453953.8A
Other languages
English (en)
Inventor
严柱日
崔福奎
李在薰
朴津佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110416202A publication Critical patent/CN110416202A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Led Device Packages (AREA)
  • Hydrogen, Water And Hydrids (AREA)

Abstract

包括过模通孔结构的层叠封装件。一种层叠封装件包括第一子封装件和层叠在第一子封装件上的第二子封装件。第一子封装件包括：用于连接的第一过模通孔(TMV)，其在X轴方向上与第一半导体芯片间隔开；用于旁通的第一TMV，其在Y轴方向上与第一半导体芯片间隔开；以及第一重分布层(RDL)图案，其将第一半导体芯片连接至用于连接的第一TMV。第二子封装件包括：用于连接的第二TMV，其在Y轴方向上与第二半导体芯片间隔开；以及另一RDL图案，其将第二半导体芯片连接至用于连接的第二TMV。第二子封装件层叠在第一子封装件上，使得用于连接的第二TMV连接至用于旁通的第一TMV。

Description

包括过模通孔结构的层叠封装件
技术领域
本公开涉及半导体封装技术，并且更具体地，涉及包括过模通孔(through moldvia，TMV)结构的层叠封装件。
背景技术
近来，在各种电子系统中需要具有高密度且高速运行的半导体封装件。响应于这种需求，很多努力已经聚焦于增加具有多个通道的半导体封装件的带宽。另外，已开发出具有相对小的形状因子的结构的半导体封装件。因此，可以竖直地层叠多个半导体芯片以实现具有大存储容量的紧凑的半导体封装件。
发明内容
根据一实施方式，一种层叠封装件包括第一子封装件、层叠在第一子封装件上的第二子封装件以及与第一子封装件相对地层叠在第二子封装件上的第三子封装件。第一子封装件包括：第一半导体芯片；用于连接的第一过模通孔(TMV)，其在X轴方向上与第一半导体芯片间隔开；用于旁通的第一TMV，其在Y轴方向上与第一半导体芯片间隔开；第二重分布层(RDL)图案，其将第一半导体芯片连接至第一外连接器；以及第三RDL图案，其将用于旁通的第一TMV连接至第二外连接器。第二子封装件包括：第二半导体芯片；用于旁通的第二TMV，其在Y轴方向上与第二半导体芯片间隔开并且连接至用于旁通的第一TMV；以及第四RDL图案，其将第二半导体芯片连接至用于连接的第一TMV。第三子封装件包括第三半导体芯片和第五RDL图案，第五RDL图案将第三半导体芯片连接至用于旁通的第二TMV。
根据另一实施方式，一种层叠封装件包括第一子封装件和层叠在第一子封装件上的第三子封装件。第一子封装件包括：第一半导体芯片；用于旁通的第一过模通孔(TMV)，其在Y轴方向上与第一半导体芯片间隔开；第二重分布层(RDL)图案，其将第一半导体芯片连接至第一外连接器；以及第三RDL图案，其将用于旁通的第一TMV连接至第二外连接器。第三子封装件包括第三半导体芯片和第五RDL图案，第五RDL图案将第三半导体芯片连接至用于旁通的第一TMV。
根据又一实施方式，一种层叠封装件包括第一子封装件和层叠在第一子封装件上的第三子封装件。第一子封装件包括：第一半导体芯片；用于连接的第一过模通孔(TMV)，其在X轴方向上与第一半导体芯片间隔开；用于旁通的第一TMV，其在Y轴方向上与第一半导体芯片间隔开；以及第一重分布层(RDL)图案，其将第一半导体芯片连接至用于连接的第一TMV。第三子封装件包括：第三半导体芯片；用于连接的第三TMV，其在Y轴方向上与第三半导体芯片间隔开；以及第五RDL图案，其将第三半导体芯片连接至用于连接的第三TMV。第三子封装件层叠在第一子封装件上，使得用于连接的第三TMV连接至用于旁通的第一TMV。
根据再一实施方式，一种层叠封装件包括第一子封装件、层叠在第一子封装件上的第二子封装件以及与第一子封装件相对地层叠在第二子封装件上的第三子封装件。第一子封装件包括：第一半导体芯片；第一模具层，其覆盖第一半导体芯片的侧表面；用于连接的第一过模通孔(TMV)，其在X轴方向上与第一半导体芯片间隔开；用于旁通的第一TMV，其在Y轴方向上与第一半导体芯片间隔开；第一重分布层(RDL)图案，其从第一模具层的第二表面延伸至第一半导体芯片的表面上以将第一半导体芯片连接至用于连接的第一TMV；第二RDL图案，其设置在第一模具层的与第一RDL图案相对的第一表面上以将用于连接的第一TMV连接至第一外连接器；以及第三RDL图案，其设置在第一模具层的第一表面上以将用于旁通的第一TMV连接至第二外连接器。第二子封装件包括：第二半导体芯片；用于旁通的第二TMV，其在Y轴方向上与第二半导体芯片间隔开并且连接至用于旁通的第一TMV；以及第四RDL图案，其将第二半导体芯片连接至用于连接的第一TMV。第三子封装件包括第三半导体芯片和第五RDL图案，第五RDL图案将第三半导体芯片连接至用于旁通的第二TMV。
附图说明
图1至图5例示了根据实施方式的层叠封装件中所采用的第一子封装件的示例。
图6至图9例示了根据实施方式的层叠封装件中所采用的第二子封装件的示例。
图10至图13例示了根据实施方式的层叠封装件中所采用的第三子封装件的示例。
图14和15是例示根据实施方式的层叠封装件的截面图。
图16和17是例示根据另一实施方式的层叠封装件的截面图。
图18至图21例示了根据实施方式的层叠封装件中所采用的第一子封装件的另一示例。
图22和图23是例示根据又一实施方式的层叠封装件的截面图。
图24和图25是例示根据再一实施方式的层叠封装件的截面图。
图26是例示采用包括根据实施方式的封装件的存储卡的电子系统的框图。
图27是例示包括根据实施方式的封装件的另一电子系统的框图。
具体实施方式
本文所使用的术语可以对应于考虑其在实施方式中的功能而选择的词语，并且这些术语的含义可以根据这些实施方式所属技术领域的普通技术人员而进行不同的解释。如果被具体定义，则术语可以根据定义而解释。除非另有限定，否则本文所使用的术语(包括技术术语和科学术语)均具有与实施方式所属技术领域的普通技术人员所通常理解的含义相同的含义。
应当理解，尽管本文可能使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一元件区分开，而不用于限定仅元件自身或者意指特定的顺序。
还应理解，当元件或层被称作在另一元件或层“上”、“上方”、“下方”、“之下”或“外部”时，该元件或层可以与该另一元件或层直接接触，或者可以存在中间的元件或层。其它用于描述元件或层的关系的词语应当以相同的方式理解(例如，“在……之间”对“直接在……之间”或者“相邻”对“直接相邻”)。还应理解，当元件或层被称作在另一元件或层“上”、或者“连接至”或“联接至”另一元件或层时，该元件或层可以直接地在该另一元件或层上，或者直接地连接至或联接至该另一元件或层，或者可以存在中间的元件或层。相比之下，当元件被称作“直接在另一元件或层上”，或者“直接连接至”或“直接联接至”另一元件或层时，不存在中间的元件或层。
诸如“下面”、“下方”、“下部”、“上方”、“上部”、“顶”和“底”等的空间相对术语可以用于描述如(例如)附图中所示的元件和/或特征与另外的元件和/或特征之间的关系。应当理解，这些空间相对术语旨在包含除了附图中所描绘的朝向之外的、装置在使用和/或操作中的不同朝向。例如，当附图中的装置被翻转时，被描述为在其它元件或特征下方和/或下面的元件然后将朝向为在所述其它元件或特征的上方。装置可以进行另外的朝向(旋转90度或者在其它方向)，并且本文所使用的空间相对描述符也应进行相应的理解。
半导体封装件可包括诸如半导体芯片或半导体管芯之类的电子器件。半导体芯片或半导体管芯可以通过利用管芯切割工艺将诸如晶圆之类的半导体基板分离为多片而获得。半导体芯片可以对应于存储芯片、逻辑芯片(包括专用集成电路(ASIC)芯片)或片上系统(SoC)。存储芯片可以包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、NAND型闪存电路、NOR型闪存电路、磁随机存取存储器(MRAM)电路、电阻式随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或相变随机存取存储器(PcRAM)电路。逻辑芯片可以包括集成在半导体基板上的逻辑电路。可以在诸如移动电话、与生物技术或医疗保健相关联的电子系统、或可穿戴电子系统之类的通信系统中采用半导体封装件。
在整个说明书当中，相似的附图标记指代相似的元件。即使没有参考一附图而提及或描述附图标记，但是可以参考其它附图而提及或描述该附图标记。另外，即使在一附图中没有示出附图标记，但是可以参考另一附图而提及和描述该附图标记。
图1是根据实施方式的层叠封装件中采用的第一子封装件100的沿着X轴方向获取的截面图100(X)。图2是图1所示的第一子封装件100的沿着Y轴方向获取的截面图100(Y)。图3是沿着图1所示的第一子封装件100中所包括的第一模具层100的第一表面111所获取的平面图100(111)。图4是沿着图1所示的第一子封装件100中所包括的第一模具层100的第二表面112所获取的平面图100(112)。图5是其中设置了图1所示的第一子封装件100的第一过模通孔(TMV)130的平面图100Z。图1是沿着图3的线X1-X1’获取的截面图，图2是沿着图3的线Y1-Y1’获取的截面图，而图5是对应于沿着图1的线Z-Z’获取的水平截面图的平面图。
参考图1，第一子封装件100可以被配置为包括由第一模具层110围绕的第一半导体芯片120。第一子封装件100可以包括基本穿透所述第一模具层110的第一TMV130。第一TMV 130可以是从第一模具层110的第一表面111延伸至到达第一模具层110的第二表面112的导电通孔。第一表面111和第二表面112可以彼此相对。第一模具层110的第一表面111可以对应于第一模具层110的底表面，而第一模具层110的第二表面112可以对应于第一模具层110的顶表面。第一模具层110的第一表面111可以通过侧表面113连接至第一模具层110的第二表面112。第一模具层110的侧表面113可以露出至第一子封装件100的外部区域，以用作第一子封装件100的侧表面的一部分。
第一半导体芯片120可以由用于保护第一半导体芯片120免受外部环境影响的第一模具层110包封。可以利用各种包封材料中的至少一种来形成第一模具层110。第一模具层110可以形成为包括环氧模塑料(EMC)材料。第一模具层110的形状可以通过利用EMC材料执行的模制工艺而确定。
第一模具层110可以形成为显露第一半导体芯片120的第一表面123并且覆盖第一半导体芯片120的侧表面125。第一模具层110可以延伸为覆盖第一半导体芯片120的第二表面124。第一半导体芯片120可以被设置为使得第一半导体芯片120的第二表面124与第一模具层110的第一表面111相邻。第一半导体芯片120的第一表面123可以在第一模具层110的第二表面112处显露和露出。也就是说，第一半导体芯片120的第一表面123可以与第一模具层110的第二表面112共面。第一芯片焊盘121可以设置在第一半导体芯片120的第一表面123上，以用作连接端子。第一芯片焊盘121可以将第一半导体芯片120中的集成电路电连接至外部装置。
参考图1和图5，第一TMV 130可以设置在第一半导体芯片120的外围区域(即，外部区域)。第一TMV 130可以根据第一TMV 130的位置而分为两组。例如，第一TMV 130可以分为用于连接的第一TMV 130X或者用于旁通的第一TMV 130Y。
用于连接的第一TMV 130X可以位于在X轴方向上与第一半导体芯片120间隔开的位置处。用于连接的第一TMV 130X可以设置为面对第一半导体芯片120的侧表面125中所包括的X轴方向上的第一侧表面125X。用于连接的第一TMV 130X可以被排列成与Y轴平行的列。用于连接的第一TMV 130X可以电连接至嵌入在第一模具层110中的第一半导体芯片120。
参考图2和图5，用于旁通的第一TMV 130Y可以位于在Y轴方向上与第一半导体芯片120间隔开的位置处。用于旁通的第一TMV 130Y可以被设置为面对第一半导体芯片120的侧表面125中所包括的Y轴方向上的第二侧表面125Y。用于旁通的第一TMV 130Y可以被排列成与X轴平行的行。用于旁通的第一TMV 130Y可以与嵌入在第一模具层110中的第一半导体芯片120电断连。用于旁通的第一TMV130Y和用于连接的第一TMV 130X可以形成为具有大体相同的形状。然而，不同于用于连接的第一TMV 130X，用于旁通的第一TMV 130Y可以与第一半导体芯片120电断连。因而，用于旁通的第一TMV 130Y可以在电连接方面与用于连接的第一TMV130X不同。
参考图1和图4，第一子封装件100可以包括第一重分布层(RDL)图案150。第一RDL图案150可以包括从第一半导体芯片120的第一表面123延伸至第一模具层110的第二表面112上的导电图案。例如，第一RDL图案150中的每个可以包括第一延伸图案155以及分别连接至第一延伸图案155的两端的第一接触图案151和第二接触图案153。
第一延伸图案155可以从第一半导体芯片120的第一表面123延伸至第一模具层110的第二表面112上。第一RDL图案150的第一接触图案151可以分别连接至第一芯片焊盘121。第一接触图案151可以被设置为分别与第一芯片焊盘121相交叠。第一RDL图案150的第二接触图案153可以分别连接至用于连接的第一TMV 130X。第二接触图案153可以被设置为分别与用于连接的第一TMV 130X的在第一模具层110的第二表面112处显露的端部交叠。
第一半导体芯片120可以通过第一RDL图案150而电连接至用于连接的第一TMV130X。第一半导体芯片120可以不通过第一RDL图案150而电连接至用于旁通的第一TMV130Y。如图2和图4所示，用于旁通的第一TMV 130Y可以与第一半导体芯片120电隔离和电绝缘。
参考图1和图2，第一子封装件100可以包括覆盖第一RDL图案150的第一电介质层170。第一电介质层170可以延伸为覆盖第一半导体芯片120的第一表面123和第一模具层110的第二表面112。第一电介质层170可以用作使第一RDL图案150彼此电绝缘的绝缘层。如图1所示，第一电介质层170可以具有第一开口孔171，第一开口孔171显露第一RDL图案150的第二接触图案153。另外，如图2所示，第一电介质层170还可以具有第二开口孔173，第二开口孔显露用于旁通的第一TMV130Y的端部。
参考图3，第一子封装件100可以包括第二RDL图案140X，第二RDL图案设置在第一模具层110的第一表面111上。另外，第一子封装件100还可以包括第三RDL图案140Y，第三RDL图案设置在第一模具层110的第一表面111上。如图3的平面图中所示，设置有第二RDL图案140X的区域可以与设置有第三RDL图案140Y的区域不同。也就是说，第二RDL图案140X可以设置为不与第三RDL图案140Y竖直地交叠。第二RDL图案140X可以设置在第一模具层110的第一表面111的第一区域140G1中。第一区域140G1可以包括在X轴方向上彼此间隔开的两个区域。第三RDL图案140Y可以设置在第一模具层110的第一表面111的第二区域140G2中。第二区域140G2可以包括在Y轴方向上彼此间隔开的两个区域。在其它实施方式中，第一区域140G1和第二区域140G2可以在几何结构方面与图3所示的几何结构不同。
参考图1和图3，第二RDL图案140X可以包括在第一模具层110的第一表面111上设置并且伸长的导电图案。第二RDL图案140X中的每个可以包括第二延伸图案145以及分别连接至第二延伸图案145的两端的第三接触图案141和第四接触图案143。第二RDL图案140X的第三接触图案141可以是被设置为电连接至外部装置的球形着陆图案(ball landingpattern)。第二RDL图案140X的第四接触图案143可以分别连接至用于连接的第一TMV130X。第四接触图案143可以设置为与用于连接的第一TMV 130X的在第一模具层110的第一表面111处显露的端部交叠。
第四接触图案143可以设置为在平面图中与位于第一半导体芯片120的外部区域的第一模具层110的各部分交叠。第三接触图案141中的每个可以设置为在平面图中与第一半导体芯片120的一部分或者位于第一半导体芯片120的外部区域的第一模具层110的一部分交叠。由于第二延伸图案145将第三接触图案141连接至第四接触图案143，所以第二延伸图案145中的一些可以设置为在平面图中与第一半导体芯片120和位于第一半导体芯片120的外部区域的第一模具层110两者都交叠。这样，由于第三接触图案141中的至少一个可以设置为与位于第一半导体芯片120的外部区域的第一模具层110的一部分相交叠，所以第二RDL图案140X可以具有扇出互连结构。
参考图2和图3，第三RDL图案140Y可以设置为具有与第二RDL图案140X的配置相似的配置。第三RDL图案140Y中的每个可以包括第三延伸图案146以及分别连接至第三延伸图案146的两端的第五接触图案142和第六接触图案144。第三RDL图案140Y的第五接触图案142可以是被设置为电连接至外部装置的球形着陆图案。第三RDL图案140Y的第六接触图案144可以分别连接至用于旁通的第一TMV130Y。第六接触图案144可以设置为与用于旁通的第一TMV 130Y的在第一模具层110的第一表面111处显露的端部交叠。第三RDL图案140Y的第五接触图案142中的一些可以设置为在平面图中与位于第一半导体芯片120的外部区域的第一模具层110的各部分交叠。因而，第三RDL图案140Y也可以具有扇出互连结构。
参考图1和图2，第一子封装件100可以包括第二电介质层160，第二电介质层覆盖第二RDL图案140X和第三RDL图案140Y。第二电介质层160可以延伸为覆盖第一模具层110的第一表面111。第二电介质层160可以用作使第二RDL图案140X和第三RDL图案10Y彼此电绝缘的绝缘层。如图1所示，第二电介质层160可以具有第三开口孔161，该第三开口孔显露第二RDL图案140X的第三接触图案141。另外，如图2所示，第二电介质层160还可以具有第四开口孔163，该第四开口孔显露第三RDL图案140Y的第五接触图案142。
第三接触图案141可以用作与第五接触图案142不同的信号传输路径。例如，在施加至第三接触图案141的信号通过第二RDL图案140X、用于连接的第一TMV130X以及第一RDL图案150而传输至第一半导体芯片120的同时，施加至第五接触图案142的信号可以通过第三RDL图案140Y和用于旁通的第一TMV 130Y而传输至与用于旁通的第一TMV 130Y连接的另一半导体芯片。
图6是根据实施方式的层叠封装件中采用的第二子封装件200的沿着X轴方向获取的截面图200(X)。图7是图6中示出的第二子封装件200的沿着Y轴方向获取的截面图200(Y)。图8是沿着图6所示的第二子封装件200中所包括的第二模具层210的第一表面211所获取的平面图200(211)。图9是沿着图6所示的第二子封装件200中所包括的第二模具层210的第二表面212所获取的平面图200(212)。图6是沿着图8的与X轴方向平行的线X2-X2’获取的截面图，而图7是沿着图8的与Y轴方向平行的线Y2-Y2’获取的截面图。
参考图6，第二子封装件200可以具有与第一子封装件(图1的100)相似的形状。除了图1和图2所示的第一子封装件100的第二电介质层160与第二RDL图案140X和第三RDL图案140Y之外，第二子封装件200可以具有与第一子封装件100大体相同的形状。
第二子封装件200可以被配置为包括由第二模具层210围绕的第二半导体芯片220。第二子封装件200可以包括基本穿透所述第二模具层210的第二TMV 230。第二TMV 230可以是从第二模具层210的第一表面211延伸至到达第二模具层210的第二表面212的导电通孔。第一表面211和第二表面212可以彼此相对。
第二模具层210可以形成为显露第二半导体芯片220的第一表面223并且覆盖第二半导体芯片220的侧表面225。第二模具层210可以延伸为覆盖第二半导体芯片220的第二表面224。第二半导体芯片220可以设置为使得第二半导体芯片220的第二表面224与第二模具层210的第一表面211相邻。第二半导体芯片220的第一表面223可以在第二模具层210的第二表面212处显露和露出。也就是说，第二半导体芯片220的第一表面223可以与第二模具层210的第二表面212共面。第二芯片焊盘221可以设置在第二半导体芯片220的第一表面223上，以用作连接端子。第二芯片焊盘221可以将第二半导体芯片220中的集成电路电连接至外部装置。第二半导体芯片220中的集成电路可以是与第一半导体芯片120中的集成电路大体相同的集成电路。
参考图6和图8，第二TMV 230可以设置在第二半导体芯片220的外围区域(即，外部区域)。可以根据第二TMV 230的位置将第二TMV 230分为两组。例如，第二TMV 230可以分为用于连接的第二TMV 230X或者用于旁通的第二TMV 230Y。
用于连接的第二TMV 230X可以位于在X轴方向上与第二半导体芯片220间隔开的位置处。用于连接的第二TMV 230X可以设置为面对第二半导体芯片220的侧表面225中所包括的X轴方向上的第一侧表面225X。用于连接的第二TMV 230X可以排列成与Y轴平行的列。用于连接的第二TMV 230X可以电连接至嵌入在第二模具层210中的第二半导体芯片220。
参考图7和图8，用于旁通的第二TMV 230Y可以位于在Y轴方向上与第二半导体芯片220间隔开的位置处。用于旁通的第二TMV 230Y可以设置为面对第二半导体芯片220的侧表面225中所包括的Y轴方向上的第二侧表面225Y。用于旁通的第二TMV 230Y可以排列成与X轴平行的行。用于旁通的第二TMV 230Y可以与嵌入在第二模具层210中的第二半导体芯片220电断连。用于旁通的第二TMV 230Y和用于连接的第二TMV 230X可以形成为具有大体相同的形状。然而，不同于用于连接的第二TMV 230X，用于旁通的第二TMV 230Y可以与第二半导体芯片220电断连。因而，用于旁通的第二TMV 230Y可以在电连接方面与用于连接的第二TMV230X不同。
参考图6和图9，第二子封装件200可以包括第四重分布层(RDL)图案250。第四RDL图案250可以包括从第二半导体芯片220的第一表面223延伸至第二模具层210的第二表面212上的导电图案。例如，第四RDL图案250中的每个可以包括第四延伸图案255以及分别连接至第四延伸图案255的两端的第七接触图案251和第八接触图案253。
第四延伸图案255可以从第二半导体芯片220的第一表面223延伸至第二模具层210的第二表面212上。第四延伸图案255可以在X轴方向上延伸。第四RDL图案250的第七接触图案251可以分别连接至第二芯片焊盘221。第七接触图案251可以设置为分别与第二芯片焊盘221相交叠。第四RDL图案250的第八接触图案253可以分别连接至用于连接的第二TMV 230X。第八接触图案253可以设置为分别与用于连接的第二TMV 230X的在第二模具层210的第二表面212处显露的端部交叠。
第二半导体芯片220可以通过第四RDL图案250而电连接至用于连接的第二TMV230X。第二半导体芯片220可不通过第四RDL图案250电连接至用于旁通的第二TMV 230Y。如图6所示，用于旁通的第二TMV 230Y可以与第二半导体芯片220电隔离和电绝缘。
参考图6和图7，第二子封装件200可以包括覆盖第四RDL图案250的第三电介质层270。第三电介质层270可以延伸为覆盖第二半导体芯片220的第一表面223和第二模具层210的第二表面212。第三电介质层270可以用作使第四RDL图案250彼此电绝缘的绝缘层。如图6所示，第三电介质层270可以具有第五开口孔271，该第五开口孔271显露第四RDL图案250的第八接触图案253。另外，如图7所示，第三电介质层270还可以具有第六开口孔273，该第六开口孔显露用于旁通的第二TMV 230Y的端部。
图10是根据实施方式的层叠封装件中采用的第三子封装件300的沿着X轴方向获取的截面图300(X)。图11是图10中所示的第三子封装件300的沿着Y轴方向获取的截面图300(Y)。图12是沿着图10所示的第三子封装件300中所包括的第三模具层310的第一表面311所获取的平面图300(311)。图13是沿着图10所示的第三子封装件300中所包括的第三模具层310的第二表面312所获取的平面图300(312)。图10是沿着图12和图13的与X轴方向平行的线X3-X3’获取的截面图，而图11是沿着图12和图13的与Y轴方向平行的线Y3-Y3’获取的截面图。
参考图10，第三子封装件300可以具有与第二子封装件(图9的200)相似的形状。第三子封装件300可以具有与在X-Y平面中旋转90度的第二子封装件200大体相同的形状。
第三子封装件300可以被配置为包括由第三模具层310围绕的第三半导体芯片320。第三子封装件300可以包括基本穿透第三模具层310的第三TMV 330。第三TMV330可以是从第三模具层310的第一表面311延伸至到达第三模具层310的第二表面312的导电通孔。第一表面311和第二表面312可以彼此相对。
第三模具层310可以形成为显露第三半导体芯片320的第一表面323并且覆盖第三半导体芯片320的侧表面325。第三模具层310可以延伸为覆盖第三半导体芯片320的第二表面324。第三半导体芯片320可以设置为使得第三半导体芯片320的第二表面324与第三模具层310的第一表面311相邻。第三半导体芯片320的第一表面323可以在第三模具层310的第二表面312处显露和露出。也就是说，第三半导体芯片320的第一表面323可以与第三模具层310的第二表面312共面。
参考图11，第三芯片焊盘321可以设置在第三半导体芯片320的第一表面323上，以用作连接端子。第三芯片焊盘321可以将第三半导体芯片320中的集成电路电连接至外部装置。第三半导体芯片320中的集成电路可以是与第二半导体芯片220中的集成电路大体相同的集成电路。第三半导体芯片320可以具有与在X-Y平面中旋转90度的第二半导体芯片220相同的形状。
参考图11和图12，第三TMV 330可以设置在第三半导体芯片320的外围区域(即，外部区域)。可以根据第三TMV 330的位置将第三TMV 330分为两组。例如，第三TMV 330可以分为用于连接的第三TMV 330Y或者用于旁通的第三TMV 330X。用于连接的第三TMV 330Y可以位于用于连接的第二TMV 230X在X-Y平面中利用第二子封装件200的中心点作为旋转轴线而旋转90度所在的位置处。用于旁通的第三TMV 330X可以位于用于旁通的第二TMV 230Y在X-Y平面中利用第二子封装件200的中心点作为旋转轴线而旋转90度所在的位置处。考虑第三子封装件300层叠在第二子封装件(图8中的200)上的情况，用于连接的第三TMV 330Y可以设置为在平面图中与用于旁通的第二TMV 230Y竖直地交叠。第三半导体芯片320可以具有与在X-Y平面中旋转90度的第二半导体芯片220大体相同的形状。在这种情况下，第三半导体芯片320可以层叠在第二半导体芯片220上从而在X-Y平面中成直角地与第二半导体芯片220交叠。
参考图12，用于连接的第三TMV 330Y可以位于在Y轴方向上与第三半导体芯片320间隔开的位置处。用于连接的第三TMV 330Y可以设置为面对第三半导体芯片320的侧表面325中所包括的Y轴方向上的第二侧表面325Y。用于连接的第三TMV 330Y可以排列成与X轴平行的行。用于连接的第三TMV 330Y可以电连接至嵌入在第三模具层310中的第三半导体芯片320。
参考图10和图12，用于旁通的第三TMV 330X可以位于在X轴方向上与第三半导体芯片320间隔开的位置处。用于旁通的第三TMV 330X可以设置为面对第三半导体芯片320的侧表面325中所包括的X轴方向上的第一侧表面325X。用于旁通的第三TMV 330X可以排列成与Y轴平行的列。用于旁通的第三TMV 330X可以与嵌入在第三模具层310中的第三半导体芯片320电断连。用于旁通的第三TMV 330X和用于连接的第三TMV 330Y可以形成为具有大体相同的形状。然而，不同于用于连接的第三TMV 330Y，用于旁通的第三TMV 330X可以与第三半导体芯片320电断连。因而，用于旁通的第三TMV 330X可以在电连接方面与用于连接的第三TMV330Y不同。
参考图11和图13，第三子封装件300可以包括第五重分布层(RDL)图案350。第五RDL图案350可以包括从第三半导体芯片320的第一表面323延伸至第三模具层310的第二表面312上的导电图案。例如，第五RDL图案350中的每个可以包括第五延伸图案355以及分别连接至第五延伸图案355的两端的第九接触图案351和第十接触图案353。
第五延伸图案355可以从第三半导体芯片320的第一表面323延伸至第三模具层310的第二表面312上。第五延伸图案355可以是在Y轴方向上延伸的导电图案。第五RDL图案350的第九接触图案351可以分别连接至第三芯片焊盘321。第九接触图案351可以设置为分别与第三芯片焊盘321相交叠。第五RDL图案350的第十接触图案353可以分别连接至用于连接的第三TMV 330Y。第十接触图案353可以设置为分别与用于连接的第三TMV 330Y的在第三模具层310的第二表面312处显露的端部交叠。
第三半导体芯片320可以通过第五RDL图案350而电连接至用于连接的第三TMV330Y。与之相反，第三半导体芯片320可以不通过第五RDL图案350电连接至用于旁通的第三TMV 330X。如图10所示，用于旁通的第三TMV 330X可以与第三半导体芯片320电隔离和电绝缘。
参考图10和图11，第三子封装件300可以包括覆盖第五RDL图案350的第四电介质层370。第四电介质层370可以延伸为覆盖第三半导体芯片320的第一表面323和第三模具层310的第二表面312。第四电介质层370可以用作使第五RDL图案350彼此电绝缘的绝缘层。如图11所示，第四电介质层370可以具有第七开口孔371，该第七开口孔371显露第五RDL图案350的第十接触图案353。另外，如图10所示，第四电介质层370还可以具有第八开口孔373，该第八开口孔显露用于旁通的第三TMV 330X的端部。
第三子封装件(图10的300)可以竖直地层叠在第一子封装件(图1的100)或第二子封装件(图6的200)上。另选地，第二子封装件(图6的200)和第三子封装件(图10的300)可以顺序地层叠在第一子封装件(图1的100)上。
图14和图15是例示根据实施方式的层叠封装件500的截面图。图14是层叠封装件500的沿着X轴方向获取的截面图500(X)，而图15是层叠封装件500的沿着Y轴方向获取的截面图500(Y)。也就是说，图14是层叠封装件500的沿着线X1-X1’获取的截面图500(X)，而图15是层叠封装件500的沿着线Y1-Y1’获取的截面图500(Y)。图14和图15所示的层叠封装件500可以包括竖直地层叠的第一子封装件(图1的100)，第二子封装件(图6的200)以及第三子封装件(图10的300)。
参考图14和图15，层叠封装件500可以包括第二级子封装件S1-200和竖直地层叠在第二级子封装件S1-200上的第三级子封装件S2-300。因而，第三半导体芯片320可以基本层叠在第二半导体芯片220上。在一些情况下，为了易于和便于解释，可以将第二级子封装件S1-200中所包括的第二半导体芯片220称作第一半导体芯片。在一些其它情况下，为了易于和便于解释，可以将第三级子封装件S2-300中所包括的第三半导体芯片320称作第一半导体芯片。尽管在本文中使用术语“第一”至“第五”来描述半导体芯片、RDL图案和子封装件的层级，但是这些术语仅用于区分一个元件和另一元件，而不用于仅限定元件自身，或者意味着特定的顺序。这对于理解如附图中所示的半导体芯片、子封装件和RDL图案的形状可以是有效的。图6和图7所示的第二子封装件200可以用作第二级子封装件S1-200。图10和图11所示的第三子封装件300可以用作第三级子封装件S2-300。
第一级子封装件S3-100可以附加地层叠在第二级子封装件S1-200的与第三级子封装件S2-300相对的底表面上。图1和图2所示的第一子封装件100可以用作第一级子封装件S3-100。第四级子封装件S4-300可以附加地层叠在第三级子封装件S2-300的与第二级子封装件S1-200相对的顶表面上。图10和图11所示的第三子封装件300可以用作第四级子封装件S4-300。术语“第一级”至“第四级”仅用于将层叠的子封装件相互区分开，而不用于限定仅子封装件自身，或者意味着特定的顺序。
第一级子封装件至第四级子封装件S3-100、S1-200、S2-300和S4-300可以通过内连接器430X、430Y彼此电连接。内连接器430X、430Y可以是导电凸块。
参考图14，第二级子封装件S1-200的用于连接的第二TMV 230X可以通过第四RDL图案250而电连接至第二级子封装件S1-200中的第二半导体芯片220。也就是说，第四RDL图案250和用于连接的第二TMV 230X可以用作将第二半导体芯片220电连接至另一半导体芯片或另一子封装件的连接路径。
第二级子封装件S1-200的用于连接的第二TMV 230X可以电连接至与第三级子封装件S2-300相对地位于第二级子封装件S1-200的下方的第一级子封装件S3-100的用于连接的第一TMV 130X。用于连接的第二TMV 230X可以通过第一内连接器430X而电连接至用于连接的第一TMV 130X。第一级子封装件S3-100的用于连接的第一TMV 130X可以电连接至第二RDL图案140X。第一外连接器410X可以附接至第二RDL图案140X的第三接触图案141。第一外连接器410X可以是将层叠封装件500连接至外部装置的连接构件。第一外连接器410X可以是焊球或凸块。
第一外连接器410X、第二RDL图案140X、第一级子封装件S3-100的用于连接的第一TMV 130X、第二级子封装件S1-200的用于连接的第二TMV 230X以及第四RDL图案250可以用作第二半导体芯片220的电连接路径。另外，第一外连接器410X、第二RDL图案140X、第一级子封装件S3-100的用于连接的第一TMV 130X以及第一RDL图案150可以用作第一半导体芯片120的电连接路径。
第三级子封装件S2-300的用于旁通的第三TMV 330X可以电连接至第二级子封装件S1-200的用于连接的第二TMV 230X。然而，第三级子封装件S2-300的用于旁通的第三TMV330X和第四级子封装件S4-300的用于旁通的第四TMV 330X’可以对应于不与第三级子封装件S2-300中的第三半导体芯片320和第四级子封装件S4-300中的第四半导体芯片320’电连接的虚拟通孔。因而，嵌入在第三级子封装件S2-300中的第三半导体芯片320和嵌入在第四级子封装件S4-300中的第四半导体芯片320’可以与第一外连接器410X电断连。
参考图15，第三级子封装件S2-300的用于连接的第三TMV 330Y可以通过第五RDL图案350电连接至第三级子封装件S2-300中的第三半导体芯片320。也就是说，第五RDL图案350和用于连接的第三TMV 330Y可以用作将第三半导体芯片320电连接至另一半导体芯片或另一子封装件的连接路径。类似地，第四级子封装件S4-300的用于连接的第四TMV 330Y’可以通过第六RDL图案350’电连接至第四级子封装件S4-300中的第四半导体芯片320’。用于连接的第四TMV 330Y’可以具有与用于连接的第三TMV 330Y大体相同的形状，第六RDL图案350’可以具有与第五RDL图案350大体相同的形状，并且第四半导体芯片320’可以具有与第三半导体芯片320大体相同的形状。
第三级子封装件S2-300的用于连接的第三TMV 330Y可以电连接至与第四级子封装件S4-300相对地位于第三级子封装件S2-300的下方的用于旁通的第二TMV230Y。用于连接的第三TMV 330Y可以通过第二内连接器430Y电连接至用于旁通的第二TMV 230Y。第二级子封装件S1-200的用于旁通的第二TMV 230Y可以通过第二内连接器430Y而电连接至第一级子封装件S3-100的用于旁通的第一TMV130Y。用于旁通的第一TMV 130Y可以电连接至第三RDL图案140Y。第二外连接器410Y可以附接至第三RDL图案140Y的第五接触图案142。第二外连接器410Y可以是将层叠封装件500连接至外部装置的连接构件。第二外连接器410Y可以在电连接方面不同于第一外连接器410X。
第二外连接器410Y、第三RDL图案140Y、第一级子封装件S3-100的用于旁通的第一TMV 130Y、第二级子封装件S1-200的用于旁通的第二TMV 230Y、第三级子封装件S2-300的用于连接的第三TMV 330Y以及第五RDL图案350可以用作第三半导体芯片320的电连接路径。另外，第二外连接器410Y、第三RDL图案140Y、第一级子封装件S3-100的用于旁通的第一TMV 130Y、第二级子封装件S1-200的用于旁通的第二TMV 230Y、第三级子封装件S2-300的用于连接的第三TMV 330Y、第四级子封装件S4-300的用于连接的第四TMV 330Y’以及第六RDL图案350’可以用作第四半导体芯片320’的电连接路径。第二级子封装件S1-200的用于旁通的第二TMV 230Y和第一级子封装件S3-100的用于旁通的第一TMV 130Y可以用作将用于连接的第三TMV 330Y连接至第二外连接器410Y的中间连接路径。
图14和图15所示的层叠封装件500可以被配置为包括第一级子封装件至第四级子封装件S3-100、S1-200、S2-300和S4-300。然而，在其它一些实施方式中，层叠封装件500可以被配置为仅包括两级子封装件，例如，第一级子封装件S3-100和第三级子封装件S2-300。
图16和图17所示的层叠封装件600可以提供包括顺序地层叠的第一级子封装件S3-100和第三级子封装件S2-300的结构的示例。图16是层叠封装件600的沿着X轴方向获取的截面图600(X)，而图17是层叠封装件600的沿着Y轴方向获取的截面图600(Y)。
参考图16和图17，第一级子封装件S3-100的用于连接的第一TMV 130X可以用作将第一半导体芯片120电连接至第一外连接器410X的连接路径。第三级子封装件S2-300的用于连接的第三TMV 330Y和第一级子封装件S3-100的用于旁通的第一TMV 130Y可以用作将第三半导体芯片320电连接至第二外连接器410Y的连接路径。
参考图14和图15，多个半导体芯片120、220、320和320’可以层叠为具有面朝上(faced-up)的形状，以提供层叠封装件500。然而，在其它一些实施方式中，多个半导体芯片120、220、320和320’可以层叠为具有面朝下的形状，使得半导体芯片120、220、320和320’的所有的第一表面123、223、323和323’面对第一外连接器410X和第二外连接器410Y。在这种情况下，可以改变第一RDL图案150、第二RDL图案140X和第三RDL图案140Y的位置和电连接。
图18至图21例示了根据实施方式的层叠封装件中所采用的另一第一子封装件1100。图18至图21所示的第一子封装件1100可以对应于参考图1至图5所描述的第一子封装件100的另一示例。在图8至图21中，与图1至图5所示具有相同形状的构件可以被理解为大体相同的元件。
图18是第一子封装件1100的沿着X轴方向获取的截面图1100(X)。图19是第一子封装件1100的沿着Y轴方向获取的截面图1100(Y)。图20是沿着图18所示的第一子封装件1100中所包括的第一电介质层1170的表面1171S所获取的平面图1100(1171S)。图21是沿着图18所示的第一子封装件1100中所包括的第一模具层1100的第一表面1112所获取的平面图1100(1112)。图18是沿着图20和图21的线X4-X4’获取的截面图，而图19是沿着图20和图21的线Y4-Y4’获取的截面图。
参考图18，第一子封装件1100可以被配置为包括由第一模具层1110围绕的第一半导体芯片1120。第一子封装件1100可以包括基本穿透第一模具层1110的第一TMV 1130。第一TMV 1130可以是从第一模具层1110的第一表面1112延伸至到达第一模具层1110的第二表面1111的导电通孔。
第一表面1112和第二表面1111可以彼此相对。第一模具层1110的第一表面1112和第二表面1111可以为了便于解释而分别理解为第二表面和第一表面。第一模具层1110的侧表面1113可以是第一子封装件1100的侧表面的部分，并且可以显露或露出至第一子封装件1100的外部区域。第一模具层1110可以显露第一半导体芯片1120的第一表面1123并且可以延伸从而覆盖第一半导体芯片1120的侧表面1125。第一模具层1110也可以延伸为覆盖第一半导体芯片1120的第二表面1124。
第一芯片焊盘1121可以设置在第一半导体芯片1120的第一表面1123上，以用作连接端子。
参考图18和图21，第一TMV 1130可以分为用于连接的第一TMV 1130X或者用于旁通的第一TMV 1130Y。用于连接的第一TMV 1130X可以位于在X轴方向上与第一半导体芯片1120间隔开的位置处。用于连接的第一TMV 1130X可以设置为面对第一半导体芯片1120的侧表面1125中所包括的X轴方向上的第一侧表面1125X。用于连接的第一TMV 1130X可以电连接至嵌入在第一模具层1110中的第一半导体芯片1120。
参考图19和图21，用于旁通的第一TMV 1130Y可以位于在Y轴方向上与第一半导体芯片1120间隔开的位置处。用于旁通的第一TMV 1130Y可以设置为面对第一半导体芯片1120的侧表面1125中所包括的Y轴方向上的第二侧表面1125Y。用于旁通的第一TMV 130Y可以与嵌入在第一模具层1110中的第一半导体芯片1120电断连且电隔离。
再次参考图18和图21，第一子封装件1100可以包括第一重分布层(RDL)图案1150。第一RDL图案1150可以将用于连接的第一TMV 1130X电连接至第一半导体芯片1120。第一RDL图案1150可以包括从第一半导体芯片1120的第一表面1123延伸至第一模具层1110的第一表面1112上的导电图案。具体而言，第一RDL图案1150中的每个可以包括第一延伸图案1155以及分别连接至第一延伸图案1155的两端的第一接触图案1151和第二接触图案1153。第一延伸图案1155可以从第一半导体芯片1120的第一表面1123延伸至第一模具层1110的第一表面1112上。第一RDL图案1150的第一接触图案1151可以分别连接至第一芯片焊盘1121。第一RDL图案1150的第二接触图案1153可以分别连接至用于连接的第一TMV 1130X。第一半导体芯片1120可以通过第一RDL图案1150而电连接至用于连接的第一TMV 1130X。
参考图18和图19，第一子封装件1100可以包括覆盖第一RDL图案1150的第一电介质层1171。第一电介质层1171可以延伸为覆盖第一半导体芯片1120的第一表面1123和第一模具层1110的第一表面1112。第一电介质层1171可以具有第一开口孔1175，该第一开口孔1175显露第一RDL图案1150的第二接触图案1153。另外，第一电介质层1171还可以具有第二开口孔1179，该第二开口孔显露用于旁通的第一TMV 1130Y的端部。
参考图18和图20，第一子封装件1100可以包括设置在第一电介质层1171的与第一RDL图案1150相对的表面1171S上的第二RDL图案1140X。第二RDL图案1140X可以是在第一电介质层1171的表面1171S上设置并伸长的导电图案。第二RDL图案1140X可以部分地与第一RDL图案1150交叠。第二RDL图案1140X可以与第一RDL图案1150位于不同的水平处。第一RDL图案1150可以位于在第一半导体芯片1120和第二RDL图案1140X之间的水平。第一RDL图案1150可以将用于连接的第一TMV 1130X连接至第一半导体芯片1120，并且也可以将第二RDL图案1140X连接至用于连接的第一TMV 1130X。
参考图19和图20，第一子封装件1100还可以包括第三RDL图案1140Y，该第三RDL图案与第二RDL图案1140X不同地设置在第一电介质层1171的表面1171S上。第三RDL图案1140Y可以是在第一电介质层1171的表面1171S上设置并伸长的导电图案。如图20的平面图中所示，设置有第二RDL图案1140X的区域可以与设置有第三RDL图案1140Y的区域不同。也就是说，第二RDL图案1140X可以在平面图中设置为不与第三RDL图案1140Y竖直地交叠。第二RDL图案1140X可以设置在第一电介质层1171的表面1171S的第一区域1140G1中。第一区域1140G1可以包括在X轴方向上彼此间隔开的两个区域。第三RDL图案1140Y可以设置在第一电介质层1171的表面1171S的第二区域1140G2中。第二区域1140G2可以包括在Y轴方向上彼此间隔开的两个区域。在其它实施方式中，第一区域1140G1和第二区域1140G2可以在几何结构方面与图20所示的几何结构不同。
参考图18和图20，第二RDL图案1140X中的每个可以包括第二延伸图案1145以及分别连接至第二延伸图案1145的两端的第三接触图案1141和第四接触图案1143。第二RDL图案1140X的第三接触图案1141可以是设置为电连接至外部装置的球形着陆图案。第二RDL图案1140X的第四接触图案1143可以延伸为填充第一开口孔1175，并且可以通过第一开口孔1175而接触第一RDL图案1150的第二接触图案1153。第二RDL图案1140X的第四接触图案1143可以与第一RDL图案1150的第二接触图案1153接触并且竖直地交叠。也就是说，第二RDL图案1140X的第四接触图案1143可以分别电连接至第一RDL图案1150的第二接触图案1153。第二RDL图案1140X的第四接触图案1143可以设置为与用于连接的第一TMV 1130X的在第一模具层1110的第一表面1112处显露的端部交叠。
第四接触图案1143可以设置为在平面图中与位于第一半导体芯片1120的外部区域的第一模具层1110的各部分交叠。第三接触图案1141中的每个可以设置为在平面图中与第一半导体芯片1120的一部分或者位于第一半导体芯片1120的外部区域的第一模具层1110的一部分交叠。由于第二延伸图案1145将第三接触图案1141连接至第四接触图案1143，第二延伸图案1145中的一些可以设置为在平面图中与第一半导体芯片1120和位于第一半导体芯片1120的外部区域的第一模具层1110两者都相交叠。这样，由于第三接触图案1141中的至少一个可以设置为与位于第一半导体芯片1120的外部区域的第一模具层1110的一部分相交叠，所以包括第二RDL图案1140X的第一子封装件1100可以具有扇出封装结构。
再次参考图19和图20，第三RDL图案1140Y可以设置为具有与第二RDL图案1140X的配置相似的配置。第三RDL图案1140Y中的每个可以包括第三延伸图案1146以及分别连接至第三延伸图案1146的两端的第五接触图案1142和第六接触图案1144。第三RDL图案1140Y的第五接触图案1142可以是设置为电连接至外部装置的球形着陆图案。第三RDL图案1140Y的第六接触图案1144可以分别连接至用于旁通的第一TMV 1130Y。第六接触图案1144可以设置为与用于旁通的第一TMV 1130Y的通过第一电介质层1171的第二开口孔1179显露的端部相接触和交叠。第三RDL图案1140Y的第五接触图案1142中的一些可以设置为在平面图中与位于第一半导体芯片1120的外部区域的第一模具层1110的各部分交叠。因而，第三RDL图案1140Y也可以具有扇出互连结构。
参考图18和图19，第一子封装件1100还可以包括第二电介质层1173，该第二电介质层覆盖第二RDL图案1140X和第三RDL图案1140Y。第二电介质层1173可以延伸为覆盖第一电介质层1171的表面1171S。第二电介质层1173可以具有第三开口孔1177，该第三开口孔显露第二RDL图案1140X的第三接触图案1141以及第三RDL图案1140Y的第五接触图案1142。
第三接触图案1141可以用作与第五接触图案1142不同的信号传输路径。例如，在施加至第三接触图案1141的信号通过第二RDL图案1140X和第一RDL图案1150而传输至第一半导体芯片1120的同时，施加至第五接触图案1142的信号可以通过第三RDL图案1140Y和用于旁通的第一TMV 1130Y而传输至与用于旁通的第一TMV1130Y连接的另一半导体芯片。
图22和图23是例示根据又一实施方式的层叠封装件700的截面图。图22是层叠封装件700的沿着X轴方向获取的截面图700(X)，而图23是层叠封装件700的沿着Y轴方向获取的截面图700(Y)。图22是沿着图20和图21的线X4-X4’获取的截面图，而图23是沿着图20和图21的线Y4-Y4’获取的截面图。在图22和图23中，与在图14和图15中使用的附图标记相同的附图标记指代相同的元件。
参考图22和图23，层叠封装件700可以被配置为包括顺序地且竖直地层叠的第一子封装件(图18和图19所示的1100)、第二子封装件(图6的200)、以及两个第三子封装件(图10的300)。层叠在第一子封装件1100上的第二子封装件200和两个第三子封装件300可以翻转从而具有面朝下的形状。
层叠封装件700的第一级子封装件S5-1100可以利用图18和图19所示的第一子封装件1100来实现。如图22所示，第一级子封装件S5-1100还可以包括与第二RDL图案1140X的第三接触图案1141连接的第一外连接器1410X。如图23所示，第一级子封装件S5-1100还可以包括与第三RDL图案1140Y的第五接触图案1142连接的第二外连接器1410Y。通过第一外连接器1410X而提供的连接路径(或者连接通道)可以与通过第二外连接器1410Y而提供的连接路径(或者连接通道)不同。第一外连接器1410X可以提供用于层叠封装件700的第一通道，而第二外连接器1410Y可以提供用于层叠封装件700的第二通道。因而，层叠封装件700可以通过两个通道而电连接且信号连接至外部装置或系统。
层叠封装件700的第二级子封装件S1-200可以通过将图6的第二子封装件200翻转并且将经翻转的第二子封装件200层叠在第一级子封装件S5-1100上而实现。层叠封装件700的第三级子封装件S2-300可以通过将图10的第三子封装件300翻转并且将经翻转的第三子封装件300层叠在第二级子封装件S1-200上而实现。层叠封装件700的第四级子封装件S4-300可以通过将图10的第三子封装件300翻转并且将经翻转的第三子封装件300层叠在第三级子封装件S2-300上而实现。第二级子封装件S1-200中的第二半导体芯片220可以设置为使得第二半导体芯片220的第一表面223(即，有源表面)与第一子封装件1100的第一表面1123面向相同的方向。第三级子封装件S2-300中的第三半导体芯片320也可以设置为使得第三半导体芯片320的第一表面323(即，有源表面)与第一子封装件1100的第一表面1123面向相同的方向。第四级子封装件S4-200中的第四半导体芯片320’也可以设置为使得第四半导体芯片320’的第一表面323’(即，有源表面)与第一子封装件1100的第一表面1123面向相同的方向。第一级子封装件至第四级子封装件S5-1100、S1-200、S2-300和S4-300可以通过内连接器430而彼此电连接。
参考图22，第二级子封装件S1-200的用于连接的第二TMV 230X可以电连接至位于第二级子封装件S1-200的下方的第一级子封装件S5-1100的用于连接的第一TMV 1130X。第二级子封装件S1-200的用于连接的第二TMV 230X和第四RDL图案250可以用作第二半导体芯片220的连接路径。用于连接的第二TMV 230X可以通过第一内连接器430X电连接至用于连接的第一TMV 1130X。第一级子封装件S5-1100的用于连接的第一TMV 1130X可以通过第二RDL图案1140X而电连接至第一外连接器1410X。
第一外连接器1410X、第二RDL图案1140X、第一级子封装件S5-1100的用于连接的第一TMV 1130X、第二级子封装件S1-200的用于连接的第二TMV 230X以及第四RDL图案250可以用作第二半导体芯片220的电连接路径。另外，第一外连接器1410X以及第一级子封装件S5-1100的第二RDL图案1140X和第一RDL图案1150可以用作第一半导体芯片1120的电连接路径。
第三级子封装件S2-300的用于旁通的第三TMV 330X可以电连接至第二级子封装件S1-200的用于连接的第二TMV 230X。然而，第三级子封装件S2-300的用于旁通的第三TMV330X和第四级子封装件S4-300的用于旁通的第四TMV 330X’可以对应于与第三级子封装件S2-300中的第三半导体芯片320和第四级子封装件S4-300中的第四半导体芯片320’电断连的虚拟通孔。因而，嵌入在第三级子封装件S2-300中的第三半导体芯片320和嵌入在第四级子封装件S4-300中的第四半导体芯片320’可以与第一外连接器1410X电断连。这样，由于第三级子封装件S2-300的用于旁通的第三TMV 330X、第四级子封装件S4-300的用于旁通的第四TMV 330X’以及第二级子封装件S1-200的用于连接的第二TMV 230X对应于虚拟通孔，所以可以在层叠封装件700中省略第三TMV 330X、第四TMV 330X’和第二TMV 230X。
参考图23，第三级子封装件S2-300的用于连接的第三TMV 330Y可以通过第五RDL图案350电连接至第三级子封装件S2-300中的第三半导体芯片320。也就是说，第五RDL图案350和用于连接的第三TMV 330Y可以用作将第三半导体芯片320电连接至另一半导体芯片或另一子封装件的连接路径。类似地，第四级子封装件S4-300的用于连接的第四TMV 330Y’可以通过第六RDL图案350’而电连接至第四级子封装件S4-300中的第四半导体芯片320’。用于连接的第四TMV 330Y’可以具有与用于连接的第三TMV 330Y大体相同的形状，第六RDL图案350’可以具有与第五RDL图案350大体相同的形状，并且第四半导体芯片320’可以具有与第三半导体芯片320大体相同的形状。
第二外连接器1410Y、第三RDL图案1140Y、第一级子封装件S3-1100的用于旁通的第一TMV 1130Y、第二级子封装件S1-200的用于旁通的第二TMV 230Y以及第五RDL图案350可以用作第三半导体芯片320的电连接路径。另外，第二外连接器1410Y、第三RDL图案1140Y、第一级子封装件S3-1100的用于旁通的第一TMV1130Y、第二级子封装件S1-200的用于旁通的第二TMV 230Y、第三级子封装件S2-300的用于连接的第三TMV 330Y以及第六RDL图案350’可以用作第四半导体芯片320’的电连接路径。第二级子封装件S1-200的用于旁通的第二TMV 230Y和第一级子封装件S3-1100的用于旁通的第一TMV 1130Y可以用作将用于连接的第三TMV 330Y连接至第二外连接器1410Y的中间连接路径。在这种情况下，第四级子封装件S4-300的用于连接的第四TMV 330Y’可以对应于虚拟通孔。因而，可以在第四级子封装件S4-300中省略第四TMV 330Y’。
参考图22和图23，层叠封装件700可以被配置为仅包括顺序地层叠的第一级子封装件至第三级子封装件S5-1100、S1-200和S2-300，而不包括第四级子封装件S4-300。另选地，层叠封装件700可以被修改为仅包括顺序地层叠的第二级子封装件S1-200和第三级子封装件S2-300，而不包括第一级子封装件S5-1100和第四级子封装件S4-300。
图22和图23所示的层叠封装件700可以被配置为包括第一级子封装件至第四级子封装件S5-1100、S1-200、S2-300和S4-300。然而，在其它一些实施方式中，层叠封装件700可以被配置为仅包括两级子封装件，例如，第一级子封装件S5-1100和第三级子封装件S2-300，而不包括第二和第四级子封装件S1-200和S4-300。
图24和图25例示了包括第一级子封装件(图22和图23的S5-1100)和直接地层叠在第一级子封装件S5-1100上的第三级子封装件(图22和图23的S2-300)的层叠封装件800。图24是层叠封装件800的沿着X轴方向获取的截面图800(X)，而图25是层叠封装件800的沿着Y轴方向获取的截面图800(Y)。图24是沿着图20和图21的线X4-X4’获取的截面图，而图25是沿着图20和图21的线Y4-Y4’获取的截面图。
参考图24和图25，第一级子封装件S5-1100的用于连接的第一TMV 1130X和第三级子封装件S2-300的用于旁通的第三TMV 330X可以对应于虚拟通孔。因而，在层叠封装件800中，可以省略第一TMV 1130X和第三TMV 330X。第一级子封装件S5-1100的用于旁通的第一TMV 1130Y可以用作将第三半导体芯片320电连接至第二外连接器1410Y的连接路径。
不同的实施方式可以具有针对芯片的旋转朝向而以不同顺序层叠的不同数量的芯片。因此，在X轴方向与芯片间隔开的电连接的TMV的层叠可以与第一组芯片电连接而旁通层叠中的第二组剩余芯片。在Y轴方向与芯片间隔开的电连接的TMV的层叠可以与第二组芯片电连接而旁通第一组芯片。
不同的实施方式可以具有不同的芯片几何结构以及旋转的芯片之间的不同的相对旋转角度。例如，正方形或矩形四侧边芯片可以具有90度的相对旋转角度，使得Y轴方向从X轴方向旋转90度。六边形的六侧边芯片可以具有60度的相对旋转角度，使得Y轴方向从X轴方向旋转60度。另外，n侧边芯片可以在X轴方向和Y轴方向之间具有360/n度的相对旋转角度。
图26例示了包括采用根据本公开的实施方式的层叠封装件中的至少一个的存储卡7800的电子系统7710的框图。存储卡7800包括诸如非易失性存储器装置之类的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据实施方式的层叠封装件中的至少一个。
存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储器装置。存储器控制器7820可以控制存储器7810，从而使得响应于来自主机7830的读取/写入请求而读出存储的数据或者对数据进行存储。
图27是例示包括根据实施方式的层叠封装件中的至少一个的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供数据移动路径的总线8715而彼此联接。
在实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够与这些组件执行相同功能的逻辑器件。控制器8711或存储器8713可以包括一个或更多个根据本公开的实施方式的层叠封装件。输入/输出装置8712可以包括选自小型键盘、键盘、显示装置和触摸屏等中的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储数据和/或要由控制器8711执行的命令等。
存储器8713可以包括诸如DRAM之类的易失性存储器装置和/或诸如闪存之类的非易失性存储器装置。例如，闪存可以被安装到诸如移动终端或台式计算机之类的信息处理系统。闪存可以构成固态硬盘(SSD)。在这种情况下，电子系统8710可以在闪存系统中稳定地存储大量数据。
电子系统8710还可以包括接口8714，接口被配置为将数据发送至通信网络或者从通信网络接收数据。接口8714可以是有线类型或无线类型的。例如，接口8714可以包括天线或者有线收发器或无线收发器。
电子系统8710可以被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任意一种。
如果电子系统8710表示能够执行无线通信的装置，则电子系统8710可以用于使用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或WiBro(无线宽带互联网)的技术的通信系统中。
已出于例示性目的公开了本公开的实施方式。本领域技术人员将认识到，在不脱离本公开和所附权利要求的范围和精神的情况下，可以进行各种修改、添加和替换。
相关申请的交叉引用
本申请要求于2018年4月30日提交的韩国申请No.10-2018-0050263的优先权，该申请通过引用全部合并于此。

Claims (21)

1.一种层叠封装件，该层叠封装件包括：
第一子封装件；
第二子封装件，所述第二子封装件层叠在所述第一子封装件上；以及
第三子封装件，所述第三子封装件与所述第一子封装件相对地层叠在所述第二子封装件上，
其中，所述第一子封装件包括：
第一半导体芯片；
用于连接的第一过模通孔TMV，该用于连接的第一TMV在X轴方向上与所述第一半导体芯片间隔开；
用于旁通的第一TMV，所述用于旁通的第一TMV在Y轴方向上与所述第一半导体芯片间隔开；
第二重分布层RDL图案，该第二RDL图案将所述第一半导体芯片连接至第一外连接器；以及
第三RDL图案，所述第三RDL图案将所述用于旁通的第一TMV连接至第二外连接器，
其中，所述第二子封装件包括：
第二半导体芯片；
用于旁通的第二TMV，所述用于旁通的第二TMV在所述Y轴方向上与所述第二半导体芯片间隔开并且连接至所述用于旁通的第一TMV；以及
第四RDL图案，所述第四RDL图案将所述第二半导体芯片连接至所述用于连接的第一TMV，并且
其中，所述第三子封装件包括：
第三半导体芯片；以及
第五RDL图案，所述第五RDL图案将所述第三半导体芯片连接至所述用于旁通的第二TMV。
2.根据权利要求1所述的层叠封装件，
其中，所述第一子封装件还包括第一RDL图案，所述第一RDL图案连接在所述第一半导体芯片和所述用于连接的第一TMV之间，以通过所述用于连接的第一TMV和所述第一RDL图案而将所述第二RDL图案连接至所述第一半导体芯片。
3.根据权利要求2所述的层叠封装件，
其中，所述第一子封装件还包括第一模具层，所述第一模具层至少覆盖所述第一半导体芯片的侧表面，并且
其中，所述第一RDL图案从所述第一模具层的第一表面延伸至所述第一半导体芯片的表面上。
4.根据权利要求3所述的层叠封装件，
其中，所述第一RDL图案被设置在所述第二RDL图案上方，以与所述第二RDL图案的一部分竖直交叠，并且
其中，所述第一RDL图案位于与所述第二RDL图案的水平不同的水平处。
5.根据权利要求3所述的层叠封装件，其中，所述用于连接的第一TMV和所述用于旁通的第一TMV二者基本穿透所述第一模具层，以从所述第一模具层的所述第一表面延伸并且延伸至到达所述第一模具层的与所述第一RDL图案相对的第二表面。
6.根据权利要求1所述的层叠封装件，其中，所述第三RDL图案与所述用于连接的第一TMV和所述第一半导体芯片间隔开且电隔离。
7.根据权利要求1所述的层叠封装件，其中，所述用于旁通的第一TMV与所述第一半导体芯片电断连且电隔离。
8.根据权利要求1所述的层叠封装件，
其中，所述第二子封装件还包括用于连接的第二TMV，所述用于连接的第二TMV在所述X轴方向上与所述第二半导体芯片间隔开并且连接至所述用于连接的第一TMV，并且
其中，所述第四RDL图案延伸为将所述第二半导体芯片连接至所述用于连接的第二TMV。
9.根据权利要求8所述的层叠封装件，其中，所述第三子封装件还包括用于旁通的第三TMV，所述用于旁通的第三TMV在所述X轴方向上与所述第三半导体芯片间隔开并且连接至所述用于连接的第二TMV。
10.根据权利要求9所述的层叠封装件，
其中，所述第三子封装件还包括用于连接的第三TMV，所述用于连接的第三TMV在所述Y轴方向上与所述第三半导体芯片间隔开并且连接至所述用于旁通的第二TMV，并且
其中，所述第五RDL图案将所述第三半导体芯片连接至所述用于连接的第三TMV。
11.根据权利要求10所述的层叠封装件，该层叠封装件还包括第四子封装件，所述第四子封装件与所述第二子封装件相对地层叠在所述第三子封装件上，其中，所述第四子封装件包括：
第四半导体芯片；
用于旁通的第四TMV，所述用于旁通的第四TMV在所述X轴方向上与所述第四半导体芯片间隔开并且连接至所述用于旁通的第三TMV；
用于连接的第四TMV，所述用于连接的第四TMV在所述Y轴方向上与所述第四半导体芯片间隔开并且连接至所述用于连接的第三TMV；以及
第六RDL图案，所述第六RDL图案将所述第四半导体芯片连接至所述用于连接的第四TMV。
12.根据权利要求1所述的层叠封装件，
其中，所述第四RDL图案包括在所述X轴方向上延伸的导电图案，并且
其中，所述第五RDL图案包括在所述Y轴方向上延伸的导电图案。
13.根据权利要求1所述的层叠封装件，其中，所述第三半导体芯片在X-Y平面内基本成直角地与所述第一半导体芯片交叠。
14.根据权利要求1所述的层叠封装件，其中，所述用于旁通的第一TMV和所述用于旁通的第二TMV通过包括凸块的第二内连接器彼此连接。
15.一种层叠封装件，该层叠封装件包括：
第一子封装件；以及
第三子封装件，所述第三子封装件层叠在所述第一子封装件上，
其中，所述第一子封装件包括：
第一半导体芯片；
用于旁通的第一过模通孔TMV，该用于旁通的第一TMV在Y轴方向上与所述第一半导体芯片间隔开；
第二重分布层RDL图案，该第二RDL图案将所述第一半导体芯片连接至第一外连接器；以及
第三RDL图案，所述第三RDL图案将所述用于旁通的第一TMV连接至第二外连接器，并且
其中，所述第三子封装件包括：
第三半导体芯片；以及
第五RDL图案，所述第五RDL图案将所述第三半导体芯片连接至所述用于旁通的第一TMV。
16.根据权利要求15所述的层叠封装件，其中，所述第一子封装件还包括用于连接的第一TMV，所述用于连接的第一TMV在X轴方向上与所述第一半导体芯片间隔开。
17.一种层叠封装件，该层叠封装件包括：
第一子封装件；以及
第三子封装件，所述第三子封装件层叠在所述第一子封装件上，
其中，所述第一子封装件包括：
第一半导体芯片；
用于连接的第一过模通孔TMV，该用于连接的第一TMV在X轴方向上与所述第一半导体芯片间隔开；
用于旁通的第一TMV，所述用于旁通的第一TMV在Y轴方向上与所述第一半导体芯片间隔开；以及
第一重分布层RDL图案，该第一RDL图案将所述第一半导体芯片连接至所述用于连接的第一TMV，
其中，所述第三子封装件包括：
第三半导体芯片；
用于连接的第三TMV，所述用于连接的第三TMV在所述Y轴方向上与所述第三半导体芯片间隔开；以及
第五RDL图案，所述第五RDL图案将所述第三半导体芯片连接至所述用于连接的第三TMV，并且
其中，所述第三子封装件层叠在所述第一子封装件上，使得所述用于连接的第三TMV连接至所述用于旁通的第一TMV。
18.根据权利要求17所述的层叠封装件，
其中，所述用于连接的第一TMV电连接至第一外连接器，并且
其中，所述用于旁通的第一TMV电连接至与所述第一外连接器不同的第二外连接器。
19.根据权利要求17所述的层叠封装件，其中，所述第三子封装件还包括用于旁通的第三TMV，所述用于旁通的第三TMV在所述X轴方向上与所述第三半导体芯片间隔开，连接至所述用于连接的第一TMV，并且通过所述用于连接的第一TMV而连接至所述第一半导体芯片。
20.根据权利要求17所述的层叠封装件，
其中，所述第一RDL图案包括在所述X轴方向上延伸的导电图案，并且
其中，所述第五RDL图案包括在所述Y轴方向上延伸的导电图案。
21.一种层叠封装件，该层叠封装件包括：
第一子封装件；
第二子封装件，所述第二子封装件层叠在所述第一子封装件上；以及
第三子封装件，所述第三子封装件与所述第一子封装件相对地层叠在所述第二子封装件上，
其中，所述第一子封装件包括：
第一半导体芯片；
第一模具层，所述第一模具层覆盖所述第一半导体芯片的侧表面；
用于连接的第一过模通孔TMV，该用于连接的第一TMV在X轴方向上与所述第一半导体芯片间隔开；
用于旁通的第一TMV，所述用于旁通的第一TMV在Y轴方向上与所述第一半导体芯片间隔开；
第一重分布层RDL图案，该第一RDL图案从所述第一模具层的第二表面延伸至所述第一半导体芯片的表面上，以将所述第一半导体芯片连接至所述用于连接的第一TMV；
第二RDL图案，所述第二RDL图案被设置在所述第一模具层的与所述第一RDL图案相对的第一表面上，以将所述用于连接的第一TMV连接至第一外连接器；以及
第三RDL图案，所述第三RDL图案被设置在所述第一模具层的所述第一表面上，以将所述用于旁通的第一TMV连接至第二外连接器，
其中，所述第二子封装件包括：
第二半导体芯片；
用于旁通的第二TMV，所述用于旁通的第二TMV在所述Y轴方向上与所述第二半导体芯片间隔开并且连接至所述用于旁通的第一TMV；以及
第四RDL图案，所述第四RDL图案将所述第二半导体芯片连接至所述用于连接的第一TMV，并且
其中，所述第三子封装件包括：
第三半导体芯片；以及
第五RDL图案，所述第五RDL图案将所述第三半导体芯片连接至所述用于旁通的第二TMV。
CN201811453953.8A 2018-04-30 2018-11-30 包括过模通孔结构的层叠封装件 Pending CN110416202A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0050263 2018-04-30
KR1020180050263A KR102508552B1 (ko) 2018-04-30 2018-04-30 쓰루 몰드 비아를 포함하는 스택 패키지

Publications (1)

Publication Number Publication Date
CN110416202A true CN110416202A (zh) 2019-11-05

Family

ID=68291677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811453953.8A Pending CN110416202A (zh) 2018-04-30 2018-11-30 包括过模通孔结构的层叠封装件

Country Status (4)

Country Link
US (1) US11342315B2 (zh)
KR (1) KR102508552B1 (zh)
CN (1) CN110416202A (zh)
TW (1) TWI791665B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102464066B1 (ko) * 2018-04-30 2022-11-07 에스케이하이닉스 주식회사 쓰루 몰드 비아를 포함하는 스택 패키지
KR20220000753A (ko) 2020-06-26 2022-01-04 삼성전자주식회사 반도체 패키지, 및 이를 가지는 적층 패키지 모듈
US11594477B2 (en) * 2021-04-15 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing semiconductor package
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly
US20240014174A1 (en) * 2022-07-05 2024-01-11 Global Unichip Corporation Interface for a semiconductor chip with adaptive via region arrangement and semiconductor device with stacked semiconductor chips

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20100140771A1 (en) * 2008-12-05 2010-06-10 Stats Chippac, Ltd. Semiconductor Package and Method of Forming Z-Direction Conductive Posts Embedded in Structurally Protective Encapsulant
US20130069222A1 (en) * 2011-09-16 2013-03-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Reconfigured Stackable Wafer Level Package with Vertical Interconnect

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884657B1 (en) * 1995-08-16 2005-04-26 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5874781A (en) * 1995-08-16 1999-02-23 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
US6365966B1 (en) * 2000-08-07 2002-04-02 Advanced Semiconductor Engineering, Inc. Stacked chip scale package
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
KR100914977B1 (ko) 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100945504B1 (ko) * 2007-06-26 2010-03-09 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
KR101348748B1 (ko) * 2007-08-24 2014-01-08 삼성전자주식회사 재배선 기판을 이용한 반도체 패키지 제조방법
KR101013562B1 (ko) * 2009-01-23 2011-02-14 주식회사 하이닉스반도체 큐브 반도체 패키지
KR101695770B1 (ko) * 2010-07-02 2017-01-13 삼성전자주식회사 회전 적층 구조를 갖는 반도체 패키지
KR101880155B1 (ko) * 2011-12-22 2018-07-19 에스케이하이닉스 주식회사 적층 반도체 패키지
KR101394203B1 (ko) 2011-12-29 2014-05-14 주식회사 네패스 적층형 반도체 패키지 및 그 제조 방법
TWI576928B (zh) * 2015-10-21 2017-04-01 力成科技股份有限公司 模封互連基板及其製造方法
US10217728B2 (en) * 2016-11-22 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
US11011502B2 (en) * 2018-01-19 2021-05-18 Nepes Co., Ltd. Semiconductor package
KR102542617B1 (ko) * 2018-06-08 2023-06-14 삼성전자주식회사 반도체 패키지, 패키지 온 패키지 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20100140771A1 (en) * 2008-12-05 2010-06-10 Stats Chippac, Ltd. Semiconductor Package and Method of Forming Z-Direction Conductive Posts Embedded in Structurally Protective Encapsulant
US20130069222A1 (en) * 2011-09-16 2013-03-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Reconfigured Stackable Wafer Level Package with Vertical Interconnect

Also Published As

Publication number Publication date
TWI791665B (zh) 2023-02-11
US11342315B2 (en) 2022-05-24
US20190333899A1 (en) 2019-10-31
TW201946235A (zh) 2019-12-01
KR102508552B1 (ko) 2023-03-10
KR20190125886A (ko) 2019-11-07

Similar Documents

Publication Publication Date Title
CN110416202A (zh) 包括过模通孔结构的层叠封装件
CN111490029B (zh) 包括桥接管芯的半导体封装
US10985106B2 (en) Stack packages including bridge dies
US9153557B2 (en) Chip stack embedded packages
CN105826307B (zh) 包含内插器的半导体封装
US10741529B2 (en) Semiconductor packages
CN111613600B (zh) 包括桥接管芯的系统级封装
US11201140B2 (en) Semiconductor packages including stacked sub-packages with interposing bridges
CN110416174A (zh) 包括贯穿模制通孔的堆叠封装
US11127687B2 (en) Semiconductor packages including modules stacked with interposing bridges
CN108695263A (zh) 半导体封装及其制造方法
US10553567B2 (en) Chip stack packages
CN112786565A (zh) 具有中介层桥的层叠封装
US9466593B2 (en) Stack semiconductor package
CN112018094A (zh) 包括互连结构的层叠封装
US11233033B2 (en) Semiconductor packages including chips stacked on a base module
US10998294B2 (en) Semiconductor packages having stacked chip structure
CN111883489A (zh) 包括扇出子封装件的层叠封装件
CN112103283A (zh) 包括支撑基板的层叠封装件
US20200328189A1 (en) Semiconductor packages including a thermal conduction network structure
US11430763B2 (en) Semiconductor packages including stack modules comprised of interposing bridges and semiconductor dies
CN115719737A (zh) 半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191105

WD01 Invention patent application deemed withdrawn after publication