TW201931778A - 電路裝置、振動器、電子機器及移動體 - Google Patents

電路裝置、振動器、電子機器及移動體 Download PDF

Info

Publication number
TW201931778A
TW201931778A TW107146943A TW107146943A TW201931778A TW 201931778 A TW201931778 A TW 201931778A TW 107146943 A TW107146943 A TW 107146943A TW 107146943 A TW107146943 A TW 107146943A TW 201931778 A TW201931778 A TW 201931778A
Authority
TW
Taiwan
Prior art keywords
circuit
voltage
conversion
quantization error
negative
Prior art date
Application number
TW107146943A
Other languages
English (en)
Other versions
TWI779147B (zh
Inventor
田中敦嗣
小松史和
Original Assignee
日商精工愛普生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商精工愛普生股份有限公司 filed Critical 日商精工愛普生股份有限公司
Publication of TW201931778A publication Critical patent/TW201931778A/zh
Application granted granted Critical
Publication of TWI779147B publication Critical patent/TWI779147B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/426—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one the quantiser being a successive approximation type analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/472—Shared, i.e. using a single converter for multiple channels
    • H03M3/474—Shared, i.e. using a single converter for multiple channels using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Vibration Prevention Devices (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)

Abstract

本發明之課題在於提供一種基於電路面積或信號傳遞之觀點可有效地佈局差動構成之混合型A/D轉換電路的電路裝置、振動器、電子機器及移動體。 本發明之電路裝置包含：A/D轉換電路，其藉由使用具有正極側及負極側電容器陣列電路之電荷再分配型D/A轉換電路之逐次比較而進行A/D轉換；及量化誤差保持電路，其保持A/D轉換中之量化誤差所對應之電荷。量化誤差保持電路具有一端與正極側及負極側電容器陣列電路之取樣節點連接的正極側及負極側量化誤差保持電路。正極側及負極側量化誤差保持電路配置於沿著第1方向配置之正極側及負極側電容器陣列電路之正交於第1方向之第2方向側。

Description

電路裝置、振動器、電子機器及移動體
本發明係關於一種電路裝置、振動器、電子機器及移動體等。
先前以來，已知有一種逐次比較型之A/D轉換電路，其比較輸入信號之電壓與逐次比較資料之D/A轉換電壓，基於該比較結果更新逐次比較資料，並藉由例如二元檢索等方法重複進行該比較及更新，藉此將輸入信號進行A/D轉換。逐次比較型之A/D轉換電路為低消耗電力，另一方面，與例如ΔΣ(Delta-Sigma)型之A/D轉換電路等相比不易高精度化(例如擴大有效位元數)。
作為將逐次比較型之A/D轉換電路高精度化之技術，例如有專利文獻1所揭示之技術。於專利文獻1中，於逐次比較型之A/D轉換電路採用ΔΣ型之構成而構成混合型之A/D轉換電路，並藉由雜訊整型效應降低低頻帶中之量子化雜音，而謀求高精度化。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平11-4166號公報
[發明所欲解決之問題]
於先前技術中，未揭示或提示關於混合型A/D轉換電路之佈局。例如，專利文獻1所揭示之A/D轉換電路為單端構成，且未揭示或提示關於其佈局。作為使A/D轉換電路高精度化(例如高S/N化)之方法雖考慮設為差動構成之方法，但專利文獻1為單端之構成，未揭示或提示設為差動構成時之電路構成及佈局。 [解決問題之技術手段]
本發明係為了解決上述課題之至少一部分而完成者，且可作為以下之形態或態樣實現。
本發明之一態樣係關於電路裝置，其包含：A/D轉換電路，其具有電荷再分配型之D/A轉換電路，且藉由使用上述D/A轉換電路之逐次比較進行輸入電壓之A/D轉換；及量化誤差保持電路，其保持上述輸入電壓之上述A/D轉換中之量化誤差所對應之電荷；且上述D/A轉換電路具有：正極側電容器陣列電路與負極側電容器陣列電路，上述A/D轉換電路具有：比較電路，其第1輸入節點連接於上述正極側電容器陣列電路之取樣節點即正極側取樣節點，第2輸入節點連接於上述負極側電容器陣列電路之取樣節點即負極側取樣節點；上述量化誤差保持電路具有：一端連接於上述正極側取樣節點之正極側量化誤差保持電路、與一端連接於上述負極側取樣節點之負極側量化誤差保持電路，上述正極側電容器陣列電路與上述負極側電容器陣列電路沿著第1方向配置，於將正交於上述第1方向之方向設為第2方向時，上述正極側量化誤差保持電路配置於上述正極側電容器陣列電路之上述第2方向側，上述負極側量化誤差保持電路配置於上述負極側電容器陣列電路之上述第2方向側。
根據本發明之一態樣，將正極側、負極側電容器陣列電路沿著第1方向配置，且於其各自之第2方向側配置正極側、負極側量化誤差保持電路，藉此可對稱地配置差動構成之正極側電路(正極側電容器陣列電路、正極側量化誤差保持電路)與負極側電路(負極側電容器陣列電路、負極側量化誤差保持電路)。又，可藉由將正極側、負極側量化誤差保持電路配置於正極側、負極側電容器陣列電路之第2方向側，而以較短之配線長度連接正極側、負極側量化誤差保持電路之一端與正極側、負極側電容器陣列電路之取樣節點間。如此，於本發明之一態樣中，基於電路面積或信號傳遞之觀點可有效佈局配置差動構成之混合型A/D轉換電路。
又，於本發明之一態樣中，上述比較電路可配置於上述正極側電容器陣列電路與上述負極側電容器陣列電路之間。
如上所述，正極側、負極側電容器陣列電路之取樣節點連接於比較電路之第1、第2輸入節點。根據本發明之一態樣，可藉由將比較電路配置於正極側、負極側電容器陣列電路之間而以較短之配線長度對取樣節點進行配線。又，根據本發明之一態樣，由於在正極側、負極側電容器陣列電路與比較電路間對取樣節點進行配線，故可以較短之配線長度將設置於正極側、負極側電容器陣列電路之第2方向側之正極側、負極側量化誤差保持電路之一端連接於取樣節點。
又，於本發明之一態樣中，上述A/D轉換電路可包含：加法電路，其將正極側輸入電壓及負極側輸入電壓作為上述輸入電壓予以輸入；上述加法電路將上述正極側輸入電壓與對應於上述負極側量化誤差保持電路所保持之電荷之電壓相加後的電壓輸出至上述正極側電容器陣列電路，將上述負極側輸入電壓與對應於上述正極側量化誤差保持電路所保持之電荷之電壓相加後的電壓輸出至上述負極側電容器陣列電路。
根據本發明之一態樣，加法電路之輸出電壓係自正極側輸入電壓與負極側輸入電壓之差量，減去對應於正極側量化誤差保持電路所保持之電荷之電壓與對應於負極側量化誤差保持電路所保持之電荷之電壓之差量的電壓。可藉由對該輸出電壓進行A/D轉換，而實現採用ΔΣ型構成之混合型A/D轉換電路。即，藉由加法電路對正極側、負極側之輸入電壓反饋由正極側、負極側量化誤差保持電路所保持之量化誤差(電荷)。
又，於本發明之一態樣中，上述加法電路可具有：運算放大器，其反轉輸入節點連接於上述正極側量化誤差保持電路之另一端，非反轉輸入節點連接於上述負極側量化誤差保持電路之另一端；上述運算放大器配置於上述正極側量化誤差保持電路與上述負極側量化誤差保持電路之間。
根據本發明之一態樣，可藉由將運算放大器配置於正極側、負極側量化誤差保持電路之間，而在反轉輸入節點與正極側量化誤差保持電路之另一端之間、及非反轉輸入節點與負極側量化誤差保持電路之另一端以較短之配線長度進行配線。又，根據本發明之一態樣，將運算放大器配置於比較電路之第2方向側，且隔著該比較電路配置正極側、負極側電容器陣列電路，隔著運算放大器配置正極側、負極側量化誤差保持電路。藉此，可對稱地配置差動構成之混合型A/D轉換電路，基於電路面積或信號傳遞之觀點可實現有效之佈局配置。
又，於本發明之一態樣中，電路裝置可包含：選擇器，其被輸入第1～第n電壓(n為2以上之整數)，並將上述第1～第n電壓之任一者作為上述輸入電壓予以輸出；上述正極側量化誤差保持電路具有保持對應於上述第1～第n電壓之電荷的第1～第n正極側保持電路，上述負極側量化誤差保持電路具有保持對應於上述第1～第n電壓之電荷的第1～第n負極側保持電路。
根據本發明之一態樣，可由第i正極側保持電路及第i負極側保持電路保持與電壓VIi之A/D轉換之量化誤差對應之電荷。
又，於本發明之一態樣中，上述第1～第n正極側保持電路沿著上述第2方向配置，第1～第n負極側保持電路沿著上述第2方向配置。
當變更對A/D轉換電路之輸入通道數量時，正極側、負極側保持電路之個數(n值)亦相應改變。根據本發明一態樣，由於沿著第2方向配置第1～第n正極側保持電路與第1～第n負極側保持電路，故可隨著個數之變更而縮短或延伸第2方向上之佈局尺寸便能實現佈局變更。如此，根據本發明之一態樣，即使於變更正極側、負極側保持電路之個數之情形時，亦可利用既有之電路設計實現有效之佈局變更。
又，於本發明之一態樣中，上述A/D轉換電路使用保持於第i正極側保持電路及第i負極側保持電路之電荷作為第i電壓(i為1以上且n以下之整數)之第k-1次(k為2以上之整數)上述A/D轉換中之量化誤差所對應之電荷，對上述第i電壓進行第k次上述A/D轉換，並輸出量化誤差經雜訊整型後之A/D轉換結果資料。
根據本發明之一態樣，可藉由使用電荷再分配型之D/A轉換電路之逐次比較動作，進行第i電壓之A/D轉換，而於逐次比較動作結束後，D/A轉換電路輸出第i電壓之第k-1次A/D轉換中之量化誤差所對應的電壓。第i正極側保持電路及第i負極側保持電路基於該電壓保持電荷，藉此可保持第i電壓之第k-1次A/D轉換中之量化誤差所對應的電荷。且，可藉由使用該電荷對第i電壓進行第k次A/D轉換，而實現量化誤差之雜訊整型。於本發明之一態樣中，可藉由設置對應於各通道之正極側、負極側保持電路，而對應於多通道輸入。如以上所述，可兼具雜訊整型效應之A/D轉換之高精度化、與多通道輸入。
又，於本發明之一態樣中，對上述選擇器，輸入來自上述第1～第m溫度感測器(m為1以上且n以下之整數)之第1～第m溫度檢測電壓作為上述第1～第n電壓之第1～第m電壓。
作為使用溫度檢測資料(溫度檢測電壓之A/D轉換結果資料)之處理，可設想振動器中之各種處理。考慮例如TCXO或OCXO等數位方式振盪器之振盪頻率之溫度補償處理。或考慮物理量測定裝置之修正溫度依存誤差之處理(例如陀螺儀感測器之零點修正)。此時，有可能藉由於振盪器或物理量測定裝置之複數個位置設置溫度感測器，而能高精度推定振動子之溫度。於本發明之一態樣中，由於可構成對應於多通道輸入之混合型A/D轉換電路，故可對來自複數個溫度感測器之多通道輸入進行高精度之A/D轉換(高精度之溫度檢測)。
又，於本發明一態樣中，電路裝置包含：數位信號處理電路，其輸出基於對應於溫度檢測電壓即上述輸入電壓之上述A/D轉換結果資料之頻率控制資料；及振盪信號產生電路，其使用振動子產生對應於上述頻率控制資料之振盪頻率之振盪信號。
由於溫度之變化較為平緩，故溫度檢測電壓之信號頻帶為低頻帶。因此，即使為如逐次比較型之相對低速之A/D轉換電路，亦可以充分高於信號頻帶之轉換率進行A/D轉換。於本發明之一態樣中，可藉由構成混合型A/D轉換電路，而實現伴隨如上所述之雜訊整型效應之A/D轉換，且可在溫度感測器之信號頻帶中實現S/N較高之測定。
又，本發明之其他態樣係關於一種振動器，其包含：上述任一項所記載之電路裝置、與連接於上述電路裝置之振動子。
又，本發明之進而其他態樣係關於一種包含上述任一項所記載之電路裝置的電子機器。
又，本發明之進而其他態樣係關於一種包含上述任一項所記載之電路裝置的移動體。
以下，對本發明較佳之實施形態詳細地進行說明。另，以下說明之本實施形態並非不當地限定申請專利範圍所記載之本發明之內容者，本實施形態中說明之所有構成未必為本發明之解決手段所必須。
1.第1電路構成例 圖1係電路裝置100之第1電路構成例。電路裝置100包含：A/D轉換電路20、與量化誤差保持電路30。又，電路裝置100可包含選擇器10。
於選擇器10輸入電壓VI1～VIn(第1～第n電壓(n為2以上之整數))，選擇器10選擇電壓VI1～VIn之任一者並輸出為輸出電壓VSLP、VSLN。電壓VI1～VIn之各者為由第1電壓信號與第2電壓信號構成之差動電壓信號，且將由選擇器10選擇之電壓之第1、第2電壓信號輸出為輸出電壓VSLP、VSLN。具體而言，選擇器10依序分時選擇電壓VI1～VIn，並將該分時選擇之電壓輸出為輸出電壓VSLP、VSLN。電壓VI1～VIn為A/D轉換對象之電壓，且為例如感測器之輸出電壓信號等。另，於對A/D轉換電路20僅輸入1個差動電壓信號之情形時，可省略選擇器10。
A/D轉換電路20具有電荷再分配型之D/A轉換電路21與比較電路22。對A/D轉換電路20輸入選擇器10之輸出電壓VSLP、VSLN作為輸入電壓。A/D轉換電路20藉由使用D/A轉換電路21之逐次比較進行輸入電壓(VSLP、VSLN)之A/D轉換，並輸出對應於輸入電壓之A/D轉換結果資料DOUT。
D/A轉換電路21根據基於逐次比較資料SAD之電容器間之電荷再分配，進行逐次比較資料SAD之D/A轉換。D/A轉換電路21包含：電容器陣列電路CAP(正極側電容器陣列電路)、與電容器陣列電路CAN(負極側電容器陣列電路)。另，正極側(非反轉側、正轉側)為連接於比較電路22之非反轉輸入節點之側，負極側(反轉側)為連接於比較電路22之反轉輸入節點之側。於圖1之構成例中，電容器陣列電路CAP、量化誤差保持電路QEHP為正極側之電路，電容器陣列電路CAN、量化誤差保持電路QEHN為負極側之電路。
電容器陣列電路CAP藉由將逐次比較資料SAD進行D/A轉換，而將逐次比較資料SAD之D/A轉換電壓與逐次比較對象之電壓之差量輸出為電壓DAQP。
電容器陣列電路CAN藉由將逐次比較資料SAD進行D/A轉換，而將逐次比較資料SAD之D/A轉換電壓與逐次比較對象之電壓之差量輸出為電壓DAQN。
比較電路22之第1輸入節點(非反轉輸入節點)連接於電容器陣列電路CAP之取樣節點NSP(正極側取樣節點)。比較電路22之第2輸入節點(反轉輸入節點)連接於電容器陣列電路CAN之取樣節點NSN(負極側取樣節點)。比較電路22基於來自D/A轉換電路21之差量電壓DAQP、DAQN進行逐次比較對象之電壓(加法電路40之輸出電壓VDFP、VDFN)與逐次比較資料SAD之D/A轉換電壓間的比較判定。由於差量電壓DAQP、DAQN為差動電壓信號，故比較電路22判定該差動電壓信號之正負(DAQP－DAQN之正負)，並將該判定結果輸出為信號CPQ。
量化誤差保持電路30保持A/D轉換電路20之輸入電壓(VSLP、VSLN)之A/D轉換之量化誤差所對應之電荷。量化誤差為逐次比較對象之電壓(VDFP、VDFN)、與A/D轉換結果資料DOUT之D/A轉換電壓的差量，且為對D/A轉換電路21輸入SAD=DOUT時之D/A轉換電路21之輸出電壓。具體而言，量化誤差保持電路30包含：量化誤差保持電路QEHP(正極側量化誤差保持電路)，其一端連接於取樣節點NSP；及量化誤差保持電路QEHN(負極側量化誤差保持電路)，其一端連接於取樣節點NSN。
量化誤差保持電路QEHP藉由以電容器保持D/A轉換電路21之輸出電壓(DAQP)而保持量化誤差所對應之電荷。量化誤差保持電路QEHP包含保持電壓VI1～VIn之A/D轉換電路之量化誤差所對應之電荷的保持電路HP1～HPn(第1～第n正極側保持電路)。由保持電路HPi(第i正極側保持電路)保持選擇器10選擇電壓VIi(第i電壓(i為1以上且n以下之整數))時之A/D轉換之量化誤差所對應的電荷。
量化誤差保持電路QEHN藉由以電容器保持D/A轉換電路21之輸出電壓(DAQN)而保持量化誤差所對應之電荷。量化誤差保持電路QEHN包含保持電壓VI1～VIn之A/D轉換電路之量化誤差所對應之電荷的保持電路HN1～HNn(第1～第n負極側保持電路)。由保持電路HNi(第i負極側保持電路)保持選擇器10選擇電壓VIi時之A/D轉換之量化誤差所對應的電荷。
A/D轉換電路20使用保持於保持電路HPi、HNi之電荷作為與電壓VIi之第k-1次(k為整數)A/D轉換之量化誤差對應之電荷，進行電壓VIi之第k次A/D轉換。接著，A/D轉換電路20輸出將量化誤差經雜訊整型的對應於電壓VIi之A/D轉換結果資料DOUT。即，於選擇器10選擇電壓VIi時，保持電路HPi、HNi保持量化誤差所對應之電荷，接著，於選擇器10選擇電壓VIi時，使用保持電路HPi、HNi所保持之電荷進行輸入電壓(VSLP、VSLN)之A/D轉換。A/D轉換電路20求出對應於差量電壓之A/D轉換結果資料DOUT，該差量電壓為輸入電壓(或對此乘以增益之電壓)與對應於保持電路HPi、HNi所保持之電荷之電壓之差量者。藉此，對於量化誤差產生1次雜訊整型效應。
根據以上之實施形態，可獲得將A/D轉換之量化誤差經雜訊整型的對應於電壓VIi之A/D轉換結果資料DOUT。即，可以差動構成實現於逐次比較型A/D轉換電路採用ΔΣ型之構成的混合型A/D轉換電路。
又，可藉由設置保持電壓VI1～VIn之A/D轉換之量化誤差所對應之電荷之保持電路HP1～HPn、HN1～HNn，而於混合型A/D轉換電路中實現多通道輸入。具體而言，電荷再分配型D/A轉換電路21以使逐次比較對象之電壓與逐次比較資料SAD之D/A轉換電壓相等之方式進行逐次比較動作，故可於該逐次比較動作結束後，使對應於量化誤差之電壓輸出至D/A轉換電路21。可藉由對應於該量化誤差之電壓，而保持量化誤差所對應之電荷。可藉由就各電壓VI1～VIn進行該保持，而依每個通道將對應於量化誤差之電荷保持於保持電路HP1～HPn、HN1～HNn。
以下，對A/D轉換電路20更詳細之構成與動作進行說明。A/D轉換電路20包含控制電路23(邏輯電路)。又，A/D轉換電路20可包含加法電路40。
加法電路40將自對應於輸入電壓(VSLP、VSLN)之電壓減去保持於保持電路HPi、HNi之電荷所對應之電壓的電壓(VDFP、VDFN)輸出至D/A轉換電路21。例如，將輸入電壓、與使保持於保持電路HPi、HNi之電荷所對應之電壓施以相反符號(例如進行-1倍)後之電壓相加。具體而言，加法電路40將輸入電壓VSLP與保持於保持電路HNi(量化誤差保持電路QEHN)之電荷所對應之電壓相加的電壓VDFP輸出至電容器陣列電路CAP，將輸入電壓VSLN與保持於保持電路HPi(量化誤差保持電路QEHP)之電荷所對應之電壓相加後的電壓VDFN輸出至電容器陣列電路CAN。藉此，將自輸入電壓VSLP與輸入電壓VSLN之差量減去保持於保持電路HPi之電荷所對應之電壓與保持於保持電路HNi之電荷所對應之電壓之差量後的電壓輸出至D/A轉換電路21。保持於保持電路HPi、HNi之電荷所對應之電壓為在電壓VIi之上一次A/D轉換中，逐次比較動作結束後之D/A轉換電路21之輸出電壓(DAQP、DAQN)。
D/A轉換電路21取樣保持加法電路40之輸出電壓VDFP、VDFN，並藉由電荷再分配將逐次比較資料SAD進行D/A轉換。藉此，輸出自逐次比較資料SAD之D/A轉換電壓減去加法電路40之輸出電壓VDFP、VDFN後的差量電壓DAQP、DAQN。
保持電路HPi、HNi保持電壓VIi之逐次比較動作結束後之差量電壓DAQP、DAQN所對應之電荷。例如，以共通電壓(給定電壓)為基準由電容器保持差量電壓DAQP、DAQN，藉此以共通電壓與差量電壓DAQP、DAQN之電位差保持對電容器充電之電荷。
於以上之構成中，藉由於逐次比較動作結束後設為SAD=DOUT，使D/A轉換電路21之輸出電壓(DAQP、DAQN)成為量化誤差之殘差電壓。保持電路HPi、HNi可僅保持該殘差電壓所對應之電荷而保持對應於量化誤差之電荷。接著，使用該電荷，將量化誤差之殘差電壓反饋至輸入側，藉此可實現量化誤差之雜訊整型。於本實施形態之構成中，由於量化誤差之殘差電壓會受過去之殘差電壓之影響，故實現相當於ΔΣ動作中之積分之動作，因而無須設置積分器。因此，於對應多通道輸入時，僅設置通道數量之量化誤差保持電路即可。由於無須設置通道數量之積分器(放大器)，故可降低因多通道輸入所致之消耗電力之增大或電路規模之增大。
比較電路22判定加法電路40之輸出電壓VDF與逐次比較資料SAD之D/A轉換電壓之差量電壓DAQP、DAQN(差動電壓信號)之正負，並將該判定結果輸出為信號CPQ。
控制電路23基於比較電路22之比較結果(CPQ)更新逐次比較資料SAD，並將該更新後之逐次比較資料SAD輸出至D/A轉換電路21。具體而言，控制電路23具有記憶逐次比較資料SAD之暫存器。控制電路23於暫存器設定比較用之逐次比較資料SAD，將該比較用之逐次比較資料SAD輸出至D/A轉換電路21，並基於此時之比較電路22之比較結果決定逐次比較資料SAD。將此作為1次比較動作，且藉由例如二元檢索等方法逐次更新暫存器之逐次比較資料SAD，於該逐次比較動作結束時決定A/D轉換結果資料DOUT。控制電路23將A/D轉換結果資料DOUT設定於暫存器並將SAD=DOUT輸出至D/A轉換電路21。
根據以上之構成，可實現使用電荷再分配型之D/A轉換電路21之逐次比較之輸入電壓的A/D轉換。逐次比較之對象為加法電路40之輸出電壓VDFP、VDFN，該等輸出電壓VDFP、VDFN為由保持電路HPi、HNi反饋量化誤差之電壓。藉此，以差動構成實現採用ΔΣ型之構成之混合型A/D轉換電路。
2.佈局構成例 圖2係電路裝置100之第1佈局構成例。於圖2中，實線之四方形表示各電路之配置區域。
配置區域為供電路之構成要素配置之區域。即，為供配置構成電路之電路元件或連接該等元件間之配線、防護條(藉由將設置於電路周圍之擴散區域連接於電源等以保護電路免受雜訊等影響之構造)等之區域。電路元件為例如電晶體或電阻、電容器等，將構成該等之多晶矽或擴散層、金屬層配置於區域內。
配置係俯視電路裝置100(積體電路裝置)之基板(半導體晶片)時，形成於該基板上之電路之佈局配置。
如圖2所示，電容器陣列電路CAP與電容器陣列電路CAN沿著方向D1(第1方向)配置。將正交於方向D1之方向設為D2(第2方向)。此時，量化誤差保持電路QEHP配置於電容器陣列電路CAP之方向D2側(第2方向側)。量化誤差保持電路QEHN配置於電容器陣列電路CAN之方向D2側。
具體而言，電容器陣列電路CAP之配置區域中沿著方向D1之一邊、與量化誤差保持電路QEHP之配置區域中沿著方向D1之一邊對向。即，電容器陣列電路CAP與量化誤差保持電路QEHP在方向D2上相鄰而配置。例如，於電容器陣列電路CAP與量化誤差保持電路QEHP之間，不配置其他之電路元件(配線除外)。電容器陣列電路CAN之配置區域中沿著方向D1之一邊、與量化誤差保持電路QEHN之配置區域中沿著方向D1之一邊對向。即，電容器陣列電路CAN與量化誤差保持電路QEHN在方向D2上相鄰而配置。例如，於電容器陣列電路CAN與量化誤差保持電路QEHN之間，不配置其他之電路元件(配線除外)。
另，方向D1、D2為俯視電路裝置100之基板之方向。例如，方向D1為電路裝置100之沿著基板之第1邊之方向，方向D2為沿著基板之第2邊(正交於第1邊之邊)之方向。
根據以上實施形態，基於電路面積或信號傳遞之觀點可有效地佈局配置差動構成之混合型A/D轉換電路。具體而言，沿著方向D1配置電容器陣列電路CAP、CAN，並於其等各自之方向D2側配置量化誤差保持電路QEHP、QEHN，藉此可對稱配置差動構成之正極側電路(CAP、QEHP)與負極側電路(CAN、QEHN)。即，可對於沿著方向D2之對稱軸線對稱地配置。又，如圖1所說明，量化誤差保持電路QEHP、QEHN之一端連接於電容器陣列電路CAP、CAN之取樣節點NSP、NSN。藉由於電容器陣列電路CAP、CAN之方向D2側配置量化誤差保持電路QEHP、QEHN，可以較短之配線長度連接量化誤差保持電路QEHP、QEHN之一端與電容器陣列電路CAP、CAN之取樣節點NSP、NSN之間。例如，可沿著方向D2對取樣節點NSP、NSN予以配線，將量化誤差保持電路QEHP之一端及電容器陣列電路CAP連接於NSP之配線，將量化誤差保持電路QEHN之一端及電容器陣列電路CAN連接於NSN之配線。
又，於電容器陣列電路CAP、CAN之電容器與量化誤差保持電路QEHP、QEHN之電容器間進行電荷再分配，藉此由量化誤差保持電路QEHP、QEHN保持電荷。此時，作為一例，可將電容器陣列電路CAP、CAN之面積(合計電容值)與量化誤差保持電路QEHP、QEHN之各保持電路之面積(電容值)設為相同程度之規模。於該情形時，基於電路面積之觀點，可藉由於電容器陣列電路CAP、CAN之方向D2側配置量化誤差保持電路QEHP、QEHN而實現有效之配置。
又，於本實施形態中，比較電路22配置於電容器陣列電路CAP與電容器陣列電路CAN之間。
具體而言，電容器陣列電路CAP之配置區域中沿著方向D2之一邊、與比較電路22中沿著方向D2之一邊對向。電容器陣列電路CAN之配置區域中沿著方向D2之一邊、與比較電路22中沿著方向D2之一邊(與上述之一邊不同之一邊)對向。即，比較電路22於電容器陣列電路CAP之方向D2側相鄰而配置，且電容器陣列電路CAN於比較電路22之方向D2側相鄰而配置。例如，於電容器陣列電路CAP、CAN與比較電路22之間不配置其他之電路元件(配線除外)。
如圖1所說明，將電容器陣列電路CAP之取樣節點NSP連接於比較電路22之非反轉輸入節點，將電容器陣列電路CAN之取樣節點NSN連接於比較電路22之反轉輸入節點。由於電容器陣列電路CAP、CAN藉由電荷再分配進行D/A轉換，故期望經由電容耦合向取樣節點NSP、NSN傳播之雜訊儘可能小。根據本實施形態，可藉由將比較電路22配置於電容器陣列電路CAP、CAN之間，而以較短之配線長度將取樣節點NSP、NSN予以配線。藉此，可降低對取樣節點NSP、NSN之寄生電容，可降低經由寄生電容之電容耦合之雜訊傳播。
又，根據本實施形態，由於在電容器陣列電路CAP、CAN與比較電路22之間將取樣節點NSP、NSN予以配線，故可以較短之配線長度將設置於電容器陣列電路CAP、CAN之方向D2側之量化誤差保持電路QEHP、QEHN的一端連接於取樣節點NSP、NSN。
又，於本實施形態中，加法電路40包含配置於量化誤差保持電路QEHP與量化誤差保持電路QEHN之間之運算放大器AMP。
如稍後在圖8中所述，加法電路40包含：運算放大器AMP、電容器CFP、CFN、CIP、CIN、開關SFP、SFN、SDP、SDN、SEP、SEN。其中，將運算放大器AMP配置於量化誤差保持電路QEHP、QEHN之間。又，將電容器CFP、CIP、開關SFP、SDP、SEP作為正極側電路FBA配置於量化誤差保持電路QEHP之方向D2側。又，將電容器CFN、CIN、開關SFN、SDN、SEN作為負極側電路FBB配置於量化誤差保持電路QEHN之方向D2側。
如圖8所示，運算放大器AMP之反轉輸入節點NIN連接於量化誤差保持電路QEHP之另一端，運算放大器AMP之非反轉輸入節點NIP連接於量化誤差保持電路QEHN之另一端。根據本實施形態，藉由將運算放大器AMP配置於量化誤差保持電路QEHP、QEHN間，可以較短之配線長度將反轉輸入節點NIN與量化誤差保持電路QEHP之另一端之間予以配線、及將非反轉輸入節點NIP與量化誤差保持電路QEHN之另一端之間予以配線。
又，根據本實施形態，將運算放大器AMP配置於比較電路22之方向D2側，隔著該比較電路22配置電容器陣列電路CAP、CAN，隔著運算放大器AMP配置量化誤差保持電路QEHP、QEHN。藉此，可對稱配置(上述之線對稱)差動構成之混合型A/D轉換電路，基於信號傳遞之觀點，可實現有效之佈局配置。
另，可於量化誤差保持電路QEHP與量化誤差保持電路QEHN之間(運算放大器AMP之方向D2側)進而配置控制電路23。又，可於加法電路40之正極側電路FBA與負極側電路FBB之間、或量化誤差保持電路QEHP與量化誤差保持電路QEHN之間(控制電路23之方向D2側)進而配置選擇器10。
又，於本實施形態中，量化誤差保持電路QEHP之保持電路HP1～HPn沿著方向D2配置，量化誤差保持電路QEHN之保持電路HN1～HNn沿著方向D2配置。
即，於配置於電容器陣列電路CAP之方向D2側之量化誤差保持電路QEHP之配置區域中，沿著方向D2排列保持電路HP1～HPn。例如，將保持電路HP1、HP2相鄰排列，同樣地，將保持電路HP2～HPn依序相鄰排列。於配置於電容器陣列電路CAN之方向D2側之量化誤差保持電路QEHN之配置區域中，沿著方向D2排列保持電路HN1～HNn。例如，將保持電路HN1、HN2相鄰排列，同樣地，將保持電路HN2～HNn依序相鄰排列。例如，保持電路HP1～HPn、HN1～HNn之長邊為沿著方向D1之邊，短邊為沿著方向D2之邊。
當對A/D轉換電路之輸入通道數變更時，保持電路HP1～HPn、HN1～HNn之個數(n之值)亦相應變化。根據本實施形態，即使於變更保持電路HP1～HPn、HN1～HNn之個數之情形時，亦可利用既有之電路設計實現有效之佈局變更。即，由於沿著方向D2配置保持電路HP1～HPn、HN1～HNn，故可藉由伴隨個數之變更，縮短或延長方向D2上之佈局尺寸(佈局區域在方向D2上之長度)而進行佈局變更。
於圖3顯示電路裝置100之第2佈局構成例。圖3係輸入通道數為1(n=1)時之佈局構成例。於圖3中，電容器陣列電路CAP、CAN、比較電路22、運算放大器AMP之配置與圖2同樣。另一方面，於電容器陣列電路CAP、CAN之方向D2側僅配置保持電路HP1、HN1作為量化誤差保持電路QEHP、QEHN。加法電路40之正極側電路FBA與負極側電路FBB朝與方向D2之相反側移動，作為電路裝置100整體，在方向D2上之尺寸減小。控制電路23配置於例如電容器陣列電路CAP或保持電路HP1之與方向D1相反方向側。
如此，於變更保持電路HP1～HPn、HN1～HNn之個數之情形時，可無須變更其他電路(電容器陣列電路CAP、CAN、比較電路22、運算放大器AMP等)之配置，而調整方向D2上之佈局尺寸。藉此，可利用既有之電路設計實現有效之佈局變更。
3.第2電路構成例 使用圖4、圖5對電路裝置100之詳細動作進行說明。圖4係電路裝置100之第2電路構成例。此處，顯示電路裝置100之基本構成，並使用該基本構成說明動作。
如圖4所示，電路裝置100包含：選擇器10、A/D轉換電路20、及量化誤差保持電路30。
選擇器10依序分時選擇電壓VI1～VIn，並將該分時選擇之電壓作為輸出電壓VSL輸出。VSL對應於圖1之VSLP、VSLN。
加法電路40將保持於量化誤差保持電路QEHi之電荷所對應之電壓、與輸入電壓(VSL)以彼此相反符號之增益放大並相加，且將其結果作為輸出電壓VDF輸出。VDF對應於圖1之VDFP、VDFN。
D/A轉換電路21將加法電路40之輸出電壓VDF與逐次比較資料SAD之D/A轉換電壓之差量作為D/A轉換結果(差量電壓DAQ)輸出。DAQ對應於圖1之DAQP、DAQN。
量化誤差保持電路30包含保持與電壓VI1～VIi之A/D轉換中量化誤差所對應之電荷的量化誤差保持電路QEH1～QEHn。量化誤差保持電路QEHi於選擇器10選擇電壓VIi時之A/D轉換中，保持逐次比較動作結束後之差量電壓DAQ(之衰減電壓)。QEHi對應於圖1之HPi、HNi。
比較電路22基於來自D/A轉換電路21之差量電壓DAQ進行加法電路40之輸出電壓VDF與逐次比較資料SAD之D/A轉換電壓間的比較判定。
控制電路23進行基於比較電路22之比較結果(CPQ)逐次更新輸出至D/A轉換電路21之逐次比較資料SAD的逐次比較動作。
圖5係說明圖4之電路裝置100之基本動作之時序圖。以下，說明n=2之情形，但不限定於n=2。另，除圖5之動作外，還可進而包含加法電路40之重設動作或取樣動作、量化誤差保持電路QEH1、QEH2之重設動作或取樣動作等。
於第k-1次A/D轉換之第1期間，選擇器10選擇電壓VI1作為電壓VSL，加法電路40取樣保持該電壓VSL=VI1。將該保持之電壓設為VI1(k-1)。量化誤差保持電路QEH1保持與在第k-2次A/D轉換中逐次比較動作結束後之D/A轉換電路21之輸出電壓(E1(k-2))對應之電荷。加法電路40基於該電荷輸出VDF=VI(k-1)-E1(k-2)。另，此處，將加法電路40對電壓VSL之增益設為1，但增益不限定於1。D/A轉換電路21及比較電路22、控制電路23藉由進行逐次比較動作而將加法電路40之輸出電壓VDF進行A/D轉換，並輸出A/D轉換結果資料DOUT=D1(k-1)。另，DOUT之(X)表示無關值。控制電路23輸出SAD=D1(k-1)，D/A轉換電路21輸出量化誤差所對應之電壓E1(k-1)，量化誤差保持電路QEH1保持該電壓E1(k-1)所對應之電荷。
接著，於第k-1次A/D轉換之第2期間，選擇器10選擇電壓VI2作為電壓VSL，加法電路40取樣保持該電壓VSL=VI2。將該保持之電壓設為VI2(k-1)。藉由與上述同樣之動作，D/A轉換電路21輸出量化誤差所對應之電壓E2(k-1)，量化誤差保持電路QEH2保持該電壓E2(k-1)所對應之電荷。
接著，於第k次A/D轉換之第1期間，選擇器10選擇電壓VI1作為電壓VSL，加法電路40取樣保持該電壓VSL=VI1。將該保持之電壓設為VI1(k)。藉由與上述同樣之動作，D/A轉換電路21輸出量化誤差所對應之電壓E1(k)，量化誤差保持電路QEH1保持該電壓E1(k)所對應之電荷。
接著，於第k次A/D轉換之第2期間，選擇器10選擇電壓VI2作為電壓VSL，加法電路40取樣保持該電壓VSL=VI2。將該保持之電壓設為VI2(k)。藉由與上述同樣之動作，D/A轉換電路21輸出量化誤差所對應之電壓E2(k)，量化誤差保持電路QEH2保持該電壓E2(k)所對應之電荷。以下，於第k+1次以後之A/D轉換中亦重複同樣之動作。
將藉由以上之動作實現之傳遞函數顯示於下式(1)。V(Di)為以電壓表示電壓VIi之A/D轉換結果資料DOUT=Di者，具體而言，V(Di)為Di之D/A轉換電壓。於下式(1)中，對量化誤差即電壓Ei產生1次高通濾波器(1-z-1)之效應。即，於A/D轉換結果資料DOUT=Di中，對量化誤差之雜訊產生1次雜訊整型效應。 [數1]
圖6係本實施形態之A/D轉換結果資料DOUT之頻率特性之例。於圖6之例中，輸入特定頻率之信號作為輸入信號，並將其顯示為頻率特性之峰值。輸入信號不限定於該特定頻率信號，亦可設想包含信號頻帶BNS之頻率成分之信號。於該信號頻帶BNS低於A/D轉換之轉換率時，成為以高轉換率對信號頻帶BNS超取樣之狀態。例如，轉換率為信號頻帶BNS之上限頻率之5倍以上，或10倍以上。如以直線FLN所示，由於藉由雜訊整型效應使低頻帶之基底雜訊(量子化雜訊)降低，故可以低通濾波器使來自信號頻帶BNS之高頻率雜訊減低而提高S/N。藉此，可實現A/D轉換結果資料之高精度化(例如擴大有效位元數量)。
4.第1詳細構成例 圖7係電路裝置100之第1詳細構成例。圖7之電路裝置100包含：選擇器10、A/D轉換電路20、量化誤差保持電路30、及加法電路40。又，電路裝置100可包含基準電壓產生電路GVR。另，於以下說明n=8之情形，但不限定於n=8。
溫度感測器TS1～TS7為用以測定溫度測定對象的溫度之感測器。作為溫度感測器TS1～TS7，可使用例如利用PN接合之帶隙電壓之溫度依存性的溫度感測器、或利用電阻之電阻值之溫度依存性的熱敏電阻等。溫度感測器TS1～TS7中之一部分內置於電路裝置100內，其餘設置於電路裝置100之外部(例如包含電路裝置100之振盪器件等之內部)。或，亦可將所有之溫度感測器TS1～TS7皆內置於電路裝置100，又可將所有之溫度感測器TS1～TS7皆設置於電路裝置100之外部。
選擇器10包含：選擇器11(正極側之選擇器、第1選擇器)、與選擇器12(負極側之選擇器、第2選擇器)。
對選擇器11輸入來自溫度感測器TS1～TS7之溫度檢測電壓VT1～VT7(第1～第7正極側電壓)。又，亦可對選擇器11輸入例如試驗等所使用之任意電壓VXP(第8正極側電壓)。對選擇器12輸入來自基準電壓產生電路GVR之基準電壓VRF(第1負極側電壓)。又，亦可對選擇器12輸入例如試驗等所使用之任意電壓VXN(第2負極側電壓)。例如，基準電壓產生電路GVR為帶隙參考電路，基準電壓VRF為帶隙參考電壓(無溫度依存性之電壓)。
選擇器11順次選擇溫度檢測電壓VT1～VT7及任意電壓VXP，並輸出為分時輸出電壓VSLP。選擇器12於選擇器11輸出溫度檢測電壓VT1～VT7時，選擇基準電壓VRF，並輸出為輸出電壓VSLN。又，於選擇器11選擇任意電壓VXP時，選擇任意電壓VXN並輸出為輸出電壓VSLN。
於本構成例中，由(VT1、VRF)構成之差動電壓信號對應於圖1、圖4之電壓VI1。同樣地，由(VT2、VRF)、(VT3、VRF)、(VT4、VRF)、(VT5、VRF)、(VT6、VRF)、(VT7、VRF)、(VXP、VXN)構成之差動電壓信號對應於圖1、圖4之電壓VI2、VI3、VI4、VI5、VI6、VI7、VI8。
加法電路40將來自選擇器10之差動電壓信號(VSLP、VSLN)差動放大，將來自量化誤差保持電路30之正極側之電荷與負極側之電荷進行電荷電壓轉換(差動之QV轉換)，並輸出將該等差動電壓信號相加之差動電壓信號(VDFP、VDFN)。
A/D轉換電路20為差動輸入之A/D轉換電路20。即，將由加法電路40之輸出電壓VDFP、VDFN構成之差動電壓信號進行A/D轉換，並輸出對應於輸出電壓VDFP、VDFN之差量的A/D轉換結果資料DOUT。
量化誤差保持電路30保持A/D轉換電路20之逐次比較動作結束後之D/A轉換電路21之輸出信號即差動電壓信號(DAQP、DAQN)。具體而言，保持與構成差動電壓信號之電壓DAQP對應之電荷、及與電壓DAQN對應之電荷。
根據本實施形態，對選擇器10輸入來自溫度感測器TS1～TS7之溫度檢測電壓VT1～VT7作為電壓VI1～VI8之電壓VI1～VI7。另，溫度感測器之個數不限定於7個。即，只要將來自第1～第m溫度感測器(m為1以上且n以下之整數)之第1～第m之溫度檢測電壓作為第1～第n電壓之第1～第m電壓對選擇器10輸入即可。
由於溫度之變化較平緩，故溫度感測器TS1～TS7輸出之溫度檢測電壓VT1～VT7之信號頻帶為低頻率之頻帶(例如100 Hz以下)。因此，即使為如逐次比較型之相對低速之A/D轉換電路，亦可以充分高於信號頻帶之轉換率進行A/D轉換。於本實施形態中，可藉由構成混合型之A/D轉換電路，而實現伴隨如上所述之雜訊整型效應之超取樣狀態，可於溫度感測器之信號頻帶中實現S/N較高之測定。
作為使用溫度檢測資料(溫度檢測電壓之A/D轉換結果資料)之處理，可考慮例如TCXO(Temperature Compensated Crystal Oscillator：溫度補償晶體振盪器)或OCOX(Oven Controlled Crystal Oscillator：溫控式晶體振盪器)等數位方式之振盪器(Oscillator)之溫度補償處理。 有可能藉由使用設置於振盪器內部(或內部及外部)之複數個位置之複數個溫度感測器，而能高精度地推定振動子(例如晶體振動子等)之溫度。因可高精度地推定振動子之溫度，故可提高溫度補償之精度，且提高振盪頻率之穩定度。於本實施形態中，由於構成與多通道輸入對應之混合型A/D轉換電路，故可對來自複數個溫度感測器之多通道輸入進行高精度之A/D轉換。
5.第2詳細之構成例 圖8、圖9係電路裝置100之第2詳細構成例。另，於圖8及圖9分開圖示第2詳細構成例，對同一構成要素標註同一符號。於以下說明n=8之情形，但不限定於n=8。
如圖8所示，加法電路40包含：電容器CIP(正極側輸入電容器)、電容器CIN(負極側輸入電容器)、電容器CFP(正極側反饋用電容器)、電容器CFN(負極側反饋用電容器)、開關SDP、SDN、SEP、SEN、SFP、SFN、及全差動型之運算放大器AMP。全差動型之運算放大器為差動輸入且差動輸出之運算放大器。
開關SDP將電容器CIP之一端連接於選擇器11之輸出節點NSLP(選擇器10之第1輸出節點)及共通電壓VCM之節點之一者。開關SDN將電容器CIN之一端連接於選擇器12之輸出節點NSLN(選擇器10之第2輸出節點)及共通電壓VCM之節點之一者。開關SEP將電容器CIP之另一端連接於運算放大器AMP之非反轉輸入節點NIP及共通電壓VCM之節點之一者。開關SEN將電容器CIN之另一端連接於運算放大器AMP之反轉輸入節點NIN及共通電壓VCM之節點之一者。電容器CFP之一端及開關SFP之一端連接於運算放大器AMP之非反轉輸入節點NIP，電容器CFP之另一端及開關SFP之另一端連接於運算放大器AMP之反轉輸出節點NDFP。電容器CFN之一端及開關SFN之一端連接於運算放大器AMP之反轉輸入節點NIN，電容器CFN之另一端及開關SFN之另一端連接於運算放大器AMP之非反轉輸出節點NDFN。開關SDP、SDN、SEP、SEN、SFP、SFN為例如由電晶體構成之類比開關。
如圖8、圖9所示，D/A轉換電路21係位差動型之D/A轉換電路。D/A轉換電路21包含：電容器陣列電路CAP(正極側之電容器陣列電路)、與電容器陣列電路CAN(負極側之電容器陣列電路)。
如圖9所示，電容器陣列電路CAP包含電容器CP1～CP6、及開關SP1～SP6、SCP1、SCP2。開關SCP1之一端連接於電容器陣列電路CAP之取樣節點NSP，另一端連接於共通電壓VCM之節點。電容器CPj(j為1以上且6以下之整數)之一端連接於取樣節點NSP。開關SPj將電容器CPj之另一端連接於節點NCP2及電壓VDD(電源電壓、第1電壓)之節點、電壓VSS(接地電壓、第2電壓)之節點之任一者。開關SCP2將節點NCP2連接於運算放大器AMP之反轉輸出節點NDFP及共通電壓VCM之節點之一者。電容器CPj之電容值為CP1×2j-1 。開關SP1～SP6、SCP1、SCP2為例如由電晶體構成之類比開關。
電容器陣列電路CAN包含電容器CN1～CN6、及開關SN1～SN6、SCN1、SCN2。開關SCN1之一端連接於電容器陣列電路CAN之取樣節點NSN，另一端連接於共通電壓VCM之節點。電容器CNj之一端連接於取樣節點NSN。開關SNj將電容器CNj之另一端連接於節點NCN2及電壓VDD之節點、電壓VSS之節點之任一者。開關SCN2將節點NCN2連接於運算放大器AMP之非反轉輸出節點NDFN及共通電壓VCM之節點之一者。電容器CNj之電容值為CN1×2j-1 。開關SN1～SN6、SCN1、SCN2為例如由電晶體構成之類比開關。
另，電容器陣列電路CAP、CAN包含之電容器之個數不限定於6個，只要電容器陣列電路CAP包含第1～第k之正極側電容器(k為2以上之整數)，電容器陣列電路CAN包含第1～第k之負極側電容器即可。此時，j為1以上且k以下之整數。又，逐次比較資料為k位元之資料SAD[k-1：0]。
如圖8、圖9所示，量化誤差保持電路30包含：量化誤差保持電路QEHP(正極側量化誤差保持電路)、與量化誤差保持電路QEHN(負極側量化誤差保持電路)。
如圖8所示，量化誤差保持電路QEHP包含保持電路HP1～HP8(第1～第n之正極側保持電路)。保持電路HPi(第i之正極側保持電路)包含：電容器CEPi(正極側保持用電容器)、開關SAPi(第1正極側開關)、及開關SBPi(第2正極側開關)。開關SAPi將電容器CEPi之一端連接於取樣節點NSP及共通電壓VCM之節點之一者，或設定為浮動狀態。開關SBPi將電容器CEPi之另一端連接於運算放大器AMP之反轉輸入節點NIN及共通電壓VCM之節點之一者。電容器CEP1～CEP8之電容值相同。開關SAP1～SAP8、SBP1～SBP8為例如由電晶體構成之類比開關。
量化誤差保持電路QEHN包含保持電路HN1～HN8(第1～第n之負極側保持電路)。保持電路HNi(第i之負極側保持電路)包含：電容器CENi(負極側保持用電容器)、開關SANi(第1負極側開關)、及開關SBNi(第2負極側開關)。開關SANi將電容器CENi之一端連接於取樣節點NSN及共通電壓VCM之節點之一者，或設定為浮動狀態。開關SBNi將電容器CENi之另一端連接於運算放大器AMP之非反轉輸入節點NIP及共通電壓VCM之節點之一者。電容器CEN1～CEN8之電容值相同。開關SAN1～SAN8、SBN1～SBN8為例如由電晶體構成之類比開關。
另，圖8、圖9之保持電路HPi及保持電路HNi對應於圖4之量化誤差保持電路QEHi。
比較電路22為差動輸入單端輸出之比較器。比較電路22之非反轉輸入節點連接於取樣節點NSP，反轉輸入節點連接於取樣節點NSN。取樣節點NSP、NSN之電壓係輸出D/A轉換電壓即電壓DAQP、DAQN。於DAQP－DAQN＞0 V時，比較電路22輸出高位準之信號CPQ，於DAQP－DAQN＜0 V時，比較電路22輸出低位準之信號CPQ。控制電路23基於信號CPQ更新逐次比較資料SAD[5：0]，並將該逐次比較資料SAD[5：0]輸出至開關SP1～SP6、SN1～SN6。又，控制電路23進行加法電路40、D/A轉換電路21、量化誤差保持電路30所包含之開關之控制。
以下，說明圖8、圖9之電路裝置100之動作。另，於以下，說明選擇器10選擇電壓VIi時，第k次A/D轉換之動作。各期間中未提及之開關之狀態與前一期間之狀態相同。
於重設期間(初始化期間)，加法電路40之開關SFP、SFN接通。藉此，連接電容器CFP、CFN之兩端，而重設(初始化)電容器CFP、CFN之電荷。又，電容器陣列電路CAP、CAN之開關SCP1、SCN1接通，開關SCP2、SCN2選擇共通電壓VCM之節點，開關SP1～SP6、SN1～SN6選擇節點NCP2、NCN2。藉此，電容器CP1～CP6、CN1～CN6之兩端成為共通電壓VCM，而重設電容器CP1～CP6、CN1～CN6之電荷。又，量化誤差保持電路QEHP、QEHN之開關SAP1～SAP8、SAN1～SAN8選擇浮動狀態，開關SBP1～SBP8、SBN1～SBN8選擇共通電壓VCM之節點。藉此，電容器CEPi、CENi保持與電壓VIi之第k-1次A/D轉換中之量化誤差對應之電荷。即，若於第k-1次A/D轉換之逐次比較動作結束後設為DAQP=EPi、DAQN=ENi，則電容器CEPi、CENi以共通電壓VCM為基準保持與量化誤差對應之電壓EPi、ENi。然而，如下式(2)所說明，保持電壓EPi、Eni經衰減之電壓。
於重設期間後之第1加法動作期間，加法電路40之開關SFP、SFN斷開，量化誤差保持電路QEHP、QEHN之開關SBPi、SBNi選擇運算放大器AMP之輸入節點NIN、NIP，開關SAPi、SANi選擇共通電壓VCM之節點。藉此，以電容器CEPi、CFN再分配電容器CEPi所保持之電荷，以電容器CENi、CFP再分配電容器CENi所保持之電荷。即，將由第k-1次A/D轉換中之量化誤差所對應之電壓EPi、ENi(之衰減電壓)構成之差動電壓信號以負增益進行差動放大。又，於第1加法動作期間，加法電路40之開關SDP、SDN選擇選擇器10之輸出節點NSLP、NSLN，開關SEP、SEN選擇共通電壓VCM之節點。藉此，電容器CIP、CIN取樣以共通電壓VCM為基準之輸入電壓(VSLP、VSLN)。
於第1加法動作期間後之第2加法動作期間，開關SDP、SDN選擇共通電壓VCM之節點，開關SEP、SEN選擇運算放大器AMP之輸入節點NIP、NIN。藉此，由輸入電壓(VSLP、VSLN)構成之差動電壓信號以正增益進行差動放大。藉由以上之動作，將由輸入電壓(VSLP、VSLN)構成之差動電壓信號以正增益進行差動放大後之差動電壓信號，與將由電壓EPi、ENi(之衰減電壓)構成之差動電壓信號以負增益進行差動放大之差動電壓信號予以相加。該相加之結果作為由輸出電壓VDFP、VDFN構成之差動電壓信號輸出。當第2加法動作期間結束時，加法電路40之開關SDP、SDN選擇選擇器10之輸出節點NSLP、NSLN，開關SEP、SEN選擇共通電壓VCM。即，電容器CIP、CIN再次取樣以共通電壓VCM為基準之輸入電壓(VSLP、VSLN)。
於第2加法動作期間後之取樣期間，電容器陣列電路CAP、CAN之開關SCP1、SCN1接通，開關SCP2、SCN2選擇加法電路40之輸出節點NDFP、NDFN。藉此，電容器CP1～CP6、CN1～CN6以共通電壓VCM為基準取樣加法電路40之輸出電壓VDFP、VDFN。
於取樣期間後之逐次比較動作期間，電容器陣列電路CAP、CAN之開關SCP1、SCN1斷開，開關SP1～SP6、SN1～SN6基於逐次比較資料SAD[5：0]選擇電壓VDD或電壓VSS。具體而言，於SAD[j]=1時，開關SPj選擇電壓VDD，開關SNj選擇電壓VSS。於SAD[j]=0時，開關SPj選擇電壓VSS，開關SNj選擇電壓VDD。藉此，將成為DAQP－DAQN=V(SAD[5：0])－(VDFP－VDFN)之電壓DAQP、DAQN輸出至取樣節點NSP、NSN。比較電路22判定DAQP－DAQN之正負，並將該結果作為信號CPQ輸出。控制電路23基於信號CPQ更新逐次比較資料SAD[5：0]。逐次重複以上之動作直至決定A/D轉換結果資料為止。
於逐次比較動作期間接下來之量化誤差保持期間，控制電路23將A/D轉換結果資料作為逐次比較資料SAD[5：0]輸出。藉此，將電壓VIi之第k次A/D轉換中量化誤差所對應之電壓EPi、ENi輸出至取樣節點NSP、NSN。量化誤差保持電路QEHP、QEHN之開關SAPi、SANi選擇取樣節點NSP、NSN，開關SBPi、SBNi選擇共通電壓VCM之節點。藉此，電容器CEPi、CENi保持與電壓VIi之第k次A/D轉換中量化誤差所對應之電荷。即，電容器CEPi、CENi以共通電壓VCM為基準保持電壓EPi、ENi。然而，如下式(2)所說明，保持電壓EPi、ENi經衰減之電壓。
於量化誤差保持期間後，進行電壓VIi+1之第k次A/D轉換。於電壓VIn之第k次A/D轉換結束後，進行電壓VI1之第k+1次A/D轉換。
於以上之動作中，加法電路40之輸出電壓為下式(2)。k表示第k次A/D轉換動作中之電壓。VDF(k)為第2加法動作期間後之VDFP-VDFN。CI為電容器CIP之電容值，電容器CIN之電容值亦為CI。CF為電容器CFP之電容值，電容器CFN之電容器亦為CF。VSL(k)為第1加法動作期間後之VSLP-VSLN。CE為電容器CEPi之電容值，電容器CENi之電容值亦為CE。Ctotal為電容器CP1～CP6之電容值之合計。E(k-1)為第k-1次A/D轉換中之EPi-ENi。 [數2]
於上述(2)中，設定電容值CE、CF、Ctotal而使E(k-1)之增益成為 -1。E(k-1)藉由電容器CP1～CP6(Ctotal)與電容器CEPi(CE)間之電荷再分配、及電容器CN1～CN6(Ctotal)與電容器CENi(CE)間之電荷再分配，以增益Ctotal/(Ctotal+CE)衰減。於加法電路40進行加法動作時，由於乘以增益CE/CF，故可放大衰減之E(k-1)。藉此，可將E(k-1)之增益設為-1，而可實現具有如上式(1)之雜訊整型特性的傳送函數。
根據以上之本實施形態，開關SAPi將電容器CEPi之一端連接於取樣節點NSP、開關SBPi將電容器CEPi之另一端連接於共通電壓VCM之節點，藉此，可使電容器CEPi保持與量化誤差對應之電荷。同樣地，開關SANi將電容器CENi之一端連接於取樣節點NSN、開關SBNi將電容器CENi之另一端連接於共通電壓VCM之節點，藉此，可使電容器CENi保持與量化誤差對應之電荷。且，開關SAPi將電容器CEPi之一端連接於共通電壓VCM之節點，開關SBPi將電容器CEPi之另一端連接於運算放大器AMP之反轉輸入節點NIN，藉此，在電容器CEPi、CFN間再分配電容器CEPi所保持之電荷。開關SANi將電容器CENi之一端連接於共通電壓VCM之節點，開關SBNi將電容器CENi之另一端連接於運算放大器AMP之非反轉輸入節點NIP，藉此，在電容器CENi、CFP間再分配電容器CENi所保持之電荷。藉此，可自A/D轉換電路20之輸入電壓(VSLP、VSLN)減去與量化誤差對應之電壓。
6.斬波調變 圖10係於加法電路40中進行斬波調變時之斬波調變電路與斬波解調電路的構成例。於圖10中，加法電路40包含斬波調變電路CHCM及斬波解調電路CHCD。於將圖10之構成應用於圖8之情形時，圖10之節點NIP、NIN、NDFP、NDFN對應於圖8之節點NIP、NIN、NDFP、NDFN。
斬波調變電路CHCM對輸入至運算放大器AMP之非反轉輸入節點NIP'及反轉輸入節點NIN'之電壓進行斬波調變。即，斬波調變電路CHCM對節點NIP、NIN之電壓VIP、VIN進行斬波調變，並將該調變後之電壓輸出至節點NIP'、NIN'。
斬波調變電路CHCM包含開關SMA1、SMA2、SMB1、SMB2。開關SMA1、SMB1之一端連接於節點NIP，開關SMA2、SMB2之一端連接於節點NIN。開關SMA1、SMB2之另一端連接於節點NIP'，開關SMA2、SMB1之另一端連接於節點NIN'。開關SMA1、SMA2、SMB1、SMB2為例如由電晶體構成之類比開關。於非反轉動作中，開關SMA1、SMA2接通，開關SMB1、SMB2斷開，而將電壓VIP、VIN輸入至節點NIP'、NIN'。於反轉動作中，開關SMA1、SMA2斷開，開關SMB1、SMB2接通，而將電壓VIN、VIP輸入至節點NIP'、NIN'。
斬波解調電路CHCD對自運算放大器AMP之反轉輸出節點NDFP'及自非反轉輸出節點NDFN'輸出之電壓進行斬波解調。即，斬波解調電路CHCD對節點NDFP'、NDFN'之電壓進行斬波解調，並將該解調後之電壓VDFP、VDFN輸出至節點NDFP、NDFN。
斬波解調電路CHCD包含開關SDA1、SDA2、SDB1、SDB2。開關SDA1、SDB1之一端連接於節點NDFP'，開關SDA2、SDB2之一端連接於節點NDFN'。開關SDA1、SDB2之另一端連接於節點NFDF，開關SDA2、SDB1之另一端連接於節點NDFN。於非反轉動作中，開關SDA1、SDA2接通，開關SDB1、SDB2斷開，而將節點NDFP'、NDFN'之電壓作為電壓VDFP、VDFN輸出至節點NDFP、NDFN。開關SDA1、SDA2、SDB1、SDB2為例如由電晶體構成之類比開關。於反轉動作中，開關SDA1、SDA2斷開，開關SDB1、SDB2接通，而將節點NDFN'、NDFP'之電壓作為電壓VDFP、VDFN輸出至節點NDFP、NDFN。
運算放大器AMP具有偏移。例如，藉由使構成運算放大器AMP之差動對之2個電晶體尺寸不同，而於節點NIP'、NIN'之間產生偏移。
斬波調變電路CHCM及斬波解調電路CHCD交替重複反轉動作與非反轉動作。具體而言，於第k-1次A/D轉換中進行反轉動作及非反轉動作之一者，於第k次A/D轉換中進行反轉動作及非反轉動作之另一者。藉此，以斬波頻率調變運算放大器AMP之偏移。具體而言，以第k-1次A/D轉換與第k次A/D轉換使偏移之極性反轉。
圖11係在不進行斬波調節之情形下，輸入0 V時之A/D轉換結果資料(輸出碼)之時間變化的例。於本實施形態中，由於具有1次雜訊整型機構，故於將DC信號輸入至A/D轉換電路20時，A/D轉換結果資料DOUT為特定時間變化之樣式，而可能於A/D轉換結果資料DOUT產生無用之頻率成分。將該現象稱為閒音(idle tone)。例如對TCXO之溫度補償處理使用溫度檢測電壓之A/D轉換結果資料。此時，當A/D轉換結果資料以一定週期變化時，於該週期內振盪頻率被修正，而有振盪特性降低之虞。
圖12係本實施形態中，輸入0 V時之A/D轉換結果資料(輸出碼)之時間變化的例。於本實施形態中，由於進行斬波調變，故每次A/D轉換皆使偏移之極性反轉。因此，因偏移所致之A/D轉換資料之變化僅以斬波頻率量變為高頻率，故可降低如上所述之閒音。例如，於TCXO之溫度補償處理中，可降低因閒音引起振盪特性降低之可能性。
7.振動器 以下，對包含電路裝置100之振動器2之構成例進行說明。圖13係包含電路裝置100之振動器2之第1構成例。於圖13中，以振動器2為振盪器之情形為例進行說明。具體而言，對應用於溫度補償型之振盪器即TCXO之例進行說明。另，溫度補償型之振盪器亦可為OCXO。
振動器2(振盪器)包含振動子110與電路裝置100。又，振動器2可包含溫度感測器TS2。例如，藉由將振動子110及電路裝置100、溫度感測器TS2收納於封裝而構成振動器2。
振動子110之一端連接於端子T1，另一端連接於端子T2。振動子110(resonator)為藉由電氣信號產生機械振動之元件(振動元件)。振動子110可藉由例如石英振動片等之振動片(壓電振動片)實現。例如，可藉由切割角為AT切割或SC切割等之厚度剪切振動之石英振動片等實現。例如，振動子110為內置於不具備恒溫槽之溫度補償型振盪器(TCXO)之振動子。或振動子110亦可為內置於具備恒溫槽之恒溫槽型振盪器(OCXO)之振動子等。另，本實施形態之振動子110可藉由例如厚度剪切振動型以外之振動片、或以石英以外之材料形成之壓電振動片等之各種振動片而實現。例如，作為振動子110可採用SAW(Surface Acoustic Wave：表面聲波)共振子、作為使用矽基板形成之矽製振動子之MEMS(Micro Electro Mechanical Systems：微機電系統)振動子等。
電路裝置100包含：處理電路123、振盪信號產生電路150、選擇器10、及A/D轉換器127。又，電路裝置100可包含：記憶部124(記憶體)、溫度感測器TS1、輸出電路122、端子T1、T2、輸出端子TM、感測器輸入端子TTS、信號端子TSD、TSC、及電源供給用之電源端子TV、TG。電路裝置100為積體電路裝置(IC、半導體晶片)。端子T1、T2或輸出端子TM、感測器輸入端子TTS、信號端子TSD、TSC、電源端子TV、TG例如亦被稱為積體電路裝置之焊墊。
振盪信號產生電路150使用振動子110產生對應於頻率控制資料之振盪頻率之振盪信號。振盪信號產生部150包含使振動子110振盪之振盪電路121。又，振盪信號產生電路150亦可進而包含稍後敘述之D/A轉換電路125。
振盪電路121具有驅動電路，且為經由端子T1、T2由驅動電路驅動振動子110而使振動子110振盪之電路。作為振盪電路121可採用例如皮爾斯型之振盪電路。於該情形時，驅動電路包含：雙極電晶體、及連接於雙極電晶體之基極-集極間之電阻。雙極電晶體之基極成為驅動電路之輸入節點，集極成為驅動電路之輸出節點。對驅動電路之輸出節點、輸入節點之至少一者之連接節點設置可變電容電路。可變電容電路可藉由例如電容值基於控制電壓而變化之變容二極體、或基於頻率控制資料，切換連接於連接節點之電容器之數量的電容器陣列等實現。
輸出電路122緩衝來自振盪電路121之輸出信號即時脈信號，並將該緩衝後之時脈信號自輸出端子TM輸出至電路裝置100之外部。例如，輸出電路122由緩衝來自振盪電路121之輸出信號即時脈信號之緩衝電路構成。
溫度感測器TS1、TS2將根據環境(例如電路裝置100或振動子110)之溫度而變化之溫度依存電壓作為溫度檢測電壓輸出。例如，溫度感測器TS1、TS2利用具有溫度依存性之電路元件產生溫度依存電壓，並以不依存於溫度之電壓(例如帶隙參考電壓)為基準輸出溫度依存電壓。例如，將PN接合之順向電壓作為溫度依存電壓輸出。來自溫度感測器TS2之溫度檢測電壓經由感測器輸入端子TTS輸入至選擇器10。
選擇器10依序選擇來自溫度感測器TS1、TS2之溫度檢測電壓，並將該分時之溫度檢測電壓輸出至A/D轉換器127。另，振動器2包含之溫度感測器之個數不限定於2，振動器2可包含第1～第m溫度感測器(m為1以上且n以下之整數)。此時，可對選擇器10輸入第1～第n電壓，作為該第1～第n電壓之第1～第m電壓，可輸入來自第1～第m溫度感測器之第1～第m溫度檢測電壓。選擇器10依序選擇第1～第n電壓，並將該分時之溫度檢測電壓輸出至A/D轉換器127。
A/D轉換器127將選擇器10之輸出電壓進行A/D轉換。即。將選擇器10分時輸出之來自溫度感測器TS1、TS2之溫度檢測電壓進行A/D轉換，並將該結果作為分時之溫度檢測資料輸出。A/D轉換器127包含圖1等中說明之A/D轉換電路20與量化誤差保持電路30。
處理電路123(數位信號處理電路)進行各種信號處理。例如，處理電路123(溫度補償部)基於溫度檢測資料進行補償振動子110之振盪頻率之溫度特性的溫度補償處理，並輸出用以控制振盪頻率之頻率控制資料。具體而言，處理電路123基於根據溫度變化之溫度檢測資料(溫度依存資料)、與溫度補償處理用之係數資料(近似函數之係數資料)等，進行用以消除或降低因溫度變化所致之振盪頻率之變動(即使於溫度發生變化時振盪頻率亦固定)的溫度補償處理。溫度補償處理用之係數資料記憶於記憶部124。記憶部124可藉由RAM(Random Access Memory：隨機存取記憶體)(SRAM(Static Random Access Memory：靜態隨機存取記憶體)、DRAM(Dynamic Random Access Memory：動態隨機存取記憶體))等半導體記憶體實現，亦可藉由非揮發性記憶體實現。處理電路123可藉由分時執行包含溫度補償處理之各種信號處理之DSP(Digital Signal Processor：數位信號處理器)實現。或，處理電路123可藉由閘陣列等自動配置配線之ASIC(Application Specific Integrated Circuit：專用積體電路)電路實現，亦可藉由處理器(例如CPU(Central Processing Unit：中央處理器)、MPU(Micro Processor Unit：微處理單元)等)與在處理器上動作之程式實現。又，處理電路123可進行溫度補償以外之修正處理(例如老化修正)。又，處理電路123可進行恒溫槽型振盪器(OCXO)之恒溫槽之加熱器控制(烘箱控制)等。
另，處理電路123具有使用時脈信號SCL、資料信號SDA與外部器件之間進行串列通信之介面電路。介面電路為例如I2C(Inter-Integrated Circuit)：內部整合電路)或SPI(Serial Peripheral Interface：串列週邊介面)等介面電路。信號端子TSC、TSD為該等時脈信號SCL、資料信號SDA用之端子。
D/A轉換電路125對頻率控制資料進行D/A轉換，並將對應於頻率控制資料之控制電壓輸出至振盪電路121。設置於振盪電路121之可變電容電路基於該控制電壓可變地控制電容值。此時之可變電容電路可藉由上述之變容二極體等實現。
對電源端子TV供給高電位側之電源電壓VDD，對電源端子TG供給低電位側之電源電壓VSS(例如接地電壓)。電路裝置100被供給該等電源電壓VDD、VSS而動作。
圖14係包含電路裝置100之振動器2之第2構成例。於圖14中，以振動器2為用以測定物理量之物理量測定裝置(物理量檢測裝置)之情形為例進行說明。作為被測定之物理量可設想角速度、加速度、角加速度、速度、距離或時間等各種物理量。另，於以下，以檢測角速度之陀螺儀感測器(振動陀螺儀感測器)為例進行說明。
圖14之振動器2包含：振動子110、電路裝置100、及溫度感測器TS2。電路裝置100包含：驅動電路130、檢測電路160、輸出電路122、處理電路190、溫度感測器TS1、選擇器10、A/D轉換器127、端子T1、T2、T5、T6、感測器輸入端子TTS、及輸出端子TM。
振動子110(感測器元件、物理量傳感器)為用以檢測物理量之元件，且具有：振動片141、142、驅動電極143、144、檢測電極145、146、接地電極147。振動片141、142為由例如石英等壓電材料之薄板形成之壓電型振動片。具體而言，振動片141、142為藉由Z切割之石英基板形成之振動片。另，振動片141、142之壓電材料可為石英以外之陶瓷或矽等材料。
對驅動電極143經由端子T1供給來自電路裝置100之驅動電路130之驅動信號DS(廣義而言為輸出信號)，藉此使驅動用之振動片141振動。振動片141為例如振動子110之驅動臂。且，對驅動電路130經由端子T2輸入來自驅動電極144之反饋信號DG(廣義而言為輸入信號)。例如，將振動片141振動所致之反饋信號DG輸入至驅動電路130。
接著，藉由驅動用振動片141振動而使檢測用之振動片142振動，藉由該振動產生之電荷(電流)作為檢測信號S1、S2自檢測電極145、146經由端子T5、T6輸入至檢測電路160。此處，接地電極147設定為接地電位。檢測電路160基於該等檢測信號S1、S2檢測對應於檢測信號S1、S2之物理量資訊(角速度等)。此處，主要以振動子110為陀螺儀感測器元件之情形為例進行說明，但本實施形態並非限定於此者，亦可為檢測加速度等其他物理量之元件。又，作為振動子110可使用例如雙T型構造之振動片，但亦可為音叉型或H型之振動片。
驅動電路130可包含被輸入來自振動子110之反饋信號DG而進行信號放大的放大電路、或進行自動增益控制之AGC(Automatic Gain Control)電路(增益控制電路)、或將驅動信號DS輸出至振動子110之輸出電路等。例如，AGC電路可變地自動調整增益以使來自振動子110之反饋信號DG之振幅固定。AGC電路可藉由將來自放大電路之信號進行全波整流之全波整流器、或進行全波整流器之輸出信號之積分處理之積分器等實現。輸出電路輸出例如矩形波之驅動信號DS。於該情形時，輸出電路可藉由比較器與緩衝電路等實現。另，輸出電路可輸出正弦波之驅動信號DS。又，驅動電路130基於例如放大電路之輸出信號產生同步信號SYC，並輸出至檢測電路160。
檢測電路160基於來自由驅動電路130驅動之振動子110之檢測信號S1、S2，檢測對應於檢測信號S1、S2之物理量資訊。檢測電路160可包含放大電路、同步檢波電路、調整電路等。對放大電路經由端子T1、T2輸入來自振動子110之檢測信號S1、S2，並進行檢測信號S1、S2之電荷-電壓轉換或信號放大。檢測信號S1、S2構成差動信號。具體而言，放大電路可包含：第1 Q/V轉換電路，其放大檢測信號S1；第2 Q/V轉換電路，其放大檢測信號S2；及差動放大器，其將第1、第2 Q/V轉換電路之輸出信號進行差動放大。同步檢波電路進行使用來自驅動電路130之同步信號SYC之同步檢波。例如，進行用以自檢測信號S1、S2擷取期望波之同步檢波。調整電路進行用於零點修正之偏移調整、或用於感度調整之增益修正。又，檢測電路160具有A/D轉換電路。A/D轉換電路將同步檢波後之信號進行A/D轉換，並將其結果即數位檢測資料輸出至處理電路190。又，檢測電路160可包含使未被同步檢波等去除殆盡之無用信號衰減之濾波電路。
由於溫度感測器TS1、TS2、選擇器10、A/D轉換器127之構成及動作與圖13同樣，故此處省略說明。
處理電路190基於來自檢測電路160之檢測資料，進行用於偏移調整之修正處理或用於感度調整之修正處理等各種修正處理。例如，處理電路190基於來自A/D轉換器127之溫度檢測資料進行物理量(角速度)之零點修正處理。即，基於溫度檢測資料求出消除(或降低)零點之溫度依存性之修正值，並由該修正值修正物理量。
輸出電路122將來自處理電路190之修正處理後之檢測資料DTQ經由輸出端子TM輸出至電路裝置100之外部。此時之輸出電路122可藉由例如I2C或SPI等介面電路實現。
8.電子機器、移動體 於圖15顯示包含本實施形態之振動器2(電路裝置100)之電子機器500之構成例。該電子機器500包含：具有電路裝置100與振動子110之振動器2、與處理部520。又可包含：通信部510、操作部530、顯示部540、記憶部550、天線ANT。
作為電子機器500可設想例如基地台或路由器等網路關聯機器、計測距離、時間、流速或流量等物理量之高精度計測機器、測定生物體資訊之生物體資訊測定機器(超音波測定裝置、脈波計、血壓測定裝置等)、車載機器(自動駕駛用之機器等)等。又，作為電子機器500可設想頭戴型顯示裝置或時鐘關聯機器等可穿戴機器、機器人、印刷裝置、投影裝置、行動資訊終端(智慧型手機等)、發佈內容之內容提供機器、或數位相機或攝影機等之影像機器等。
通信部510(通信介面)進行經由天線ANT自外部接收資料，或將資料發送至外部的處理。處理部520(處理器)進行電子機器500之控制處理，或經由通信部510收發之資料之各種數位處理等。處理部520之功能可藉由例如微電腦等處理器實現。操作部530(操作介面)為用以供使用者進行輸入操作者，可藉由操作按鈕或觸控面板顯示器等實現。顯示部540為顯示各種資訊者，可藉由液晶或有機EL(Electro Luminescence：電致發光))等顯示器實現。記憶部550為記憶資料者，其功能可藉由RAM或ROM(Read Only Memory：唯讀記憶體)等半導體記憶體或HDD(硬碟驅動器)等實現。
於圖16顯示包含本實施形態之振動器2(電路裝置100)之移動體之例。本實施形態之振動器2(振盪器、物理量測定裝置)可組入於例如車、飛機、機車、自行車、機器人、或船舶等各種移動體。移動體為具備引擎或馬達等驅動機構、把手或舵等掌舵機構、各種電子機器(車載機器)，而在地上或空中或海上移動的機器、裝置。圖16係概略性顯示作為移動體之具體例之汽車206。於汽車206組入有本實施形態之振動器2。控制裝置208基於由該振動器2產生之時脈信號或測定到之物理量資訊進行各種控制處理。例如，於作為物理量資訊測定汽車206周圍之物體之距離資訊之情形時，控制裝置208使用測定到之距離資訊進行用於自動駕駛之各種控制處理。控制裝置208根據例如車體207之姿勢控制避震器之軟硬度、或控制各個車輪209之刹車。另，組入有本實施形態之振動器2之機器不限定於此種控制裝置208，亦可組入於汽車206或機器人等移動體所設置之各種機器。
另，如上所述對本實施形態詳細地進行了說明，但業者應可容易理解實質上不自本發明之新穎事項及效果脫離之多種變化。因此，此種變化例全部為包含於本發明之範圍內者。例如，於說明書或圖式中，至少出現一次，與更廣義或同義之不同用語一起記載之用語在說明書或圖式之任意處皆可被置換為該不同之用語。又，本實施形態及變化例之所有組合亦包含於本發明之範圍內。又，振動器、電子機器、移動體之構成及動作、或電路裝置中之佈局構成等亦非限定於本實施形態中說明者，而可進行各種變化實施。
2‧‧‧振動器
10‧‧‧選擇器
11‧‧‧選擇器
12‧‧‧選擇器
20‧‧‧A/D轉換電路
21‧‧‧D/A轉換電路
22‧‧‧比較電路
23‧‧‧控制電路
30‧‧‧量化誤差保持電路
40‧‧‧加法電路
100‧‧‧電路裝置
110‧‧‧振動子
121‧‧‧振盪電路
122‧‧‧輸出電路
123‧‧‧處理電路
124‧‧‧記憶部
125‧‧‧D/A轉換電路
127‧‧‧A/D轉換器
130‧‧‧驅動電路
141‧‧‧振動片
142‧‧‧振動片
143‧‧‧驅動電極
144‧‧‧驅動電極
145‧‧‧檢測電極
146‧‧‧檢測電極
147‧‧‧接地電極
150‧‧‧振盪信號產生電路
160‧‧‧檢測電路
190‧‧‧處理電路
206‧‧‧汽車(移動體)
207‧‧‧車體
208‧‧‧控制裝置
209‧‧‧車輪
500‧‧‧電子機器
510‧‧‧通信部
520‧‧‧處理部
530‧‧‧操作部
540‧‧‧顯示部
550‧‧‧記憶部
AMP‧‧‧運算放大器
ANT‧‧‧天線
BNS‧‧‧信號頻帶
CAN‧‧‧電容器陣列電路
CAP‧‧‧電容器陣列電路
CEN1～CEN8‧‧‧電容器(保持用電容器)
CEP1～CEP8‧‧‧電容器(保持用電容器)
CFN‧‧‧電容器(反饋用電容器)
CFP‧‧‧電容器(反饋用電容器)
CHCD‧‧‧斬波解調電路
CHCM‧‧‧斬波調變電路
CIN‧‧‧電容器
CIP‧‧‧電容器
CN1～CN6‧‧‧電容器
CP1～CP6‧‧‧電容器
CPQ‧‧‧信號
D1‧‧‧方向(第1方向)
D2‧‧‧方向(第2方向)
D1(k)‧‧‧A/D轉換結果資料
D2(k)‧‧‧A/D轉換結果資料
D1(k-1)‧‧‧A/D轉換結果資料
D2(k-1)‧‧‧A/D轉換結果資料
DAQ‧‧‧差量電壓
DAQN‧‧‧差量電壓
DAQP‧‧‧差量電壓
DG‧‧‧反饋信號
DOUT‧‧‧A/D轉換結果資料
DS‧‧‧驅動信號
DTQ‧‧‧檢測資料
E1(k)‧‧‧電壓
E1(k-1)‧‧‧電壓
E1(k-2)‧‧‧電壓
E2(k)‧‧‧電壓
E2(k-1)‧‧‧電壓
FBA‧‧‧正極側電路
FBB‧‧‧負極側電路
GVR‧‧‧基準電壓產生電路
HN1～HNn‧‧‧保持電路
HN1～HN8‧‧‧保持電路
HP1～HPn‧‧‧保持電路
HP1～HP8‧‧‧保持電路
NCN2‧‧‧節點
NCP2‧‧‧節點
NDFN‧‧‧非反轉輸出節點
NDFN'‧‧‧非反轉輸出節
NDFP‧‧‧反轉輸出節點
NDFP'‧‧‧反轉輸出節點
NIN‧‧‧反轉輸入節點
NIN'‧‧‧反轉輸入節點
NIP‧‧‧非反轉輸入節點
NIP'‧‧‧非反轉輸入節點
NSLN‧‧‧輸出節點
NSLP‧‧‧輸出節點
NSN‧‧‧取樣節點
NSP‧‧‧取樣節點
QEH1～QEHn‧‧‧量化誤差保持電路
QEHN‧‧‧量化誤差保持電路
QEHP‧‧‧量化誤差保持電路
S1‧‧‧檢測信號
S2‧‧‧檢測信號
SAD‧‧‧逐次比較資料
SAN1～SAN8‧‧‧開關
SAP1～SAP8‧‧‧開關
SBN1～SBN8‧‧‧開關
SBP1～SBP8‧‧‧開關
SCL‧‧‧時脈信號
SCN1‧‧‧開關
SCN2‧‧‧開關
SCP1‧‧‧開關
SCP2‧‧‧開關
SDA1‧‧‧開關
SDA2‧‧‧開關
SDB1‧‧‧開關
SDB2‧‧‧開關
SDN‧‧‧開關
SDP‧‧‧開關
SEN‧‧‧開關
SEP‧‧‧開關
SFN‧‧‧開關
SFP‧‧‧開關
SMA1‧‧‧開關
SMA2‧‧‧開關
SMB1‧‧‧開關
SMB2‧‧‧開關
SN1～SN6‧‧‧開關
SP1～SP6‧‧‧開關
SYC‧‧‧同步信號
T1‧‧‧端子
T2‧‧‧端子
T5‧‧‧端子
T6‧‧‧端子
TG‧‧‧電源端子
TM‧‧‧電源端子
TSC‧‧‧信號端子
TSD‧‧‧信號端子
TS1～TS7‧‧‧溫度感測器
TTS‧‧‧感測器輸入端子
TV‧‧‧電源端子
VCM‧‧‧共用電壓
VDD‧‧‧電壓
VDF‧‧‧輸出電壓
VDFN‧‧‧電壓
VDFP‧‧‧電壓
VI1～VIn‧‧‧電壓
VI1～VI7‧‧‧電壓
VIN‧‧‧電壓
VIP‧‧‧電壓
VI1(k)‧‧‧電壓
VI1(k-1)‧‧‧電壓
VI2(k)‧‧‧電壓
VI2(k-1)‧‧‧電壓
VI1(k-1)-E1(k-2)‧‧‧電壓
VI1(k)-E1(k-1)‧‧‧電壓
VI2(k-1)-E2(k-2)‧‧‧電壓
VI2(k)-E2(k-1)‧‧‧電壓
VRF‧‧‧基準電壓
VSL‧‧‧輸出電壓
VSLN‧‧‧輸出電壓
VSLP‧‧‧輸出電壓
VSS‧‧‧電壓
VXN‧‧‧任意電壓
VXP‧‧‧任意電壓
(X)‧‧‧無關值
圖1係電路裝置之第1電路構成例。 圖2係電路裝置之第1佈局構成例。 圖3係電路裝置之第2佈局構成例。 圖4係電路裝置之第2電路構成例。 圖5係說明第2電路構成例之電路裝置之基本動作的時序圖。 圖6係本實施形態之A/D轉換結果資料之頻率特性之例。 圖7係電路裝置之第1詳細構成例。 圖8係電路裝置之第2詳細構成例。 圖9係電路裝置之第2詳細構成例。 圖10係在加法電路中進行斬波調變時之斬波調變電路與斬波解調電路之構成例。 圖11係於不進行斬波調變之情形時，輸入0 V時之A/D轉換結果資料(輸出碼)之時間變化的例。 圖12係本實施形態中，輸入0 V時之A/D轉換結果資料(輸入碼)之時間變化的例。 圖13係包含電路裝置之振動器之第1構成例。 圖14係包含電路裝置之振動器之第2構成例。 圖15係電子機器之構成例。 圖16係移動體之例。

Claims (12)

  1. 一種電路裝置，其特徵在於包含： A/D轉換電路，其具有電荷再分配型之D/A轉換電路，且藉由使用上述D/A轉換電路之逐次比較進行輸入電壓之A/D轉換；及 量化誤差保持電路，其保持上述輸入電壓之上述A/D轉換中之量化誤差所對應之電荷；且 上述D/A轉換電路具有： 正極側電容器陣列電路、及 負極側電容器陣列電路， 上述A/D轉換電路具有： 比較電路，其第1輸入節點連接於上述正極側電容器陣列電路之取樣節點即正極側取樣節點，第2輸入節點連接於上述負極側電容器陣列電路之取樣節點即負極側取樣節點； 上述量化誤差保持電路具有： 正極側量化誤差保持電路，其一端連接於上述正極側取樣節點；及 負極側量化誤差保持電路，其一端連接於上述負極側取樣節點；且 上述正極側電容器陣列電路與上述負極側電容器陣列電路沿著第1方向配置， 於將正交於上述第1方向之方向設為第2方向時， 上述正極側量化誤差保持電路配置於上述正極側電容器陣列電路之上述第2方向側， 上述負極側量化誤差保持電路配置於上述負極側電容器陣列電路之上述第2方向側。
  2. 如請求項1之電路裝置，其中 上述比較電路配置於上述正極側電容器陣列電路與上述負極側電容器陣列電路之間。
  3. 如請求項1或2之電路裝置，其中 上述A/D轉換電路包含加法電路，其將正極側輸入電壓及負極側輸入電壓作為上述輸入電壓予以輸入；且 上述加法電路將上述正極側輸入電壓與對應於上述負極側量化誤差保持電路所保持之電荷之電壓相加後的電壓輸出至上述正極側電容器陣列電路，將上述負極側輸入電壓與對應於上述正極側量化誤差保持電路所保持之電荷之電壓相加後的電壓輸出至上述負極側電容器陣列電路。
  4. 如請求項3之電路裝置，其中 上述加法電路具有運算放大器，其反轉輸入節點連接於上述正極側量化誤差保持電路之另一端，非反轉輸入節點連接於上述負極側量化誤差保持電路之另一端； 上述運算放大器配置於上述正極側量化誤差保持電路與上述負極側量化誤差保持電路之間。
  5. 如請求項1至4中任一項之電路裝置，其中包含： 選擇器，其被輸入第1～第n電壓(n為2以上之整數)，並將上述第1～第n電壓之任一者作為上述輸入電壓予以輸出；且 上述正極側量化誤差保持電路具有第1～第n正極側保持電路，其等保持對應於上述第1～第n電壓之電荷； 上述負極側量化誤差保持電路具有第1～第n負極側保持電路，其等保持對應於上述第1～第n電壓之電荷。
  6. 如請求項5之電路裝置，其中 上述1～第n正極側保持電路沿著上述第2方向配置， 上述1～第n負極側保持電路沿著上述第2方向配置。
  7. 如請求項5或6之電路裝置，其中 上述A/D轉換電路使用保持於第i正極側保持電路及第i負極側保持電路之電荷作為第i電壓(i為1以上且n以下之整數)之第k-1次(k為2以上之整數)之上述A/D轉換中之量化誤差所對應之電荷，針對上述第i電壓進行第k次上述A/D轉換，並輸出量化誤差經雜訊整型後之A/D轉換結果資料。
  8. 如請求項5至7中任一項之電路裝置，其中 對上述選擇器，輸入來自上述第1～第m溫度感測器(m為1以上且n以下之整數)之第1～第m溫度檢測電壓作為上述第1～第n電壓之第1～第m電壓。
  9. 如請求項1至8中任一項之電路裝置，其中包含： 數位信號處理電路，其輸出基於對應於溫度檢測電壓即上述輸入電壓之上述A/D轉換結果資料之頻率控制資料；及 振盪信號產生電路，其使用振動子產生對應於上述頻率控制資料之振盪頻率之振盪信號。
  10. 一種振動器，其特徵在於包含： 如請求項1至9中任一項之電路裝置；及 振動子，其連接於上述電路裝置。
  11. 一種電子機器，其特徵在於包含如請求項1至9中任一項之電路裝置。
  12. 一種移動體，其特徵在於包含如請求項1至9中任一項之電路裝置。
TW107146943A 2017-12-28 2018-12-25 電路裝置、振動器、電子機器及移動體 TWI779147B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017254043A JP7077617B2 (ja) 2017-12-28 2017-12-28 回路装置、振動デバイス、電子機器及び移動体
JP2017-254043 2017-12-28

Publications (2)

Publication Number Publication Date
TW201931778A true TW201931778A (zh) 2019-08-01
TWI779147B TWI779147B (zh) 2022-10-01

Family

ID=67060119

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146943A TWI779147B (zh) 2017-12-28 2018-12-25 電路裝置、振動器、電子機器及移動體

Country Status (4)

Country Link
US (1) US10680639B2 (zh)
JP (1) JP7077617B2 (zh)
CN (1) CN110011665B (zh)
TW (1) TWI779147B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7200476B2 (ja) * 2017-12-28 2023-01-10 セイコーエプソン株式会社 回路装置、振動デバイス、電子機器及び移動体
WO2022044491A1 (ja) * 2020-08-28 2022-03-03 パナソニックＩｐマネジメント株式会社 Ａｄ変換器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04227118A (ja) * 1990-12-29 1992-08-17 Fujitsu Ltd データノイズ除去方法及びデータノイズ除去装置
JPH114166A (ja) 1997-06-12 1999-01-06 Matsushita Electric Ind Co Ltd 逐次比較型ａ／ｄ変換器
JP4470830B2 (ja) * 2005-07-26 2010-06-02 株式会社デンソー 巡回型ａ／ｄ変換器
US7280064B2 (en) * 2005-09-08 2007-10-09 Realtek Semiconductor Corp. Pipeline ADC with minimum overhead digital error correction
JP5526672B2 (ja) * 2009-09-16 2014-06-18 富士通株式会社 Ａｄ変換器
US8223044B2 (en) * 2010-04-22 2012-07-17 Texas Instruments Incorporated INL correction circuitry and method for SAR ADC
JP2012156678A (ja) * 2011-01-25 2012-08-16 Seiko Epson Corp サンプル・ホールド回路、回路装置、ａ／ｄ変換回路及び電子機器
US8344930B2 (en) * 2011-05-04 2013-01-01 Himax Technologies Limited Successive approximation register analog-to-digital converter
US8638248B2 (en) * 2011-10-07 2014-01-28 Nxp, B.V. Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
JP6353267B2 (ja) * 2014-04-28 2018-07-04 旭化成エレクトロニクス株式会社 Ａｄ変換器及びａｄ変換方法
JP5915791B2 (ja) * 2015-02-19 2016-05-11 セイコーエプソン株式会社 Ｄ／ａ変換回路、ａ／ｄ変換回路及び電子機器
JP6500522B2 (ja) * 2015-03-16 2019-04-17 セイコーエプソン株式会社 回路装置、物理量検出装置、電子機器及び移動体
JP6650227B2 (ja) * 2015-06-30 2020-02-19 ルネサスエレクトロニクス株式会社 Ａｄ変換器、ａｄ変換方法
JP6638340B2 (ja) * 2015-11-12 2020-01-29 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP6717071B2 (ja) * 2016-06-15 2020-07-01 セイコーエプソン株式会社 キャパシター回路、回路装置、物理量検出装置、電子機器及び移動体
US20180219558A1 (en) * 2017-01-30 2018-08-02 Board Of Regents, The University Of Texas System Hybrid second-order noise coupling technique for continuous-time delta-sigma modulators

Also Published As

Publication number Publication date
TWI779147B (zh) 2022-10-01
JP2019121850A (ja) 2019-07-22
US20190207621A1 (en) 2019-07-04
CN110011665A (zh) 2019-07-12
CN110011665B (zh) 2023-06-02
US10680639B2 (en) 2020-06-09
JP7077617B2 (ja) 2022-05-31

Similar Documents

Publication Publication Date Title
JP7200476B2 (ja) 回路装置、振動デバイス、電子機器及び移動体
Alper et al. A symmetric surface micromachined gyroscope with decoupled oscillation modes
US9658065B2 (en) Physical quantity detection circuit, physical quantity detection device, electronic apparatus and moving object
JP6369086B2 (ja) 物理量センサー、センサーユニット、電子機器及び移動体
US10288426B2 (en) Circuit device, physical-quantity detecting apparatus, electronic apparatus, and moving object
JP6641712B2 (ja) 回路装置、電子機器及び移動体
JP6500579B2 (ja) 回路装置、電子機器及び移動体
JP6299322B2 (ja) 物理量検出センサー、電子機器、移動体および電子回路
US20140324375A1 (en) Physical quantity detection circuit, physical quantity detection device, electronic apparatus and moving object
JP2015104035A (ja) クロック信号生成回路、検出装置、センサー、電子機器及び移動体
TWI779147B (zh) 電路裝置、振動器、電子機器及移動體
CN104122411B (zh) 物理量检测电路、物理量检测装置、电子设备以及移动体
CN108664347B (zh) 故障判定电路、物理量检测装置、电子设备以及移动体
US11650056B2 (en) Physical quantity detection circuit, physical quantity sensor, electronic apparatus, vehicle, and operation method of physical quantity detection circuit
CN107659313B (zh) 电路装置、电子设备、物理量传感器和移动体
US10601428B2 (en) Circuit device, oscillator, electronic apparatus, and moving object
JP2017050664A (ja) アナログ基準電圧生成回路、回路装置、物理量センサー、電子機器及び移動体
JP2019020204A (ja) 回路装置、発振器、物理量測定装置、電子機器及び移動体
US11209272B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
JP2019174368A (ja) 回路装置、物理量測定装置、電子機器、移動体及び位相調整方法
Challoner et al. A universal electronics approach for Rate Integrating Gyroscopes
US11855653B2 (en) Physical quantity detection circuit, physical quantity sensor, and method of operation of physical quantity detection circuit
JP2017103661A (ja) 回路装置、発振器、電子機器及び移動体
JP2000221039A (ja) 振動ジャイロ
JP2015099107A (ja) 振動子駆動回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent