TW201911431A - 側邊可焊接無引線封裝 - Google Patents

側邊可焊接無引線封裝 Download PDF

Info

Publication number
TW201911431A
TW201911431A TW107126527A TW107126527A TW201911431A TW 201911431 A TW201911431 A TW 201911431A TW 107126527 A TW107126527 A TW 107126527A TW 107126527 A TW107126527 A TW 107126527A TW 201911431 A TW201911431 A TW 201911431A
Authority
TW
Taiwan
Prior art keywords
lead frame
contact
support structure
sheet
contacts
Prior art date
Application number
TW107126527A
Other languages
English (en)
Other versions
TWI800519B (zh
Inventor
漢芮 迪斯卡洛 貝森
Original Assignee
美商先科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商先科公司 filed Critical 美商先科公司
Publication of TW201911431A publication Critical patent/TW201911431A/zh
Application granted granted Critical
Publication of TWI800519B publication Critical patent/TWI800519B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種引線架係藉由化學半蝕刻一片導電材料來加以形成。該半蝕刻係露出該引線架的一第一接點的一第一側表面。一焊料可濕層係被電鍍在該第一接點的該第一側表面之上。一密封劑係在電鍍該焊料可濕層之後被沉積在該引線架之上。

Description

側邊可焊接無引線封裝
本發明係大致有關於半導體裝置，並且更具體而言係有關於一種形成一側邊可焊接的無引線封裝(SLP)之半導體裝置及方法。
優先權的主張
本申請案係主張2017年8月9日申請的美國臨時申請案號62/543,211的益處，該臨時申請案係被納入在此作為參考。
半導體裝置係常見於現代的電子產品中。半導體裝置係在電性構件的數目及密度上變化。半導體裝置係執行廣範圍的功能，例如是類比及數位信號處理、感測器、發送及接收電磁信號、控制電子裝置、電源管理、以及音訊/視訊信號處理。離散的半導體裝置一般包含一類型的電性構件，例如是發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器、二極體、整流器、閘流體、以及功率金屬氧化物半導體場效電晶體(MOSFET)。集積的半導體裝置通常包含數百到數百萬個電性構件。集積的半導體裝置的例子係包含微控制器、特殊應用積體電路(ASIC)、電力轉換、標準的邏輯、放大器、時脈管理、記憶體、介面電路、以及其它的信號處理電路。
四邊扁平無引線(QFN)或是雙邊扁平無引線(DFN)的封裝正變得是普遍的，因為對於更小的裝置的競逐係受益於不具有延伸自封裝的引線之封裝。無引線的封裝一般係具有露出的接點，而不是從密封劑的側邊或是底部延 伸的引線，而該些接點係與封裝密封劑的表面共平面的、或是凹陷在該表面之內。
無引線的封裝係藉由回焊在引線架接點以及一基板上的接點墊之間的焊料而被安裝到該基板。製造商是希望無引線封裝的接點係具有側邊可焊接的表面。無引線封裝的側邊可焊接的表面係使得被回焊的焊料在該些側邊可焊接的表面以及基板之間形成一填角(fillet)。焊料填角對於電子裝置的製造商而言是有用的，因為在該封裝以及基板之間的適當的互連可以藉由人、或是藉由自動的視覺檢查裝置而在視覺上被驗證。若一視覺的檢查係展示並未對於該些封裝接點中之一形成一適當的填角，則一錯誤係被記錄。具有缺陷的連接的裝置可加以修理或是拋棄。
然而，形成用於視覺的檢查的焊料填角係依賴封裝接點的側表面是焊料可濕的。為了提升焊料到接點的側表面之上的回焊，一無引線的封裝的製造通常將會電鍍該些接點一種可濕性材料，以作為該封裝製程的部分。金屬電鍍通常是利用各種的電鍍或是無電的沉積方法來加以完成。電鍍是較為所期望的電鍍方法，因為其係產生一較厚且較快的金屬沉積。由電鍍所提供的較厚的金屬層係提供一較為可靠的焊料填角，尤其是在部件被焊接之前，已經被擱置在架上一段相當長的時間期間之後。
一種電鍍的方法係牽涉到利用一鋸來只切割穿過在封入封裝之後的一面板的裝置的引線的一部分。切割至一大約是穿過該封裝的接點的一半的深度係讓該些接點具有一階梯步階的外觀，其可被稱為步階切割。相鄰的裝置的引線係透過未被切割的部分來保持彼此電連接，以通過用於電鍍的電流。利用一鋸刀的步階切割並且接著電鍍係產生額外的製造工作及成本，因而消除此將會是有利的。
因此，對於容許電鍍該些接點的側表面，而不需要步階切割及 電鍍以作為封裝製程的部分的引線架設計係存在著需求。
根據本發明之一個態樣，其提供一種製造一半導體裝置之方法，其係包括：藉由化學半蝕刻一片導電材料來形成一引線架，其中該半蝕刻係露出該引線架的一第一接點的一第一側表面；以及在該第一接點的該第一側表面之上電鍍一焊料可濕層。
根據本發明之一個態樣，其提供一種製造一半導體裝置之方法，其係包括：提供一包含一側表面的引線架；以及在該側表面保持從該密封劑被露出之下，在該引線架之上沉積一密封劑。
根據本發明之一個態樣，其提供一種引線架，其係包括：一接點，其係包含一側表面；以及一導電層，其係被電鍍在該接點的該側表面之上。
10‧‧‧導電的基底材料片
12‧‧‧底表面
20‧‧‧表面
20a‧‧‧區域
20b‧‧‧區域
28‧‧‧接點
30‧‧‧側表面
34‧‧‧缺口
40‧‧‧分隔件
42‧‧‧脊部
46‧‧‧支撐結構
52‧‧‧頂表面
56‧‧‧開口
58‧‧‧凹口
60‧‧‧引線架
62‧‧‧載體
64‧‧‧半導體晶粒
66‧‧‧接點墊
70‧‧‧密封劑/模製化合物
74‧‧‧面板
76‧‧‧切割道
80‧‧‧側邊可焊接的無引線封裝(SLP)
100‧‧‧導電材料片
112‧‧‧頂表面
128‧‧‧接點
130‧‧‧側邊可焊接的表面
134‧‧‧缺口
140‧‧‧空間
180‧‧‧側邊可焊接的無引線封裝(SLP)
200‧‧‧支撐結構
202‧‧‧側邊可焊接的無引線封裝(SLP)
210‧‧‧焊料
211‧‧‧可濕性導電層
212‧‧‧焊料
214‧‧‧填角
360‧‧‧PCB/基板
362‧‧‧導電層/信號線路
370‧‧‧電子裝置
圖1a-1h係描繪一種形成一SLP的製程；圖2a及2b係描繪一種引線架以及具有直線引線的SLP；圖3a及3b係描繪一種引線架以及具有一額外的支撐結構的SLP；以及圖4a及4b係描繪該些側邊可焊接封裝被安裝在一PCB之上。
以下係描述一或多個參考該些圖式的實施例，其中相同的元件符號係代表相同或類似的元件。儘管該些圖式係就用於達成某些目標的最佳模 式來加以描述，但是該說明係欲涵蓋如同可內含在本揭露內容的精神及範疇之內的替代、修改、以及等同者。如同在此所用的術語"半導體晶粒"係指該字詞的單數及複數形，並且於是可以是指單一半導體裝置以及多個半導體裝置兩者。
圖1a係描繪被用來形成一引線架的一導電的基底材料片10。該基底材料通常是銅，但是鋁、金、鐵、鎳、其之組合及合金、或是其它適當的引線架材料係在其它實施例中被使用。片10係從原材料藉由滾軋、沖壓、模製、或是任何其它適當的手段來加以形成，以用於形成一具有彼此實質平行的實質平面的頂表面及底表面的片。在一實施例中，一預鍍的架(PPF)係被使用於片10。一PPF可以是一片銅，其頂表面以及底表面係被電鍍一或多層的其它金屬，例如是錫、鎳、金、或是鈀。片10係包含一均勻的厚度、以及一根據將被形成在單一面板中的半導體裝置的數量所需而被配置的長度及寬度。
一引線架係從片10藉由在該片的頂表面及底表面上執行一化學蝕刻來加以形成。該化學蝕刻係利用一微影製程來加以執行。每一化學蝕刻係前進到大約穿透片10的一半，其係被稱為半蝕刻。光罩層係被用來控制從每一側蝕刻哪些區域。片10的從該底表面以及該頂表面被半蝕刻的區域係被完全蝕刻穿過該片，並且變成穿過該片的開口。從一側或是另一側只被半蝕刻的區域係保持大約該原始的片10的一半厚度，並且對於兩個蝕刻步驟都被遮蔽的區域係保持在完整的厚度。在其它實施例中，其它的半蝕刻的機制係被利用。
在圖1a中，底表面12係被定向成向上朝向觀看者，因為在此實施例中，那是該引線架首先被半蝕刻的側。在其它實施例中，該引線架的頂端係首先被半蝕刻。在許多實施例中，片10的一側的命名為頂端或底部是任意的。在蝕刻之前，在該頂端及底部之間通常是沒有差異的。翻轉在圖1a中的片10將會產生一視圖是和該舉例說明的視圖實質相同的。
圖1b係描繪在底表面12被半蝕刻之後，但是在該頂表面被蝕刻之前的片10。片10的被半蝕刻的區域係形成一表面20，該表面20係被定向在和底表面12實質相同的方向上，但是在一降低的高度下。該半蝕刻並不完全延伸穿過片10。翻轉在圖1b中所描繪的階段的片10仍然係產生一和圖1a中的視圖實質相同的視圖，因為該半蝕刻並未延伸至該頂表面。
在圖1b中的半蝕刻係被配置以從該引線架形成一個三乘三的裝置的陣列。區域20a是在裝置之間被半蝕刻的，而區域20b是在每一個裝置的中間被半蝕刻的。在其它實施例中，數百個或是數千個裝置係從單一引線架來加以形成。每一個裝置區段係包含一對接點28，其中一區域20b是在一裝置的兩個接點之間。每一個接點28的主體並未從底表面12被蝕刻，並且維持在片10的整個厚度下。每一個接點28係包含一側表面30，該側表面30在最終的裝置中將會被露出，並且是可焊接的。側表面30係藉由區域20a的蝕刻而被露出。該些裝置的每一個的一接點28係包含一缺口34，該缺口34係被定向朝向該裝置的內部以識別該些接點中的哪一個是接腳一。
每一個裝置係包含一在表面20b之上且在接點28之間的位在中心的空間，其將會在裝置形成的期間被填入密封劑(encapsulant)。分隔件(dambar)40係選配地被形成在表面20b的周圍，以將該密封劑保持內含在每一個裝置的中央區域之內。分隔件40係藉由實體耦接裝置的列至相鄰的列來增加該引線架的結構完整性，並且亦降低密封劑流出而覆蓋側表面30的可能性。密封劑較佳的是只被內含在圖1b中的表面20b之上的區域內，並且不流入在表面20a的區域之內。因此，接點28的側表面30係保持從該密封劑被露出，以用於一後續的焊料連接。在某些實施例中，一脊部42係被形成在該引線架的周圍，以阻擋密封劑侵入穿透該引線架的側邊並且覆蓋側表面30。脊部42在實施例中並非必須的，其中其它的手段係被採用來密封該引線架的周邊來隔開密封劑。
支撐結構46係被形成在裝置之間的空間中，以用於在封入期間的實體支撐。在表面20a之下相鄰側表面30的空間係在該封入製程期間被實質密封的，此可能會導致相當大的壓力施加至該引線架的那些區域。支撐結構46係作用為柱以支撐該引線架，明確地說是支撐表面20a，來抵抗該模製製程的壓力。
支撐結構46係有助於在封入期間維持該引線架的結構完整性。此外，支撐結構46係被塑形為十字形或是其它形狀，以作用為基準標記。支撐結構46係被形成在單元之間的切割道中，因而該些支撐結構的特定形狀一般是無關最終的裝置。該些十字形支撐結構46可以平行於該列的裝置來延伸至彼此，並且在垂直的方向上延伸至側表面30。在其它實施例中，支撐結構46是圓形的、或是任何其它用於一柱的適當的形狀。一種碼可以藉由變化支撐結構46的形狀來加以實施。該碼於是可被用來在該架之中定位一特定的列與行。
側表面30是側邊可焊接的表面，最終的裝置將會依賴其來產生一良好的焊料填角。該些側表面係被露出為具有在圖1b中所描繪的步階。因此，在圖1b中所示的結構可被電鍍一焊料可濕層，並且該電鍍的層將會保留在最終的裝置中，並且提供一焊料可濕的接點側翼。在其它實施例中，電鍍係發生在一之後的階段。
接點28、分隔件40、脊部42、以及支撐結構46係藉由在底表面12的那些區域之上產生一遮罩層來加以形成的。該遮罩層係從表面20a及20b之上被移除，並且保持具有完整厚度區域的形狀。該蝕刻係移除基板材料以降低該基板在表面20a及20b的區域之內的一厚度，而該遮罩係保護接點28等等免於化學蝕刻劑。該遮罩係在蝕刻之後被移除。
在圖1c中，片10係被翻轉，因而頂表面52係被定向成朝上的。頂表面52在蝕刻之前係大致與片10的底表面20相同的，但是在該片的相反側。 在圖1c中，頂表面52係用和底表面20大致相同的方式而被半蝕刻以形成開口56以及凹口58，但是其具有一不同的圖案。開口56係藉由從片10的相反側半蝕刻表面20b而被形成，此係導致那些位置被完全蝕刻穿過該片。表面20a並未從背表面52被蝕刻，因此表面20a係保持完整的。片10的形成表面20a的部分係在封裝期間保護側表面30不被覆蓋在密封劑中。缺口34可以從兩側被蝕刻，但是被描繪為只從底表面12被蝕刻的。具有並不延伸至頂表面52的缺口34係增加用於安裝一半導體晶粒到該引線架的頂表面的表面積，並且增進模具至該接點28的鎖合，因為缺口34係被填入密封劑。
凹口58係透過頂表面52而被半蝕刻到接點28之內。凹口58係只有部分地延伸穿過片10。密封劑係填入凹口58以增進模具鎖合，亦即該密封劑在接點28上的抓持。增大的模具鎖合係降低接點28將會從該密封劑分開的可能性。任意數目及形狀的凹口58都可以依據適當的情形而被形成在任何適當的位置。如同在圖1c中所示，凹口58可以是複數個圓形。在其它實施例中，凹口58係被形成為散佈在接點28的整個頂表面之上的淺凹處。在另一實施例中，凹口58分別是橫跨複數個接點28為細長的、或是形成任何其它所要的形狀。
一旦片10係在頂表面52以及底表面12兩者上都被半蝕刻之後，該片係已經被製造成為一完成的引線架60。引線架60可以在該製程的此階段被電鍍，因為將被電鍍一種可濕性材料的側表面30係被露出。分隔件40將會避免側表面30接著在該封裝製程期間被覆蓋在密封劑中。被施加至引線架60的電鍍可包含錫、鈀、鎳、金、焊料、其它的導電材料、或是其之組合。在一實施例中，鈀、鎳及金的三個個別的層係分別被電鍍在引線架60之上。側表面30係被覆蓋在該電鍍材料中，其係產生具有側邊可焊接的表面的接點28。
半導體封裝公司通常將會從一引線架製造商訂購以圖1c中所示的狀態交貨的引線架，其中半蝕刻以及電鍍已經被執行。接著，如同在圖1d-1h 中所示，該半導體封裝公司係將半導體晶粒封裝在該引線架上。使得側表面的電鍍是藉由該引線架製造商來加以執行係降低半導體封裝公司所必須執行的工作量。該半導體封裝公司並不必要執行鋸開及電鍍步驟以作為該封裝製程的部分才能電鍍該些引線的側表面。在某些情形中，同一實體係製造該引線架，電鍍該引線架，並且接著利用該引線架來形成一半導體封裝。在其它情形中，該半導體封裝公司係執行該電鍍，而不是該引線架製造商執行的，但是該製程仍然被做成是較容易的，此係藉由在電鍍之前並不必執行一步階切割才能獲得具有可濕的側翼的接點。以上及以下所描繪的步驟可以藉由在商業上合適的實體的任意組合來加以執行。
在圖1d中，引線架60係被設置在一載體62上，並且一半導體晶粒64係被設置到每一對接點28之上。在某些實施例中，載體62的頂表面係包含一雙面帶、熱釋放層、紫外線釋放層、一黏著層、或是其它適當的介面層，以將引線架60保持在載體62上，同時亦容許之後的釋放。半導體晶粒64係包含被形成在該半導體晶粒之上的接點墊66，其係藉由焊料或是其它適當的手段來電連接且機械式地接合到引線架60的接點28。半導體晶粒64是兩個端子的裝置，例如是一瞬態電壓抑制二極體。
在圖1e中，一密封劑或是模製化合物70係利用一膏印刷、壓縮模製、轉移模製、液體密封劑模製、真空疊層、旋轉塗覆、或是其它適當的塗抹器，而沉積在基板60以及半導體晶粒64之上。密封劑70可以是聚合物複合材料，例如是具有或不具有一填充物的環氧樹脂、環氧丙烯酸酯、或是任何適當的聚合物。在其它實施例中，任何適當的模製化合物係被使用於密封劑70。密封劑70是非導電的，並且在環境上保護該半導體裝置免於外部的元素及污染物。密封劑70亦保護半導體晶粒64免於因為曝光而劣化。具有密封劑70的引線架60以及半導體晶粒64係形成一面板74的未單粒化的裝置。
密封劑70係延伸至載體62的邊緣以完全地覆蓋引線架60的頂端以及側邊，其係包含流過開口56。然而，該密封劑並未流到接點28的側表面30之上。分隔件40以及脊部42係阻擋該密封劑進入到在引線架60中的表面20a之上的其中側表面30以及支撐結構46所位在的空孔內。
圖1f係描繪經翻轉的面板74，其中載體62係被移除以使得引線架60是可見的。密封劑70係已經填入在每一個半導體晶粒64之下的開口56中。接點28的側表面30(其係包含在引線架製造商所施加的電鍍)係保持從該密封劑被露出。分隔件40係在該模製製程期間將密封劑70保持內含在開口56之內。例如，若該引線架製造商並未執行該電鍍，若需要的話，則引線架60仍然可能在封入之後被電鍍，而不需鋸穿接點28。側表面30係保持被露出，並且每一個係分別透過引線架60來電連接以容許電鍍來產生。
在圖1g中，面板74係利用一鋸刀、雷射切割工具、水切割工具、或是其它適當的手段穿過切割道76而被單粒化，以產生複數個個別的SLP 80。該單粒化製程係移除分隔件40，以將每一個裝置的接點28彼此電性隔離。支撐結構46以及脊部42亦在單粒化期間被移除。儘管在圖1g中只有單一SLP 80被展示和面板74分開的，但每一個切割道76正常是沿著該面板的整個長度及寬度而被切割，以分開每一個半導體晶粒64成為其本身的SLP。
圖1h係描繪一單粒化後的SLP 80。每一個接點28係包含一電鍍的側表面30，其係容許焊料能夠回焊上該側表面。側表面30係彎曲成一"U"的形狀，此係產生一從接點28在三個方向上延伸的散開的填角，並且是較容易讓自動化的設備看見的。側表面30係在不需要於電鍍之前先鋸穿引線架60之下加以電鍍的。側表面30係利用一蝕刻製程而被露出，此相較於在習知技術所用的鋸開製程係更精確的，而且較不易於有例如是銅毛邊、銅殘留、以及脫層的問題。
電鍍可以在密封劑70被沉積之前或是之後加以執行。在某些實施例中，電鍍係藉由引線架製造商來加以執行，此可以減少封裝時間。SLP 80是一實質對稱的半導體封裝，其中缺口34係保持從該密封劑被露出的，以指出該裝置的極性，例如是哪一個端子是接腳一。面板74的單粒化係穿過凹口58來產生的，因而該些凹口是在該封裝的側邊可見的。
圖2a及2b係描繪形成一SLP的一第二實施例。圖2a係描繪一片100，其係開始為實質類似於片10的一片導電材料。片100係使得頂表面112被半蝕刻而處於一類似在圖1b中的片10的狀態。片100係包含每一個裝置有兩個接點128。接點128係包含側邊可焊接的表面130，其係直線的，而不是如同在第一實施例中是U形的。每一個裝置的一接點128係包含一缺口134。缺口134係被形成在接點128的角落，此係不同於在圖1b中的缺口34是在該些接點的中心。缺口34以及缺口134都可被形成在其個別的接點的角落、中間、或是任何其它位置。空間140係選配地被形成在接點128的側邊上。空間140係容許密封劑能夠流動在接點128的三個側表面的周圍，以改善模具鎖合。在某些實施例中，分隔件40係被使用在每一個單元之間，以助於含住密封劑。分隔件40可以分開或是取代空間140。
類似於圖1c，片100係被翻轉並且在該相反側上被半蝕刻，並且接著被電鍍以完成該引線架。半導體晶粒64係在之後被設置在接點128上，並且被封入成為一面板。圖2b係描繪一完成的SLP 180，其係具有直線側邊可焊接的表面130。側邊可焊接的表面130係被電鍍而不須被鋸穿，因為密封劑170並不侵入到相鄰的側表面130之間的空間內。側邊可焊接的表面130可以是由引線架製造商電鍍的，因為利用該引線架來做成一封裝係在不覆蓋該些側表面下加以完成的。
圖3a及3b係描繪一第三實施例，其係與在圖1a-1h中的第一實施 例實質相同的，其係增加支撐結構200。在圖3a中，支撐結構200係延伸在相鄰的側表面30之間。支撐結構200係支撐在側表面30之間的表面20a的區域，以防在該封入製程期間，在其中單獨支撐結構46是不足夠的情形中被壓扁。
圖3b係描繪一完成的SLP 202，其中支撐結構200的部分係保持在該最終的裝置中。支撐結構200係從側表面30延伸，因而該些支撐結構的一部分係保持在該最終的SLP 202中。支撐結構200的側表面並未在和側表面30相同的電鍍步驟期間被電鍍，因為支撐結構200係完全地延伸在相鄰的側表面之間。SLP 202從一面板的單粒化係露出支撐結構200的並未在電鍍期間被露出的表面。側表面30的"U"形係提供一寬的填角整體，但是支撐結構200的非電鍍的部分可以分開該填角成為兩個區段。該焊料填角係由於仍然在三個方向上延伸出而維持高度可見的。若必要的話，一自動的視覺檢查機器可輕易地被程式化以尋找一分開的填角。
圖4a及4b係描繪該些SLP被安裝在一印刷電路板(PCB)之上。圖4a係展示封裝80的一橫截面圖。半導體晶粒64係具有兩個藉由焊料210來連接至接點28的接點墊66。在其它實施例中，任何適當的類型或形式因數的半導體晶粒或電性構件都可被利用。密封劑70係覆蓋半導體晶粒64以及接點28，但是留下該些接點的底表面以及側表面被露出。
在圖4a的橫截面中，被電鍍在包含側表面30的接點28之上的可濕性導電層211是可見的。根據當電鍍發生時的製造階段，該電鍍可以延伸在不同的表面之上。若電鍍係在封入之前發生，則導電層211可以向上延伸到接點28的內表面。焊料212係機械式地接合且電連接SLP 80至一PCB或是其它基板360。當被回焊時，焊料212係潤濕側表面30以在接點28以及PCB 360的導電層362之間形成一填角214。填角214係延伸在SLP 80的一覆蓋區之外，以成為是利用一外部的檢查系統可見的。
圖4b係描繪三個SLP 80被安裝在PCB 360之上，以作為一電子裝置370的部分。複數個半導體封裝係和SLP 80一起被安裝在該PCB的一表面之上。電子裝置370可以根據應用而具有一種類型的半導體封裝、或是多種類型的半導體封裝。
電子裝置370可以是一獨立的系統，其係利用該些半導體封裝以執行一或多個電性功能。或者是，電子裝置370可以是一更大的系統的一子構件。例如，電子裝置370可以是一平板電腦、行動電話、數位相機、通訊系統、或是其它電子裝置的部分。電子裝置370亦可以是可被插入一電腦中的一顯示卡、網路介面卡、或是其它的信號處理卡。該些半導體封裝可包含微處理器、記憶體、ASIC、邏輯電路、類比電路、RF電路、離散的裝置、或是其它的半導體晶粒或電性構件。
在圖4b中，PCB 360係提供一個一般的基板，以用於被安裝在該PCB之上的半導體封裝的結構的支撐及電互連。導電的信號線路362係利用蒸鍍、電解的電鍍、無電的電鍍、網版印刷、或是其它適當的金屬沉積製程，而被形成在一PCB 360的表面之上、或是在PCB 360的層之內。信號線路362係提供在該些半導體封裝、被安裝的構件、以及其它外部的系統構件的每一個之間的電性通訊。線路362亦視需要地提供電源及接地連線至該些半導體封裝。
儘管一或多個實施例已經詳細地描繪及敘述，但是本領域技術人員將會體認到可以對於那些實施例做成修改及調適，而不脫離本揭露內容的範疇。

Claims (15)

  1. 一種製造一半導體裝置之方法，其係包括：藉由化學半蝕刻一片導電材料來形成一引線架，其中該半蝕刻係露出該引線架的一第一接點的一第一側表面；以及在該第一接點的該第一側表面之上電鍍一焊料可濕層。
  2. 如請求項1所述之方法，其進一步包含在電鍍該焊料可濕層之後，在該引線架之上沉積一密封劑。
  3. 如請求項1所述之方法，其中該半蝕刻係形成該引線架的一第二接點、以及一在該第一接點以及第二接點之間的分隔件。
  4. 如請求項1所述之方法，其中該半蝕刻係露出該引線架的一第二接點的一第二側表面，並且在該第一接點以及第二接點之間形成一支撐結構。
  5. 如請求項1所述之方法，其中該第一側表面是"U"形的。
  6. 如請求項1所述之方法，其中該半蝕刻係在該第一接點中形成一缺口。
  7. 一種製造一半導體裝置之方法，其係包括：提供一包含一側表面的引線架；以及在該側表面保持從該密封劑被露出之下，在該引線架之上沉積一密封劑。
  8. 如請求項7所述之方法，其進一步包含在沉積該密封劑之後，在該側表面之上形成一導電層。
  9. 如請求項7所述之方法，其進一步包含：在一基板之上設置該引線架的該側表面；以及在該基板以及該引線架的該側表面之間沉積一焊料材料。
  10. 如請求項7所述之方法，其中該引線架係包含一從該側表面延伸的支撐結構。
  11. 一種引線架，其係包括：一接點，其係包含一側表面；以及一導電層，其係被電鍍在該接點的該側表面之上。
  12. 如請求項11所述之引線架，其進一步包含一從該接點延伸的分隔件。
  13. 如請求項11所述之引線架，其進一步包含一相鄰該接點的該側表面而被形成的支撐結構。
  14. 如請求項13所述之引線架，其中該支撐結構係從該接點的該側表面延伸的。
  15. 如請求項11所述之引線架，其進一步包含該引線架的一相鄰該接點的該側表面的半蝕刻的區域。
TW107126527A 2017-08-09 2018-07-31 側邊可焊接無引線封裝 TWI800519B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762543211P 2017-08-09 2017-08-09
US62/543,211 2017-08-09
US16/044,045 US10892211B2 (en) 2017-08-09 2018-07-24 Side-solderable leadless package
US16/044,045 2018-07-24

Publications (2)

Publication Number Publication Date
TW201911431A true TW201911431A (zh) 2019-03-16
TWI800519B TWI800519B (zh) 2023-05-01

Family

ID=63254507

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107126527A TWI800519B (zh) 2017-08-09 2018-07-31 側邊可焊接無引線封裝
TW112111144A TW202329271A (zh) 2017-08-09 2018-07-31 側邊可焊接無引線封裝

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112111144A TW202329271A (zh) 2017-08-09 2018-07-31 側邊可焊接無引線封裝

Country Status (5)

Country Link
US (3) US10892211B2 (zh)
EP (2) EP3442018B1 (zh)
KR (2) KR102534406B1 (zh)
CN (1) CN109390237A (zh)
TW (2) TWI800519B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668184B (zh) * 2020-07-14 2022-02-01 甬矽电子(宁波)股份有限公司 引线框制作方法和引线框结构
US20230197583A1 (en) * 2021-12-22 2023-06-22 Semtech Corporation Semiconductor Device and Method of Forming Substrate with 3-Sided Wettable Flank
CN117238877A (zh) * 2023-11-14 2023-12-15 青岛泰睿思微电子有限公司 Dfn框架封装结构及封装方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW498443B (en) * 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
GB2392778A (en) * 2002-09-04 2004-03-10 Atlantic Technology Quad flat pack terminals
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
JP3789443B2 (ja) 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
JP2006066545A (ja) * 2004-08-25 2006-03-09 Mitsubishi Electric Corp 電子部品パッケージ
KR100735325B1 (ko) * 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP5217800B2 (ja) * 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
US20100133693A1 (en) * 2008-12-03 2010-06-03 Texas Instruments Incorporated Semiconductor Package Leads Having Grooved Contact Areas
JP2012080026A (ja) 2010-10-06 2012-04-19 Toshiba Corp Ｌｅｄパッケージ
JP2012114284A (ja) * 2010-11-25 2012-06-14 Toshiba Corp Ｌｅｄモジュール及び照明装置
DE102011056706B4 (de) * 2011-12-20 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
JP6078948B2 (ja) * 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
CN103367619B (zh) * 2012-03-30 2015-12-02 光宝电子(广州)有限公司 金属支架结构及发光二极管结构
CN103367344B (zh) * 2012-04-11 2016-04-27 光宝电子(广州)有限公司 连板料片、发光二极管封装品及发光二极管灯条
US8890301B2 (en) 2012-08-01 2014-11-18 Analog Devices, Inc. Packaging and methods for packaging
JP6115058B2 (ja) 2012-09-19 2017-04-19 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
CN104103748B (zh) * 2013-04-10 2016-12-07 重庆市路迪机械厂 发光二极管封装结构及其制造方法
US8809119B1 (en) 2013-05-17 2014-08-19 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
US20140357022A1 (en) * 2013-06-04 2014-12-04 Cambridge Silicon Radio Limited A qfn with wettable flank
US20150076675A1 (en) 2013-09-16 2015-03-19 Stmicroelectronics, Inc. Leadframe package with wettable sides and method of manufacturing same
US9048228B2 (en) * 2013-09-26 2015-06-02 Stats Chippac Ltd. Integrated circuit packaging system with side solderable leads and method of manufacture thereof
JP2015072947A (ja) * 2013-10-01 2015-04-16 セイコーインスツル株式会社 半導体装置及びその製造方法
CN104685615B (zh) * 2014-03-27 2018-12-21 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
JP5854086B2 (ja) 2014-06-05 2016-02-09 大日本印刷株式会社 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
KR20160028014A (ko) * 2014-09-02 2016-03-11 삼성전자주식회사 반도체 소자 패키지 제조방법
TWM531057U (zh) * 2016-08-09 2016-10-21 Chang Wah Technology Co Ltd 預成形封裝導線架
US9818656B1 (en) * 2017-05-23 2017-11-14 Nxp Usa, Inc. Devices and methods for testing integrated circuit devices

Also Published As

Publication number Publication date
US20240021504A1 (en) 2024-01-18
US20190051584A1 (en) 2019-02-14
KR102534406B1 (ko) 2023-05-18
KR20230074423A (ko) 2023-05-30
TWI800519B (zh) 2023-05-01
EP3442018B1 (en) 2021-12-29
US10892211B2 (en) 2021-01-12
EP3998629A1 (en) 2022-05-18
US11810842B2 (en) 2023-11-07
KR20190016901A (ko) 2019-02-19
US20210118776A1 (en) 2021-04-22
EP3442018A1 (en) 2019-02-13
TW202329271A (zh) 2023-07-16
EP3998629B1 (en) 2023-09-06
CN109390237A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
US11810842B2 (en) Side-solderable leadless package
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
JP2005529493A (ja) 半導体デバイスを有するノンリードクワッドフラットパッケージ
US8076181B1 (en) Lead plating technique for singulated IC packages
US9679835B2 (en) Method of manufacturing resin-encapsulated semiconductor device, and lead frame
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
US20190304879A1 (en) Semiconductor device and method formanufacturing the same
US20220319869A1 (en) Package assembly for plating with selective molding
US9202712B2 (en) Lead frame and a method of manufacturing thereof
JP2007048978A (ja) 半導体装置及びその製造方法
CN108074903B (zh) 引线框架和电子元件装置
US10622286B2 (en) Lead frame and method for manufacturing the same
US11764130B2 (en) Semiconductor device
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
EP3319122B1 (en) Semiconductor device with wettable corner leads
JP2006049694A (ja) 二重ゲージ・リードフレーム
KR20100104112A (ko) 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지
JP2014086486A (ja) リードフレーム及びその製造方法