JP2014086486A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP2014086486A
JP2014086486A JP2012232678A JP2012232678A JP2014086486A JP 2014086486 A JP2014086486 A JP 2014086486A JP 2012232678 A JP2012232678 A JP 2012232678A JP 2012232678 A JP2012232678 A JP 2012232678A JP 2014086486 A JP2014086486 A JP 2014086486A
Authority
JP
Japan
Prior art keywords
terminal
lead frame
protrusion
semiconductor element
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012232678A
Other languages
English (en)
Other versions
JP5943386B2 (ja
Inventor
Seiji Kaneko
清二 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2012232678A priority Critical patent/JP5943386B2/ja
Publication of JP2014086486A publication Critical patent/JP2014086486A/ja
Application granted granted Critical
Publication of JP5943386B2 publication Critical patent/JP5943386B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 下面側が酸化・腐食しにくく、封止樹脂との密着性が高い導体端子を有している小型のリードフレームを提供すること。
【解決手段】 金属板の上面側から施されたハーフエッチング加工によって端子部が形成されていて、前記上面側に半導体素子を載置して樹脂封止を行った後に下面側からハーフエッチング加工を施して前記端子部を導体端子とすることによって半導体パッケージを形成するためのリードフレームにおいて、前記端子部は、ボンディング部を有する略柱状のボンディング部側端子となる第1の突出部と、外部接続部を有する略柱状の外部接続部側端子となる第2の突出部と、前記ボンディング部側端子と前記外部接続部側端子とを接続し略中央に略水平方向に貫く貫通孔を有する第3の突出部と、を有しており、前記第2の突出部が、前記半導体素子を載置した際に該半導体素子の下側となる位置に形成されている。
【選択図】 図3

Description

本発明は、金属板の上面側から施されたハーフエッチング加工によって端子部が形成されたリードフレームであって、上面側の所定の位置に半導体素子を載置した後に、上面側から樹脂封止を行い、下面側からハーフエッチング加工を施し、半導体パッケージを形成するためのリードフレーム及びその製造方法に関する。
近年、半導体パッケージは、多ピン化、小型化、薄化が要求されている。そして、それらの要求を満たす半導体パッケージとしては、金属材料からなるリードフレームを用いた比較的安価なQFN(Quad Flat Non−lead)タイプのパッケージ等が知られている。
そして、QFNタイプのパッケージのリードフレームとしては、半導体素子を載置する領域の周囲に、エリアアレイ状に複数の導体端子が形成されたものが知られている。そして、その導体端子の上面側は半導体素子の電極とボンディングワイヤを介してワイヤボンディングするためのボンディング部となっており、下面側は外部接続部となっている。QFNタイプのパッケージは、このようにして導体端子の上下面を活用することによって、多ピン化、小型化、薄化を実現している。
そのようなQFNタイプのパッケージの製造方法としては、金属板(銅材)に貴金属めっきを施す工程と、その金属板の下面側に耐エッチングレジスト膜を成形した後、上面側のめっき層をエッチングマスクとしてハーフエッチング加工を施しリードフレームを形成する工程と、リードフレームの上面側の所定の位置に半導体素子を搭載し、半導体素子とリードフレームの上面側に形成された貴金属めっき層(ボンディング部)とのワイヤボンディングを施す工程と、リードフレームの上面側に樹脂封止を施す工程と、リードフレームの下面側に形成した耐エッチングレジスト膜を除去し、貴金属めっき層をエッチングマスクとして下面側にエッチング加工を施して外部接続部を形成する工程を経る製造方法が知られている(特許文献1参照。)。
特開2007−150372号公報
ところで、QFNタイプのパッケージは、他のタイプのパッケージと同じように、外部接続部が所定のピッチで並ぶように規格化されている。そのため、多ピン化が進むと、外部接続部を有する導体端子を、半導体素子を載置する領域から離れた位置に配置せざるを得なくなり、その結果として、製造される半導体パッケージが大型化してしまうという問題があった。
また、特許文献1に記載された半導体パッケージの導体端子は、下面側が露出しているため酸化・腐食しやすく、また、封止樹脂との密着力が弱く抜け落ちてしまいやすいという問題があった。
本発明は、このような従来技術の問題点に鑑みてなされたものであり、その目的とするところは、下面側が酸化・腐食しにくく、封止樹脂との密着性が高い導体端子を有している小型のリードフレーム及びその製造方法を提供することである。
上記の目的を達成するために、本発明のリードフレームは、金属板の上面側から施されたハーフエッチング加工によって端子部が形成されていて、前記上面側に半導体素子を載置して樹脂封止を行った後に下面側からハーフエッチング加工を施して前記端子部を導体端子とすることによって半導体パッケージを形成するためのリードフレームにおいて、前記端子部は、ボンディング部を有する略柱状のボンディング部側端子となる第1の突出部と、外部接続部を有する略柱状の外部接続部側端子となる第2の突出部と、前記ボンディング部側端子と前記外部接続部側端子とを接続し略中央に略水平方向に貫く貫通孔を有する第3の突出部と、を有しており、前記第2の突出部が、前記半導体素子を載置した際に該半導体素子の下側となる位置に形成されていることを特徴とする。
また、本発明のリードフレームは、前記第3の突出部の水平方向の幅が、前記第1の突出部及び前記第2の突出部の幅よりも狭いことが好ましい。
また、本発明のリードフレームは、前記第3の突出部の前記貫通孔の下面側の部分が、下面側からハーフエッチング加工が施される際に、溶解され除去されるように形成されていることが好ましい。
また、本発明のリードフレームは、前記貫通孔が、樹脂封止を行う際に、樹脂が充填されるように形成されていることが好ましい。
また、上記の目的を達成するために、本発明のリードフレームの製造方法は、ボンディング部を有する略柱状のボンディング部側端子となる第1の突出部と、半導体素子搭載時に該半導体素子の下側に位置し外部接続部を有する略柱状の外部接続部側端子となる第2の突出部と、前記ボンディング部側端子と前記外部接続部側端子とを接続する配線部となる第3の突出部と、を形成する際に、該端子部を略水平方向に貫く貫通孔を形成することを特徴とする。
本発明によれば、下面側が酸化・腐食しにくく、封止樹脂との密着性が高い導体端子を有している小型のリードフレーム及びその製造方法を提供することができる。
実施例1に係るリードフレームを用いた半導体パッケージを示す平面図である。 図1に示した半導体パッケージをA−A線で切断した場合を示す概略断面図である。 図1に示した半導体パッケージの製造工程を工程順に示す概略断面図である。 実施例2に係るリードフレームを用いた半導体パッケージの変形例を示す概略断面図である。
以下に、本発明のリードフレームを用いた半導体パッケージの実施例について図面を参照しながら説明する。
まず、図1〜図3を用いて、実施例1に係るリードフレームを用いた半導体パッケージについて説明する。
なお、図中、1は導体端子、1aはボンディング部、1bは外部接続部、1cはボンディング部側端子、1dは外部接続部側端子、1eは配線部、1fは切り欠き(貫通孔)、2は半導体素子、3はボンディングワイヤ、4は封止樹脂、5a、5a’はドライフィルムレジスト、5bはめっき用レジストマスク、5cはエッチング用レジストマスク、6はめっき層である。
まず、図1及び図2を用いて、このリードフレームを用いた半導体パッケージの構成について説明する。
図1及び図2に示すように、このリードフレームを用いた半導体パッケージでは、二点鎖線で示すように上面側の略中央に半導体素子2を載置するように形成されている。そして、その領域の周囲には、エリアアレイ状に複数の導体端子1が形成されている。そして、半導体素子2の電極は、それぞれに対応する導体端子1とボンディングワイヤ3を介してワイヤボンディングされ、電気的に接続されている。なお、このリードフレームを用いた半導体パッケージは、リードフレームに半導体素子2を搭載し、ワイヤボンディングを行った後、封止樹脂4により樹脂封止をすることによって形成されている。
導体端子1は、上面側にボンディング部1aを有していて半導体素子2を載置する領域の周囲に形成されているボンディング部側端子1cと、下面側に外部接続部1bを有していて半導体素子2を載置する領域内に形成されている外部接続部側端子1dと、ボンディング部側端子1cと外部接続部側端子1dとを接続するようにそれらの間に形成されている配線部1eとにより構成されている。なお、ボンディング部側端子1c及び外部接続部側端子1dの形状は略柱状であり、ボンディング部側端子1cの垂直方向の長さは、外部接続部側端子1dの垂直方向の長さよりも短く形成されている。また、配線部1eの形状は、水平方向の幅がボンディング部側端子1c及び外部接続部側端子1dの幅よりも狭くなるように形成された略板状である。
導体端子1がこのような形状であるため、このリードフレームは、半導体素子を載置する領域の下側のスペースを有効に活用することができる。そのため、このリードフレームを用いれば、半導体パッケージの小型化、ひいては、その半導体パッケージを用いる装置全体の小型化を達成することができる。
また、このリードフレームでは、導体端子1は、その配線部1eの略中央に、配線部1eを略水平方向に貫くように切り欠き(貫通孔)1fが形成されている。そして、その切り欠き(貫通孔)1fには、樹脂封止を施した際に、封止樹脂4が充填される。
このような切り欠き(貫通孔)1fが形成されているため、このリードフレームを用いた半導体パッケージでは、導体端子1が抜け落ちることを防止することができる。
次に、図3を用いて、このリードフレームの製造工程及びそのリードフレームを用いた半導体パッケージの製造工程について説明する。
まず、図3(a)に示すように、金属板の両面に、ドライフィルムレジスト5aをラミネートする。
なお、この金属板には、板厚100μm〜200μmの銅合金からなる金属板、例えば、板厚125μmのCu合金材料からなる金属板等を用いることが好ましい。また、ドライフィルムレジスト5aの厚さは、15〜40μm程度とすることが好ましい。
次に、図3(b)に示すように、所望のパターンが形成されたガラスマスクを用いて露光処理を施して、導体端子1のボンディング部側端子1cの上面側、及び、外部接続部側端子1d下面側となる領域以外の領域に、めっき用レジストマスク5bを形成する。
なお、このようなめっき用レジストマスク5bや後述するエッチング用レジストマスク5cは、ドライフィルムレジスト5aのような感光部が硬化するネガタイプのドライフィルムレジストをラミネートして形成するのが一般的である。しかし、ポジタイプのドライフィルムレジストを用いて形成しても良いし、液状レジストを塗布することによって形成しても良い。
また、露光処理を施すに際しては、所望のパターンが描かれた露光用マスクを密着させ、紫外線を照射することによって、露光用マスクのパターンをレジストマスク5aに露光する。このときの紫外線の照射量は20〜100mJ/cm2程度である。また、現像においては、アルカリ現像型のレジストを用いる場合は通常1%程度の濃度の炭酸ナトリウムを用いる。
次に、図3(c)に示すように、導体端子1のボンディング部側端子1cとなる突出部の上面側となる領域、外部接続部側端子1dとなる突出部の下面側となる領域にめっきを施し、めっき層6を形成する。
なお、このめっき層6を形成する材料は、ワイヤボンディング性やプリント基板実装時の半田ぬれ性などで適宜選択して構わない。通常は電気めっきによって、Ni、Pd、Au、Agなどが選択される。
次に、図3(d)に示すように、金属板の両面から、めっき用レジストマスク5bを剥離する。
なお、レジストマスクの剥離には、アルカリ現像型のレジストマスクを用いている場合は、通常1%程度の濃度の水酸化ナトリウムが用いられる。
次に、図3(e)に示すように、金属板の両面に、ドライフィルムレジスト5a’をラミネートする。
次に、図3(f)に示すように、所望のパターンが形成されたガラスマスクを用いて露光処理を施して、金属板の上面側では導体端子1の形成される領域を覆うように、エッチング用レジストマスク5cを形成する。同様に、下面側では全領域を覆うように、エッチング用レジストマスク5cを形成する。
なお、上面側においては、エッチング用レジストマスク5cを、めっき層6を覆うように形成することが好ましい。これは、エッチング量や露光の位置ズレを考慮して、この後に行われるハーフエッチング加工を施した際に、めっき層6がバリとならないようにするためである。
例えば、ボンディング部側端子1c及び外部接続部側端子1dが形成される領域の幅が0.4mm、配線部1eが形成される領域の幅が0.1mmである場合には、エッチング用レジストマスク5cを、少なくともめっき層6の端部から50μm程度離れた位置を覆うような大きさに形成することが好ましい。
次に、図3(g)に示すように、金属板の上面側から所定の深さまでハーフエッチング加工を施して、半導体パッケージを形成した際に導体端子1となる端子部を形成すると同時に、端子部のうち導体素子の1の配線部1eとなる突出部に切り欠き(貫通孔)1fを形成する。
なお、この切り欠き(貫通孔)1fの形成方法としては、ハーフエッチング加工を施す際に、エッチング抑制剤として銅と親和性のある窒素や硫黄を含有する有機化合物を含有するエッチング液を用いるという方法がある。
上面側からハーフエッチング加工を施す場合、通常のエッチング液を用いると、上面側から下面側に向けて、順次、エッチング処理が施されることになるため、切り欠き(貫通孔)1fのような貫通孔を形成することはできない。しかし、エッチング抑制剤を含有するエッチング液を用いると、エッチング処理後に残すべき部分の上面側の部分にエッチング抑制剤が吸着されることによって、その部分のエッチング処理が抑制されるため、幅の狭い部分、例えば、配線部1eとなる突出部の略中央近傍に、貫通孔を形成することができる。
具体的には、例えば、ハーフエッチング加工を施す深さを、50μm〜100μm程度にし、液温40℃のアゾール系のエッチング抑制剤を含んだエッチング液を用いて、スプレー圧0.20MPaで4分間エッチング加工を行い、表面側から約80μmの深さまでハーフエッチング加工を行うと良い。このようにして形成された配線部1eは、中央付近で、幅が約0.02mm、厚さが約0.015mmとなり、その下から金属板の約80μm(0.08mm)の深さまで貫通孔が形成される。
次に、図3(h)に示すように、金属板の両面からエッチング用レジストマスク5cを剥離する。これにより、リードフレームが得られる。
次に、図3(i)に示すように、上面側の所定の位置に、ダイペースト等(図示せず)を用いて複数の電極を有する半導体素子2を載置する。そして、半導体素子2の電極の各々と、対応する導体端子1のボンディング部1a、すなわち、導体端子1となる端子部の上面側に形成されためっき層6とを、ボンディングワイヤ3を介してワイヤボンディングする。
なお、ダイペーストとしては、銀ペーストが用いることが好ましい。また、ボンディングワイヤとしては、Auワイヤ、Agワイヤ、Cuワイヤなどを用いることが好ましく、線径は20〜40μm程度であることが好ましい。
次に、図3(j)に示すように、エポキシ樹脂等の封止樹脂4を用いて上面側から樹脂封止を施す。このとき、切り欠き(貫通孔)1fにも、封止樹脂4が充填される。
次に、図3(k)に示すように、金属板の下面側から、エッチング用レジストマスク5cを剥離する。
最後に、図3(l)に示すように、金属板の下面側にエッチング加工を施して、導体端子1の下面側の半分を形成して、半導体パッケージが完成する。この際、めっき層6がこのエッチング加工に対するレジストマスクの役割を果たす。
この後、このようにして製造された半導体パッケージは、ダイシングなどの方法によって切断され、個々の半導体パッケージとなる。
この切断の際に、リードフレーム(金属板)の不要部分がエッチング加工によって除去されているため、樹脂部分のみを切断加工することになる。そのため、この半導体パッケージは、リードフレーム(金属板)と樹脂を同時に切断する必要のある半導体パッケージに比べ切断が容易であり、用いられる切断工具の寿命も長くなる。
次に、図4を用いて、実施例2に係るリードフレームを用いた半導体パッケージについて説明する。なお、本実施例のリードフレームは、半導体パッケージを製造した際の導体端子の形状を除き、実施例1のリードフレームとほぼ同様の構成であるため、同様の部材については同一の符号を付すとともに、それらについての詳細な説明は省略する。また、リードフレーム及びそれを用いた半導体パッケージの製造工程についての詳細な説明も省略する。
なお、図中、1’は導体端子、1a’はボンディング部、1b’は外部接続部、1c’はボンディング部側端子、1d’は外部接続部側端子、1e’は配線部、1f’は貫通孔、2は半導体素子、3はボンディングワイヤ、4は樹脂である。
図4に示すように、このリードフレームでは、略柱状のボンディング部側端子1c’の垂直方向の長さと配線部1e’の垂直方向の長さが、外部接続部側端子1d’の垂直方向の長さとほぼ同一となっている。また、貫通孔1f’は、配線部1e’の略中央に開口として形成されている。
導体端子1がこのような形状であるため、このリードフレームを用いれば、半導体パッケージの小型化、ひいては、その半導体パッケージを用いる装置全体の小型化を達成することができる。さらに、ボンディング部側端子1c’の長さが長いため、安定的にワイヤボンディングを行うことができる。
また、上記実施例においては、配線部1e、1e’となる突出部の略中央に1つだけ貫通孔1f、1f’を形成している。しかし、本発明のリードフレームはそのような構成に限定されるものではなく、貫通孔を複数設けても良いし、形成する場所も、配線部となる突出部の略中央でなくても構わない。
本発明は、半導体パッケージの小型化、ひいては、その半導体パッケージを用いる装置全体の小型化の達成、及び、半導体パッケージの導体端子の抜け落ち防止に、極めて有用である。
1、1’ 導体端子
1a、1a’ ボンディング部
1b、1b’ 外部接続部
1c、1c’ ボンディング部側端子
1d、1d’ 外部接続部側端子
1e、1e’ 配線部
1f、1f’ 貫通孔
2 半導体素子
3 ボンディングワイヤ
4 封止樹脂
5a、5a’ ドライフィルムレジスト
5b めっき用レジストマスク
5c エッチング用レジストマスク
6 めっき層

Claims (5)

  1. 金属板の上面側から施されたハーフエッチング加工によって端子部が形成されていて、前記上面側に半導体素子を載置して樹脂封止を行った後に下面側からハーフエッチング加工を施して前記端子部を導体端子とすることによって半導体パッケージを形成するためのリードフレームにおいて、
    前記端子部は、ボンディング部を有する略柱状のボンディング部側端子となる第1の突出部と、外部接続部を有する略柱状の外部接続部側端子となる第2の突出部と、前記ボンディング部側端子と前記外部接続部側端子とを接続し略中央に略水平方向に貫く貫通孔を有する第3の突出部と、を有しており、
    前記第2の突出部が、前記半導体素子を載置した際に該半導体素子の下側となる位置に形成されていることを特徴とするリードフレーム。
  2. 前記第3の突出部の水平方向の幅が、前記第1の突出部及び前記第2の突出部の幅よりも狭いことを特徴とする請求項1に記載のリードフレーム。
  3. 前記第3の突出部の前記貫通孔の下面側の部分が、下面側からハーフエッチング加工が施される際に、溶解され除去されるように形成されていることを特徴とする請求項1又は2に記載のリードフレーム。
  4. 前記貫通孔が、樹脂封止を行う際に、樹脂が充填されるように形成されていることを特徴とする請求項1〜3のいずれか1項に記載のリードフレーム。
  5. ボンディング部を有する略柱状のボンディング部側端子となる第1の突出部と、半導体素子搭載時に該半導体素子の下側に位置し外部接続部を有する略柱状の外部接続部側端子となる第2の突出部と、前記ボンディング部側端子と前記外部接続部側端子とを接続する配線部となる第3の突出部と、を形成する際に、該端子部を略水平方向に貫く貫通孔を形成することを特徴とするリードフレームの製造方法。
JP2012232678A 2012-10-22 2012-10-22 リードフレーム及びその製造方法 Active JP5943386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012232678A JP5943386B2 (ja) 2012-10-22 2012-10-22 リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012232678A JP5943386B2 (ja) 2012-10-22 2012-10-22 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014086486A true JP2014086486A (ja) 2014-05-12
JP5943386B2 JP5943386B2 (ja) 2016-07-05

Family

ID=50789298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012232678A Active JP5943386B2 (ja) 2012-10-22 2012-10-22 リードフレーム及びその製造方法

Country Status (1)

Country Link
JP (1) JP5943386B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303863A (ja) * 2002-04-10 2003-10-24 Hitachi Cable Ltd 配線板及びその製造方法、ならびに配線板を用いた半導体装置の製造方法
JP2007281182A (ja) * 2006-04-06 2007-10-25 Taihei Denshi Kk 樹脂封止型半導体装置
JP2012164936A (ja) * 2011-02-09 2012-08-30 Mitsui High Tec Inc 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303863A (ja) * 2002-04-10 2003-10-24 Hitachi Cable Ltd 配線板及びその製造方法、ならびに配線板を用いた半導体装置の製造方法
JP2007281182A (ja) * 2006-04-06 2007-10-25 Taihei Denshi Kk 樹脂封止型半導体装置
JP2012164936A (ja) * 2011-02-09 2012-08-30 Mitsui High Tec Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5943386B2 (ja) 2016-07-05

Similar Documents

Publication Publication Date Title
JP5930843B2 (ja) リードフレーム及びその製造方法
US9362138B2 (en) IC package and method for manufacturing the same
TWI591775B (zh) 樹脂密封型半導體裝置及其製造方法
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
US9679835B2 (en) Method of manufacturing resin-encapsulated semiconductor device, and lead frame
JP5626785B2 (ja) 半導体素子搭載用リードフレームおよびその製造方法
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JP6838104B2 (ja) 半導体装置用基板および半導体装置
JP2021005670A (ja) 電子部品装置及び電子部品装置の製造方法
CN108074903B (zh) 引线框架和电子元件装置
TW201911431A (zh) 側邊可焊接無引線封裝
JP2013258348A (ja) 半導体装置の製造方法
JP4620584B2 (ja) 回路部材の製造方法
US10622286B2 (en) Lead frame and method for manufacturing the same
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP7494107B2 (ja) リードフレーム、リードフレームの製造方法及び半導体装置
JP5943386B2 (ja) リードフレーム及びその製造方法
JP6138496B2 (ja) 半導体素子搭載用基板及び半導体装置
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
KR20100104112A (ko) 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지
JP7339231B2 (ja) 半導体装置用基板、半導体装置
KR20120005171A (ko) 칩 패키지 제조 방법 및 이에 의해 제조된 칩 패키지
JP4705614B2 (ja) 樹脂封止型半導体装置
JP2017098315A (ja) 半導体装置用基板とその製造方法、および半導体装置
JP4730262B2 (ja) 半導体装置用ノンリードタイプのリードフレームの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160518

R150 Certificate of patent or registration of utility model

Ref document number: 5943386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250