TW201904268A

TW201904268A - 用於雙斜坡類比至數位轉換器之比較器之雙轉換增益高動態範圍讀出

Info

Publication number: TW201904268A
Application number: TW107110406A
Authority: TW
Inventors: 海老原弘知
Original assignee: 美商豪威科技股份有限公司
Priority date: 2017-04-13
Filing date: 2018-03-27
Publication date: 2019-01-16
Also published as: US20180302578A1; TWI672953B; US20190371828A1; US10615190B2; CN108737754B; CN112672082B; US10431608B2; CN112672082A; CN108737754A

Abstract

本文中所論述之實例性比較器可包含：一第二級，其經耦合以回應於一中間電壓而提供一輸出；一第一級，其經耦合以回應於一輸入而提供該中間電壓。該第一級包含：一對共射共基裝置，其耦合至一電流鏡；一低增益輸入，其經由第一開關耦合至該第一級之輸入且進一步經由第二開關選擇性地耦合至該對共射共基裝置；及一高增益輸入，其經由該等第一開關耦合至該第一級之第一輸入及第二輸入且進一步經由第四開關選擇性地耦合至該對共射共基裝置。基於一低轉換增益模式，該低增益輸入可藉由該等第一開關耦合至該等輸入且進一步回應於一控制信號處於一第一狀態中而藉由該等第二開關耦合至該對共射共基裝置；且基於一高轉換增益模式，該高增益輸入可藉由該等第一開關耦合至該第一輸入及該第二輸入且進一步回應於該控制信號處於一第二狀態中而藉由該第四開關耦合至該對共射共基裝置。

Description

用於雙斜坡類比至數位轉換器之比較器之雙轉換增益高動態範圍讀出

本發明一般而言係關於影像感測器，且特定而言(但非排他地)係關於高動態範圍影像感測器之雙轉換增益。

影像感測器已變得普遍存在。其廣泛用於數位靜態相機、蜂巢式電話、安全攝影機以及醫療、汽車及其他應用中。用於製造影像感測器之技術已不斷快速地進展。舉例而言，較高解析度及較低功率消耗之需求已促進了此等裝置之進一步小型化及整合。影像感測器可實施雙轉換增益以獲得高動態範圍。可藉由在低增益、然後高增益下自像素讀取且然後組合兩個讀出而獲得高動態範圍。然而，在高轉換增益模式與低轉換增益模式中可存在像素之一重設位準之一大的差異。雖然可使用兩個比較器來補償重設位準之差異，但因具有兩個比較器，比較器之面積會加倍。另一種方式係使比較器具有兩組輸入級，但比較器內之寄生電容可影響圖框速率，舉例而言。已採用諸多技術來減輕此等效應，但此等方法中之某些方法可能不能完全消除該等效應。

本文中闡述用於具有一個兩輸入雙級比較器以達成雙轉換增益高動態範圍操作之一影像感測器之一設備及方法之實例。在以下說明中，陳述眾多特定細節以提供對實例之一透徹理解。然而，熟習此項技術者將認識到，本文中所闡述之技術可在不具有該等特定細節中之一或多者之情況下實踐或者可藉助其他方法、組件、材料等來實踐。在其他實例中，未詳細展示或闡述眾所周知之結構、材料或操作以避免使某些態樣模糊。貫穿本說明書對「一項實例」或「一項實施例」之提及意指結合實例所闡述之一特定特徵、結構或特性包含於本發明之至少一項實例中。因此，貫穿本說明書各種位置中之片語「在一項實例中」或「在一項實施例中」之出現未必全部指代同一實例。此外，在一或多項實例中可以任何適合方式組合該等特定特徵、結構或特性。貫穿本說明書，使用數個技術術語。此等術語應理解為其在所屬領域中之普通含義，除非本文中另外具體定義或其使用之內容脈絡將另外清晰地暗示。應注意，在本文件中，元件名稱及符號可互換使用(例如，Si與矽)；然而，其兩者具有相同含義。圖1A圖解說明根據本發明之一實施例之一成像系統100之一項實例。成像系統100包含像素陣列102、控制電路104、讀出電路108及功能邏輯106。在一項實例中，像素陣列102係光電二極體或影像感測器像素(例如，像素P1、P2、…Pn)之一個二維(2D)陣列。如所圖解說明，像素被配置成若干列(例如，列R1至列Ry)及若干行(例如，行C1至行Cx)以獲取一人、地方、物件等之影像資料，該影像資料可然後用於再現該人、地方、物件等之一2D影像。然而，像素未必一定配置成列及行且可採取其他組態。圖1B係根據本發明之一實施例之一像素Px之一實例性示意圖。像素Px可係陣列102之像素之一項實例，且可經組態以用於雙轉換增益(DCG)操作。舉例而言，DCG操作可提供高動態範圍(HDR)。像素Px之所圖解說明實施例包含一光電二極體(PD)、第一浮動擴散部及第二浮動擴散部(FD1及FD2)、一電容器C、重設閘極Tr2、列選擇閘極Tr4、DCG閘極Tr5、源極隨耦器電晶體Tr3及轉移閘極Tr1。舉例而言，標記為「閘極」之組件可係電晶體。重設電晶體Tr2可由提供至Tr2之一閘極電極之一RST控制信號控制。諸如ROW SELECT、DCG及TX之其他控制信號可類似地分別提供至Tr43、Tr5及Tr1之一閘極電極。各種控制信號可由控制電路104提供以控制像素Px之操作以便將像素重設且讀出信號電壓，例如，影像資料。在某些實施例中，取決於一轉換增益模式(一高轉換增益模式或一低轉換增益模式)，由PD光生之影像電荷可轉移至FD1或者FD1及FD2兩者，此樣可產生浮動擴散部FD1上之一電壓。浮動擴散部FD1上之電壓可透過位元線9讀出。舉例而言，在一高轉換增益模式期間，影像電荷可僅轉移至FD1且在FD1中產生經由位元線9讀出之某些電壓差。相反地，在一低轉換增益模式期間，影像電荷可轉移至FD1及FD2兩者且在FD1上產生與高轉換增益模式之情形相比較小之電壓差，並且該電壓差可經由位元線9讀出。如此，控制信號DCG可取決於高轉換增益模式還是低轉換增益模式係合意的而改變。另外，DCG信號可在自每一像素讀出影像資料期間改變以獲得高轉換增益模式影像資料及低轉換增益模式影像資料兩者，該兩者可隨後經組合以用於HDR操作。下文將關於圖3論述額外操作細節。返回至圖1A，在一項實例中，在像素陣列102中之每一影像感測器光電二極體/像素已獲取其影像資料或影像電荷之後，該影像資料由讀出電路108讀出且然後被傳送至功能邏輯106。讀出電路108可經耦合以自像素陣列102中之複數個光電二極體讀出影像資料。在各種實例中，讀出電路108可包含放大電路、類比至數位轉換(ADC)電路或其他電路。在某些實施例中，一或多個比較器110可經包含以用於讀出行中之每一者。一或多個比較器110可包含於舉例而言包含於讀出電路108中之一各別類比至數位轉換器(ADC)中。功能邏輯106可簡單地儲存該影像資料或甚至藉由應用後影像效應(例如，剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其他)來操縱該影像資料。在一項實例中，讀出電路108可沿著讀出行線(所圖解說明)一次讀出一列影像資料或可使用各種其他技術(未圖解說明)讀出影像資料，諸如一串行讀出或同時對所有像素之一全並行讀出。在某些實施例中，比較器110中之每一者可包含兩個輸入電路。舉例而言，一個輸入電路可在一高轉換增益模式期間使用，且另一輸入電路可在一低轉換增益模式期間使用。在某些實施例中，每一比較器110可係一雙級比較器且在一第一級中進一步包含共射共基裝置。另外，該兩個輸入電路可選擇性地與共用共射共基裝置及第二級耦合/解耦。另外，比較器110之一實體佈局可使兩個輸入級配置成毗鄰於一電流源，該電流源又配置成毗鄰於共射共基裝置。共射共基裝置可配置成緊挨一電流鏡，電流鏡毗鄰於第二級。配置該佈局使得共射共基裝置毗鄰於電流鏡及第二級可允許第一級之輸出之寄生電容之一減小。減小寄生電容可允許較快ADC操作，此可導致成像系統100之較快圖框速率。在某些實施例中，像素被重設及被讀出之一次序可基於兩個轉換增益模式及比較器110之相關聯輸入而排序。舉例而言，像素可在於高增益模式中被重設之前，在一低轉換增益模式中被重設。隨後且在仍處於高轉換增益模式中時，可讀出高轉換增益模式信號且可在針對低轉換增益模式進行相同操作之前執行一ADC操作。在重設及信號讀出期間，控制信號可同時控制像素之各種閘極且控制比較器110之輸入。在一項實例中，控制電路104耦合至像素陣列102以控制像素陣列102中之複數個光電二極體之操作。舉例而言，控制電路104可產生用於控制影像獲取之一快門信號。在一項實例中，快門信號係用於同時啟用像素陣列102內之所有像素以在一單個獲取窗期間同時擷取其各別影像資料之一全域快門信號。在另一實例中，快門信號係一滾動快門信號，使得在連續獲取窗期間依序啟用每一像素列、每一像素行或每一像素群組。在另一實例中，影像獲取與諸如一閃光燈之照明效應同步。在一項實例中，成像系統100可包含於一數位相機、行動電話、膝上型電腦或諸如此類中。另外，成像系統100可耦合至其他硬件，諸如一處理器(通用或其他)、記憶體元件、輸出(USB埠、無線傳輸器、HDMI埠等)、照明/閃光燈、電輸入(鍵盤、觸控顯示器、追蹤墊、滑鼠、麥克風等)及/或顯示器。其他硬件可將指令遞送至成像系統100、自成像系統100提取影像資料或操縱由成像系統100供應之影像資料。圖2係根據本發明之一實施例之一比較器210。比較器210可係比較器110中之一者之一實例。比較器210可回應於在位元線輸入上接收之一影像電荷信號與在VRAMP輸入上接收之一參考電壓信號VRAMP之一比較而提供一輸出信號。舉例而言，輸出信號可提供所接收影像電荷信號之一數位表示。在某些實施例中，比較器210可包含於一類比至數位轉換器(ADC)中。另外，比較器210可包含兩個輸入電路，其中每一輸入電路與一不同增益模式相關聯以用於DCG操作。舉例而言，在處於一高轉換增益模式中時可使用一高增益輸入，且在處於一低轉換增益模式中時可使用一低增益輸入。此外，比較器210可係一雙級比較器，其中兩個輸入電路與兩個級中之一第一者相關聯。比較器210之所圖解說明實施例包含一第一級234及一第二級224。第一級234可經耦合以在位元線輸入上接收影像電荷電壓信號且進一步經耦合以在VRAMP輸入上接收VRAMP，例如，參考電壓輸入。第一級234可將一第一輸出VOP提供至第二級224，回應於此，第二級224可提供一第二輸出VOUT。第一級234可經偏置以基於VRAMP與位元線輸入上之影像電荷電壓信號之間的一比較而翻轉(例如，改變VOP之位準)。BIAS 2可經選擇以做出一設定點，例如，在第一級被重設時第二級在VOP電壓之翻轉點周圍。第一級234之所圖解說明實施例包含PMOS電流鏡212、共射共基裝置214、低增益輸入218、NMOS尾電晶體220及高增益輸入222。低增益輸入218及高增益輸入222可分別包含輸入電容器C1、C2及C3、C4。另外，低增益輸入218及高增益輸入222分別包含輸入NMOS電晶體236及238。低增益輸入218及高增益輸入222兩者均可經由開關216選擇性地耦合至輸入位元線及VRAMP。開關216可經由一DCG控制信號來控制。舉例而言，當一影像系統處於一低轉換增益模式中時，DCG控制信號可致使開關216將輸入耦合至低增益輸入218，且針對一高轉換增益模式進行相反操作。另外，低增益輸入218及高增益輸入222可分別透過開關228及232選擇性地耦合至尾偏置電晶體228。尾偏置電晶體228可接收一控制信號BIAS 1以將比較器210耦合至一參考電壓，此可啟用比較器210。此外，低增益輸入218及高增益輸入222可分別經由開關226及230選擇性地耦合至共射共基裝置214。類似於開關216，開關226、228、230及232可由DCG控制信號來控制。在某些實施例中，提供至開關216、226、228、230及232之DCG控制信號可以一方式定序以維持提供至第一級及第二級之功能區域之電流源供應之穩定性，且進一步限制或防止穿過比較器210之電流浪湧。 PMOS電流鏡212可包含兩個PMOS電晶體，該兩個PMOS電晶體在其閘極處耦合於一起且並聯耦合於表示為AVDD之一高參考電壓與節點VON及VOP之間。此外，PMOS電流鏡212電晶體之閘極可耦合至節點VON。共射共基裝置214可耦合於節點VON及VOP與節點VON_CASC及VOP_CASC之間。舉例而言，共射共基裝置214包含兩個NMOS電晶體，該兩個NMOS電晶體耦合於節點VON及VON_CASC與VOP及VOP_CASC之間。電晶體之閘極可耦合至一偏置電壓VBIAS，偏置電壓VBIAS可使NMOS電晶體保持在第二級224之翻轉點周圍處之飽和區中操作。 NMOS輸入電晶體236及238可經耦合以在其各別輸入電路相應地耦合時接收VRAMP及位元線上之影像電荷電壓信號。第一級234可在一ADC操作期間基於位元線輸入上之影像電荷電壓信號與VRAMP之一比較而改變VOP之一值。VOP可作為一中間電壓提供至第二級224。第二級224之所圖解說明實施例包含一輸入PMOS電晶體、一電流源電晶體。PMOS電晶體可接收去往第二級之一輸入，且可經耦合以自第一級234接收中間電壓VOP。電流源電晶體可經耦合以接收一參考偏置電壓BIAS 2。比較器210之輸出VOUT可由第二級224提供。圖3係根據本發明之一實施例之一時序圖305。時序圖305將用於圖解說明比較器210及像素Px之操作。時序圖305包含控制陣列102之一像素Px之操作之控制信號及控制讀出電路108之比較器210之操作之控制信號。比較器210可舉例而言經由讀出行耦合至陣列102。控制像素之控制信號包含RST、DCG及TX，且控制比較器210之控制信號係DCG控制信號。雖然將DCG控制信號繪示為一單個控制信號，但在某些實施例中，DCG控制信號包含可經定序以在一所要序列中單獨控制比較器210之各種功能區域之複數個控制信號。舉例而言，所要序列可經配置以維持比較器210中之電流穩定性。波形位元線及VRAMP展示比較器210之各別輸入上之電壓之改變，其中位元線輸入上之波形表示由比較器210自像素Px接收之影像資料。大體而言，時序圖305展示判定用於經組合以提供基於DCG之影像資料之低轉換增益(LCG)模式及高轉換增益(HCG)模式之重設電壓及信號電壓之序列。舉例而言，LCG及HCG之重設電壓可以彼次序獲得，然後HCG及LCG之信號電壓可以彼次序獲得。在時間t0處，RST及DCG轉變為高。處於一高狀態中之RST及DCG兩者之組合可藉由啟用Tr2及Tr5而致使浮動擴散部FD1及FD2重設至參考電壓Vdd。另外，在此時間期間且時序圖305中未展示，ROW SELECT信號可係高的，使得FD1及FD2兩者均耦合至位元線9且因此耦合至比較器210之位元線輸入。如此，在RST為高時，使像素Px重設可致使位元線波形之增加。RST可在此後很短的時間內轉變為低，從而將FD1及FD2與參考電壓Vdd解耦。此外，DCG轉變為高狀態可致使低增益輸入218耦合至輸入VRAMP及位元線、耦合至尾偏置電晶體220且進一步耦合至共射共基裝置214。舉例而言，開關226及228可被閉合，且開關216可耦合至B節點。亦應注意，當DCG處於高狀態中時，開關230及232可斷開，此可將高增益輸入222分別與尾電晶體220及共射共基裝置214解耦。由於開關216耦合至B節點，因此高增益輸入222亦可與輸入解耦。在稍早於t1之一時間處，低增益輸入218可被重設以消除LCG模式在位元線輸入上之電壓偏移，使得低轉換增益模式之ADC之電壓範圍經調整以覆蓋LCG模式之信號。在時間t1處，VRAMP可增加以為將在時間t2處開始執行之一ADC操作做準備。自時間t2至時間t3發生之ADC操作可係判定與LCG模式相關聯之像素Px之基線或重設(在時序圖305中標記為ADC LCG重設)。ADC LCG重設可在浮動擴散部FD1及FD2兩者均回應於DCG信號之高狀態而耦合至位元線9時獲得像素Px之重設值。在時間t2處，參考電壓VRAMP可緩慢地減小以判定位元線之一電壓，例如，LCG模式中Px之重設電壓。VRAMP之減小可在時間t3處結束，在該時間處VRAMP可增加回至一預設位準。在時間t4處，DCG可轉變為一低狀態。在低狀態中，電晶體Tr5可被「關斷」，從而將FD2與FD1解耦。關斷Tr5可導致在時間t4處發生之位元線電壓之下降，此可歸因於自通道至Tr5之電荷注入及自Tr5之閘極至源極之饋通。電荷注入及饋通可減小仍耦合至位元線9之FD1上之電壓。另外，DCG之轉變可重新組態比較器210以啟用高增益輸入222且停用低增益輸入218。舉例而言，開關226及228可經斷開以將低增益輸入218解耦，且開關230及232可經閉合以耦合高增益輸入222。此外，開關216可自節點B轉變至節點A以將高增益輸入222耦合至輸入VRAMP及位元線。此時，像素Px準備好一ADC HCG重設操作(例如)以判定HCG模式中之重設電壓。在稍早於t5之一時間處，高增益輸入222可被重設以消除HCG模式在位元線輸入上之電壓偏移，使得高轉換增益模式之ADC之電壓範圍經調整以覆蓋HCG模式之信號。在時間t5處，VRAMP可再次增加以為另一ADC操作做準備。然而，此時，ADC操作係判定在HCG模式期間像素Px之一基線或重設值。在時間t6處，VRAMP可開始減小以執行一ADC操作以判定使用高增益輸入222之像素Px之重設電壓。ADC操作可在時間t7處結束，在該時間處，VRAMP增加以為使用高增益對信號資料(例如，影像資料)之一ADC操作做準備。在時間t8處，控制信號TX轉變為高，從而啟用電晶體Tr1。啟用轉移閘極(例如，Tr1)會將光電二極體PD耦合至浮動擴散部FD1。因此，影像電荷在FD1上建立一電壓，該電壓驅動源極隨耦器電晶體Tr3。因此，影像資料被提供至位元線9，且繼而被提供至比較器210之位元線輸入。在時間t10處，可對HCG模式影像資料執行使用高增益輸入222之一ADC操作。在時間t11處，ADC操作完成且VRAMP增加以為一後續ADC操作做準備。在時間t12處，DCG及TX控制信號兩者均轉變為高狀態。因此，高增益輸入222可被解耦且低增益輸入耦合於比較器210中。另外，轉移閘極Tr1以及像素Px中之電晶體Tr5被啟用。如此，浮動擴散部FD1及FD2兩者均能夠自PD接收影像電荷。在時間t13處，可對LCG信號執行一ADC操作，其可在時間t14處結束。隨後，列選擇信號可切換至另一列，且由時序圖305概述之過程重複。圖4係根據本發明之一實施例之一比較器之一佈局415。佈局415可係可如由佈局415所圖解說明形成於一半導體晶粒上之比較器210之一實例性實體佈局。佈局415中所展示之功能區域或簡稱為區域對應於包含摻雜、導體、介電質等之變化形式之比較器210之裝置/組件及/或裝置/組件之組合。藉由形成如佈局415中所展示之比較器210之區域，比較器210內之某些電連接可長於其他電連接，此可影響其相關聯寄生電容。藉由減小寄生電容中之某些，比較器之延遲可減小且影像感測器之一圖框速率可增加。舉例而言，標記為VOP之箭頭表示自第一級234至第二級224 (其輸入)之導電跡線。VOP及VOP_CASC由共射共基裝置214分開，使得與不存在共射共基裝置之情形相比，第一級之輸出VOP上之寄生電容可減小。VOP上之電容很大程度上影響比較器210之延遲，但VOP_CASC上之電容影響較少。在無共射共基裝置214之情況下，VOP之長度較長，等於圖4之VOP及VOP_CASC之總和，且因此VOP上之電容係大的。藉由具有共射共基裝置214，VOP之長度可減小且其寄生電容可減小，此可減小比較器之延遲且增加圖框速率。在佈局415之所圖解說明實施例中，低增益輸入區域318可包含電容器C1及C2、兩個NMOS電晶體以及開關228及226。區域318表示在半導體製造中用於形成各種組件及其互連件之所有材料。區域318可配置成毗鄰於高增益輸入區域322。區域322可同樣地表示用於形成電路之各種組件從而形成高增益輸入322 (諸如C3、C4、兩個NMOS電晶體以及開關230及232)之所有製造層/材料。尾電流源區域320包含耦合至參考電壓之NMOS電晶體且可配置於低增益輸入區域318與一共射共基裝置區域314之間。尾電流源可替代地配置成毗鄰於高增益輸入區域(圖4中之高增益輸入區域之上部側)。共射共基裝置區域314表示形成共射共基裝置之兩個NMOS電晶體。共射共基裝置區域314可配置成毗鄰於電流鏡區域312，電流鏡區域312可配置成緊挨第二級324。形成第二級324之各種區域未被繪示，但將包含PMOS輸入電晶體及NMOS尾偏置電晶體。標記為VON_CASC及VOP_CASC之箭頭表示將區域318及322耦合至尾電流源區域320及共射共基裝置314之導電跡線。雖然未展示，但包含於區域318及322中之開關回應於DCG控制信號而將其各別區域與該導電跡線選擇性地耦合/解耦。在某些實施例中，導電跡線可安置為在各種中間(interceding)區域上方/跨越/穿過該中間區域，此乃因佈局415之區域係毗鄰地配置。此外，標記為VOP之箭頭表示第一級334至第二級324之導電耦合。藉由將共射共基裝置區域314及電流鏡區域312 (其中第一級334之輸出在兩個區域314與312之間的一節點處發生)定位為接近於第二級324，用於VOP之導電耦合可係短的。具有自第一級234至第二級324之一短導電耦合可減小與該導電耦合相關聯之寄生電容。寄生電容之減小可減小ADC及圖框速率時間。包含發明摘要中所闡述內容的本發明之所圖解說明實例之以上說明並非意欲係窮盡性的或將本發明限制於所揭示之精確形式。雖然出於說明性目的而在本文中闡述了本發明之特定實例，但如熟習此項技術者將認識到，可在本發明之範疇內做出各種修改。可根據上文詳細說明對本發明做出此等修改。以下申請專利範圍中所使用之術語不應理解為將本發明限制於本說明書中所揭示之特定實例。而是，本發明之範疇將完全由以下申請專利範圍來決定，申請專利範圍將根據所確立之請求項解釋原則來加以理解。

9‧‧‧位元線

100‧‧‧成像系統

104‧‧‧控制電路

106‧‧‧功能邏輯

108‧‧‧讀出電路

110‧‧‧比較器

210‧‧‧比較器

212‧‧‧PMOS電流鏡

214‧‧‧共射共基裝置

216‧‧‧開關

218‧‧‧低增益輸入

220‧‧‧NMOS尾電晶體/尾偏置電晶體/尾電晶體

222‧‧‧高增益輸入

224‧‧‧第二級

226‧‧‧開關

228‧‧‧開關/尾偏置電晶體

230‧‧‧開關

232‧‧‧開關

234‧‧‧第一級

236‧‧‧輸入NMOS電晶體/NMOS輸入電晶體

238‧‧‧輸入NMOS電晶體/NMOS輸入電晶體

305‧‧‧時序圖

312‧‧‧電流鏡區域/區域

314‧‧‧共射共基裝置區域/共射共基裝置/區域

318‧‧‧低增益輸入區域/區域

320‧‧‧尾電流源區域

322‧‧‧高增益輸入區域/區域/高增益輸入

324‧‧‧第二級

334‧‧‧第一級

415‧‧‧佈局

AVDD‧‧‧高參考電壓

BIAS 1‧‧‧控制信號

BIAS 2‧‧‧參考偏置電壓

C‧‧‧電容器

C1‧‧‧輸入電容器/電容器

C2‧‧‧輸入電容器/電容器

C3‧‧‧輸入電容器

C4‧‧‧輸入電容器

C1-Cx‧‧‧行

FD1‧‧‧第一浮動擴散部/浮動擴散部

FD2‧‧‧第二浮動擴散部/浮動擴散部

P1-Pn‧‧‧像素

Px‧‧‧像素

R1-Ry‧‧‧列

RST‧‧‧控制信號

t0‧‧‧時間

t1‧‧‧時間

t2‧‧‧時間

t3‧‧‧時間

t4‧‧‧時間

t5‧‧‧時間

t6‧‧‧時間

t7‧‧‧時間

t8‧‧‧時間

t10‧‧‧時間

t11‧‧‧時間

t12‧‧‧時間

t13‧‧‧時間

t14‧‧‧時間

Tr1‧‧‧轉移閘極/電晶體

Tr2‧‧‧重設閘極/重設電晶體

Tr3‧‧‧源極隨耦器電晶體

Tr4‧‧‧列選擇閘極

Tr5‧‧‧雙轉換增益閘極/電晶體

TX‧‧‧控制信號

VBIAS‧‧‧偏置電壓

Vdd‧‧‧參考電壓

VON‧‧‧節點

VON_CASC‧‧‧節點

VOP‧‧‧第一輸出/節點/中間電壓/輸出

VOP_CASC‧‧‧節點

VOUT‧‧‧第二輸出/輸出

VRAMP‧‧‧參考電壓信號/參考電壓

參考以下各圖闡述本發明之非限制性及非窮盡性實例，其中除非另有規定，否則貫穿各種視圖中相似參考編號指代相似部件。圖1A圖解說明根據本發明之一實施例之一成像系統之一項實例。圖1B係根據本發明之一實施例之一像素之一實例性示意圖。圖2係根據本發明之一實施例之一比較器。圖3係根據本發明之一實施例之一時序圖。圖4係根據本發明之一實施例之一比較器之一佈局。貫穿圖式之數個視圖，對應參考字符指示對應組件。熟習此項技術者將瞭解，各圖中之元件係為簡單及清晰起見而圖解說明，且未必按比例繪製。舉例而言，為幫助提高對本發明之各項實施例之理解，各圖中之元件中之某些元件之尺寸可相對於其他元件放大。此外，通常未繪示在一商業上可行之實施例中有用或必要之常見而眾所周知之元件以便促進對本發明之此等各項實施例之一較不受阻擋之觀看。

Claims

一種比較器，其包括：一第二級，其經耦合以回應於一中間電壓而提供一輸出；一第一級，其經耦合以回應於一輸入而提供該中間電壓，該第一級包括：一對共射共基裝置，其耦合至一電流鏡；一低增益輸入，其經由第一開關及第二開關耦合至該第一級之第一輸入及第二輸入，且進一步經由第三開關及第四開關選擇性地耦合至該對共射共基裝置；及一高增益輸入，其經由該第一開關及該第二開關耦合至該第一級之該第一輸入及該第二輸入，且進一步經由第五開關及第六開關選擇性地耦合至該對共射共基裝置，其中，該低增益輸入基於一低轉換增益模式而藉由該第一開關及該第二開關耦合至該第一輸入及該第二輸入，且進一步回應於一控制信號處於一第一狀態中而藉由該第三開關及該第四開關耦合至該對共射共基裝置，且其中，該高增益輸入基於一高轉換增益模式而藉由該第一開關及該第二開關耦合至該第一輸入及該第二輸入，且進一步回應於該控制信號處於一第二狀態中而藉由該第五開關及第六開關耦合至該對共射共基裝置。
如請求項1之比較器，其中該對共射共基裝置形成於一第一區域中，且該電流鏡形成於一第二區域中，且其中該第一區域經配置成毗鄰於該第二區域。
如請求項1之比較器，其中該第二級耦合至形成於該等共射共基裝置與該電流鏡之間的一節點。
如請求項3之比較器，其中將該節點耦合至該第二級之一導電跡線將該中間電壓提供至該第二級。
如請求項1之比較器，其進一步包括一尾電流源。
如請求項5之比較器，其中該低增益輸入及該高增益輸入分別透過第七開關及第八開關耦合至該尾電流源，且其中該第七開關及該第八開關由該控制信號控制。
如請求項1之比較器，其中該高增益輸入包含耦合於該第一開關及該第二開關與第一NMOS電晶體及第二NMOS電晶體之間的第一輸入電容器及第二輸入電容器，且其中該第一NMOS電晶體及該第二NMOS電晶體進一步耦合至該第五開關及該第六開關。
如請求項1之比較器，其中該低增益輸入包含耦合於該第一開關及該第二開關與第三NMOS電晶體及第四NMOS電晶體之間的第三輸入電容器及第四輸入電容器，且其中該第三NMOS電晶體及該第四NMOS電晶體進一步耦合至該第三開關及該第四開關。
一種比較器，其包括：一高增益輸入區域，其包含第一複數個裝置；一低增益輸入區域，其配置成毗鄰於該高增益輸入區域，該低增益輸入區域包含第二複數個裝置；一電流源區域，其配置成毗鄰於該低增益輸入區域；一共射共基裝置區域，其配置成緊挨該電流源區域；一電流鏡區域，其配置成緊挨該共射共基裝置區域；及一第二級，其配置成緊挨該電流鏡區域，其中該共射共基裝置區域透過該電流鏡區域電耦合至該第二級。
如請求項9之比較器，其中該高增益輸入區域、該低增益輸入區域、該電流源區域、該共射共基裝置區域及該電流鏡區域形成一第一級。
如請求項9之比較器，其中該共射共基裝置區域經由複數個各別開關選擇性地耦合至該高增益輸入區域及該低增益輸入區域。
如請求項11之比較器，其中該複數個開關由一控制信號控制，且其中該控制信號在處於一第一狀態中時致使該高增益輸入耦合至該等共射共基裝置，且進一步在處於一第二狀態中時致使該低增益輸入耦合至該等共射共基裝置。
如請求項9之比較器，其中該中間電壓係該比較器之一第一級之一輸出，且其中該比較器之一輸出由該第二級提供。
一種方法，其包括：回應於一雙轉換增益(DCG)控制信號處於一第一狀態中而將一雙級比較器之一低增益輸入耦合至輸入及共射共基裝置以建立一低轉換增益模式；對具有該低增益輸入之一像素執行一類比至數位轉換(ADC)操作以判定該像素之一低增益重設電壓；回應於該DCG控制信號轉變為一第二狀態而將該低增益輸入解耦；回應於該DCG控制信號轉變為該第二狀態而將該雙級比較器之高增益輸入耦合至該輸入及該等共射共基裝置以建立一高轉換增益模式；對具有該高增益輸入之該像素執行一ADC操作以判定該像素之一高增益重設電壓；及對具有該高增益輸入之該像素執行一ADC操作以判定該像素之一高增益信號電壓，其中該信號電壓起因於影像電荷；回應於DCG控制信號轉變為該第一狀態而將該高增益輸入解耦；回應於該DCG控制信號轉變為該第一狀態而重新耦合該低增益輸入；及對具有該低增益輸入之該像素執行一ADC操作以判定該像素之一低增益信號電壓，其中該信號電壓起因於影像電荷。
如請求項14之方法，其進一步包括：在對具有該低增益輸入之該像素執行該ADC操作以判定該像素之一低增益重設電壓之前，回應於一重設控制信號而將該像素之第一浮動擴散部及第二浮動擴散部耦合至一高參考電壓。
如請求項14之方法，其進一步包括：在對具有該低增益輸入之該像素執行該ADC操作以判定該像素之該低增益重設電壓之前，回應於該DCG控制信號處於該第一狀態中而將第一浮動擴散部及第二浮動擴散部耦合至一位元線。
如請求項16之方法，在對具有該高增益輸入之該像素執行該ADC操作以判定該像素之該高增益重設電壓之前，回應於該DCG控制信號處於該第二狀態中而將該第二浮動擴散部與該位元線解耦。
如請求項14之方法，其進一步包括：回應於一轉移控制信號而將該像素之第一浮動擴散部及第二浮動擴散部耦合至該像素之一光電二極體。
如請求項18之方法，其進一步包括：在對具有該高增益輸入之該像素執行該ADC操作以判定該像素之該高增益信號電壓之前，回應於該轉移控制信號之一改變而將該像素之該第一浮動擴散部及該第二浮動擴散部與該像素之該光電二極體解耦，其中該第一浮動擴散部及該第二浮動擴散部耦合至一位元線。
如請求項19之方法，其進一步包括：在對具有該低增益輸入之該像素執行該ADC操作以判定該像素之該低增益信號電壓之前，回應於該DCG控制信號處於該第一狀態中而將該第二浮動擴散部與該位元線解耦。