TW201842650A - 形成電容器之陣列之方法、形成個別包含電容器及電晶體之記憶胞之陣列之方法、電容器之陣列及個別包含電容器及電晶體之記憶胞之陣列 - Google Patents

形成電容器之陣列之方法、形成個別包含電容器及電晶體之記憶胞之陣列之方法、電容器之陣列及個別包含電容器及電晶體之記憶胞之陣列 Download PDF

Info

Publication number
TW201842650A
TW201842650A TW107100592A TW107100592A TW201842650A TW 201842650 A TW201842650 A TW 201842650A TW 107100592 A TW107100592 A TW 107100592A TW 107100592 A TW107100592 A TW 107100592A TW 201842650 A TW201842650 A TW 201842650A
Authority
TW
Taiwan
Prior art keywords
capacitor
individual
capacitor electrode
laterally
lines
Prior art date
Application number
TW107100592A
Other languages
English (en)
Other versions
TWI671884B (zh
Inventor
杜拉 西沙 尼爾摩 拉瑪斯瓦米
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201842650A publication Critical patent/TW201842650A/zh
Application granted granted Critical
Publication of TWI671884B publication Critical patent/TWI671884B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種形成電容器之一陣列之方法包含在一基板上方形成沿高度延伸且縱向伸長之電容器電極線。該等電容器電極線中之個別者為縱向沿著所形成之電容器之一排之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線。在該等電容器電極線中之個別者之一對橫向相對側上方並縱向沿著該等電容器電極線中之個別者形成一電容器絕緣體。縱向沿著該等個別電容器電極線之該等橫向相對側中之一者而在該電容器絕緣體上方形成一沿高度延伸之導電線。橫向切割穿過該導電線以形成該等個別電容器之該兩個電容器電極中之間隔開的個別另一者。揭示其他方法，包括獨立於製造方法之結構。

Description

形成電容器之陣列之方法、形成個別包含電容器及電晶體之記憶胞之陣列之方法、電容器之陣列及個別包含電容器及電晶體之記憶胞之陣列
本文中所揭示之實施例係關於形成電容器之一陣列之方法、形成個別包含一電容器及一電晶體之記憶胞之一陣列之方法、電容器之陣列以及個別包含一電容器及一電晶體之記憶胞之陣列。
記憶體係一種類型之積體電路，且在電腦系統中用於儲存資料。可在個別記憶胞之一或多個陣列中製作記憶體。可使用數位線(其亦可稱為位元線、資料線、感測線或資料/感測線)及存取線(其亦可稱為字線)來向記憶胞進行寫入或自該等記憶胞進行讀取。數位線可沿著陣列之行而將記憶胞導電地互連，且存取線可沿著陣列之列而將記憶胞導電地互連。每一記憶胞可透過一數位線與一存取線之組合而被唯一地定址。 記憶胞可為揮發性或非揮發性的。非揮發性記憶胞可儲存資料達經擴展時間週期(包括在電腦被關斷時)。揮發性記憶體耗散且因此需要被再新/重寫(在諸多例項中，達每秒多次)。無論如何，記憶胞經組態而以至少兩種不同可選擇狀態存留或儲存記憶體。在一個二進位系統中，該等狀態被視為一「0」或一「1」。在其他系統中，至少某些個別記憶胞可經組態以儲存兩個以上位準或狀態之資訊。 一電容器係可用於一記憶胞中之一種類型之電子組件。一電容器具有由電絕緣材料分離之兩個電導體。能量可作為一電場以靜電方式儲存於此材料內。取決於絕緣體材料之組合物，彼所儲存場將係揮發性或非揮發性的。舉例而言，僅包括SiO2 之一電容器絕緣體材料將係揮發性的。一種類型之非揮發性電容器係一鐵電電容器，其具有鐵電材料作為絕緣材料之至少一部分。鐵電材料之特徵在於具有兩個穩定極化狀態且藉此可包含一電容器及/或記憶胞之可程式化材料。鐵電材料之極化狀態可藉由施加適當程式化電壓而改變，且在移除程式化電壓之後保持(至少達一段時間)。每一極化狀態具有與另一極化狀態不同之一電荷儲存之電容，且該電荷儲存之電容理想地可用於在不使極化狀態反向之情況下寫入(亦即，儲存)及讀取一記憶體狀態直至期望使此極化狀態反向為止。較不期望地，在具有鐵電電容器之某些記憶體中，讀取記憶體狀態之動作可使極化反向。因此，在判定極化狀態後，旋即進行記憶胞之一重寫以緊接在其判定之後將記憶胞置於預讀取狀態中。無論如何，由於形成一鐵電電容器之一部分之鐵電材料之雙穩態特性，因此併入有該電容器之一記憶胞理想地係非揮發性的。其他可程式化材料可用作一電容器絕緣體以使電容器變為非揮發性的。
本發明之實施例囊括形成電容器之一陣列之方法及獨立於製造方法之電容器之陣列。本發明之實施例亦囊括形成個別包含一電容器及一電晶體之記憶胞之一陣列之方法以及獨立於製造方法之記憶胞之陣列。首先參考圖1至圖19闡述形成此等陣列之方法之實例性實施例。 參考圖1及圖2，此繪示包含一基底基板12之一基板片段或構造10之一部分，該基底基板具有一陣列或陣列區14，將在該陣列或陣列區中製作個別包含一電晶體及一電容器之記憶胞之一陣列。一區(未展示)在陣列14周邊且可經製作為包括電路組件(亦即，電路)。個別記憶胞將在陣列14內製作且陣列14可包含存取線之列及資料/感測線之行。本文中對「列」及「行」之使用係分別關於一系列存取線及一系列資料/感測線，且個別記憶胞已經或將會縱向沿著該等「列」及「行」而形成於陣列14內。列可為筆直的及/或彎曲的及/或相對彼此為平行及/或不平行的，可如行一樣。此外，列與行可以90°或者以一或多個其他角度相對彼此相交。周邊區可被視為開始且陣列14可被視為停止，在該陣列處記憶胞之一重複圖案停止(例如，在此一重複圖案之周邊邊緣處)，但存取線之列及/或資料/感測線之行可且可能將延伸至周邊區中。 基底基板12可包括導電/導體/傳導(亦即，本文中之電)材料、半導電材料或絕緣性/絕緣體/絕緣(亦即，本文中之電)材料中之任何一或多者。各種材料展示為在基底基板12上面。材料可在所繪示之圖1及圖2材料旁邊、自該等圖1及圖2材料沿高度向內或沿高度向外。舉例而言，其他部分或完全製作之積體電路組件可設置於基板12上面、周圍或其內之某處。用於操作一記憶體陣列內之組件之控制及/或其他周邊電路亦可被製作，且可或可不完全或部分位於一陣列或子陣列內。此外，多個子陣列亦可被製作且獨立地、串聯地或以其它方式相對彼此操作。如在本文件中所使用，一「子陣列」亦可被視為一陣列。無論如何，本文中所闡述之材料、區域及結構中之任一者可為均質或非均質的，且無論如何可在此等材料、區域及結構所上覆之任何材料上方係連續或不連續的。此外，除非另外陳述，否則使用任何適合現有或尚待開發之技術來形成每一材料，其中原子層沈積、化學汽相沈積、物理汽相沈積、磊晶生長、擴散摻雜及離子植入係實例。 資料/感測線18之行16已形成在基底基板12上方。在一項實施例中，行16係下部行且資料/感測線18係下部資料/感測線，如將自繼續論述中所明瞭。在本文件中，除非另外指示，否則「(沿)高度」、「較高」、「上部」、「下部」、「頂部」、「在…頂部上」、「底部」、「上面」、「下面」、「下方」、「底下」、「上」、及「下」一般參考垂直方向。此外，在三維空間中，如本文中所使用之「垂直」及「水平」係獨立於基板之定向而相對彼此垂直或在垂直之10度以內之方向。「水平」係指沿著一主要基板表面之一大體方向(亦即，在10度以內)且可在製作期間相對於該方向而處理基板。而且，本文件中之「沿高度延伸(extend(ing) elevationally)」及「沿高度延伸之(elevationally-extending)」囊括自垂直至相對於垂直不超過45°之一範圍。此外，相對於一場效應電晶體「沿高度延伸」、「沿高度延伸之」及「垂直(地)」係參考電晶體之通道長度之定向，電流在操作中沿著該定向在電晶體之處於兩個不同高度之兩個源極/汲極區域之間流動。為簡單及易於繪示起見，僅展示兩個資料/感測線18，但將可能在陣列14內形成數千個、數萬個等資料/感測線。此外，此等線及行展示為直線型的，但亦可使用彎曲、非平行、彎曲與筆直分段之組合等組態。 導電資料/感測線18之實例性材料係元素金屬、兩種或兩種以上元素金屬之一混合物或合金、導電金屬化合物及經導電摻雜之半導電材料中之一或多者，其中TiN係一個特定實例。資料/感測線18之一實例性立面厚度係150埃至350埃。 在本文件中，「厚度」本身(不存在前述方向形容詞)定義為自不同組合物之一緊鄰材料或一緊鄰區域之一最接近表面垂直地穿過一給定材料或區域之平均直線距離。另外，本文中所闡述之各種材料或區域可具有實質上恆定厚度或具有可變厚度。若具有可變厚度，則厚度係指平均厚度，除非另外指示，且此材料或區域將由於厚度係可變的而具有某一最小厚度及某一最大厚度。如本文中所使用，「不同組合物」僅需要可彼此直接抵靠之兩個所陳述材料或區域之彼等部分在化學上及/或物理上係不同的(舉例而言，假定此等材料或區域並非均質的)。若兩個所陳述材料或區域並不彼此直接抵靠，則「不同組合物」僅需要彼此最接近之兩個所陳述材料或區域之彼等部分在化學上及/或物理上係不同的(假定此等材料或區域並非均質的)。在本文件中，當存在一材料、區域或結構相對彼此之至少某一實體觸碰接觸時，所陳述材料、區域或結構「直接抵靠」另一者。相比而言，前面無「直接」之「在...上方」、「在...上」、「沿著」及「抵靠」囊括「直接抵靠」以及其中介入材料、區域或結構不導致所陳述材料、區域或結構相對彼此之實體觸碰接觸之構造。 電晶體20已形成在資料/感測線18之行16上方。在一項實施例中，電晶體20沿高度延伸且在一項實施例中係垂直電晶體。在一項實施例中，電晶體20係下部電晶體。個別電晶體20包含電耦合(在一項實施例中，直接電耦合)至資料/感測線18中之一者之一源極/汲極區域21 (例如，一下部源極/汲極區域)、一源極/汲極區域22 (例如，一下部源極/汲極區域)以及介於源極/汲極區域21與22之間的一通道23 (例如，多晶矽)。在本文件中，若在正常操作中，電流能夠自區域/材料/組件中之一者連續流動至另一者，則該等區域/材料/組件相對於彼此「電耦合」，且主要藉由亞原子正電荷及/或負電荷之移動(在充分產生此等亞原子正電荷及/或負電荷時)而進行此。另一電子組件可介於區域/材料/組件之間且電耦合至該等區域/材料/組件。相比而言，當將區域/材料/組件稱為被「直接電耦合」時，在直接電耦合之區域/材料/組件之間無介入電子組件(例如，無二極體、電晶體、電阻器、換能器、開關、熔斷器等)。針對一沿高度延伸之電晶體20，源極/汲極區域21、22及通道23個別展示為在水平剖面中具有四邊形形狀，且具有四個筆直橫向側。可使用包括更少、更多、非筆直及/或彎曲側之替代形狀。出於繼續論述之目的，通道23在所繪示實施例中具有四個側，其中僅在圖2中以數字指定兩個橫向相對側25及27。 電晶體20包含位於資料/感測線18上面之存取線26之列24，該等列操作地毗鄰電晶體通道23而延伸且將彼列中之電晶體20互連。在其中電晶體20係沿高度延伸之電晶體之一項實施例中，存取線26橫向跨越且操作地橫向毗鄰電晶體通道23之一橫向側25及/或27而延伸。在此處如此毗鄰之情況下，此包含存取線之有效地形成用於個別電晶體之一存取閘極之一部分。在一項實施例中，存取線26可被視為下部存取線。圖1及圖2僅展示四個電晶體20及兩個存取線26，但可能將包括數千個、數萬個等存取線且從而在陣列14內產生數十萬、數百萬等電晶體20。在其中電晶體20沿高度延伸之一項實施例中且如所展示，個別存取線26呈存取線對28、29之形式，該等存取線對橫向跨越並操作地橫向毗鄰陣列14內之個別通道23之橫向相對側25、27。存取線26之材料可為如上文關於資料/感測線18所闡述，且此等可相對於彼此具有相同或不同組合物。對28及29中之每一者之一實例性橫向厚度係30埃至750埃。存取線26展示為係直線型的，但亦可使用彎曲、非平行、彎曲與筆直分段之組合等組態。存取線可個別完全地環繞(未展示)各別個別電晶體通道或可僅位於此等通道之圓周之一部分上方，舉例而言僅位於電晶體通道之相對橫向側上方。 閘極絕緣體30 (例如，二氧化矽、氮化矽、高k介電質、鐵電材料等)係介於存取線對28、29與電晶體通道23之間。介電材料15 (例如，Si3 N4 及/或經摻雜及/或未經摻雜SiO2 )位於基板12之頂部上且介於資料/感測線18之間並且為操作電路組件之清晰起見而未展示於圖1或其他透視圖中。 參考圖3及圖4，一材料32 (例如，可用作一蝕刻停止件之Si3 N4 )已形成在介電材料15 (未展示)上方作為構造10之一部分。沿高度延伸且縱向伸長之電容器電極線34已形成在材料32上方，且在一項實施例中橫向於電晶體20之一排(例如，個別列排24)之一側。電容器電極線34可具有任何適合導電材料，舉例而言包括上文針對資料/感測線18及存取線26所闡述之材料中之任一者。電容器電極線34中之個別者將為縱向沿著該等電容器之一排(例如，個別排19)之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線，電容器之該排係縱向沿著電晶體20之一排(例如，24)而形成。可使用任何適合技術來製作電容器電極線34，舉例而言使用相對於線34之材料之一經毯覆沈積層而具有或不具有間距倍增之光微影。個別電容器電極線34之實例性橫向厚度及立面厚度分別係100埃至1,000埃及200埃至1微米。電容器電極線34展示為係直線型的，但可使用彎曲、非平行、彎曲與筆直分段之組合等組態。出於繼續論述之目的，電容器電極線34可被視為包含橫向相對側33、35、一底部31及一頂部36。在一項實施例中，電容器電極線34之橫向相對側33、35對之形成使得將此等橫向相對側對形成為在自電容器電極線34之頂部36至底部31截取之水平剖面中(舉例而言，如明確展示於係圖4之一個水平剖面中)自頂部36至底部31係個別直線型/線性筆直的。在某些實施例中，電容器電極線34稱為第二電容器電極或第二電容器電極線。 參考圖5，一電容器絕緣體38已形成在個別電容器電極線34之橫向相對側33、35對上方並縱向沿著該等個別電容器電極線，且在一項實施例中如所展示形成在個別電容器電極線34之頂部36上方。實例性電容器絕緣體材料包括SiO2 、Si3 N4 及/或高k介電質且藉此電容器係非揮發性的。另一選擇係，在其他實例性實施例中，電容器絕緣體38包含可程式化材料，使得電容器形成為係非揮發性的且可程式化為至少兩個不同量值電容狀態(例如，藉此可程式化材料既係充分厚的又在不同狀態中保持為絕緣性的，使得足以抹除一所儲存狀態之一電流在操作電壓下並不流動穿過該可程式化材料)。實例性此等可程式化材料包括鐵電材料、導電橋接RAM (CBRAM)材料、相變材料及電阻RAM (RRAM)材料，其中據信鐵電體係理想的。實例性鐵電材料包括具有過渡金屬氧化物、鋯、氧化鋯、鈮、氧化鈮、鉿、氧化鉿、鋯鈦酸鉛及鈦酸鋇鍶中之一或多者之鐵電體，且其中可具有包含矽、鋁、鑭、釔、鉺、鈣、鎂、鍶及一稀土元素中之一或多者之摻雜劑。在一項實施例中，電容器絕緣體38包含介電材料，使得電容器係揮發性的。舉例而言，此介電材料可包含諸如二氧化矽、氮化矽、氧化鋁、高k介電質等非可程式化介電材料中之一或多者，藉此在自電容器之兩個電容器電極中之一者或兩者移除或充分減小電壓/電位後，無電荷存留在材料38中。非揮發性可程式化電容器可具有一電容器絕緣體，該電容器絕緣體具有可程式化材料與非可程式化材料之一適合組合。無論如何，電容器絕緣體38之一實例性厚度係30埃至100埃。 出於繼續論述之目的，電容器絕緣體38可被視為包含一沿高度延伸之第一電容器絕緣體38x，該沿高度延伸之第一電容器絕緣體包含一對橫向相對側38x1及38x2，該對橫向相對側皆橫向位於電容器電極線34之側35上方。此外，電容器絕緣體38可被視為包含沿高度延伸之第二電容器絕緣體38y，該沿高度延伸之第二電容器絕緣體包含一對橫向相對側38y1與38y2，該對橫向相對側皆橫向位於電容器電極線34之側33上方。 導電材料40已形成在電容器絕緣體38上方且將最終包含所形成之個別電容器之兩個電容器電極中之另一者之導電材料。材料40可具有與電容器電極線34之材料之組合物相同或不同之組合物。材料40之一實例性厚度係25埃至50埃。 參考圖6，且在一項實施例中，已進行對導電材料40之無遮罩各向異性蝕刻(亦即，至少在所有陣列14內無遮罩)以自電容器電極線頂部36上方且自互連於橫向毗鄰電容器電極線34之間處移除該導電材料。 參考圖7，電容器絕緣體38已(舉例而言)藉由相對於材料40以及電容器電極線34之材料、至少相對於電容器電極線34之頂部36進行之選擇性各向異性蝕刻而被回移除。在本文件中，一選擇性蝕刻或移除係其中一種材料相對於另一所陳述材料以至少2.0:1之一比率被移除之一蝕刻或移除。 參考圖8，經曝露材料32已被移除(例如，藉由相對於其他經曝露材料進行之無遮罩[至少在陣列14內]選擇性各向異性蝕刻)以使個別電晶體20之上部源極/汲極區域22曝露。 參考圖9，導電材料42 (其可具有與材料40之組合物相同或不同之組合物)已被沈積作為構造10之一部分。在一項實施例中且如所展示，此導電材料已被沈積至與導電材料40相同之厚度，且在一項實施例中具有與導電材料40相同之組合物，如由材料40與42之間的界面虛線所展示。 參考圖10及圖11且在一項實施例中，已對導電材料40及42進行無遮罩各向異性蝕刻(亦即，至少在所有陣列14內無遮罩)以自電容器電極線34之頂部36上方移除此等導電材料且自互連於橫向毗鄰導電電容器線34之間處移除材料42。此縱向沿著個別電晶體排24、縱向沿著個別電容器電極線34之橫向相對側33及35中之一者(例如，線44之側35)而在電容器絕緣體38上方形成一沿高度延伸之導電線(例如，44)。個別導電線44電耦合(在一項實施例中，直接電耦合)至縱向沿著電晶體20之彼排24之個別電晶體20之上部源極/汲極區域22。在一項實施例中且如所展示，自圖9進行至圖10及圖11之處理已縱向沿著個別電容器電極線34之橫向相對側33而在電容器絕緣體38上方形成另一沿高度延伸之導電線46。一溝渠47展示為介於緊鄰導電線44與46之間。 參考圖12，電容器電極線34之材料已(舉例而言)藉由相對於如所展示之其他經曝露材料進行之選擇性蝕刻而被回移除，從而在電容器電極線34上面形成空隙空間39。 參考圖13及圖14，溝渠47及空隙空間39已被填充且過填充有絕緣體材料48，後續接著將此絕緣體材料連同電容器絕緣體38及線44、46一起回平坦化(例如，藉由CMP)以產生所繪示構造。可使用任何適合絕緣體材料48且該絕緣體材料可具有與電容器絕緣體38之組合物相同或不同之組合物，其中藉由此絕緣體材料與電容器絕緣體38之間的界面實線而將此絕緣體材料展示為具有與電容器絕緣體38之組合物不同之組合物。 參考圖15，絕緣體材料48已被圖案化(例如，使用具有或不具有間距倍增之光微影)以使導電線44、46之橫向最外側之部分曝露，如所展示。 參考圖16及圖17，已橫向切割穿過圖15之導電線44及導電線46 (兩者皆未以數字指定於圖16、圖17中)以形成個別電容器(例如，分別52x或52y)之兩個電容器電極中之間隔開的個別其他電極(例如，50x或50y)。可(以實例方式)藉由相對於其他經曝露材料進行之材料40及42之選擇性濕式或乾式各向同性或各向異性蝕刻而進行此切割。切割動作可導致材料40及/或42相對於材料38及48中之一或多者之高度及/或縱向凹陷(兩者皆未展示)。出於繼續論述之目的，電容器電極50y可被視為具有一橫向側53且電容器電極50x可被視為具有一橫向側55。在某些實施例中，電容器電極50x及50y中之任一者可被視為一第一電容器電極。在某些實施例中，電容器電極50y可被視為一第一電容器電極且電容器電極50x可被視為一第三電容器電極。 圖17指定四對(圖16僅兩對)電容器52x、52y，其中每一對共用呈共用電容器電極線34中之一者之形式之一單個/共同電容器電極。舉例而言，多個額外此等電容器對將藉由介於沿著導電線34縱向緊鄰之電容器電極50x與電容器電極50y之間的一所繪示空間51而沿著電容器電極線34彼此縱向間隔開的。在一項實施例中且如所展示，電極50x、50y形成為沿著其各別電容器電極線34個別縱向延伸達比縱向緊鄰電容器電極50x及/或50y之間的空間51之水平距離大的一水平距離。 在一項實施例中，其他電容器電極50x及/或50y形成為個別自頂部至底部在底部處係橫向最薄的，舉例而言如所展示。在一項實施例中，其他電容器電極50x及/或50y形成為在水平剖面中側向地自頂部至底部係完全實心的(亦即，此電容器電極不包括中空中心或其他中空部分及/或不具有一容器狀形狀)，舉例而言如所展示。在一項實施例中，其他電容器電極50y中之個別者形成為直接抵靠個別電晶體20之個別上部源極/汲極區域22之一最上部表面。在一項此實施例中，個別其他電容器電極50y直接抵靠少於上部源極/汲極區域22之整個各別最上部表面(圖16)，且在一項實施例中直接抵靠不超過該整個各別最上部表面之一半(展示為一半)。 在一項實施例中，縱向沿著個別電容器電極線之橫向相對側中之一者而在電容器絕緣體上方形成沿高度延伸之導電線包含在陣列內之基板頂部上不具有任何遮罩之情況下且在切割動作之前蝕刻導電線之導電材料(例如，40及/或42)。在一項實施例中，縱向沿著個別電容器電極線之橫向相對側中之一者而在電容器絕緣體上方形成沿高度延伸之導電線包含在切割之前進行導電線之導電材料(亦即，圖5中之材料40及圖9中之材料42)之兩次時間間隔開之沈積。在一項此實施例中，在兩次時間間隔開之沈積之間進行導電材料(例如，圖6中之材料40)之蝕刻，且在兩次時間間隔開之沈積中之第二者之後，在切割之前蝕刻導電材料(例如，圖10中之材料42)。在一項此實施例，蝕刻中之每一者係在陣列內之基板頂部上不具有任何遮罩之情況下進行。 在一項實施例中，第一電容器絕緣體(例如，38x)之一個橫向相對側(例如，38x1)及第一電容器電極(例如，50x)之橫向側(例如，55)之自頂部至底部之至少大部分(在一項實施例中，全部) (此等側在此處彼此直接抵靠)在水平剖面中係各自線性筆直的。在一項實施例中，第一電容器絕緣體之另一橫向相對側(例如，38x2)及第二電容器電極(例如，34)之一個橫向相對側(例如，35)之自頂部至底部之至少大部分(在一項實施例中，全部) (此等側在此處彼此直接抵靠)在水平剖面中係各自線性筆直的。在一項實施例中，第二電容器絕緣體(例如，38y)之一個橫向相對側(例如，38y1)及第二電容器電極之另一橫向相對側(例如，33)之自頂部至底部之至少大部分(在一項實施例中，全部) (此等側在此處彼此直接抵靠)在水平剖面中係各自線性筆直的。在一項實施例中，第二電容器絕緣體之另一橫向相對側(例如，38y2)及第三電容器電極(例如，50x)之橫向側(例如，55)之自頂部至底部之至少大部分(在一項實施例中，全部) (此等側在此處彼此直接抵靠)在水平剖面中係各自線性筆直的。 在一項實施例中，電容器絕緣體(例如，38x)之另一橫向相對側(例如，38x2)縱向沿著且直接抵靠各別第二電容器電極線(例如，35)之一個橫向相對側(例如，35)而延伸，該等各別第二電容器電極線係沿著縱向緊鄰電容器(例如，50y)之個別排(例如，19)介於該等電容器之間。 在一項實施例中，圖18及圖19繪示已進行之後續處理。具體而言，沿高度延伸之上部電晶體20x已在個別電容器電極線34之其他橫向相對側33上形成於個別電容器52x之其他電極50x中之個別者上方。其他電容器電極50x中之個別者縱向沿著上部電晶體20x之一排24x而電耦合(在一項實施例中，直接電耦合)至個別上部電晶體20x之下部源極/汲極區域21。在一項實施例中且如所展示，上部電晶體20x包含在個別電容器電極線34之橫向相對側33上之個別電容器52x之其他電容器電極50x上面的上部存取線26x之上部列。上部存取線26中之個別者橫向跨越且操作地橫向毗鄰電晶體20x之上部電晶體通道23之一橫向側而延伸並且將彼上部列24x中之上部電晶體20x互連。 上部資料/感測線18x之上部行16x已形成在上部電晶體20x之通道23上面。上部電晶體20x之上部源極/汲極區域22中之個別者電耦合(在一項實施例中，直接電耦合)至上部資料/感測線18x中之一者，其中一個資料/感測線18x將彼上部行16x中之上部電晶體20x互連。上部記憶胞85U及下部記憶胞85L已形成。在所繪示構造10中僅係總共八個完整此等記憶胞(僅在圖19中以編號指定四個)，其中再次更可能在陣列14內形成數十萬個、數百萬個等記憶胞85U/85L。 在一項實施例中且如圖18及圖19中所展示，存取線26 (且在一項實施例中，線26x)如第二電容器電極線34一般相對於彼此係平行的，其中線34亦相對存取線26係平行的(且在一項實施例中，亦相對線26x係平行的)。在一項實施例中且如所展示，資料/感測線18 (且在一項實施例中，資料/感測線18x)如第二電容器電極線34一般相對於彼此係平行的，而其中線34相對資料/感測線18並非係平行的(且在一項實施例中，其中線34相對線18x亦並非係平行的)。介電材料15可形成且為在圖18中清晰起見而未展示於該圖中。 如本文中所闡述及/或展示之任何其他屬性或態樣可用於上文參考圖1至圖19所闡述之實施例中。 圖20展示與圖18之構造相比之替代實施例構造10a。已在適當之情況下使用來自上文所闡述之實施例之相同編號，其中某些構造差異係以後綴「a」指示。圖20展示一實例性實施例，其中平行存取線26a (且在一項實施例中，存取線26xa)相對第二電容器電極線34並非係平行的。圖20亦展示一實例性實施例，其中平行資料/感測線18a (且在一項實施例中，資料/感測線18xa)相對第二電容器電極線34係平行的。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。 接下來參考圖21至圖30及一構造10b闡述形成個別包含一電容器及一電晶體之記憶胞之一陣列之額外實施例方法。已在適當之情況下使用來自上文所闡述之實施例之相同編號，其中某些構造差異係以後綴「b」或以不同編號予以指示。 參考圖21，展示由圖5所繪示之處理之替代處理。導電材料40b已以一方式進行沈積，藉此此導電材料在電容器電極線34頂部上比其在此等線之間以及橫向於電容器絕緣體38之側表面上方兩者厚。此可藉由透過物理汽相沈積或透過化學汽相沈積與物理汽相沈積之一組合進行材料40b之沈積而達成。 參考圖22，展示與在上文所闡述實施例中由圖6至圖8所繪示之處理相比之替代處理。具體而言，材料40b、電容器絕緣體38及材料32已被移除，藉此導電材料40b保持橫跨電容器絕緣體38之一頂部。一實例性移除技術係使用一或多種蝕刻化學品之乾式各向異性蝕刻，且在一項實施例中，在陣列內之基板頂部上不具有任何遮罩之情況下進行該乾式各向異性蝕刻。 參考圖23，導電材料42已被沈積。 參考圖24及圖25，材料42已如所展示被各向異性回蝕(例如，在一項實施例中，在陣列內之基板頂部上不具有任何遮罩之情況下)。此已有效地形成沿高度延伸之導電線44及46，其中在電容器絕緣體38頂部上之橫向延伸之導電材料40b位於個別電容器電極線34之頂部36上方且將沿著個別電容器電極線34之一對橫向相對側33、35中之每一者之導電線44與46直接電耦合在一起。 參考圖26及圖27，絕緣體材料48已被沈積且至少被回平坦化至導電線44、46及導電材料40b之一沿高度最外表面。 參考圖28，絕緣體材料48已被圖案化(例如，使用具有或不具有間距倍增之光微影)以使導電線44、46之橫向最外側之部分曝露。 參考圖29及圖30，已橫向切割穿過位於個別電容器電極線34之橫向相對側33、35中之每一者上之圖28之導電線44及導電線46 (兩者皆未以數字指定於圖29、圖30中)且橫向切割穿過橫向延伸之導電材料40b以形成個別電容器52b之兩個電容器電極中之間隔開的個別其他/第一電極50b。此切割形成包含一沿高度延伸之第一部件69之個別其他/第一電容器電極50b，該沿高度延伸之第一部件直接電耦合至個別電晶體20之上部源極/汲極區域22且在個別電容器電極線34之橫向相對側35上縱向沿著電晶體20之彼排24而自該等上部源極/汲極區域沿高度向上延伸。此切割動作亦形成包含一沿高度延伸之第二部件67之個別其他/第一電容器電極50b，該沿高度延伸之第二部件與第一部件69橫向間隔開且位於個別電容器電極線34之其他橫向相對側33上。此切割動作亦形成橫向延伸之導電材料40b作為個別電容器52b中之間隔開的個別其他/第一電極50b之一互連部件/部分71 (圖29)。因此，且在一項實施例中，其他/第一電容器電極50b之一部分係位於第二電容器電極線34之其他橫向相對側33上。在第一實施例中，另一電容器(例如，52x)之一第一/其他電容器電極(例如，50x)位於第二電容器電極線34之其他橫向相對側33上。圖29及圖30展示四個記憶胞85b之製作(僅兩個記憶胞以數字指定於圖29中)，但再次其中可能在陣列14內形成數十萬個、數百萬個等記憶胞85b。 在一項實施例中，第一部件69側向地形成為在水平剖面中自頂部至底部係完全實心的，舉例而言如所展示。在一項實施例中且如所展示，第二部件67側向地形成為在水平剖面中自頂部至底部係完全實心的，舉例而言如所展示。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。 本發明之一實施例囊括形成電容器之一陣列之一方法，該方法與此等電容器是否形成為一記憶體陣列之一部分或個別作為一記憶胞之一部分無關，且與是否形成電晶體無關。此一實施例包含在一基板(例如，12)上方形成沿高度延伸且縱向伸長之電容器電極線(例如，34)。電容器電極線中之個別者為個別電容器(例如，52x、52y、52b或52c [下文])之縱向沿著所形成之電容器之一排(例如，19或19x)之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線。在電容器電極線中之個別者之一對橫向相對側(例如，33、35)上方並縱向沿著該等電容器電極線中之個別者形成一電容器絕緣體(例如，38)。一沿高度延伸之導電線(例如，44或46)縱向沿著個別電容器電極線之橫向相對側中之一者而形成於電容器絕緣體上方。導電線被橫向切割穿過以形成個別電容器(例如，52x、52y或52b)之兩個電容器電極中之間隔開的個別其他電極(例如，50x、50y或50b)。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。 圖18至圖20展示上部記憶胞85U及下部記憶胞85L在記憶胞之一陣列之一個疊層/層面/層級內之製作。圖29及圖30亦展示記憶胞85b之一陣列之一個疊層/層面/層級之製作。在任何實施例中，可在圖中所繪示之一個疊層/層面/層級上面或下面設置或製作額外疊層/層面/層級。另一選擇係，僅可製作一單個此等疊層/層面/層級。 在一項實施例中，根據本發明之方法包含將個別記憶胞形成為1T-1C。此等個別記憶胞之特徵在於具有僅一個電晶體及僅一個電容器且無其他/額外可操作電子組件(例如，無其他選擇裝置等)，但亦可包括將電晶體與電容器互連在一起且將個別記憶胞與個別記憶胞外部之其他組件互連之導電材料。 在一項實施例中，記憶胞之一疊層內之陣列形成為具有平移對稱性，其中記憶胞中之個別者係1T-1C且佔據2F2 之一水平面積，其中「F」係水平地、橫向地且正交地穿過電容器電極線、電容器絕緣體及其他電容器電極中之個別者而獲取之記憶胞間距。在一項實施例中，「F」係水平地、橫向地且正交地穿過第二電容器電極線、電容器絕緣體及第一電容器電極中之個別者而獲取之記憶胞間距。在一項實施例中，「F」係水平地、橫向地且正交地穿過第一電容器電極、第一電容器絕緣體、共用第二電容器電極、第二電容器絕緣體及第三電容器電極中之個別者而獲取之記憶胞間距。在任何此等實施例中之一者中，該水平面積形成為由一1F×2F矩形(舉例而言，如圖17A中關於一矩形99所展示)水平地限界。 本發明之實施例亦囊括將個別記憶胞形成為2T-2C。此等記憶胞之特徵在於具有僅兩個電晶體及僅兩個電容器且無其他/額外可操作電子組件(例如，無其他選擇裝置等)，但亦可包括將兩個電晶體與兩個電容器互連且將個別記憶胞與個別記憶胞外部之其他組件互連之導電材料。在圖31中將一2T-2C記憶胞架構示意性地展示為一記憶胞2。記憶胞之兩個電晶體標記為T1及T2，且兩個電容器標記為CAP-1及CAP-2。第一電晶體T1之一源極/汲極區域與第一電容器(CAP-1)之一節點連接，且T1之另一源極/汲極區域與一第一比較位元線(BL-1)連接。T1之一閘極與一字線(WL)連接。第二電晶體T2之一源極/汲極區域與第二電容器(CAP-2)之一節點連接，且T2之另一源極/汲極區域與一第二比較位元線BL-2連接。T2之一閘極與字線WL連接。第一電容器及第二電容器(CAP-1及CAP-2)中之每一者具有與一共同板(CP)電耦合之一節點。該共同板可與任何適合電壓耦合。比較位元線BL-1及BL-2延伸至電路4，該電路比較該兩個位元線之電性質(例如，電壓)以確定記憶胞2之一記憶體狀態。一2T-2C記憶胞之一優點係可藉由將兩個比較位元線BL-1及BL-2之電性質彼此比較而確定一記憶體狀態。因此，可省略與其他記憶體(舉例而言，1T-1C記憶體)相關聯之一參考位元線。在此一實施例中，BL-1及BL-2可電耦合至作為電路4之一部分之同一感測放大器。 在圖32中展示圖19之構造之一替代實施例構造，該替代實施例構造可包含如圖31中所展示之2T-2C架構之2T-2C架構。已在適當之情況下使用來自上文所闡述之實施例之相同編號，其中某些構造差異係以後綴「c」指示。構造10c包含2T-2C架構之個別記憶胞85c且該等個別記憶胞可取決於電容器絕緣體之組合物而係揮發性或非揮發性的。將沿高度緊鄰之電晶體20、20x對展示為使其各別閘極直接電耦合在一起以構成陣列之一個2T-2C記憶胞85c。此在圖32中由延伸至所繪示兩個此等個別對之一節點80之導電互連件79以及將各別節點80對連接在一起之一導電互連件81示意性地展示。針對互連件79、81及節點80之構造(未展示)可位於圖32所在頁面之平面內及/或平面外且可位於陣列14內及/或該陣列外部。資料/感測線18d及18xd (或其延伸部)已如所展示且根據針對BL-1及BL-2之圖31示意圖而被重新組態。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。 本發明之實施例囊括獨立於製造方法之記憶胞(例如，85b、85c、85U、85L)之一陣列。然而，獨立於製作方法之記憶胞之一陣列可具有如上文所闡述及/或展示之屬性或態樣中之任一者。 在一項實施例中，個別包含一電容器(例如，52y、52b、52c)及一電晶體(例如，20)之記憶胞(例如，85b、85c、85L)之一陣列(例如，14)，且其中該陣列包含存取線(例如，26)之列(例如，24)及資料/感測線(例如，18)之行(例如，16)，具有：該等行中之個別者，其包含一資料/感測線，該資料/感測線與該陣列內之個別記憶胞之個別電晶體之一個源極/汲極區域(例如，21)電耦合且將彼行中之電晶體互連。該等列中之個別者包含位於資料/感測線上面之一存取線。該存取線操作地毗鄰電晶體通道(例如，23)而延伸且將彼列中之電晶體互連。該陣列內之個別記憶胞之電容器個別包含一第一電容器電極(例如，50y、50b、50c)，該第一電容器電極電耦合至個別電晶體中之一者之另一源極/汲極區域(例如，22)且自該另一源極/汲極區域沿高度向上延伸。一沿高度延伸之電容器絕緣體(例如，38x)包含一對橫向相對側(例如，38x1及38x2)。電容器絕緣體之橫向相對側中之一者(例如，38x1)直接抵靠第一電容器電極之一橫向側(例如，53)。一沿高度延伸之第二電容器電極(例如，34)包含一對橫向相對側(例如，33、35)。第二電容器電極之橫向相對側中之一者(例如，35)直接抵靠電容器絕緣體之另一橫向相對側(例如，38x2)。陣列內之第二電容器電極係沿著電容器之排(例如，19)水平地延伸的間隔開之縱向伸長排。第二電容器電極線中之個別者由縱向沿著電容器之彼排之該等電容器共用。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。 在一項實施例中，個別包含一電容器(例如，52y、52b、52c)及一電晶體(例如，20)之記憶胞(例如，85、85b、85c、85L)之一陣列(例如，14)，且其中該陣列包含存取線(例如，26)之列(例如，24)及資料/感測線(例如，18)之行(例如，16)，具有：該等行中之個別者，其包含一資料/感測線，該資料/感測線與該陣列內之個別記憶胞之個別電晶體之一個源極/汲極區域(例如，21)電耦合、位於通道(例如，23)下方且將彼行中之電晶體互連。該等列中之個別者包含位於資料/感測線上面之一存取線。該存取線操作地毗鄰電晶體通道(例如，23)而延伸且將彼列中之電晶體互連。該陣列內之個別記憶胞之電容器個別包含一第一電容器電極(例如，50y、50b、50c)，該第一電容器電極電耦合至個別電晶體中之一者之另一源極/汲極區域(例如，22)且自該另一源極/汲極區域沿高度向上延伸。第一電容器電極個別自頂部至底部在底部處係橫向最薄的。一沿高度延伸之電容器絕緣體(例如，38x)包含一對橫向相對側(例如，38x1及38x2)。電容器絕緣體之橫向相對側(例如，38x1)中之一者直接抵靠第一電容器電極之一橫向側(例如，53)。一沿高度延伸之第二電容器電極(例如，34)包含一對橫向相對側(例如，33、35)。第二電容器電極之橫向相對側(例如，35)中之一者直接抵靠電容器絕緣體之另一橫向相對側(例如，38x2) (例如，與陣列內之第二電容器電極是否係沿著電容器之排水平地延伸的間隔開之縱向伸長排無關，且與由縱向沿著電容器之彼排之該等電容器共用之任何此等線無關)。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。 在一項實施例中，個別包含一電容器(例如，52y、52b、52c)及一沿高度延伸之電晶體(例如，20)之記憶胞(例如，85b、85c、85L)之一陣列(例如，14)，且其中該陣列包含存取線(例如，26)之列(例如，24)及資料/感測線(例如，18)之行(例如，16)，具有：該等行中之個別者，其包含一資料/感測線，該資料/感測線位於該陣列內之個別記憶胞之沿高度延伸之電晶體之通道(例如，23)下方且將彼行中之電晶體互連。該等列中之個別者包含位於資料/感測線上面之一存取線。該存取線橫向跨越且操作地橫向毗鄰電晶體通道之一橫向側(例如，25及/或27)而延伸並且將彼列中之電晶體互連。該陣列內之個別記憶胞之電容器個別包含一第一電容器電極(例如，50y、50b、50c)，該第一電容器電極直接抵靠電晶體中之一者之一上部源極/汲極區域(例如，22)之一最上部表面且自該最上部表面沿高度向上延伸，此第一電容器電極直接抵靠少於上部源極/汲極區域之整個最上部表面。一沿高度延伸之電容器絕緣體(例如，38x)包含一對橫向相對側(例如，38x1及38x2)。電容器絕緣體之橫向相對側中之一者(例如，38x1)直接抵靠第一電容器電極之一橫向側(例如，53)。一沿高度延伸之第二電容器電極(例如，34)包含一對橫向相對側(例如，33、35)。第二電容器電極之橫向相對側中之一者(例如，35)直接抵靠電容器絕緣體之另一橫向相對側(例如，38x2) (例如，與陣列內之第二電容器電極是否係沿著電容器之排水平地延伸的間隔開之縱向伸長排無關，且與由縱向沿著電容器之彼排之該等電容器共用之任何此等線無關)。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。 在一項實施例中，個別包含一電容器(例如，52x、52y、52c)及一沿高度延伸之電晶體(例如，20、20x)之記憶胞(例如，85U，85L，85c)之一陣列(例如，14)，且其中該陣列包含存取線(例如，26、26x)之列(例如，24、24x)及資料/感測線(例如，18、18x)之行(例如，16、16x)，具有：一下部行(例如，16)，其包含一下部資料/感測線(例如，18)，該下部資料/感測線位於該陣列內之個別下部記憶胞(例如，85L)之沿高度延伸之下部電晶體(例如，20)之通道(例如，23)下方且將彼下部行中之下部電晶體互連。包含一上部資料/感測線(例如，18x)之一上部行(例如，16x)位於該陣列內之個別上部記憶胞(例如，85U)之沿高度延伸之上部電晶體(例如，20x)的通道(例如，23)上面且將彼上部行中之上部電晶體互連。包含一下部存取線(例如，26)之一下部列(例如，24)位於下部資料/感測線上面。下部存取線橫向跨越且操作地橫向毗鄰下部電晶體之通道之一橫向側(例如，25及/或27)而延伸並且將彼下部列中之下部電晶體互連。包含一上部存取線(例如，26x)之一上部列(例如，24x)位於上部資料/感測線下面。上部存取線橫向跨越且操作地橫向毗鄰上部電晶體之通道之一橫向側而延伸並且將彼上部列中之上部電晶體互連。該陣列包括橫向毗鄰電容器對(例如，52x與52y)，其中此等對個別包含一第一電容器電極(例如，50y)，該第一電容器電極電耦合(在一項實施例中，直接電耦合)至下部電晶體中之一者之一上部源極/汲極區域(例如，22)且自該上部源極/汲極區域沿高度向上延伸。一沿高度延伸之第一電容器絕緣體(例如，38x)包含一對橫向相對側(例如，38x1及38x2)，該對橫向相對側中之一者(例如，38x1)直接抵靠第一電容器電極之一橫向側(例如，53)。一沿高度延伸之共用第二電容器電極(例如，34)由個別電容器對中之電容器共用且包含一對橫向相對側(例如，33、35)。此等側中之一者(例如，35)直接抵靠第一電容器絕緣體之另一橫向相對側(例如，38x2)。一沿高度延伸之第二電容器絕緣體(例如，38y)包含一對橫向相對側(例如，38y1、38y2)。此等側中之一者(例如，38y1)直接抵靠共用第二電容器電極之另一橫向相對側(例如，33)。一第三電容器電極(例如，50x)電耦合(在一項實施例中，直接電耦合)至上部電晶體中之一者之一下部源極/汲極區域(例如，21)且自該下部源極/汲極區域沿高度向下延伸。第二電容器絕緣體之另一橫向相對側(例如，38y2)直接抵靠第三電容器電極之一橫向側(例如，55)。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。 在一項實施例中，個別包含一電容器(例如，52b)及一沿高度延伸之電晶體(例如，20)之記憶胞(例如，85b)之一陣列(例如，14)，且其中該陣列包含存取線(例如，26)之列(例如，24)及資料/感測線(例如，18)之行(例如，16)，具有：該等行中之個別者，其包含一資料/感測線，該資料/感測線位於該陣列內之個別記憶胞之沿高度延伸之電晶體之通道(例如，23)下方且將彼行中之電晶體互連。該等列中之個別者包含位於資料/感測線上面之一存取線。該存取線橫向跨越且操作地橫向毗鄰電晶體通道之一橫向側(例如，25及/或27)而延伸並且將彼列中之電晶體互連。該陣列內之個別記憶胞之電容器個別包含一第一電容器電極(例如，50b)，該第一電容器電極包含一沿高度延伸之第一部件(例如，69)，該沿高度延伸之第一部件直接電耦合至電晶體中之一者之一上部源極/汲極區域(例如，22)且自該上部源極/汲極區域沿高度向上延伸。一沿高度延伸之第二部件(例如，67)與第一部件橫向間隔開。一橫向延伸之導電部件(例如，71)將第一部件與第二部件直接電耦合在一起。第一部件與第二部件僅藉由橫向延伸之導電部件而被直接電耦合在一起。一沿高度延伸之第二電容器電極(例如，34)橫向位於第一電容器電極之第一部件與第二部件之間。一沿高度延伸之電容器絕緣體(例如，38x)橫向位於第一電容器電極之第一部件之間且沿高度延伸之電容器絕緣體(例如，38y)橫向位於第一電容器電極之第二部件與第二電容器電極之間。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。 本發明之實施例囊括獨立於製造方法之電容器之一陣列。然而，獨立於製作方法之電容器之一陣列可具有如上文所闡述及/或展示之屬性或態樣中之任一者。在僅一項實施例中，電容器之一陣列中之電容器(例如，52y、52b、52c)個別包含一第一電容器電極(例如，50y、50b、50c)，該第一電容器電極電耦合(在一項實施例中，直接電耦合)至電晶體中之一者之一上部源極/汲極區域(例如，22)且自該上部源極/汲極區域沿高度向上延伸。一沿高度延伸之電容器絕緣體(例如，38x)包含一對橫向相對側(例如，38x1及38x2)。電容器絕緣體之橫向相對側中之一者(例如，38x1)直接抵靠第一電容器電極之一橫向側(例如，53)。一沿高度延伸之第二電容器電極(例如，34)包含一對橫向相對側(例如，33、35)。第二電容器電極之橫向相對側中之一者(例如，35)直接抵靠電容器絕緣體之另一橫向相對側(例如，38x2)。該陣列內之第二電容器電極係沿著電容器之排(例如，24)水平地延伸的間隔開之縱向伸長排。第二電容器電極線中之個別者由縱向沿著電容器之彼排之該等電容器共用。可使用如本文中所闡述及/或展示之任何其他屬性或態樣。總結 在某些實施例中，一種形成電容器之一陣列之方法包含：在一基板上方形成沿高度延伸且縱向伸長之電容器電極線。該等電容器電極線中之個別者為縱向沿著所形成之電容器之一排之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線。在該等電容器電極線中之個別者之一對橫向相對側上方並縱向沿著該等電容器電極線中之個別者形成一電容器絕緣體。縱向沿著該等個別電容器電極線之該等橫向相對側中之一者而在該電容器絕緣體上方形成一沿高度延伸之導電線。橫向切割穿過該導電線以形成該等個別電容器之該兩個電容器電極中之間隔開的個別另一者。 在某些實施例中，一種形成個別包含一電容器及一電晶體之記憶胞之一陣列之方法包含：在資料/感測線之行上方形成電晶體。該等電晶體中之個別者包含電耦合至該等資料/感測線中之一者之一源極/汲極區域。該等電晶體包含位於該等資料/感測線上面之存取線之列。該等存取線中之個別者操作地毗鄰電晶體通道而延伸且將彼列中之該等電晶體互連。形成沿高度延伸且縱向伸長之電容器電極線。該等電容器電極線中之個別者為縱向沿著電容器之一排之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線，電容器之該排係縱向沿著該等電晶體之一排而形成。在該等電容器電極線中之個別者之一對橫向相對側上方並縱向沿著該等電容器電極線中之個別者形成一電容器絕緣體。縱向沿著該等電晶體之該等排中之個別者、縱向沿著該等個別電容器電極線之該等橫向相對側中之一者而在該電容器絕緣體上方形成一沿高度延伸之導電線。該等導電線中之個別者電耦合至縱向沿著電晶體之彼排之個別電晶體之個別源極/汲極區域。橫向切割穿過該等導電線以形成該等個別電容器之該兩個電容器電極中之間隔開的個別另一者。 在某些實施例中，一種形成個別包含一電容器及一沿高度延伸之電晶體之記憶胞之一陣列的方法包含：在下部資料/感測線之下部行上方形成沿高度延伸之下部電晶體。該等下部電晶體中之個別者包含直接電耦合至該等下部資料/感測線中之一者之一下部源極/汲極區域。該等下部電晶體包含位於該等下部資料/感測線上面之下部存取線之下部列。該等下部存取線中之個別者橫向跨越並操作地橫向毗鄰下部電晶體通道之一橫向側而延伸且將彼下部列中之該等下部電晶體互連。形成沿高度延伸且縱向伸長之電容器電極線。該等電容器電極線中之個別者為縱向沿著電容器之一排之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線，電容器之該排係縱向沿著該等下部電晶體之一排而形成。縱向沿著該等電容器電極線中之個別者而在橫向相對側上方形成一電容器絕緣體。縱向沿著該等下部電晶體之該等排中之個別者、縱向沿著該等個別電容器電極線之一對橫向相對側中之每一者而在該電容器絕緣體上方形成一沿高度延伸之導電線。位於該等個別電容器電極線之該等橫向相對側中之一者上之該等導電線中之個別者縱向沿著下部電晶體之彼排而直接電耦合至個別下部電晶體之上部源極/汲極區域。橫向切割穿過位於該等個別電容器電極線之該等橫向相對側中之每一者上之該等導電線以形成該等個別電容器之該兩個電容器電極中之間隔開的個別另一者。在位於該等個別電容器電極線之該等橫向相對側中之另一者上的該等個別電容器之該兩個電容器電極中之另一者之個別者上方形成沿高度延伸之上部電晶體。該兩個電容器電極中之該個別另一者係縱向沿著上部電晶體之一排而直接電耦合至個別上部電晶體之下部源極/汲極區域。該等上部電晶體包含位於該等個別電容器電極線之該等橫向相對側中之該另一者上的該等個別電容器之該兩個電容器電極中之該另一者上面之上部存取線的上部列。該等上部存取線中之個別者橫向跨越並操作地橫向毗鄰上部電晶體通道之一橫向側而延伸且將彼上部列中之該等上部電晶體互連。在該等上部電晶體之通道上面形成上部資料/感測線之上部行。該等上部電晶體之上部源極/汲極區域中之個別者直接電耦合至該等上部資料/感測線中之一者，其中該一個資料/感測線將彼上部行中之該等上部電晶體互連。 在某些實施例中，一種形成個別包含一電容器及一沿高度延伸之電晶體之記憶胞之一陣列的方法包含：在資料/感測線之行上方形成沿高度延伸之電晶體。該等電晶體中之個別者包含直接電耦合至該等資料/感測線中之一者之一下部源極/汲極區域。該等電晶體包含位於該等資料/感測線上面之存取線之列。該等存取線中之個別者橫向跨越並操作地橫向毗鄰電晶體通道之一橫向側而延伸且將彼列中之該等電晶體互連。形成沿高度延伸且縱向伸長之電容器電極線。該等電容器電極線中之個別者為縱向沿著電容器之一排之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線，電容器之該排係縱向沿著該等電晶體之一排而形成。在該等電容器電極線中之個別者之一對橫向相對側上方並縱向沿著該等電容器電極線中之個別者且在該等個別電容器電極線之頂部上方形成一電容器絕緣體。縱向沿著該等個別電容器電極線之一對橫向相對側中之每一者而在該電容器絕緣體上方形成一沿高度延伸之導電線。位於該等個別電容器電極線之該等橫向相對側中之一者上之該等導電線中之個別者直接電耦合至縱向沿著電晶體之彼排之個別電晶體之上部源極/汲極區域。位於在該等各別個別電容器電極線之該等頂部上方之該電容器絕緣體頂部上的橫向延伸之導電材料將沿著該等各別個別電容器電極線之一對橫向相對側中之每一者之該等導電線直接電耦合在一起。橫向切割穿過位於該等個別電容器電極線之該等橫向相對側中之每一者上之該等導電線且橫向切割穿過該橫向延伸之導電材料以形成該等個別電容器之該兩個電容器電極中之間隔開的個別另一者。該切割將該等其他電容器電極中之個別者形成為包含一沿高度延伸之第一部件，該沿高度延伸之第一部件直接電耦合至該等個別電晶體之該等上部源極/汲極區域且在該等個別電容器電極線之一個橫向相對側上縱向沿著電晶體之彼排而自該等上部源極/汲極區域沿高度向上延伸。該切割將該等其他電容器電極中之個別者形成為包含一沿高度延伸之第二部件，該沿高度延伸之第二部件在該等個別電容器電極線之另一橫向相對側上與該第一部件橫向間隔開。該切割將該橫向延伸之導電材料形成為該等個別電容器之該兩個電容器電極中之該間隔開的個別另一者之一部分。 在某些實施例中，一種電容器之陣列具有位於該陣列內之個別電容器，該等個別電容器包含位於一基板上方之一第一電容器電極。該等電容器個別包含：一沿高度延伸之電容器絕緣體，其包含一對橫向相對側。該電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側。該等電容器個別包含：一沿高度延伸之第二電容器電極，其包含一對橫向相對側。該第二電容器電極之該等橫向相對側中之一者直接抵靠該電容器絕緣體之另一橫向相對側。位於該陣列內之該等第二電容器電極係沿著該等電容器之排水平地延伸的間隔開之縱向伸長排。該等第二電容器電極線中之個別者由縱向沿著電容器之彼排之電容器共用。 在某些實施例中，一種個別包含一電容器及一電晶體之記憶胞之陣列，其中該陣列包含存取線之列及資料/感測線之行，具有：該等行中之個別者，其包含與該陣列內之個別記憶胞之個別電晶體之一個源極/汲極區域電耦合之一資料/感測線且將彼行中之該等電晶體互連。該等列中之個別者包含位於該等資料/感測線上面之一存取線。該存取線操作地毗鄰電晶體通道而延伸且將彼列中之該等電晶體互連。位於該陣列內之該等個別記憶胞之電容器個別包含：一第一電容器電極，其電耦合至該等個別電晶體中之一者之另一源極/汲極區域且自該另一源極/汲極區域沿高度向上延伸。該等電容器個別包含：一沿高度延伸之電容器絕緣體，其包含一對橫向相對側。該電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側。該等電容器個別包含：一沿高度延伸之第二電容器電極，其包含一對橫向相對側。該第二電容器電極之該等橫向相對側中之一者直接抵靠該電容器絕緣體之另一橫向相對側。位於該陣列內之該等第二電容器電極係沿著該等電容器之排水平地延伸的間隔開之縱向伸長排。該等第二電容器電極線中之個別者由縱向沿著電容器之彼排之電容器共用。 在某些實施例中，一種個別包含一電容器及一電晶體之記憶胞之陣列包含存取線之列及資料/感測線之行，其中該陣列具有：該等行中之個別者，其包含與該陣列內之個別記憶胞之個別電晶體之一個源極/汲極區域電耦合之一資料/感測線且將彼行中之該等電晶體互連。該等列中之個別者包含位於該等資料/感測線上面之一存取線。該存取線操作地毗鄰電晶體通道而延伸且將彼列中之該等電晶體互連。位於該陣列內之該等個別記憶胞之電容器個別包含：一第一電容器電極，其電耦合至該等個別電晶體中之一者之另一源極/汲極區域且自該另一源極/汲極區域沿高度向上延伸。該等第一電容器電極個別自頂部至底部在該底部處係橫向最薄的。該等電容器個別包含：一沿高度延伸之電容器絕緣體，其包含一對橫向相對側。該電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側。一沿高度延伸之第二電容器電極包含一對橫向相對側。該第二電容器電極之該等橫向相對側中之一者直接抵靠該電容器絕緣體之另一橫向相對側。 在某些實施例中，一種個別包含一電容器及一沿高度延伸之電晶體之記憶胞之陣列，其中該陣列包含存取線之列及資料/感測線之行，具有：該等行中之個別者，其包含一資料/感測線，該資料/感測線位於該陣列內之個別記憶胞之沿高度延伸之電晶體之通道下方且將彼行中之該等電晶體互連。該等列中之個別者包含位於該等資料/感測線上面之一存取線。該存取線橫向跨越並操作地橫向毗鄰該等電晶體通道之一橫向側而延伸且將彼列中之該等電晶體互連。位於該陣列內之該等個別記憶胞之電容器個別包含：一第一電容器電極，其直接抵靠該等電晶體中之一者之一上部源極/汲極區域之一最上部表面且自該最上部表面沿高度向上延伸。該第一電容器電極直接抵靠少於該上部源極/汲極區域之整個該最上部表面。該等電容器個別包含：一沿高度延伸之電容器絕緣體，其包含一對橫向相對側。該電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側。該等電容器個別包含：一沿高度延伸之第二電容器電極，其包含一對橫向相對側。該第二電容器電極之該等橫向相對側中之一者直接抵靠該電容器絕緣體之另一橫向相對側。 在某些實施例中，一種個別包含一電容器及一沿高度延伸之電晶體之記憶胞之陣列，其中該陣列包含存取線之列及資料/感測線之行，具有：一下部行，其包含一下部資料/感測線，該下部資料/感測線位於該陣列內之個別下部記憶胞之沿高度延伸之下部電晶體之通道下方且將彼下部行中之該等下部電晶體互連。一上部行包含位於該陣列內之個別上部記憶胞之沿高度延伸之上部電晶體之通道上面的一上部資料/感測線且將彼上部行中之該等上部電晶體互連。一下部列包含位於該等下部資料/感測線上面之一下部存取線。該下部存取線橫向跨越並操作地橫向毗鄰該等下部電晶體之通道之一橫向側而延伸且將彼下部列中之該等下部電晶體互連。一上部列包含位於該等上部資料/感測線下面之一上部存取線。該上部存取線橫向跨越並操作地橫向毗鄰該等上部電晶體之通道之一橫向側而延伸且將彼上部列中之該等上部電晶體互連。包括橫向毗鄰電容器對，其中該等橫向毗鄰電容器對個別包含：一第一電容器電極，其直接電耦合至該等下部電晶體中之一者之一上部源極/汲極區域且自該上部源極/汲極區域沿高度向上延伸。該等對個別包含：一沿高度延伸之第一電容器絕緣體，其包含一對橫向相對側。該第一電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側。一沿高度延伸之共用第二電容器電極由該等個別電容器對中之該等電容器共用。該共用第二電容器電極包含一對橫向相對側。該共用第二電容器電極之該等橫向相對側中之一者直接抵靠該第一電容器絕緣體之另一橫向相對側。該等對個別包含：一沿高度延伸之第二電容器絕緣體，其包含一對橫向相對側。該第二電容器絕緣體之該等橫向相對側中之一者直接抵靠該共用第二電容器電極之另一橫向相對側。一第三電容器電極直接電耦合至該等上部電晶體中之一者之一下部源極/汲極區域且自該下部源極/汲極區域沿高度向下延伸。該第二電容器絕緣體之另一橫向相對側直接抵靠該第三電容器電極之一橫向側。 在某些實施例中，一種個別包含一電容器及一沿高度延伸之電晶體之記憶胞之陣列，其中該陣列包含存取線之列及資料/感測線之行，具有：該等行中之個別者，其包含一資料/感測線，該資料/感測線位於該陣列內之個別記憶胞之沿高度延伸之電晶體之通道下方且將彼行中之該等電晶體互連。該等列中之個別者包含位於該等資料/感測線上面之一存取線。該存取線橫向跨越並操作地橫向毗鄰該等電晶體通道之一橫向側而延伸且將彼列中之該等電晶體互連。位於該陣列內之該等個別記憶胞之電容器個別包含一第一電容器電極，該第一電容器電極包含：一沿高度延伸之第一部件，其直接電耦合至該等電晶體中之一者之一上部源極/汲極區域且自該上部源極/汲極區域沿高度向上延伸。該等第一電容器電極個別包含：一沿高度延伸之第二部件，其與該第一部件橫向間隔開。該等第一電容器電極個別包含：一橫向延伸之導電部件，其將該第一部件與該第二部件直接電耦合在一起。該第一部件與該第二部件僅藉由該橫向延伸之導電部件而被直接電耦合在一起。該等電容器個別包含：一沿高度延伸之第二電容器電極，其橫向介於該第一電容器電極之該第一部件與該第二部件之間。該等電容器個別包含：一沿高度延伸之電容器絕緣體，其橫向介於該第一電容器電極之該第一部件與該第二電容器電極之間且橫向介於該第一電容器電極之該第二部件與該第二電容器電極之間。 按照條例，已在語言上關於結構及方法特徵更特定或較不特定闡述本文中所揭示之標的物。然而，應理解，由於本文中所揭示之方法包含實例性實施例，因此申請專利範圍不限於所展示及所闡述之特定特徵。因此，申請專利範圍係由字面措辭來提供完整範疇，且根據等效內容之教義適當地予以解釋。
2‧‧‧記憶胞
2-2‧‧‧線
4‧‧‧電路
4-4‧‧‧線
10‧‧‧基板片段/構造
10-10‧‧‧線
10a‧‧‧構造
10b‧‧‧構造
10c‧‧‧構造
12‧‧‧基底基板/基板
13-13‧‧‧線
14‧‧‧陣列/陣列區
15‧‧‧介電材料
16‧‧‧行/下部行
16x‧‧‧上部行/行
17-17‧‧‧線
18‧‧‧資料/感測線/導電資料/感測線/下部資料/感測線
18a‧‧‧平行資料/感測線
18d‧‧‧資料/感測線
18x‧‧‧上部資料/感測線/資料/感測線/線
18xa‧‧‧資料/感測線
18xd‧‧‧資料/感測線
19‧‧‧排
19-19‧‧‧線
20‧‧‧電晶體/沿高度延伸之電晶體/下部電晶體
20x‧‧‧上部電晶體/電晶體
21‧‧‧源極/汲極區域/下部源極/汲極區域
22‧‧‧源極/汲極區域/上部源極/汲極區域
23‧‧‧通道/電晶體通道/上部電晶體通道
24‧‧‧列/列排/電晶體排/下部列/排
24-24‧‧‧線
24x‧‧‧排/上部列/列
25‧‧‧橫向相對側/橫向側
26‧‧‧存取線/下部存取線
26-26‧‧‧線
26a‧‧‧平行存取線
26x‧‧‧上部存取線/線/存取線
26xa‧‧‧存取線
27‧‧‧橫向相對側/橫向側
28‧‧‧存取線對/對
29‧‧‧存取線對/對
30‧‧‧閘極絕緣體
30-30‧‧‧線
31‧‧‧底部
32‧‧‧材料
33‧‧‧橫向相對側/側
34‧‧‧電容器電極線/線/導電線/第二電容器電極/第二電容器電極線
35‧‧‧橫向相對側/側
36‧‧‧頂部/電容器電極線頂部
38‧‧‧電容器絕緣體/材料
38x‧‧‧第一電容器絕緣體/電容器絕緣體
38x1‧‧‧橫向相對側
38x2‧‧‧橫向相對側
38y‧‧‧第二電容器絕緣體/電容器絕緣體
38y1‧‧‧橫向相對側/側
38y2‧‧‧橫向相對側
39‧‧‧空隙空間
40‧‧‧導電材料/材料
40b‧‧‧導電材料/材料
42‧‧‧導電材料/材料
44‧‧‧線/導電線/沿高度延伸之導電線
46‧‧‧線/導電線/沿高度延伸之導電線
47‧‧‧溝渠
48‧‧‧絕緣體材料/材料
50b‧‧‧其他/第一電極/其他/第一電容器電極/電極
50x‧‧‧電極/電容器電極/第一電容器電極/第三電容器電極
50y‧‧‧電極/電容器電極/電容器/第一電容器電極
51‧‧‧空間
52b‧‧‧電容器
52x‧‧‧電容器
52y‧‧‧電容器
53‧‧‧橫向側
55‧‧‧橫向側
67‧‧‧第二部件
69‧‧‧第一部件
71‧‧‧互連部件/部分/橫向延伸之導電部件
79‧‧‧導電互連件/互連件
80‧‧‧節點
81‧‧‧導電互連件/互連件
85b‧‧‧記憶胞
85c‧‧‧記憶胞/2T-2C記憶胞
85L‧‧‧下部記憶胞/記憶胞
85U‧‧‧上部記憶胞/記憶胞
99‧‧‧矩形
BL-1‧‧‧第一比較位元線/比較位元線
BL-2‧‧‧第二比較位元線/比較位元線
CAP-1‧‧‧電容器/第一電容器
CAP-2‧‧‧電容器/第二電容器
CP‧‧‧共同板
T1‧‧‧電晶體/第一電晶體
T2‧‧‧電晶體/第二電晶體
WL‧‧‧字線
圖1係根據本發明之一實施例之程序中之一基板構造之一圖解性透視圖。 圖2係穿過圖1中之線2-2截取之圖1構造之一前視立面圖。 圖3係處於在由圖1及圖2所展示之處理步驟之後的一處理步驟處之圖1構造之一視圖。 圖4係穿過圖3中之線4-4截取之一剖面圖。 圖5係處於在由圖3及圖4所展示之處理步驟之後的一處理步驟處之圖3及圖4構造之一前視立面圖。 圖6係處於在由圖5所展示之處理步驟之後的一處理步驟處之圖5構造之一視圖。 圖7係處於在由圖6所展示之處理步驟之後的一處理步驟處之圖6構造之一視圖。 圖8係處於在由圖7所展示之處理步驟之後的一處理步驟處之圖7構造之一視圖。 圖9係處於在由圖8所展示之處理步驟之後的一處理步驟處之圖8構造之一視圖。 圖10係處於在由圖9所展示之處理步驟之後的一處理步驟處之圖9構造之一視圖，且該視圖係穿過圖11中之線10-10而截取。 圖11係圖10構造之一透視圖。 圖12係處於在由圖10及圖11所展示之處理步驟之後的一處理步驟處之圖10及圖11構造之一前視立面圖。 圖13係處於在由圖12所展示之處理步驟之後的一處理步驟處之圖12構造之一視圖，且該視圖係穿過圖14中之線13-13而截取。 圖14係圖13構造之一透視圖。 圖15係處於在由圖13及圖14所展示之處理步驟之後的一處理步驟處之圖14構造之一視圖。 圖16係處於在由圖15所展示之處理步驟之後的一處理步驟處之圖15構造之一視圖。 圖17係穿過圖16中之線17-17截取之一剖面圖。 圖17A對應於圖17且具有與圖17中所展示相同之構造。 圖18係處於在由圖16、圖17及圖17A所展示之處理步驟之後的一處理步驟處之圖16構造之一視圖。 圖19係穿過圖18中之線19-19截取之圖18構造之一前視立面圖。 圖20係根據本發明之一實施例之一基板構造之一圖解性透視圖。 圖21係根據本發明之一實施例之程序中之一基板構造之一圖解性前視立面圖。 圖22係處於在由圖21所展示之處理步驟之後的一處理步驟處之圖21構造之一視圖。 圖23係處於在由圖22所展示之處理步驟之後的一處理步驟處之圖22構造之一視圖。 圖24處於在由圖23所展示之處理步驟之後的一處理步驟處之圖23構造之一視圖，且該視圖係穿過圖25中之線24-24而截取。 圖25係圖24構造之一透視圖。 圖26係處於在由圖24及圖25所展示之處理步驟之後的一處理步驟處之圖24及圖25構造之一前視立面圖，且該前視立面圖係穿過圖27中之線26-26而截取。 圖27係圖26構造之一透視圖。 圖28係處於在由圖26及圖27所展示之處理步驟之後的一處理步驟處之圖27構造之一視圖。 圖29係處於在由圖28所展示之處理步驟之後的一處理步驟處之圖28構造之一視圖。 圖30係穿過圖29中之線30-30截取之一剖面圖。 圖31係根據本發明之一實施例之一個兩電晶體/兩電容器記憶(2T/2C)胞之一示意圖。 圖32係根據本發明之一實施例之一2T/2C構造之一混合示意圖與圖解性前視立面圖。

Claims (34)

  1. 一種形成電容器之一陣列之方法，其包含： 在一基板上方形成沿高度延伸且縱向伸長之電容器電極線，該等電容器電極線中之個別者為縱向沿著所形成之電容器之一排之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線； 在該等電容器電極線中之個別者之一對橫向相對側上方並縱向沿著該等電容器電極線中之個別者形成一電容器絕緣體； 縱向沿著該等個別電容器電極線之該等橫向相對側中之一者而在該電容器絕緣體上方形成一沿高度延伸之導電線；及 橫向切割穿過該導電線以形成該等個別電容器之該兩個電容器電極中之間隔開的個別另一者。
  2. 如請求項1之方法，其中該縱向沿著該等個別電容器電極線之該等橫向相對側中之一者而在該電容器絕緣體上方形成該沿高度延伸之導電線包含：在該陣列內之該基板頂部上不具有任何遮罩之情況下且在該切割之前各向異性蝕刻該導電線之導電材料。
  3. 如請求項1之方法，其包含在該切割之前縱向沿著該等個別電容器電極線之另一橫向相對側而在該電容器絕緣體上方形成另一沿高度延伸之導電線。
  4. 如請求項1之方法，其中該縱向沿著該等個別電容器電極線之該等橫向相對側中之一者而在該電容器絕緣體上方形成該沿高度延伸之導電線包含：在該切割之前對該導電線之導電材料進行兩次時間間隔開之沈積。
  5. 如請求項4之方法，其包含， 在該兩次時間間隔開之沈積之間，蝕刻該導電材料；及 在該兩次時間間隔開之沈積中之第二者之後，在該切割之前蝕刻該導電材料。
  6. 如請求項5之方法，其中在該陣列內之該基板頂部上不具有任何遮罩之情況下進行該等蝕刻中之每一者。
  7. 一種形成個別包含一電容器及一電晶體之記憶胞之一陣列之方法，其包含： 在資料/感測線之行上方形成電晶體，該等電晶體中之個別者包含電耦合至該等資料/感測線中之一者之一源極/汲極區域，該等電晶體包含位於該等資料/感測線上面之存取線之列，該等存取線中之個別者操作地毗鄰電晶體通道而延伸且將彼列中之該等電晶體互連； 形成沿高度延伸且縱向伸長之電容器電極線，該等電容器電極線中之個別者為縱向沿著電容器之一排之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線，電容器之該排係縱向沿著該等電晶體之一排而形成； 在該等電容器電極線中之個別者之一對橫向相對側上方並縱向沿著該等電容器電極線中之個別者形成一電容器絕緣體； 縱向沿著電晶體之該等排中之個別者、縱向沿著該等個別電容器電極線之該等橫向相對側中之一者而在該電容器絕緣體上方形成一沿高度延伸之導電線，該等導電線中之個別者電耦合至縱向沿著電晶體之彼排之個別電晶體之個別源極/汲極區域；及 橫向切割穿過該等導電線以形成該等個別電容器之該兩個電容器電極中之間隔開的個別另一者。
  8. 如請求項7之方法，其包含將電耦合至該等資料/感測線中之一者之該源極/汲極區域形成為直接電耦合至該等資料/感測線中之該一者。
  9. 如請求項7之方法，其包含將該等電容器電極線之該對橫向相對側形成為個別在水平剖面中自頂部至底部係線性筆直的。
  10. 如請求項7之方法，其包含將該等電晶體形成為沿高度延伸，且將該等個別存取線形成為包含存取線對，該等存取線對橫向跨越並操作地橫向毗鄰該陣列內之該等通道中之個別者之橫向相對側。
  11. 如請求項7之方法，其包含橫向於電晶體之該等各別排之一側而形成該等個別電容器電極線。
  12. 如請求項7之方法，其包含： 將該等電晶體形成為沿高度延伸； 將電耦合至該等資料/感測線中之一者之該源極/汲極區域形成為該等個別電晶體之一上部源極/汲極區域且該上部源極/汲極區域直接電耦合至該等資料/感測線中之該一者；及 將該等個別存取線形成為橫向跨越並操作地橫向毗鄰該等電晶體通道之一橫向側而延伸。
  13. 如請求項7之方法，其中將其他電容器電極中之個別者形成為直接抵靠該等個別電晶體之上部源極/汲極區域中之個別者之一最上部表面，該等個別其他電容器電極直接抵靠少於整個該各別上部源極/汲極區域最上部表面。
  14. 如請求項13之方法，其中該等個別其他電容器電極直接抵靠不超過整個該各別上部源極/汲極區域最上部表面之一半。
  15. 如請求項7之方法，其包含在該等記憶胞之一疊層內將該陣列形成為具有平移對稱性，其中該等記憶胞中之個別者係1T-1C且佔據2F2 之一水平面積，其中「F」係水平地、橫向地且正交地穿過該等電容器電極線、該電容器絕緣體及其他電容器電極中之個別者而獲取之記憶胞間距。
  16. 如請求項15之方法，其包含將該水平面積形成為由一1F×2F矩形水平地限界。
  17. 一種形成個別包含一電容器及一沿高度延伸之電晶體之記憶胞之一陣列的方法，其包含： 在下部資料/感測線之下部行上方形成沿高度延伸之下部電晶體，該等下部電晶體中之個別者包含直接電耦合至該等下部資料/感測線中之一者之一下部源極/汲極區域，該等下部電晶體包含位於該等下部資料/感測線上面之下部存取線之下部列，該等下部存取線中之個別者橫向跨越並操作地橫向毗鄰下部電晶體通道之一橫向側而延伸且將彼下部列中之該等下部電晶體互連； 形成沿高度延伸且縱向伸長之電容器電極線，該等電容器電極線中之個別者為縱向沿著電容器之一排之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線，電容器之該排係縱向沿著該等下部電晶體之一排而形成； 縱向沿著該等電容器電極線中之個別者而在橫向相對側上方形成一電容器絕緣體； 縱向沿著下部電晶體之該等排中之個別者、縱向沿著該等個別電容器電極線之一對橫向相對側中之每一者而在該電容器絕緣體上方形成一沿高度延伸之導電線，位於該等個別電容器電極線之該等橫向相對側中之一者上之該等導電線中之個別者直接電耦合至縱向沿著下部電晶體之彼排之個別下部電晶體之上部源極/汲極區域； 橫向切割穿過位於該等個別電容器電極線之該等橫向相對側中之每一者上之該等導電線以形成該等個別電容器之該兩個電容器電極中之間隔開的個別另一者； 在位於該等個別電容器電極線之該等橫向相對側中之另一者上的該等個別電容器之該兩個電容器電極中之另一者之個別者上方形成沿高度延伸之上部電晶體，該兩個電容器電極中之該個別另一者直接電耦合至縱向沿著上部電晶體之一排之個別上部電晶體之下部源極/汲極區域，該等上部電晶體包含位於該等個別電容器電極線之該等橫向相對側中之該另一者上的該等個別電容器之該兩個電容器電極中之該另一者上面之上部存取線的上部列，該等上部存取線中之個別者橫向跨越並操作地橫向毗鄰上部電晶體通道之一橫向側而延伸且將彼上部列中之該等上部電晶體互連；及 在該等上部電晶體之通道上面形成上部資料/感測線之上部行，該等上部電晶體之上部源極/汲極區域中之個別者直接電耦合至該等上部資料/感測線中之一者，其中該一個資料/感測線將彼上部行中之該等上部電晶體互連。
  18. 如請求項17之方法，其包含將該兩個電容器電極中之該另一者形成為個別自頂部至底部在該底部處係橫向最薄的。
  19. 如請求項17之方法，其包含將該兩個電容器電極中之該另一者形成為在水平剖面中側向地自頂部至底部係完全實心的。
  20. 如請求項17之方法，其包含將該兩個電容器電極中之該另一者形成為沿著其各別電容器電極線個別縱向延伸達比沿著電容器之彼排之該兩個電容器電極中之該另一者之縱向緊鄰者之間的空間之水平距離大的一水平距離。
  21. 如請求項17之方法，其包含將該等電容器電極線之該對橫向相對側形成為個別在水平剖面中自頂部至底部係線性筆直的。
  22. 如請求項17之方法，其包含在該等記憶胞之一疊層內將該陣列形成為具有平移對稱性，其中該等記憶胞中之個別者係1T-1C且佔據2F2 之一水平面積，其中「F」係水平地、橫向地且正交地穿過該等電容器電極線、該電容器絕緣體及其他電容器電極中之個別者而獲取之記憶胞間距。
  23. 如請求項22之方法，其包含將該水平面積形成為由一1F×2F矩形水平地限界。
  24. 一種形成個別包含一電容器及一沿高度延伸之電晶體之記憶胞之一陣列的方法，其包含： 在資料/感測線之行上方形成沿高度延伸之電晶體，該等電晶體中之個別者包含直接電耦合至該等資料/感測線中之一者之一下部源極/汲極區域，該等電晶體包含位於該等資料/感測線上面之存取線之列，該等存取線中之個別者橫向跨越並操作地橫向毗鄰電晶體通道之一橫向側而延伸且將彼列中之該等電晶體互連； 形成沿高度延伸且縱向伸長之電容器電極線，該等電容器電極線中之個別者為縱向沿著電容器之一排之個別電容器之兩個電容器電極共有的且係該兩個電容器電極之一共用電容器電極線，電容器之該排係縱向沿著該等電晶體之一排而形成； 在該等電容器電極線中之個別者之一對橫向相對側上方並縱向沿著該等電容器電極線中之個別者且在該等個別電容器電極線之頂部上方形成一電容器絕緣體； 縱向沿著該等個別電容器電極線之一對橫向相對側中之每一者而在該電容器絕緣體上方形成一沿高度延伸之導電線，位於該等個別電容器電極線之該等橫向相對側中之一者上之該等導電線中之個別者直接電耦合至縱向沿著電晶體之彼排之個別電晶體之上部源極/汲極區域，位於在該等各別個別電容器電極線之該等頂部上方之該電容器絕緣體頂部上的橫向延伸之導電材料將沿著該等各別個別電容器電極線之一對橫向相對側中之每一者之該等導電線直接電耦合在一起；及 橫向切割穿過位於該等個別電容器電極線之該等橫向相對側中之每一者上之該等導電線且橫向切割穿過該橫向延伸之導電材料以形成該等個別電容器之該兩個電容器電極中之間隔開的個別另一者，該切割將其他電容器電極中之個別者形成為包含一沿高度延伸之第一部件，該沿高度延伸之第一部件直接電耦合至縱向沿著電晶體之彼排之該等個別電晶體之該等上部源極/汲極區域且在該等個別電容器電極線之一個橫向相對側上自該等上部源極/汲極區域沿高度向上延伸，該切割將該等其他電容器電極中之個別者形成為包含一沿高度延伸之第二部件，該沿高度延伸之第二部件在該等個別電容器電極線之另一橫向相對側上與該第一部件橫向間隔開，且該切割將該橫向延伸之導電材料形成為該等個別電容器之該兩個電容器電極中之該間隔開的個別另一者之一部分。
  25. 如請求項24之方法，其包含將該第一部件形成為在水平剖面中側向地自頂部至底部係完全實心的。
  26. 如請求項24之方法，其包含將該第二部件形成為在水平剖面中側向地自頂部至底部係完全實心的。
  27. 如請求項24之方法，其包含將該等第一部件及該等第二部件形成為沿著其各別第二電容器電極線縱向延伸達比沿著電容器之彼排之該等第一部件之縱向緊鄰者、該等第二部件之一縱向緊鄰者之間的空間之水平距離大的一水平距離。
  28. 一種電容器之陣列，其包含： 位於該陣列內之電容器，其個別包含： 一第一電容器電極，其位於一基板上方； 一沿高度延伸之電容器絕緣體，其包含一對橫向相對側，該電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側；及 一沿高度延伸之第二電容器電極，其包含一對橫向相對側，該第二電容器電極之該等橫向相對側中之一者直接抵靠該電容器絕緣體之另一橫向相對側，位於該陣列內之該等第二電容器電極係沿著該等電容器之排水平地延伸的間隔開之縱向伸長排，該等第二電容器電極線中之個別者由縱向沿著電容器之彼排之電容器共用。
  29. 如請求項28之陣列，其中該電容器絕緣體之該一個橫向相對側及該第一電容器電極之該橫向側之自頂部至底部之至少大部分在水平剖面中係各自線性筆直的，此等側在該至少大部分處彼此直接抵靠。
  30. 一種個別包含一電容器及一電晶體之記憶胞之陣列，該陣列包含存取線之列及資料/感測線之行，該陣列包含： 該等行中之個別者，其包含一資料/感測線，該資料/感測線與該陣列內之個別記憶胞之個別電晶體之一個源極/汲極區域電耦合且將彼行中之該等電晶體互連； 該等列中之個別者，其包含位於該等資料/感測線上面之一存取線，該存取線操作地毗鄰電晶體通道而延伸且將彼列中之該等電晶體互連；及 位於該陣列內之該等個別記憶胞之電容器，其個別包含： 一第一電容器電極，其電耦合至該等個別電晶體中之一者之另一源極/汲極區域且自該另一源極/汲極區域沿高度向上延伸； 一沿高度延伸之電容器絕緣體，其包含一對橫向相對側，該電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側；及 一沿高度延伸之第二電容器電極，其包含一對橫向相對側，該第二電容器電極之該等橫向相對側中之一者直接抵靠該電容器絕緣體之另一橫向相對側，位於該陣列內之該等第二電容器電極係沿著該等電容器之排水平地延伸的間隔開之縱向伸長排，該等第二電容器電極線中之個別者由縱向沿著電容器之彼排之電容器共用。
  31. 一種個別包含一電容器及一電晶體之記憶胞之陣列，該陣列包含存取線之列及資料/感測線之行，該陣列包含： 該等行中之個別者，其包含一資料/感測線，該資料/感測線與該陣列內之個別記憶胞之個別電晶體之一個源極/汲極區域電耦合且將彼行中之該等電晶體互連； 該等列中之個別者，其包含位於該等資料/感測線上面之一存取線，該存取線操作地毗鄰電晶體通道而延伸且將彼列中之該等電晶體互連；及 位於該陣列內之該等個別記憶胞之電容器，其個別包含： 一第一電容器電極，其電耦合至該等個別電晶體中之一者之另一源極/汲極區域且自該另一源極/汲極區域沿高度向上延伸，該等第一電容器電極個別自頂部至底部在該底部處係橫向最薄的； 一沿高度延伸之電容器絕緣體，其包含一對橫向相對側，該電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側；及 一沿高度延伸之第二電容器電極，其包含一對橫向相對側，該第二電容器電極之該等橫向相對側中之一者直接抵靠該電容器絕緣體之另一橫向相對側。
  32. 一種個別包含一電容器及一沿高度延伸之電晶體之記憶胞之陣列，該陣列包含存取線之列及資料/感測線之行，該陣列包含： 該等行中之個別者，其包含一資料/感測線，該資料/感測線位於該陣列內之個別記憶胞之沿高度延伸之電晶體之通道下方且將彼行中之該等電晶體互連； 該等列中之個別者，其包含位於該等資料/感測線上面之一存取線，該存取線橫向跨越並操作地橫向毗鄰該等電晶體通道之一橫向側而延伸且將彼列中之該等電晶體互連；及 位於該陣列內之該等個別記憶胞之電容器，其個別包含： 一第一電容器電極，其直接抵靠該等電晶體中之一者之一上部源極/汲極區域之一最上部表面且自該最上部表面沿高度向上延伸，該第一電容器電極直接抵靠少於該上部源極/汲極區域之整個該最上部表面； 一沿高度延伸之電容器絕緣體，其包含一對橫向相對側，該電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側；及 一沿高度延伸之第二電容器電極，其包含一對橫向相對側，該第二電容器電極之該等橫向相對側中之一者直接抵靠該電容器絕緣體之另一橫向相對側。
  33. 一種個別包含一電容器及一沿高度延伸之電晶體之記憶胞之陣列，該陣列包含存取線之列及資料/感測線之行，該陣列包含： 一下部行，其包含一下部資料/感測線，該下部資料/感測線位於該陣列內之個別下部記憶胞之沿高度延伸之下部電晶體之通道下方且將彼下部行中之該等下部電晶體互連； 一上部行，其包含一上部資料/感測線，該上部資料/感測線位於該陣列內之個別上部記憶胞之沿高度延伸之上部電晶體之通道上面且將彼上部行中之該等上部電晶體互連； 一下部列，其包含位於該等下部資料/感測線上面之一下部存取線，該下部存取線橫向跨越並操作地橫向毗鄰該等下部電晶體之通道之一橫向側而延伸且將彼下部列中之該等下部電晶體互連； 一上部列，其包含位於該等上部資料/感測線下面之一上部存取線，該上部存取線橫向跨越並操作地橫向毗鄰該等上部電晶體之通道之一橫向側而延伸且將彼上部列中之該等上部電晶體互連；及 橫向毗鄰電容器對，該等橫向毗鄰電容器對個別包含： 一第一電容器電極，其直接電耦合至該等下部電晶體中之一者之一上部源極/汲極區域且自該上部源極/汲極區域沿高度向上延伸； 一沿高度延伸之第一電容器絕緣體，其包含一對橫向相對側，該第一電容器絕緣體之該等橫向相對側中之一者直接抵靠該第一電容器電極之一橫向側； 一沿高度延伸之共用第二電容器電極，其由該等個別電容器對中之該等電容器共用，該共用第二電容器電極包含一對橫向相對側，該共用第二電容器電極之該等橫向相對側中之一者直接抵靠該第一電容器絕緣體之另一橫向相對側； 一沿高度延伸之第二電容器絕緣體，其包含一對橫向相對側，該第二電容器絕緣體之該等橫向相對側中之一者直接抵靠該共用第二電容器電極之另一橫向相對側；及 一第三電容器電極，其直接電耦合至該等上部電晶體中之一者之一下部源極/汲極區域且自該下部源極/汲極區域沿高度向下延伸，該第二電容器絕緣體之另一橫向相對側直接抵靠該第三電容器電極之一橫向側。
  34. 一種個別包含一電容器及一沿高度延伸之電晶體之記憶胞之陣列，該陣列包含存取線之列及資料/感測線之行，該陣列包含： 該等行中之個別者，其包含一資料/感測線，該資料/感測線位於該陣列內之個別記憶胞之沿高度延伸之電晶體之通道下方且將彼行中之該等電晶體互連； 該等列中之個別者，其包含位於該等資料/感測線上面之一存取線，該存取線橫向跨越並操作地橫向毗鄰該等電晶體通道之一橫向側而延伸且將彼列中之該等電晶體互連；及 位於該陣列內之該等個別記憶胞之電容器，其個別包含： 一第一電容器電極，其包含： 一沿高度延伸之第一部件，其直接電耦合至該等電晶體中之一者之一上部源極/汲極區域且自該上部源極/汲極區域沿高度向上延伸； 一沿高度延伸之第二部件，其與該第一部件橫向間隔開；及 一橫向延伸之導電部件，其將該第一部件與該第二部件直接電耦合在一起，該第一部件與該第二部件僅藉由該橫向延伸之導電部件而被直接電耦合在一起； 一沿高度延伸之第二電容器電極，其橫向介於該第一電容器電極之該第一部件與該第二部件之間；及 一沿高度延伸之電容器絕緣體，其橫向介於該第一電容器電極之該第一部件與該第二電容器電極之間且橫向介於該第一電容器電極之該第二部件與該第二電容器電極之間。
TW107100592A 2017-01-09 2018-01-08 形成電容器之陣列之方法、形成個別包含電容器及電晶體之記憶胞之陣列之方法、電容器之陣列及個別包含電容器及電晶體之記憶胞之陣列 TWI671884B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/401,372 2017-01-09
US15/401,372 US10062745B2 (en) 2017-01-09 2017-01-09 Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor

Publications (2)

Publication Number Publication Date
TW201842650A true TW201842650A (zh) 2018-12-01
TWI671884B TWI671884B (zh) 2019-09-11

Family

ID=62783454

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100592A TWI671884B (zh) 2017-01-09 2018-01-08 形成電容器之陣列之方法、形成個別包含電容器及電晶體之記憶胞之陣列之方法、電容器之陣列及個別包含電容器及電晶體之記憶胞之陣列

Country Status (4)

Country Link
US (4) US10062745B2 (zh)
CN (1) CN110192278B (zh)
TW (1) TWI671884B (zh)
WO (1) WO2018128857A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782391B (zh) * 2020-11-04 2022-11-01 大陸商長江存儲科技有限責任公司 用於三維儲存設備中的中心階梯結構的底部選擇閘極觸點

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9935114B1 (en) 2017-01-10 2018-04-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9842839B1 (en) 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
CN109461738B (zh) * 2017-09-06 2021-03-26 中国科学院微电子研究所 半导体存储设备及其制造方法及包括存储设备的电子设备
US10388658B1 (en) * 2018-04-27 2019-08-20 Micron Technology, Inc. Transistors, arrays of transistors, arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, and methods of forming an array of transistors
US11127744B2 (en) 2020-01-08 2021-09-21 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11672128B2 (en) 2020-07-20 2023-06-06 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices
KR20220016709A (ko) * 2020-08-03 2022-02-10 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11706927B2 (en) 2021-03-02 2023-07-18 Micron Technology, Inc. Memory devices and methods of forming memory devices
US11695072B2 (en) 2021-07-09 2023-07-04 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11917834B2 (en) 2021-07-20 2024-02-27 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US20230034578A1 (en) * 2021-07-29 2023-02-02 John Bennett 3d dram with laminar cells
US11778806B2 (en) * 2021-07-29 2023-10-03 Micron Technology, Inc. Memory device having 2-transistor vertical memory cell and separate read and write gates

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354701A (en) 1991-04-18 1994-10-11 Industrial Technology Research Institute Doubled stacked trench capacitor DRAM and method of fabricating
US5266512A (en) 1991-10-23 1993-11-30 Motorola, Inc. Method for forming a nested surface capacitor
JP3405553B2 (ja) 1991-12-06 2003-05-12 株式会社東芝 半導体装置及びその製造方法
US5208172A (en) 1992-03-02 1993-05-04 Motorola, Inc. Method for forming a raised vertical transistor
US5256588A (en) 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
TW297948B (en) 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
TW427012B (en) 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
JPH10242410A (ja) 1996-12-26 1998-09-11 Sony Corp 半導体メモリセル及びその作製方法
US6258671B1 (en) 1997-05-13 2001-07-10 Micron Technology, Inc. Methods of providing spacers over conductive line sidewalls, methods of forming sidewall spacers over etched line sidewalls, and methods of forming conductive lines
US5942777A (en) * 1998-05-05 1999-08-24 Sun Microsystems, Inc. Memory device including a memory array having a combination of trench capacitor DRAM cells and stacked capacitor DRAM cells
US6297989B1 (en) 1999-02-26 2001-10-02 Micron Technology, Inc. Applications for non-volatile memory cells
US6277687B1 (en) 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US6365453B1 (en) 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
JP4083975B2 (ja) 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 半導体装置
US6531727B2 (en) * 2001-02-09 2003-03-11 Micron Technology, Inc. Open bit line DRAM with ultra thin body transistors
US6437401B1 (en) 2001-04-03 2002-08-20 Infineon Technologies Ag Structure and method for improved isolation in trench storage cells
JP2002318598A (ja) 2001-04-20 2002-10-31 Toshiba Corp 情報再生装置、情報再生方法、情報記録媒体、情報記録装置、情報記録方法、および情報記録プログラム
US6503796B1 (en) 2001-07-16 2003-01-07 Taiwan Semiconductor Manufacturing Company Method and structure for a top plate design for making capacitor-top-plate to bit-line-contact overlay margin
US6737316B2 (en) 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
ITMI20020673A1 (it) * 2002-03-29 2003-09-29 St Microelectronics Srl Metodo e relativo circuito di accesso a locazioni di una memoria ferroelettrica
US6710391B2 (en) 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
US6853025B2 (en) 2003-02-20 2005-02-08 Infineon Technologies Aktiengesellschaft Trench capacitor with buried strap
US6893911B2 (en) 2003-03-16 2005-05-17 Infineon Technologies Aktiengesellschaft Process integration for integrated circuits
TW594935B (en) 2003-05-23 2004-06-21 Nanya Technology Corp Method for manufacturing a memory device with vertical transistors and deep trench capacitors to prevent merging of buried strap out-diffusion regions
US6777777B1 (en) 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
KR100818267B1 (ko) 2003-10-27 2008-03-31 삼성전자주식회사 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법
US7372091B2 (en) 2004-01-27 2008-05-13 Micron Technology, Inc. Selective epitaxy vertical integrated circuit components
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7285812B2 (en) 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7442609B2 (en) 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
DE102004043856A1 (de) 2004-09-10 2006-03-30 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung
US7139184B2 (en) * 2004-12-07 2006-11-21 Infineon Technologies Ag Memory cell array
US7763513B2 (en) 2005-09-09 2010-07-27 Qimonda Ag Integrated circuit device and method of manufacture
KR100833182B1 (ko) 2005-11-17 2008-05-28 삼성전자주식회사 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
JP2007266494A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 半導体記憶装置
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7956387B2 (en) 2006-09-08 2011-06-07 Qimonda Ag Transistor and memory cell array
US7859050B2 (en) 2007-01-22 2010-12-28 Micron Technology, Inc. Memory having a vertical access device
JP2008182083A (ja) 2007-01-25 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
JP5613363B2 (ja) 2007-09-20 2014-10-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置及びその製造方法
US7851356B2 (en) 2007-09-28 2010-12-14 Qimonda Ag Integrated circuit and methods of manufacturing the same
US7829410B2 (en) 2007-11-26 2010-11-09 Micron Technology, Inc. Methods of forming capacitors, and methods of forming DRAM arrays
WO2009096001A1 (ja) 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法
US8059471B2 (en) * 2008-02-12 2011-11-15 Chip Memory Technology Inc. Method and apparatus of operating a non-volatile DRAM
US7759193B2 (en) * 2008-07-09 2010-07-20 Micron Technology, Inc. Methods of forming a plurality of capacitors
US20100090263A1 (en) 2008-10-10 2010-04-15 Qimonda Ag Memory devices including semiconductor pillars
KR20100062609A (ko) 2008-12-02 2010-06-10 삼성전자주식회사 전기적 기계적 소자, 이를 포함하는 메모리 소자 및 이의 제조 방법
US8143121B2 (en) 2009-10-01 2012-03-27 Nanya Technology Corp. DRAM cell with double-gate fin-FET, DRAM cell array and fabrication method thereof
JP5356970B2 (ja) 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US9202921B2 (en) 2010-03-30 2015-12-01 Nanya Technology Corp. Semiconductor device and method of making the same
KR101057746B1 (ko) 2010-04-12 2011-08-19 매그나칩 반도체 유한회사 비휘발성 메모리 장치 및 그 제조방법
US8603890B2 (en) 2010-06-19 2013-12-10 Sandisk Technologies Inc. Air gap isolation in non-volatile memory
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
KR101154006B1 (ko) 2010-11-08 2012-06-07 에스케이하이닉스 주식회사 매몰 정션을 포함하는 수직형 트랜지스터 및 형성 방법
TWI415247B (zh) * 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
JP5703012B2 (ja) 2010-12-20 2015-04-15 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及び半導体装置を用いたデータ処理システム
KR20120069258A (ko) 2010-12-20 2012-06-28 에스케이하이닉스 주식회사 반도체 소자의 수직형 메모리 셀
US8450175B2 (en) 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
KR101883668B1 (ko) 2011-03-08 2018-08-01 삼성전자주식회사 금속성 스토리지 노드를 구비한 반도체 소자 제조방법.
US8933491B2 (en) 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8530312B2 (en) 2011-08-08 2013-09-10 Micron Technology, Inc. Vertical devices and methods of forming
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices
US8633564B2 (en) 2011-12-02 2014-01-21 Micron Technology, Inc. Semicondutor isolation structure
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
TWI479608B (zh) 2012-03-14 2015-04-01 Rexchip Electronics Corp Semiconductor element and method for manufacturing semiconductor element
KR20130106159A (ko) 2012-03-19 2013-09-27 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 제조 방법
JP6100071B2 (ja) 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI443779B (zh) 2012-05-14 2014-07-01 Rexchip Electronics Corp 半導體元件及其製造方法
US9240548B2 (en) 2012-05-31 2016-01-19 Micron Technology, Inc. Memory arrays and methods of forming an array of memory cells
US9023723B2 (en) 2012-05-31 2015-05-05 Applied Materials, Inc. Method of fabricating a gate-all-around word line for a vertical channel DRAM
US9006810B2 (en) 2012-06-07 2015-04-14 International Business Machines Corporation DRAM with a nanowire access transistor
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
WO2014089795A1 (zh) 2012-12-13 2014-06-19 中国科学院微电子研究所 一种垂直沟道型三维半导体存储器件及其制备方法
US20140231914A1 (en) 2013-02-19 2014-08-21 Applied Materials, Inc. Fin field effect transistor fabricated with hollow replacement channel
US9520404B2 (en) * 2013-07-30 2016-12-13 Synopsys, Inc. Asymmetric dense floating gate nonvolatile memory with decoupled capacitor
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR102085523B1 (ko) * 2013-10-02 2020-03-06 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9076686B1 (en) 2014-01-10 2015-07-07 Micron Technology, Inc. Field effect transistor constructions and memory arrays
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
TW201546804A (zh) 2014-02-05 2015-12-16 Conversant Intellectual Property Man Inc 有可製造的電容的動態隨機存取記憶體裝置
US10128327B2 (en) 2014-04-30 2018-11-13 Stmicroelectronics, Inc. DRAM interconnect structure having ferroelectric capacitors exhibiting negative capacitance
KR102193685B1 (ko) 2014-05-02 2020-12-21 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
US9337149B2 (en) 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
KR102254183B1 (ko) 2014-09-05 2021-05-24 삼성전자주식회사 디커플링 구조체 및 이를 구비하는 반도체 장치
US9711524B2 (en) 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
KR102400184B1 (ko) 2015-03-17 2022-05-20 삼성전자주식회사 3차원 반도체 메모리 장치 및 이의 제조 방법
US9853211B2 (en) * 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
EP3159690A1 (en) 2015-10-22 2017-04-26 Universität Basel Nanomechanical profiling of breast cancer molecular subtypes
KR102160178B1 (ko) * 2016-08-31 2020-09-28 마이크론 테크놀로지, 인크 메모리 어레이
US10355002B2 (en) 2016-08-31 2019-07-16 Micron Technology, Inc. Memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
KR20180036879A (ko) 2016-09-30 2018-04-10 삼성전자주식회사 정렬 키를 포함하는 반도체 소자
US10014305B2 (en) 2016-11-01 2018-07-03 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US9761580B1 (en) 2016-11-01 2017-09-12 Micron Technology, Inc. Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US10062745B2 (en) 2017-01-09 2018-08-28 Micron Technology, Inc. Methods of forming an array of capacitors, methods of forming an array of memory cells individually comprising a capacitor and a transistor, arrays of capacitors, and arrays of memory cells individually comprising a capacitor and a transistor
US9837420B1 (en) 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782391B (zh) * 2020-11-04 2022-11-01 大陸商長江存儲科技有限責任公司 用於三維儲存設備中的中心階梯結構的底部選擇閘極觸點

Also Published As

Publication number Publication date
CN110192278A (zh) 2019-08-30
US20180197942A1 (en) 2018-07-12
TWI671884B (zh) 2019-09-11
US20180350895A1 (en) 2018-12-06
US10748987B2 (en) 2020-08-18
CN110192278B (zh) 2023-07-25
US20200395437A1 (en) 2020-12-17
WO2018128857A1 (en) 2018-07-12
US20190280082A1 (en) 2019-09-12
US10062745B2 (en) 2018-08-28
US10340331B2 (en) 2019-07-02
US11201207B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
TWI671884B (zh) 形成電容器之陣列之方法、形成個別包含電容器及電晶體之記憶胞之陣列之方法、電容器之陣列及個別包含電容器及電晶體之記憶胞之陣列
US10529720B2 (en) Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
US10676722B2 (en) Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor
TWI748457B (zh) 電晶體及電晶體陣列
US10622366B2 (en) Methods of forming an array comprising pairs of vertically opposed capacitors and arrays comprising pairs of vertically opposed capacitors
US11244952B2 (en) Array of capacitors, array of memory cells, methods of forming an array of capacitors, and methods of forming an array of memory cells
US11877438B2 (en) Array of memory cells
US11659716B2 (en) Memory circuitry and methods of forming memory circuitry
US11563011B2 (en) Integrated circuitry, memory circuitry, method used in forming integrated circuitry, and method used in forming memory circuitry