TW201840006A - 導體-絕緣體-導體電容器及其製造方法 - Google Patents

導體-絕緣體-導體電容器及其製造方法 Download PDF

Info

Publication number
TW201840006A
TW201840006A TW106113685A TW106113685A TW201840006A TW 201840006 A TW201840006 A TW 201840006A TW 106113685 A TW106113685 A TW 106113685A TW 106113685 A TW106113685 A TW 106113685A TW 201840006 A TW201840006 A TW 201840006A
Authority
TW
Taiwan
Prior art keywords
conductor
layer
plug
insulator
stepped
Prior art date
Application number
TW106113685A
Other languages
English (en)
Other versions
TWI685980B (zh
Inventor
陳路
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW106113685A priority Critical patent/TWI685980B/zh
Priority to US15/607,275 priority patent/US10319521B2/en
Publication of TW201840006A publication Critical patent/TW201840006A/zh
Application granted granted Critical
Publication of TWI685980B publication Critical patent/TWI685980B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1272Semiconductive ceramic capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種導體-絕緣體-導體電容器及其製造方法。所述導體-絕緣體-導體電容器包括第一導體層、第一絕緣層、第二導體層、第二絕緣層以及第三導體層。第一絕緣層位於第一導體層上,覆蓋第一導體層。第二導體層位於第一絕緣層上,至少覆蓋部分第一絕緣層。第二絕緣層位於第二導體層上,覆蓋第二導體層的頂面與側壁。第一絕緣層與第二絕緣層將第二導體層環繞包覆。第三導體層位於第二絕緣層上,覆蓋第二絕緣層以及第一導體層的側壁。第三導體層與第一導體層物理接觸並電性連接。

Description

導體-絕緣體-導體電容器及其製造方法
本發明是有關於一種導體-絕緣體-導體電容器及其製造方法。
在積體電路中,電容器包括金氧半(MOS)電容器、PN接合電容器、多晶矽-絕緣體-多晶矽(PIP)電容器以及金屬-絕緣體-金屬(metal-insulating-metal, MIM)電容器。在所列舉的多種電容器中,除了MIM電容器外,都至少有一電極是由單晶矽或多晶矽所構成。然而當施加偏壓於單晶矽或多晶矽電極上時,有可能會在其上產生空乏區,進而造成所施加的電壓變得不穩定,導致矽電極的電容值無法維持在同一標準。
MIM電容器具有較低的電位係數(VCC)以及較低的溫度係數(TCC),因此已廣泛運用於積體電路中。然而隨著半導體製程的不斷發展,元件尺寸愈來愈小,元件的積極度不斷提高,如何提高導體-絕緣體-導體電容器的電容密度已成為重要的研究課題。
本發明提供一種導體-絕緣體-導體電容器及其製造方法,所述導體-絕緣體-導體電容器具有較高的電容密度,且可與現有製程技術整合。
本發明提供一種導體-絕緣體-導體電容器,其包括第一導體層、第一絕緣層、第二導體層、第二絕緣層以及第三導體層。第一絕緣層位於第一導體層上,覆蓋第一導體層。第二導體層位於第一絕緣層上,至少覆蓋部分第一絕緣層。第二絕緣層位於第二導體層上,覆蓋第二導體層的表面和側壁。第一絕緣層和第二絕緣層將第二導體層環繞包覆。第三導體層位於所述第二絕緣層上,覆蓋第二絕緣層以及第一導體層的側壁,其中第三導體層和第一導體層物理接觸並電性連接。
在本發明的一些實施例中,所述之第三導體層的面積大於第一導體層的面積,第一導體層的面積大於第二導體層的面積。
在本發明的一些實施例中,所述之第三導體層包括階梯結構與頂部。階梯結構於第一導體層和第二導體層的側邊,其自下而上包括第一階梯部和第二階梯部。頂部位於第二導體層上方,與階梯結構的第二階梯部電性連接,且其頂部具有開口,裸露出部分第二絕緣層。
在本發明的一些實施例中,所述之導體-絕緣體-導體電容器更包括第一插塞與第二插塞。第一插塞穿過所述開口和第二絕緣層,與第二導體層電性連接。第二插塞與階梯結構電性連接。
在本發明的一些實施例中,所述第二插塞著陸於階梯結構的第一階梯部。
在本發明的一些實施例中,所述第二插塞著陸於所述階梯結構的第二階梯部。
在本發明的一些實施例中,所述之導體-絕緣體-導體電容器更包括第三插塞,其著陸於階梯結構的第一階梯部。
本發明提供一種導體-絕緣體-導體電容器,包括內層電極、外層電極以及中間介電層。外層電極呈階梯狀,環繞包覆所述內層電極的上下表面和側壁。外層電極包括底部、頂部以及階梯結構。底部位於內層電極的下方。頂部位於所述內層電極的上方。階梯結構位於內層電極的側邊,連接所述底部和所述頂部。中間介電層位於內層電極和外層電極之間,環繞所述內層電極,使內層電極和外層電極電性隔離。
在本發明的一些實施例中,所述階梯結構自下而上包括第一階梯部和第二階梯部。所述第一階梯部位於所述底部的側邊,所述第二階梯部位於所述第二導體層的側邊。
在本發明的一些實施例中,所述之導體-絕緣體-導體電容器更包括第一插塞和第二插塞。所述頂部具有開口,裸露出內層電極上方的部分中間介電層。第一插塞穿過所述開口以及中間介電層,與內層電極電性連接。第二插塞與階梯結構電性連接。
在本發明的一些實施例中,所述第二插塞著陸於階梯結構的第一階梯部。
在本發明的一些實施例中,所述第二插塞著陸於階梯結構的第二階梯部。
在本發明的一些實施例中,所述之導體-絕緣體-導體電容器更包括第三插塞,其著陸於階梯結構的第一階梯部。
本發明提供一種導體-絕緣體-導體電容器的製造方法,包括形成第一導體材料層於基底上方。形成第一絕緣材料層於所述第一導體材料層上。形成第二導體材料層於所述第一絕緣材料層上。圖案化所述第二導體材料層,以形成第二導體層。形成第二絕緣層,以覆蓋第二導體層的頂面和側壁。圖案化所述第一絕緣材料層及所述第一導體材料層,以形成第一絕緣層和第一導體層。形成第三導體材料層,覆蓋第二絕緣層以及第一導體層的側壁,且與第一導體層物理接觸並電性連接。圖案化第三導體材料層,以形成第三導體層。
在本發明的一些實施例中,所述第二導體層的面積小於第一導體層的面積,使第三導體層呈階梯狀,且第三導體層包括階梯結構和頂部。階梯結構位於第一導體層和第二導體層的側邊,其自下而上包括第一階梯部和第二階梯部。頂部位於第二導體層上方,與階梯結構的第二階梯部電性連接。
在本發明的一些實施例中,所述第三導體層具有開口,裸露出第二導體層上的部分第二絕緣層。
在本發明的一些實施例中,所述之導體-絕緣體-導體電容器的製造方法更包括形成第一插塞和第二插塞。第一插塞穿過所述開口及第二絕緣層,著陸於第二導體層。第二插塞著陸於階梯結構。
在本發明的一些實施例中,所述第二插塞著陸於階梯結構的第一階梯部。
在本發明的一些實施例中,所述第二插塞著陸於階梯結構的第二階梯部。
在本發明的一些實施例中,所述之導體-絕緣體-導體電容器的製造方法更包括形成第三插塞。第三插塞著陸於階梯結構的第一階梯部。
基於上述,本發明的外層電極由兩層導體層共同組成,其覆蓋於內層電極的上表面、下表面以及側壁,可提高電容器的電容密度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
現將詳細地參考本發明的示範性實施例,示範性實施例的實例說明於附圖中。在以下不同的實施例中,相同元件符號在圖式與描述中用來表示相同的組件,為簡要起見,不重複提及其材料、形成方法等。另外,本發明圖式僅為示意圖,未依照實際比例繪製。
本發明的導體-絕緣體-導體電容器可以設置於半導體元件中,在以下的實施例中是將其設置在多重金屬內連線的不同層導線之間,但本發明並不以此為限。在另一些實施例中,本發明的導體-絕緣體-導體電容器也可以設置於基底與第一層導線之間。以下為詳細說明。
圖1A至圖1G為根據本發明第一實施例的導體-絕緣體-導體電容器製造方法流程的剖面圖。圖4為根據本發明第一實施例的導體-絕緣體-導體電容器的上視圖。
請參照圖1A,提供基底9。基底9可為半導體基底。半導體基底例如是摻雜矽基底、未摻雜矽基底或絕緣體上覆矽(SOI)基底。摻雜矽基底可以為P型摻雜、N型摻雜或其組合。在基底9上方具有介電層10。在一些實施例中,介電層10位於基底9上,覆蓋基底9的表面。在一些實施例中,基底9與介電層10之間還包括多個其他構件。為簡要起見,圖式中未繪示出來。在一些實施例中,介電層10為內層介電層(ILD)。在另一些實施例中,介電層10為金屬間介電層(IMD),且介電層10中具有導線(或稱為金屬線)7,導線7為基底9上方的多重金屬內連線的多個導線其中之一。換言之,在一些實施例中,導線7為多重金屬內連線的第n層導線,其中n³1,且不為多重金屬內連線的最頂層金屬層。
請繼續參照圖1A,在導線7上形成介電層11。介電層11的材料為介電材料,例如是氧化矽、四乙氧基矽氧烷(TEOS)氧化矽、氮化矽、氮氧化矽、無摻雜矽玻璃(USG)、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、介電常數低於4的低介電常數材料或其組合。低介電常數材料例如是氟摻雜矽玻璃(FSG);矽倍半氧化物如氫矽倍半氧化物(Hydrogen silsesquioxnane HSQ)、甲基矽倍半氧化物(Methyl silsesquioxane,MSQ)與混合有機矽烷聚合物(Hybrido-organo siloxane polymer,HOSP);芳香族碳氫化合物(Aromatic hydrocarbon)如SiLK;有機矽酸鹽玻璃(Organosilicate glass)如碳黑(black diamond,BD)、3MS、4MS;聚對二甲苯(Parylene);氟化聚合物(Fluoro-Polymer)如PFCB、CYTOP、Teflon;聚芳醚(Poly(arylethers))如PAE-2、FLARE;多孔聚合物(Porous polymer)如XLK、Nanofoam、Awrogel;Coral等。介電層11形成的方法例如是化學氣相沉積法或是旋轉塗佈法。接著在介電層11上形成介電材料層12。介電材料層12與介電層11的材料可相同或相異。介電材料層12的材料例如是氧化矽、氮化矽、氮氧化矽或其組合,其形成的方法例如是化學氣相沉積法。在一些實施例中,介電材料層12與介電層11的材料相異,且可做為蝕刻停止層。
請繼續參照圖1A,在介電材料層12上形成第一導體材料層13。第一導體材料層13可為單層或多層結構。第一導體材料層13的材料包括金屬、金屬合金、金屬氮化物、金屬矽化物、石墨烯或其組合。金屬與金屬合金例如是銅、鋁、鈦、鉭、鎢、鉑、鉻、鉬或其合金。在一些示範實施例中,金屬合金例如是銅鋁合金或鈦鉑金合金。金屬氮化物例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭(TaSiN)、氮化矽鈦(TiSiN)、氮化矽鎢(WSiN)或其組合。金屬矽化物例如是矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。第一導體材料層13形成的方法例如是化學氣相沉積法或是物理氣相沉積法。第一導體材料層13的厚度範圍介於600埃至1500埃之間。
接著,在第一導體材料層13上形成第一絕緣材料層14。第一絕緣材料層14的材料包括氧化物、氮化物、氮氧化物或高介電常數材料(high-K)。第一絕緣材料層14例如是氧化矽、氮化矽、氮氧化矽、氧化矽-氮化矽-氧化矽(ONO)、介電常數大於4、大於7或甚至是大於10的高介電常數材料或其组合。高介電常數材料可以是金屬氧化物,例如稀土金屬氧化物,如氧化鉿(hafnium oxide,HfO2 )、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2 O3 )、氧化釔(yttrium oxide, Y2 O3 )氧化鑭(lanthanum oxide,La2 O3 )、鋁酸鑭(lanthanum aluminum oxide,LaAlO)、氧化鉭(tantalum oxide,Ta2 O5 )、氧化鋯(zirconium oxide,ZrO2 )、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO4 )、鋯酸鉿(hafnium zirconium oxide,HfZrO)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2 Ta2 O9 ,SBT)或其組合。第一絕緣材料層14形成的方法例如是化學氣相沉積法。第一絕緣材料層14的厚度範圍例如是介於50埃至600埃之間。在一些示範實施例中,第一絕緣材料層14的厚度範圍介於300埃至600埃之間。
請繼續參照圖1A,在第一絕緣材料層14上形成第二導體材料層15。第二導體材料層15可為單層或多層結構。第二導體材料層15的材料與第一導體材料層13的材料可以相同或相異。第二導體材料層15的材料包括金屬、金屬合金、金屬氮化物、金屬矽化物、石墨烯或其組合。金屬與金屬合金例如是銅、鋁、鈦、鉭、鎢、鉑、鉻、鉬或其合金。在一些示範實施例中,金屬合金例如是銅鋁合金或鈦鉑金合金。金屬氮化物例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭、氮化矽鈦、氮化矽鎢或其組合。金屬矽化物例如是矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。第二導體材料層15形成的方法例如是化學氣相沉積法或是物理氣相沉積法。第二導體材料層15的厚度範圍介於600埃至1500埃之間。第二導體材料層15的厚度與第一導體材料層13的厚度可以相同或相異。
接著,在第二導體材料層15上形成圖案化的罩幕層16。圖案化的罩幕層16暴露出部分第二導體材料層15。圖案化的罩幕層16例如是圖案化的光阻層。圖案化的罩幕層16形成的方法例如是先在第二導體材料層15上形成光阻層,之後,再對光阻層進行曝光與顯影製程。
請參照圖1A至圖1B,以圖案化的罩幕層16為罩幕,圖案化第二導體材料層15,以形成第二導體層15a,並使部分第一絕緣材料層14裸露出來。圖案化第二導體材料層15的方式包括蝕刻,例如是非等向性蝕刻。之後移除圖案化的罩幕層16。
請參照圖1C,在基底9上形成第二絕緣層17,以覆蓋第二導體層15a的頂面與側壁。在一些實施例中,第二絕緣層17還覆蓋住裸露出的第一絕緣材料層14的表面(未繪示)。第二絕緣層17的材料與第一絕緣材料層14的材料可相同或相異。第二絕緣層17的材料包括氧化物、氮化物、氮氧化物或高介電常數材料(high-K)。第二絕緣材料層17例如是氧化矽、氮化矽、氮氧化矽、氧化矽-氮化矽-氧化矽(ONO)、介電常數大於4、大於7或甚至是大於10的高介電常數材料或其组合。高介電常數材料可以是金屬氧化物,例如稀土金屬氧化物,如氧化鉿(hafnium oxide,HfO2 )、矽酸鉿氧化合物(hafnium silicon oxide,HfSiO)、矽酸鉿氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化鋁(aluminum oxide,Al2 O3 )、氧化釔(yttrium oxide, Y2 O3 )氧化鑭(lanthanum oxide,La2 O3 )、鋁酸鑭(lanthanum aluminum oxide,LaAlO)、氧化鉭(tantalum oxide,Ta2 O5 )、氧化鋯(zirconium oxide,ZrO2 )、矽酸鋯氧化合物(zirconium silicon oxide,ZrSiO4 )、鋯酸鉿(hafnium zirconium oxide,HfZrO)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi2 Ta2 O9 ,SBT)或其組合。第二絕緣層17形成的方法例如是化學氣相沉積法。第二絕緣層17的厚度範圍介於50埃至600埃之間。在一些示範實施例中,第一絕緣材料層14的厚度範圍介於300埃至600埃之間。第二絕緣層17的厚度與第一絕緣材料層14的厚度可相同或相異。
請繼續參照圖1C,在基底9上形成圖案化的罩幕層18。在本實施例中,罩幕層18的面積大於第二導體層15a的面積,因而覆蓋第二導體層17的頂面及側壁以及部分第一絕緣材料層14的頂面。圖案化的罩幕層18例如是圖案化的光阻層。圖案化的罩幕層18形成的方法例如是先在基底9上形成光阻層,之後,再對光阻層進行曝光與顯影製程。
請參照圖1C及圖1D,以圖案化的罩幕層18為罩幕,以例如是蝕刻的方式圖案化第一絕緣材料層14及其下方的第一導體材料層13以及介電材料層12,以形成第一絕緣層14a、第一導體層13a以及介電層12a。之後移除圖案化的罩幕層18。蝕刻可以是非等向性蝕刻。在此實施例中,蝕刻進行到介電材料層12被移除為止,即介電材料層12一併被圖案化並形成介電層12a,裸露出介電層11。但本發明並不以此為限。在另一些實施例中,蝕刻進行到介電層12的表面剛好露出為止,而未裸露出介電層11(未繪示)。之後移除圖案化的罩幕層18。第二導體層15a位於第一導體層13a的上方,且其面積小於第一導體層13a的面積。第一導體層13a的頂面被第一絕緣層14a覆蓋,而第一導體層13a的側壁裸露出來。第二導體層15a的頂面與側壁被第二絕緣層17包覆;第二導體層15a的底面被第一絕緣層14a包覆。換言之,第二導體層15a被第一絕緣層14a與第二絕緣層17所組成的中間介電層31環繞包覆。
請參照圖1D,在其他一些實施例中,第一導體層13a上方未被第二導體層15a覆蓋的部分第一絕緣層14a(未繪示)還可以透過另一個蝕刻製程而移除之,而使得部分第一導體層13a的頂面也裸露出來。
請參照圖1E,在基底9上形成第三導體材料層19,以覆蓋第二絕緣層17的頂面與側壁、第一絕緣層14a的頂面與側壁、第一導體層13a與介電層12a的側壁以及介電層11的表面。第三導體材料層19可為單層或多層結構。第三導體材料層19的材料與第一導體層13a或第二導體層15a的材料可相同或相異。第三導體材料層19的材料包括金屬、金屬合金、金屬氮化物、金屬矽化物、石墨烯或其組合。金屬與金屬合金例如是銅、鋁、鈦、鉭、鎢、鉑、鉻、鉬或其合金。在一些示範實施例中,金屬合金例如是銅鋁合金或鈦鉑金合金。金屬氮化物例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭、氮化矽鈦、氮化矽鎢或其組合。金屬矽化物例如是矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。第三導體材料層19形成的方法例如是化學氣相沉積法或是物理氣相沉積法。第三導體材料層19的厚度範圍介於600埃至1500埃之間。第三導體材料層19的厚度與第一導體層13a或第二導體層15a的厚度可相同或相異。在一些實施例中,由於第二導體層15a的面積小於第一導體層13a的面積,使得第三導體材料層19呈階梯狀。
請繼續參照圖1E,在第三導體材料層19上形成圖案化的罩幕層30。在一些實施例中,圖案化的罩幕層30的面積大於第一導體層13a的面積,且覆蓋部分介電層11、第一導體層13a以及第二導體層15a上方的第三導體材料層19。此外,圖案化的罩幕層30具有開口29。開口29裸露出位於第二導體層15a上方的部分第三導體材料層19。圖案化的罩幕層30例如是圖案化的光阻層。圖案化的罩幕層30形成的方法例如是先在第三導體材料層19上形成光阻層,之後,再對光阻層進行曝光與顯影製程。
請參照圖1E至圖1F,以圖案化的罩幕層30為罩幕,圖案化第三導體材料層19,以形成第三導體層19a。之後移除圖案化的罩幕層30。圖案化的方式可以採用蝕刻製程,例如是非等向性蝕刻製程。
請參照圖1F,第三導體層19a位於介電層11上,覆蓋第二絕緣層17的頂面與側壁、第一絕緣層14a的頂面與側壁、以及第一導體層13a與介電層12a的側壁,且與第一導體層13a的側壁物理接觸並電性連接。第三導體層19a包括彼此電性連接的頂部19e與階梯結構19b。頂部19e位於第二導體層15a上方,其具有開口25,裸露出部分第二絕緣層17。階梯結構19b位於第一導體層13a與第二導體層15a的側邊,其自下而上包括第一階梯部19c與第二階梯部19d。第一階梯部19c位於介電層11上,且位於第一導體層13a以及介電層12a的側邊並與之物理性接觸。第二階梯部19d與第一階梯部19c以及頂部19e電性連接,且位於第二導體層15a的側邊,覆蓋第一絕緣層14a的頂面與側邊以及第一導體層13a的側邊並與之物理性接觸。第一階梯部19c和第二階梯部19d的頂面的高度,與第三導體材料層19a的厚度有關。在一些實施例中,第一階梯部19c的頂面低於第一導體層13a的頂面;而第二階梯部19d的頂面與第二導體層15a的頂面大致齊平。但本發明並不以此為限,在另一些實施例中,第一階梯部19c的頂面也可高於第一導體層13a的頂面或與之大致齊平。第二階梯部19d的頂面也可低於或高於第二導體層15a的頂面。
請繼續參照圖1F,由於第三導體層19a與第一導體層13a的側壁物理接觸並電性連接,第三導體層19a與第一導體層13a可共同組成外層電極28。第二導體層15a做為內層電極27。第一絕緣層14a與第二絕緣層17共同組成中間介電層31。外層電極28呈階梯狀,環繞包覆內層電極27的上表面、下表面和側壁。中間介電層31位於內層電極27與外層電極28之間,環繞內層電極27,使內層電極27與外層電極28電性隔離。在外層電極28中,第一導體層13a做為外層電極28的底部,位於內層電極27的下方。外層電極28還包括頂部19e與階梯結構19b。頂部19e位於內層電極27的上方。階梯結構19b位於內層電極27的側邊,且電性連接底部13a與頂部19e。
請參照圖1G,接下來在基底9上形成介電層20。介電層20覆蓋第三導體層19a以及介電層11,並填入開口25中。在一些實施例中,介電層20為金屬間介電層(IMD)。在另一些實施例中,介電層20為內層介電層(ILD)。介電層20的材料例如是氧化矽、四乙氧基矽氧烷、氮化矽、氮氧化矽、無摻雜矽玻璃、硼磷矽玻璃、磷矽玻璃、介電常數低於4的低介電常數材料或其組合。低介電常數材料例如是氟摻雜矽玻璃(FSG);矽倍半氧化物如氫矽倍半氧化物(Hydrogen silsesquioxnane HSQ)、甲基矽倍半氧化物(Methyl silsesquioxane,MSQ)與混合有機矽烷聚合物(Hybrido-organo siloxane polymer,HOSP);芳香族碳氫化合物(Aromatic hydrocarbon)如SiLK;有機矽酸鹽玻璃(Organosilicate glass)如碳黑(black diamond,BD)、3MS、4MS;聚對二甲苯(Parylene);氟化聚合物(Fluoro-Polymer)如PFCB、CYTOP、Teflon;聚芳醚(Poly(arylethers))如PAE-2、FLARE;多孔聚合物(Porous polymer)如XLK、Nanofoam、Awrogel、Coral等。介電層20形成的方法例如是化學氣相沉積法、旋轉塗佈法或其組合。
請繼續參照圖1G,接下來在介電層20中形成第一插塞21、第二插塞22以及插塞24。第一插塞21、第二插塞22以及插塞24均可為單層或多層結構。第一插塞21、第二插塞22以及插塞24的材料為導體材料。導體材料包括金屬、金屬合金、金屬氮化物、金屬矽化物或其組合。金屬與金屬合金例如是銅、鋁、鎢、鈦、鉭、鉑、鉻、鉬或其合金。在一些示範實施例中,金屬合金例如是銅鋁合金或鈦鉑金合金。金屬氮化物例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭、氮化矽鈦、氮化矽鎢或其組合。金屬矽化物例如是矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。前述導體材料的形成方法可以是化學氣相沉積法、物理氣相沉積法或其組合。第一插塞21、第二插塞22以及插塞24形成的方法例如是先利用微影蝕刻的方式在介電層20中形成多個插塞開口(或稱為接觸孔),接著在多個插塞開口中填入導體材料。
請繼續參照圖1G,第一插塞21穿過介電層20、開口25以及第二絕緣層15a,著陸於第二導體層15a,且與第二導體層15a接觸。第二插塞22穿過介電層20,著陸於階梯結構19b的第一階梯部19c,且與第三導體層19a接觸。插塞24穿過介電層20與介電層11,與導線7電性連接。換句話說,第一插塞21穿過介電層20、開口25以及中間介電層31與內層電極27電性連接。第二插塞22穿過介電層20與外層電極28電性連接。
接下來在基底9上形成導線32、導線33以及導線35。導線32、導線33以及導線35的材料為導體材料。導體材料包括金屬、金屬合金、金屬氮化物、金屬矽化物或其組合。金屬與金屬合金例如是銅、鋁、鎢、鈦、鉭、鉑、鉻、鉬或其合金。在一些示範實施例中,金屬合金例如是銅鋁合金或鈦鉑金合金。金屬氮化物例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭、氮化矽鈦、氮化矽鎢或其組合。金屬矽化物例如是矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。前述導體材料的形成方法可以是化學氣相沉積法、物理氣相沉積法或其組合。在一些實施例中,導線32、導線33以及導線35形成於第一插塞21、第二插塞22以及插塞24形成之後。其形成方法例如是在介電層20上形成導線材料層。之後,以例如是微影蝕刻的方式將導線材料層圖案化。在另一些實施例中,導線32、導線33以及導線35與第一插塞21、第二插塞22以及插塞24同時形成。其形成方法例如是雙重金屬鑲嵌製程。雙重金屬鑲嵌製程可以在前述介電層中利用微影蝕刻製程形成多個插塞開口並在多個插塞開口的上方相應地形成多個導線溝渠。之後,在多個插塞開口與多個導線溝渠中填入導體材料。
在一些導線7為多重金屬內連線的第n層導線的實施例中,導線32、導線33以及導線35為多重金屬內連線的第n+1層。導線32藉由第一插塞21與第二導體層15a(即內層電極27)電性連接。導線33藉由第二插塞22與第三導體層19a以及第一導體層13a(即外層電極28)電性連接。導線35藉由插塞24與導線7電性連接。
請參照圖1G及圖4,圖4根據本發明第一實施例的導體-絕緣體-導體的上視圖。圖1G為沿圖4中A-A'線段的剖面圖。為簡要起見,圖4中未示出導線32、導線34、導線35、插塞24以及介電層20。
請參照圖1G及圖4,在本發明的導體-絕緣體-導體電容器中,第三導體層19a的面積大於第一導體層13a的面積;第一導體層13a的面積大於第二導體層15a的面積。此外,從上視圖的角度來看,第二導體層15a在第一導體層13a的範圍內;而第一導體層13a在第三導體層19a的範圍內。在一些實施例中,第一導體層13a、第二導體層15a以及第三導體層19a在上視圖的剖面呈矩形。但本發明並不以此為限,在另一些實施例中,第一導體層13a、第二導體層15a以及第三導體層19a在上視圖的剖面也可呈條形、圓形、橢圓形或其組合。
在一些實施例中,第三導體層19a在其兩側具有對稱的階梯結構19b。在另一些實施例中,第三導體層19a在其兩側具有不對稱的階梯結構19b。但本發明並不以此為限,在另一些實施例中,第三導體層19a僅在其一側具有階梯結構19b,而在另一側其側壁與第一導體層13a的側壁大致齊平。
請繼續參照圖1G及圖4,第一插塞21位於第二導體層15a上方的開口25中。在一些實施例中,多個第一插塞21穿過同一個開口25。在一些示範實施例中,多個第一插塞21沿一個方向排列成一行,且相鄰第一插塞21之間的間距大致相同。換句話說,開口25中的多個第一插塞21為有序排列。但本發明並不以此為限,多個第一插塞21也可以是無序排列。多個第二插塞22有序或無序地排列於第三導體層19a的第一階梯部19c上。在另一些實施例中,在同一側(圖中右側)的第一插塞21與第二插塞22與另一側(圖中左側)的第一插塞21與第二插塞22沿一個方向排列成一列。但本發明並不以此為限。在一些示範實施例中,多個第一插塞21與多個第二插塞22排列成一個陣列或是多個陣列。
在本實施例的導體-絕緣體-導體電容器中,外層電極由兩層導體層,其覆蓋內層電極的上表面、下表面以及側壁,因此可提高電容器的電容密度。
圖2及圖5分別為根據本發明第二實施例的導體-絕緣體-導體電容器的剖面圖及上視圖。請參照圖2,依照圖1F形成第三導體層19a的步驟之後,在基底9上形成介電層20。接著在介電層20中形成第一插塞21、第二插塞122以及插塞24。之後,形成導線32、導線133以及導線35,以分別與第一插塞21、第二插塞122以及插塞24電性連接。各插塞與各導線的材料與形成方法與第一實施例大致相同,在此不再贅述。本實施例與第一實施例的差異在於本實施例的第二插塞122著陸於階梯結構19b的第二階梯部19d上,與第一實施例的第二插塞22著陸於第一階梯部19c不同。除此之外,本發明各個實施例中的各導體層及各插塞的排列方式與第一實施例大致相同,此後不再贅述。詳細說明如下。
請參照圖2及圖5,在本實施例中,第二插塞122著陸於階梯結構19b的第二階梯部19d上,與第三導體層19a接觸。在一些實施例中,第二插塞122著陸於第二階梯部19d,且與第一導體層13a的位置相對應。導線133藉由第二插塞122與外層電極28電性連接。
在本實施例中,第二插塞著陸於階梯結構的第二階梯部。由此可見,藉由外層電極為階梯結構,可提高插塞著陸的選擇性。
圖3及圖6分別為根據本發明第三實施例的導體-絕緣體-導體電容器的剖面圖及上視圖。請參照圖3,在圖1F形成第三導體層19a的步驟之後,在基底9上形成介電層20。接著在介電層20中形成第一插塞21、第二插塞222、第三插塞23以及插塞24。之後,形成導線32、導線233、導線34以及導線35,以分別與第一插塞21、第二插塞222、第三插塞23以及插塞24電性連接。各插塞與各導線的材料與形成方法與前述實施例大致相同,在此不再贅述。本實施例與第一實施例以及第二實施例的差異在於,本實施例著陸於階梯結構19b的插塞包括第二插塞222以及第三插塞23,分別著陸於階梯結構19b的不同高度的階梯上。詳細說明如下。
請參照圖3及圖6,在本實施例中,第二插塞222著陸於第二階梯部19d,且與第一導體層13a的位置相對應。第三插塞23著陸於階梯結構19b的第一階梯部19c上。導線233與導線34分別藉由第二插塞222與第三插塞23電性連接第三導體層19a(即外層電極28)。在一些實施例中,導線233與導線34藉由外層電極28電性連接。在另一些實施例中,導線33與導線34彼此物理接觸而電性連接。
在本實施例中,由於階梯結構的不同高度的階梯上均可以著陸插塞,因此可以增加外層電極與導線之間的導電性,進而提升半導體元件的效能。
綜上所述,在本發明實施例的導體-絕緣體-導體電容器中,外層電極由兩層導體層共同組成,中間介電層由兩層絕緣層共同組成,而且絕緣層的材料包括高介電常數材料,因此可以成倍地提高電容器的電容密度。在一些示範實施例中,電容密度可達到40~60fF/um2 ,甚至更高。另外,外層電極為階梯結構,可提高插塞著陸的選擇性。此外,階梯結構的不同高度的階梯上均可以著陸插塞,因此可提高外層電極與導線之間的導電性,進而提升半導體元件的效能。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明。任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
7、32、33、34、35、133、233‧‧‧導線
9‧‧‧基底
10、11、12a、20‧‧‧介電層
12‧‧‧介電材料層
13‧‧‧第一導體材料層
13a‧‧‧第一導體層
14‧‧‧第一絕緣材料層
14a‧‧‧第一絕緣層
15‧‧‧第二導體材料層
15a‧‧‧第二導體層
16、18、30‧‧‧圖案化的罩幕層
17‧‧‧第二絕緣層
19‧‧‧第三導體材料層
19a‧‧‧第三導體層
19b‧‧‧階梯結構
19c‧‧‧第一階梯部
19d‧‧‧第二階梯部
19e‧‧‧頂部
21‧‧‧第一插塞
22、122、222‧‧‧第二插塞
23‧‧‧第三插塞
24‧‧‧插塞
25、29‧‧‧開口
27‧‧‧內層電極
28‧‧‧外層電極
31‧‧‧中間介電層
圖1A至圖1G為根據本發明第一實施例的導體-絕緣體-導體電容器製造方法流程的剖面圖,其中圖1G為圖4 的A-A'線段的剖面圖。 圖2為根據本發明第二實施例的導體-絕緣體-導體電容器的剖面圖,且為圖5 的A-A'線段的剖面圖。 圖3為根據本發明第三實施例的導體-絕緣體-導體電容器的剖面圖,且為圖6的 A-A'線段的剖面圖。 圖4為根據本發明第一實施例的導體-絕緣體-導體電容器的上視圖。 圖5為根據本發明第二實施例的導體-絕緣體-導體電容器的上視圖。 圖6為根據本發明第三實施例的導體-絕緣體-導體電容器的上視圖。

Claims (20)

  1. 一種導體-絕緣體-導體電容器,包括: 第一導體層; 第一絕緣層,位於所述第一導體層上,覆蓋所述第一導體層; 第二導體層,位於所述第一絕緣層上,至少覆蓋部分所述第一絕緣層; 第二絕緣層,位於所述第二導體層上,覆蓋所述第二導體層的表面和側壁,所述第一絕緣層和所述第二絕緣層將所述第二導體層環繞包覆;以及 第三導體層,位於所述第二絕緣層上,覆蓋所述第二絕緣層以及所述第一導體層的側壁, 其中所述第三導體層和所述第一導體層物理接觸並電性連接。
  2. 如申請專利範圍第1項所述的導體-絕緣體-導體電容器,其中所述第三導體層的面積大於所述第一導體層的面積,所述第一導體層的面積大於所述第二導體層的面積。
  3. 如申請專利範圍第2項所述的導體-絕緣體-導體電容器,其中所述第三導體層包括: 階梯結構,位於所述第一導體層和所述第二導體層的側邊,其自下而上包括第一階梯部和第二階梯部;以及 頂部,位於所述第二導體層上方,與所述階梯結構的所述第二階梯部電性連接,且所述頂部具有開口,裸露出部分所述第二絕緣層。
  4. 如申請專利範圍第3項所述的導體-絕緣體-導體電容器,更包括: 第一插塞,穿過所述開口和所述第二絕緣層,與所述第二導體層電性連接;以及 第二插塞,與所述階梯結構電性連接。
  5. 如申請專利範圍第4項所述的導體-絕緣體-導體電容器,其中所述第二插塞著陸於所述階梯結構的所述第一階梯部。
  6. 如申請專利範圍第4項所述的導體-絕緣體-導體電容器,其中所述第二插塞著陸於所述階梯結構的所述第二階梯部。
  7. 如申請專利範圍第6項所述的導體-絕緣體-導體電容器,更包括第三插塞,著陸於所述階梯結構的所述第一階梯部。
  8. 一種導體-絕緣體-導體電容器,包括: 內層電極; 外層電極,呈階梯狀,環繞包覆所述內層電極的上表面、下表面和側壁,其包括: 底部,位於所述內層電極的下方; 頂部,位於所述內層電極的上方;以及 階梯結構,位於所述內層電極的側邊,連接所述底部和所述頂部;以及 中間介電層,位於所述內層電極和所述外層電極之間,環繞所述內層電極,使所述內層電極和所述外層電極電性隔離。
  9. 如申請專利範圍第8項所述的導體-絕緣體-導體電容器,其中所述階梯結構自下而上包括第一階梯部和第二階梯部,所述第一階梯部位於所述底部的側邊,所述第二階梯部位於所述第二導體層的側邊。
  10. 如申請專利範圍第9項所述的導體-絕緣體-導體電容器,更包括第一插塞和第二插塞,其中所述頂部具有開口,裸露出所述內層電極上方的部分所述中間介電層,其中: 所述第一插塞穿過所述開口以及所述中間介電層,與所述內層電極電性連接;以及 所述第二插塞與所述階梯結構電性連接。
  11. 如申請專利範圍第10項所述的導體-絕緣體-導體電容器,其中所述第二插塞著陸於所述階梯結構的所述第一階梯部。
  12. 如申請專利範圍第10項所述的導體-絕緣體-導體電容器,其中所述第二插塞著陸於所述階梯結構的所述第二階梯部。
  13. 如申請專利範圍第12項所述的導體-絕緣體-導體電容器,更包括第三插塞,著陸於所述階梯結構的所述第一階梯部。
  14. 一種導體-絕緣體-導體電容器的製造方法,包括: 形成第一導體材料層於基底上方; 形成第一絕緣材料層於所述第一導體材料層上; 形成第二導體材料層於所述第一絕緣材料層上; 圖案化所述第二導體材料層,以形成第二導體層; 形成第二絕緣層,以覆蓋所述第二導體層的頂面和側壁; 圖案化所述第一絕緣材料層及所述第一導體材料層,以形成第一絕緣層和第一導體層; 形成第三導體材料層,覆蓋所述第二絕緣層以及所述第一導體層的側壁,且與所述第一導體層物理接觸並電性連接;以及 圖案化所述第三導體材料層,以形成第三導體層。
  15. 如申請專利範圍第14項所述之導體-絕緣體-導體電容器的製造方法,其中所述第二導體層的面積小於所述第一導體層的面積,使所述第三導體層呈階梯狀,且所述第三導體層包括: 階梯結構,位於所述第一導體層和所述第二導體層的側邊,其自下而上包括第一階梯部和第二階梯部;以及 頂部,位於所述第二導體層上方,與所述階梯結構的所述第二階梯部電性連接。
  16. 如申請專利範圍第15項所述之導體-絕緣體-導體電容器的製造方法,其中所述第三導體層具有開口,裸露出所述第二導體層上的部分所述第二絕緣層。
  17. 如申請專利範圍第16項所述之導體-絕緣體-導體電容器的製造方法,更包括形成第一插塞和第二插塞,其中所述第一插塞穿過所述開口及所述第二絕緣層,著陸於所述第二導體層,所述第二插塞著陸於所述階梯結構。
  18. 如申請專利範圍第17項所述之導體-絕緣體-導體電容器的製造方法,其中所述第二插塞著陸於所述階梯結構的所述第一階梯部。
  19. 如申請專利範圍第17項所述之導體-絕緣體-導體電容器的製造方法,其中所述第二插塞著陸於所述階梯結構的所述第二階梯部。
  20. 如申請專利範圍第19項所述之導體-絕緣體-導體電容器的製造方法,更包括形成第三插塞,其中所述第三插塞著陸於所述階梯結構的所述第一階梯部。
TW106113685A 2017-04-25 2017-04-25 導體-絕緣體-導體電容器及其製造方法 TWI685980B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106113685A TWI685980B (zh) 2017-04-25 2017-04-25 導體-絕緣體-導體電容器及其製造方法
US15/607,275 US10319521B2 (en) 2017-04-25 2017-05-26 Conductor-insulator-conductor capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106113685A TWI685980B (zh) 2017-04-25 2017-04-25 導體-絕緣體-導體電容器及其製造方法

Publications (2)

Publication Number Publication Date
TW201840006A true TW201840006A (zh) 2018-11-01
TWI685980B TWI685980B (zh) 2020-02-21

Family

ID=63854734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113685A TWI685980B (zh) 2017-04-25 2017-04-25 導體-絕緣體-導體電容器及其製造方法

Country Status (2)

Country Link
US (1) US10319521B2 (zh)
TW (1) TWI685980B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814935B (zh) * 2019-05-03 2023-09-11 南韓商三星電子股份有限公司 半導體裝置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211092B (zh) * 2018-11-22 2023-02-17 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US11563079B2 (en) * 2020-01-08 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Metal insulator metal (MIM) structure and manufacturing method thereof
CN111788649A (zh) * 2020-01-08 2020-10-16 深圳市汇顶科技股份有限公司 电容器及其制作方法
US20220199758A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Carbon electrodes for ferroelectric capacitors
KR20220159521A (ko) * 2021-05-25 2022-12-05 삼성전자주식회사 금속-절연체-금속 커패시터

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777777B1 (en) 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
US20050116276A1 (en) 2003-11-28 2005-06-02 Jing-Horng Gau Metal-insulator-metal (MIM) capacitor and fabrication method for making the same
FR2890783B1 (fr) * 2005-09-12 2007-11-30 St Microelectronics Circuit electronique integre incorporant un condensateur
KR100801849B1 (ko) * 2006-08-29 2008-02-11 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 및 그 제조 방법
KR100852210B1 (ko) * 2007-04-26 2008-08-13 삼성전자주식회사 커패시터 유닛 및 그 형성 방법
JP5051166B2 (ja) * 2009-03-27 2012-10-17 Tdk株式会社 薄膜デバイス
US7915135B2 (en) 2009-04-30 2011-03-29 United Microelectronics Corp. Method of making multi-layer structure for metal-insulator-metal capacitor
JP2012164714A (ja) * 2011-02-03 2012-08-30 Rohm Co Ltd 半導体装置の製造方法および半導体装置
WO2013048522A1 (en) * 2011-10-01 2013-04-04 Intel Corporation On-chip capacitors and methods of assembling same
US8878338B2 (en) * 2012-05-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor for interposers and methods of manufacture thereof
US20140159200A1 (en) * 2012-12-08 2014-06-12 Alvin Leng Sun Loke High-density stacked planar metal-insulator-metal capacitor structure and method for manufacturing same
US9666660B2 (en) * 2013-08-16 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures including metal insulator metal capacitor
US9219110B2 (en) * 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9368392B2 (en) * 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
CN105304615B (zh) * 2014-06-05 2018-03-23 联华电子股份有限公司 半导体结构
FR3030115B1 (fr) * 2014-12-10 2017-12-15 Commissariat Energie Atomique Condensateur a capacite variable comprenant une couche de materiau a changement d'etat et un procede de variation d'une capacite d'un condensateur
US9461106B1 (en) * 2015-03-16 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor and method forming the same
JP6717520B2 (ja) * 2016-07-05 2020-07-01 住友電工デバイス・イノベーション株式会社 コンデンサの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814935B (zh) * 2019-05-03 2023-09-11 南韓商三星電子股份有限公司 半導體裝置
US11791267B2 (en) 2019-05-03 2023-10-17 Samsung Electronics Co., Ltd. Semiconductor devices

Also Published As

Publication number Publication date
TWI685980B (zh) 2020-02-21
US20180308635A1 (en) 2018-10-25
US10319521B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
TWI685980B (zh) 導體-絕緣體-導體電容器及其製造方法
CN108336022B (zh) 半导体器件的互连结构
US9892960B2 (en) Interconnect structure and method of forming the same
US9012297B2 (en) Methods of forming moisture barrier capacitors in semiconductor components
US11764256B2 (en) Semiconductor structure including MIM capacitor
JP5388768B2 (ja) ローカルインターコネクトを備えた半導体装置
TWI609459B (zh) 半導體裝置及其形成方法
JP2007221161A (ja) 半導体デバイスで用いられるキャパシタとその製造方法
US8445991B2 (en) Semiconductor device with MIM capacitor and method for manufacturing the same
US10910382B2 (en) Method for fabricating semiconductor device
US9536822B2 (en) Drawn dummy FeCAP, via and metal structures
US10600568B2 (en) Capacitor and method of fabricating the same
US11257844B2 (en) Ferroelectric random access memory (FRAM) cell
TWI593120B (zh) 電容器結構及其製造方法
TWI832415B (zh) 半導體元件及其形成方法
US11862665B2 (en) Semiconductor structure including MIM capacitor and method of forming the same
US20070007656A1 (en) Semiconductor device and methods thereof
US12027574B2 (en) Resistor structure
US11791371B2 (en) Resistor structure
TWI841279B (zh) 具有可編程部件的半導體元件的製備方法
US20230420493A1 (en) Mim capacitor and method of forming the same
US20230389296A1 (en) Method of manufacturing semiconductor device with programmable feature
US20230389302A1 (en) Semiconductor device with programable feature
KR20080108697A (ko) 커패시터의 형성 방법 및 반도체 소자의 제조방법
TW202347632A (zh) 具有可編程部件的半導體元件的製備方法