TW201838181A - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201838181A
TW201838181A TW106143435A TW106143435A TW201838181A TW 201838181 A TW201838181 A TW 201838181A TW 106143435 A TW106143435 A TW 106143435A TW 106143435 A TW106143435 A TW 106143435A TW 201838181 A TW201838181 A TW 201838181A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
gate electrode
rounded
notch
region
Prior art date
Application number
TW106143435A
Other languages
English (en)
Inventor
津幡恭一
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201838181A publication Critical patent/TW201838181A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • G03F7/2063—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam for the production of exposure masks or reticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明之課題在於提升半導體裝置之特性。 為解決上述課題，將MOS電晶體中形成之活性區AC設計成，俯視觀之具有沿著X方向延伸之邊L1、以及和邊L1對向之邊L2，並且具有從邊L1突出之引出部(突出部)1A、以及從邊L2內縮之缺口部(內縮部)2A。如上述，藉由在和設有引出部1A之邊L1對向的邊L2設置缺口部2A，而對於由圓化部R1產生的活性區AC之增加部分，以由圓化部R2產生的活性區AC之減少部分和其相抵消。藉此，即便將閘極電極GE配置成靠近引出部1A，仍可抑制閘極寬度之變化，提升MOS電晶體之特性。又，可將引出部1A與閘極電極GE兩者之距離D1設定得較小，達到MOS電晶體之細微化。

Description

半導體裝置及半導體裝置之製造方法
本發明有關一種半導體裝置及半導體裝置之製造方法，尤其是一種適宜使用於具有MOS(Metal Oxide Semiconductor)電晶體之半導體裝置者。
在本發明所屬技術領域中，維持MOS電晶體之特性，同時達到細微化之技術係屬重要。例如，為了將設計在倍縮光罩上之圖案(以下稱倍縮光罩圖案)高精度地轉印到半導體元件之構成膜，人們採用以光學模擬對倍縮光罩圖案進行修正的技術。
例如，日本特開2006－58413號公報(專利文獻1)揭示一種技術，依據進行OPC(optical proximity correction)修正得到之圖案進行光罩的形成，並利用所形成之光罩進行晶圓處理。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開2006－58413號公報
［發明欲解決之課題］
本發明人致力於研究如何使具有MOS電晶體的半導體基板之特性提升。
MOS電晶體具有以分離絕緣區所區隔的活性區、在其上隔著閘極絕緣膜所配置的閘極電極、配置在該閘極電極的兩側之半導體基板中的源極、汲極區。另外，此MOS電晶體之活性區或閘極電極對應於電路佈局，而加工成各種形狀。例如，在活性區設置和源極、汲極區連接之引出部，並且在閘極電極設置作為連接區的加寬部。此種引出部或加寬部之圖案，雖然就其俯視形狀而言設置角部，但是如隨後詳細說明般，存在無法高精度地進行角部加工，而導致半導體裝置之元件特性劣化的問題。
對此，雖然有人使用例如上述OPC修正的提高加工精度之技術，但是因為加工精度有其限度，故需要研究一種裝置構成或其製造方法，無關乎加工精度，而能夠維持半導體裝置之特性。
至於其他課題與新特徵，由本說明書之記載及附加圖式清楚可知。 ［解決課題之手段］
在此，將本案揭示的代表性實施態樣所示之構成的概要簡單說明如下。
本案揭示的代表性實施態樣所示之半導體裝置，就矩形之活性區或閘極電極的俯視形狀而言，以和設在一長邊之突出部(引出部)對應的方式，在另一長邊設置缺口部。
本案揭示之代表性實施態樣所示的半導體裝置之製造方法，在矩形之活性區或閘極電極的形成步驟中，以和設在一長邊之突出部對應的方式，在另一長邊設置缺口部。 ［發明之效果］
依本案揭示的代表性實施態樣所示之半導體裝置，可提升其特性。
依本案揭示的代表性實施態樣所示的半導體裝置之製造方法，可製造特性優良的半導體裝置。
在以下之實施態樣中，為方便說明起見有其必要時，分成複數之部分或實施態樣進行說明。但是，除了特別明示的情形之外，其等並非彼此無關，而係一方為另一方之部分或全部的變形例、應用例、詳細說明、補充說明等之關係。又，在以下之實施態樣中，在提及要素的數等(包含個數、數值、數量、範圍等)之時，除了特別明示的情形、以及技術原理上顯然限定於特定之數的情形等之外，並不限定於該特定之數，乃在特定之數以上或以下亦可。
進而，在以下之實施態樣中，其構成要素(亦包含要素步驟等)除了特別明示的情形、以及技術原理上顯然必要的情形等之外，並非絕對必要。同樣地，在以下之實施態樣中，在提及構成要素等之形狀、位置關係等時，除了特別明示的情形、以及技術原理上顯然並非如此的情形等之外，包含實質上和該形狀等近似或類似者等。此對於上述的數等(包含個數、數值、數量、範圍等)而言亦同。
以下，根據圖式對實施態樣進行詳細的說明。又，在用以說明實施態樣的所有圖式中，對具有同一功能之構件標註同一或相關的符號，而省略重複的說明。又，在有複數的類似之構件(部位)的情形，有時在符號總稱追加記號，而顯示個別或特定之部位。另外，在以下之實施態樣中，除了特別必要的情形之外，原則上不對同一或同樣之部分重複進行說明。
又，在實施態樣所使用之圖式中，為使得圖式易於檢視，剖面圖亦有省略影線的情形。另一方面，為使得圖式易於檢視，俯視圖亦有標註影線的情形。
又，在剖面圖及俯視圖中，各部位之大小並不對應於實際元件，為使得圖式易於理解，有時將特定之部位顯示成相對上較大。又，在剖面圖與俯視圖彼此對應的情形，同樣為使圖式易於理解，有時將特定之部位顯示成相對上較大。
(實施態樣一) 以下，一面參照圖式，一面針對本實施態樣的半導體裝置之構造進行說明。
[構造說明] 圖1係示意地顯示本實施態樣的半導體裝置之構成的俯視圖。圖2係顯示本實施態樣的半導體裝置之構成的剖面圖。圖2對應於例如圖1之A－A剖面部。
如圖1及圖2所示，本實施態樣之半導體裝置具有MOS電晶體。在此，針對具有n型MOS電晶體(亦稱為n通道MOSFET)作為MOS電晶體的情形進行說明。
n型MOS電晶體形成在半導體基板S中所設有的p型井區(亦稱為p型擴散層區)PW之主要表面。亦即，n型MOS電晶體具有隔著閘極絕緣膜GI形成在p型井區PW上的閘極電極GE、以及形成在其兩側之半導體基板(p型井區PW)S中的源極、汲極區(擴散層)。此源極、汲極區由低濃度n型半導體區NM與高濃度n型半導體區NP構成。此種構成稱為LDD構造。在閘極電極GE之兩側形成側壁絕緣膜SW，低濃度n型半導體區NM自對準於閘極電極GE之側面而形成，高濃度n型半導體區NP自對準於側壁絕緣膜SW之側面而形成。
又，在高濃度n型半導體區NP和閘極電極GE之上部，以自行對準金屬矽化(Salicide, Self Aligned Silicide)技術等，形成有金屬矽化物層(金屬矽化物膜)SIL。金屬矽化物層SIL由例如鈷矽化物層構成。在此金屬矽化物層SIL上形成有插塞(接觸部)P1。插塞P1由填埋入層間絕緣膜IL1中之連接孔C1內的導電膜構成。
上述n型MOS電晶體形成在被元件分離部STI所包圍之活性區AC(圖1)。元件分離部STI由填埋入元件分離溝T的絕緣膜構成。又，活性區AC為例如p型井區PW之露出區域。在此，本實施態樣之n型MOS電晶體設置在活性區AC之中的電晶體區TA。
此電晶體區TA係具有沿著X方向延伸之長邊的大致矩形區域。具有沿著Y方向延伸之長邊的大致矩形之閘極電極GE配置成橫貫該電晶體區TA。又，閘極電極GE之一端為加寬部，在其上配置插塞P1。又，於電晶體區TA中，閘極電極GE之兩側為源極、汲極區。在圖1中，閘極電極GE的左側之區域係利用引出部(亦稱為突出部)1A和連接區(亦稱為電源連接部)CA連接。因此，電晶體區TA與引出部1A兩者之連接部為彎曲部。如上述，活性區AC包含電晶體區TA、引出部1A及連接區CA。在此，於電晶體區TA中，在和引出部1A對應之位置設有缺口部2A。
亦即，電晶體區TA具有從沿著X方向延伸之邊(長邊)L1突出的引出部1A、以及從沿著X方向延伸之邊(長邊)L2內縮的缺口部2A。其等設置在閘極電極GE的至少一側(在圖1中為左側)之源極、汲極區。引出部1A之在X方向上的長度為L1AX，在Y方向上的長度為L1AY，缺口部2A之在X方向上的長度為L2AX，在Y方向上的長度為L2AY。D1為引出部1A與閘極電極GE兩者之距離，D2為缺口部2A與閘極電極GE兩者之距離。
如上述，藉由在和設有引出部1A之邊L1對向的邊L2設置缺口部2A，可達到半導體裝置之細微化，並且可提升半導體裝置之特性。
圖3係顯示本實施態樣的半導體裝置之活性區的俯視圖。圖4係顯示在本實施態樣之半導體裝置的製程使用之倍縮光罩圖案的俯視圖。
在圖1中，顯示倍縮光罩圖案(亦稱為光罩圖案)之形狀，並將活性區AC記載成具有由交叉成大致90°之邊所構成的角部(亦稱為直角部)之形狀。但是，角部實際上如圖3所示般產生圓化的情形。
此種圓化之現象來自以下原因：(1)在進行光阻膜PR之曝光或顯影時，因為光學圖像不清晰等，而圖案之角部產生圓化的情形。(2)在以光阻為遮罩進行蝕刻時，角部產生圓化的情形。(3)在形成倍縮光罩圖案時，圖案之角部便產生圓化的情形。如上述，於活性區AC之圖案中，例如沿著X方向延伸之邊L1與引出部1A兩者的交叉部分，難以形成由交叉成大致90°之邊構成的角部，而如圖3所示，角部產生圓化的情形。
如上述，在產生圓化的情形時，如圖5所示，在沿著X方向延伸之邊L1與引出部1A兩者的交叉部分之附近配置閘極電極GE時，如圖6(a)所示，為了避免閘極電極GE蓋住圓化的區域，必須使引出部1A與閘極電極GE兩者的距離D1較大。例如，必須將距離D1設為60nm以上。又，當不考量此種情況，而如圖6(b)所示般，為了達到細微化，將閘極電極GE配置成靠近引出部1A時，閘極電極GE和圓化之區域重疊，導致閘極寬度W變大。圖5及圖6係顯示比較例的半導體裝置之構成的俯視圖。
如上述，在比較例的半導體裝置中，無法達到半導體裝置之細微化，並且因為閘極寬度之變化，而無法維持半導體裝置的所希望之特性。
相對於此，依本實施態樣，如圖7所示，因為在和引出部1A對應之位置設置缺口部2A，沿著X方向延伸之邊L2與缺口部2A兩者的交叉部分產生圓化的情形，而活性區AC減少。因此，對於在沿著X方向延伸之邊L1與引出部1A兩者的交叉部分所增加之活性區AC，可藉由在沿著X方向延伸之邊L2與缺口部2A兩者的交叉部分所減少之活性區AC加以調整。又，以圓化部R1表示「沿著X方向延伸之邊L1與引出部1A兩者的交叉部分所增加之活性區AC」，以圓化部R2表示「沿著X方向延伸之邊L2與缺口部2A兩者的交叉部分所減少之活性區AC」。
如上述，對於由圓化部R1產生的活性區AC之增加部分，以由圓化部R2產生的活性區AC之減少部分和其相抵消，藉此即便將閘極電極GE配置成靠近引出部1A，仍可抑制閘極寬度(W)之變化，提升MOS電晶體之特性。又，可將引出部1A與閘極電極GE兩者之距離D1設定得較小，達到MOS電晶體之細微化。圖7係顯示本實施態樣的半導體裝置之構成的俯視圖。
圖8係顯示設置缺口部時與未設置缺口部時之有效擴散層寬度的圖式。就沿著X方向延伸的電晶體區TA與連接區CA兩者以沿著Y方向延伸之引出部1A進行連接的形狀之活性區AC，針對如(a1)所示般設置缺口部2A的情形、與如(b1)所示般未設置缺口部2A的情形進行研究。將設有缺口部2A時之SEM照片顯示於(a2)，將未設置缺口部2A時之SEM照片顯示於(b2)。又，在圖8中，為提高圖案之對稱性，設有兩處缺口部2A。
比較圖8之(a2)與(b2)顯然可知，作為有效擴散層寬度的活性區之AB間的距離係在(b2)中，隨著從圖中之右側開始往左側靠近引出部1A而逐漸變大。相對於此，在設有缺口部2A之(a2)中，有效擴散層寬度(AB間)雖然朝上側偏過去，但即使從圖中之右側開始往左側靠近引出部1A，有效擴散層寬度(AB間)仍然幾乎沒有變化。圖8(c)顯示對應於X方向上之位置的有效擴散層寬度[nm]。就橫軸而言，數值較大的一邊為引出部1A側。圖形(b)對應於未設缺口部2A的(b2)，圖形(a)對應於設有缺口部2A的(a2)。由此等圖形亦顯然可知，在圖形(b)中，隨著X方向上之位置朝引出部1A靠近，有效擴散層寬度變大；在圖形(a)中，即使X方向上之位置朝引出部1A靠近，有效擴散層寬度仍然幾乎未加大，亦即有效擴散層寬度之變化小。
如上述，依本實施態樣，藉由在和設有引出部1A之邊L1對向的邊L2設置缺口部2A，可將引出部1A與閘極電極GE兩者之間的有效擴散層寬度之變化加以抑制，減少閘極寬度之差異，而達到半導體裝置的特性之提升。又，即便使得引出部1A與閘極電極GE兩者之距離較小，仍可維持所希望的半導體裝置之特性，達到半導體裝置之細微化。
接著，針對缺口部2A之大小、以及引出部1A、閘極電極GE與缺口部2A三者的位置關係進行說明。圖9係顯示缺口部之大小、以及引出部、閘極電極與缺口部三者之位置關係的圖式。
如圖9(a)、(b)、(c)所示，當缺口部2A之在Y方向上的長度(L2AY)以L2AY1、L2AY2、L2AY3之順序變大時，圓化部(在沿著X方向延伸之邊L2與缺口部2A兩者的交叉部分所減少之活性區AC)R2依序變大。換言之，當缺口部2A之在Y方向上的長度(L2AY)變大時，圓化部R2的端部(邊緣)之曲率半徑r2變大。又，當缺口部2A之在Y方向上的長度(L2AY)變大時，圓化部R2的端部之曲線變緩。當缺口部2A之在Y方向上的長度(L2AY)變大時，圓化部R2的端部之曲率變小。
如上述，藉由調整缺口部2A之在Y方向上的長度(L2AY)，可調整圓化部R2之大小。此缺口部2A之在Y方向上的長度(L2AY)對應於「例如大致矩形的缺口部2A之沿著Y方向延伸的邊之中位於閘極電極GE側之邊的假想長度」。
又，在圖1中，將引出部1A與閘極電極GE兩者之距離D1設為和缺口部2A與閘極電極GE兩者之距離D2相同程度。但是，距離D2亦即缺口部2A之位置不限於此。
例如圖9(d)所示，即便是距離D2大於距離D1的情形，藉由將圓化部R2設計得較大，仍可以如前述一面參照圖7一面說明之內容般，對於由圓化部R1產生的活性區AC之增加部分，以由圓化部R2產生的活性區AC之減少部分和其相抵消。
在此，針對引出部1A、閘極電極GE與缺口部2A三者之位置關係，將其較佳的範圍顯示於下。
距離D1較佳係設在閘極長度L之兩倍以下(D1≦2×L)。又，距離D2較佳係設在距離D1以上，且在距離D1、與「引出部1A之在X方向上的長度(L1AX)之兩倍」兩者的和以下(D1≦D2≦D1＋2×L1AX)。進而，距離D2更佳係設在距離D1以上，且在距離D1、與「引出部1A之在X方向上的長度(L1AX)」兩者的和以下(D1≦D2≦D1＋L1AX)。此時，大致矩形的缺口部2A之沿著Y方向延伸的邊之中，位於閘極電極GE側的邊將配置在和引出部1A對應之位置。
如上述，缺口部2A之大小、或引出部1A、閘極電極GE與缺口部2A三者的位置關係可設為各種狀態。例如，針對倍縮光罩圖案、或圓化部R1及R2之形狀，可根據微影模擬或實驗數據，將缺口部2A之形狀或位置加以調整。
[製法說明] 接著，一面參照圖10～圖21，一面針對本實施態樣的半導體裝置之製造方法進行說明，並使其構成達到明確化。圖10、圖11、圖13、圖15～圖21係顯示本實施態樣的半導體裝置之製程的剖面圖。圖12係顯示本實施態樣的半導體裝置之製程使用的倍縮光罩圖案之俯視圖。圖14係顯示本實施態樣的半導體裝置之製程的俯視圖。
首先，如圖10所示，作為半導體基板S，準備由具有例如1～10Ωcm程度之比電阻的p型單晶矽所構成之基板。
接著，如圖11所示，在半導體基板上形成硬遮罩HM(例如由氧化矽膜和其上之氮化矽膜所構成的疊層膜)，進而在硬遮罩HM上形成光阻膜PR。接著，使用光微影技術進行曝光、顯影，藉以將元件分離區(亦稱為分離絕緣區)之光阻膜PR去除。例如圖12所示，將倍縮光罩圖案轉印(曝光)到光阻膜PR，並使得元件分離區以外之區域(活性區)的光阻膜PR硬化。然後，藉由對光阻膜PR進行顯影，以將元件分離區之光阻膜PR去除。倍縮光罩圖案RP包含和電晶體區TA、引出部1A、連接區CA、缺口部2A對應之各部位(RTA、R1A、RCA、R2A)。又，倍縮光罩圖案RP、和使用其加工得到的圖案之大小並非必要為1：1，乃有時會縮小。
此時，如前述，因為倍縮光罩圖案RP的角部之圓化(參照圖12)，對應之光阻膜PR的角部會圓化。又，依光阻膜PR之感光性，角部亦會圓化。另外，對光阻膜PR進行顯影時，角部亦會圓化。
接著，以光阻膜(遮罩膜)PR為遮罩，對硬遮罩HM進行蝕刻之後，藉由灰化等去除光阻膜PR。在進行此硬遮罩HM之蝕刻時，角部亦會圓化。又，將如上述使用光微影技術及蝕刻技術進行的膜(此處為硬遮罩HM)之加工稱為圖案化。
其後，如圖13所示，以硬遮罩(遮罩膜)HM為遮罩，對半導體基板S進行蝕刻，藉以形成元件分離溝T。換言之，形成以元件分離溝T所區隔的活性區AC(參照圖14)。此時，活性區AC之俯視形狀(圖案)如圖14所示，其角部係圓化。雖然如此，由圓化部R1產生的活性區AC之增加部分，已經以由圓化部R2產生的活性區AC之減少部分加以調整(參照圖7)，引出部1A之附近的活性區AC之寬度W的變化已獲得抑制。
接下來，使用CVD法等，在包含元件分離溝T之內部的硬遮罩HM上沉積氧化矽膜，並且使用CMP法等，去除元件分離溝的外部之氧化矽膜。以此方式，將氧化矽膜等之絕緣膜填埋入元件分離溝之內部，而形成元件分離部STI。此種元件分離法稱為STI(Shallow Trench Isolation)法。然後，去除硬遮罩HM，並調整元件分離部STI之高度(圖15)。
接著，如圖16所示，在半導體基板(活性區AC)S中形成p型井區PW。例如，以在p型井區PW之形成區域形成開口的光阻膜(未圖示)為遮罩，對半導體基板(活性區AC)S進行p型雜質的離子植入，藉以形成p型井區PW。然後，藉由灰化處理等去除上述光阻膜(未圖示)。
接下來，如圖17所示，形成閘極絕緣膜GI及閘極電極GE。例如，藉由對半導體基板S進行熱處理(熱氧化處理)等，以在p型井區PW之表面形成由氧化矽膜等構成的閘極絕緣膜GI。閘極絕緣膜GI亦可使用以CVD法所形成之膜，而不使用熱氧化膜。又，不僅是氧化膜，使用氮化膜或高介電常數膜(High−k膜)亦可。然後，在閘極絕緣膜GI上，以CVD法等沉積多晶矽膜(閘極電極層)作為導電膜。又，藉由使用光微影技術及乾蝕刻技術對其進行圖案化，以形成閘極電極GE。
接著，如圖18、圖19所示，在閘極電極GE的兩側之p型井區PW中，形成LDD構造之源極、汲極區。例如圖18所示，藉由將砷(As)或磷(P)等之n型雜質(n型雜質離子)植入到閘極電極GE的兩側之p型井區PW中，以形成n－ 型半導體區NM。此時，n－ 型半導體區NM自對準於閘極電極GE之側壁而形成。接著，如圖19所示，在閘極電極GE之側壁部形成側壁絕緣膜SW。例如，藉由在包含閘極電極GE上之半導體基板S上沉積氧化矽膜等之絕緣膜，並對此絕緣膜進行回蝕，以在閘極電極GE之側壁部形成側壁絕緣膜SW。作為側壁絕緣膜SW，除了單層的氧化矽膜之外，使用單層的氮化矽膜、或氧化矽膜與氮化矽膜兩者的疊層膜等之絕緣膜亦可。
接著，例如以閘極電極GE及側壁絕緣膜SW為遮罩，將砷(As)或磷(P)等之n型雜質植入到p型井區PW中，藉此形成n＋ 型半導體區NP。此時，n＋ 型半導體區NP自對準於閘極電極GE之側壁的側壁絕緣膜SW而形成。以此方式，形成由n－ 型半導體區NM與n＋ 型半導體區NP所構成的LDD構造之源極、汲極區。n＋ 型半導體區NP的雜質濃度相較於n－ 型半導體區NM為高，且接合之深度較深。
接下來，進行用以使得被導入到源極、汲極區之雜質活性化的熱處理(活性化處理)。
依以上之步驟，可形成n型MOS電晶體。又，藉由將雜質之導電類型設定為相反導電類型，可形成p型MOS電晶體。
其後，如圖20所示，使用自行對準金屬矽化技術，在源極、汲極區(n＋ 型半導體區NP)及閘極電極GE之上部，分別形成金屬矽化物層SIL。藉由此金屬矽化物層SIL，可使得擴散電阻或接觸電阻等達到低阻抗化。例如，藉由在包含閘極電極GE上之半導體基板S上形成例如Co膜作為金屬膜，並對半導體基板施加熱處理，以使得源極、汲極區與該金屬膜產生反應，且使閘極電極GE與該金屬膜產生反應。藉此，可在源極、汲極區(n＋ 型半導體區NP)和閘極電極GE之上部，分別形成CoSix(鈷矽化物)作為金屬矽化物層SIL。然後，將未反應之金屬膜去除。
接著，如圖21所示，形成層間絕緣膜IL1。例如，在半導體基板S上，使用CVD法等形成由氮化矽膜等構成的絕緣膜IL1a，接著在絕緣膜IL1a上，使用CVD法等形成由較厚之氧化矽膜等構成的絕緣膜IL1b。藉此，形成由絕緣膜IL1a與絕緣膜IL1b之疊層膜所構成的層間絕緣膜IL1。其後，使用在插塞P1之形成區域形成開口的光阻膜(未圖示)作為遮罩，對層間絕緣膜IL1(IL1a、IL1b)進行蝕刻，而形成連接孔C1。接著，去除該光阻膜(未圖示)，並在包含連接孔C1之內部的層間絕緣膜IL1上，沉積阻隔膜(未圖示)與金屬膜(例如鎢膜)兩者之疊層膜作為導電膜。然後，使用CMP法等，將所沉積的導電膜之中在連接孔C1以外的導電膜加以去除。如上述，藉由將導電膜填埋入連接孔C1內，以形成插塞P1(參照圖1、圖2)。
然後，在包含插塞P1上之層間絕緣膜IL1上形成配線(未圖示)。例如，藉由在包含插塞P1上的層間絕緣膜IL1上沉積Al膜等之導電膜，並且進行圖案化，以形成配線。又，以金屬鑲嵌法形成配線亦可。例如，藉由在層間絕緣膜IL1上形成絕緣膜，並且進行圖案化以形成配線溝槽之後，將銅膜等之導電膜填埋入此配線溝槽內，藉以形成配線。
進而，藉由重複形成層間絕緣膜、插塞及配線，以形成多層之配線亦可。然後，例如在最上層配線上形成保護膜，並且以最上層配線之一部分(接墊電極)露出的方式，去除最上層配線上之保護膜。
依以上之步驟，可形成本實施態樣之半導體裝置。
(實施態樣二) 在本實施態樣中，針對使用有OPC修正與缺口部之組合的倍縮光罩圖案進行之半導體裝置的製造方法進行說明。
圖22係顯示本實施態樣之半導體裝置的製程使用之倍縮光罩圖案的俯視圖。圖23係顯示本實施態樣的半導體裝置之活性區的俯視圖。
如圖22所示，倍縮光罩圖案RP包含和電晶體區TA、引出部1A、連接區CA及缺口部2A對應之各部位(RTA、R1A、RCA、R2A)。在此，於圖22所示之倍縮光罩圖案RP中，在和電晶體區TA對應之部位RTA、與和引出部1A對應之部位R1A兩者的交叉部分，形成有基於OPC修正的修正圖案RCP。在此，於該交叉部分，設有大致L字形之缺口圖案作為修正圖案RCP。
在使用具有此種修正圖案RCP之倍縮光罩，對光阻膜、硬遮罩HM或半導體基板S進行加工時，於該等俯視形狀中，位在交叉部分之圓化得以緩和。換言之，形成更急彎之曲線，而成為更接近直角之角部(圖23)。
例如，在圖23中，針對和修正圖案RCP對應之活性區AC的角部亦即圓化部R1、與為活性區AC之角部但不對應於修正圖案RCP的角部亦即圓化部R3進行比較。圓化部R1於沿著X方向延伸之邊L1與引出部1A兩者的交叉部分中，位在閘極電極(GE)之配置側。圓化部R3於沿著X方向延伸之邊L1與引出部1A兩者的交叉部分中，位在和閘極電極(GE)之配置側相反的一側。圓化部R1的端部之曲率半徑r1相較於圓化部R3的端部之曲率半徑r3為小。又，圓化部R1的端部之曲率相較於圓化部R3的端部之曲率為大。相較於圓化部R3的端部，圓化部R1的端部之曲線較為急彎。如上述，藉由修正圖案RCP之效果，可使得閘極電極(GE)之配置側的圓化部R1之曲率半徑r1較小。
另外，在使用修正圖案RCP，使圓化部R1之曲率半徑r1較小時，由缺口部2A產生的圓化部R2之曲率半徑亦可較小。也就是說，如前述，可使得缺口部2A之在Y方向上的長度(L2AY)較小。
在本實施態樣之半導體裝置中，除了圖23所示的活性區AC之俯視形狀以外的構成，均和一面參照圖1、圖2及圖7等一面說明的實施態樣一之情形相同。又，本實施態樣的半導體裝置之製程，除了使用圖22所示之倍縮光罩圖案，而形成硬遮罩HM上的光阻膜PR(參照圖11)之外，均和實施態樣一的情形(參照圖10～圖21)相同。
又，在本實施態樣中，例示大致L字形之缺口圖案作為修正圖案RCP，但修正圖案RCP之形狀並無限制。在OPC修正中，考量光之繞射現象等，而在倍縮光罩圖案的圖形之角部等追加修正用圖案。例如，依事先根據微影模擬或實驗數據而決定之修正規則(形狀或修正量)，而採用佈局驗證工具(DRC)之圖形演算功能等，設計修正圖案之形狀。
(實施態樣三) 於本實施態樣中，藉由在具有缺口部(內縮部)2A之活性區AC設置突出部1A，以將閘極電極GE附近的活性區AC之寬度的變化加以抑制。
圖24係顯示本實施態樣的半導體裝置之活性區的俯視圖。圖25係顯示在本實施態樣的半導體裝置之製程使用的倍縮光罩圖案之俯視圖。
本實施態樣如圖24所示，在活性區AC設有從沿著X方向延伸之邊L1內縮的缺口部(內縮部)2A。而且，在和該缺口部2A對應之位置設有突出部1A。又，閘極電極GE在缺口部(內縮部)2A或突出部1A之附近，配置成橫切活性區AC。又，在圖25所示之倍縮光罩圖案RP中，設有和缺口部(內縮部)2A對應之部位R2A、以及和突出部1A對應之部位R1A。
同樣地，此時藉由在和設有缺口部(內縮部)2A之邊L1對向的邊L2設置突出部1A，可對於在沿著X方向延伸之邊L1與缺口部(內縮部)2A兩者的交叉部分所減少之活性區(圓化部R2)AC，以在沿著X方向延伸之邊L2與突出部1A兩者的交叉部分所增加之活性區(圓化部R1)AC進行調整。因此，即便將閘極電極GE配置成靠近缺口部(內縮部)2A，仍可抑制閘極寬度之變化，提升MOS電晶體之特性。又，可將缺口部(內縮部)2A與閘極電極GE兩者之距離設定得較小，達到MOS電晶體之細微化。
在本實施態樣之半導體裝置中，可將閘極電極GE附近之剖面形狀設計成和一面參照圖2等一面說明的實施態樣一之情形相同。又，本實施態樣的半導體裝置可使用圖25所示之倍縮光罩圖案，以和實施態樣一之情形(參照圖10～圖21)同樣的方式形成。
(實施態樣四) 在上述實施態樣一～三中，藉由設計活性區AC之形狀，以對於因為靠近閘極電極GE的角部之圓化造成閘極寬度變化的情形進行抑制，但有時候問題在於閘極長度之變化。例如，在閘極電極GE之加寬部(接觸部、閘極接墊)中，因為靠近活性區AC的角部之圓化而閘極長度會變化。在本實施態樣中，藉由設計閘極電極GE之形狀，以抑制閘極長度變化的情形。
圖26係顯示本實施態樣的半導體裝置之構成的俯視圖。本實施態樣如圖26所示，以橫貫具有沿著X方向延伸之長邊的大致矩形之活性區AC的方式，配置具有沿著Y方向延伸之長邊的大致矩形之閘極電極GE。此閘極電極GE之一端(圖26為下側)為加寬部GWP，在其上配置插塞P1。又，在活性區AC中，閘極電極GE之兩側為源極、汲極區，在此等區域上亦配置插塞P1。
在此，於本實施態樣中，閘極電極GE之加寬部GWP具有從沿著Y方向延伸之邊L1突出的突出部。而且，加寬部GWP具有從沿著Y方向延伸之邊L2內縮的缺口部2A。又，在對此閘極電極GE進行加工時之倍縮光罩圖案(RP)中，設有和加寬部(包含上述突出部)GWP對應的部位、以及和缺口部2A對應的部位。
如上述，藉由在和突出部附近之邊L1對向的邊L2設置缺口部2A，可對於在沿著Y方向延伸之邊L1與加寬部(突出部)GWP兩者的交叉部分所增加之閘極電極(圓化部R1)GE，以在沿著Y方向延伸之邊L2與缺口部2A兩者的交叉部分所減少之閘極電極(圓化部R2)GE進行調整。
因此，即使將活性區AC與加寬部GWP配置成彼此靠近，而其等之距離D2變小時，仍可抑制閘極長度L之變化，如此可提升MOS電晶體之特性。又，可將上述距離D2設定得較小，達到MOS電晶體之細微化。
在本實施態樣的半導體裝置中，閘極電極GE附近之剖面形狀可設計成和一面參照圖2等一面說明的實施態樣一之情形相同。又，本實施態樣之半導體裝置可使用前述之倍縮光罩圖案，以和實施態樣一之情形(參照圖10～圖21)同樣的方式形成。
(實施態樣五) 在上述實施態樣一(圖1)中，以設置一個n型MOS電晶體之半導體裝置為例進行說明。但是如前所述，設置p型MOS電晶體亦可，設置n型MOS電晶體與p型MOS電晶體(CMOS(complementary metal oxide semiconductor)電晶體)亦可。
又，以實施態樣一之圖1等所示的一個n型MOS電晶體為單位晶胞(亦稱為基本晶胞)，而設置複數晶胞(n型MOS電晶體)亦可。
圖27係顯示本實施態樣的半導體裝置之構成的俯視圖。本實施態樣係就實施態樣一，配置四個(2×2個)「一面參照圖1等一面說明的一個n型MOS電晶體(單位晶胞)」。亦即，圖中的右上側之單位晶胞相對於Y軸而對稱配置，進一步該等兩個單位晶胞相對於X軸而對稱配置。又，單位晶胞之個數並無限制，亦可多於四個。
在本實施態樣中，同樣藉由在和設有引出部1A之邊L1對向的邊L2設置缺口部2A，可達到半導體裝置之細微化。又，可達到半導體裝置的特性之提升。
進而，在如本實施態樣般具有複數之單位晶胞的半導體裝置中，單位晶胞之細微化、以及抑制各該單位晶胞的特性之差異所得到的效果係屬較大。
又，圖28所示，在單位晶胞中，不僅是在活性區AC設置缺口部2A的構成，在閘極電極GE之加寬部GWP設置缺口部2AG亦可。圖28係顯示本實施態樣的半導體裝置之另一構成的俯視圖。依圖28所示之半導體裝置，在單位晶胞中，可將X方向及Y方向上之間距縮小。又，在各單位晶胞中，可抑制閘極長度及閘極寬度的差異。
以上，針對本發明人所完成之發明，依據其實施態樣進行具體的說明。但是，本發明不限於上述實施態樣，在不脫離其要旨的範圍內可進行各種變更係屬當然。
例如，在圖1等之中，將缺口部2A之俯視形狀設計成大致矩形(矩形)，但設計成三角形或凸形亦可。圖29係顯示缺口部之形狀例的俯視圖。如圖29(a)所示，圓化部R2之形狀依例如邊L2、以及和邊L2交叉的假想邊LL之長度而定。因此，就缺口部2A之俯視形狀而言，只要是具有和邊L2交叉之假想邊LL的形狀，亦可例如圖29(b)所示般呈三角形。又，為五角形以上之多角形亦可。
又，如圖29(c)所示，將缺口部2A之俯視形狀設計成凸形亦可。如上述，缺口部2A與邊L2兩者之交叉區域的俯視形狀有階梯形狀部分亦可。
另外，例如圓化部R2之端部(邊緣)並非必要為正圓形的圓弧，亦可為例如橢圓之一部分。又，上述實施態樣例示活性區與閘極電極，但是在形成類似之位置關係的其他圖案適用上述實施態樣的構成亦可。
[附記1] 本發明提供一種半導體裝置之製造方法，包含： 步驟(a) ，形成區隔半導體基板之活性區的元件分離區； 步驟(b) ，係在沿著第一方向延伸之該活性區上，隔著閘極絕緣膜而形成閘極電極的步驟，以橫切於該活性區上之方式，形成沿著和該第一方向交叉之第二方向延伸的閘極電極； 步驟(c) ，在該閘極電極的兩側之該半導體基板中形成源極、汲極區；其中 該步驟(b)包含： 步驟(b1) ，在該半導體基板上之導電膜上形成遮罩膜，使用倍縮光罩圖案對該遮罩膜進行加工； 步驟(b2) ，以該遮罩膜為遮罩，對該導電膜進行加工，藉以形成該閘極電極； 在該步驟(b)形成之該閘極電極，俯視觀之具有沿著該第二方向延伸的第一邊、以及和該第一邊對向的第二邊，並且具有從該第一邊突出的突出部、以及從該第二邊內縮的缺口部。
[附記2] 本發明提供一種半導體裝置之製造方法，在附記1所記載的半導體裝置之製造方法中， 該倍縮光罩圖案，俯視觀之具有沿著該第二方向延伸之第一倍縮光罩邊、以及和該第一倍縮光罩邊對向之第二倍縮光罩邊，並且具有從該第一倍縮光罩邊突出之倍縮光罩突出部、以及從該第二倍縮光罩邊內縮之倍縮光罩缺口部。
1A‧‧‧引出部(突出部)
2A‧‧‧缺口部(內縮部)
2AG‧‧‧缺口部
AC‧‧‧活性區
C1‧‧‧連接孔
CA‧‧‧連接區
GE‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
GWP‧‧‧加寬部(突出部)
HM‧‧‧硬遮罩
IL1‧‧‧層間絕緣膜
IL1a、IL1b‧‧‧絕緣膜
L‧‧‧閘極長度
LL‧‧‧假想邊
D1‧‧‧引出部1A與閘極電極GE兩者之距離
D2‧‧‧缺口部2A與閘極電極GE兩者之距離
L1AX‧‧‧引出部1A之在X方向上的長度
L1AY‧‧‧引出部1A之在Y方向上的長度
L2AX‧‧‧缺口部2A之在X方向上的長度
L2AY‧‧‧缺口部2A之在Y方向上的長度
NM‧‧‧低濃度n型半導體區
NP‧‧‧高濃度n型半導體區
P1‧‧‧插塞
PR‧‧‧光阻膜
PW‧‧‧p型井區
R1、R2、R3‧‧‧圓化部
r1、r21〜r23、r3‧‧‧曲率半徑
RP‧‧‧倍縮光罩圖案
R1A‧‧‧倍縮光罩圖案RP包含之和引出部1A對應的部位
R2A‧‧‧倍縮光罩圖案RP包含之和缺口部2A對應的部位
RCA‧‧‧倍縮光罩圖案RP包含之和連接區CA對應的部位
RTA‧‧‧倍縮光罩圖案RP包含之和電晶體區TA對應的部位
RCP‧‧‧修正圖案
S‧‧‧半導體基板
SIL‧‧‧金屬矽化物層
STI‧‧‧元件分離部
SW‧‧‧側壁絕緣膜
T‧‧‧元件分離溝
TA‧‧‧電晶體區
W‧‧‧閘極寬度
[圖1] 係示意地顯示實施態樣一的半導體裝置之構成的俯視圖。 [圖2] 係顯示實施態樣一的半導體裝置之構成的剖面圖。 [圖3] 係顯示實施態樣一的半導體裝置之活性區的俯視圖。 [圖4] 係顯示於實施態樣一的半導體裝置之製程使用的倍縮光罩圖案之俯視圖。 [圖5] 係顯示比較例的半導體裝置之構成的俯視圖。 [圖6](a)、(b) 係顯示比較例的半導體裝置之構成的俯視圖。 [圖7] 係顯示實施態樣一的半導體裝置之構成的俯視圖。 [圖8](a1)~(c) 係顯示設置缺口部的情形與未設置缺口部的情形之有效擴散層寬度的圖式。 [圖9](a)~(d) 係顯示缺口部之大小、以及引出部、閘極電極與缺口部三者之位置關係的圖式。 [圖10] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖11] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖12] 係顯示於實施態樣一的半導體裝置之製程使用的倍縮光罩圖案之俯視圖。 [圖13] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖14] 係顯示實施態樣一的半導體裝置之製程的俯視圖。 [圖15] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖16] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖17] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖18] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖19] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖20] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖21] 係顯示實施態樣一的半導體裝置之製程的剖面圖。 [圖22] 係顯示於實施態樣二的半導體裝置之製程使用的倍縮光罩圖案之俯視圖。 [圖23] 係顯示實施態樣二的半導體裝置之活性區的俯視圖。 [圖24] 係顯示實施態樣三的半導體裝置之活性區的俯視圖。 [圖25] 係顯示於實施態樣三的半導體裝置之製程使用的倍縮光罩圖案之俯視圖。 [圖26] 係顯示實施態樣四的半導體裝置之構成的俯視圖。 [圖27] 係顯示實施態樣五的半導體裝置之構成的俯視圖。 [圖28] 係顯示實施態樣五的半導體裝置之另一構成的俯視圖。 [圖29] (a)~(c) 係顯示缺口部之形狀例的俯視圖。

Claims (20)

  1. 一種半導體裝置，具備： 半導體基板，具有以分離絕緣區所區隔之活性區； 閘極電極，隔著閘極絕緣膜配置在該活性區上；及 源極、汲極區，配置在該閘極電極的兩側之該半導體基板中；其中 該閘極電極，以橫切於沿著第一方向延伸之該活性區上的方式，沿著和該第一方向交叉之第二方向延伸；且 該活性區，俯視觀之具有沿著該第一方向延伸之第一邊、以及和該第一邊對向之第二邊，並且具有從該第一邊突出之突出部、以及從該第二邊內縮之缺口部。
  2. 如申請專利範圍第1項之半導體裝置，其中， 該突出部與該第一邊兩者之交叉區域係圓化， 該缺口部與該第二邊兩者之交叉區域係圓化。
  3. 如申請專利範圍第1項之半導體裝置，其中， 該突出部在其和該第一邊之交叉區域形成第一圓化部，該第一圓化部具有自該第一邊突出之由第一曲率所成的邊緣； 該缺口部在其和該第二邊之交叉區域形成第二圓化部，該第二圓化部具有自該第二邊內縮之由第二曲率所成的邊緣。
  4. 如申請專利範圍第1項之半導體裝置，其中， 該突出部與該閘極電極兩者之間的第一距離，為該閘極電極之在該第一方向上的長度亦即閘極長度之兩倍以下。
  5. 如申請專利範圍第4項之半導體裝置，其中， 該缺口部與該閘極電極兩者之間的第二距離，為該突出部與該閘極電極兩者之間的該第一距離以上，且為該第一距離、與「該突出部之在該第一方向上的長度之兩倍」兩者的和以下。
  6. 如申請專利範圍第4項之半導體裝置，其中， 該缺口部與該閘極電極兩者之間的第二距離，為該突出部與該閘極電極兩者之間的該第一距離以上，且為該第一距離、與「該突出部之在該第一方向上的長度」兩者的和以下。
  7. 如申請專利範圍第1項之半導體裝置，其中， 該缺口部之俯視形狀為矩形。
  8. 如申請專利範圍第1項之半導體裝置，其中， 該缺口部與該第二邊兩者之交叉區域的俯視形狀有階梯形狀部分。
  9. 一種半導體裝置之製造方法，包含： 步驟(a)，形成區隔半導體基板之活性區的元件分離區； 步驟(b)，係在沿著第一方向延伸之該活性區上，隔著閘極絕緣膜而形成閘極電極的步驟，以橫切於該活性區上之方式，形成沿著和該第一方向交叉之第二方向延伸的閘極電極；及 步驟(c)，在該閘極電極的兩側之該半導體基板中形成源極、汲極區；其中 該步驟(a)包含： 步驟(a1)，在該半導體基板上形成遮罩膜，使用倍縮光罩圖案對該遮罩膜進行加工； 步驟(a2)，以該遮罩膜為遮罩，形成該元件分離區；且 在該步驟(a)形成之該活性區，俯視觀之具有沿著該第一方向延伸的第一邊、以及和該第一邊對向之第二邊，並且具有從該第一邊突出之突出部、以及從 該第二邊內縮之缺口部。
  10. 如申請專利範圍第9項之半導體裝置之製造方法，其中， 該倍縮光罩圖案，俯視觀之具有沿著該第一方向延伸的第一倍縮光罩邊、以及和該第一倍縮光罩邊對向的第二倍縮光罩邊，並且具有從該第一倍縮光罩邊突出之倍縮光罩突出部、以及從該第二倍縮光罩邊內縮之倍縮光罩缺口部。
  11. 如申請專利範圍第10項之半導體裝置之製造方法，其中， 該突出部與該第一邊兩者之交叉區域係圓化， 該缺口部與該第二邊兩者之交叉區域係圓化。
  12. 如申請專利範圍第10項之半導體裝置之製造方法，其中， 該突出部在其和該第一邊之交叉區域形成第一圓化部，該第一圓化部具有自該第一邊突出之由第一曲率所成的邊緣； 該缺口部在其和該第二邊之交叉區域形成第二圓化部，該第二圓化部具有自該第二邊內縮之由第二曲率所成的邊緣。
  13. 如申請專利範圍第9項之半導體裝置之製造方法，其中， 該突出部與該閘極電極兩者之間的第一距離，為該閘極電極之在該第一方向上的長度亦即閘極長度之兩倍以下。
  14. 如申請專利範圍第13項之半導體裝置之製造方法，其中， 該缺口部與該閘極電極兩者之間的第二距離，為該突出部與該閘極電極兩者之間的該第一距離以上，且為該第一距離、與「該突出部之在該第一方向上的長度」兩者的和以下。
  15. 如申請專利範圍第13項之半導體裝置之製造方法，其中， 該缺口部與該閘極電極兩者之間的第二距離，為該突出部與該閘極電極兩者之間的該第一距離以上，且為該第一距離、與「該突出部之在該第一方向上的長度之兩倍」兩者的和以下。
  16. 如申請專利範圍第10項之半導體裝置之製造方法，其中， 該倍縮光罩突出部在其與該第一倍縮光罩邊之交叉區域具有修正圖案。
  17. 如申請專利範圍第16項之半導體裝置之製造方法，其中， 該修正圖案，係設置在該倍縮光罩突出部與該第一倍縮光罩邊兩者之交叉區域的L字形缺口圖案。
  18. 一種半導體裝置，具有： 半導體基板，具有以分離絕緣區所區隔之活性區； 閘極電極，隔著閘極絕緣膜配置在該活性區上； 源極、汲極區，配置在該閘極電極的兩側之該半導體基板中；其中 該活性區係俯視觀之沿著第一方向延伸； 該閘極電極，以橫切於沿著該第一方向延伸之該活性區上的方式，沿著和該第一方向交叉之第二方向延伸，具有沿著該第二方向延伸之第一邊、以及和該第一邊對向之第二邊，並且具有從該第一邊突出之突出部、以及從該第二邊內縮之缺口部。
  19. 如申請專利範圍第18項之半導體裝置，其中， 該突出部與該第一邊兩者之交叉區域係圓化； 該缺口部與該第二邊兩者之交叉區域係圓化。
  20. 如申請專利範圍第18項之半導體裝置，其中， 該突出部在其和該第一邊之交叉區域形成第一圓化部，該第一圓化部具有自該第一邊突出之由第一曲率所成的邊緣； 該缺口部在其和該第二邊之交叉區域形成第二圓化部，該第二圓化部具有自該第二邊內縮之由第二曲率所成的邊緣。
TW106143435A 2016-12-26 2017-12-12 半導體裝置及半導體裝置之製造方法 TW201838181A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016250698A JP2018107235A (ja) 2016-12-26 2016-12-26 半導体装置および半導体装置の製造方法
JP2016-250698 2016-12-26

Publications (1)

Publication Number Publication Date
TW201838181A true TW201838181A (zh) 2018-10-16

Family

ID=60320724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143435A TW201838181A (zh) 2016-12-26 2017-12-12 半導體裝置及半導體裝置之製造方法

Country Status (6)

Country Link
US (1) US10128342B2 (zh)
EP (1) EP3340288A1 (zh)
JP (1) JP2018107235A (zh)
KR (1) KR20180075373A (zh)
CN (1) CN108242397A (zh)
TW (1) TW201838181A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100187653B1 (ko) 1996-02-27 1999-06-01 김주용 메모리 셀 어레이
KR100319895B1 (ko) * 1999-12-03 2002-01-10 윤종용 완전 씨모스 에스램 셀
JP2006058413A (ja) 2004-08-18 2006-03-02 Renesas Technology Corp マスクの形成方法
KR100674935B1 (ko) 2005-01-06 2007-01-26 삼성전자주식회사 반도체 소자의 게이트 레이아웃
KR100712524B1 (ko) * 2005-08-09 2007-04-30 삼성전자주식회사 확장된 게이트 표면적을 갖는 드라이브 트랜지스터를구비한 ｃｍｏｓ 이미지 센서 및 그 제조방법
US7738282B2 (en) * 2007-02-15 2010-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure of dual port SRAM
CN102193303B (zh) 2010-03-05 2013-07-17 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
KR20140023735A (ko) 2012-08-17 2014-02-27 삼성전자주식회사 트랜지스터를 포함하는 반도체 소자
US9806070B2 (en) * 2015-01-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device layout, memory device layout, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US10128342B2 (en) 2018-11-13
JP2018107235A (ja) 2018-07-05
KR20180075373A (ko) 2018-07-04
CN108242397A (zh) 2018-07-03
US20180182855A1 (en) 2018-06-28
EP3340288A1 (en) 2018-06-27

Similar Documents

Publication Publication Date Title
KR102068395B1 (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
KR100976793B1 (ko) 모스 트랜지스터의 제조 방법
JP4305610B2 (ja) 半導体素子の製造方法
US20190088780A1 (en) Demos transistor and method of manufacturing the same
JP5520102B2 (ja) 半導体装置の製造方法
JP4503080B2 (ja) 半導体装置の製造方法。
JP5585404B2 (ja) 半導体装置
JP5460244B2 (ja) 半導体装置の製造方法
KR20080026517A (ko) 반도체장치 및 그 제조방법
US8569838B2 (en) Control of local environment for polysilicon conductors in integrated circuits
TW200816480A (en) Transistor and method for manufacturing the same
TW201838181A (zh) 半導體裝置及半導體裝置之製造方法
JP5850671B2 (ja) 半導体装置およびその製造方法
US7271414B2 (en) Semiconductor device and method for fabricating the same
JP2003051552A (ja) 半導体集積回路装置の製造方法
JP2008103682A (ja) 半導体装置及びその製造方法
JP4674940B2 (ja) 半導体装置の製造方法
KR101015524B1 (ko) 반도체 소자 및 그 제조 방법
JP7234568B2 (ja) 半導体装置及びその製造方法
JP6826795B2 (ja) 半導体素子の製造方法
JP2006286862A (ja) 半導体装置の設計方法および半導体装置の製造方法
JP6236837B2 (ja) 半導体装置
TWI569334B (zh) 半導體元件製造方法
JP2004311840A (ja) 半導体装置およびその製造方法、光ピックアップ装置ならびに光通信装置
KR100800922B1 (ko) 반도체 소자의 트랜지스터 제조방법