TW201837920A - 用於快閃記憶體系統的低電力感測放大器 - Google Patents

用於快閃記憶體系統的低電力感測放大器 Download PDF

Info

Publication number
TW201837920A
TW201837920A TW107120201A TW107120201A TW201837920A TW 201837920 A TW201837920 A TW 201837920A TW 107120201 A TW107120201 A TW 107120201A TW 107120201 A TW107120201 A TW 107120201A TW 201837920 A TW201837920 A TW 201837920A
Authority
TW
Taiwan
Prior art keywords
flash memory
sense amplifier
array
memory unit
coupled
Prior art date
Application number
TW107120201A
Other languages
English (en)
Other versions
TWI670718B (zh
Inventor
錢曉州
皮曉言
余啓文
饒青
卞麗莎
Original Assignee
美商超捷公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/US2016/065936 external-priority patent/WO2017116658A1/en
Application filed by 美商超捷公司 filed Critical 美商超捷公司
Publication of TW201837920A publication Critical patent/TW201837920A/zh
Application granted granted Critical
Publication of TWI670718B publication Critical patent/TWI670718B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Read Only Memory (AREA)

Abstract

本文揭示使用於快閃記憶體系統中之低電力感測放大器的多個實施例。在一些實施例中，可藉由選擇性地將一條或多條位元線附接到該感測放大器而調整在一感測放大器上的負載，其中該一條或多條位元線各係耦合到一外附的記憶體單元。

Description

用於快閃記憶體系統的低電力感測放大器 相關申請案之交互參照
本申請案主張於2015年12月31日申請、且題為「用於快閃記憶體系統的低電力感測放大器(Low Power Sense Amplifier For A Flash Memory System)」的中國專利申請案第201511030454.4號之優先權，該案係以引用方式併入本文中。
本文揭示使用於快閃記憶體系統中之低電力感測放大器的多個實施例。
快閃記憶體系統為眾所周知。在一般的快閃記憶體系統中，感測放大器係用來讀取來自快閃記憶體單元的資料。圖1描繪一先前技術感測放大器100。感測放大器100包含選定快閃記憶體單元102，該選定快閃記憶體單元係為待讀取的單元。感測放大器100也包含選定快閃記憶體單元102與之相比較的參考快閃記憶體單元122。PMOS電晶體104、106、124、及126以及NMOS電晶體108、110、112、128、及130係如所示地配置。PMOS電晶體104係由CASREF(行位址選通參考)控制，PMOS106係由SEN_B(感測放大器致能，低態有效)控制，NMOS電晶體108、112、及 128係由ATD(位址變遷檢測(address transition detection)，其檢測出所接收之位址中的變化)控制，且NMOS電晶體110及130係由啟動BL(位元線)的YMUX(Y多工器)控制。選定快閃記憶體單元102接收WL(字線)及SL(源極線)，且參考記憶體單元122接收SL(源極線)。比較器130接收兩個輸入，該等輸入直接相關於由選定快閃記憶體單元102與參考記憶體單元122所汲取的電流，且輸出SOUT直接指示儲存在選定快閃記憶體單元102中的資料值。
先前技術感測放大器100的一項缺點是，參考記憶體單元122與其相關電路汲取恆定的電流，其造成明顯的電力消耗。此外，參考記憶體單元122與其相關電路一般在與選定記憶體單元102所位處之讀取庫(read bank)分開的讀取庫中提供，其需要大的晶粒面積與更多的電力消耗以用於額外的Y-解碼。同樣地，CASREF訊號也對噪音敏感，且CASREF電路亦消耗明顯的待機電流。
所需要的是一種用於快閃記憶體系統的改善感測放大器設計，其比先前技術的感測放大器解決方案消耗更少的電力。進一步需要的是一種感測放大器的實施例，其不需要分開的記憶體單元的讀取庫。進一步需要的是一種感測放大器，其可準確地偵測出由選定快閃記憶體單元102與參考記憶體單元122所汲取電流中的小差值，如在邊限(margin)0/1模式期間可能所需的。
本文揭示使用於快閃記憶體系統中之低電力感測放 大器的多個實施例。
100、200、440‧‧‧感測放大器
102‧‧‧選定快閃記憶體單元
104、124、126、212、242‧‧‧PMOS電晶體
106‧‧‧PMOS
108、110、112、128、202、204、220、232、234、250‧‧‧NMOS電晶體
122‧‧‧參考快閃記憶體單元
130‧‧‧比較器；NMOS電晶體
206‧‧‧參考記憶體單元；參考單元
208‧‧‧參考位元線
214、244‧‧‧位準移位器
216、246‧‧‧反或閘
218、248、320、322‧‧‧反相器
236‧‧‧選定記憶體單元
238‧‧‧位元線
260、450‧‧‧時序比較電路
280‧‧‧參考電路
290‧‧‧讀取電路
310‧‧‧正反器
324、326‧‧‧反及閘
400、500‧‧‧快閃記憶體系統
410、460、560‧‧‧主要陣列
420‧‧‧參考陣列
430、450‧‧‧Y多工器(YMUX)
445‧‧‧參考感測放大器
470‧‧‧虛擬陣列；參考陣列
480、490‧‧‧參考YUMIX
611、612、613‧‧‧代表性記憶體單元
661、662、663、851‧‧‧參考記憶體單元
801‧‧‧YMUX
811‧‧‧RYMUX
圖1描繪在快閃記憶體系統中的先前技術感測放大器。
圖2描繪用於快閃記憶體系統之低電力感測放大器的實施例。
圖3A描繪使用於圖2之低電力感測放大器的時序比較電路。
圖3B描繪使用於圖2之低電力感測放大器的另一時序比較電路。
圖4描繪利用本文中所揭示之感測放大器實施例中之一快閃記憶體系統。
圖5描繪包含具有可程式化位元線負載之感測放大器的快閃記憶體系統。
圖6描繪使用於圖5之系統中之可程式化位元線負載電路的實施例。
圖7描繪使用於圖5之系統中之可程式化位元線負載電路的另一實施例。
圖8描繪使用於圖5之系統中之可程式化位元線負載電路的另一實施例。
圖2描繪感測放大器200。感測放大器200包含參考 電路280與讀取電路290。
參考電路280包含參考記憶體單元206、NMOS電晶體202、204、及220、PMOS電晶體212、參考位元線208、位準移位器214、反相器218、及反或閘(NOR gate)216，全部均如所示地組態。NMOS電晶體202係由ATD(位址變遷檢測)控制，NMOS電晶體204係由YMUX(Y多工器)控制，且NMOS電晶體220係由偏壓(BIAS)訊號控制。反或閘216接收ATD，作為其輸入之一。
讀取電路290包含選定記憶體單元236、NMOS電晶體232、234、及250、PMOS電晶體242、位元線238、位準移位器244、反相器248、及反或閘246，全部均如所示地組態。NMOS電晶體232係由ATD(位址變遷檢測)控制，NMOS電晶體234係由YMUX(Y多工器)控制，且NMOS電晶體250係由偏壓訊號控制。反或閘246接收ATD，作為其輸入之一。因此，參考電路280與讀取電路290是相同的，除了參考電路280包含參考記憶體單元206且讀取電路290包含選定記憶體單元236以外。
在操作時，感測放大器200運作如下。在讀取操作之前，偏壓訊號是高的，其將反相器218與248之輸出處的電壓透過NMOS電晶體220與250拉到接地，其導致ROUT與SOUT為高。在讀取操作開始時，ATD變高，其表示偵測出由記憶體系統所接收之位址的變化，其與讀取操作開始一致。NMOS電晶體202與232導通，NMOS電晶體204與234也藉由YMUX導通。此允許參考單元206與選定記憶體單元236汲取電流。同時地，參考位元線208 與位元線238將開始充電。在讀取操作開始時，偏壓也變低。在此階段，PMOS電晶體212與242切斷，因為在其閘極上的電壓將是高的。
ATD隨後將變低，其切斷NMOS電晶體202與232。參考位元線208將開始透過參考單元206放電。當其如此進行時，參考位元線208的電壓將減少，且在某一點處將降得足夠低(VREF以下)，使得PMOS電晶體212導通。這導致ROUT降至低。同時，位元線238也透過選定記憶體單元236放電。當其如此進行時，位元線238的電壓將減少，且在某一點處將降得足夠低(VREF以下)，使得PMOS電晶體242導通。此導致SOUT降為低。一旦ROUT/SOUT降為低，各感測放大器則具有局部反饋(216、218或246、248)，以切斷其偏壓電流，其減少電力消耗。
基本上，在參考電路280與讀取電路290之間有競賽條件。假如選定記憶體單元236比參考單元206汲取更多電流(其是假如選定記憶體單元236正在儲存「1」值的情形)，那麼在ROUT降為低以前，SOUT將降為低。但是，假如選定記憶體單元236比參考單元206汲取更少電流(其是假如選定記憶體單元236正在儲存「0」值的情形)，那麼在ROUT降為低以後，SOUT將降為低。因此，降為低之SOUT與ROUT的時序指示儲存在選定記憶體單元236中的值。
SOUT與ROUT係輸入到時序比較電路260，且輸出是DOUT，其指示儲存在選定記憶體單元236中的值。
圖3A描繪時序比較電路260的第一實施例。在此，時序比較電路260包含正反器310，而SOUT作為D輸入，ROUT作為低態有效時鐘CK，且DOUT作為輸出。當ROUT在SOUT之前變低時，隨後DOUT將輸出「0」，其指示選定記憶體單元236正在儲存「0」。當ROUT在SOUT之後變低時，隨後DOUT將輸出「1」，其指示選定記憶體單元236正在儲存「1」。
圖3B描繪時序比較電路260的第二實施例。時序比較電路260包含如所示組態的反相器320與322以及反及閘(NAND gate)324與326，而SOUT與ROUT作為輸入，且DOUT作為輸出。當ROUT在SOUT之前變低時，隨後DOUT將輸出「0」，其指示選定記憶體單元236正在儲存「0」。當ROUT在SOUT之後變低時，隨後DOUT將輸出「1」，其指示選定記憶體單元236正在儲存「1」。
圖4描繪利用圖2、圖3A、及圖3B之感測放大器200的快閃記憶體系統400。快閃記憶體系統400包含主要陣列410(包含陣列的快閃記憶體單元，諸如選定快閃記憶體單元236)、參考陣列420(包含陣列的參考記憶體單元，諸如參考記憶體單元206)、N+1 YMUX430、N+1感測放大器440(各根據感測放大器200的設計)、以及N+1時序比較電路450(各根據圖3A或圖3B的設計)。在此，快閃記憶體系統400能夠一次讀取(感測)N+1位元。各位元與所使用的一個YMUX430、一個感測放大器440有關聯，且使用一個時序比較電路450。
感測放大器200比先前技術感測放大器100消耗更少 的電力。感測放大器200在感測操作期間利用小的偏壓電流，而不是較大的參考電流，且在SOUT變低以後，小的偏壓電流自動切斷。此外，將相同類型的YMUX使用於參考單元與選定記憶體單元，會造成良好的電晶體匹配。在此實施例中，不需要額外的讀取庫。
另一實施例顯示於圖5中，其描繪快閃記憶體系統500。快閃記憶體系統500包含主要陣列410、參考陣列420、YMUX430、感測放大器440、參考感測放大器445、主要陣列560、虛擬陣列470、YMUX450、參考YMUX480、及參考YMUX490。在操作期間，選定記憶體單元236經連接至感測放大器440中之一者。彼相同的感測放大器經連接到一條或多條位元線，該等位元線則耦合到主要陣列560中的記憶體單元。相同地，在操作期間，參考記憶體單元206連接到參考感測放大器445，該參考感測放大器連接到一條或多條位元線，該等位元線則耦合到虛擬陣列470中的記憶體單元。因此，連接到感測放大器之位元線與記憶體單元的數目會改變，其係為針對特定操作條件的所欲特徵(諸如，邊限0/1讀取模式)。
圖4之設計的一實施例係顯示於圖6中。在圖6中，感測放大器440係透過YMUX450選擇性地耦合到在主要陣列460中的代表性記憶體單元611、612、及613。參考感測放大器445係透過RYMUX490選擇性地耦合到在參考陣列470中的代表性參考記憶體單元661、662、及663。因此，連接到感測放大器之位元線與記憶體單元的數目會改變，其可能是隨著操作條件(諸如溫度)改 變的所欲特徵。
圖4之設計的另一實施例係顯示於圖7中。在圖7中，感測放大器440係透過YMUX450選擇性地各別耦合到在主要陣列460中的代表性記憶體單元611、612、及613。參考感測放大器445係透過RYMUX490以固定的方式耦合到在參考陣列470中的參考記憶體單元661。因此，在此實施例中，參考感測放大器445僅耦合到一個參考記憶體單元與位元線。
圖4之設計的另一實施例係顯示於圖8中。在圖8中，感測放大器440係透過YMUX450選擇性地耦合到在主要陣列460中的代表性記憶體單元611、612、及613。感測放大器440也耦合到額外的YMUX801。參考感測放大器445係透過RYMUX490選擇性地耦合到在參考陣列470中的代表性參考記憶體單元661、662、及663。此外，參考感測放大器445耦合到額外的RYMUX811以及參考記憶體單元851。
圖5的實施例提供實施邊限0/1測試模式的新方法。將在感測放大器上的位元線負載增大(從一位元線至N+1位元線)，以便區分用於0/1邊限測試模式的非常小電流差值。不使用電流鏡，其減少先前技術的耦合與不配偏移兩者，同時只使用用於電路系統的小面積。
本文中對本發明的引述並非意欲用以限制任何申請專利範圍或申請專利範圍用語之範疇，反而僅是用以對可由申請專利範圍中一或多項所涵蓋的一或多種技術特徵作出引述。上文描述 之材料、程序及數值實例僅為例示性，且不應視為對申請專利範圍之限制。應注意的是，如本文中所使用，「在...上方(over)」及「在...之上(on)」之用語皆含括性地包括「直接在...之上(directly on)」(無居中的材料、元件或間隔設置於其間)及「間接在...之上(indirectly on)」(有居中的材料、元件或間隔設置於其間)。同樣地，用語「相鄰(adjacent)」包括「直接相鄰(directly adjacent)」(二者之間無設置任何居中材料、元件、或間隔)和「間接相鄰(indirectly adjacent)」(二者之間設置有居中材料、元件、或間隔)。舉例而言，「在基材上方(over a substrate)」形成元件可包括直接在基材上形成元件而其間無居中的材料/元件存在，以及間接在基材上形成元件而其間有一或多個居中的材料/元件存在。

Claims (3)

  1. 一種快閃記憶體系統，其包含：一第一陣列的快閃記憶體單元，該第一陣列包含一選定快閃記憶體單元；一第二陣列的快閃記憶體單元；一第三陣列的快閃記憶體單元，該第三陣列包含一參考記憶體單元；一第四陣列的快閃記憶體單元；一感測放大器，其耦合到該選定快閃記憶體單元，且耦合到在該第二陣列中之一可程式化數目的快閃記憶體位元線；以及一參考感測放大器，其耦合到該參考記憶體單元，且耦合到在該第四陣列中之一可程式化數目的快閃記憶體位元線；其中使用該選定快閃記憶體單元與該參考記憶體單元，來判定儲存在該選定快閃記憶體單元中的一值。
  2. 如請求項1之快閃記憶體系統，其中該感測放大器透過一可程式化數目的多工器而耦合到在該第二陣列中之一可程式化數目的快閃記憶體位元線。
  3. 如請求項1之快閃記憶體系統，其中該參考感測放大器透過一可程式化數目的多工器而耦合到在該第四陣列中之一可程式化數目的快閃記憶體位元線。
TW107120201A 2015-12-31 2016-12-29 用於快閃記憶體系統的低電力感測放大器 TWI670718B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
CN201511030454.4A CN106935267B (zh) 2015-12-31 2015-12-31 用于闪速存储器系统的低功率感测放大器
??201511030454.4 2015-12-31
US15/371,496 2016-12-07
US15/371,496 US10199109B2 (en) 2015-12-31 2016-12-07 Low power sense amplifier for a flash memory system
PCT/US2016/065936 WO2017116658A1 (en) 2015-12-31 2016-12-09 Low power sense amplifier for a flash memory system
??PCT/US16/65936 2016-12-09

Publications (2)

Publication Number Publication Date
TW201837920A true TW201837920A (zh) 2018-10-16
TWI670718B TWI670718B (zh) 2019-09-01

Family

ID=59226774

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105143902A TWI633555B (zh) 2015-12-31 2016-12-29 用於快閃記憶體系統的低電力感測放大器
TW107120201A TWI670718B (zh) 2015-12-31 2016-12-29 用於快閃記憶體系統的低電力感測放大器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105143902A TWI633555B (zh) 2015-12-31 2016-12-29 用於快閃記憶體系統的低電力感測放大器

Country Status (6)

Country Link
US (1) US10199109B2 (zh)
EP (2) EP3384497B1 (zh)
JP (1) JP6686148B2 (zh)
KR (1) KR102133106B1 (zh)
CN (1) CN106935267B (zh)
TW (2) TWI633555B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319420B2 (en) 2017-04-10 2019-06-11 Sandisk Technologies Llc Sense amplifier with non-ideality cancellation
CN110610738B (zh) * 2018-06-15 2023-08-18 硅存储技术公司 用于闪存存储器系统的改进的感测放大器
US10854259B2 (en) 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Asynchronous read circuit using delay sensing in magnetoresistive random access memory (MRAM)
US11475926B1 (en) 2021-06-10 2022-10-18 Globalfoundries U.S. Inc. Sense amplifier circuit for current sensing
US11940831B2 (en) * 2021-12-07 2024-03-26 Infineon Technologies LLC Current generator for memory sensing

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02226589A (ja) * 1989-02-27 1990-09-10 Nec Corp 半導体記憶装置
KR0144017B1 (ko) * 1995-06-28 1998-08-17 김주용 센스 증폭기
TW367503B (en) * 1996-11-29 1999-08-21 Sanyo Electric Co Non-volatile semiconductor device
JP3789629B2 (ja) * 1998-01-27 2006-06-28 富士通株式会社 半導体装置
JPH11306782A (ja) * 1998-04-24 1999-11-05 Sharp Corp 半導体記憶装置
KR100303056B1 (ko) * 1998-11-07 2001-11-22 윤종용 온-칩테스트회로를구비한강유전체메모리장치
US6272062B1 (en) 2000-05-31 2001-08-07 Infineon Technologies Ag Semiconductor memory with programmable bitline multiplexers
JP2001344985A (ja) * 2000-06-05 2001-12-14 Nec Corp 半導体記憶装置
US6836443B2 (en) * 2003-01-14 2004-12-28 Tower Semiconductor Ltd. Apparatus and method of high speed current sensing for low voltage operation
WO2004097835A2 (en) * 2003-04-28 2004-11-11 Solid State System Co., Ltd. Nonvolatile memory structure with high speed high bandwidth and low voltage
US7088630B2 (en) * 2004-04-23 2006-08-08 Macronix International Co., Ltd. Circuit and method for high speed sensing
US7280405B2 (en) 2004-12-14 2007-10-09 Tower Semiconductor Ltd. Integrator-based current sensing circuit for reading memory cells
US8773934B2 (en) * 2006-09-27 2014-07-08 Silicon Storage Technology, Inc. Power line compensation for flash memory sense amplifiers
JP5315090B2 (ja) * 2009-02-27 2013-10-16 ルネサスエレクトロニクス株式会社 半導体記憶装置及びその検査方法
US8908431B2 (en) * 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
JP2012094216A (ja) 2010-10-27 2012-05-17 Toshiba Corp 読出回路、および、半導体記憶装置
US8274828B2 (en) * 2010-12-15 2012-09-25 Fs Semiconductor Corp., Ltd. Structures and methods for reading out non-volatile memory using referencing cells
US9053791B2 (en) * 2012-03-07 2015-06-09 Medtronic, Inc. Flash memory with integrated ROM memory cells
CN103366790A (zh) * 2012-03-30 2013-10-23 硅存储技术公司 用于读出放大器的可调整参考发生器
JP5891918B2 (ja) 2012-04-11 2016-03-23 株式会社ソシオネクスト 不揮発性メモリ、電子装置及び検証方法
US8848419B2 (en) * 2012-08-09 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Sensing memory element logic states from bit line discharge rate that varies with resistance
KR20170099410A (ko) * 2013-03-15 2017-08-31 실리콘 스토리지 테크놀로지 인크 고속 및 저전력 감지 증폭기
US20140269061A1 (en) * 2013-03-15 2014-09-18 Silicon Storage Technology, Inc. High Speed Sensing For Advanced Nanometer Flash Memory Device

Also Published As

Publication number Publication date
CN106935267B (zh) 2020-11-10
US20170194055A1 (en) 2017-07-06
EP3384497A1 (en) 2018-10-10
EP3982365B1 (en) 2023-06-14
JP6686148B2 (ja) 2020-04-22
CN106935267A (zh) 2017-07-07
EP3982365A1 (en) 2022-04-13
TWI670718B (zh) 2019-09-01
KR102133106B1 (ko) 2020-07-10
TW201732826A (zh) 2017-09-16
EP3384497B1 (en) 2022-01-26
JP2019500713A (ja) 2019-01-10
KR20180085012A (ko) 2018-07-25
EP3384497A4 (en) 2019-10-16
TWI633555B (zh) 2018-08-21
US10199109B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
TWI633555B (zh) 用於快閃記憶體系統的低電力感測放大器
JP4486777B2 (ja) モニターリング回路を有する半導体メモリ装置
US8675421B2 (en) Semiconductor memory device
KR101623296B1 (ko) 여분의 감지 증폭기를 갖는 메모리
JP2006079803A (ja) 半導体記憶装置
US7787317B2 (en) Memory circuit and tracking circuit thereof
US8208313B2 (en) Static random access memory (SRAM) and test method of the SRAM having precharge circuit to precharge bit line
TWI525636B (zh) 用於讀出放大器的低電壓電流參考產生器
TWI718544B (zh) 用於快閃記憶體系統之經改良的感測放大器
US9786360B2 (en) Static semiconductor memory device using a single global data line
US10366764B2 (en) Sense amplifier for detecting data read from memory cell
US9691499B1 (en) Semiconductor memory device
WO2017116658A1 (en) Low power sense amplifier for a flash memory system
US8854083B2 (en) Sensing amplifier using capacitive coupling to realize dynamic reference voltage
KR20130067687A (ko) 데이터 센싱 회로 및 이를 포함하는 메모리 장치
KR102319710B1 (ko) 센스 앰프 구동 장치
TWI666638B (zh) 記憶體電路及其資料位元狀態偵測器
JP2014099228A (ja) 半導体装置及びセンスアンプ回路の制御方法
KR101337240B1 (ko) 의사 정적 동적 비트 라인 칩 및 방법
JP2009163807A (ja) メモリセルの不良検出方法及び半導体記憶装置
JP2017130246A (ja) ラッチ回路及び半導体記憶装置