TW201835002A - 氧化物半導體膜、薄膜電晶體、氧化物燒結體及濺鍍靶材 - Google Patents

氧化物半導體膜、薄膜電晶體、氧化物燒結體及濺鍍靶材 Download PDF

Info

Publication number
TW201835002A
TW201835002A TW107103590A TW107103590A TW201835002A TW 201835002 A TW201835002 A TW 201835002A TW 107103590 A TW107103590 A TW 107103590A TW 107103590 A TW107103590 A TW 107103590A TW 201835002 A TW201835002 A TW 201835002A
Authority
TW
Taiwan
Prior art keywords
oxide
sintered body
film
transistor
thin film
Prior art date
Application number
TW107103590A
Other languages
English (en)
Other versions
TWI805567B (zh
Inventor
井上一吉
柴田雅敏
Original Assignee
日本商出光興產股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本商出光興產股份有限公司 filed Critical 日本商出光興產股份有限公司
Publication of TW201835002A publication Critical patent/TW201835002A/zh
Application granted granted Critical
Publication of TWI805567B publication Critical patent/TWI805567B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C04B35/457—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates based on tin oxides or stannates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/64—Burning or sintering processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3488—Constructional details of particle beam apparatus not otherwise provided for, e.g. arrangement, mounting, housing, environment; special provisions for cleaning or maintenance of the apparatus
    • H01J37/3491—Manufacturing of targets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217—Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/602—Making the green bodies or pre-forms by moulding
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/604—Pressing at temperatures other than sintering temperatures
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6562—Heating rate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567—Treatment time
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661—Multi-step sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/80—Phases present in the sintered or melt-cast ceramic products other than the main phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Structural Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明之氧化物半導體膜以滿足下述式(1)至(3)之範圍之原子比含有In、Ga及Sn， 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ••• (1) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ••• (2) 0.55≦In/(In＋Ga＋Sn)≦0.98 ••• (3) 且以滿足下述式(4)之範圍之原子比含有Al， 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (4)。

Description

氧化物半導體膜、薄膜電晶體、氧化物燒結體及濺鍍靶材
本發明係關於一種氧化物半導體膜、可於製造使用其之薄膜電晶體(TFT)之氧化物半導體膜等時使用之濺鍍靶材、及成為其材料之氧化物燒結體。
薄膜電晶體所使用之非晶形(非晶質)氧化物半導體由於與通用之非晶形矽(a-Si)相比具有較高之載子遷移率，光學帶隙較大，且於低溫下能夠成膜，故而業界期待應用於要求大型、高解像度、高速驅動之下一代顯示器、或耐熱性較低之樹脂基板等。 於上述氧化物半導體(膜)之形成時，適宜地使用有對濺鍍靶材進行濺鍍之濺鍍法。其原因在於，藉由濺鍍法形成之薄膜與藉由離子鍍覆法或真空蒸鍍法、電子束蒸鍍法形成之薄膜相比，膜面方向(膜面內)上之成分組成或膜厚等面內均一性優異，可形成與濺鍍靶材相同之成分組成之薄膜。 於文獻1(日本專利特開2013-249537號公報)中有與在In2 O3 中添加有Ga2 O3 及SnO2 之氧化物半導體膜相關之例示。然而，該膜其成膜後之載子控制(載子濃度之降低)困難，若於該膜上藉由CVD(Chemical Vapor Deposition，化學氣相沈積法)等形成層間絕緣膜等後，則有未半導體化之情形。 於文獻2(國際公開2015-108110號公報)中例示有將在In2 O3 中添加有Ga2 O3 及SnO2 之氧化物半導體膜、與在In2 O3 中添加有Ga2 O3 及SnO2 及ZnO之氧化物半導體膜積層而成之電晶體及濺鍍靶材。 於文獻3(日本專利特開2011-94232號公報)至文獻6(國際公開2009-128424號公報)中記載有包含In2 O3 、Ga2 O3 及SnO2 之透明導電膜之製造方法，且例示有濺鍍靶材。 另一方面，業界對更高性能之TFT有較強之要求，對高遷移率且於CVD等中之特性變化較小之材料之需求較大。又，包含對In2 O3 、Ga2 O3 、及SnO2 進行燒結而獲得之氧化物燒結體之濺鍍靶材存在濺鍍時於靶材上產生稱為毛裂(hairline crack)之微小之線狀裂痕之情形，亦要求不易產生裂痕之靶材。
本發明之目的在於提供一種新穎之氧化物半導體膜，其包含新穎之氧化物系。 又，本發明之目的在於提供一種於用於薄膜電晶體時發揮出優異之TFT性能之氧化物半導體膜、及可形成其之濺鍍靶材、及作為其材料之氧化物燒結體。 根據本發明，提供以下之氧化物半導體膜、薄膜電晶體、氧化物燒結體及濺鍍靶材。 [1].一種氧化物半導體膜，其以滿足下述式(1)至(3)之範圍之原子比含有In、Ga及Sn， 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ••• (1) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ••• (2) 0.55≦In/(In＋Ga＋Sn)≦0.98 ••• (3) 且以滿足下述式(4)之範圍之原子比含有Al， 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (4)。 [2].一種薄膜電晶體，其使用有如上述[1]所記載之氧化物半導體膜。 [3].一種氧化物燒結體，其以滿足下述式(5)至(7)之範圍之原子比含有In、Ga及Sn， 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ••• (5) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ••• (6) 0.55≦In/(In＋Ga＋Sn)≦0.98 ••• (7) 且以滿足下述式(8)之範圍之原子比含有Al， 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (8)。 [4].如[3]所記載之氧化物燒結體，其以In2 O3 結晶作為主成分，且含有InGaO3 結晶及SnO2 結晶中之任一者或兩者。 [5].如[3]或[4]所記載之氧化物燒結體，其不含Ga3 InSn5 O16 化合物及Ga2 In6 Sn2 O16 化合物中之任一者或兩者作為主成分。 [6].如[3]或[4]所記載之氧化物燒結體，其相對密度為95%以上。 [7].如[3]或[4]所記載之氧化物燒結體，其體電阻為20 mΩcm以下。 [8].一種濺鍍靶材，其包含如上述[3]至[7]中任一項所記載之氧化物燒結體與背襯板。 [9].一種如[3]至[6]中任一項所記載之氧化物燒結體之製造方法，其實施如下步驟： 調配步驟，其混合包含In、Ga及Sn之原料化合物粉末而製備混合物； 成型步驟，其將上述混合物成型而製備成型體；及 燒結步驟，其對上述成型體進行燒結。 [10].一種電子設備，其具備如[2]所記載之薄膜電晶體。 根據本發明，可提供一種新穎之氧化物半導體膜，其包含新穎之氧化物系。 根據本發明，可提供一種於用於TFT時發揮出優異之TFT性能之氧化物半導體膜、及可形成其之濺鍍靶材、及作為其材料之氧化物燒結體。
＜本發明之背景＞ 首先，簡單地說明本發明之背景。 關於先前之包含對氧化銦(In2 O3 )、氧化鎵(Ga2 O3 )、及氧化錫(SnO2 )進行燒結而獲得之氧化物燒結體之濺鍍靶材，存在濺鍍時於靶材上產生稱為毛裂之微小之線狀裂痕之情形。若產生該等，則存在濺鍍時引起異常放電，而產生稱為結核之異物之情形，從而成為降低製品之良率或性能之因素。 產生毛裂之原因並不明確，但認為，若於濺鍍靶材中存在Ga3 In5 Sn2 O16 、Ga2 In6 Sn2 O16 、Ga3 InSn5 O16 等化合物，則於藉由濺鍍等而自一個方向施加熱之情形時，由於該等化合物之結晶相之間之熱膨脹率的不同而產生內部應力，從而產生毛裂。 為了解決該等問題，於本發明中，向氧化銦(In2 O3 )、氧化鎵(Ga2 O3 )、及氧化錫(SnO2 )中添加氧化鋁(Al2 O3 )作為燒結助劑來進行燒結，藉此抑制了Ga3 In5 Sn2 O16 或Ga2 In6 Sn2 O16 、Ga3 InSn5 O16 等化合物之生成。 由此判明，不會產生內部應力而不會產生毛裂等，另一方面，即便為氧化物半導體，於TFT製造時進行加熱處理等亦不會導體化，為穩定之組成。 以上為本發明之背景。 ＜氧化物燒結體之構造＞ 其次，對本發明之一態樣之氧化物燒結體之構造進行說明。 本發明之一態樣之氧化物燒結體(以下，有時簡稱為本發明之燒結體)之特徵在於：以滿足下述式(5)至(7)之範圍之原子比含有In、Ga及Sn， 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ••• (5) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ••• (6) 0.55≦In/(In＋Ga＋Sn)≦0.98 ••• (7) 且以滿足下述式(8)之範圍之原子比含有Al， 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (8)。 本發明之燒結體可藉由將氧化銦、氧化鎵及氧化錫作為基底之原料，並向其中添加氧化鋁作為燒結助劑來進行燒結而獲得。 具體而言，只要以成為In、Ga及Sn之原子比組成滿足下述(5)至(7)之範圍之方式 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ••• (5) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ••• (6) 0.55≦In/(In＋Ga＋Sn)≦0.98 ••• (7) 混合In2 O3 、Ga2 O3 及SnO2 ，進而以成為Al之原子比組成滿足下述式(8)之範圍之方式 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (8) 添加、混合Al2 O3 作為燒結助劑，並對所得之原料進行燒結即可。 於對In2 O3 、Ga2 O3 及SnO2 進行燒結時，藉由添加Al2 O3 作為燒結助劑，而不會將先前之對In2 O3 、Ga2 O3 及SnO2 進行燒結之情形時之作為主成分之Ga3 InSn5 O16 化合物或Ga2 In6 Sn2 O16 化合物作為主成分，可獲得含有In2 O3 結晶、InGaO3 結晶及/或SnO2 結晶之燒結體。 於該情形時，亦可含有不可避免之雜質。再者，所謂不可避免之雜質，係非刻意地添加之元素，且係於原料或製造步驟中混入之元素。於以下之說明中亦相同。作為不可避免之雜質之例，可列舉：鹼金屬、及鹼土金屬(Li、Na、K、Rb、Mg、Ca、Sr、Ba等等)，可為10 ppm以下，較佳為1 ppm以下，進而較佳為100 ppb以下。雜質濃度可藉由ICP(Inductive Coupling Plasma，電感耦合電漿)或SIMS(Secondary Ion Mass Spectrometer，二次離子質譜儀)進行測定。又，亦存在除包含鹼金屬或鹼土金屬以外，還包含氫或氮、及鹵素原子之情形。於該情形時，於利用SIMS之測定中可為5 ppm以下，較佳為1 ppm以下，進而較佳為100 ppb以下。 本發明之一形態之濺鍍靶材(以下，有時簡稱為本發明之靶材)之特徵在於包含上述氧化物燒結體與背襯板。 製作對上述本發明之燒結體進行切削研磨加工而製成板狀之濺鍍靶材，使用金屬銦等低熔點金屬，將其接合於金屬製之背襯板，藉此可製成作為濺鍍裝置之構件之濺鍍靶材。 以下，將包含上述本發明之燒結體與背襯板之濺鍍靶材中之燒結體稱為「本發明之靶材」。 上述本發明之燒結體(靶材)藉由以特定之比率添加Al2 O3 作為燒結助劑並進行燒結，而抑制了Ga3 In5 Sn2 O16 、Ga2 In6 Sn2 O16 、Ga3 InSn5 O16 等化合物之生成。認為該等化合物於濺鍍時產生內部應力而產生毛裂。 若使用本發明之靶材，則於濺鍍時不會產生毛裂，亦不會產生由毛裂所導致之異常放電引起之稱為結核之異物。 本發明之燒結體(靶材)較佳為不含Ga3 InSn5 O16 化合物或Ga2 In6 Sn2 O16 化合物，但容許含有燒結體中之該等化合物之合計不會成為燒結體之主成分之量、即，50質量%以下。 於本發明之一態樣之燒結體中，不含Ga3 InSn5 O16 化合物及Ga2 In6 Sn2 O16 化合物中之任一者或兩者作為主成分。藉由不含該等化合物，可獲得於濺鍍時不會產生毛裂之燒結體(靶材)。 本發明之一態樣之燒結體係以In2 O3 結晶作為主成分，且含有InGaO3 結晶及SnO2 結晶中之任一者或兩者。 此處，所謂「以In2 O3 結晶作為主成分」係指In2 O3 結晶於燒結體之全部氧化物中所占之比率超過50質量%，更佳為55質量%以上，進而較佳為60質量%以上。 以下，於本說明書中稱為「主成分」時，係指於燒結體之全部氧化物中所占之比率超過50質量%。 藉由以In2 O3 結晶作為主成分，且含有InGaO3 結晶及/或SnO2 結晶，可獲得不含有於未添加Al2 O3 之情形時作為主成分之Ga3 InSn5 O16 化合物或Ga2 In6 Sn2 O16 化合物之燒結體。藉此，本發明之靶材於濺鍍時不易產生毛裂等。 又，關於本發明之另一態樣之燒結體，根據X射線分析求出之In2 O3 與InGaO3 之比率(質量比)較佳為In2 O3 ＞InGaO3 。若In2 O3 之含有比率變得大於InGaO3 ，則燒結體(靶材)之體電阻減小，於濺鍍時不易產生異常放電或電弧放電等，因此，可防止於TFT之製造步驟中良率降低，或TFT之特性劣化。 氧化鎵具有抑制氧缺陷之產生之效果、及增大所獲得之氧化物半導體膜之帶隙之效果。Ga之比率[Ga/(In＋Ga＋Sn)(原子比)]較佳為0.01≦Ga/(In＋Ga＋Sn)≦0.30。若未達0.01，則存在抑制氧缺陷之效果較小，無法形成半導體膜之情形。又，若超過0.30，則存在氧缺陷消失，所獲得之膜進行絕緣膜化之情形。更佳為0.02≦Ga/(In＋Ga＋Sn)≦0.27，進而較佳為0.03≦Ga/(In＋Ga＋Sn)≦0.23。 認為氧化錫具有耐化學品性，且根據用作導電膜之情況亦可知氧化錫對半導體膜之遷移率造成影響之情況較少。因此，Sn之比率[Sn/(In＋Ga＋Sn)(原子比)]較佳為0.01≦Sn/(In＋Ga＋Sn)≦0.40。若未達0.01，則存在未表現出耐化學品性之情形。若超過0.40，則存在耐化學品性過高，無法對所獲得之半導體膜進行蝕刻而形成半導體膜之島部之情形。更佳為0.02≦Sn/(In＋Ga＋Sn)≦0.35，進而較佳為0.03≦Sn/(In＋Ga＋Sn)≦0.30。 氧化銦係承擔半導體膜之遷移率之氧化物。In之比率[In/(In＋Ga＋Sn)(原子比)]較佳為0.55≦In/(In＋Ga＋Sn)≦0.98。若未達0.55，則存在產生遷移率之降低之情形。若超過0.98，則存在進行結晶化，或氧缺陷之量增加過多，所獲得之膜未成為半導體而成為導體之情形。更佳為0.60≦In/(In＋Ga＋Sn)≦0.96，進而較佳為0.60≦In/(In＋Ga＋Sn)≦0.94。 於未向上述基底之原料中添加氧化鋁之情形時，成為結晶相之主成分為Ga3 InSn5 O16 化合物或Ga2 In6 Sn2 O16 化合物之燒結體。藉由添加氧化鋁，可獲得含有In2 O3 結晶、InGaO3 結晶及/或SnO2 結晶，且以該等作為主成分之燒結體(靶材)。藉此，可解決毛裂等課題。 氧化鋁之添加量(原子比)較佳為Al之比率滿足下述式(8)之範圍之原子比 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (8) 之範圍。若未達0.05，則存在無法充分地抑制Ga3 InSn5 O16 化合物或Ga2 In6 Sn2 O16 化合物之生成之情形。又，若超過0.30，則存在使用有所獲得之氧化物半導體膜之薄膜電晶體之遷移率減小而未供於實用之情形。藉由添加氧化鋁，可獲得使用有所獲得之氧化物半導體膜之薄膜電晶體之耐CVD性提高之效果。更佳為0.05≦Al/(In＋Ga＋Sn＋Al)≦0.25，進而較佳為0.08≦Al/(In＋Ga＋Sn＋Al)≦0.22。 本發明之一態樣之燒結體(靶材)更佳為以滿足下述式(5A)至(7A)之範圍之原子比含有In、Ga及In， 0.02≦Ga/(In＋Ga＋Sn)≦0.27 ••• (5A) 0.02≦Sn/(In＋Ga＋Sn)≦0.35 ••• (6A) 0.60≦In/(In＋Ga＋Sn)≦0.96 ••• (7A) 且較佳為以滿足下述式(8A)之範圍之原子比含有Al， 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.25 ••• (8A)。 本發明之一態樣之燒結體(靶材)進而較佳為以滿足下述式(5B)至(7B)之範圍之原子比含有In、Ga及In， 0.03≦Ga/(In＋Ga＋Sn)≦0.23 ••• (5B) 0.03≦Sn/(In＋Ga＋Sn)≦0.30 ••• (6B) 0.60≦In/(In＋Ga＋Sn)≦0.94 ••• (7B) 且以滿足下述式(8B)之範圍之原子比含有Al， 0.08≦Al/(In＋Ga＋Sn＋Al)≦0.22 ••• (8B)。 本發明之一態樣之燒結體(靶材)較佳為相對密度為95%以上。 若燒結體(靶材)之相對密度為95%以上，則於濺鍍時不易形成毛裂或產生結核，而防止導致使用所獲得之氧化物半導體膜之薄膜電晶體之性能的降低或降低良率。所獲得之膜之密度亦增高，於使用CVD裝置於該膜上形成保護絕緣膜或層間絕緣膜時，亦可不降低CVD裝置中之成膜溫度，而可獲得耐久性較高之膜。燒結體(靶材)之相對密度較佳為97%以上，更佳為98%，進而較佳為99%以上。 相對密度可藉由實施例所記載之方法進行測定。 本發明之一態樣之燒結體較佳為體電阻為20 mΩcm以下。若體電阻為20 mΩcm以下，則即便於以高功率濺鍍之情形時，亦不會產生異常放電或不會產生剝蝕部之變色及結核等而可進行穩定之濺鍍。體電阻更佳為18 mΩcm以下，進而較佳為17 Ωcm以下。體電阻之下限通常為0.1 mΩcm，較佳為1 mΩcm。 體電阻例如可基於四探針法進行測定。 以上為本發明之一態樣之氧化物燒結體之說明。 其次，對本發明之一態樣之氧化物燒結體之製造方法進行說明。 只要可製造本發明之一態樣之氧化物燒結體，則製造方法並無特別限定，可例示包括以下之(a)至(c)之步驟之製法。 (a)混合原料化合物粉末而製備混合物之步驟。 (b)將混合物成型而製備成型體之步驟。 (c)對成型體進行燒結之步驟。 (1)步驟(a)：調配步驟 調配步驟係混合氧化物燒結體之原料之步驟。 作為原料，使用In化合物之粉末、Ga化合物之粉末、Sn化合物之粉末、及Al化合物之粉末。作為Al之化合物，例如可列舉氧化物、及氫氧化物。作為In、Ga、及Sn之化合物，可列舉氧化物。就燒結之容易性、副產物之不易殘留性之方面而言，均較佳為氧化物。 原料之純度通常為2 N(99質量%)以上，較佳為3 N(99.9質量%)以上，尤佳為4 N(99.99質量%)以上。藉由純度為2 N以上，可確保氧化物燒結體之耐久性，可減少於用於液晶顯示器時雜質進入至液晶側而產生殘像之可能性。 原料粉末之平均粒徑較佳為0.1 μm以上且2 μm以下，更佳為0.5 μm以上且1.5 μm以下。原料粉末之平均粒徑可利用雷射繞射式粒度分佈裝置等進行測定。 原料之混合、成型方法並無特別限定，可使用公知之方法進行。又，亦可於混合時將黏合劑添加至原料混合物中。 原料之混合例如可使用球磨機、珠磨機、噴射磨機或超音波裝置等公知之裝置進行。粉碎時間等條件只要適當調整即可，較佳為6小時以上且100小時以下。 (2)步驟(b)：成型步驟 成型步驟係將原料混合物(於設有上述煅燒步驟之情形時為煅燒物)進行加壓成型而製成成型體之步驟。藉由該步驟而成型為作為靶材適宜之形狀。於設有煅燒步驟之情形時，將所獲得之煅燒物之微粉末造粒後，藉由加壓成型而可成型為所需之形狀。 成型體之平均厚度較佳為5.5 mm以上，更佳為6 mm以上，進而較佳為8 mm以上，尤佳為12 mm以上。若為5.5 mm以上，則可期待成型體之厚度方向之溫度梯度減少，而變得不易產生表面與深部之結晶型之組合之變動。 作為本步驟中可使用之成型處理，例如亦可列舉：加壓成型(單軸加壓)、模具成型、鑄漿成型、及射出成型等。為了獲得燒結密度較高之燒結體(靶材)，較佳為藉由冷均壓(CIP)等進行成型。 又，亦可以於加壓成型(單軸加壓)後，利用冷均壓(CIP)、或熱均壓(HIP)等進行成型之方式設置2階段以上之成型步驟。 於使用冷均壓、或均壓加壓裝置之情形時，較佳為以面壓78.5 MPa(將800 kgf/cm2 換算為SI(System International，國際單位系統)單位)以上且392.4 MPa(將4000 kgf/cm2 換算為SI單位)保持0.5分鐘以上且60分鐘以下。更佳為以面壓196.2 MPa以上且294.3 MPa以下保持2分鐘以上且30分鐘以下。若為上述範圍內，則期待成型體內部之組成不均等減少而實現均一化。藉由將面壓設為78.5 MPa以上，燒結後之密度降低，電阻亦降低。藉由將面壓設為392.4 MPa以下，可不使裝置大型化而進行成型。若保持時間為0.5分鐘以上，則可防止燒結後之密度與電阻增高。若為60分鐘以下，則防止時間耗費過多而變得不經濟。 於成型處理中，亦可使用聚乙烯醇或甲基纖維素、Polywax、油酸等成型助劑。 (3)步驟(c)：燒結步驟 燒結步驟係對上述成型步驟中所獲得之成型體進行燒成之必須步驟。 燒結溫度較佳為1200℃以上且1650℃以下，更佳為1350℃以上且1600℃以下，進而較佳為1400℃以上且1600℃以下，進而更佳為1450℃以上且1600℃以下。 燒結時間較佳為10小時以上且50小時以下，更佳為12小時以上且40小時以下，進而較佳為13小時以上且30小時以下。 若燒結溫度為1200℃以上，且燒結時間為10小時以上，則燒結充分地進行，靶材之電阻充分降低，而變得不易產生異常放電。若燒成溫度為1650℃以下，且燒成時間為50小時以下，則可防止因顯著之晶粒生長而平均結晶粒徑增大，或產生粗大孔隙，不易產生燒結體強度之降低或異常放電。 於常壓燒結法中，於大氣氛圍、或氧氣氛圍下對成型體進行燒結。氧氣氛圍較佳為氧濃度例如為20體積%以上且80體積%以下之氛圍。藉由將升溫過程設為氧氣氛圍，可提高燒結體密度。 進而，燒結時之升溫速度較佳為將800℃直至燒結溫度設為0.1℃/min以上且2℃/min以下。 於本發明之一態樣之燒結體中，800℃至其上之溫度範圍係燒結最常進行之範圍。若該溫度範圍內之升溫速度為0.1℃/min以上，則可抑制過度之晶粒生長，而可達成高密度化。藉由升溫速度為2℃/min以下，可抑制於成型體中產生溫度分佈，而燒結體翹曲或破裂。 800℃至燒結溫度之升溫速度較佳為0.5℃/min以上且2.0℃/min以下，更佳為1.0℃/min以上且1.8℃/min以下。 ＜濺鍍靶材＞ 其次，參照圖1A至圖1D，對本發明之一態樣之濺鍍靶材更具體地進行說明。 氧化物燒結體係經研削加工，並接合於背襯板而以濺鍍靶材之形式提供。使用該濺鍍靶材，並藉由濺鍍法而可將氧化物半導體成膜。 本發明之一態樣之濺鍍靶材(以下，稱為本發明之靶材)包含上述本發明之一態樣之氧化物燒結體(以下，亦稱為本發明之氧化物燒結體)與背襯板。本發明之一態樣之濺鍍靶材較佳為包含上述本發明之氧化物燒結體、與視需要設置於氧化物燒結體之背襯板等冷卻及保持用之構件。 構成本發明之靶材之氧化物燒結體(靶材)係對上述本發明之氧化物燒結體實施研削加工而成者，因此靶材以物質計，係與本發明之氧化物燒結體相同。因此，與本發明之氧化物燒結體相關之說明亦直接適用於靶材。 濺鍍靶材之形狀並無特別限定，可為如圖1A之符號1所示之板狀，亦可為如圖1B之符號1A所示之圓筒狀。於板狀之情形時，平面形狀可為如圖1A之符號1所示之矩形，亦可如圖1C之符號1B所示般為圓形。氧化物燒結體可為一體成型，亦可為如圖1D所示般將分割為複數個之氧化物燒結體(符號1C)分別固定至背襯板3之多分割式。 背襯板3係氧化物燒結體之保持或冷卻用之構件。材料較佳為銅等導熱性優異之材料。 濺鍍靶材例如藉由以下之步驟進行製造。 (d)對氧化物燒結體之表面進行研削之步驟。 (e)將氧化物燒結體接合於背襯板之步驟。 以下，具體地說明各步驟。 (4)步驟(d)：研削步驟 研削(加工)步驟係將燒結體切削加工為適合安裝於濺鍍裝置之形狀之步驟。 燒結體表面大多存在高氧化狀態之燒結部，或面為凹凸，又，必須切斷加工成特定之尺寸。 燒結體之表面較佳為研削0.3 mm以上。研削之深度較佳為研削0.5 mm以上，尤佳為2 mm以上。藉由研削0.3 mm以上，可去除表面附近之結晶構造之變動部分。 較佳為例如利用平面研削盤研削氧化物燒結體而製成平均表面粗糙度Ra為5 μm以下之素材。進而亦可對濺鍍靶材之濺鍍面實施鏡面加工而使平均表面粗糙度Ra為1000×10-10 m以下。鏡面加工(研磨)可使用機械研磨、化學研磨、及機械化學研磨(併用機械研磨與化學研磨)等公知之研磨技術。例如可利用固定研磨粒拋光儀(拋光液為水)拋光至#2000號以上，亦可於利用游離研磨粒研磨具(研磨材為SiC膏等)磨削後，將研磨材更換成鑽石膏而進行磨削。研磨方法並不限定於該等方法。研磨材可列舉#200號、或者#400號、進而#800號者。 研削步驟後之氧化物燒結體較佳為藉由鼓風或流水洗淨等進行清潔。於藉由鼓風去除異物時，若自噴嘴之朝向側利用集塵機進行吸氣，則可更有效地去除。再者，由於鼓風或流水洗淨中清潔力存在極限，故而亦可進而進行超音波洗淨等。關於超音波洗淨，較有效的是於頻率為25 kHz以上且300 kHz以下之間進行多重振動以進行超音波洗淨之方法。例如可於頻率為25 kHz以上且300 kHz之間，每25 kHz以共計12種頻率進行多重振動，從而進行超音波洗淨。 (5)步驟(e)：接合步驟 步驟(e)係利用金屬銦等低熔點金屬將研削後之燒結體接合至背襯板之步驟。 以上為濺鍍靶材之說明。 ＜氧化物半導體薄膜＞ 其次，對本發明之一態樣之非晶質氧化物半導體薄膜進行說明。 本發明之一態樣之氧化物半導體膜(以下，有時簡稱為本發明之半導體膜)之特徵在於：以下述原子比含有In、Ga及Sn， 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ••• (1) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ••• (2) 0.55≦In/(In＋Ga＋Sn)≦0.98 ••• (3) 且以下述原子比含有Al， 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (4)。 本發明之半導體膜可適宜地用作薄膜電晶體之半導體層(半導體部分)。 具有上述原子比組成之本發明之半導體膜可藉由對具有相同原子比組成之上述本發明之濺鍍靶材進行濺鍍而形成。 對包含氧化物燒結體之濺鍍靶材進行濺鍍而形成之膜的原子比組成係與所使用之濺鍍靶材之原子比組成類似。 本發明之一態樣之半導體膜較佳為於藉由濺鍍成膜時為非晶狀態，且於加熱處理(退火處理)後亦為非晶狀態。若生成氧化銦結晶，則存在於該結晶中摻雜錫而與ITO(Indium Tin Oxide，氧化銦錫)同樣地進行導電化之情形。於氧化銦結晶為微晶之情形時，存在非晶狀之部分與微晶混合存在，載子於該等之界面散射而遷移率降低之情形。又，若於非晶狀之部分與微晶之間產生氧缺陷等，則存在生成光吸收之色中心(colour centre)之情形，而存在TFT之光穩定性受損之情形。 若氧化物半導體膜之原子比組成為上述範圍以外，則存在如下情形：於利用形成薄膜電晶體之步驟中所使用之CVD成膜裝置進行處理時，薄膜電晶體之半導體部分(本發明之半導體膜)之載子濃度上升，藉由其後之退火處理，載子濃度亦不會降低，而不會作為TFT作動。因此，降低CVD裝置之成膜溫度，抑制載子濃度之上升以使TFT特性顯現出，但由於降低了CVD裝置之成膜溫度，故而存在僅可獲得缺乏耐久性之半導體膜，且TFT特性亦較差之情形。 於本發明之半導體膜中，氧化鎵具有抑制產生氧缺陷之效果與增大氧化物半導體膜之帶隙之效果。Ga之比率[Ga/(In＋Ga＋Sn)(原子比)]較佳為0.01≦Ga/(In＋Ga＋Sn)≦0.30。若未達0.01，則存在抑制氧缺陷之效果較小，而未成為半導體膜之情形。又，若超過0.30，則存在氧缺陷消失，而成為絕緣膜之情形。更佳為0.02≦Ga/(In＋Ga＋Sn)≦0.27，進而較佳為0.03≦Ga/(In＋Ga＋Sn)≦0.23。 於本發明之半導體膜中，認為氧化錫具有耐化學品性，且根據用作導電膜之情況亦可知氧化錫對半導體膜之遷移率造成影響之情況較少。因此，Sn之比率[Sn/(In＋Ga＋Sn)(原子比)]較佳為0.01≦Sn/(In＋Ga＋Sn)≦0.40。若未達0.01，則存在無法獲得耐化學品性之情形。若超過0.40，則存在耐化學品性過高，無法利用蝕刻形成半導體膜之島部之情形。更佳為0.02≦Sn/(In＋Ga＋Sn)≦0.35，進而較佳為0.03≦Sn/(In＋Ga＋Sn)≦0.30。 於本發明之半導體膜中，氧化銦係承擔半導體膜之遷移率之氧化物。In之比率[In/(In＋Ga＋Sn)(原子比)]較佳為0.55≦In/(In＋Ga＋Sn)≦0.98。若未達0.55，則存在產生半導體膜之遷移率之降低之情形。若超過0.98，則存在半導體膜進行結晶化，或氧缺陷之量過度增加，未進行半導體化而成為導體之情形。更佳為0.60≦In/(In＋Ga＋Sn)≦0.96，進而較佳為0.60≦In/(In＋Ga＋Sn)≦0.94。 於本發明之半導體膜中，氧化鋁具有使半導體膜非晶質化之作用、與抑制由氧缺陷引起之載子之產生之作用。於基底之原料氧化物中之氧化銦之比率較多之氧化物半導體膜的情形時，若未使氧化鋁之量相對較多，則半導體膜進行結晶化，或無法抑制由結晶化所導致之氧化錫之摻雜效果所引起的載子之增大、或由非晶狀態下之氧缺陷所引起之載子之增大。另一方面，於基底之原料氧化物中之氧化銦之比率較少之氧化物半導體膜的情形時，若未使氧化鋁之量相對較少，則存在膜進行絕緣化，或使用該氧化物半導體膜之薄膜電晶體之遷移率降低之情形。只要對照基底之原料氧化物中之In之比率而適當調整Al之比率即可。 例如，於In之比率[In/(In＋Ga＋Sn)(原子比)]為0.85以上之情形時，Al之比率[Al/(In＋Ga＋Sn＋Al)(原子比)]較佳為0.10以上，較佳為0.12以上，上限較佳為0.30以下。若In之比率[In/(In＋Ga＋Sn)(原子比)]為0.85以上，則存在半導體膜變得容易結晶化之情形，為了抑制其結晶化，較佳為增加Al之添加量。又，由於氧化銦之氧缺陷量亦隨著In之比率之增大而增大，故而為了抑制載子產生，亦較佳為增加半導體膜中之Al之添加量。 又，於In之比率[In/(In＋Ga＋Sn)(原子比)]為0.70以下之情形時，較佳為將所添加之Al之比率[Al/(In＋Ga＋Sn＋Al)(原子比)]設為0.20以下，更佳為設為0.15以下。更佳為0.13以下，進而較佳為0.12以下。下限較佳為0.05以上。 Al其抑制由氧缺陷所引起之載子之產生之效果較大，例如藉由化學氣相沈積(CVD)處理等，使於層間絕緣膜或閘極絕緣膜之形成時產生於半導體膜之載子在後退火時恢復至正常之載子濃度的能力較高。因Al之該性質，而可知藉由CVD處理等而載子濃度暫時增高，即便如此，亦可藉由後退火而恢復至膜可作為半導體發揮功能之正常之載子濃度，從而可恢復TFT特性。 於In之比率[In/(In＋Ga＋Sn)(原子比)]超過上述中間之0.70且未達0.85之情形時，只要適當選擇成膜條件(氧濃度、基板溫度、成膜壓力、背壓等)即可。於In之比率[In/(In＋Ga＋Sn)(原子比)]超過上述中間之0.70且未達0.85之情形時，於Ga之比率[Ga/(In＋Ga＋Sn)(原子比)]超過0.10之情形時，顯現出氧化鎵之非晶形化效果、及載子之控制效果，故而Al之比率[Al/(In＋Ga＋Sn＋Al)(原子比)]無需如In之比率[In/(In＋Ga＋Sn)(原子比)]為0.85以上之情形之量，但於根據半導體膜之用途而欲具有耐CVD性等之情形時，或於欲更為提高半導體膜之耐久性之情形時，只要添加與In之比率[In/(In＋Ga＋Sn)(原子比)]為0.85以上之情形相同程度之量即可。 另一方面，於Sn之比率[Sn/(In＋Ga＋Sn)(原子比)]超過0.20之情形時，由於耐化學品性變得非常高，故而可獲得對於蝕刻製程等具有耐性之半導體膜。進而只要考慮CVD耐性、或TFT之耐久性而適當選擇Al之比率即可。另一方面，於將本發明之半導體膜應用於薄膜電晶體之遷移率較高之用途之情形時，可減少至In之比率[In/(In＋Ga＋Sn)(原子比)]為0.85以下之情形之Al之比率[Al/(In＋Ga＋Sn＋Al)(原子比)]。藉此，可提供一種使用遷移率較高之氧化物半導體膜之薄膜電晶體。 又，關於氧化鎵及/或氧化鋁之添加，有提高氧化物半導體膜之帶隙之效果，而變得容易獲得光耐性較高之氧化物半導體膜及薄膜電晶體(TFT)。氧化鎵及氧化鋁之量均與氧缺陷量密切相關，因此只要根據與所獲得之半導體膜之用途相應之耐久性之需求而適當選擇即可。 本發明之一態樣之氧化物半導體膜較佳為以下述原子比含有In、Ga及Sn， 0.02≦Ga/(In＋Ga＋Sn)≦0.27 ••• (1A) 0.02≦Sn/(In＋Ga＋Sn)≦0.35 ••• (2A) 0.60≦In/(In＋Ga＋Sn)≦0.96 ••• (3A) 且以下述原子比含有Al， 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (4)。 本發明之一態樣之氧化物半導體膜更佳為以下述原子比含有In、Ga及Sn， 0.03≦Ga/(In＋Ga＋Sn)≦0.23 ••• (1B) 0.03≦Sn/(In＋Ga＋Sn)≦0.30 ••• (2B) 0.60≦In/(In＋Ga＋Sn)≦0.94 ••• (3B) 且以下述原子比含有Al， 0.08≦Al/(In＋Ga＋Sn＋Al)≦0.22 ••• (4B)。 氧化物半導體薄膜中之各金屬元素之含量(原子比)可藉由利用ICP(Inductive Coupled Plasma，電感耦合電漿)測定或XRF(X-Ray Fluorescence，X射線螢光分析)測定對各元素之存在量進行測定而求出。ICP測定可使用感應電漿發光分析裝置。XRF測定可使用薄膜螢光X射線分析裝置(AZX400、Rigaku公司製造)。 又，即便使用扇形動態二次離子質譜儀SIMS分析，亦能夠以與感應電漿發光分析或薄膜螢光X射線分析同等之精度對氧化物半導體薄膜中之各金屬元素之含量(原子比)進行分析。於利用感應電漿發光分析裝置或薄膜螢光X射線分析裝置所測得之金屬元素之原子比已知之標準氧化物薄膜的上表面，將與TFT元件同樣之材料以通道長度形成源極、汲極電極，將所得者作為標準材料，利用扇形動態二次離子質譜儀SIMS(IMS 7f-Auto、AMETEK公司製造)進行氧化物半導體層之分析，而獲得各元素之質譜強度，並製作已知之元素濃度與質譜強度之校準曲線。其次，針對實際TFT元件之氧化物半導體膜部分，根據基於扇形動態二次離子質譜儀SIMS分析測得之光譜強度，使用上述校準曲線而算出原子比，若如此，則可確認所算出之原子比係另外利用薄膜螢光X射線分析裝置或感應電漿發光分析裝置所測得之氧化物半導體膜之原子比的2原子%以內。 ＜薄膜電晶體＞ 其次，對本發明之一態樣之薄膜電晶體之構造進行說明。 本發明之一態樣之薄膜電晶體(以下，有時簡稱為本發明之TFT)之特徵在於：使用上述本發明之氧化物半導體膜。 本發明之一態樣之薄膜電晶體之形狀並無特別限定，較佳為反向通道蝕刻型電晶體、蝕刻終止層型電晶體、頂閘極型電晶體等。 將具體之薄膜電晶體之例示於圖2及圖3。 如圖2所示，薄膜電晶體100具備矽晶圓20、閘極絕緣膜30、氧化物半導體薄膜40、源極電極50、汲極電極60、及層間絕緣膜70、70A。 矽晶圓20為閘極電極。閘極絕緣膜30係阻斷閘極電極與氧化物半導體薄膜40之導通之絕緣膜，且設置於矽晶圓20上。 氧化物半導體薄膜40為通道層，且設置於閘極絕緣膜30上。氧化物半導體薄膜40可使用本發明之一態樣之氧化物半導體薄膜。 源極電極50及汲極電極60係用以使源極電流及汲極電流於氧化物半導體薄膜40中流通之導電端子，且以與氧化物半導體薄膜40之兩端附近接觸之方式分別設置。 層間絕緣膜70係阻斷源極電極50及汲極電極60與氧化物半導體薄膜40之間之接觸部分以外之導通的絕緣膜。 層間絕緣膜70A係阻斷源極電極50及汲極電極60與氧化物半導體薄膜40之間之接觸部分以外之導通的絕緣膜。層間絕緣膜70A亦為阻斷源極電極50與汲極電極60之間之導通之絕緣膜。層間絕緣膜70A亦為通道層保護層。 如圖3所示，薄膜電晶體100A之構造與薄膜電晶體100相同，但於將源極電極50及汲極電極60以與閘極絕緣膜30及氧化物半導體薄膜40之兩者接觸之方式設置之方面上不同。以覆蓋閘極絕緣膜30、氧化物半導體薄膜40、源極電極50、及汲極電極60之方式一體地設置層間絕緣膜70B之方面亦不同。 形成汲極電極60、源極電極50及閘極電極之材料並無特別限制，可任意選擇通常所使用之材料。於圖2及圖3中所列舉之例中，使用矽晶圓作為基板，且矽晶圓亦作為電極發揮作用，但電極材料並不限定於矽。 例如可使用氧化銦錫(ITO)、氧化銦鋅(IZO)、ZnO、及SnO2 等透明電極、或Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、及Ta等金屬電極、或包含該等之合金之金屬電極或積層電極。 又，於圖2及圖3中，亦可於玻璃等基板上形成閘極電極。 形成層間絕緣膜70、70A、70B之材料亦無特別限制，可任意選擇通常所使用之材料。作為形成層間絕緣膜70、70A、70B之材料，具體而言，例如可使用SiO2 、SiNx 、Al2 O3 、Ta2 O5 、TiO2 、MgO、ZrO2 、CeO2 、K2 O、Li2 O、Na2 O、Rb2 O、Sc2 O3 、Y2 O3 、HfO2 、CaHfO3 、PbTiO3 、BaTa2 O6 、SrTiO3 、Sm2 O3 、及AlN等化合物。 於本發明之一態樣之薄膜電晶體為反向通道蝕刻型(底閘極型)之情形時，較佳為於汲極電極、源極電極及通道層上設置保護膜。藉由設置保護膜，而即便於長時間驅動TFT之情形時亦變得容易提高耐久性。再者，於頂閘極型之TFT之情形時，例如成為於通道層上形成有閘極絕緣膜之構造。 保護膜或絕緣膜例如可藉由CVD而形成，但此時存在成為基於高溫度之製程之情形。又，保護膜或絕緣膜於剛成膜後大多含有雜質氣體，較佳為進行加熱處理(退火處理)。藉由利用加熱處理去除雜質氣體，而成為穩定之保護膜或絕緣膜，而變得容易形成耐久性較高之TFT元件。 藉由使用本發明之一態樣之氧化物半導體薄膜，而變得不易受到CVD製程中之溫度之影響、及由其後之加熱處理所導致之影響，因此即便於形成有保護膜或絕緣膜之情形時，亦可提高TFT特性之穩定性。 薄膜電晶體較佳為具有以下之特性。 薄膜電晶體之遷移率較佳為1.0 cm2 /V・s以上。藉由設為1.0 cm2 /V・s以上，而可驅動液晶顯示器。 飽和遷移率係根據施加20 V之汲極電壓之情形時之傳遞特性而求出。具體而言，可藉由如下方式算出：製作傳遞特性Id-Vg之曲線圖，算出各Vg之跨導(transconductance)(Gm)，並藉由飽和區域之式求出飽和遷移率。Id為源極、汲極電極間之電流，Vg係對源極、汲極電極間施加電壓Vd時之閘極電壓。 閾值電壓(Vth)較佳為-3.0 V以上且3.0 V以下，更佳為-2.0 V以上且2.0 V以下，進而較佳為-1.0 V以上且1.0 V以下。若閾值電壓(Vth)為-3.0 V以上，則可製成高遷移率之薄膜電晶體。若閾值電壓(Vth)為3.0 V以下，則可製成截止狀態電流較小，開關比較大之薄膜電晶體。 閾值電壓(Vth)可根據傳遞特性之曲線圖，以Id＝10-9 A中之Vg進行定義。 開關比較佳為106 以上且1012 以下，更佳為107 以上且1011 以下，進而較佳為108 以上且1010 以下。若開關比為106 以上，則可驅動液晶顯示器。若開關比為1012 以下，則可驅動對比度較大之有機EL。又，可將截止狀態電流設為10-12 A以下，於用於CMOS(Complementary Metal Oxide Semiconductors，互補金屬氧化物半導體)影像感測器之傳輸電晶體或重置電晶體之情形時，可延長圖像之保持時間，或提高感度。 開關比係藉由將Vg＝-10 V之Id之值作為截止狀態電流值，將Vg＝20 V之Id之值作為導通狀態電流值，決定比[導通狀態電流值/截止狀態電流值]而求出。 截止狀態電流值較佳為10-10 A以下，更佳為10-11 A以下，進而較佳為10-12 A以下。若截止狀態電流值為10-10 A以下，則可驅動對比度較大之有機EL。又，於用於CMOS影像感測器之傳輸電晶體或重置電晶體之情形時，可延長圖像之保持時間，或提高感度。 薄膜電晶體之半導體層所使用之本發明之一態樣之非晶質氧化物半導體薄膜的缺陷密度較佳為5.0×1016 cm-3 以下，更佳為1.0×1016 cm-3 以下。藉由減少缺陷密度，而薄膜電晶體之遷移率進一步增高，光照射時之穩定性、對於熱之穩定性增高，而TFT穩定地作動。 ＜量子隧道場效電晶體＞ 本發明之一態樣之氧化物半導體薄膜亦可用於量子隧道場效電晶體(FET)。 圖4中表示本發明之一態樣之量子隧道場效電晶體(FET)之模式圖(縱剖視圖)。 量子隧道場效電晶體501具備：p型半導體層503、n型半導體層507、閘極絕緣膜509、閘極電極511、源極電極513、及汲極電極515。 p型半導體層503、n型半導體層507、閘極絕緣膜509、及閘極電極511係依序積層。 源極電極513係設置於p型半導體層503上。汲極電極515係設置於n型半導體層507上。 p型半導體層503為p型之IV族半導體層，此處為p型矽層。 關於n型半導體層507，此處係本發明之一態樣之影像感測器所使用之n型氧化物半導體薄膜。源極電極513及汲極電極515為導電膜。 圖4中雖然未圖示，但亦可於p型半導體層503上形成絕緣層。於該情形時，p型半導體層503與n型半導體層507係經由將絕緣層局部開口之區域即接觸孔而連接。圖4中雖然未圖示，但量子隧道場效電晶體501亦可具備覆蓋其上表面之層間絕緣膜。 量子隧道場效電晶體501係進行電流之開關之量子隧道場效電晶體(FET)，其藉由閘極電極511之電壓而控制穿透由p型半導體層503與n型半導體層507所形成之能量障壁之電流。於該構造中，構成n型半導體層507之氧化物半導體之帶隙增大，可減小截止狀態電流。 圖5中表示另一態樣之量子隧道場效電晶體501A的模式圖(縱剖視圖)。 量子隧道場效電晶體501A之構成係與量子隧道場效電晶體501相同，但在p型半導體層503與n型半導體層507之間形成有氧化矽層505之方面不同。藉由具有氧化矽層，可減小截止狀態電流。 氧化矽層505之厚度較佳為10 nm以下。藉由設為10 nm以下，可防止隧道電流不流通，或所形成之能量障壁形成困難，或障壁高度產生變化，可防止穿隧電流(tunneling current)降低或產生變化。較佳為8 nm以下，更佳為5 nm以下，進而較佳為3 nm以下，進而更佳為1 nm以下。 圖6中表示於p型半導體層503與n型半導體層507之間形成有氧化矽層505之部分之TEM照片。 量子隧道場效電晶體501及501A亦n型半導體層507為n型氧化物半導體。 構成n型半導體層507之氧化物半導體亦可為非晶質。藉由為非晶質，而變得可利用草酸等有機酸進行蝕刻，蝕刻速度與其他層之差增大，亦不會影響配線等之金屬層，可良好地進行蝕刻。 構成n型半導體層507之氧化物半導體亦可為晶質。藉由為晶質，與非晶質之情形相比帶隙增大，可減小截止狀態電流。由於亦可增大功函數，故而變得容易控制穿透由p型之IV族半導體材料與n型半導體層507所形成之能量障壁之電流。 量子隧道場效電晶體501之製造方法並無特別限定，可例示以下之方法。 首先，如圖7A所示，於p型半導體層503上形成絕緣膜505A，藉由蝕刻等將絕緣膜505A之一部分開口而形成接觸孔505B。 其次，如圖7B所示，於p型半導體層503及絕緣膜505A上形成n型半導體層507。此時，經由接觸孔505B將p型半導體層503與n型半導體層507連接。 其次，如圖7C所示，於n型半導體層507上，依序形成閘極絕緣膜509及閘極電極511。 其次，如圖7D所示，以覆蓋絕緣膜505A、n型半導體層507、閘極絕緣膜509及閘極電極511之方式設置層間絕緣膜519。 其次，如圖7E所示，將p型半導體層503上之絕緣膜505A及層間絕緣膜519之一部分開口而形成接觸孔519A，並於接觸孔519A設置源極電極513。 進而，如圖7E所示，將n型半導體層507上之閘極絕緣膜509及層間絕緣膜519之一部分開口而形成接觸孔519B，並於接觸孔519B形成汲極電極515。 能夠以上述順序製造量子隧道場效電晶體501。 再者，於p型半導體層503上形成n型半導體層507後，以150℃以上且600℃以下之溫度進行熱處理，藉此可於p型半導體層503與n型半導體層507之間形成氧化矽層505。藉由追加該步驟，可製造量子隧道場效電晶體501A。 ＜薄膜電晶體之用途＞ 本發明之一態樣之薄膜電晶體亦可應用於場效型電晶體、邏輯電路、記憶電路、及差動放大電路等各種積體電路，且可將該等應用於電子設備等。進而，本發明之一態樣之薄膜電晶體除場效型電晶體以外，亦可應用於靜電感應型電晶體、肖特基障壁型電晶體、肖特基二極體、及電阻元件。 本發明之一態樣之薄膜電晶體可適宜地用於顯示裝置及固態影像感測器等。 以下，對將本發明之一態樣之薄膜電晶體用於顯示裝置及固態影像感測器之情形進行說明。 首先，參照圖8A至圖8C，對將本發明之一態樣之薄膜電晶體用於顯示裝置之情形進行說明。 圖8A係本發明之一態樣之顯示裝置的俯視圖。圖8B係用以說明本發明之一態樣之顯示裝置之像素部應用液晶元件之情形時的像素部之電路之電路圖。又，圖8C係用以說明本發明之一態樣之顯示裝置之像素部應用有機EL元件之情形時的像素部之電路之電路圖。 配置於像素部之電晶體可使用本發明之一態樣之薄膜電晶體。本發明之一態樣之薄膜電晶體由於容易製成n通道型，故而於與像素部之電晶體同一之基板上形成可包含n通道型電晶體之驅動電路之一部分。藉由於像素部或驅動電路使用本實施形態所示之薄膜電晶體，可提供可靠性較高之顯示裝置。 將主動矩陣型顯示裝置之俯視圖之一例示於圖8A。於顯示裝置之基板300上形成有像素部301、第1掃描線驅動電路302、第2掃描線驅動電路303、及信號線驅動電路304。於像素部301將複數根信號線自信號線驅動電路304進行延伸並配置，且將複數根掃描線自第1掃描線驅動電路302、及第2掃描線驅動電路303進行延伸並配置。於掃描線與信號線之交叉區域，分別將具有顯示元件之像素設置成矩陣狀。顯示裝置之基板300係經由FPC(Flexible Printed Circuit，可撓性印刷電路板)等之連接部而與時序控制電路(控制器，亦稱為控制IC(Integrated Circuit，積體電路))連接。 於圖8A中，第1掃描線驅動電路302、第2掃描線驅動電路303、信號線驅動電路304係形成於與像素部301相同之基板300上。因此，由於設置於外部之驅動電路等零件之數量減少，故而可謀求成本之降低。又，於在基板300外部設置有驅動電路之情形時，需要使配線延伸，而配線間之連接數增加。於在相同之基板300上設置有驅動電路之情形時，可減少其配線間之連接數，而可謀求可靠性之提高、或良率之提高。 又，將像素之電路構成之一例示於圖8B。此處，表示可應用於VA型液晶顯示裝置之像素部之像素部之電路。 該像素部之電路可應用於一個像素具有複數個像素電極之構成。各像素電極係與不同之電晶體連接，各電晶體係以可用不同之閘信號驅動之方式構成。藉此，可獨立地控制向經多域設計之像素之各像素電極施加之信號。 電晶體316之閘極配線312、與電晶體317之閘極配線313係分離開以提供不同之閘信號。另一方面，作為資料線發揮功能之源極電極或汲極電極314係於電晶體316與電晶體317中共通地使用。電晶體316與電晶體317可使用本發明之一態樣之電晶體。藉此，可提供可靠性較高之液晶顯示裝置。 電晶體316係與第1像素電極電性連接，電晶體317係與第2像素電極電性連接。第1像素電極與第2像素電極被分離開。第1像素電極與第2像素電極之形狀並無特別限定。例如，第1像素電極只要設為V字狀即可。 電晶體316之閘極電極係與閘極配線312連接，電晶體317之閘極電極係與閘極配線313連接。向閘極配線312與閘極配線313提供不同之閘信號，而使電晶體316與電晶體317之動作時序不同，而可控制液晶之配向。 又，亦可藉由電容配線310、作為介電體發揮功能之閘極絕緣膜、及與第1像素電極或第2像素電極電性連接之電容電極而形成保持電容。 多域構造於一像素具備第1液晶元件318與第2液晶元件319。第1液晶元件318包含第1像素電極、對向電極及其間之液晶層，第2液晶元件319包含第2像素電極、對向電極及其間之液晶層。 像素部並不限定於圖8B所示之構成。亦可於圖8B所示之像素部追加開關、電阻元件、電容元件、電晶體、感測器、或邏輯電路。 將像素之電路構成之另一例示於圖8C。此處，表示使用有機EL元件之顯示裝置之像素部之構造。 圖8C係表示可應用之像素部320之電路之一例的圖。此處，表示於1個像素使用2個n通道型電晶體之例。本發明之一態樣之氧化物半導體膜可用於n通道型之電晶體之通道形成區域。該像素部之電路可應用數位時間灰階驅動。 開關用電晶體321及驅動用電晶體322可使用本發明之一態樣之薄膜電晶體。藉此，可提供可靠性較高之有機EL顯示裝置。 像素部之電路之構成並不限定於圖8C所示之構成。亦可於圖8C所示之像素部之電路追加開關、電阻元件、電容元件、感測器、電晶體或邏輯電路。 以上為將本發明之一態樣之薄膜電晶體用於顯示裝置之情形之說明。 其次，參照圖9，對將本發明之一態樣之薄膜電晶體用於固態影像感測器之情形進行說明。 CMOS(Complementary Metal Oxide Semiconductor)影像感測器係於信號電荷儲存部保持電位，並經由放大電晶體將該電位輸出至垂直輸出線之固態影像感測器。若於CMOS影像感測器中所含之重置電晶體、及/或傳輸電晶體中存在漏電流，則因該漏電流而產生充電或放電，信號電荷儲存部之電位產生變化。若信號電荷儲存部之電位產生變化，則放大電晶體之電位亦變化，而成為偏離本來之電位之值，所拍攝之影像劣化。 對將本發明之一態樣之薄膜電晶體應用於CMOS影像感測器之重置電晶體、及傳輸電晶體之情形之動作之效果進行說明。放大電晶體可應用薄膜電晶體或塊狀電晶體中之任一種。 圖9係表示CMOS影像感測器之像素構成之一例的圖。像素包含作為光電轉換元件之光電二極體3002、傳輸電晶體3004、重置電晶體3006、放大電晶體3008及各種配線，且矩陣狀地配置複數個而構成感測器。亦可設置與放大電晶體3008電性連接之選擇電晶體。記為電晶體符號之「OS」表示氧化物半導體(Oxide Semiconductor)，「Si」表示矽，表示若應用於各電晶體則較佳之材料。關於以下之圖式亦同樣。 光電二極體3002係與傳輸電晶體3004之源極側連接，於傳輸電晶體3004之汲極側形成有信號電荷儲存部3010(FD(Floating Diffusion)：亦稱為浮動擴散)。於信號電荷儲存部3010連接有重置電晶體3006之源極、及放大電晶體3008之閘極。作為另一構成，亦可刪除重置電源線3110。例如，存在使重置電晶體3006之汲極不與重置電源線3110連接，而與電源線3100或垂直輸出線3120連接之方法。 再者，又，於光電二極體3002中亦可使用本發明之氧化物半導體膜，且可使用與傳輸電晶體3004、重置電晶體3006所使用之氧化物半導體膜相同之材料。 以上為將本發明之一態樣之薄膜電晶體用於固態影像感測器之情形之說明。 實施例 以下，列舉實施例、比較例而更具體地說明本發明，但本發明並不受該等任何限定。 [氧化物燒結體之製造及特性評價] (實施例1) 以成為表1所示之比率(原子比)之方式稱量氧化鎵粉末、氧化鋁粉末、氧化錫粉末、氧化銦粉末，放入至聚乙烯製之容器中，藉由乾式球磨機混合粉碎72小時，而製作混合粉末。 將該混合粉末放入至模具中，以49 MPa(將500 kg/cm2 換算為SI單位)之壓力製成加壓成型體。以196 MPa(將2000 kg/cm2 換算為SI單位)之壓力藉由CIP對該成型體進行緻密化。其次，將該成型體放入至常壓燒成爐中，於大氣氛圍下，於350℃下保持3小時後，以升溫速度100℃/小時進行升溫，於1480℃下保持32小時，其後，放置冷卻，而獲得氧化物燒結體。 ＜氧化物燒結體之特性評價＞ 對所獲得之氧化物燒結體，評價下述物性。將結果示於表1。 (1)利用XRD測定之結晶相 對於所獲得之燒結體，藉由X射線繞射測定裝置Smartlab，於以下之條件下測定燒結體之X射線繞射(XRD)。藉由JADE6分析所獲得之XRD圖，求出燒結體中之結晶相。將所獲得之XRD圖示於圖10。 ・裝置：Smartlab(Rigaku股份有限公司製造) ・X射線：Cu-Kα射線(波長1.5418×10-10 m) ・2θ-θ反射法、連續掃描(2.0°/min) ・取樣間隔：0.02° ・狹縫DS(發散狹縫)、SS(散射狹縫)、RS(受光狹縫)：1 mm (2)相對密度(%) 此處，所謂「相對密度」係指用藉由阿基米德法所測定之氧化物燒結體之實測密度除以氧化物燒結體之理論密度所得之值的百分率。於本發明中，理論密度係以如下方式算出。 理論密度＝氧化物燒結體所使用之原料粉末之總重量/氧化物燒結體所使用之原料粉末之總體積 例如，於使用氧化物A、氧化物B、氧化物C、氧化物D作為氧化物燒結體之原料粉末之情形時，若將氧化物A、氧化物B、氧化物C、氧化物D之使用量(添加量)分別設為a(g)、b(g)、c(g)、d(g)，則理論密度可藉由如下所述般套用而算出。 理論密度＝(a＋b＋c＋d)/((a/氧化物A之密度)＋(b/氧化物B之密度)＋(c/氧化物C之密度)＋(d/氧化物D之密度)) 再者，關於各氧化物之密度，由於密度與比重大致同等，故而使用化學便覽 基礎篇I日本化學篇 修訂2版(丸善股份有限公司)所記載之比重之值。 (3)體電阻(mΩ・cm) 使用電阻率計Loresta(三菱化學股份有限公司製造)，基於四探針法(JISR1637)而測定所獲得之燒結體之體電阻(mΩ・cm)。 測定部位係設為氧化物燒結體之中心及氧化物燒結體之四角與中心之中間點之4個部位、計5個部位，將5個部位之平均值設為體電阻值。 (4)以400 WDC(Direct Current，直流)功率進行5小時成膜後之靶材(氧化物燒結體)之狀態 以DC功率400 W進行5小時成膜後，藉由目測確認靶材表面。 (實施例2、3及比較例1、2、3) 以表1所示之組成使用原料氧化物，與實施例1同樣地進行操作而獲得氧化物燒結體。對於所獲得之氧化物燒結體，與實施例1同樣地進行評價。將結果示於表1。又，將所獲得之XRD圖示於圖11至圖15。 [表1] 如表1所示，實施例1至3係滿足式(5)至式(8)之組成範圍，即便於以DC功率400 W進行5小時成膜後，亦除剝蝕之形成以外，無較大之變化。 比較例1、2不含Al，比較例3中Al含量偏離式(8)之下限，於以DC功率400 W進行5小時成膜後，於剝蝕部產生黑色異物及毛裂。又，於比較例1至3中，Ga2 In6 Sn2 O16 化合物之含量為主成分，多於實施例1至3。 根據該結果可知，藉由將燒結體設為滿足式(5)至式(8)之組成範圍，可抑制Ga2 In6 Sn2 O16 化合物之生成，而可抑制濺鍍時之異物或裂痕之產生。 [薄膜電晶體之製造及性能評價] (實施例A) ＜半導體膜之製造＞ 首先，如圖16A所示，製作於玻璃基板上僅載置有氧化物薄膜之試樣，對特性進行測定、評價。具體之順序如下所述。 首先，使用由實施例1至實施例4、比較例1、及比較例2中所製造之氧化物燒結體製作之濺鍍靶材，於表2之「製造條件」所示之條件下，藉由濺鍍，於玻璃基板上形成50 nm之薄膜(氧化物半導體層)。使用於高純度氬氣中混合高純度氧氣1體積%而成之混合氣體作為濺鍍氣體，而進行濺鍍。 其次，於大氣中於350℃下對所獲得之試樣進行30分鐘加熱處理，評價處理後之薄膜之特性。具體之評價項目及評價方法如下所述。 ・霍爾效應測定 將霍爾效應測定用樣品設置於霍爾效應、比電阻測定裝置(ResiTest8300型、TOYO Corporation製造)中，於室溫下評價霍爾效應，求出載子密度及遷移率。 ・半導體膜之結晶特性 藉由X射線繞射(XRD)測定，對濺鍍後(剛進行膜沈積後)之未加熱之膜、及剛加熱後之膜之晶質進行評價。 ・In2 O3 結晶之晶格常數(10-10 m) 使用藉由XRD而獲得之結晶峰，藉由利用以JCPDS(Joint Committee on Powder Diffraction Standards，粉末繞射標準聯合委員會)卡片In2 O3 (PDF#06-0416)作為起始點之JADE6之晶格常數精密化處理而算出。 ・半導體膜之帶隙 於石英基板上進行成膜，測定與半導體膜同樣地進行了熱處理之薄膜樣品之透射光譜，將橫軸之波長轉換為能量(eV)，將縱軸之透過率轉換為(αhν)2 後， (此處，為 α：吸收係數 h：普朗克常數 v：振動數) 對吸收上升之部分擬合直線，算出該直線與基準線相交處之eV值，而設為帶隙。 將結果示於表2之「半導體膜」之「加熱處理後」。 其次，於加熱處理後之半導體膜之上，於基板溫度300℃下藉由化學蒸鍍法(CVD)而形成SiO2 膜(保護絕緣膜；層間絕緣膜)以製作圖16B所示之試樣。於與「(1)霍爾效應測定」同樣之條件下評價形成後之薄膜之載子密度與遷移率。將結果示於表2之「半導體膜」之「成膜SiO2 膜後」。 其次，對成膜SiO2 膜後之試樣進行作為後退火之350℃、0.5或1小時加熱處理，於與「剛形成SiO2 後」同樣之條件下評價加熱處理後之薄膜之載子密度與遷移率。將結果示於表2之「半導體膜」之「SiO2 形成＋加熱處理後」。 ＜薄膜電晶體之製造＞ 其次，製作具備氧化物薄膜之薄膜電晶體(TFT)，對特性進行測定、評價。具體之順序如下所述。 (1)成膜步驟 使用由實施例1中所製造之氧化物燒結體製作之濺鍍靶材，藉由濺鍍，於附有熱氧化膜(閘極絕緣膜)之矽晶圓(閘極電極)上，介隔金屬遮罩而形成50 nm之薄膜(氧化物半導體層)。使用高純度氬氣及高純度氧氣1%之混合氣體作為濺鍍氣體而進行濺鍍。 (2)源極、汲極電極之形成 使用金屬遮罩，藉由濺鍍成膜安裝作為源極、汲極電極之鈦金屬後，將所獲得之積層體於大氣中於350℃下進行1小時加熱處理。完成薄膜電晶體(TFT)，評價TFT之特性。 具體之評價項目及評價條件如下所述。 ・飽和遷移率(cm2 /V・sec) 飽和遷移率係根據施加了5 V汲極電壓之情形時之傳遞特性求出。具體而言，製作傳遞特性Id-Vg之曲線圖，算出各Vg之跨導(Gm)，藉由線性區域之式導出飽和遷移率。再者，Gm係以∂(Id)/∂(Vg)表示，Vg係自-15 V施加至25 V，將該範圍內之最大遷移率定義為飽和遷移率。於本說明書中，只要未特別說明，則飽和遷移率係藉由該方法進行評價。上述Id為源極、汲極電極間之電流，Vg係對源極、汲極電極間施加了電壓Vd時之閘極電壓。 ・閾值電壓(Vth) 閾值電壓(Vth)根據傳遞特性之曲線圖而定義為Id＝10-9 A中之Vg。將結果示於表2。 ・截止狀態電流值及開關比 開關比係將Vg＝-10 V之Id之值設為截止狀態電流值，將Vg＝20 V之Id之值設為導通狀態電流值而決定比[On/Off]。將結果示於表2。 將結果示於表2之「TFT」之「加熱處理後，SiO2 膜形成前」。 (3)保護絕緣膜之形成 於加熱處理後之半導體膜上，於基板溫度300℃下藉由化學蒸鍍法(CVD)，形成SiO2 膜(保護絕緣膜；層間絕緣膜)，其後，進行作為後退火之350℃、30分鐘加熱處理。 於與「加熱處理後，SiO2 膜形成前」相同之條件下評價成膜SiO2 膜後之進行了加熱處理之TFT之特性。將結果示於表2之「TFT」之「成膜SiO2 膜＋加熱處理後」。 (實施例B、C及比較例A) 使用由表2所示之實施例中所製造之氧化物燒結體製作之濺鍍靶材，設為表2所示之條件，除此以外，以與實施例A同樣之方式製造薄膜電晶體，並進行評價。將結果示於表2。 [表2] 如表2所示，實施例A至實施例C係使用實施例1至實施例3之燒結體而成膜半導體膜者，即便於加熱後亦獲得了作為TFT之特性。 比較例A係使用比較例1之燒結體而製膜半導體膜者，若加熱則膜導通，未獲得作為TFT之特性。
1‧‧‧濺鍍靶材
1A‧‧‧濺鍍靶材
1B‧‧‧濺鍍靶材
1C‧‧‧氧化物燒結體
3‧‧‧背襯板
20‧‧‧矽晶圓
30‧‧‧閘極絕緣膜
40‧‧‧氧化物半導體薄膜
50‧‧‧源極電極
60‧‧‧汲極電極
70‧‧‧層間絕緣膜
70A‧‧‧層間絕緣膜
70B‧‧‧層間絕緣膜
100‧‧‧薄膜電晶體
100A‧‧‧薄膜電晶體
300‧‧‧基板
301‧‧‧像素部
302‧‧‧第1掃描線驅動電路
303‧‧‧第2掃描線驅動電路
304‧‧‧信號線驅動電路
310‧‧‧電容配線
312‧‧‧閘極配線
313‧‧‧閘極配線
314‧‧‧汲極電極
316‧‧‧電晶體
317‧‧‧電晶體
318‧‧‧第1液晶元件
319‧‧‧第2液晶元件
320‧‧‧像素部
321‧‧‧開關用電晶體
322‧‧‧驅動用電晶體
501‧‧‧量子隧道場效電晶體
501A‧‧‧量子隧道場效電晶體
503‧‧‧p型半導體層
505‧‧‧氧化矽層
505A‧‧‧絕緣膜
505B‧‧‧接觸孔
507‧‧‧n型半導體層
509‧‧‧閘極絕緣膜
511‧‧‧閘極電極
513‧‧‧源極電極
515‧‧‧汲極電極
519‧‧‧層間絕緣膜
519A‧‧‧接觸孔
519B‧‧‧接觸孔
3002‧‧‧光電二極體
3004‧‧‧傳輸電晶體
3006‧‧‧重置電晶體
3008‧‧‧放大電晶體
3010‧‧‧信號電荷儲存部
3110‧‧‧重置電源線
3100‧‧‧電源線
3120‧‧‧垂直輸出線
圖1A係表示本發明之一態樣之靶材之形狀的立體圖。 圖1B係表示本發明之一態樣之靶材之形狀的立體圖。 圖1C係表示本發明之一態樣之靶材之形狀的立體圖。 圖1D係表示本發明之一態樣之靶材之形狀的立體圖。 圖2係表示本發明之一態樣之薄膜電晶體的縱剖視圖。 圖3係表示本發明之一態樣之薄膜電晶體的縱剖視圖。 圖4係表示本發明之一態樣之量子隧道場效電晶體的縱剖視圖。 圖5係表示量子隧道場效電晶體之另一態樣的縱剖視圖。 圖6係圖5中於p型半導體層與n型半導體層之間形成有氧化矽層之部分的TEM(穿透式電子顯微鏡)照片。 圖7A係用以說明量子隧道場效電晶體之製造順序的縱剖視圖。 圖7B係用以說明量子隧道場效電晶體之製造順序的縱剖視圖。 圖7C係用以說明量子隧道場效電晶體之製造順序的縱剖視圖。 圖7D係用以說明量子隧道場效電晶體之製造順序的縱剖視圖。 圖7E係用以說明量子隧道場效電晶體之製造順序的縱剖視圖。 圖8A係表示使用本發明之一態樣之薄膜電晶體之顯示裝置的俯視圖。 圖8B係表示可應用於VA(Vertical Alignment，垂直配向)型液晶顯示裝置之像素之像素部之電路的圖。 圖8C係表示使用有機EL(Electroluminescence，電致發光)元件之顯示裝置之像素部之電路的圖。 圖9係表示使用本發明之一態樣之薄膜電晶體之固態影像感測器(solid state image sensor)之像素部之電路的圖。 圖10係實施例1中所製作之燒結體之XRD(X-Ray Diffraction，X射線繞射)圖。 圖11係實施例2中所製作之燒結體之XRD圖。 圖12係實施例3中所製作之燒結體之XRD圖。 圖13係比較例1中所製作之燒結體之XRD圖。 圖14係比較例2中所製作之燒結體之XRD圖。 圖15係比較例3中所製作之燒結體之XRD圖。 圖16A係表示於玻璃基板上形成有氧化物半導體薄膜之狀態的縱剖視圖。 圖16B係表示於圖16A之氧化物半導體薄膜上形成有SiO2 膜之狀態的圖。

Claims (10)

  1. 一種氧化物半導體膜，其以滿足下述式(1)至(3)之範圍之原子比含有In、Ga及Sn， 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ••• (1) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ••• (2) 0.55≦In/(In＋Ga＋Sn)≦0.98 ••• (3) 且以滿足下述式(4)之範圍之原子比含有Al， 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (4)。
  2. 一種薄膜電晶體，其使用如請求項1之氧化物半導體膜。
  3. 一種氧化物燒結體，其以滿足下述式(5)至(7)之範圍之原子比含有In、Ga及Sn， 0.01≦Ga/(In＋Ga＋Sn)≦0.30 ••• (5) 0.01≦Sn/(In＋Ga＋Sn)≦0.40 ••• (6) 0.55≦In/(In＋Ga＋Sn)≦0.98 ••• (7) 且以滿足下述式(8)之範圍之原子比含有Al， 0.05≦Al/(In＋Ga＋Sn＋Al)≦0.30 ••• (8)。
  4. 如請求項3之氧化物燒結體，其係以In2 O3 結晶作為主成分，且含有InGaO3 結晶及SnO2 結晶中之任一者或兩者。
  5. 如請求項3或4之氧化物燒結體，其不含Ga3 InSn5 O16 化合物及Ga2 In6 Sn2 O16 化合物中之任一者或兩者作為主成分。
  6. 如請求項3或4之氧化物燒結體，其相對密度為95%以上。
  7. 如請求項3或4之氧化物燒結體，其體電阻為20 mΩcm以下。
  8. 一種濺鍍靶材，其包含如請求項3至7中任一項之氧化物燒結體與背襯板。
  9. 一種如請求項3至6中任一項之氧化物燒結體之製造方法，其實施如下步驟： 調配步驟，其混合包含In、Ga及Sn之原料化合物粉末而製備混合物； 成型步驟，其將上述混合物成型而製備成型體；及 燒結步驟，其對上述成型體進行燒結。
  10. 一種電子設備，其具備如請求項2之薄膜電晶體。
TW107103590A 2017-02-01 2018-02-01 氧化物半導體膜、薄膜電晶體、氧化物燒結體及濺鍍靶材 TWI805567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-016853 2017-02-01
JP2017016853 2017-02-01

Publications (2)

Publication Number Publication Date
TW201835002A true TW201835002A (zh) 2018-10-01
TWI805567B TWI805567B (zh) 2023-06-21

Family

ID=63040567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103590A TWI805567B (zh) 2017-02-01 2018-02-01 氧化物半導體膜、薄膜電晶體、氧化物燒結體及濺鍍靶材

Country Status (6)

Country Link
US (1) US11728390B2 (zh)
JP (1) JP6956748B2 (zh)
KR (1) KR102382130B1 (zh)
CN (1) CN110234789B (zh)
TW (1) TWI805567B (zh)
WO (1) WO2018143005A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020027243A1 (ja) * 2018-08-01 2020-02-06 出光興産株式会社 結晶構造化合物、酸化物焼結体、スパッタリングターゲット、結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
JP2023512764A (ja) 2020-02-05 2023-03-29 ボーリング・グリーン・ステート・ユニバーシティ 絶縁体から導電体への光誘起転移

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04272612A (ja) 1991-02-26 1992-09-29 Kojundo Chem Lab Co Ltd 透明電極
US20020017331A1 (en) 2000-06-30 2002-02-14 Renaud Michel C. Variable stiffness bellows
JP4324470B2 (ja) 2001-08-02 2009-09-02 出光興産株式会社 スパッタリングターゲット、透明導電膜およびそれらの製造法
US20070071985A1 (en) * 2005-09-29 2007-03-29 Prabhat Kumar Sputtering target, low resistivity, transparent conductive film, method for producing such film and composition for use therein
DE102007009546B4 (de) 2007-02-27 2008-12-04 Continental Automotive Gmbh Verfahren und Vorrichtung zur Steuerung einer Brennkraftmaschine eines auf den Betrieb mit CNG-Gas umschaltbaren Kraftfahrzeugs
JP5522889B2 (ja) * 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
KR101596211B1 (ko) 2007-07-06 2016-02-22 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 소결물체와 그 제조 방법, 타겟, 및 그것을 이용해 얻어지는 투명 도전막 및 투명 도전성 기재
JP5348132B2 (ja) 2008-04-16 2013-11-20 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
CN103233204A (zh) 2008-06-06 2013-08-07 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
KR20110047308A (ko) 2009-10-30 2011-05-09 삼성코닝정밀소재 주식회사 산화인듐주석 스퍼터링 타겟 및 이를 이용하여 제조되는 투명전도막
JP2011174134A (ja) * 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
TWI565678B (zh) * 2011-03-24 2017-01-11 Idemitsu Kosan Co Sputtering target and its manufacturing method
JP5301021B2 (ja) * 2011-09-06 2013-09-25 出光興産株式会社 スパッタリングターゲット
JP6212869B2 (ja) 2012-02-06 2017-10-18 三菱マテリアル株式会社 酸化物スパッタリングターゲット
US9224820B2 (en) 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
JP5983163B2 (ja) * 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
SG11201503673XA (en) * 2012-12-18 2015-06-29 Jx Nippon Mining & Metals Corp Sintered compact sputtering target
CN105246855B (zh) * 2013-11-29 2017-05-31 株式会社钢臂功科研 氧化物烧结体和溅射靶、以及其制造方法
CN105917450A (zh) 2014-01-15 2016-08-31 株式会社神户制钢所 薄膜晶体管
JP5952891B2 (ja) * 2014-02-14 2016-07-13 株式会社コベルコ科研 酸化物焼結体、およびスパッタリングターゲットの製造方法
KR101563700B1 (ko) 2014-03-17 2015-10-27 삼성중공업 주식회사 도장장치
US20150311345A1 (en) * 2014-04-28 2015-10-29 Boe Technology Group Co., Ltd. Thin film transistor and method of fabricating the same, display substrate and display device

Also Published As

Publication number Publication date
WO2018143005A1 (ja) 2018-08-09
KR102382130B1 (ko) 2022-04-01
TWI805567B (zh) 2023-06-21
JP6956748B2 (ja) 2021-11-02
CN110234789A (zh) 2019-09-13
CN110234789B (zh) 2021-05-28
KR20190113857A (ko) 2019-10-08
JPWO2018143005A1 (ja) 2019-11-21
US20190348505A1 (en) 2019-11-14
US11728390B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
TWI786088B (zh) 氧化物半導體膜、薄膜電晶體、濺鍍靶用氧化物燒結體、濺鍍靶、顯示裝置、及固體攝像元件
TWI760539B (zh) 濺鍍靶材、氧化物半導體薄膜、薄膜電晶體及電子機器
JP7263408B2 (ja) 結晶質酸化物薄膜、アモルファス酸化物薄膜、薄膜トランジスタ、及び電子機器
JP6869157B2 (ja) 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
TWI805567B (zh) 氧化物半導體膜、薄膜電晶體、氧化物燒結體及濺鍍靶材
JP7082947B2 (ja) 非晶質酸化物半導体膜、酸化物焼結体、薄膜トランジスタ、スパッタリングターゲット、電子機器及び非晶質酸化物半導体膜の製造方法
JP6858107B2 (ja) 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
JP2019064887A (ja) 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ
JP2019077599A (ja) 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ
JP2019077594A (ja) 酸化物焼結体、スパッタリングターゲット、酸化物半導体薄膜、および薄膜トランジスタ