TW201830708A - 電晶體、半導體裝置及電子裝置 - Google Patents

電晶體、半導體裝置及電子裝置 Download PDF

Info

Publication number
TW201830708A
TW201830708A TW106138508A TW106138508A TW201830708A TW 201830708 A TW201830708 A TW 201830708A TW 106138508 A TW106138508 A TW 106138508A TW 106138508 A TW106138508 A TW 106138508A TW 201830708 A TW201830708 A TW 201830708A
Authority
TW
Taiwan
Prior art keywords
transistor
conductor
insulator
oxide
semiconductor
Prior art date
Application number
TW106138508A
Other languages
English (en)
Inventor
伊藤大吾
岡崎豊
石山貴久
Original Assignee
日商半導體能源硏究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源硏究所股份有限公司 filed Critical 日商半導體能源硏究所股份有限公司
Publication of TW201830708A publication Critical patent/TW201830708A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Dram (AREA)

Abstract

本發明的一個實施方式的目的之一是提供一種能夠長期間保持資料的半導體裝置。本發明的一個實施方式是一種半導體裝置，包括第一電晶體、覆蓋第一電晶體的絕緣體以及絕緣體上的第二電晶體，其中，第一電晶體包括第一閘極電極、與第一閘極電極重疊的第二閘極電極以及第一閘極電極與第二閘極電極之間的半導體，並且，第一閘極電極電連接於第二電晶體的源極和汲極中的一個。

Description

電晶體、半導體裝置及電子裝置
本發明係關於一種物體、方法或製造方法。或者，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個實施方式係關於一種半導體裝置、發光裝置、顯示裝置、電子裝置、照明設備以及其製造方法。本發明的一個實施方式尤其係關於一種利用有機電致發光(Electroluminescence，以下也稱為EL)現象的發光裝置以及其製造方法。例如，本發明的一個實施方式係關於一種作為構件包括LSI、CPU、安裝在電源電路中的功率裝置、包括記憶體、閘流體、轉換器及影像感測器等的半導體積體電路的電子裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。
在本說明書中，半導體裝置是指能藉由利用半導體特性起作用的所有裝置。電光裝置、半導體電路及電子裝置有時包括半導體裝置。
近年來，已對半導體裝置進行開發，主要使用LSI、CPU、記憶體。CPU是包括從半導體晶圓分開的半導體積體電路(至少包括電晶體及記憶體)且形成有作為連接端子的電極的半導體元件的集合體。
LSI、CPU、記憶體等的半導體電路(IC晶片)安裝在電路基板例如印刷線路板上，並用作各種電子裝置的構件之一。
此外，藉由使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶 體的技術受到注目。該電晶體被廣泛地應用於積體電路(IC)、影像顯示裝置(簡單地記載為顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
已知使用氧化物半導體的電晶體的非導通狀態下的洩漏電流極小。例如，應用了使用氧化物半導體的電晶體的洩漏電流低的特性的低功耗CPU等已被公開(參照專利文獻1)。
另外，公開了如下技術：為了提高電晶體的載子移動率，層疊電子親和力(或導帶底能階)不同的氧化物半導體層的技術(參照專利文獻2及專利文獻3)。
近年來，隨著電子裝置的小型化和輕量化，對高密度地集成有電晶體等的積體電路的要求提高。此外，有提高包含積體電路的半導體裝置的生產率的需求。
[專利文獻1]日本專利申請公開第2012-257187號公報
[專利文獻2]日本專利申請公開第2011-124360號公報
[專利文獻3]日本專利申請公開第2011-138934號公報
本發明的一個實施方式的目的之一是提供一種具有優良的電特性的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。本發明的一個實施方式的目的之一是提供一種生產率高的半導體裝置。
本發明的一個實施方式的目的之一是提供一種能夠長期間保持資料的半導體裝置。本發明的一個實施方式的目的之一是提供一種資料寫入速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種設計彈性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種能夠抑制功耗的半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎的 半導體裝置。
注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，這些目的之外的目的根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載得出上述以外的目的。
在第一電晶體及覆蓋第一電晶體的絕緣體上設置具有與第一電晶體不同的電特性的第二電晶體。此時，例如，設置具有第一臨界電壓的第一電晶體及具有第二臨界電壓的第二電晶體。作為第一電晶體的形成通道的半導體層和第二電晶體的形成通道的半導體層，使用電子親和力彼此不同的半導體材料。設置載子移動率、通態電流(on-state current)高於第二電晶體的第一電晶體及閘極電壓為0V時的汲極電流小於第一電晶體的第二電晶體。
另外，在第一電晶體及覆蓋第一電晶體的絕緣體上設置具有與第一電晶體不同的電特性的第二電晶體。此時，在同一層上設置第二電晶體及電容器。
藉由在一個半導體裝置中設置電特性不同的電晶體，可以提高電路設計的彈性。另一方面，當在一個半導體裝置中形成電特性不同的電晶體和電容器時，有該半導體裝置的製程數大幅度地增加的擔憂。製程數的大幅度增加容易引起良率下降，有時導致半導體裝置的生產率顯著降低。根據本發明的一個實施方式，藉由同時進行電晶體的製程及電容器的製程的一部分，可以在一個半導體裝置中設置電特性不同的電晶體及電容器，而無需大幅度增加製造該半導體裝置的製程數。
本發明的一個實施方式是一種半導體裝置，包括第一電晶體、覆蓋第一電晶體的絕緣體以及絕緣體上的第二電晶體，其中，第一電晶體包括第一閘極電極、與第一閘極電極重疊的第二閘極電極以及第一閘極電極與第二閘極電極之間的半導體，並且，第一閘極電極電連接於第二電晶體的源極和汲極中的一個及第二電晶體的第三閘極電極。
另外，在上述半導體裝置中，較佳的是，半導體為第一半導體，第二電晶體包括第二半導體以及電連接於第二半導體的第一電極及第二電極，並且第一閘極電極與第二電晶體的源極和汲極中的一個藉由第一電極和第二電極中的一個彼此電連接。
另外，在上述半導體裝置中，較佳的是，絕緣體為第一絕緣體，電容器位於第一絕緣體上，電容器包括第三電極、第四電極以及第三電極與第四電極之間的第二絕緣體，第三電極電連接於第一電晶體的源極和汲極中的一個，第三電極使用與第一電極及第二電極相同的材料形成，第四電極使用與第三閘極電極相同的材料形成，並且第二絕緣體使用與第二電晶體所包括的閘極絕緣膜相同的材料形成。
另外，在上述半導體裝置中，第一電晶體的載子移動率較佳為高於第二電晶體的載子移動率。
另外，在上述半導體裝置中，供應到第二電晶體的閘極電壓為0V時的第二電晶體的汲極電流較佳為小於供應到第一電晶體的閘極電壓為0V時的第一電晶體的汲極電流。
使用包含氧化物半導體的電晶體的半導體裝置不但可以抑制電特性變動而且可以提高可靠性。另外，可以提供一種包含通態電流大的氧化物半導體的電晶體。另外，可以提供一種包含關態電流(off-state current)小的氧化物半導體的電晶體。另外，可以提供一種功耗得到減少的半導體裝置。
另外，可以提供一種新穎的半導體裝置。另外，可以提供一種包括該半導體裝置的模組。另外，可以提供一種包括該半導體裝置或該模組的電子裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，這些效果之外的效果根據說明書、圖式、申請專利範圍等的記載來看是自然明瞭的，可以從說明書、圖式、申請專利範圍等的記載衍生出上述以外的效果。
100‧‧‧電晶體
100a‧‧‧電晶體
101‧‧‧導電體
102‧‧‧絕緣體
103‧‧‧絕緣體
104‧‧‧半導體
105‧‧‧導電體
106‧‧‧導電體
108‧‧‧絕緣體
109‧‧‧導電體
110‧‧‧絕緣體
112‧‧‧導電體
113‧‧‧導電體
114‧‧‧導電體
115‧‧‧導電體
116‧‧‧導電體
117‧‧‧導電體
120‧‧‧導電體
120a‧‧‧導電體
120b‧‧‧導電體
120c‧‧‧導電體
121‧‧‧絕緣體
122‧‧‧絕緣體
123‧‧‧絕緣體
124‧‧‧絕緣體
125‧‧‧絕緣體
126‧‧‧氧化物
126A‧‧‧氧化物
127‧‧‧氧化物
127A‧‧‧氧化物
128a‧‧‧導電體
128A‧‧‧導電體
128b‧‧‧導電體
128B‧‧‧導電體
129a‧‧‧阻擋物
129A‧‧‧阻擋物
129b‧‧‧阻擋物
129B‧‧‧阻擋物
130‧‧‧氧化物
130A‧‧‧氧化物
131‧‧‧絕緣體
131A‧‧‧絕緣體
132‧‧‧導電體
132a‧‧‧導電體
132aA‧‧‧導電體
132b‧‧‧導電體
132bA‧‧‧導電體
132c‧‧‧導電體
132cA‧‧‧導電體
133‧‧‧阻擋物
133A‧‧‧阻擋物
134‧‧‧絕緣體
135‧‧‧絕緣體
200‧‧‧電晶體
200a‧‧‧電晶體
200b‧‧‧電晶體
201‧‧‧半導體
202‧‧‧導電體
203‧‧‧導電體
204‧‧‧絕緣體
205‧‧‧導電體
206‧‧‧絕緣體
207‧‧‧導電體
208‧‧‧導電體
209‧‧‧導電體
210‧‧‧導電體
211‧‧‧導電體
212‧‧‧絕緣體
221‧‧‧絕緣體
222‧‧‧氧化物
223‧‧‧導電體
224‧‧‧導電體
225‧‧‧絕緣體
226‧‧‧絕緣體
227‧‧‧導電體
227A‧‧‧導電體
228‧‧‧絕緣體
229‧‧‧絕緣體
230‧‧‧絕緣體
300‧‧‧電容器
300a‧‧‧電容器
300b‧‧‧電容器
301‧‧‧導電體
303‧‧‧導電體
304‧‧‧導電體
305‧‧‧導電體
310‧‧‧導電體
311‧‧‧導電體
400‧‧‧電晶體
400a‧‧‧電晶體
400b‧‧‧電晶體
401‧‧‧半導體
401a‧‧‧區域
401b‧‧‧區域
401c‧‧‧區域
402‧‧‧絕緣體
403‧‧‧導電體
404‧‧‧絕緣體
405‧‧‧導電體
405b‧‧‧低電阻區域
406‧‧‧導電體
407‧‧‧導電體
408‧‧‧導電體
409‧‧‧導電體
410‧‧‧導電體
411‧‧‧絕緣體
412‧‧‧導電體
413‧‧‧導電體
414‧‧‧導電體
415‧‧‧半導體基板
416‧‧‧絕緣體
421‧‧‧基板
422‧‧‧導電體
423‧‧‧絕緣體
424‧‧‧半導體區域
425a‧‧‧低電阻區域
425b‧‧‧低電阻區域
426‧‧‧絕緣體
427‧‧‧絕緣體
428‧‧‧絕緣體
429‧‧‧絕緣體
430‧‧‧絕緣體
431‧‧‧半導體區域
432‧‧‧絕緣體
433‧‧‧導電體
434‧‧‧絕緣體
440‧‧‧導電體
440a‧‧‧導電體
440b‧‧‧導電體
441‧‧‧絕緣體
442‧‧‧導電體
442a‧‧‧導電體
442b‧‧‧導電體
443‧‧‧絕緣體
444‧‧‧絕緣體
445‧‧‧絕緣體
446‧‧‧導電體
446a‧‧‧導電體
446b‧‧‧導電體
448‧‧‧佈線層
449‧‧‧絕緣體
450‧‧‧絕緣體
451‧‧‧導電體
451a‧‧‧導電體
451b‧‧‧導電體
451c‧‧‧導電體
452‧‧‧導電體
453‧‧‧導電體
453a‧‧‧導電體
453aA‧‧‧導電體
453b‧‧‧導電體
453bA‧‧‧導電體
454‧‧‧導電體
454A‧‧‧導電體
456‧‧‧導電體
457‧‧‧導電體
457A‧‧‧導電體
458‧‧‧導電體
459‧‧‧絕緣體
460‧‧‧導電體
461‧‧‧導電體
462‧‧‧絕緣體
711‧‧‧基板
712‧‧‧電路區域
713‧‧‧分離區域
714‧‧‧分離線
715‧‧‧晶片
750‧‧‧電子構件
752‧‧‧印刷電路板
754‧‧‧電路板
755‧‧‧引線
1000‧‧‧半導體裝置
1000a‧‧‧半導體裝置
1000b‧‧‧半導體裝置
1001‧‧‧端子
1002‧‧‧端子
1003‧‧‧端子
1004‧‧‧端子
1005‧‧‧端子
1006‧‧‧端子
1007‧‧‧端子
1010‧‧‧記憶單元
1020‧‧‧記憶單元
1100a‧‧‧半導體裝置
2910‧‧‧資訊終端
2911‧‧‧外殼
2912‧‧‧顯示部
2913‧‧‧照相機
2914‧‧‧揚聲器部
2915‧‧‧操作開關
2916‧‧‧外部連接部
2917‧‧‧麥克風
2920‧‧‧膝上型個人電腦
2921‧‧‧外殼
2922‧‧‧顯示部
2923‧‧‧鍵盤
2924‧‧‧指向裝置
2940‧‧‧攝影機
2941‧‧‧外殼
2942‧‧‧外殼
2943‧‧‧顯示部
2944‧‧‧操作開關
2945‧‧‧鏡頭
2946‧‧‧連接部
2950‧‧‧資訊終端
2951‧‧‧外殼
2952‧‧‧顯示部
2960‧‧‧資訊終端
2961‧‧‧外殼
2962‧‧‧顯示部
2963‧‧‧錶帶
2964‧‧‧錶扣
2965‧‧‧操作開關
2966‧‧‧輸入輸出端子
2967‧‧‧圖示
2980‧‧‧汽車
2981‧‧‧車體
2982‧‧‧車輪
2983‧‧‧儀表板
2984‧‧‧燈
在圖式中：圖1A和圖1B是根據本發明的一個實施方式的半導體裝置的剖面圖及電路圖；圖2A至圖2D是根據本發明的一個實施方式的半導體裝置的剖面圖及電路圖；圖3A至圖3D是根據本發明的一個實施方式的半導體裝置的剖面圖及電路圖；圖4是說明根據本發明的一個實施方式的電晶體的剖面結構的圖；圖5A和圖5B是說明根據本發明的一個實施方式的電晶體的剖面結構的圖；圖6A和圖6B是說明根據本發明的一個實施方式的電容器的剖面結構的圖；圖7A和圖7B是說明根據本發明的一個實施方式的電晶體的剖面結構的圖；圖8是說明根據本發明的一個實施方式的半導體裝置的剖面結構的圖；圖9A至圖9C是說明根據本發明的一個實施方式的氧化物的原子個數比的範圍的圖；圖10A至圖10C是示出根據本發明的一個實施方式的電晶體的製造方法的圖；圖11A和圖11B是示出根據本發明的一個實施方式的電晶體的製造方法的圖；圖12A和圖12B是示出根據本發明的一個實施方式的電晶體的製造方法的圖；圖13A和圖13B是示出根據本發明的一個實施方式的電晶體的製造方法的圖；圖14A和圖14B是示出根據本發明的一個實施方式的電晶體的製造方法的圖；圖15A和圖15B是示出根據本發明的一個實施方式的電晶體的製造方法的圖；圖16A和圖16B是示出根據本發明的一個實施方式的電晶體的製造方 法的圖；圖17A和圖17B是根據本發明的一個實施方式的半導體晶圓的俯視圖；圖18A和圖18B是說明電子構件的製程例子的流程圖及立體示意圖；圖19A至圖19F是示出根據本發明的一個實施方式的電子裝置的圖。本發明的選擇圖為圖2A。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。另外，在圖式中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
此外，在本說明書等中，為了方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。此外，本說明書等所記載的序數詞與用於指定本發明的一個實施方式的序數詞有時不一致。
在本說明書中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根據情況適當地更換。
此外，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、運算裝置 或記憶體裝置也是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道形成區域，並且電流能夠藉由通道形成區域流過汲極和源極之間。注意，在本說明書等中，通道形成區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。
另外，在本說明書等中，“氧氮化矽膜”是指在其組成中氧含量多於氮含量的物質，較佳為具有如下濃度範圍的物質：氧濃度為55原子%以上且65原子%以下，氮濃度為1原子%以上且20原子%以下，矽濃度為25原子%以上且35原子%以下，並且氫濃度為0.1原子%以上且10原子%以下。另外，“氮氧化矽膜”是指在其組成中氮含量多於氧含量的物質，較佳為具有如下濃度範圍的物質：氮濃度為55原子%以上且65原子%以下，氧濃度為1原子%以上且20原子%以下，矽濃度為25原子%以上且35原子%以下，並且氫濃度為0.1原子%以上且10原子%以下。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
另外，除非特別敘述，本說明書等所示的電晶體為增強型(常關閉型)的場效應電晶體。此外，除非特別敘述，本說明書等所示的電晶體為n通道型電晶體。由此，除非特別敘述，其臨界電壓(也稱為“Vth”)大於0V。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是 指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係(例如，圖式或文中所示的連接關係等)，圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓 電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號生成電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中意味著如下情況：X與Y電連接(亦即，以中間夾有其他元件或其他電路的方式連接X與Y)；X與Y在功能上連接(亦即，以中間夾有其他電路的方式在功能上連接X與Y)；X與Y直接連接(亦即，以中間不夾有其他元件或其他電路的方式連接X與Y)。亦即，當明確地記載為“電連接”時與只明確地記載為“連接”時的情況相同。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。
例如，可以表示為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次電連接”。或者，可以表示為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表示方法，例如可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，所述第一連接路徑是經過Z1的路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接，所述第三連接路徑不具有所述第二連接路徑，所述第三連接路徑是經過Z2的路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，所述第一電路徑不具有第二電路徑，所述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，所述第三電路徑不具有第四電路徑，所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這種例子同樣的表示方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意，這種表示方法只是一個例子而已，不侷限於上述表示方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，即使圖式示出在電路圖上獨立的組件彼此電連接，也有一個組件兼有多個組件的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個組件的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個組件的功能的情況。
注意，在本說明書中，障壁膜是指具有抑制氫等雜質及氧透過的功能的膜，在該障壁膜具有導電性的情況下，有時被稱為導電障壁膜。
實施方式1
藉由在半導體裝置中設置電特性不同的電晶體，可以提高半導體裝置的設計彈性。此外，藉由將具有不同的電特性的電晶體分別設置在不同的層上，可以提高半導體裝置的積體度。明確而言，藉由設置半導體材料的組成、半導體的膜厚彼此不同的電晶體，在半導體裝置內分別製造載子移動率、通態電流較高的電晶體和閘極電壓為0V時的汲極電流較小的電晶體。作為被要求高的工作頻率的電晶體如切換電晶體等，使用載子移動率、通態電流較高的電晶體。作為用來將電荷保持在電容器及電極中的電晶體如存儲電晶體等，使用閘極電壓為0V時的汲極電流較小的電晶體。如本實施方式所說明，組合這種電晶體構成的半導體裝置能夠具有各種功能。另外，在本實施方式中說明將具有不同的電特性的電晶體分別設置在不同的層上的實施方式的一個例子。
〈半導體裝置1000的結構實例〉
圖1A是示出半導體裝置1000的剖面圖，圖1B是示出半導體裝置1000的電路圖。半導體裝置1000包括電晶體100及電晶體200。電晶體100及電晶體200具有不同的結構。此外，電晶體200設置在覆蓋電晶體100的絕緣體110上。
在圖1A中，電晶體100設置在絕緣體基板、半導體基板或具有絕緣表面的基板上並包括導電體101、絕緣體103、半導體104、導電體105、導電體106、絕緣體108及導電體109。導電體101以嵌入在絕緣體102中的方式形成。另外，導電體101被用作電晶體100的第一閘極電極。半導體104的至少一部分以與導電體101的至少一部分重疊的方式設置。設置在導電體101與半導體104之間的絕緣體103能夠被用作第一閘極絕緣膜。導電體105被用作源極電極和汲極電極中的一個並與半導體104電連接。此外，導電體106被用作源極電極和汲極電極中的另一個並與半導體104電連接。另一方面，當在半導體104中設置有用作源極區域及汲極區域的區域時，不一定必須設置導電體105及導電體106。導電體109被用作第二閘極電極。絕緣體108設置在半導體104與導電體109之間並被用作第二閘極絕緣膜。絕緣體108至少設置於導電體109與半導體104重疊的部分即可，既可以以覆蓋半導體104整體的方式設置，又可以以覆蓋半導體104及絕緣體103的方式設置。
電晶體100被絕緣體110覆蓋。以嵌入在絕緣體110中的方式設置有導電體112及導電體113。導電體112藉由導電體105電連接於半導體104，導電體113藉由導電體106電連接於半導體104。在絕緣體110上設置有導電體114及導電體115。導電體114與導電體112電連接，導電體115與導電體113電連接。
以嵌入在絕緣體103及絕緣體110中的方式設置有導電體117，導電體117與導電體116電連接。導電體116也可以設置在與導電體101相同的層上並與導電體101電連接。或者，導電體101與導電體116也可以形成為一體。
在絕緣體110上設置有電晶體200。電晶體200在絕緣體110上包括半導體201、導電體202、導電體203、絕緣體204、導電體205。半導體201的特性與半導體104不同。明確而言，半導體的材料、半導體所包含的元素的含有比率、半導體的膜厚等不同。另外，藉由改變形成在半導體中的通道形成區域的寬度、長度，有時可以使它們的特性不同。導電體202被用作電晶體200的源極電極和汲極電極中的一個並與導電體117電連接。導電體203被用作源極電極和汲極電極中的另一個。絕緣體204以覆蓋半導體201、導電體202及導電體203的方式設置。此外，絕緣體204也可以以覆蓋導電體114及導電體115的方式設置。導電體205以其至少一部分與半導體201的至少一部分重疊的方式設置在絕緣體204上。導電體205被用作電晶體200的閘極電極。
電晶體200被絕緣體206覆蓋。以嵌入在絕緣體206中的方式設置有導電體207、導電體208及導電體209。導電體207與導電體205電連接，導電體208與導電體202電連接，導電體209與導電體203電連接。在絕緣體206上設置有導電體210及導電體211。導電體210與導電體207及導電體208電連接，導電體211與導電體209電連接。另外，也可以以覆蓋導電體210及導電體211的方式設置有絕緣體212。
也就是說，在本實施方式中，電晶體100的第一閘極、電晶體200的閘極及電晶體200的源極和汲極中的一個藉由導電體116、導電體117、導 電體202、導電體208、導電體210及導電體207等電連接。此外，導電體109、導電體114、導電體115及導電體211分別電連接於端子1001、端子1002、端子1003及端子1004。
藉由如圖1A及圖1B所示那樣地連接電晶體100及電晶體200，可以將端子1004的電位供應到導電體101而保持該電位。藉由向用作第一閘極電極的導電體101供應所希望的電位，可以控制電晶體100的臨界值，由此半導體裝置1000能夠獲得良好的特性。尤其是，藉由作為電晶體100使用載子移動率或通態電流較高的電晶體，半導體裝置1000能夠進行高速工作。此外，藉由作為電晶體200使用閘極電壓為0V時的汲極電流較低的電晶體，能夠長期間以較低的功耗保持導電體101的電荷。
注意，電晶體100與電晶體200的連接關係不侷限於本實施方式所示的連接關係。可以根據所需要的電路結構適當地改變連接關係。
〈半導體裝置1000a的結構實例〉
圖2A是示出半導體裝置1000a的剖面圖，圖2B是示出半導體裝置1000a的電路圖，圖2C是示出使用半導體裝置1000a的應用例子的電路圖。半導體裝置1000a包括電晶體100、電晶體200及電容器300。電晶體100及電晶體200具有不同的結構。此外，電晶體200及電容器300設置在覆蓋電晶體100的絕緣體110上，並且電晶體200及電容器300設置在相同的層上。
在圖2A中，因為作為電晶體100及電晶體200可以使用上述半導體裝置1000中的電晶體100及電晶體200，所以省略反復的說明。電容器300包括導電體301、絕緣體204及導電體303。導電體301被用作第一電極(下部電極)，導電體303被用作第二電極(上部電極)。絕緣體204被用作介電質。
作為導電體301使用與電晶體200的導電體202、導電體203等相同的材料，並在形成電晶體200及導電體203的同時形成。絕緣體204形成在與電晶體200的閘極絕緣膜相同的層上。作為導電體303使用與電晶體200的導電體205相同的材料，並在形成導電體205的同時形成。此外，也可 以設置與導電體303電連接的導電體304及導電體305。導電體304以嵌入在覆蓋電晶體200及電容器300的絕緣體206中的方式設置。此外，導電體305設置在絕緣體206上。
導電體301藉由以嵌入在絕緣體110中的方式設置的導電體112電連接於電晶體100的源極和汲極中的一個。
在圖2A中，電晶體100的第一閘極、電晶體200的閘極及電晶體200的源極和汲極中的一個藉由導電體116、導電體117、導電體202、導電體208、導電體210及導電體207等電連接。另外，用作電晶體100的第二閘極電極的導電體109與端子1001電連接，電晶體100的源極和汲極中的一個與電容器300的第一電極電連接，電晶體100的源極和汲極中的另一個與端子1003電連接，電晶體200的源極和汲極中的另一個與端子1004電連接，電容器300的第二電極與端子1005電連接。
藉由如圖2A所示那樣地連接電晶體100、電晶體200及電容器300，半導體裝置1000a可以構成記憶元件(記憶單元)。
圖2B相當於圖2A的電路圖，圖2B示出記憶單元1010包括電晶體100和電容器300且電晶體200連接於電晶體100的第一閘極的結構。圖2A所示的端子1001連接於圖2B所示的字線(WL)，端子1003連接於位元線(BL)。此外，向端子1005供應接地電位或任意電位。
藉由根據WL的信號使電晶體100成為開啟狀態，可以將BL的電位供應到電容器300的第一電極。然後，藉由根據WL的信號使電晶體100成為關閉狀態，可以將電荷保持在電容器300中。因此，能夠進行資訊的寫入。
當讀出資訊時，根據WL的信號使電晶體100成為開啟狀態，在連接於BL的讀出電路中讀出保持在電容器300中的電荷量。
藉由作為電晶體100使用載子移動率或通態電流較高的電晶體，在半導體裝置1000a中能夠高速地向記憶單元1010寫入資訊並從記憶單元1010 讀出資訊。另外，藉由將電晶體200連接於用作電晶體100的第一閘極的導電體101，可以控制電晶體100的臨界值，由此在記憶單元1010中能夠長期間保持資訊。也就是說，藉由使電晶體200成為開啟狀態並將端子1004的電位供應到導電體101，可以向導電體101供應負電荷，因此可以使電晶體100的臨界值向正一側漂移。藉由使電晶體100的臨界值向正一側漂移，可以使電晶體100的閘極電壓為0V時的汲極電流較低，由此在記憶單元1010中能夠長期間保持資訊。尤其是，藉由作為電晶體200使用閘極電壓為0V時的汲極電流較低的電晶體，能夠長期間以較低的功耗保持供應到導電體101的電荷。
圖2C是示出將多個記憶單元1010配列為矩陣狀的記憶單元陣列的一個例子的電路圖。這種記憶單元陣列能夠被用作記憶體裝置及包括記憶體裝置的積體電路。
注意，雖然圖2C示出一個電晶體200連接於記憶單元陣列的所有記憶單元的例子，但是本實施方式不侷限於此。如圖2D所示，也可以將電晶體200設置在各行的記憶單元陣列中。此外，雖然未圖示，但是既可以將電晶體200設置在各列的記憶單元陣列中，又可以將記憶單元陣列分割為多個區塊並在各區塊中設置電晶體200。
〈半導體裝置1000b的結構實例〉
圖3A是示出半導體裝置1000b的剖面圖，圖3B是示出半導體裝置1000b的電路圖，圖3C是示出使用半導體裝置1000b的應用例子的電路圖。半導體裝置1000b包括電晶體100、電晶體200、電容器300及電晶體400。電晶體100及電晶體200具有不同的結構。此外，電晶體100設置在覆蓋電晶體400的絕緣體404及絕緣體411上，電晶體200及電容器300設置在覆蓋電晶體100的絕緣體110上的相同的層上。
在圖3A中，由於作為電晶體100、電晶體200及電容器300使用半導體裝置1000或半導體裝置1000a中的電晶體100、電晶體200及電容器300，所以省略反復的說明。電晶體400包括半導體401、絕緣體402、導電體403。半導體401形成在半導體基板415中，在半導體401中設置有用作源極區域和汲極區域中的一個的區域401a、用作源極區域和汲極區域中 的另一個的區域401b、以及設置在區域401a與區域401b之間並用作通道的區域401c。當在半導體基板415中設置有多個半導體401的情況下，在各半導體401之間設置有絕緣體416。
在區域401c上設置有絕緣體402。絕緣體402至少設置在區域401c上即可，既可以以覆蓋半導體401整體的方式設置，又可以以覆蓋半導體基板415的方式設置。
在半導體基板415上以覆蓋電晶體400的方式設置有絕緣體404。以嵌入在絕緣體404中的方式設置有導電體405、導電體406及導電體407。導電體405與區域401a電連接，導電體406與區域401b電連接，導電體407與導電體403電連接。在絕緣體404上設置有導電體408、導電體409及導電體410。導電體408與導電體405電連接，導電體409與導電體406電連接，導電體410與導電體407電連接。
在絕緣體404上以覆蓋導電體408、導電體409及導電體410的方式設置有絕緣體411。以嵌入在絕緣體411中的方式設置有導電體412。在絕緣體411上設置有絕緣體102、電晶體100、電晶體200、電容器300等。導電體413以嵌入在絕緣體102中的方式設置。導電體413與導電體412電連接。導電體414以嵌入在絕緣體103及絕緣體110中的方式設置。導電體414電連接於導電體413及用作電容器300的第一電極的導電體301。
導電體408與端子1006電連接，導電體409與端子1007電連接。
藉由如圖3A所示那樣地連接電晶體100、電晶體200、電容器300及電晶體400，半導體裝置1000b可以構成記憶元件(記憶單元)。
圖3B相當於圖3A的電路圖，圖3B示出記憶單元1020包括電晶體100、電容器300及電晶體400且電晶體200連接於電晶體100的第一閘極的結構。圖3A所示的端子1001連接於圖3B所示的寫入字線(WWL)，端子1003連接於位元線(BL)，端子1005連接於讀出字線(RWL)，端子1006連接於源極線(SL)，端子1007連接於位元線(BL)。在此，有時將電晶體400的閘極、電晶體100的源極電極和汲極電極中的一個及電容器300 的第一電極電連接的部分稱為節點(FG)。
說明使用這種記憶單元1020的資訊的寫入。藉由將寫入字線WWL的電位設定為電晶體100成為開啟狀態的電位而使電晶體100成為開啟狀態，位元線BL的電位被供應到電晶體400的閘極及電容器300的第一電極。換言之，對電晶體400的閘極施加規定的電荷。在此，對電晶體400的閘極選擇性地施加對應於兩個不同的電位的電荷(以下，將施加低電位的電荷稱為電荷QL，將施加高電位的電荷稱為電荷QH)中的任一個。在此，藉由使QL和QH中的一個對應於資料“1”並使另一個對應於資料“0”，可以對記憶單元寫入1位元的資訊。另外，也可以藉由從對應於三個或三個以上的不同的電位的電荷中選擇對電晶體400的閘極施加的電荷，對每一個記憶單元寫入多值(多個位元)的資訊，來提高半導體裝置1000b的記憶容量。
然後，藉由降低寫入字線WWL的電位而使電晶體100成為關閉狀態，保持施加到電晶體400的閘極及電容器300的第一電極的電荷。
如上所述，電晶體400為開啟狀態，電晶體400的源極或汲極為源極線SL的固定電位。由此，可以抑制施加到電晶體400的閘極及電容器300的第一電極的電位降低，而不受到保持電荷時的寫入字線WWL的電位降低的影響。
因為電晶體100的關態電流極小，所以電晶體400的閘極的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對源極線SL施加規定的電位(恆電位)的狀態下對讀出字線RWL施加適當的電位(讀出電位)時，根據保持在電晶體400的閘極中的電荷量，電晶體400的源極或汲極的電阻值不同。一般來說，這是因為如下緣故：在電晶體400為p通道型電晶體時，對電晶體400的閘極施加QH時的電晶體400的外觀上的臨界值VthH低於對電晶體400的閘極施加QL時的電晶體400的外觀上的臨界值VthL。在此，外觀上的臨界值是指為了使電晶體400成為開啟狀態所需要的讀出字線RWL的電位。因此，藉由將讀出字線RWL的電位設定為VthH與VthL之間 的電位V0，可以辨別在寫入資訊時施加到電晶體400的閘極的電荷。例如，在寫入時，在對電晶體400的閘極施加QH的情況下，如果讀出字線RWL的電位成為V0(<VthL)，電晶體400則成為關閉狀態。另一方面，在寫入時，在對電晶體400的閘極施加QL的情況下，讀出字線RWL的電位成為V0(>VthH)，電晶體400成為開啟狀態。如此，藉由檢測出電晶體400的電阻狀態，可以讀出所保持的資訊。
藉由作為電晶體100使用載子移動率或通態電流較高的電晶體，在半導體裝置1000b中能夠高速地向記憶單元1020寫入資訊並從記憶單元1020讀出資訊。另外，藉由將電晶體200連接於用作電晶體100的第一閘極的導電體101，可以控制電晶體100的臨界值，由此在記憶單元1020中能夠長期間保持資訊。例如，藉由使電晶體100的臨界值向正一側漂移，可以使電晶體100的閘極電壓為0V時的汲極電流較低，由此在記憶單元1020中能夠長期間保持資訊。尤其是，藉由作為電晶體200使用閘極電壓為0V時的汲極電流較低的電晶體，能夠長期間以較低的功耗保持供應到導電體101的電荷。
圖3C是示出將多個記憶單元1020配列為矩陣狀的記憶單元陣列的一個例子的電路圖。這種記憶單元陣列能夠被用作記憶體裝置及包括記憶體裝置的積體電路。
注意，雖然圖3C示出一個電晶體200連接於記憶單元陣列的所有記憶單元的例子，但是本實施方式不侷限於此。如圖3D所示，也可以將電晶體200設置在各行的記憶單元陣列中。此外，雖然未圖示，但是既可以將電晶體200設置在各列的記憶單元陣列中，又可以將記憶單元陣列分割為多個區塊並在各區塊中設置電晶體200。
〈電晶體100a的結構實例〉
圖4示出可以用於電晶體100的電晶體的結構實例。電晶體100a包括：導電體120；導電體120上的絕緣體123；絕緣體123上的絕緣體124；絕緣體124上的絕緣體125；絕緣體125上的氧化物126；氧化物126上的氧化物127；氧化物127上的導電體128a及導電體128b；導電體128a上的阻擋物129a；導電體128b上的阻擋物129b；氧化物127、阻擋物129a及阻 擋物129b上的氧化物130；氧化物130上的絕緣體131；絕緣體131上的導電體132；以及覆蓋導電體132的絕緣體131上的阻擋物133。
導電體120被用作第一閘極電極。導電體120具有層疊多個導電體的結構，在本實施方式中，導電體120由導電體120a、導電體120b及導電體120c構成。導電體120以嵌入在絕緣體121及絕緣體122中的方式設置。
在此，作為導電體120a較佳為使用具有抑制水或氫等雜質透過(雜質不容易透過)的功能的導電材料。作為導電體120a，例如可以使用鉭、氮化鉭、釕或氧化釕等的單層或疊層。由此，可以抑制氫、水等雜質從絕緣體121的下層經過導電體120擴散到上層。導電體120a較佳為不容易透過氫原子、氫分子、水分子、氮原子、氮分子、氧氮化分子(N2O、NO及NO2等)、銅原子等雜質、氧(例如氧原子及氧分子等)中的至少一個。另外，上述內容同樣也適用於以下關於雜質不容易透過的導電材料的記載。藉由使導電體120a具有抑制氧透過的功能，可以防止因導電體120b、導電體120c氧化而導致導電率的下降。
導電體120b較佳為使用鈦、氮化鈦等導電材料。另外，作為導電體120c，較佳為使用以鎢、銅或鋁為主要成分的導電材料。
絕緣體121可以被用作防止水或氫等雜質從下層混入電晶體100a的阻擋絕緣膜。作為絕緣體121，較佳為使用具有抑制水或氫等雜質透過(雜質不容易透過)的功能的絕緣材料，例如較佳為使用氧化鋁等。由此，可以抑制氫、水等雜質擴散到絕緣體121的上層。絕緣體121較佳為不容易透過氫原子、氫分子、水分子、氮原子、氮分子、氧氮化分子(N2O、NO及NO2等)、銅原子等雜質中的至少一個。另外，上述內容同樣也適用於以下關於雜質不容易透過的絕緣材料的記載。
此外，作為絕緣體121，較佳為使用氧(例如，氧原子或氧分子等)不容易透過的絕緣材料。由此，可以抑制絕緣體125等所包含的氧擴散到下方。
此外，作為絕緣體124，較佳為使用水或氫等雜質以及氧不容易透過的 絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。由此，可以抑制氫、水等雜質從絕緣體124的下層擴散到絕緣體124的上層。同時，也可以抑制絕緣體125等所包含的氧擴散到下方。
此外，較佳為減少絕緣體125中的水、氫或氮氧化物等雜質的濃度。例如，絕緣體125的氫脫離量在熱脫附譜分析法(TDS(Thermal Desorption Spectroscopy))中的50℃至500℃的範圍內，換算為每絕緣體125的面積的氫分子為2×1015molecules/cm2以下，較佳為1×1015molecules/cm2以下，更佳為5×1014molecules/cm2以下，即可。另外，絕緣體125較佳為藉由加熱而使氧釋放的絕緣體形成。
絕緣體123、絕緣體124及絕緣體125可以被用作第一閘極絕緣膜，絕緣體131可以被用作第二閘極絕緣膜。注意，在電晶體100a中說明了絕緣體123、絕緣體124以及絕緣體125的疊層結構，但是本發明不侷限於此。例如，既可以採用由絕緣體123、絕緣體124和絕緣體125中的任何兩層形成的疊層結構，又可以採用由絕緣體123、絕緣體124和絕緣體125中的任何一層形成的結構。
作為氧化物126、氧化物127及氧化物130較佳為使用被用作氧化物半導體的金屬氧化物(以下也稱為氧化物半導體)。較佳為使用其能隙為2eV以上，較佳為2.5eV以上的金屬氧化物。如此，藉由使用能隙較寬的金屬氧化物，可以降低電晶體的關態電流。
由於使用氧化物半導體的電晶體在非導通狀態下的洩漏電流非常小，所以可以提供一種功耗低的半導體裝置。此外，由於氧化物半導體可以利用濺射法等形成，所以可以用於構成高集成型半導體裝置的電晶體。
氧化物半導體較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此，考慮氧化物半導體為包含銦、元素M及鋅的In-M-Zn氧化物的 情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
在此，用於氧化物126的金屬氧化物的構成元素中的元素M的原子個數比較佳為大於用於氧化物127的金屬氧化物的構成元素中的元素M的原子個數比。另外，用於氧化物126的金屬氧化物中的元素M與In的原子個數比較佳為大於用於氧化物127的金屬氧化物中的元素M與In的原子個數比。
較佳的是，在將能夠用於氧化物126的金屬氧化物用於氧化物130的情況下，使氧化物130的導帶底的能量高於氧化物127的導帶底的能量低的區域的導帶底的能量。換言之，氧化物130的電子親和力較佳為小於氧化物127的導帶底的能量低的區域的電子親和力。
在此，在氧化物126、氧化物127及氧化物130中，導帶底的能階平緩地變化。換言之，也可以將上述情況表達為導帶底的能階連續地變化或者連續地接合。為此，較佳為降低形成在氧化物126與氧化物127的介面以及氧化物127與氧化物130的介面的混合層的缺陷態密度。
明確而言，藉由使氧化物126與氧化物127、以及氧化物127與氧化物130包含氧之外的共同元素(為主要成分)，可以形成缺陷態密度低的混合層。例如，在氧化物127為In-Ga-Zn氧化物的情況下，作為氧化物126、氧化物130較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化鎵等。
此時，載子的主要路徑成為形成在氧化物127中的窄隙部分。因為可以降低氧化物126與氧化物127的介面以及氧化物127與氧化物130的介面的缺陷態密度，所以介面散射給載子傳導帶來的影響小，從而可以得到大通態電流。
另外，作為氧化物130，可以使用能夠用作氧化物127的金屬氧化物。
例如，在氧化物126、氧化物127及氧化物130都是In-Ga-Zn氧化物的情況下，可以將氧化物126所包含的In、Ga、Zn的組成設定為In：Ga：Zn=1：3：4或In：Ga：Zn=1：3：2。另外，可以將氧化物127所包含的In、Ga、Zn的組成設定為In：Ga：Zn=4：2：3或In：Ga：Zn=1：1：1。另外，可以將氧化物130所包含的In、Ga、Zn的組成設定為In：Ga：Zn=1：3：2、In：Ga：Zn=4：2：3、In：Ga：Zn=1：1：1或In：Ga：Zn=1：3：4。
可以將氧化物126的膜厚設定為3nm以上且50nm以下，較佳為設定為3nm以上且20nm以下，更佳為設定為3nm以上且10nm以下。另外，可以將氧化物127的膜厚設定為10nm以上且50nm以下，較佳為設定為10nm以上且25nm以下。另外，可以將氧化物130的膜厚設定為3nm以上且20nm以下，較佳為設定為3nm以上且10nm以下。
導電體128a及導電體128b被用作源極電極或汲極電極。作為導電體128a及導電體128b，較佳為使用以鎢、鈦、鉭等為主要成分的導電材料，並且較佳為使用鎢、氮化鈦、氮化鉭等導電材料。
阻擋物129a及阻擋物129b分別以覆蓋導電體128a及導電體128b的方式設置。較佳的是，利用原子層沉積(ALD：Atomic Layer Deposition)法形成阻擋物129a及阻擋物129b。由此，可以以1nm以上且20nm以下，較佳為以1nm以上且10nm以下的膜厚形成阻擋物129a及阻擋物129b。在很多情況下，ALD法中使用的前驅物包含碳等雜質。因此，阻擋物129a及阻擋物129b有時包含碳等雜質。例如，當使用氧化鋁形成阻擋物129a及阻擋物129b和絕緣體121時，有時阻擋物129a及阻擋物129b所包含的碳等雜質比絕緣體121多。另外，雜質的定量可以利用X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)測定。
此外，作為阻擋物129a及阻擋物129b較佳為使用具有抑制水或氫等雜質及氧透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。由 此，可以抑制導電體128a及導電體128b的氧化。
絕緣體131較佳為以與氧化物130的頂面接觸的方式配置。絕緣體131較佳為使用藉由加熱而使氧釋放的絕緣體形成。藉由以與氧化物130的頂面接觸的方式設置上述絕緣體131，可以有效地將氧藉由氧化物130供應到氧化物127。此外，與絕緣體125同樣，較佳為減少絕緣體131中的水或氫等雜質的濃度。絕緣體131的膜厚較佳為1nm以上且20nm以下，較佳為1nm以上且5nm以下。
絕緣體131較佳為包含氧。例如，利用熱脫附譜分析法(TDS法)，在100℃以上且700℃以下或者100℃以上且500℃以下的表面溫度範圍內，換算為絕緣體131的單位面積的氧分子的氧脫離量為1×1014molecules/cm2以上，較佳為2×1014molecules/cm2以上，更佳為4×1014molecules/cm2以上，即可。
導電體132被用作第二閘極電極。導電體132具有層疊多個導電體的結構，在本實施方式中，導電體132由導電體132a、導電體132b及導電體132c構成。作為導電體132a，較佳為使用導電性氧化物。例如，可以使用能夠被用作氧化物126、氧化物127或氧化物130的金屬氧化物。尤其較佳為使用金屬的原子個數比滿足[In]：[Ga]：[Zn]=4：2：3至4.1及其附近值的導電性高的In-Ga-Zn類氧化物。藉由設置上述導電體132a，可以抑制氧向導電體132b透過並防止因氧化導致的導電體132b的電阻值的增加。
另外，藉由利用濺射法形成上述導電性氧化物，可以對絕緣體131添加氧並將氧供應到氧化物127。由此，可以減少氧化物127的氧缺陷。
作為導電體132b，可以使用能夠將氮等雜質添加到導電體132a而提高導電體132a的導電性的導電體。作為導電體132b，例如較佳為使用氮化鈦等。另外，作為導電體132c，例如可以使用鎢等金屬。可以採用作為導電體132b使用氮化鈦等金屬氮化物並在其上作為導電體132c使用鎢等金屬的疊層結構。
在此，被用作第二閘極電極的導電體132隔著絕緣體131及氧化物130 以覆蓋氧化物127的頂面及通道寬度方向的側面的方式設置。因此，可以由被用作第二閘極電極的導電體132的電場電圍繞氧化物127的頂面及通道寬度方向的側面。將由導電體132的電場電圍繞通道形成區域的電晶體的結構稱為surrounded channel(s-channel)結構。因此，由於在氧化物127的頂面及通道寬度方向的側面上形成通道，所以能夠在源極與汲極之間流過大電流，可以增大導通時的電流(通態電流)。另外，因為氧化物127的頂面及通道寬度方向的側面由導電體132的電場圍繞，所以可以減少非導通時的洩漏電流(關態電流)。
阻擋物133以覆蓋導電體132的方式設置。較佳的是，利用原子層沉積(ALD：Atomic Layer Deposition)法形成阻擋物133。由此，可以以1nm以上且20nm以下，較佳為以1nm以上且10nm以下的膜厚形成阻擋物133。在很多情況下，ALD法中使用的前驅物包含碳等雜質。因此，阻擋物133有時包含碳等雜質。例如，當使用氧化鋁形成阻擋物133和絕緣體121時，有時阻擋物133所包含的碳等雜質比絕緣體121多。另外，雜質的定量可以利用X射線光電子能譜(XPS：X-ray Photoelectron Spectroscopy)測定。
此外，作為阻擋物133較佳為使用具有抑制水或氫等雜質及氧透過的功能的絕緣材料，例如較佳為使用氧化鋁或氧化鉿等。由此，可以防止絕緣體131中的氧擴散到外部。另外，可以抑制導電體132的氧化。
較佳為以覆蓋電晶體100a的方式設置絕緣體134。另外，與絕緣體125等相同，較佳為減少絕緣體134的膜中的水或氫等雜質的濃度。
再者，較佳為在絕緣體134上設置絕緣體135。絕緣體135能夠被用作防止水或氫等雜質從上層混入電晶體等的阻擋絕緣膜。與絕緣體121同樣，絕緣體135較佳為使用不容易透過水、氫等雜質以及氧的絕緣材料，例如較佳為使用氧化鋁等。
另外，也可以在絕緣體135之上或之下層疊與阻擋物129a、阻擋物129b或阻擋物133同樣利用ALD法形成的氧化物絕緣體。
〈電晶體200a的結構實例〉
圖5A示出可以用作電晶體200的電晶體200a的結構實例。電晶體200a設置在覆蓋電晶體100a的絕緣體135上的絕緣體221上。電晶體200a包括：絕緣體221上的氧化物222；與氧化物222電連接的導電體223及導電體224；覆蓋氧化物222、導電體223及導電體224的絕緣體225及絕緣體226；以及絕緣體226上的導電體227。另外，電晶體200a被絕緣體228、絕緣體229及絕緣體230覆蓋。
作為氧化物222，較佳為使用用作氧化物半導體的金屬氧化物，可以使用用作氧化物126、氧化物127及氧化物130的金屬氧化物。例如，使用與氧化物126、氧化物127和氧化物130中的任一個相同的材料形成氧化物222。在此情況下，氧化物222的膜厚可以根據電晶體200a所需要的特性適當地調節。電晶體200被要求閘極電壓為0V時的汲極電流較低。在電晶體100a中的氧化物127為包含In、Ga、Zn的氧化物且氧化物222為包含In、Ga、Zn的氧化物的情況下，氧化物222所包含的In的比率較佳為低於氧化物127所包含的In的比率。藉由將這種氧化物用於電晶體100a及電晶體200a，可以使電晶體100a成為載子移動率或通態電流較高的電晶體並使電晶體200a成為閘極電壓為0V時的汲極電流較低的電晶體。另外，後述的電晶體200b也較佳為使用與電晶體200a同樣的氧化物。此外，氧化物222的膜厚也可以大於電晶體100a中的氧化物130的膜厚。
例如，在氧化物222是In-Ga-Zn氧化物的情況下，可以將氧化物222所包含的In、Ga、Zn的組成設定為In：Ga：Zn=1：3：2、In：Ga：Zn=4：2：3、In：Ga：Zn=1：1：1或In：Ga：Zn=1：3：4。
可以將氧化物222的膜厚設定為3nm以上且40nm以下，較佳為設定為3nm以上且15nm以下。另外，可以使氧化物222的膜厚大於電晶體100a中的氧化物130的膜厚。例如，在氧化物130的膜厚為3nm時，也可以將氧化物222的膜厚設定為4nm以上且15nm以下，例如設定為5nm。此外，在氧化物130的膜厚為5nm時，也可以將氧化物222的膜厚設定為6nm以上且15nm以下，例如設定為10nm。氧化物222的膜厚可以根據電晶體200a、後述的電晶體200b的電特性(亦即，電晶體200的電特性)或者氧化物222的組成決定。為了減小供應到電晶體200的閘極電壓為0V時的汲極電流，減小氧化物222的膜厚即可，將氧化物222的膜厚設定為3nm以 上且小於10nm，較佳為設定為3nm以上且5nm以下即可。另一方面，根據氧化物222的材料，即使氧化物222的膜厚大也可以減小供應到電晶體200的閘極電壓為0V時的汲極電流。在此情況下，將氧化物222的膜厚設定為10nm以上且40nm以下，較佳為設定為10nm以上且15nm以下，即可。
導電體223和導電體224中的一個被用作源極電極，導電體223和導電體224中的另一個被用作汲極電極。作為導電體223及導電體224，較佳為使用以鎢、鈦、鉭、鋁等為主要成分的導電材料，並且較佳為使用鎢、氮化鈦、氮化鉭等導電材料。
絕緣體225和絕緣體226被用作閘極絕緣膜，絕緣體225和絕緣體226中的至少一個較佳為藉由ALD法形成的絕緣體。作為藉由ALD法形成的絕緣體，例如較佳為使用氧化鋁或氧化鉿等。例如，作為絕緣體225可以使用藉由ALD法形成的氧化鋁，作為絕緣體226可以使用藉由CVD法形成的氧氮化矽、氧化矽等。
導電體227被用作閘極電極。作為導電體227，較佳為使用以鎢、鈦、鉭、鋁等為主要成分的導電材料，並且較佳為使用鎢、氮化鈦、氮化鉭等導電材料的單層或疊層。
作為絕緣體228，較佳為使用與阻擋物129a、阻擋物129b相同的材料。作為絕緣體228，較佳為使用藉由ALD法形成的氧化鋁或氧化鉿等。
作為絕緣體229，較佳為使用具有與絕緣體121、絕緣體135相同的功能的絕緣材料，較佳為使用氧化鋁等。藉由層疊絕緣體228和絕緣體229，可以防止氫、水等雜質混入電晶體200或電晶體100，並且可以防止氧等擴散到絕緣體229的上層。
〈電晶體200b的結構實例〉
圖5B示出可以用作電晶體200的電晶體的與圖5A不同的結構實例。電晶體200b與電晶體200a的不同之處是氧化物222、導電體223及導電體224的疊層順序。在形成導電體223及導電體224之後，以覆蓋導電體223 和導電體224的至少一部分的方式設置氧化物222，由此可以製造電晶體200b。另外，關於以與電晶體200a相同的符號表示的組件，可以參照電晶體200a的說明，因此省略詳細的說明。
〈電容器300a的結構實例〉
圖6A示出可以用作電容器300的電容器300a的結構實例。電容器300可以在與電晶體200相同的層上並部分使用與電晶體200相同的組件。關於與電晶體200相同的符號，可以參照電晶體200a等的說明，因此省略詳細的說明。電容器300a包括：絕緣體221上的導電體310；以覆蓋導電體310的方式設置的絕緣體225及絕緣體226；以及絕緣體226上的導電體311。電容器300a被絕緣體228、絕緣體229及絕緣體230覆蓋。
導電體310可以使用與導電體223、導電體224等相同的材料以相同的製程形成。導電體311可以使用與導電體227等相同的材料以相同的製程形成。
絕緣體225及絕緣體226在電晶體200a等中被用作閘極絕緣膜，在電容器300a中被用作介電質。在此，導電體311以隔著絕緣體225及絕緣體226還覆蓋導電體310的側面的方式設置。因此，增加電容器300a的相當於導電體310的側面的面積的電容值，所以是較佳的。
〈電容器300b的結構實例〉
圖6B示出可以用作電容器300的電容器的與圖6A不同的結構實例。在電容器300b中，導電體311只面對於導電體310的頂面，而不覆蓋導電體310的側面。電容器300b根據導電體311的底面的面積決定電容值。另外，關於以與電容器300a相同的符號表示的組件，可以參照電容器300a的說明，因此省略詳細的說明。
〈電晶體400a的結構實例〉
圖7A示出可以用作電晶體400的電晶體的結構實例。電晶體400a設置在基板421中及基板421上，並包括：導電體422、絕緣體423、由基板421的一部分構成的半導體區域424；以及被用作源極區域或汲極區域的低電阻區域425a及低電阻區域425b。
電晶體400a可以為p通道型電晶體或n通道型電晶體。
半導體區域424的形成通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域425a及低電阻區域425b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體400a也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。
在低電阻區域425a及低電阻區域425b中，除了應用於半導體區域424的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體422，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。
另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和嵌入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。
以覆蓋電晶體400a的方式依次層疊有絕緣體426、絕緣體427及絕緣體428。
注意，圖7A所示的電晶體400a只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。在導電體422及絕緣體423的側面也可以設置有絕緣體429。可以使用絕緣體429控制半導體區域424的形成通道的區域、其附近的區域、成為源極區域或汲極區域的低電阻區域425a及低電阻區域425b的寬度。此外，當多個電晶體400a設置在基板421中及基板421上時，在各電晶體400a之間設置有絕緣體430。
〈電晶體400b的結構實例〉
圖7B示出可以用作電晶體400的電晶體的不同結構實例。在電晶體400b中，形成通道的半導體區域431(基板421的一部分)具有凸形狀。另外，隔著絕緣體432以覆蓋半導體區域431的側面及頂面的方式設置導電體433。另外，導電體433可以使用調整功函數的材料。另外，絕緣體432及導電體433以嵌入在設置於半導體區域431、低電阻區域425a及低電阻區域425b上的絕緣體434中的方式設置。因為利用半導體基板的凸部，所以這種電晶體400b也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有被用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸形狀的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
〈半導體裝置1100a的結構實例〉
圖8是示出本發明的一個實施方式的半導體裝置1100a的剖面示意圖。半導體裝置1100a使用電晶體100a，電晶體200a，電容器300a及電晶體400a代替上述半導體裝置1000b的電晶體100、電晶體200、電容器300及電晶體400。關於各組件，可以參照上述說明，因此省略詳細的說明。
導電體440分別連接於電晶體400a的源極、汲極及閘極。導電體440以嵌入在絕緣體426、絕緣體427中的方式設置。各導電體440由導電體440a及導電體440b的疊層結構構成。作為導電體440a，較佳為使用由鈦、氮化鈦、鉭、氮化鉭等導電材料構成的單層或疊層。作為導電體440b，較佳為使用鎢等導電材料。
在絕緣體428上設置有絕緣體441，並且以嵌入在絕緣體428及絕緣體441中的方式設置有導電體442。導電體442藉由導電體440電連接於電晶體400a的源極、汲極或閘極。導電體442由導電體442a及導電體442b的疊層結構構成。作為導電體442a，較佳為使用由鈦、氮化鈦、鉭、氮化鉭等導電材料構成的單層或疊層。作為導電體442b，較佳為使用銅、鎢、鋁等導電材料。
在絕緣體441及導電體442上設置有佈線層448。佈線層448藉由層疊 多個由絕緣體443、絕緣體444、絕緣體445、導電體446構成的層而形成。在本實施方式中，佈線層448包括四個上述層，但是不侷限於此。佈線層448既可以包括三層以下的層，又可以包括五層以上的層。
絕緣體443較佳為具有防止氫、水等雜質、銅等金屬成分的擴散的功能，可以使用氮化矽、氮氧化矽。為了防止佈線間或導電體間的寄生電容，絕緣體444及絕緣體445較佳為使用介電質低的材料形成。作為絕緣體444及絕緣體445，可以使用氧化矽、氧氮化矽、包含碳、氫的氧化矽等。
導電體446以嵌入在絕緣體443、絕緣體444及絕緣體445中的方式設置。導電體446由導電體446a及導電體446b的疊層結構構成。作為導電體446a，較佳為使用由鈦、氮化鈦、鉭、氮化鉭等導電材料構成的單層或疊層。作為導電體446b，較佳為使用銅、鎢、鋁等導電材料。
在佈線層448上設置有絕緣體449及絕緣體450。以嵌入在絕緣體449、絕緣體450、絕緣體121及絕緣體122中的方式設置有導電體451。
絕緣體449較佳為具有防止氫、水等雜質、銅等金屬成分的擴散的功能，可以使用氮化矽、氮氧化矽。為了防止佈線間或導電體間的寄生電容，絕緣體450較佳為使用介電常數低的材料形成。作為絕緣體450，可以使用氧化矽、氧氮化矽、包含碳、氫的氧化矽等。
導電體451由導電體451a、導電體451b及導電體451c的疊層結構構成，在形成用作電晶體100a的第一閘極電極且由導電體120a、導電體120b及導電體120c構成的導電體120的同時可以形成導電體451。
另外，在絕緣體450上設置有電晶體100a。在電晶體100a上設置有電晶體200a及電容器300a。電晶體200a及電容器300a形成在絕緣體221上，亦即形成在相同的層上。
以嵌入在絕緣體123、絕緣體124、絕緣體125、絕緣體134、絕緣體135及絕緣體221等中的方式設置有導電體453。導電體453具有與導電體446、導電體451同樣的結構。
電晶體200a的源極和汲極中的一個藉由導電體453電連接於以嵌入在絕緣體121及絕緣體122中的方式形成的導電體452。導電體452電連接於用作電晶體100a的第一閘極的導電體120。換言之，導電體452相當於延伸導電體120的導電體。也就是說，電晶體100a的第一閘極藉由導電體452及導電體453電連接於電晶體200a的源極和汲極中的一個。
另外，電晶體100a的源極和汲極中的一個藉由導電體453電連接於電容器300a的第一電極。此外，電容器300a的第一電極藉由導電體453、導電體451、佈線層448、導電體442及導電體440電連接於電晶體400a的閘極。也就是說，電晶體100a的源極和汲極中的一個、電容器300a的第一電極及電晶體400a的閘極彼此電連接。
以嵌入在絕緣體225、絕緣體226、絕緣體228、絕緣體229及絕緣體230中的方式設置有導電體456。導電體456電連接於設置在電晶體200a的源極、汲極和閘極、電容器300a的第二電極以及絕緣體221上的導電體454等。
在絕緣體230及導電體456上設置有導電體457及導電體458。導電體457電連接於與電晶體200a的閘極電連接的導電體456以及與源極和汲極中的另一個電連接的導電體456。也就是說，電晶體200a的閘極與源極和汲極中的一個藉由導電體456及導電體457電連接，亦即所謂的二極體連接。二極體連接的電晶體200a的閘極及源極和汲極中的一個電連接於電晶體100a的第一閘極。
在絕緣體230、導電體457及導電體458上設置有絕緣體459。以嵌入在絕緣體459中的方式設置有導電體460。導電體460具有與導電體446、導電體451同樣的結構。另外，導電體460與導電體458電連接。
在導電體460上設置有導電體461。在絕緣體459上以覆蓋導電體461的一部分的方式設置有絕緣體462。作為導電體461，可以使用以鈦、鋁為主要成分的導電材料的單層或疊層。例如，可以具有由鈦、鋁和鈦的三層構成的疊層結構。此外，也可以使用氮化鈦代替鈦。
〈各組件〉
下面，說明用於上述半導體裝置的各組件。
〈基板〉
作為形成半導體裝置的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板(釔安定氧化鋯基板等)、樹脂基板等。另外，作為半導體基板，例如可以舉出由矽或鍺等構成的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵等構成的化合物半導體基板等。再者，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如有SOI(Silicon On Insulator；絕緣層上覆矽)基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。再者，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，可以舉出電容器、電阻元件、切換元件、發光元件、記憶元件等。
〈絕緣體〉
作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物以及金屬氮氧化物等。
藉由使用具有抑制氫等雜質及氧透過的功能的絕緣體圍繞電晶體，能夠使電晶體的電特性穩定。例如，作為絕緣體121、絕緣體125以及絕緣體135，可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。
作為具有抑制氫等雜質及氧透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。
另外，作為絕緣體121、絕緣體125以及絕緣體135，例如可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧 化鉿或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等形成。另外，絕緣體121、絕緣體125以及絕緣體135較佳為包含氧化鋁或氧化鉿等。
另外，絕緣體228及絕緣體229也可以使用與絕緣體121、絕緣體125及絕緣體135同樣的絕緣體。
作為絕緣體122、絕緣體123、絕緣體125及絕緣體131，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。例如，絕緣體122、絕緣體123、絕緣體125及絕緣體131較佳為包含氧化矽、氧氮化矽或氮化矽。
作為絕緣體123、絕緣體124、絕緣體125及/或絕緣體131較佳為包括相對介電常數高的絕緣體。例如，作為絕緣體123、絕緣體124、絕緣體125及/或絕緣體131較佳為包含氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。或者，絕緣體123、絕緣體124、絕緣體125及/或絕緣體131較佳為具有氧化矽或氧氮化矽與相對介電常數高的絕緣體的疊層結構。因為氧化矽及氧氮化矽熱穩定性高，所以藉由與相對介電常數高的絕緣體組合，可以實現熱穩定且相對介電常數高的疊層結構。例如，當採用在絕緣體125及絕緣體131中採用氧化鋁、氧化鎵或氧化鉿接觸於氧化物126及氧化物127或氧化物130的結構時，能夠抑制氧化矽或氧氮化矽所含有的矽混入氧化物126、氧化物127及氧化物130。另外，例如當在絕緣體125及絕緣體131中採用氧化矽或氧氮化矽接觸於氧化物126及氧化物127或氧化物130的結構時，有時在氧化鋁、氧化鎵或氧化鉿與氧化矽或氧氮化矽的介面處形成陷阱中心。該陷阱中心有時可以藉由俘獲電子而使電晶體的臨界電壓向正方向漂移。
另外，絕緣體225及絕緣體226也可以使用與絕緣體122、絕緣體123、絕緣體125及絕緣體131同樣的絕緣體。
絕緣體122及絕緣體134較佳為包括相對介電常數低的絕緣體。例如，絕緣體122及絕緣體134較佳為包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具 有空孔的氧化矽或樹脂等。或者，絕緣體122及絕緣體134較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽與樹脂的疊層結構。因為氧化矽及氧氮化矽熱穩定性高，所以藉由與樹脂組合，可以實現熱穩定性高且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等。
另外，絕緣體221、絕緣體230、絕緣體427、絕緣體441、絕緣體444、絕緣體445、絕緣體450、絕緣體459及絕緣體462也可以使用與絕緣體122及絕緣體134同樣的絕緣體。
作為阻擋物129a、阻擋物129b及阻擋物133，可以使用具有抑制氫等雜質及氧透過的功能的絕緣體。阻擋物129a、阻擋物129b及阻擋物133能夠防止絕緣體134中的過量氧擴散到導電體128a、導電體128b、導電體132b及導電體132c中。
作為阻擋物129a、阻擋物129b及阻擋物133，例如可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭等金屬氧化物、氮氧化矽或氮化矽等形成。另外，阻擋物129a、阻擋物129b及阻擋物133也可以包含氮化矽。
〈導電體〉
作為導電體120a、導電體120b、導電體120c、導電體132a、導電體132b、導電體132c、導電體128a以及導電體128b較佳為使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、以及釕等的金屬元素中的一種以上的材料。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。
另外，作為上述導電體，尤其是導電體120a、導電體120b，可以使用包含可以應用於氧化物126、氧化物127及氧化物130的金屬氧化物所包含的金屬元素及氧的導電材料。或者，也可以使用包含上述金屬元素及氮的導電材料。例如，也可以使用氮化鈦、氮化鉭等包含氮的導電材料。或者， 可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。或者，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲氧化物126、氧化物127及氧化物130所包含的氫。或者，有時可以俘獲從外方的絕緣體等混入的氫。
另外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。另外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。
此外，在將氧化物用於電晶體的通道形成區域的情況下，作為閘極電極較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。
另外，導電體223、導電體224、導電體227、導電體310、導電體311、導電體440a、導電體440b、導電體442a、導電體442b、導電體446a、導電體446b、導電體451a、導電體451b、導電體451c、導電體453a、導電體453b、導電體454、導電體456、導電體457、導電體458、導電體460、導電體461也可以使用與導電體120a、導電體120b、導電體120c、導電體132a、導電體132b、導電體132c、導電體128a及導電體128b同樣的導電體。
〈可以應用於氧化物的金屬氧化物〉
下面說明根據本發明的氧化物126、氧化物127、氧化物130及氧化物222。作為氧化物126、氧化物127、氧化物130及氧化物222，較佳為使用被用作氧化物半導體的金屬氧化物(以下，也稱為氧化物半導體)。
氧化物半導體較佳為至少包含銦或鋅。尤其較佳為包含銦及鋅。另外，除此之外，較佳為還包含鋁、鎵、釔或錫等。或者，也可以包含硼、矽、 鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一種或多種。
在此，考慮氧化物半導體是包含銦、元素M及鋅的InMZnO的情況。注意，元素M為鋁、鎵、釔或錫等。作為可用作元素M的其他元素，有硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M有時也可以組合多個上述元素。
在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
在此，考慮金屬氧化物包含銦、元素M及鋅的情況。另外，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
下面，參照圖9A、圖9B及圖9C對能夠被用作氧化物126、氧化物127、氧化物130及氧化物222的金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，在圖9A、圖9B及圖9C中，沒有記載氧的原子個數比。另外，將金屬氧化物所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖9A、圖9B及圖9C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1α1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=5：1：β的原子個數比(β0)的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線、[In]：[M]：[Zn]=1：1：β的原子個數比的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線及[In]：[M]：[Zn]=1：4：β的原子個數比的線。
另外，圖9A、圖9B及圖9C所示的[In]：[M]：[Zn]=0：2：1的原子個數比及其附近值的金屬氧化物容易具有尖晶石型結晶結構。
有時在金屬氧化物中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在金屬氧化物中多個相共存時，可能在不同的結晶結構之間形成晶界。
圖9A所示的區域A示出金屬氧化物所包含的銦、元素M及鋅的原子個數比的較佳的範圍的一個例子。
藉由增高銦含量，可以提高金屬氧化物的載子移動率(電子移動率)。由此，銦含量高的金屬氧化物的載子移動率比銦含量低的金屬氧化物高。
另一方面，金屬氧化物的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖9C中的區域C)，絕緣性變高。
例如，用於氧化物127的金屬氧化物較佳為具有載子移動率高的圖9A的區域A所示的原子個數比。在用於氧化物127的金屬氧化物中，例如可以將In：Ga：Zn設定為4：2：3至4.1或其附近。另一方面，用於氧化物126及氧化物222的金屬氧化物較佳為具有絕緣性較高的圖9C的區域C所示的原子個數比。在用於氧化物126及氧化物222的金屬氧化物中，例如可以將In：Ga：Zn設定為1：3：4附近或1：3：2附近。此外，作為用於氧化物130的金屬氧化物，既可以使用與氧化物127同樣的金屬氧化物，又可以使用與氧化物222同樣的金屬氧化物。
尤其在圖9B所示的區域B中即使在區域A中也可以得到高載子移動率、高可靠性的金屬氧化物。
區域B包括[In]：[M]：[Zn]=4：2：3至4.1及其附近值。附近值例如包括[In]：[M]：[Zn]=5：3：4。另外，區域B包括[In]：[M]：[Zn]=5：1：6及其附近值以及 [In]：[M]：[Zn]=5：1：7及其附近值。
另外，當作為金屬氧化物使用In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。注意，所形成的金屬氧化物的原子個數比可以在上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內變動。例如，當用於金屬氧化物的濺射靶材的組成為In：Ga：Zn=4：2：4.1[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=4：2：3[原子個數比]。此外，當用於金屬氧化物的濺射靶材的組成為In：Ga：Zn=5：1：7[原子個數比]時，所形成的金屬氧化物的組成有時接近於In：Ga：Zn=5：1：6[原子個數比]。
注意，金屬氧化物所具有的性質不是僅由原子個數比決定的。即使在原子個數比相同的情況下，也根據形成條件，有時金屬氧化物的性質不同。例如，當使用濺射裝置形成金屬氧化物時，所形成的膜的原子個數比與靶材的原子個數比偏離。另外，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。因此，圖示的區域是表示金屬氧化物有具有特定特性的傾向時的原子個數比的區域，區域A至區域C的邊界不嚴格。
〈金屬氧化物的構成〉
以下，對可用於在本發明的一個實施方式中公開的電晶體的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
在本說明書等中，有時記載為CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可 以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時觀察到其邊緣模糊而以雲狀連接的導電性區域。
此外，在CAC-OS或CAC-metal oxide中，導電性區域和絕緣性區域有時以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分藉由與具有寬隙的成分的互補作用，與具有窄隙的成分聯動而使載子流過具有寬隙的成分。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即大通態電流及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
〈金屬氧化物的結構〉
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致 的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸變附近也觀察不到明確的晶界(grain boundary)。亦即，可知由於晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS因為a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等而能夠包容畸變。
CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。
CAAC-OS是結晶性高的氧化物半導體。另一方面，在CAAC-OS中觀察不到明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。此外，氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。因此，包含CAAC-OS的氧化物半導體的物理性質穩定。因此，包含CAAC-OS的氧化物半導體具有高耐熱性及高可靠性。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。
氧化物半導體具有各種結構及各種特性。能夠用於本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。
〈包含氧化物的電晶體〉
接著，說明將上述氧化物用於電晶體的情況。
藉由將上述氧化物用於電晶體，可以減少晶界中的載子散射等，因此可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
另外，較佳為將載子密度低的氧化物用於電晶體的通道形成區域。例如，氧化物中的載子密度可以低於8×1011/cm3，較佳為低於1×1011/cm3，更佳為低於1×1010/cm3，且為1×10-9/cm3以上。
另外，因為在高純度本質或實質上高純度本質的氧化物中，載子發生源少，所以可以降低載子密度。此外，高純度本質或實質上高純度本質的氧化物具有較低的缺陷態密度，因此有時具有較低的陷阱態密度。
此外，被氧化物的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，在陷阱態密度高的氧化物中形成通道形成區域的電晶體的電特性有時不穩定。
因此，為了使電晶體的電特性穩定，減少通道形成區域中的雜質濃度是有效的。為了減少氧化物中的雜質濃度，較佳為還減少靠近於通道形成區域的膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
〈雜質〉
在此，說明氧化物中的各雜質的影響。
在氧化物包含第14族元素之一的矽或碳時，在氧化物中形成缺陷能階。因此，在使用氧化物的電晶體中，將通道形成區域中的矽或碳的濃度、與通道形成區域的介面附近的矽或碳的濃度(藉由二次離子質譜分析法 (SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用在通道形成區域中包含鹼金屬或鹼土金屬的氧化物的電晶體容易具有常開啟特性。由此，較佳為減少通道形成區域中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的氧化物中的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物包含氮時，容易產生作為載子的電子，使載子密度增加，而n型化。其結果是，將在通道形成區域中包含氮的氧化物用於半導體的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少該氧化物的通道形成區域中的氮，例如，利用SIMS測得的氧化物中的氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下。
包含在氧化物中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用在通道形成區域中包含氫的氧化物的電晶體容易具有常開啟特性。由此，較佳為儘可能減少通道形成區域中的氫。明確而言，在氧化物中，將利用SIMS測得的氫濃度設定為低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將充分減少雜質的氧化物用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式2
〈半導體裝置的製造方法〉
下面，參照圖10A至圖16B說明根據本發明的半導體裝置的製造方法，該半導體裝置包括圖4所示的電晶體100a、圖5A所示的電晶體200a以及圖6A所示的電容器300a。
在半導體基板上利用單鑲嵌法或雙鑲嵌法形成導電體120及導電體451。注意，雖然未圖示，但是圖7A所示的電晶體400a或圖7B所示的電晶體400b形成在該半導體基板中及該半導體基板上，在電晶體400a或電晶體400b上形成有圖8所示的佈線層448。在佈線層448上形成有絕緣體449、絕緣體450、絕緣體121及絕緣體122，並且導電體120及導電體451以嵌入在該絕緣體中的方式形成(參照圖10A)。
在絕緣體122、導電體120及導電體451上形成有絕緣體123、絕緣體124、絕緣體125、氧化物126A、氧化物127A、導電體128A及阻擋物129A。在本實施方式中，氧化物126A的膜厚為5nm，氧化物127A的膜厚為15nm。
接著，將氧化物126A及氧化物127A加工為島狀，形成氧化物126及氧化物127(參照圖10B)。當對氧化物126A及氧化物127A進行加工時，可以使用由光阻遮罩、導電體、絕緣體形成的硬遮罩。另外，也可以將導電體128A、阻擋物129A的一部分用於硬遮罩。雖然未圖示，但是在本實施方式中使用包含氮化鉭的硬遮罩及導電體128A的一部分對氧化物126A及氧化物127A進行加工。由此，還形成絕緣體125、導電體128B及阻擋物129B。
接著，對導電體128B及阻擋物129B進行加工，形成導電體128a、導電體128b、阻擋物129a及阻擋物129b(參照圖10C)。然後，以覆蓋絕緣體125、氧化物126、氧化物127、導電體128a、導電體128b、阻擋物129a及阻擋物129b的方式形成氧化物130A、絕緣體131A、導電體132aA、導電體132bA及導電體132cA。在本實施方式中，氧化物130A的膜厚為5nm。
接著，對導電體132aA、導電體132bA及導電體132cA進行加工，形成導電體132a、導電體132b及導電體132c(參照圖11A)。然後，形成阻擋物133A。
接著，對阻擋物133A進行加工，形成阻擋物133(參照圖11B)。此時，藉由還對絕緣體131A及氧化物130A進行加工，可以形成絕緣體131及氧化物130。在本實施方式中，以阻擋物133的端部重疊於阻擋物129a及阻擋物129b的方式對阻擋物133A進行加工，但是不侷限於此。既可以以阻擋物133的端部位於阻擋物129a及阻擋物129b的外側(亦即，氧化物126及氧化物127的外側)的方式對阻擋物133A進行加工，又可以不對阻擋物133A進行加工。另外，當對阻擋物133A進行加工時，不一定必須對絕緣體131A及氧化物130A進行加工。藉由上述製程，可以形成電晶體100a。
以覆蓋電晶體100a的方式形成絕緣體134、絕緣體135及絕緣體221(參照圖12A)。
在絕緣體123、絕緣體124、絕緣體125、絕緣體134、絕緣體135及絕緣體221等中設置開口(參照圖12B)。雖然圖12B示出至少到達導電體451、導電體452及用作電晶體100a的源極電極及汲極電極的導電體128a及導電體128b的開口，但是不侷限於此。另外，也可以設置到達電晶體100a的閘極的開口、到達與導電體451、導電體452同時形成的導電體等的開口。
接著，以填充開口的方式形成導電體453aA及導電體453bA(參照圖13A)。導電體453aA及導電體453bA藉由CVD法、ALD法、濺射法等形成。此時，導電體453aA及導電體453bA還形成在絕緣體221上。
接著，對導電體453aA及導電體453bA進行加工，形成導電體453a及導電體453b(參照圖13B)。在對導電體453aA及導電體453bA進行加工時，去除設置在絕緣體221等上的導電體453aA及導電體453bA的不需要的部分即可，上述加工藉由利用化學機械拋光(Chemical Mechanical Polishing：CMP)等的拋光進行。然後，形成氧化物222A。在本實施方式中，氧化物222A的膜厚為5nm。注意，氧化物222A的膜厚不侷限於此。如上所述，可以根據電晶體200的特性、氧化物222A的組成改變膜厚。例如，既可以使氧化物222A的膜厚大於氧化物130A的膜厚，又可以使氧化物222A的膜厚小於氧化物130A的膜厚。
接著，對氧化物222A進行加工，形成氧化物222(參照圖14A)。當對氧化物222A進行加工時，可以使用濕蝕刻、乾蝕刻。決定蝕刻方法時，除了氧化物222A的蝕刻條件中的氧化物222A的蝕刻速率之外還要考慮絕緣體221、導電體453的蝕刻速率。在利用濕蝕刻對氧化物222A進行加工的情況下，可以使用磷酸、氫氟酸或草酸作為蝕刻劑。可以根據氧化物222A的膜厚、相對於各蝕刻劑的氧化物222A的蝕刻速率決定蝕刻劑的濃度、處理時間。另一方面，乾蝕刻適於微型加工，形成微型圖案如1μm以下等時，較佳為使用乾蝕刻。然後，形成導電體454A。
接著，對導電體454A進行加工，形成導電體223、導電體224、導電體310及導電體454(參照圖14B)。導電體223和導電體224以接觸於氧化物222的方式形成，其中一個被用作電晶體200a的源極電極，另一個被用作汲極電極。另外，導電體310被用作電容器300a的第一電極。然後，以覆蓋絕緣體221、氧化物222、導電體223、導電體224、導電體310及導電體454的方式形成絕緣體225、絕緣體226、導電體227A。
接著，對導電體227A進行加工，形成導電體227及導電體311(參照圖15A)。導電體227被用作電晶體200a的閘極，導電體311被用作電容器300a的第二電極。藉由上述製程，可以在絕緣體221上形成電晶體200a及電容器300a。以覆蓋電晶體200a及電容器300a的方式形成絕緣體228、絕緣體229及絕緣體230。
對絕緣體225、絕緣體226、絕緣體228、絕緣體229及絕緣體230等進行加工，形成至少到達導電體223、導電體224、導電體454、導電體227及導電體311的開口(參照圖15B)。
接著，至少在開口內形成導電體456，以覆蓋絕緣體230及導電體456的方式形成導電體457A(參照圖16A)。然後，對導電體457A進行加工，形成電連接電晶體200a的閘極與源極和汲極中的一個的導電體457以及電連接於導電體456的導電體458(參照圖16B)。
在本實施方式中，示出作為圖3A中的電晶體200形成電晶體200a的例子，但是不侷限於此。可以形成圖5B所示的電晶體200b代替電晶體 200a。在形成電晶體200b的情況下，在形成氧化物222A之前形成導電體454A，對導電體454A進行加工，形成導電體223、導電體224、導電體310及導電體454，然後對氧化物222A進行成膜、加工，由此形成氧化物222。
此外，也可以形成圖6B所示的電容器300b代替電容器300a。
藉由上述製程，可以形成電晶體100a、覆蓋電晶體100a的絕緣體221上的電晶體200a及電容器300a。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式3
本實施方式中，參照圖17A至圖18B說明半導體裝置的一個實施方式。
〈半導體晶圓、晶片〉
圖17A示出進行切割處理之前的基板711的俯視圖。作為基板711，例如可以使用半導體基板(也稱為“半導體晶圓”)。在基板711上設置有多個電路區域712。在電路區域712中，也可以設置根據本發明的一個實施方式的半導體裝置等。
多個電路區域712的每一個都被分離區域713圍繞。分離線(也稱為“切割線”)714位於與分離區域713重疊的位置上。藉由沿著分離線714切割基板711，可以從基板711切割出包括電路區域712的晶片715。圖17B示出晶片715的放大圖。
另外，也可以在分離區域713上設置導電層或半導體層等。藉由在分離區域713上設置導電層或半導體層等，可以緩和可能在切割製程中產生的ESD，而防止起因於切割製程的良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊將溶解有碳酸氣體等以降低了其電阻率的純水供應到切削部一邊進行切割製程。藉由在分離區域713上設置導電層或半導體層等，可以減少該純水的使用量。因此，可以降低半導體裝 置的生產成本。另外，可以提高半導體裝置的生產率。
〈電子構件〉
參照圖18A及圖18B對使用晶片715的電子構件的一個例子進行說明。注意，電子構件也被稱為半導體封裝或IC用封裝。電子構件根據端子取出方向及端子的形狀等存在多個規格和名稱。
在組裝製程(後製程)中組合上述實施方式所示的半導體裝置與該半導體裝置之外的構件，來完成電子構件。
參照圖18A所示的流程圖對後製程進行說明。在前製程中，在將根據本發明的一個實施方式的半導體裝置等形成在基板711上之後，進行研磨基板711的背面(沒有形成半導體裝置等的面)的“背面研磨製程”(步驟S721)。藉由進行研磨來使基板711變薄，可以實現電子構件的小型化。
接著，進行將基板711分成多個晶片715的“切割(dicing)製程”(步驟S722)。並且，進行如下晶片接合(die bonding)製程(步驟S723)：將被切割的晶片715接合於各引線框架上。晶片接合製程中的晶片715與引線框架的接合可以適當地根據產品選擇合適的方法，如利用樹脂的接合或利用膠帶的接合等。另外，也可以在插入物(interposer)基板上安裝晶片715代替引線框架。
接著，進行將引線框架的引線與晶片715上的電極藉由金屬細線(wire)電連接的“打線接合(wire bonding)製程”(步驟S724)。作為金屬細線可以使用銀線或金線等。此外，打線接合例如可以使用球焊(ball bonding)或楔焊(wedge bonding)。
進行由環氧樹脂等密封被打線接合的晶片715的“密封製程(模塑(molding)製程)”(步驟S725)。藉由進行密封製程，使電子構件的內部被樹脂填充，可以保護晶片715與引線連接的金屬細線免受機械外力的影響，還可以降低因水分或灰塵等而導致的特性劣化(可靠性的降低)。
接著，進行對引線框架的引線進行電鍍處理的“引線電鍍製程”(步驟 S726)。藉由該電鍍處理可以防止引線生銹，而在後面將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，進行引線的切斷及成型加工的“成型製程”(步驟S727)。
接著，進行對封裝表面進行印字處理(marking)的“印字製程”(步驟S728)。並且經過調查外觀形狀的優劣或工作故障的有無的“檢驗步驟”(步驟S729)完成電子構件。
圖18B示出完成的電子構件的立體示意圖。在圖18B中，作為電子構件的一個例子，示出QFP(Quad Flat Package：四面扁平封裝)的立體示意圖。圖18B所示的電子構件750包括引線755及晶片715。電子構件750也可以包括多個晶片715。
圖18B所示的電子構件750例如安裝於印刷電路板752。藉由組合多個這樣的電子構件750並使其在印刷電路板752上彼此電連接，來完成安裝有電子構件的基板(電路板754)。完成的電路板754用於電子裝置等。
以上，本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
實施方式4
〈電子裝置〉
本發明的一個實施方式的半導體裝置可以應用於各種電子裝置。圖19A至圖19F示出使用根據本發明的一個實施方式的半導體裝置的電子裝置的具體例子。
圖19A是示出汽車的一個例子的外觀圖。汽車2980包括車體2981、車輪2982、儀表板2983及燈2984等。另外，汽車2980具有天線、電池等。
圖19B所示的資訊終端2910在外殼2911中包括顯示部2912、麥克風2917、揚聲器部2914、照相機2913、外部連接部2916及操作開關2915等。顯示部2912設置有使用撓性基板的顯示面板及觸控面板。另外，資訊終端 2910在外殼2911的內側具有天線、電池等。資訊終端2910例如可以被用作智慧手機、行動電話、平板資訊終端、平板電腦或電子書閱讀器終端等。
圖19C所示的膝上型個人電腦2920包括外殼2921、顯示部2922、鍵盤2923及指向裝置2924等。另外，膝上型個人電腦2920在外殼2921的內側具有天線、電池等。
圖19D所示的攝影機2940包括外殼2941、外殼2942、顯示部2943、操作開關2944、鏡頭2945及連接部2946等。操作開關2944及鏡頭2945設置在外殼2941中，顯示部2943設置在外殼2942中。另外，攝影機2940在外殼2941的內側具有天線、電池等。並且，外殼2941和外殼2942由連接部2946連接，由連接部2946可以改變外殼2941和外殼2942之間的角度。另外，可以根據外殼2942與外殼2941所形成的角度而改變顯示在顯示部2943中的影像的方向並切換影像的顯示/非顯示。
圖19E示出手鐲型資訊終端的一個例子。資訊終端2950包括外殼2951及顯示部2952等。另外，資訊終端2950在外殼2951的內側具有天線、電池等。顯示部2952由具有曲面的外殼2951支撐。因為顯示部2952具備使用撓性基板的顯示面板，所以可以提供一種具有撓性、輕量且方便性良好的資訊終端2950。
圖19F示出手錶型資訊終端的一個例子。資訊終端2960包括外殼2961、顯示部2962、錶帶2963、錶扣2964、操作開關2965、輸入輸出端子2966等。另外，資訊終端2960在外殼2961的內側具有天線、電池等。資訊終端2960可以執行行動電話、電子郵件、文章的閱讀及編寫、音樂播放、網路通訊、電腦遊戲等各種應用程式。
顯示部2962的顯示面彎曲，能夠沿著彎曲的顯示面進行顯示。另外，顯示部2962具備觸控感測器，可以用手指或觸控筆等觸摸螢幕來進行操作。例如，藉由觸摸顯示於顯示部2962的圖示2967，可以啟動應用程式。操作開關2965除了時刻設定之外，還可以具有電源開關、無線通訊的開關、靜音模式的設置及取消、省電模式的設置及取消等各種功能。例如，藉由利用組裝在資訊終端2960中的作業系統，也可以設定操作開關2965的功 能。
另外，資訊終端2960可以執行依據通訊標準的近距離無線通訊。例如，藉由與可無線通訊的耳麥通訊，可以進行免提通話。另外，資訊終端2960具備輸入輸出端子2966，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由輸入輸出端子2966進行充電。另外，充電動作也可以利用無線供電進行，而不藉由輸入輸出端子2966進行。
例如，使用本發明的一個實施方式的半導體裝置的記憶體裝置可以在長期間保持上述電子裝置的控制資料和控制程式等。藉由使用根據本發明的一個實施方式的半導體裝置，可以實現高可靠性的電子裝置。
本實施方式可以與其他實施方式等所記載的結構適當地組合而實施。

Claims (14)

  1. 一種半導體裝置，包括：第一電晶體；覆蓋該第一電晶體的絕緣體；以及該絕緣體上的第二電晶體，其中，該第一電晶體包括：第一閘極電極；與該第一閘極電極重疊的第二閘極電極；以及該第一閘極電極與該第二閘極電極之間的半導體，並且，該第一閘極電極電連接於該第二電晶體的源極和汲極中的一個及該第二電晶體的第三閘極電極。
  2. 根據申請專利範圍第1項之半導體裝置，其中該半導體為第一半導體，該第二電晶體包括：第二半導體；以及電連接於該第二半導體的第一電極及第二電極，並且該第一閘極電極與該第二電晶體的該源極和該汲極中的該一個藉由該第一電極和該第二電極中的一個彼此電連接。
  3. 根據申請專利範圍第1項之半導體裝置，其中該半導體位於該第一閘極電極上，並且該第二閘極電極位於該半導體上。
  4. 根據申請專利範圍第1項之半導體裝置，其中該第二電晶體包括該第三閘極電極之下的第二半導體。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第一電晶體的載子移動率高於該第二電晶體的載子移動率。
  6. 根據申請專利範圍第1項之半導體裝置，其中供應到該第二電晶體的閘極電壓為0V時的該第二電晶體的汲極電流小於供應到該第一電晶體的閘極電壓為0V時的該第一電晶體的汲極電流。
  7. 一種半導體裝置，包括：第一電晶體；覆蓋該第一電晶體的絕緣體；以及該絕緣體上的第二電晶體及電容器， 其中，該第一電晶體包括：第一閘極電極；與該第一閘極電極重疊的第二閘極電極；以及該第一閘極電極與該第二閘極電極之間的半導體，並且，該第一閘極電極電連接於該第二電晶體的源極和汲極中的一個及該第二電晶體的第三閘極電極。
  8. 根據申請專利範圍第7項之半導體裝置，其中該半導體為第一半導體，該第二電晶體包括：第二半導體；以及電連接於該第二半導體的第一電極及第二電極，並且該第一閘極電極與該第二電晶體的該源極和該汲極中的該一個藉由該第一電極和該第二電極中的一個彼此電連接。
  9. 根據申請專利範圍第7項之半導體裝置，其中該半導體位於該第一閘極電極上，並且該第二閘極電極位於該半導體上。
  10. 根據申請專利範圍第7項之半導體裝置，其中該第二電晶體包括該第三閘極電極之下的第二半導體。
  11. 根據申請專利範圍第7項之半導體裝置，其中該第一電晶體的載子移動率高於該第二電晶體的載子移動率。
  12. 根據申請專利範圍第7項之半導體裝置，其中供應到該第二電晶體的閘極電壓為0V時的該第二電晶體的汲極電流小於供應到該第一電晶體的閘極電壓為0V時的該第一電晶體的汲極電流。
  13. 根據申請專利範圍第7項之半導體裝置，其中該電容器包括：第三電極；該第三電極上的第二絕緣體；以及該第二絕緣體上的第四電極，並且該第三電極電連接於該第一電晶體的源極和汲極中的一個。
  14. 根據申請專利範圍第7項之半導體裝置，其中該電容器包括：使用與該第二電晶體的源極電極及汲極電極相同的材料形成的第 三電極；該第三電極上的第二絕緣體，該第二絕緣體使用與該第二電晶體的閘極絕緣膜相同的材料形成；以及該第二絕緣體上的第四電極，該第四電極使用與該第三閘極電極相同的材料形成。
TW106138508A 2016-11-11 2017-11-07 電晶體、半導體裝置及電子裝置 TW201830708A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016220496 2016-11-11
JP2016-220496 2016-11-11

Publications (1)

Publication Number Publication Date
TW201830708A true TW201830708A (zh) 2018-08-16

Family

ID=62108735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138508A TW201830708A (zh) 2016-11-11 2017-11-07 電晶體、半導體裝置及電子裝置

Country Status (3)

Country Link
US (1) US10685983B2 (zh)
JP (1) JP2018085503A (zh)
TW (1) TW201830708A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7475327B2 (ja) 2019-03-12 2024-04-26 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
TWI730725B (zh) * 2020-04-15 2021-06-11 力晶積成電子製造股份有限公司 半導體結構以及積體電路及半導體結構

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678094B2 (ja) * 1991-03-01 1997-11-17 シャープ株式会社 ダイナミックランダムアクセスメモリ
WO2008123119A1 (en) 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device provided with the photoelectric conversion device
KR101401528B1 (ko) 2007-06-29 2014-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전변환장치 및 그 광전변환장치를 구비하는 전자기기
US7923733B2 (en) 2008-02-07 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101762112B1 (ko) 2008-09-19 2017-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치
CN102171812B (zh) 2008-10-02 2014-02-12 株式会社半导体能源研究所 半导体器件
KR20110069831A (ko) 2008-10-03 2011-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 변조회로 및 그것을 갖는 반도체장치
US8749930B2 (en) 2009-02-09 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Protection circuit, semiconductor device, photoelectric conversion device, and electronic device
US8319528B2 (en) 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
WO2011052413A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device, and electronic device
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
EP2513966B1 (en) 2009-12-18 2020-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102356530B1 (ko) * 2009-12-28 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
KR101800850B1 (ko) 2010-01-29 2017-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
WO2011102190A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Demodulation circuit and rfid tag including the demodulation circuit
WO2011108374A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2012015491A (ja) 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
JP5753445B2 (ja) 2010-06-18 2015-07-22 株式会社半導体エネルギー研究所 光電変換装置
JP5824266B2 (ja) 2010-07-29 2015-11-25 株式会社半導体エネルギー研究所 半導体装置
JP5846789B2 (ja) 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
KR101928897B1 (ko) 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US8716646B2 (en) 2010-10-08 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
US9209209B2 (en) 2010-10-29 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for operating the same
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US8941958B2 (en) 2011-04-22 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
US9006733B2 (en) 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
DE102013022449B3 (de) 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9385592B2 (en) 2013-08-21 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device including the same
JP6537892B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9312280B2 (en) 2014-07-25 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9935633B2 (en) 2015-06-30 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
JP6811084B2 (ja) 2015-12-18 2021-01-13 株式会社半導体エネルギー研究所 半導体装置
KR102613318B1 (ko) 2015-12-28 2023-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9953695B2 (en) 2015-12-29 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and semiconductor wafer
JP6827328B2 (ja) 2016-01-15 2021-02-10 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US10115741B2 (en) 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10014325B2 (en) 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10741587B2 (en) 2016-03-11 2020-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method the same
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10096720B2 (en) 2016-03-25 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Also Published As

Publication number Publication date
JP2018085503A (ja) 2018-05-31
US20180138208A1 (en) 2018-05-17
US10685983B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
TWI739969B (zh) 半導體裝置以及半導體裝置的製造方法
JP7439215B2 (ja) 半導体装置
KR102384624B1 (ko) 반도체 장치
TW201834244A (zh) 半導體裝置以及半導體裝置的製造方法
TWI741096B (zh) 半導體裝置以及半導體裝置的製造方法
TW201834219A (zh) 半導體裝置及製造半導體裝置的製造方法
TW201606766A (zh) 記憶體裝置以及電子裝置
TWI721176B (zh) 半導體裝置
WO2020157553A1 (ja) 記憶装置
JP2018078289A (ja) 半導体装置、および半導体装置の作製方法
TW201826531A (zh) 半導體裝置
TW201832364A (zh) 半導體裝置
TW201830708A (zh) 電晶體、半導體裝置及電子裝置
JP6871722B2 (ja) 半導体装置
WO2021009586A1 (ja) 積和演算回路と記憶装置を有する半導体装置、電子部品、および電子機器
TW201812909A (zh) 半導體裝置及其製造方法
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
JP7092592B2 (ja) 半導体装置、半導体ウエハ、および電子機器
JP2018106608A (ja) 半導体装置
JP6942612B2 (ja) 記憶装置、半導体ウエハ、電子機器
JP7344904B2 (ja) 半導体装置
JP7264590B2 (ja) 半導体装置及びプログラマブルロジックデバイス
WO2023223126A1 (ja) 半導体装置
CN110678974A (zh) 半导体装置、电子构件及电子设备