TW201828607A

TW201828607A - 數位類比轉換器

Info

Publication number: TW201828607A
Application number: TW106102023A
Authority: TW
Inventors: 周芳鼎; 洪崇智
Original assignee: 華邦電子股份有限公司
Priority date: 2017-01-20
Filing date: 2017-01-20
Publication date: 2018-08-01
Also published as: TWI603587B; US9800259B1

Abstract

一種數位類比轉換器，包括緩衝電路、電流開關電路以及加權電流產生電路。緩衝電路接收具備N位元數的數位信號與時脈信號並據以輸出N個開關控制信號。電流開關電路具有N個開關而依據開關控制信號以導通或斷開。加權電流產生電路具有M個電流源陣列，各電流源陣列輸出K個輸出電流。各電流源陣列的每一個輸出電流的電流值分別由低至高以二進位加權式遞增，且第m個電流源陣列的最小輸出電流為第m-1個電流源陣列的最大輸出電流的2倍，N為M乘以K，且1＜m≦M。數位類比轉換器的輸出為M個電流源陣列所輸出的輸出電流的加總電流值。

Description

數位類比轉換器

本發明是有關於一種數位類比轉換技術，且特別是有關於一種電流式數位類比轉換器。

現今數位類比轉換器（Digital to Analog Converter，DAC）已經非常廣泛地應用在電子裝置的資料轉換上，其主要是將數位信號轉換為對應的類比信號，並提供至電子裝置來進行相關應用。其中，電流式數位類比轉換器（Current DAC）為一種現今常見的高速數位類比轉換器，由於其不需額外的放大器作為輔助而可直接對負載進行驅動，因此成為高解析度、高速的數位類比轉換器常採用的最佳架構之一。

現今在數位類比轉換器的性能指標上，可分為靜態和動態兩方面。在靜態特性方面，主要就是累積非線性誤差（Integral nonlinearity error，INL）以及差動非線性誤差（Differential nonlinearity error，DNL）。這兩項指標的大小是被電流源的匹配所決定。當進行轉換的位元數越大時，通常其單位電流源電晶體所需的數量就會越多，所佔的面積就會越大，才能達到較好的累積非線性誤差與差動非線性誤差。因此，對於一般的N位元數位類比轉換器而言，總共需要2^N 個單位電流源電晶體，所以總電流源的面積會隨著位元數增加而快速增大。

另外，在動態特性方面，主要的性能指標就是無雜散動態範圍（Spurious Free Dynamic Range，SFDR）和速度。累積非線性誤差和無雜散動態範圍都與單位電流源電晶體的輸出阻抗有關，當位元數越大時，電流源電晶體的數目越多，其所需單位電流源電晶體的輸出阻抗就會變得越大，進而無法應用於低供應電壓的系統中。

有鑑於此，本發明提供一種電流式數位類比轉換器，可採用多個參考電流源的架構來代替傳統設計中的單一參考電流源，藉此實現一個功率低、面積小且輸出阻抗低的電流式數位類比轉換器。

本發明的數位類比轉換器，適用於對具備N位元數的數位信號進行數位類比轉換，N為合數，包括：緩衝電路、電流開關電路以及加權電流產生電路。緩衝電路接收數位信號與時脈信號，並以時脈信號作為時間基準，反應於數位信號而輸出N個開關控制信號。電流開關電路具有N個開關，各開關依據對應的開關控制信號以導通或斷開。加權電流產生電路具有M個電流源陣列，各電流源陣列輸出K個輸出電流。各電流源陣列的每一個輸出電流的電流值分別由低至高以二進位加權式遞增，且第m個電流源陣列的最小輸出電流為第m-1個電流源陣列的最大輸出電流的2倍。其中N為M乘以K，M、K及m為大於1的正整數，且1＜m≦M。其中數位類比轉換器的輸出為M個電流源陣列透過N個開關所輸出的輸出電流的加總電流值。

基於上述，本發明的數位類比轉換器可將傳統設計中的單一的電流源陣列分成獨立的多個，並且藉由多個參考電流源來分別產生多個獨立的參考電流提供至對應的電流源陣列。藉此，可減少各個電流源陣列所需的電流源電晶體的數量與面積。同時，也可降低單位電流源電晶體的輸出阻抗，以實現功率低且性能更佳的數位類比轉換器。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

首先參照圖1，在本實施例中，數位類比轉換器100包括緩衝電路110、電流開關電路120以及加權電流產生電路130。本實施例的數位類比轉換器100適用於對具備N位元數的數位信號DS進行數位類比轉換。數位信號DS可由單一位元的位元信號SB1~SBN來構成。其中，由於數位類比轉換器100在設計上可依據所處理的數位信號DS的位元數而將電流源陣列等分為獨立的多個來進行數位類比轉換處理，N必須為合數。對於將電流源陣列進行等分的詳細說明，請參照後述。

緩衝電路110接收數位信號DS與時脈信號CLK，並以時脈信號CLK作為時間基準，可反應於數位信號DS而輸出N個開關控制信號SC1~SCN。舉例來說，緩衝電路110可例如包括輸入緩衝器以及鎖存器，並搭配時脈信號CLK來依據N位元數的數位信號DS同步輸出N個開關控制信號SC1~SCN。

電流開關電路120耦接緩衝電路110。電流開關電路120具有N個開關122_1~122_N，各開關122_1~122_N依據對應的開關控制信號SC1~SCN以導通或斷開。舉例來說，當開關控制信號為低邏輯準位（第一邏輯準位）時，其所控制的開關會斷開，當開關控制信號為高邏輯準位（第二邏輯準位）時，其所控制的開關會導通。需說明的是，在其他實施例中，開關控制信號亦可依據與前述相反方式的邏輯準位來控制開關的狀態，本發明並不依此為限。

加權電流產生電路130耦接電流開關電路120。加權電流產生電路130具有M個電流源陣列CSA1~CSAM，而各電流源陣列CSA1~CSAM可輸出K個輸出電流。舉例來說，電流源陣列CSA1輸出K個輸出電流IOUT1_1~IOUT1_K，電流源陣列CSA2輸出K個輸出電流IOUT2_1~IOUT2_K。以此類推，電流源陣列CSAM輸出K個輸出電流IOUTM_1~IOUTM_K。且N為M乘以K，M及K為大於1的正整數。也就是說，M及K為N的大於1的因數。

此外，各電流源陣列CSA1~CSAM的每一個輸出電流的電流值分別由低至高以二進位加權式遞增，且第m個電流源陣列的最小輸出電流為第m-1個電流源陣列的最大輸出電流的2倍。其中m為大於1的正整數，且1＜m≦M。舉例來說，以下表1描述了當N為12、M為3及K為4的情況下，電流源陣列CSA1~CSA3的輸出電流值。表1

由表1可知，在本發明實施例中，電流源陣列CSA1的每一個輸出電流IOUT1_1~IOUT1_4的電流值分別由低至高以二進位加權式遞增。其中，IREF1為電流源陣列CSA1所採用的參考電流。此外，第2個電流源陣列CSA2的最小輸出電流IOUT2_1為第1個電流源陣列CSA1的最大輸出電流IOUT1_4的2倍，第3個電流源陣列CSA3的最小輸出電流IOUT3_1為第2個電流源陣列CSA2的最大輸出電流IOUT2_4的2倍。由於電流源陣列CSA2的輸出電流IOUT2_1~IOUT2_4可視為係以2⁴ IREF1為基準進行二進位加權式遞增，電流源陣列CSA2所採用的參考電流IREF2可等於2⁴ IREF1。同樣地，電流源陣列CSA3的輸出電流IOUT3_1~IOUT3_4可視為係以2⁸ IREF1為基準進行二進位加權式遞增，電流源陣列CSA2所採用的參考電流IREF3可等於2⁸ IREF1。

數位類比轉換器100的輸出SOUT則為M個電流源陣列CSA1~CSAM透過N個開關所輸出的輸出電流的加總電流值。透過上述電路結構，數位類比轉換器100可依據數位信號DS（位元信號SB1~SBN）的邏輯準位來控制各開關122_1~122_N的導通或斷開，藉此使相對應的輸出電流通過導通的開關而匯流成加總電流值的輸出SOUT。輸出SOUT可例如提供至一個輸出負載（例如電阻），從而產生轉換後的類比信號，完成數位類比轉換。

為了更詳細的說明數位類比轉換器100之中電流開關電路120與加權電流產生電路130的電路結構與作動方式，以下請參照圖2進行說明。

如圖2所示，在加權電流產生電路130中可更包括參考電流產生單元210。參考電流產生單元210分別耦接M個電流源陣列CSA1~CSAM。參考電流產生單元210具有M個參考電流源220_1~220_M。各參考電流源220_1~220_M負責用以產生不同的參考電流至對應的電流源陣列。具體來說，如圖2所示，參考電流源220_1可產生參考電流IREF1而提供至對應的電流源陣列CSA1中。藉此，如前述說明般電流源陣列CSA1的輸出電流IOUT1_1~IOUT1_K的輸出電流值分別可設定為由低至高以二進位加權式遞增的IREF1、2IREF1…2^K-1 IREF1（在圖2中等效為電流源231_1~231_K來進行表示）。

此外，參考電流源220_2可產生參考電流IREF2而提供至對應的電流源陣列CSA2中。由前述說明可知，電流源陣列CSA2的最小輸出電流IOUT2_1應為電流源陣列CSA1的最大輸出電流IOUT1_K的2倍，由於輸出電流IOUT1_K的電流值為2^K-1 IREF1，故輸出電流IOUT2_1的電流值應為2^K IREF1。因此，參考電流源220_2所提供的參考電流IREF2的電流值應為2^K IREF1。以此類推，由第m個參考電流源產生至第m個電流源陣列的參考電流為由第m-1個參考電流源產生至第m-1個電流源陣列的參考電流的2的K次方倍。參考電流源220_M所提供的參考電流IREFM應為2^(M-1)K IREF1。

此外，如圖2所示，各電流源陣列CSA1~CSAM具有K個輸出端。在電流開關電路120中所包含的各開關122_1~122_N的第一端耦接各電流源陣列CSA1~CSAM的輸出端之中對應的一輸出端，各開關122_1~122_N的第二端則耦接輸出節點T。各開關122_1~122_N則受控於對應的開關控制信號SC1~SCN，藉此透過各開關122_1~122_N輸出對應的輸出電流而匯流至輸出節點T，並由輸出節點T將加總電流值（輸出SOUT）進行輸出。在圖2中，輸出節點T耦接輸出負載240，藉此可透過輸出負載240產生轉換後的類比信號AS，以完成數位類比轉換。

在本發明的一實施例中，各電流源陣列可包括加權電流鏡陣列。如圖3所示，加權電流鏡陣列310耦接M個參考電流源220_1~220_M之中對應的參考電流源220_1。並且，加權電流鏡陣列310可基於將鏡射比以二進位加權式遞增的方式產生K個輸出電流IOUT1_1~IOUT1_K。在本實施例中，所謂的「鏡射比」例如是指針對參考電流源220_1與電流源231_1~231_K而用來組成電流鏡的主僕（master/slave）單位電流源電晶體數目之比例。一般而言，若實施電流鏡的電晶體之寬長比（width/length ratio）相同時，即可依據主僕單位電流源電晶體之比例，由電流鏡的主側電流為基準提供僕側電流。舉例而言，在本實施例中，參考電流源220_1提供之參考電流IREF1為電流鏡的主側電流，且藉由調整主側與僕側之間的鏡射比，即可決定電流源231_1~231_K所輸出的作為僕側電流的輸出電流IOUT1_1~IOUT1_K。

再者，由於本發明的數位類比轉換器100是藉由多個參考電流源220_1~220_M來分別產生多個獨立的參考電流IREF1~IREFM提供至對應的電流源陣列CSA1~CSAM，因此各電流源陣列CSA1~CSAM所輸出的最大輸出電流皆是基於各電流源陣列所接收到不同二進位加權程度的參考電流而透過鏡射形成的。與使用單一參考電流源來形成所有參考電流的情況相比，不需以最小的參考電流為基準進行鏡射，可顯著地減少加權電流鏡陣列所需的最大鏡射比，進而可減少單位電流源電晶體的數量、面積以及輸出阻抗。

回到圖2，參考電流源220_2所提供的參考電流IREF2等於參考電流源220_1所提供的參考電流IREF1的2的K次方倍。以下舉例說明參考電流源220_1以及參考電流源220_2的結構。

請參照圖4，參考電流源220_1包括N型場效電晶體Q1、電阻R1以及運算放大器OP1。N型場效電晶體Q1的汲極耦接電源電壓Vcc，並由N型場效電晶體Q1的汲極提供參考電流IREF1。

電阻R1的第一端耦接N型場效電晶體Q1的源極，電阻R1的第二端耦接接地電位。運算放大器OP1的非反相輸入端耦接N型場效電晶體Q1的源極，運算放大器OP1的反相輸入端接收參考電壓VREF，並且運算放大器OP1的反相輸入端耦接至其他參考電流源220_2中的運算放大器OP2的反相輸入端。參考電流源220_2包括N型場效電晶體Q2、電阻R2以及運算放大器OP2，其結構與參考電流源220_1相類似。

其中，第2個參考電流源220_2所具有的電阻R2的大小為第1個參考電流源220_1所具有的電阻R1的大小的2的K次方倍。藉此，使參考電流源220_2所提供的參考電流IREF2可等同於參考電流源220_1所提供的參考電流IREF1的2的K次方倍。

需說明的是，在一實施例中，在數位類比轉換器中也可搭配解碼電路來對數位信號中部分的位元信號進行解碼，藉此產生開關控制信號。

如圖5所示，在本實施例中，數位類比轉換器500包括緩衝電路510、解碼電路520、電流開關電路530以及電流產生電路540。數位類比轉換器500適用於對具備N位元數的數位信號DS進行數位類比轉換。在本發明實施例中，數位信號DS包括L位元數的第一信號與J位元數的第二信號（N=L+J），其中如圖5所示，第一信號可由單一位元的位元信號SBF1~SBFL來構成，第二信號可由單一位元的位元信號SBS1~SBSJ來構成，且L必須為合數。

緩衝電路510接收第一信號（位元信號SBF1~SBFL）與時脈信號CLK，並以時脈信號CLK作為時間基準，可反應於位元信號SBF1~SBFL而輸出L個第一開關控制信號SCF1~SCFL。舉例來說，緩衝電路510可例如包括輸入緩衝器以及鎖存器，並搭配時脈信號CLK來依據位元信號SBF1~SBFL同步輸出L個第一開關控制信號SCF1~SCFL。

解碼電路520接收第二信號（位元信號SBS1~SBSJ）與時脈信號CLK，並以時脈信號CLK作為時間基準，對位元信號SBS1~SBSJ進行解碼而輸出2的J次方個第二開關控制信號SCS1~SCS2^J 。

電流開關電路530耦接緩衝電路510與解碼電路520。電流開關電路530具有L個第一開關532_1~532_L與2的J次方個第二開關534_1~534_2^J ，各第一開關532_1~532_L依據對應的第一開關控制信號SCF1~SCFL以導通或斷開，各第二開關534_1~534_2^J 依據對應的第二開關控制信號SCS1~SCS2^J 以導通或斷開。舉例來說，當開關控制信號為低邏輯準位（第一邏輯準位）時，其所控制的開關會斷開，當開關控制信號為高邏輯準位（第二邏輯準位）時，其所控制的開關會導通。需說明的是，在其他實施例中，開關控制信號亦可依據與前述相反方式的邏輯準位來控制開關的狀態，本發明實施例並不依此為限。

電流產生電路540耦接電流開關電路530。電流產生電路540具有M個第一電流源陣列CSAF1~CSAFM與第二電流源陣列CSAS，各第一電流源陣列CSAF1~CSAFM可輸出K個輸出電流。舉例來說，第一電流源陣列CSAF1輸出K個輸出電流IOUTF1_1~IOUTF1_K，第一電流源陣列CSAF2輸出K個輸出電流IOUTF2_1~IOUTF2_K。以此類推，第一電流源陣列CSAFM輸出K個輸出電流IOUTFM_1~IOUTFM_K。其中L為M乘以K，M及K為大於1的正整數。也就是說，M及K為L的大於1的因數。

此外，各第一電流源陣列CSAF1~CSAFM的每一個輸出電流的電流值分別由低至高以二進位加權式遞增，且第m個第一電流源陣列的最小輸出電流為第m-1個第一電流源陣列的最大輸出電流的2倍，其中m為大於1的正整數，且1＜m≦M。在此，第一電流源陣列CSAF1~CSAFM的作動方式係與前述實施例的電流源陣列CSA1~CSAM相同或相似，故其詳細內容在此不再贅述。

第二電流源陣列CSAS則輸出2的J次方個輸出電流IOUTS_1~IOUTS_2^J ，其中J亦為大於1的正整數。第二電流源陣列CSAS的每一個輸出電流的電流值相同，皆等於第1個第一電流源陣列（第一電流源陣列CSAF1）的最小輸出電流的二分之一倍或是第M個第一電流源陣列（第一電流源陣列CSAFM）的最大輸出電流的兩倍。具體來說，當第一信號（位元信號SBF1~SBFL）為數位信號DS的高位元部分而第二信號（位元信號SBS1~SBSJ）為數位信號DS的低位元部分時，第二電流源陣列CSAS的每個輸出電流值等於第一電流源陣列CSAF1的最小輸出電流的二分之一倍。反之，當第一信號（位元信號SBF1~SBFL）為數位信號DS的低位元部分而第二信號（位元信號SBS1~SBSJ）為數位信號DS的高位元部分時，第二電流源陣列CSAS的每個輸出電流值則為第一電流源陣列CSAFM的最大輸出電流的兩倍。

數位類比轉換器500的輸出SOUT為M個第一電流源陣列CSAF1~CSAFM與第二電流源陣列SCAS透過L個第一開關532_1~532_L與2的J次方個第二開關534_1~534_2^J 所輸出的輸出電流的加總電流值。透過上述電路結構，數位類比轉換器500可依據數位信號DS（包括位元信號SBF1~SBFL與位元信號SBS1~SBSJ）的邏輯準位來控制各開關的導通或斷開，藉此使相對應的輸出電流通過導通的開關而匯流成加總電流值的輸出SOUT。輸出SOUT可例如提供至一個輸出負載（例如電阻），從而產生轉換後的類比信號，完成數位類比轉換。

綜上所述，本發明的數位類比轉換器可藉由多個參考電流源來分別產生多個獨立的參考電流提供至對應的獨立電流源陣列。藉此，透過將傳統單一的電流源陣列分成陣列較小的獨立多個，可減少每個電流源陣列所需的單位電流源電晶體的數量與面積。同時，也可降低單位電流源電晶體的輸出阻抗，進而提高累積非線性誤差以及降低無雜散動態範圍，以實現功率低且性能更佳的數位類比轉換器。

100、500‧‧‧數位類比轉換器

110、510‧‧‧緩衝電路

120、530‧‧‧電流開關電路

122_1~122_N‧‧‧開關

130‧‧‧加權電流產生電路

220_1~220_M‧‧‧參考電流源

231_1~231_K、232_1~232_K、23M_1~23M_K‧‧‧電流源

240‧‧‧輸出負載

310‧‧‧加權電流鏡陣列

520‧‧‧解碼電路

532_1~532_L‧‧‧第一開關

534_1~534_2^J‧‧‧第二開關

540‧‧‧電流產生電路

AS‧‧‧類比信號

CLK‧‧‧時脈信號

CSA1~CSAM‧‧‧電流源陣列

CSAF1~CSAFM‧‧‧第一電流源陣列

CSAS‧‧‧第二電流源陣列

DS‧‧‧數位信號

IOUT1_1~IOUT1_K、IOUT2_1~IOUT2_K、IOUTM_1~IOUTM_K、IOUTF1_1~IOUTF1_K、IOUTFM_1~IOUTFM_K、IOUTS_1~IOUTS_2^J‧‧‧輸出電流

IREF1~IREFM‧‧‧參考電流

OP1、OP2‧‧‧運算放大器

Q1、Q2‧‧‧N型場效電晶體

R1、R2‧‧‧電阻

SB1~SBN、SBF1~SBFL、SBS1~SBSJ‧‧‧位元信號

SC1~SCN‧‧‧開關控制信號

SCF1~SCFL‧‧‧第一開關控制信號

SCS1~SCS2^J‧‧‧第二開關控制信號

SOUT‧‧‧輸出

T‧‧‧輸出節點

Vcc‧‧‧電源電壓

VREF‧‧‧參考電壓

圖1繪示本發明一實施例的數位類比轉換器的示意圖。圖2繪示本發明一實施例的電流開關電路與加權電流產生電路的示意圖。圖3繪示本發明一實施例的加權電流鏡陣列的示意圖。圖4繪示本發明一實施例的參考電流源的示意圖。圖5繪示本發明另一實施例的數位類比轉換器的示意圖。

Claims

一種數位類比轉換器，適用於對具備N位元數的一數位信號進行數位類比轉換，N為合數，該數位類比轉換器包括：一緩衝電路，接收該數位信號與一時脈信號，並以該時脈信號作為一時間基準，反應於該數位信號而輸出N個開關控制信號；一電流開關電路，耦接該緩衝電路，其具有N個開關，各所述開關依據對應的該開關控制信號以導通或斷開；以及一加權電流產生電路，耦接該電流開關電路，其具有M個電流源陣列，各所述電流源陣列輸出K個輸出電流，各所述電流源陣列的每一個輸出電流的電流值分別由低至高以二進位加權式遞增，且第m個電流源陣列的最小輸出電流為第m-1個電流源陣列的最大輸出電流的2倍，其中N為M乘以K，M、K及m為大於1的正整數，且1＜m≦M，其中該數位類比轉換器的輸出為該M個電流源陣列透過該N個開關所輸出的該輸出電流的一加總電流值。
如申請專利範圍第1項所述的數位類比轉換器，其中該加權電流產生電路更包括：一參考電流產生單元，分別耦接該M個電流源陣列，其具有M個參考電流源，各所述參考電流源用以產生一參考電流至對應的電流源陣列，其中產生至第m個電流源陣列的該參考電流為產生至第m-1個電流源陣列的該參考電流的2的K次方倍。
如申請專利範圍第2項所述的數位類比轉換器，其中各所述電流源陣列包括：一加權電流鏡陣列，耦接該M個參考電流源之中對應的一參考電流源，並且基於將鏡射比以二進位加權式遞增的方式產生該K個輸出電流。
如申請專利範圍第2項所述的數位類比轉換器，其中各所述參考電流源包括：一N型場效電晶體，其汲極耦接一電源電壓，並由其汲極提供該參考電流；一電阻，其第一端耦接該N型場效電晶體的源極，其第二端耦接一接地電位；以及一運算放大器；其非反相輸入端耦接該N型場效電晶體的源極，其反相輸入端接收一參考電壓，並且耦接至其他參考電流源中的運算放大器的反相輸入端，其中，第m-1個參考電流源所具有的該電阻的大小為第m個參考電流源所具有的該電阻的大小的2的K次方倍。
如申請專利範圍第2項所述的數位類比轉換器，其中各所述電流源陣列具有K個輸出端，各所述開關的第一端耦接所述輸出端之中對應的一輸出端，各所述開關的第二端耦接一輸出節點。
如申請專利範圍第4項所述的數位類比轉換器，其中當該開關控制信號為一第一邏輯準位時，其所控制的該開關斷開，當該開關控制信號為一第二邏輯準位時，其所控制的該開關導通，藉此透過各所述開關輸出對應的該輸出電流至該輸出節點，而由該輸出節點輸出該加總電流值。
如申請專利範圍第5項所述的數位類比轉換器，其中該輸出節點耦接一輸出負載，並透過該輸出負載產生轉換後的一類比信號。
一種數位類比轉換器，適用於對具備N位元數的一數位信號進行數位類比轉換，該數位信號包括L位元數的一第一信號與J位元數的一第二信號，N=L+J，且L為合數，該數位類比轉換器包括：一緩衝電路，接收該第一信號與一時脈信號，並以該時脈信號作為一時間基準，反應於該第一信號而輸出L個第一開關控制信號；一解碼電路，接收該第二信號與該時脈信號，並以該時脈信號作為該時間基準，對該第二信號進行解碼而輸出2的J次方個第二開關控制信號；一電流開關電路，耦接該緩衝電路與該解碼電路，其具有L個第一開關與2的J次方個第二開關，各所述第一開關依據對應的該第一開關控制信號以導通或斷開，各所述第二開關依據對應的該第二開關控制信號以導通或斷開；以及一電流產生電路，耦接該電流開關電路，其具有M個第一電流源陣列與一第二電流源陣列，各所述第一電流源陣列輸出K個輸出電流，各所述第一電流源陣列的每一個輸出電流的電流值分別由低至高以二進位加權式遞增，且第m個第一電流源陣列的最小輸出電流為第m-1個第一電流源陣列的最大輸出電流的2倍，其中L為M乘以K，J、M、K及m為大於1的正整數，且1＜m≦M，該第二電流源陣列輸出2的J次方個輸出電流，該第二電流源陣列的每一個輸出電流的電流值相同且等於第1個第一電流源陣列的最小輸出電流的二分之一倍或是第M個第一電流源陣列的最大輸出電流的兩倍，其中該數位類比轉換器的輸出為該M個第一電流源陣列與該第二電流源陣列透過該L個第一開關與該2的J次方個第二開關的一加總電流值。