TW201826375A - 微細立體結構形成方法及微細立體結構 - Google Patents

微細立體結構形成方法及微細立體結構 Download PDF

Info

Publication number
TW201826375A
TW201826375A TW106106787A TW106106787A TW201826375A TW 201826375 A TW201826375 A TW 201826375A TW 106106787 A TW106106787 A TW 106106787A TW 106106787 A TW106106787 A TW 106106787A TW 201826375 A TW201826375 A TW 201826375A
Authority
TW
Taiwan
Prior art keywords
fine
dimensional structure
less
depth
structure according
Prior art date
Application number
TW106106787A
Other languages
English (en)
Other versions
TWI646598B (zh
Inventor
田中宏幸
来見田淳也
索馬萬 薰普昂
原史朗
Original Assignee
國立研究開發法人產業技術總合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立研究開發法人產業技術總合研究所 filed Critical 國立研究開發法人產業技術總合研究所
Publication of TW201826375A publication Critical patent/TW201826375A/zh
Application granted granted Critical
Publication of TWI646598B publication Critical patent/TWI646598B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明的課題在於廉價、迅速且忠實於設計地形成具有沿著垂直方向受到刻蝕的平滑側面的微細立體結構。作為解決手段，提供一種微細立體結構形成方法，其包括：步驟（1），其於基板上形成藉由無遮罩曝光而描繪出的抗蝕劑圖案；等向性蝕刻步驟（2A），其藉由等向性蝕刻而於所述基板形成凹陷；電漿沈積步驟（2B），其將保護膜堆積於所述凹陷的內壁與所述抗蝕劑圖案；除去步驟（2C），其藉由各向異性蝕刻來除去所述凹陷的底面的保護膜；以及步驟（2），其依序反覆地進行等向性蝕刻步驟（2A）、電漿沈積步驟（2B）及除去步驟（2C），藉此，於所述基板形成微細凹部。

Description

微細立體結構形成方法及微細立體結構
本發明是有關於一種微細立體結構形成方法及微細立體結構。
需要正確地形成微米級的微細立體結構作為半導體的三維封裝、或光波導、微流路、微反應器（microreactor）、奈米壓印用模具等，正研究使用半導體精密加工製程即微影（lithography）與蝕刻（etching）的微細立體結構的形成方法。
對於用以形成微細立體結構的微影，要求進行可獲得膜厚均一的抗蝕劑的解析度高的曝光。若曝光的解析度低，則顯影後所形成的抗蝕劑圖案（resist pattern）的邊界附近會模糊，抗蝕劑變薄，成為所謂的抗蝕劑曳尾的狀態。圖15（a）中表示矽基板W上所形成的曳尾的抗蝕劑401。在蝕刻步驟中，抗蝕劑亦會與矽基板一併稍微受到蝕刻，因此，若將該抗蝕劑作為遮罩來進行蝕刻，則抗蝕劑的下擺部分會隨著蝕刻的進行而逐步消失，對於矽基板的抗蝕劑消失的部分的蝕刻開始（圖15（b）），最終導致矽基板被蝕刻為梯形狀（圖15（c））。因此，對於用以形成微細立體結構的微影而言，需要膜厚均一的抗蝕劑，以使蝕刻沿著垂直方向進行，且要求曝光的解析度高。
通常，於曝光過程中使用遮罩，但遮罩非常昂貴，且遮罩的製造本身會耗費時間。因此，已提出有稱為無遮罩曝光的直接印上電腦圖像資料而不使用遮罩的曝光方法（參照專利文獻1）。圖16中表示無遮罩曝光的曝光點內的光強度的示意圖、與無遮罩曝光後的圖案顯影後的膜厚的示意圖。無遮罩曝光是利用縮小投影透鏡使來自光源的光彙聚而進行曝光，因此，曝光點的中心部的光強度強，周邊部的光強度弱。因此，無遮罩曝光導致顯影後所形成的抗蝕劑曳尾。無遮罩曝光無法進行解析度高的曝光，且難以沿著垂直方向進行蝕刻，因此，認為不適合於形成微細立體結構。再者，無遮罩曝光主要用於圖案寬度寬至100 μm左右且不要求高解析度的印刷基板，幾乎不用於形成微細圖案。
而且，為了藉由蝕刻來形成微細立體結構，需要忠實於顯影後的抗蝕劑圖案而沿著垂直方向平滑地進行蝕刻。 如上所述，即使進行解析度高的曝光，且將膜厚均一的抗蝕劑作為遮罩來進行蝕刻，抗蝕劑亦會一點一點地受到側面蝕刻（side etching）。若對蝕刻花費時間進行深刻蝕，則隨著蝕刻的進行，抗蝕劑寬度會因側面蝕刻而變窄，因此，基板向稍微傾斜的方向受到蝕刻，無法沿著垂直方向正確地進行蝕刻。
此處，作為深刻蝕技術，在專利文獻2中提出了稱為博世製程（BOSCH process）的蝕刻方法，所述深刻蝕技術用以製造微機電系統（Micro Electro Mechanical Systems，MEMS）等具有解析度大至10 μm左右的立體結構的裝置。 圖17（a）〜圖17（d）中表示博世製程的步驟圖。博世製程是反覆地進行以如下3個步驟為一個週期的製程的方法，所述3個步驟是指對表面具有抗蝕劑401的矽基板W進行等向性蝕刻的步驟（圖17（a））、使保護膜403堆積於藉由蝕刻而形成的凹陷402的側面與底面的步驟（圖17（b））、藉由各向異性蝕刻來除去凹陷的底面的保護膜的步驟（圖17（c））。對於博世製程而言，在等向性蝕刻時，受到保護膜保護的凹陷的側面不會受到蝕刻，以保護膜已被除去的凹陷的底面為起點而進行等向性蝕刻。藉由反覆地對凹陷的底面進行等向性蝕刻，蝕刻僅沿著縱方向進行，從而能夠沿著垂直方向形成具有100 μm以上的深度的孔（圖17（d））。
然而，對於博世製程而言，在等向性蝕刻步驟中，蝕刻在全部的方向上以一致的速度進行，因此，基板被刨削為球形。因此，導致在孔的側面形成被稱為扇形畸度狀構造（Scallop：扇貝花紋）404的與蝕刻的反覆週期同步的凹凸，從而無法製造側面平滑的孔。若縮短博世製程的一個週期所耗費的時間（以下亦稱為週期時間），則能夠減小扇形畸度狀構造，但蝕刻氣體與保護膜形成氣體的排氣時間分別最少需要4秒左右，因此，週期時間達到8秒以上。若在一種氣體完全排出之前，導入另一種氣體，則能夠縮短週期時間，但未在孔的側面形成足夠的保護膜，導致側面因等向性蝕刻步驟而受到蝕刻，從而無法沿著垂直方向形成孔。
即，對於充分地更換氣體的正常的博世製程而言，無法使週期時間短於8秒，在亦包含排氣的4秒的蝕刻期間中，會形成扇形畸度狀構造，因此，必然會產生扇形畸度狀構造。而且，在藉由博世製程來形成孔時，為了縮短加工時間，需要使形成孔所需的週期數減少，且以大幅度地進行蝕刻的方式來設定等向性蝕刻。因此，通常的博世製程會形成如下孔，該孔的形成於側面的扇形畸度狀構造深度為500 nm以上。
為了使用博世製程來獲得側面平滑的孔，如專利文獻3所述，需要使扇形畸度狀構造平坦化的乾式蝕刻（dry etching）等平坦化處理。平坦化處理中亦利用了氧化膜形成、中性粒子束蝕刻等，但任一種方法均會導致孔的大小發生變化。進而，對於通常的博世製程而言，遮罩底切部（mask undercut）大至500 nm以上。即，對於博世製程的蝕刻而言，由於遮罩底切部大，且孔的大小會因平坦化處理而發生變化，因此，難以形成設計出的所期望的大小的孔。
如上所述，通常的蝕刻無法沿著垂直方向進行深刻蝕，會導致成為側面傾斜的梯形狀。而且，博世製程雖能夠沿著垂直方向進行深刻蝕，但會形成扇形畸度狀構造，因此，無法獲得平滑的側面，而且難以形成忠實於設計的大小的孔。 即，非常難以藉由蝕刻，忠實於設計地形成具有沿著垂直方向受到刻蝕的平滑側面的微細立體結構。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2005-123234號公報 [專利文獻2]國際專利公開第94/14187號 [專利文獻3]日本專利特開2007-311584號公報
[發明所欲解決之課題] 本發明的課題在於廉價、迅速且忠實於設計地形成具有沿著垂直方向受到刻蝕的平滑側面的微細立體結構。 [解決課題之手段]
1.一種微細立體結構形成方法，其特徵在於包括： 步驟（1），其於基板上形成藉由無遮罩曝光而描繪出的抗蝕劑圖案； 等向性蝕刻步驟（2A），其藉由等向性蝕刻而於所述基板形成凹陷； 電漿沈積步驟（2B），其將保護膜堆積於所述凹陷的內壁與所述抗蝕劑圖案； 除去步驟（2C），其藉由各向異性蝕刻來除去所述凹陷的底面的保護膜；以及 步驟（2），其依序反覆地進行等向性蝕刻步驟（2A）、電漿沈積步驟（2B）及除去步驟（2C），藉此，於所述基板形成微細凹部。 2.如1.所述的微細立體結構形成方法，其中所述無遮罩曝光為多重曝光。 3.如1.或2.所述的微細立體結構形成方法，其中當將所述微細凹部的10%深度位置、50%深度位置、90%深度位置的寬度分別設為W10、W50、W90時，W10、W50、W90的變動係數（W10～W90）為5%以下。 4.如1.至3.中任一項所述的微細立體結構形成方法，其中所述微細凹部側面的扇形畸度狀構造的週期P為100 nm以下。 5.如1.至4.中任一項所述的微細立體結構形成方法，其中所述微細凹部側面的扇形畸度狀構造的深度D為30 nm以下。 6.如1.至5.中任一項所述所述的微細立體結構形成方法，其中所述基板的直徑為0.5英吋。 7.如1.至6.中任一項所述的微細立體結構形成方法，其中週期時間為0.5秒以上且為6秒以下。 8.如6.或7.所述的微細立體結構，其中所述變動係數（W10～W90）為3.5%以下。 9.如6.至8.中任一項所述的微細立體結構，其中所述扇形畸度狀構造的深度D為12 nm以下。 10.一種微細立體結構，其特徵在於：於基板上具有深度為20 μm以下、寬度為3 μm以上的微細凹部， 當將所述微細凹部的10%深度位置、50%深度位置、90%深度位置的寬度分別設為W10、W50、W90時，W10、W50、W90的變動係數（W10～W90）為5%以下。 11.如10.所述的微細立體結構，其中所述微細凹部側面的扇形畸度狀構造的週期P為100 nm以下。 12.如10.或11.所述的微細立體結構，其中所述扇形畸度狀構造的深度D為30 nm以下。 13.如10.至12.中任一項所述的微細立體結構，其中包括： 微細凸部，其鄰接於所述微細凹部；以及 抗蝕劑，其覆蓋所述微細凸部的頂部， 所述抗蝕劑的端部的膜厚較中央部的膜厚更薄。 14.如13.所述的微細立體結構，其中所述微細凸部上端部的遮罩底切部的寬度為30 nm以下。 15.如10.至14.中任一項所述的微細立體結構，其中所述基板的直徑為0.5英吋。 16.如15.所述的微細立體結構，其中所述變動係數（W10～W90）為3.5%以下。 17.如15.或16.所述的微細立體結構，其中所述扇形畸度狀構造的深度D為12 nm以下。 [發明的效果]
本發明的微細立體結構形成方法利用無遮罩曝光來描繪抗蝕劑圖案，因此，無需昂貴的遮罩。無遮罩曝光能夠使用電腦來容易地進行描繪，因此，根據本發明的微細立體結構形成方法，能夠小批次地製造微細立體結構，適合於多品種少量生產、或訂單（order made）生產、按需（on demand）生產。而且，藉由進行多重曝光，能夠在水平方向上描繪平滑的圖案。
本發明的微細立體結構形成方法藉由所謂的博世製程來進行蝕刻。博世製程與通常的蝕刻相比較，抗蝕劑約10倍地難以受到蝕刻。藉由無遮罩曝光而描繪的抗蝕劑圖案的邊界附近的厚度較圖案中央部的厚度更薄，但藉由使用博世製程，無遮罩曝光後的抗蝕劑的初始形狀在蝕刻步驟中，包含曳尾部分在內，幾乎不會發生變化。因此，即使抗蝕劑的膜厚不均一，亦能夠沿著描繪出的抗蝕劑圖案，沿著垂直方向進行蝕刻，從而能夠形成深度方向上的寬度幾乎不發生變化的微細凹部。而且，藉由細緻地反覆進行博世製程中的等向性蝕刻，能夠形成扇形畸度狀構造的深度小且具有平滑側面的微細凹部。
本發明的微細立體結構形成方法能夠不進行追加的平坦化步驟而形成具有平滑側面的微細凹部。而且，實際獲得的微細凹部的寬度與設計尺寸之間的誤差非常小，能夠形成大致忠實於利用無遮罩曝光所描繪出的圖案的微細立體結構。
使用半英吋尺寸的矽基板，使產生電漿的腔室的容量減小，且使用對於腔室容量具有充分的排氣能力的排氣裝置，藉此，能夠高速地更換博世製程中的處理氣體。因此，能夠在以往未能夠實現的6秒以下的週期時間內充分地更換處理氣體，且反覆地進行博世製程。藉由進行週期時間為6秒以下的博世製程，能夠形成具有更垂直且更平滑的側面的微細凹部。而且，由於週期時間短，故而即使將博世製程反覆地進行數百週期，微細立體結構的加工時間亦短，且生產性優異。
本發明的微細立體結構與以往已知的具備深度為20 μm以下的微細凹部的微細立體結構相比較，側面的垂直性、平滑性優異。相對於光的波長，側面的凹凸小，且各面的垂直性亦優異，因此，光反射時的衰減少，能夠適當地用作光波導。與設計尺寸之間的誤差小，能夠形成所期望的形狀，因此，亦能夠適當地用作繞射光柵或全像圖（hologram）。 而且，由於能夠使液體順暢地流動，故而亦適合作為微流路或微反應器。進而，側面的扇形畸度狀構造的深度小的本發明的微細立體結構在對結構進行轉印且剝離時，鉤掛的情況少，因此，適合作為奈米壓印用模具。
本發明是將用於產業應用上完全不同的用途的技術加以組合而成的微細立體結構的形成方法，所述技術是指主要用於印刷基板的圖案化（patterning）的解析度差的無遮罩曝光、與製造MEMS時的蝕刻中所使用的導致側面形成扇形畸度狀構造的博世製程。
以下，按照步驟來對本發明進行說明。 （1）無遮罩曝光 首先，在矽基板上形成藉由無遮罩曝光而描繪出的抗蝕劑圖案。較佳為無遮罩曝光的解析度小，該無遮罩曝光的解析度較佳為0.5 μm以下，更佳為0.25 μm以下。抗蝕劑圖案的寬度例如能夠設為0.25 μm以上且為10 μm以下。抗蝕劑圖案的形狀並無特別限制，例如能夠描繪點、線、面中的任一者、或這些的組合。再者，基板不僅能夠使用矽，而且亦能夠使用鍺、砷化鎵、砷磷化鎵、碳化矽、氮化鎵、藍寶石、鑽石等。
無遮罩曝光能夠使用如下方法，該方法使用縱橫地排列有數百塊～數千塊的約10 μm見方的微鏡（micromirror）的數位微鏡裝置（Digital Micromirror Device：以下稱為DMD），根據圖案資料（pattern data）對來自光源的光進行反射。圖1中表示無遮罩曝光的一例即數位光處理曝光（Digital Light Processing，DLP）的示意圖。 DLP曝光為如下方法，即，利用DMD202對來自光源201的光進行反射，使DMD所反射的光經由縮小投影透鏡203，在矽基板W上曝光。DLP曝光是將縮小投影透鏡所彙聚的光照射至光阻膜而形成微細圖案，因此，光的照射範圍狹窄，需要進行使照射範圍移動的掃描。而且，投影至矽基板上的曝光點的形狀為大致正方形。因此，能夠沿著與掃描方向平行的方向描繪平滑的圖案，但僅能夠沿著與掃描方向傾斜的方向描繪具有鋸齒狀階差的圖案。
藉由進行多重曝光，能夠減少與矽基板表面平行的面內的鋸齒狀階差。例如，在曝光點為0.5 μm見方的情況下，將畫素一分為五而進行曝光，藉此，能夠將階差設為0.1 μm。若光的解析度為0.3 μm（例如i射線為0.365 μm），則光的波長以下即0.1 μm單位的階差微弱而被描繪，因此，階差消失而成為平滑的圖案。
此處，如上所述，DLP曝光是照射由縮小投影透鏡所彙聚的光。因此，曝光點的中心部的光強度強，周邊部的光強度弱，光強度並不一致。而且，若進行多重曝光，則圖案中央部的光照射次數為多次，相對於此，圖案邊界部的光照射次數僅為一次。圖2中表示移動無遮罩曝光的曝光點而進行4次多重曝光時的光強度的示意圖。再者，在圖2中，為了簡略化，將一個曝光點內的光強度表示為同一光強度。因此，若進行多重曝光，則會導致圖案的中心部與邊界部的光強度之差變得更大。即，利用無遮罩曝光所描繪出的抗蝕劑圖案與有無多重曝光無關而成為如下狀態，即，圖案中央部厚，圖案邊界部薄且曳尾。
DLP曝光是一面進行掃描，一面進行曝光，因此，與遮罩曝光相比較，對矽基板的整個面進行曝光會更耗費時間，例如對直徑為300 mm的晶圓進行DLP曝光時，需要約100小時的時間。進而，若進行縱、橫分別一分為五的多重曝光，則需要2500小時（100×5×5）的時間。 藉由減小晶圓的尺寸，能夠解決DLP曝光的缺點即一塊晶圓的曝光會耗費大量時間的問題。例如，藉由使用半英吋尺寸（直徑：12.5 mm）的晶圓，能夠使晶圓面積成為直徑300 mm的晶圓的約1700分之一。因此，能夠使需要2500小時的一分為五的多重曝光在1000分之一以下的2小時以內完成。進而，藉由實現DMD及掃描的機械機制的高速化，能夠以40分鐘左右進行一分為五的多重曝光。
（2）博世製程 其次，藉由反覆地進行等向性蝕刻步驟（2A）、電漿沈積步驟（2B）及除去步驟（2C）的所謂的博世製程，於矽基板形成微細凹部，所述等向性蝕刻步驟（2A）藉由等向性蝕刻而於矽基板形成凹陷，所述電漿沈積步驟（2B）將保護膜堆積於凹陷的內壁與抗蝕劑圖案層，所述除去步驟（2C）藉由各向異性蝕刻來除去凹陷的底面的保護膜（以下，亦將等向性蝕刻步驟（2A）與除去步驟（2C）一併稱為蝕刻步驟）。
圖3中表示進行博世製程的電漿蝕刻裝置的構成例。電漿蝕刻裝置300包括：圓筒狀的腔室301，其產生電漿且進行電漿處理；氣體供給機構302，其將處理氣體供給至腔室；線圈303，其配設於腔室的外方；線圈電力供給機構304，其將高頻電力供給至線圈；基台305，其用以載置矽基板W；基台電力供給機構306，其將高頻電力供給至基台；以及排氣裝置307，其將腔室內的氣體排出。
使用SF6 、CF4 、C3 F8 、SiF4 、NF3 等蝕刻氣體、與C4 F8 、C5 F8 等保護膜形成氣體作為處理氣體。利用基台電力供給機構306來對供給至基台305的偏壓電力的導通（On）/斷開（Off）進行切換，藉此，能夠對各向異性蝕刻即除去步驟（2C）與等向性蝕刻步驟（2A）進行切換。
本發明的微細立體結構形成方法在電漿沈積步驟（2B）中，不僅將保護膜堆積於凹陷的內壁，而且亦將保護膜堆積於抗蝕劑圖案上。由於保護膜堆積於抗蝕劑圖案上，故而與通常的蝕刻相比較，抗蝕劑非常難以受到蝕刻。即使抗蝕劑的耐蝕刻性為抗蝕劑：蝕刻對象材料＝1：10左右的比率，由於保護膜堆積於抗蝕劑圖案上，故而所述比率會提高至1：100左右。
保護膜在蝕刻步驟中會稍微受到蝕刻，但由於在電漿沈積步驟（2B）中堆積保護膜，故而所述保護膜會受到修補。本發明的微細立體結構形成方法藉由無遮罩曝光來形成膜厚不均一的抗蝕劑圖案，但抗蝕劑圖案在博世製程的整個步驟中受到保護膜保護，因此，包含曳尾部分而維持抗蝕劑初始形狀，膜厚薄的部分亦不會消失。能夠維持描繪出的抗蝕劑圖案而進行蝕刻，因此，能夠在水平方向面內形成忠實地反應了抗蝕劑圖案的微細凹部。
圖4中表示利用本發明的微細立體結構形成方法所形成的微細凹部的深度方向剖面的示意圖。水平方向面內的微細凹部的形狀並無特別限制，亦能夠將除了圓孔、方孔、直線狀、曲線狀的凹條等、或圓柱、四稜柱、凸條等凸部之外的水平方向面內的大致整個面設為微細凹部。 微細凹部110形成於矽基板W，且包括開口部111、底面112及側面113，於側面113形成有具有週期P、深度D的扇形畸度狀構造114。微細凹部的開口部的高度位置與加工前的矽基板表面相等。而且，矽基板的表面具有抗蝕劑圖案120，該抗蝕劑圖案為藉由無遮罩曝光而描繪出的抗蝕劑圖案，因此，膜厚不均一，中央部厚且邊界部薄。再者，在圖4中，較現實更誇張地表現了扇形畸度狀構造114。
在博世製程中，若微細凹部的寬度變窄，或微細凹部變深，則存在如下傾向，即，處理氣體難以侵入至微細凹部的內部，蝕刻速率減小。藉由將微細凹部的寬度設為3 μm以上，且將深度設為20 μm以下，能夠抑制蝕刻速率的減小。微細凹部的寬度較佳為3 μm以上，更佳為4 μm以上，進而較佳為5 μm以上。同樣地，微細凹部的深度較佳為20 μm以下，更佳為15 μm以下，進而較佳為12 μm以下。
藉由抑制博世製程中的蝕刻速率的減小，能夠沿著垂直方向對微細凹部進行刻蝕。具體而言，當將微細凹部的10%深度位置、50%深度位置、90%深度位置的寬度分別設為W10、W50、W90時，能夠將W10、W50、W90的標準偏差除以平均值所得的變動係數（W10～W90）設為5%以下。藉由將變動係數設為5%以下，例如在作為光波導時，相對向的反射面彼此的平行性優異，能夠一面反覆地在界面上進行全反射，一面進行長距離傳輸。變動係數（W10～W90）較佳為3.5%以下，更佳為3%以下，進而較佳為2.7%以下，最佳為2%以下。此處，微細凹部的寬度將連接如下部分的線作為基準，所述部分是在水平方向上，扇形畸度狀構造受到最大刻蝕的部分。再者，在水平方向面內的微細凹部的形狀並非為直線狀的情況下，作為微細凹部的寬度，將深度方向剖面中的微細凹部的第一側面、與離開第一側面8 μm以上的最近的第二側面在10%深度位置、50%深度位置、90%深度位置的距離分別設為W10、W50、W90。
進而，使一次的等向性蝕刻步驟（2A）中所形成的凹陷的深度變淺，藉此，能夠降低形成於微細凹部側面的扇形畸度狀構造的深度D。一次的等向性蝕刻步驟（2A）所形成的凹陷的深度會因高頻電力的頻率或電力、處理氣體的壓力或流量等各種條件而發生變化，但容易根據蝕刻步驟的時間，尤其根據不對基台施加偏壓電力的等向性蝕刻步驟（2A）的時間來進行調整。藉由反覆地形成淺凹陷，能夠形成扇形畸度狀構造的深度D淺且具有平滑側面的微細凹部。再者，一次的等向性蝕刻步驟（2A）中所形成的凹陷的深度相當於扇形畸度狀構造的週期P。
一次的等向性蝕刻步驟（2A）中所形成的凹陷的深度即扇形畸度狀構造的週期P較佳為100 nm以下，更佳為60 nm以下，進而較佳為40 nm以下，最佳為20 nm以下。為了獲得更平滑的側面，較佳為扇形畸度狀構造的週期P小，但形成微細凹部所耗費的時間變長，因此，扇形畸度狀構造的週期P較佳為1 nm以上，更佳為3 nm以上，進而較佳為5 nm以上。
扇形畸度狀構造的深度D較佳為30 nm以下，更佳為20 nm以下，進而較佳為12 nm以下，最佳為5 nm以下。再者，若將扇形畸度狀構造的週期P設為40 nm以下，則亦存在如下情況，即，在反覆地進行博世製程的期間，扇形畸度狀構造的突出部平坦化，無法在電子顯微鏡圖像中看到凹凸，事實上，扇形畸度狀構造消失。 而且，藉由減小扇形畸度狀構造深度D，能夠使微細凹部的側面上端部與抗蝕劑的端部之間的距離即遮罩底切部的寬度成為與扇形畸度狀構造的深度D同等的大小。
進而，使用圖5來詳細地對本發明的微細凹部的形狀進行說明。再者，為了進行說明，圖5誇張地表現了側面形狀。將微細凹部的側面上端設為H0，將微細凹部的深度設為h0，將側面的中間高度地點設為H1，將H1的高度設為h1（＝h0/2），將通過H0及H1的直線l與底面之間的交點設為O，將通過O的垂線與側面之間的交點設為H2，將H2的高度設為h2，將微細凹部側面中的高度為h3（＝h2/e，其中，e為自然對數的底）的地點設為H3。而且，將直線l與底面所成的角設為錐角θ，將與底面平行的方向上的H2與H3之間的距離設為曳尾長度L。再者，H1、H2、H3位於連接如下部分的線上，所述部分是在水平方向上，扇形畸度狀構造受到最大刻蝕的部分。
根據本發明的微細立體結構形成方法，能夠形成錐角θ為85度以上且為89.99度以下的微細凹部。進而，藉由將一次的等向性蝕刻步驟（2A）中所形成的凹陷的深度設為100 nm以下，能夠形成曳尾長度L為2 μm以下的微細凹部。即，根據本發明的微細凹部形成方法，能夠形成如下的微細凹部，所述微細凹部沿著垂直方向受到刻蝕，且側面從底部陡峭地豎立。此處，若將微細凹部的95%深度位置的寬度設為W95，則利用本發明的微細凹部形成方法所獲得的微細凹部沿著垂直方向受到刻蝕，且底部的曳尾長度短，因此，W10、W50、W90、W95的不均小，W10、W50、W90、W95的變動係數（W10～W95）小於W10、W50、W90的變動係數（W10～W90）。變動係數（W10～W95）較佳為3.5%以下，更佳為3.2%以下，進而較佳為2.5%以下，最佳為1.8%以下。 再者，使用附帶或市售的圖像分析軟體來對掃描型電子顯微鏡（Scanning Electron Microscope，SEM）、透射電子顯微鏡（Transmission Electron Microscope，TEM）、掃描透射電子顯微鏡（Scanning Transmission Electron Microscope，STEM）等電子顯微鏡的圖像進行分析，藉此，能夠求出所述各值。然而，如上所述，亦存在如下情況，即，無法確認扇形畸度狀構造，從而無法求出扇形畸度狀構造的週期P與深度D。在該情況下，能夠根據所形成的微細凹部的深度與博世製程的週期數來計算出扇形畸度狀構造的週期P。而且，存在如下情況，即，代替電子顯微鏡而利用原子力顯微鏡（Atomic Force Microscope，AFM）來進行觀察，藉此，能夠測定扇形畸度狀構造的週期P與深度D。
此處，藉由使用半英吋尺寸（直徑：12.5 mm）的晶圓，能夠將腔室的容積減小至500 mL以下。將腔室的容積（V）設為500 mL以下，且使用具有每秒腔室容積的100倍以上的排氣能力（100V/秒以上）的排氣裝置，藉此，能夠高速地更換處理氣體，從而能夠縮短週期時間。排氣裝置的排氣能力較佳為每秒腔室容積的150倍以上，更佳為200倍以上。 高速地更換處理氣體，以短時間對蝕刻步驟與沈積步驟（2B）進行切換，更加一點一點地進行刻蝕，藉此，能夠形成具有更平滑的側面的微細凹部。具體而言，以使扇形畸度狀構造的週期P為40 nm以下的方式進行刻蝕，藉此，能夠將扇形畸度狀構造的深度D設為12 nm以下，將變動係數（W10～W90）設為3.3%以下，將變動係數（W10～W95）設為3.1%以下，將錐角設為88.6度以上，將曳尾長度設為0.8 μm以下。
蝕刻步驟的時間較佳為3.5秒以下，更佳為2秒以下，進而較佳為1秒以下。只要在90：10以上且10：90以下的範圍內，適當地對蝕刻步驟中的等向性蝕刻步驟（2A）的時間與除去步驟（2C）的時間的比例進行調整即可。而且，等向性蝕刻步驟（2A）的時間與除去步驟（2C）的時間的比例可在博世製程中固定，亦可發生變化。而且，電漿沈積步驟（2B）的時間較佳為3.5秒以下，更佳為2秒以下，進而較佳為1秒以下。進而，等向性蝕刻步驟（2A）、電漿沈積步驟（2B）及除去步驟（2C）所需的時間即週期時間較佳為6秒以下，更佳為4秒以下，進而較佳為2秒以下。若未充分地更換氣體，則會導致處理氣體混合，因此，週期時間較佳為0.5秒以上。
例如使用半英吋尺寸的晶圓，高速地更換處理氣體，將週期時間設為2秒，藉此，能夠僅以10分鐘（600秒），進行300週期的博世製程。此時，藉由將一次的等向性蝕刻步驟（2A）中所形成的凹陷的深度調整為33.3 nm，能夠以10分鐘形成具有10 μm的深度且扇形畸度狀構造的深度D為12 nm以下的微細凹部。
本發明的微細立體結構方法中的博世製程的週期數並無特別限制。然而，為了形成扇形畸度狀構造的深度D小且具有平滑側面的微細凹部，較佳為利用200週期以上的博世製程來形成具有所期望的深度的微細凹部。週期數更佳為300週期以上，進而較佳為500週期以上，最佳為1000週期以上。其中，一次的等向性蝕刻步驟（2A）中所形成的凹陷的深度設為100 nm以下。
此處，藉由使用半英吋尺寸（直徑：12.5 mm）的晶圓，能夠將產生電漿的部分的腔室的內徑設為20 mm以上且為60 mm以下。藉由使產生電漿的空間減小，能夠實現產生電漿所需的機器的小型化、省電力化，例如能夠使輸出低於50 W，根據日本無線電法，設置50 W的設備需要許可。
產生電漿的空間的靠近腔室內壁的所謂的表皮層成為如下區域，該區域在高頻電力供給至線圈時，藉由集膚效應而不會產生電漿。高頻電力的頻率越高，則表皮層的直徑方向的厚度越薄，高頻電力的頻率越低，則表皮層的直徑方向的厚度越厚。因此，若高頻電力的頻率小，則表皮層會變得過厚，從而無法充分地確保產生電漿的區域。然而，藉由將高頻電力的頻率設為40 MHz以上，即使區域狹窄，亦能夠產生電漿。而且，藉由將高頻電力的大小設為2 W以上，能夠穩定地維持所產生的電漿。藉由將高頻電力的頻率設為較一般的13.56 MHz更大的40 MHz以上，即使高頻電力小至2 W，亦能夠提供用以使電漿產生的足夠的能量。進而，若高頻電力減小，則蝕刻速率會減小，因此，一次的等向性蝕刻步驟（2A）中所形成的槽的深度變淺，適合於形成具有平滑側面的微細凹部。
如上所述，根據使用無遮罩曝光與博世製程的本發明的微細立體結構形成方法，能夠形成如下微細立體結構，該微細立體結構具有垂直且平滑的側面，且忠實於描繪出的抗蝕劑圖案。再者，根據需要，本發明的微細立體結構形成方法能夠進行氧化膜、氮化膜、金屬鍍敷層等保護層的形成步驟、切割步驟等追加步驟。
「微細立體結構」 圖6中表示本發明的微細立體結構的一實施形態的深度方向剖面的示意圖。作為一實施形態的微細立體結構100具有形成於矽基板W上且包含將矽除去而成的部分的微細凹部110，於微細凹部的側面形成有週期P為100 nm以下、深度D為30 nm以下的扇形畸度狀構造（未圖示）。 在本發明的微細立體結構中，微細凹部是藉由沿著垂直方向對矽基板進行蝕刻而形成。矽基板未受到蝕刻而殘存的部分構成微細凸部130。因此，微細凹部與微細凸部鄰接，微細凸部與矽基板包含連續的同一素材而不具有界面。微細立體結構的形狀並無特別限制，可列舉圓柱、四稜柱、圓孔、方孔、直線狀或曲線狀的凸條、凹條等中的任一者、或這些的組合。
微細凹部的深度為20 μm以下，寬度為3 μm以上。微細凹部的深度，即微細凸部的高度更佳為15 μm以下，進而較佳為12 μm以下。微細凹部的深度（微細凸部的高度）較佳為500 nm以上，更佳為1 μm以上，進而較佳為2 μm以上。而且，微細凹部的寬度較佳為4 μm以上，更佳為5 μm以上。 微細凹部大致垂直地受到刻蝕，微細凸部相對於矽基板而大致垂直地直立。具體而言，當將微細凹部的10%深度位置、50%深度位置、90%深度位置的寬度分別設為W10、W50、W90時，變動係數（W10～W90）為5%以下。變動係數（W10～W90）較佳為3.5%以下，更佳為3%以下，進而較佳為2.7%以下，最佳為2%以下。而且，當將95%深度位置的寬度設為W95時，W10、W50、W90、W95的變動係數（W10～W95）較佳為3.5%以下，更佳為3.2%以下，進而較佳為2.5%以下，最佳為1.8%以下。
微細凹部側面的扇形畸度狀構造的週期P為100 nm以下，較佳為60 nm以下，更佳為40 nm以下，進而較佳為30 nm以下，最佳為20 nm以下。而且，扇形畸度狀構造的深度D為30 nm以下，較佳為20 nm以下，更佳為15 nm以下，進而較佳為12 nm以下，最佳為5 nm以下。 進而，微細凹部的錐角θ較佳為86度以上，更佳為88度以上，進而較佳為89度以上，最佳為89.5度以上。曳尾長度L較佳為2 μm以下，更佳為1.5 μm以下，進而較佳為1 μm以下，最佳為0.6 μm以下。 再者，使用附帶或市售的圖像分析軟體來對SEM、TEM、STEM等電子顯微鏡的圖像進行分析，藉此，能夠求出所述各值。然而，亦存在如下情況，即，無法從電子顯微鏡圖像中確認扇形畸度狀構造，從而無法求出扇形畸度狀構造的週期P與深度D。在該情況下，能夠根據所形成的微細凹部的深度與博世製程的週期數來計算出扇形畸度狀構造的週期P。而且，存在如下情況，即，代替電子顯微鏡而利用原子力顯微鏡（AFM）來進行觀察，藉此，能夠測定扇形畸度狀構造的週期P與深度D。
使用半英吋尺寸（直徑：12.5 mm）的晶圓作為矽基板，藉此，能夠將形成微細凹部時的博世製程的週期時間設為6秒以下。藉由縮短週期時間，能夠更加一點一點地進行刻蝕，因此，扇形畸度狀構造的深度D進一步減小，能夠使側面更平滑。能夠將扇形畸度狀構造的週期P設為40 nm以下，將深度D設為12 nm以下。而且，能夠將變動係數（W10～W90）設為3.4%以下，將變動係數（W10～W95）設為3.1%以下，將錐角設為88.6度以上，將曳尾長度設為0.8 μm以下。
再者，本發明的微細立體結構並不限定於所述一實施形態。例如，微細凸部的頂部亦可由經無遮罩曝光後的抗蝕劑覆蓋。此時，抗蝕劑的中央部的膜厚較邊界部的膜厚更厚，遮罩底切部的寬度為30 nm以下。而且，藉由將本發明的微細立體結構形成方法進行多次，亦能夠形成具有深度不同的微細凹部、高度不同的微細凸部的微細立體結構。
本發明的微細立體結構與以往的微細立體結構相比較，側面平滑，各面的垂直性優異，且忠實於描繪出的抗蝕劑圖案。本發明的微細立體結構的用途並無特別限制。例如，扇形畸度狀構造的週期P與深度D充分地小於光的波長，且微細立體結構的垂直性優異，光在界面上反射時的衰減小，因此，能夠適當地用作光波導。而且，能夠忠實於抗蝕劑圖案地形成所期望的形狀，因此，適合作為繞射光柵、全像圖等光學元件。進而，側面平滑，液體流動時的阻力少，因此，亦能夠用作微流路、微反應器。此時，側面的凹凸少，不易鉤掛固形物，因此，尤其適合於使細胞或微生物等流動的用途。此外，亦能夠用作壓印用模具、MEMS、奈米機電系統（Nano Electro Mechanical Systems，NEMS）等。 實施例
實驗1 以使乾燥後的膜厚成為1 μm的方式，將負型光阻旋塗於半英吋尺寸的矽晶圓，使所述負型光阻乾燥。 利用DLP曝光裝置進行一次曝光之後，進行顯影而描繪出抗蝕劑圖案。曝光點的形狀為0.5 μm見方。 使用腔室容量為500 ml、排氣速度80 L/秒的電漿蝕刻裝置，在下述條件下，進行300週期的週期時間為2秒的博世製程，該週期時間為2秒的博世製程中的蝕刻步驟與電漿沈積步驟（2B）各為1秒。蝕刻步驟中的等向性蝕刻步驟（2A）為0.6秒，除去步驟（2C）為0.4秒，博世製程的合計時間為600秒（＝2秒×300週期）。 壓力：10 Pa 高頻電力的頻率：100 Hz 高頻電力的大小：25 W 偏壓電力：2 W 蝕刻：SF6 、8 ml/min 電漿沈積：C4 F8 、8 ml/min 然後，使用灰化裝置除去抗蝕劑圖案，形成微細立體結構。
利用掃描型電子顯微鏡來對描繪出的抗蝕劑圖案與製成的微細立體結構進行觀察。在圖7、圖8中分別表示線與空間為4 μm的抗蝕劑圖案的剖面圖像與俯視圖像。而且，在圖9～圖11中分別表示微細立體結構的俯視圖像、線與空間為4 μm的部分的剖面圖像、線與空間為2 μm的部分的剖面圖像。
抗蝕劑圖案因無遮罩曝光的光照射的不均一性而曳尾。而且，抗蝕劑圖案相對於與掃描方向傾斜的方向具有鋸齒狀階差，將該抗蝕劑圖案作為遮罩進行蝕刻之後，形成了直接反映鋸齒狀階差的微細立體結構。
在線與空間為4 μm的部分，形成了深度為12.0 μm的微細凹部。即使將剖面圖像放大50萬倍，亦未能夠確認扇形畸度狀構造。因此，形成於側面的扇形畸度狀構造的深度D為12 nm以下。而且，根據微細凹部的深度與週期數而計算出的扇形畸度狀構造的週期P為40.0 nm。 微細凹部的W10、W50、W90分別為5.00 μm、4.77 μm、4.69 μm，變動係數（W10～W90）為3.34%。而且，W95為4.69 μm，變動係數（W10～W95）為3.06%。錐角為88.6度，曳尾長度為0.59 μm。將各測定值表示於表1。 對於線與空間為4 μm的部分，能夠大致沿著垂直方向進行蝕刻，該部分從底部陡峭地豎立。而且，無法確認扇形畸度狀構造，側面平滑。
在線與空間為2 μm的部分，形成了深度為11.0 μm的微細凹部。即使將剖面圖像放大50萬倍，亦未能夠確認扇形畸度狀構造。因此，形成於側面的扇形畸度狀構造的深度D為12 nm以下。而且，計算出的扇形畸度狀構造週期P為36.7 nm。 微細凹部的W10、W50、W90分別為3.09 μm、2.85 μm、2.61 μm，變動係數（W10～W90）為8.06%。而且，W95為2.61 μm，變動係數（W10～W95）為8.24%。錐角為88.5度，曳尾長度為0.40 μm。將各測定值表示於表1。 對於線與空間為2 μm的部分，空間的寬度狹窄，處理氣體難以侵入至內部，因此，蝕刻速率會緩慢地下降。因此，相較於線與空間為4 μm的部分，變動係數（W10～W90）增大。線與空間為4 μm與2 μm的部分的錐角的大小幾乎未改變。原因在於：線與空間為4 μm與2 μm的部分的W10與W50之差（W10－W50）大致相同，分別為0.23 μm、0.24 μm。然而，線與空間為4 μm與2 μm的部分的W50與W90之差（W50－W90）大不相同，該差為0.08 μm、0.24 μm，在線與空間為2 μm的情況下，蝕刻速率隨著微細凹部變深而持續地遞減。
實驗2 利用DLP曝光裝置進行多重曝光（縱、橫地分別一分為五）而描繪出抗蝕劑圖案，除此以外，與實驗1同樣地形成微細立體結構。一面使0.5 μm見方的曝光點縱、橫地分別各移動0.1 μm，一面進行多重曝光。再者，多重曝光的總曝光能量累計量與實施例1的曝光能量相等。
利用掃描型電子顯微鏡來對描繪出的抗蝕劑圖案與製成的微細立體結構進行觀察。在圖12中表示線與空間為4 μm的抗蝕劑圖案的剖面圖像。而且，在圖13、圖14中分別表示微細立體結構的俯視圖像及線與空間為4 μm的部分的剖面圖像。
對無遮罩曝光進行多重曝光之後，抗蝕劑圖案曳尾。 而且，抗蝕劑圖案的鋸齒狀階差因多重曝光而減少，因此，與實驗1的微細立體結構相比較，形成了水平方向面內非常平滑的微細立體結構。
在線與空間為4 μm的部分，形成了深度為10.2 μm的微細凹部。即使將剖面圖像放大50萬倍，亦未能夠確認扇形畸度狀構造。因此，形成於側面的扇形畸度狀構造的深度D為12 nm以下。而且，計算出的扇形畸度狀構造週期P為34.0 nm。 微細凹部的W10、W50、W90分別為4.83 μm、4.64 μm、4.59 μm，變動係數（W10～W90）為2.70%。而且，W95為4.59 μm，變動係數（W10～W95）為2.45%。錐角為89.1度，曳尾長度為0.76 μm。將各測定值表示於表1。 即便使用由無遮罩曝光而描繪出的抗蝕劑圖案，在線與空間為4 μm的部分，亦能夠大致沿著垂直方向進行蝕刻，該部分亦從底部陡峭地豎立。而且，無法確認扇形畸度狀構造，側面平滑。
實驗3 代替博世製程，使蝕刻氣體與保護膜形成氣體同時流動，在下述條件下進行蝕刻，除此以外，與實驗2同樣地形成微細立體結構。蝕刻條件如下所述。 蝕刻時間：600秒 壓力：10 Pa 高頻電力的頻率：100 Hz 高頻電力的大小：25 W 偏壓電力：2 W 蝕刻：SF6 、4 ml/min 電漿沈積：C4 F8 、4 ml/min
利用掃描型電子顯微鏡來對製成的微細立體結構的線與空間為4 μm的部分進行觀察之後，形成了深度為5.12 μm的微細凹部。再者，實驗3未使用博世製程，因此，不會形成扇形畸度狀構造。 微細凹部的W10、W50、W90分別為5.23 μm、5.56 μm、5.23 μm，變動係數（W10～W90）為3.57%。而且，W95為4.26 μm，變動係數（W10～W95）為11.08%。錐角為94.3度，曳尾長度為0.48 μm。將各測定值表示於表1。 在實驗3中，蝕刻與沈積的條件設定不佳，錐角為94.3度，無法沿著垂直方向進行蝕刻，在微細凹部的80%深度位置附近，寬度寬至最大的5.80 μm。
[表1]
100‧‧‧微細立體結構
110‧‧‧微細凹部
111‧‧‧開口部
112‧‧‧底面
113‧‧‧側面
114‧‧‧扇形畸度狀構造
120‧‧‧抗蝕劑圖案
130‧‧‧微細凸部
201‧‧‧光源
202‧‧‧DMD
203‧‧‧縮小投影透鏡
300‧‧‧電漿蝕刻裝置
301‧‧‧腔室
302‧‧‧氣體供給機構
303‧‧‧線圈
304‧‧‧線圈電力供給機構
305‧‧‧基台
306‧‧‧基台電力供給機構
307‧‧‧排氣裝置
401‧‧‧抗蝕劑
402‧‧‧凹陷
403‧‧‧保護膜
404‧‧‧扇形畸度狀構造
D‧‧‧深度
H0‧‧‧微細凹部的側面上端
h0‧‧‧微細凹部的深度
H1‧‧‧側面的中間高度地點
h1‧‧‧高度
H2‧‧‧交點
h2‧‧‧高度
H3‧‧‧地點
h3‧‧‧微細凹部側面的高度
l‧‧‧直線
L‧‧‧曳尾長度
O‧‧‧交點
P‧‧‧週期
W‧‧‧矽基板
W10‧‧‧寬度
W50‧‧‧寬度
W90‧‧‧寬度
θ‧‧‧錐角
圖1是無遮罩曝光即DLP曝光的示意圖。 圖2是移動無遮罩曝光的曝光點而進行4次多重曝光時的光強度的示意圖。 圖3是表示電漿蝕刻裝置的構成例的剖面圖。 圖4是利用本發明的微細立體結構形成方法所形成的微細凹部的深度方向剖面的示意圖。 圖5是對利用本發明的微細立體結構形成方法所形成微細凹部的形狀進行說明的圖。 圖6是本發明的微細立體結構的一實施形態的深度方向剖面的示意圖。 圖7是實驗1所描繪出的線與空間為4 μm的抗蝕劑圖案的由掃描型電子顯微鏡觀察到的剖面圖像。 圖8是實驗1所描繪出的曲線寬度為4 μm的抗蝕劑圖案的由掃描型電子顯微鏡觀察到的俯視圖像。 圖9是實驗1所製成的曲線寬度為4 μm的微細立體結構的由掃描型電子顯微鏡觀察到的俯視圖像。 圖10是實驗1所製成的線與空間為4 μm的微細立體結構的由掃描型電子顯微鏡觀察到的剖面圖像。 圖11是實驗1所製成的線與空間為2 μm的微細立體結構的由掃描型電子顯微鏡觀察到的剖面圖像。 圖12是實驗2所描繪出的線與空間為4 μm的抗蝕劑圖案的由掃描型電子顯微鏡觀察到的剖面圖像。 圖13是實驗2所製成的曲線寬度為4 μm的微細立體結構的由掃描型電子顯微鏡觀察到的俯視圖像。 圖14是實驗2所製成的線與空間為4 μm的微細立體結構的由掃描型電子顯微鏡觀察到的剖面圖像。 圖15（a）〜圖15（c）是對將曳尾的抗蝕劑作為遮罩時的蝕刻的進行狀況進行說明的圖。 圖16是無遮罩曝光的曝光點內的光強度的示意圖。 圖17（a）〜圖17（d）是對博世製程的步驟進行說明的圖。

Claims (17)

  1. 一種微細立體結構形成方法，其特徵在於包括： 步驟（1），其於基板上形成藉由無遮罩曝光而描繪出的抗蝕劑圖案； 等向性蝕刻步驟（2A），其藉由等向性蝕刻而於所述基板形成凹陷； 電漿沈積步驟（2B），其將保護膜堆積於所述凹陷的內壁與所述抗蝕劑圖案； 除去步驟（2C），其藉由各向異性蝕刻來除去所述凹陷的底面的所述保護膜；以及 步驟（2），其依序反覆地進行等向性蝕刻步驟（2A）、電漿沈積步驟（2B）及除去步驟（2C），藉此，於所述基板形成微細凹部。
  2. 如申請專利範圍第1項所述的微細立體結構形成方法，其中 所述無遮罩曝光為多重曝光。
  3. 如申請專利範圍第1項或第2項所述的微細立體結構形成方法，其中 當將所述微細凹部的10%深度位置、50%深度位置、90%深度位置的寬度分別設為W10、W50、W90時，W10、W50、W90的變動係數（W10～W90）為5%以下。
  4. 如申請專利範圍第1項至第3項中任一項[第1項或第3項]所述的微細立體結構形成方法，其中 所述微細凹部的側面的扇形畸度狀構造的週期P為100 nm以下。
  5. 如申請專利範圍第1項至第4項中任一項所述的微細立體結構形成方法，其中 所述微細凹部的側面的扇形畸度狀構造的深度D為30 nm以下。
  6. 如申請專利範圍第1項至第5項中任一項所述的微細立體結構形成方法，其中 所述基板的直徑為0.5英吋。
  7. 如申請專利範圍第1項至第6項中任一項所述的微細立體結構形成方法，其中 週期時間為0.5秒以上且為6秒以下。
  8. 如申請專利範圍第6項或第7項所述的微細立體結構，其中 所述變動係數（W10～W90）為3.5%以下。
  9. 如申請專利範圍第6項至第8項中任一項所述的微細立體結構，其中 所述扇形畸度狀構造的深度D為12 nm以下。
  10. 一種微細立體結構，其特徵在於： 於基板上具有深度為20 μm以下、寬度為3 μm以上的微細凹部， 當將所述微細凹部的10%深度位置、50%深度位置、90%深度位置的寬度分別設為W10、W50、W90時，W10、W50、W90的變動係數（W10～W90）為5%以下。
  11. 如申請專利範圍第10項所述的微細立體結構，其中 所述微細凹部的側面的扇形畸度狀構造的週期P為100 nm以下。
  12. 如申請專利範圍第10項或第11項所述的微細立體結構，其中 所述扇形畸度狀構造的深度D為30 nm以下。
  13. 如申請專利範圍第10項至第12項中任一項所述的微細立體結構，其中包括： 微細凸部，其鄰接於所述微細凹部；以及 抗蝕劑，其覆蓋所述微細凸部的頂部， 所述抗蝕劑的端部的膜厚較中央部的膜厚更薄。
  14. 如申請專利範圍第13項所述的微細立體結構，其中 所述微細凸部上端部的遮罩底切部的寬度為30 nm以下。
  15. 如申請專利範圍第10項至第14項中任一項所述的微細立體結構，其中 所述基板的直徑為0.5英吋。
  16. 如申請專利範圍第15項所述的微細立體結構，其中 所述變動係數（W10～W90）為3.5%以下。
  17. 如申請專利範圍第15項或第16項所述的微細立體結構，其中 所述扇形畸度狀構造的深度D為12 nm以下。
TW106106787A 2016-03-02 2017-03-02 Microscopic three-dimensional structure forming method and microscopic three-dimensional structure TWI646598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-039590 2016-03-02
JP2016039590 2016-03-02

Publications (2)

Publication Number Publication Date
TW201826375A true TW201826375A (zh) 2018-07-16
TWI646598B TWI646598B (zh) 2019-01-01

Family

ID=59742987

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106787A TWI646598B (zh) 2016-03-02 2017-03-02 Microscopic three-dimensional structure forming method and microscopic three-dimensional structure

Country Status (3)

Country Link
JP (1) JP6856225B2 (zh)
TW (1) TWI646598B (zh)
WO (1) WO2017150628A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529578B2 (en) * 2017-11-12 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor structure
JP7073876B2 (ja) * 2018-04-16 2022-05-24 株式会社デンソー 半導体装置およびその製造方法
KR20210084523A (ko) * 2018-10-31 2021-07-07 하마마츠 포토닉스 가부시키가이샤 반도체 기판의 제조 방법, 다마신 배선 구조의 제조 방법, 반도체 기판, 및 다마신 배선 구조
EP4235775A3 (en) 2018-10-31 2023-11-08 Hamamatsu Photonics K.K. Damascene interconnect structure, actuator device, and method of manufacturing damascene interconnect structure
CN112366040B (zh) * 2020-11-10 2022-06-07 安徽熙泰智能科技有限公司 一种侧壁保护工艺制备高精度银电极的方法
JP7320554B2 (ja) * 2021-04-27 2023-08-03 株式会社アルバック エッチング方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000347040A (ja) * 1999-06-01 2000-12-15 Victor Co Of Japan Ltd 微細パターンの製造装置および製造方法
US6924235B2 (en) * 2002-08-16 2005-08-02 Unaxis Usa Inc. Sidewall smoothing in high aspect ratio/deep etching using a discrete gas switching method
JP4250052B2 (ja) * 2003-10-14 2009-04-08 財団法人国際科学振興財団 パターン描画方法、及びパターン描画装置
TWI266367B (en) * 2003-11-14 2006-11-11 Ind Tech Res Inst Method for smoothing the sidewall ripples of an etching structure
JP2006216630A (ja) * 2005-02-02 2006-08-17 Konica Minolta Holdings Inc シリコン基体の加工方法、溝構造を有するシリコン基体、光学素子成形金型、シリコン製光学素子
US8546264B2 (en) * 2005-06-02 2013-10-01 The Regents Of The University Of California Etching radical controlled gas chopped deep reactive ion etching
JP5305734B2 (ja) * 2008-05-19 2013-10-02 ラピスセミコンダクタ株式会社 ドライエッチング方法
JP2011049360A (ja) * 2009-08-27 2011-03-10 Tokyo Electron Ltd プラズマエッチング方法
JP5676941B2 (ja) * 2010-07-06 2015-02-25 キヤノン株式会社 配線基板の製造方法及び配線基板
GB2499816A (en) * 2012-02-29 2013-09-04 Oxford Instr Nanotechnology Tools Ltd Controlling deposition and etching in a chamber with fine time control of parameters and gas flow
JP2014033077A (ja) * 2012-08-03 2014-02-20 Canon Inc 貫通孔の形成方法
US9006015B2 (en) * 2013-01-24 2015-04-14 Taiwan Semiconductor Manfacturing Company, Ltd. Dual layer microelectromechanical systems device and method of manufacturing same

Also Published As

Publication number Publication date
JP6856225B2 (ja) 2021-04-07
WO2017150628A1 (ja) 2017-09-08
JPWO2017150628A1 (ja) 2019-01-10
TWI646598B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
TW201826375A (zh) 微細立體結構形成方法及微細立體結構
Choi et al. Fabrication of a dense array of tall nanostructures over a large sample area with sidewall profile and tip sharpness control
Morton et al. Wafer-scale patterning of sub-40 nm diameter and high aspect ratio (> 50: 1) silicon pillar arrays by nanoimprint and etching
JP6924828B2 (ja) 構造のマイクロリソグラフィ加工
TWI750446B (zh) 覆板及其使用方法
JP6336009B2 (ja) 反転階調パターニングの方法
CN103094095B (zh) 制造半导体器件的方法
JP5264237B2 (ja) ナノ構造体およびナノ構造体の製造方法
JP5768074B2 (ja) パターン形成方法
CN113412185B (zh) 生成液滴图案的方法、用于利用液滴图案使膜成形的系统、以及利用液滴图案制造物品的方法
JP2013161893A (ja) ナノインプリント用のモールド、並びにそれを用いたナノインプリント方法およびパターン化基板の製造方法
KR20170041661A (ko) 임프린트 방법 및 임프린트 몰드의 제조 방법
JP2020522026A (ja) 高さ変調式回折マスタプレート及びその製造方法
JP2019068051A (ja) 遮光材料を用いたナノインプリントテンプレートと製造方法
TW201539541A (zh) 電漿蝕刻方法及圖案化基板的製造方法
JP2019526174A (ja) 半導体平坦化用及びインプリントリソグラフィ用ウェハスケールプログラマブル膜
JP6479058B2 (ja) パターン形成マスク用薄膜層付基体およびパターン化基体の製造方法
US8192669B2 (en) Methods for fabricating large area nanoimprint molds
Zhao et al. Combining retraction edge lithography and plasma etching for arbitrary contour nanoridge fabrication
JP2014096494A (ja) パターン形成方法
US20140322918A1 (en) Micro-posts having improved uniformity and a method of manufacture thereof
Haneveld et al. Nano-ridge fabrication by local oxidation of silicon edges with silicon nitride as a mask
TW201535044A (zh) 圖案形成方法及圖案化基板製造方法
Cui et al. Indirect Nanofabrication
JP5915027B2 (ja) パターン成形用構造体および微細パターン形成方法